JP2004111938A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004111938A JP2004111938A JP2003300192A JP2003300192A JP2004111938A JP 2004111938 A JP2004111938 A JP 2004111938A JP 2003300192 A JP2003300192 A JP 2003300192A JP 2003300192 A JP2003300192 A JP 2003300192A JP 2004111938 A JP2004111938 A JP 2004111938A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cavity
- ceramic substrate
- semiconductor device
- high thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】第1のキャビティ内にある前記高熱伝導性セラミック基板上の回路パターンに第1の能動素子(1)が載置され、第2のキャビティ内にある高熱伝導性セラミック基板上の回路パターンに第2の能動素子(13)が載置され、第2の回路基板の表面に外部電極(4)が一体化され、第1の回路基板面をキャップ装着(8)又は樹脂封止した半導体装置であって、第2の回路基板(11)には放熱性ビア(26)が形成され、高熱伝導性セラミック基板(9)と第2の回路基板表面の外部電極(4)とが熱的に接続されており、第1及び第2の能動素子(1,13)から選ばれる少なくとも一つの能動素子からの発熱を、高熱伝導性セラミック基板(9)及び放熱性ビア(26)から第2の回路基板表面の外部電極(4)を介して外部に放熱する。
【選択図】図1
Description
前記高熱伝導性セラミック基板の一方の面に第1のキャビティ構造を有する1層以上の第1の回路基板を備え、
他方の面に第2のキャビティ構造を有する1層以上の第2の回路基板を備え、
前記第1のキャビティ内にある前記高熱伝導性セラミック基板上の回路パターンに第1の能動素子が載置され、
前記第2のキャビティ内にある前記高熱伝導性セラミック基板上の回路パターンに第2の能動素子が載置され、
前記第2の回路基板の表面に外部電極が一体化され、
前記第1の回路基板面をキャップ装着または樹脂封止した半導体装置であって、
前記第2の回路基板には放熱性ビアが形成され、前記高熱伝導性セラミック基板と前記第2の回路基板表面の外部電極とが熱的に接続されており、前記第1及び第2の能動素子から選ばれる少なくとも一つの能動素子からの発熱を、前記高熱伝導性セラミック基板、及び前記放熱性ビアホールから前記第2の回路基板表面の外部電極を介して外部に放熱することを特徴とする。
本発明の第1の実施の形態を図1A−Bにより説明する。図1Aは半導体装置の概略断面図である。この半導体装置は、アルミナセラミック基板9をコア材料として、基板の表面と裏面にそれぞれLTCC基板10、LTCC基板11の異種材料基板を積層したものである。LTCC基板10、LTCC基板11はそれぞれ段差付きキャビティを持つ多層基板である。基板は外形10mm□(□は縦と横の長さを意味する。以下同じ。)、厚み1.3mmの大きさで、上側からLTCC基板10、アルミナ基板9、LTCC基板11の3層から構成される。28はLTCC基板10の表面に形成された第1の回路基板の層、29はLTCC基板11の表面に形成された第3の回路基板の層を示す。LTCC基板10の裏面には第2の回路基板が形成されているが、図示は省略する。
本発明の第2の実施の形態を図2により説明する。図2は半導体装置の概略断面図である。この半導体装置は第1の実施の形態の変形形態で、図1に示した基板構造の内、第2のセラミック基板の表面に、第2のアルミナ基板24を形成したものである。
本発明の第3の実施の形態を図3により説明する。図3は半導体装置の概略断面図である。
LTCC基板10の表面にはアンテナスイッチの入出力の定数調整用の外付けチップ部品が搭載されている。
本発明の第4の実施の形態を図4により説明する。図4は半導体装置の概略断面図である。この半導体装置は第1の実施の形態の変形形態で、図1に示した基板構造の内、第1のセラミック基板面内にパワー半導体素子の載置される領域が作られ、前記領域に放熱のためのビアホール(サーマルビア)が形成されて、内部に金属または金属ペーストが充填された構造を有するものである。
本発明の第5の実施形態を図6により説明する。図6は半導体装置の概略断面図である。この半導体装置は、前記第1の実施の形態と同様の構造を有し、コア材料のアルミナ基板表面に形成されたLTCC基板を樹脂基板に材料変更したものである。すなわち、アルミナセラミック基板9をコア材料として、上側から樹脂基板、アルミナ基板、LTCC基板の3層から構成される。樹脂基板基板14、LTCC基板11はそれぞれ段差付きキャビティを持つ多層基板である。基板は外形10mm□、厚み1.3mmである。樹脂基板14は2層からなる多層基板で比誘電率ε=4.5、厚み0.5mm、2.5×2mmの段差付きキャビティ12が形成されており、表面には外付け回路パターンと外付けチップ部品の搭載されるランドが形成されている。キャビティ部はアルミナ基板上に形成された導体パターンが露出している。
本発明の第6の実施形態を図7より説明する。図7は半導体装置の概略断面図である。この半導体装置は、アルミナ基板等の高熱伝導性セラミック基板を中心材料として、上側と下側に複数の段差付きキャビティが形成されたLTCC多層基板が形成されたLTCC基板/アルミナ基板/LTCC基板の3層講造を有する。基板は外形16mm□、厚み1.4mmである。アルミナ基板9表面に形成されたLTCC基板10は2層からなる多層基板で比誘電率ε=7.8、厚み0.6mmである。基板には2.5×2mmの段差付きキャビティ12aと2.5mm□の段差付きキャビティ12bが形成されており、表面には外付け回路パターンと外付けチップ部品の搭載されるランドが形成されている。
本発明の第7の実施形態を図8より説明する。第7の実施形態は第6の実施の形態で示した半導体装置すなわち送信用Txモジュールの変形形態である。図8は半導体装置すなわち送信用Txモジュールの断面概略図である。第7の実施の形態の送信用Txモジュールにおいて、アルミナ基板9の回路パターンに実装されているSAWなどのフィルター素子17または制御半導体素子13、またはスイッチ素子18の基板との接続を金属ワイヤーの代わりにハンダ19によりフリップチップで実装している。LTCC基板を使うと、ダイスボンド部にはサーマルビアを形成して放熱性を良くしなければならないので10〜20μmの凹凸ができるがコア材料にアルミな基板を使用したため熱伝導性が良いのでサーマルビアが不要になり、ダイスボンド部の平坦性が5μm以下に良化し、素子と基板パターンのフリップチップでの接合が可能になった。
その他の効果は、第3の実施形態と同様である。
本発明の第8の実施形態を図9より説明する。第8の実施形態は第6の実施の形態で示した半導体装置すなわち送信用Txモジュールの別の変形形態である。図9は半導体装置の断面概略図である。第6の実施の形態の半導体装置すなわち送信用Txモジュールにおいて、アルミナ基板9の表面に形成されたLTCC基板10は2つのキャビティ12があり、制御用半導体素子13、およびスイッチ素子18がアルミナ基板9のパターン配線にフリップチップ19で実装されている。キャビティ12はそれぞれの素子がフリップチップで実装されるためワイヤーボンドパッドが不要になり、段差のない形状を有する。キャビティの大きさは、制御半導体素子用キャビティが2.5mm□、スイッチ素子用キャビティが1.5mm□で、接続に金属ワイヤー5を使っている第3の実施の形態と比べて約1mm小さくなっている。キャビティを小さくできるため、LTCC基板10上の外付け部品3のパターン回路の引き回しや部品搭載面積が増大する。
2 セラミック多層基板(アルミナもしくはLTCC)
3 チップ部品
4 外部接続用電極
5 金属ワイヤー
6 ボンディングパッド
7 ポッティング樹脂
8 (金属)キャップ
9 アルミナ等の高熱伝導性セラミック基板
10,11 LTCC基板
12 段差付きキャビティ
13 制御半導体素子
14 樹脂基板
15 ハンダ
16 接続用パッド
17 フィルター素子
18 スイッチ素子
19 フリップチップ
20,21,22 グランドパターン
23 金属板
24 (第2の)アルミナ等の高熱伝導基板
25 導電性ビアホール
26 放熱性ビア
27 導電性ビアホール
28 第1の回路基板の層
29 第3の回路基板の層
31 電極パッド
32 配線
Claims (20)
- 両面に回路パターンが形成された高熱伝導性セラミック基板を中心基板とし、
前記高熱伝導性セラミック基板の一方の面に第1のキャビティ構造を有する1層以上の第1の回路基板を備え、
他方の面に第2のキャビティ構造を有する1層以上の第2の回路基板を備え、
前記第1のキャビティ内にある前記高熱伝導性セラミック基板上の回路パターンに第1の能動素子が載置され、
前記第2のキャビティ内にある前記高熱伝導性セラミック基板上の回路パターンに第2の能動素子が載置され、
前記第2の回路基板の表面に外部電極が一体化され、
前記第1の回路基板面をキャップ装着または樹脂封止した半導体装置であって、
前記第2の回路基板には放熱性ビアが形成され、前記高熱伝導性セラミック基板と前記第2の回路基板表面の外部電極とが熱的に接続されており、前記第1及び第2の能動素子から選ばれる少なくとも一つの能動素子からの発熱を、前記高熱伝導性セラミック基板、及び前記放熱性ビアから前記第2の回路基板表面の外部電極を介して外部に放熱することを特徴とする半導体装置。 - 前記第2の回路基板の下面に、さらに第3のキャビティ構造を有する前記第1の高熱伝導性セラミック基板と同材料の第2の高熱伝導性セラミック基板が、前記第2のキャビティと前記第3のキャビティが重なるように形成されている請求項1に記載の半導体装置。
- 前記第1の能動素子と第2の半導体素子のいずれか一方の能動素子が高周波パワー半導体素子であり、他方の能動素子が前記パワー半導体素子を駆動及び制御する機能を有する制御半導体素子である請求項1に記載の半導体装置。
- 前記第1の回路基板上に表面に、さらにインダクタ、コンデンサ及び抵抗から選ばれる少なくとも一つの受動素子が実装されている請求項1に記載の半導体装置。
- 前記第1の能動素子と第2の能動素子のいずれか一方の能動素子がフィルター素子であり、他方の能動素子がスイッチ素子である請求項1に記載の半導体装置。
- 前記第1の回路基板上にパワー半導体素子が載置される領域を有し、前記領域に金属または金属を含む樹脂が充填されたビアホールが形成され、高熱伝導性セラミック基板と熱的に結合されている請求項1に記載の半導体装置。
- 前記第1及び第2の回路基板が、セラミック基板及び補強繊維に樹脂を含浸させた基板から選ばれる少なくとも一つの回路基板である請求項1に記載の半導体装置。
- 前記高熱伝導性セラミック基板の一方の面のキャビティと他方の面のキャビティが、ともに複数のキャビティである請求項1に記載の半導体装置。
- 前記第1の回路基板の複数のキャビティ間隙の表層もしくは内層にグランド電位に接続される回路パターンもしくは導電性ビアが形成されている請求項8に記載の半導体装置。
- 前記第2の回路基板の複数のキャビティ間隙の表層もしくは内層にグランド電位に接続される回路パターンもしくは導電性ビアが形成されている請求項8に記載の半導体装置。
- 前記第1の回路基板のキャビティ内の前記高熱伝導性セラミック基板上の回路パターンに、パワー半導体素子とフィルター素子がそれぞれ載置されている請求項8に記載の半導体装置。
- 前記第1の回路基板に載置されたフィルター素子が、フリップチップにより基板実装されている請求項11に記載の半導体装置。
- 前記第2の回路基板のキャビティ内の前記高熱伝導性セラミック基板上の回路パターンに、制御素子およびスイッチ素子が載置されている請求項8に記載の半導体装置。
- 前記制御素子またはスイッチ素子が、フリップチップにより実装されている請求項13に記載の半導体装置。
- 前記第2の回路基板表面の放熱外部電極が、グランド電位に接続される電極である請求項1に記載の半導体装置。
- 前記高熱伝導性セラミック基板が、第1のセラミック基板と第2のセラミック基板で構成され、第2のセラミック基板に複数の段差付きキャビティが形成されている請求項1に記載の半導体装置。
- 前記第1と第2のセラミック基板のキャビティに近接する領域とキャビティの段差部および段差部に近接した領域、および高熱伝導性セラミック基板のフィルター素子用キャビティの裏側に位置する領域、および第2のセラミック基板の前記複数のキャビティの間に、グランド電位に接続される回路パターンが形成され、
第1のセラミック基板のキャビティ内の高熱伝導性セラミック基板上の回路パターンに制御用半導体素子とスイッチ素子がフリップチップにより載置され、第2のセラミック基板のキャビティ内の高熱伝導性セラミック基板上の回路パターンに、パワー半導体素子とSAWフィルター素子、誘電体フィルター素子、およびLCフィルター素子から選ばれる少なくとも一つのフィルター素子が載置され、SAWのフィルター素子はフリップチップで載置され、
第2のセラミック基板のキャビティ段差部の回路パターンと金属板を導電性接着剤で固着し、封入した請求項16に記載の半導体装置。 - 前記高熱伝導性セラミック基板が、アルミナ、窒化アルミニウム、グラファイト、炭化珪素、および窒化硼素から選ばれるいずれかの基板である請求項1に記載の半導体装置。
- 前記放熱性ビアが、ビアホールに金属フィラー65質量%以上95質量%以下と、熱硬化性樹脂5質量%以上35質量%以下の導電性ペーストが充填され硬化されて形成されている請求項1に記載の半導体装置。
- 前記放熱性ビアが、前記第1の能動素子及び第2の能動素子の裏面側又は近傍に配置されている請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003300192A JP2004111938A (ja) | 2002-08-28 | 2003-08-25 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249646 | 2002-08-28 | ||
JP2003300192A JP2004111938A (ja) | 2002-08-28 | 2003-08-25 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007127281A Division JP2007201517A (ja) | 2002-08-28 | 2007-05-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004111938A true JP2004111938A (ja) | 2004-04-08 |
Family
ID=32301265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003300192A Pending JP2004111938A (ja) | 2002-08-28 | 2003-08-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004111938A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
JP2014239379A (ja) * | 2013-06-10 | 2014-12-18 | 太陽誘電株式会社 | モジュール |
JP2017228683A (ja) * | 2016-06-23 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | 電子装置 |
JP2018107367A (ja) * | 2016-12-28 | 2018-07-05 | 株式会社ケーヒン | パワー半導体モジュール |
WO2018168653A1 (ja) * | 2017-03-14 | 2018-09-20 | 株式会社村田製作所 | 高周波モジュール |
US11056475B2 (en) | 2018-09-14 | 2021-07-06 | Fuji Electric Co., Ltd. | Semiconductor module |
-
2003
- 2003-08-25 JP JP2003300192A patent/JP2004111938A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157801A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体モジュールとその製造方法 |
JP2014239379A (ja) * | 2013-06-10 | 2014-12-18 | 太陽誘電株式会社 | モジュール |
JP2017228683A (ja) * | 2016-06-23 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | 電子装置 |
JP2018107367A (ja) * | 2016-12-28 | 2018-07-05 | 株式会社ケーヒン | パワー半導体モジュール |
WO2018168653A1 (ja) * | 2017-03-14 | 2018-09-20 | 株式会社村田製作所 | 高周波モジュール |
CN110392926A (zh) * | 2017-03-14 | 2019-10-29 | 株式会社村田制作所 | 高频模块 |
US10608682B2 (en) | 2017-03-14 | 2020-03-31 | Murata Manufacturing Co., Ltd. | Radio frequency module |
US10911080B2 (en) | 2017-03-14 | 2021-02-02 | Murata Manufacturing Co., Ltd. | Radio frequency module |
US11201633B2 (en) | 2017-03-14 | 2021-12-14 | Murata Manufacturing Co., Ltd. | Radio frequency module |
US11476878B2 (en) | 2017-03-14 | 2022-10-18 | Murata Manufacturing Co., Ltd. | Radio frequency module |
CN110392926B (zh) * | 2017-03-14 | 2022-12-06 | 株式会社村田制作所 | 高频模块 |
US11056475B2 (en) | 2018-09-14 | 2021-07-06 | Fuji Electric Co., Ltd. | Semiconductor module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6794747B2 (en) | Semiconductor device | |
JP3890947B2 (ja) | 高周波半導体装置 | |
KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
WO2016080333A1 (ja) | モジュール | |
JP5518086B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JPH08321567A (ja) | 高周波集積回路装置およびその製造方法 | |
JP4173308B2 (ja) | Sawフィルタ | |
US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP2005311230A (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
KR20050000923A (ko) | Ic칩 내장형 파워 엠프 모듈 | |
US11317541B2 (en) | Electronic component module, electronic component unit, and method for manufacturing electronic component module | |
JP2004111938A (ja) | 半導体装置 | |
JP2012209527A (ja) | 部品内蔵基板及びその製造方法 | |
JP2005101365A (ja) | 電子装置 | |
JP2003347460A (ja) | 電子装置 | |
JP2007201517A (ja) | 半導体装置 | |
KR20150076816A (ko) | 전자 부품 모듈 | |
JP4822900B2 (ja) | 電子部品モジュール | |
JP2004071597A (ja) | 半導体モジュール | |
JPH10256428A (ja) | 半導体パッケージ | |
JP2003229521A (ja) | 半導体モジュール及びその製造方法 | |
JP2005340713A (ja) | マルチチップモジュール | |
JP2003347485A (ja) | 電子装置 | |
JP2001044243A (ja) | フリップチップ実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
A131 | Notification of reasons for refusal |
Effective date: 20051018 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20051216 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Effective date: 20070201 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20070313 Free format text: JAPANESE INTERMEDIATE CODE: A02 |