JP4822900B2 - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
JP4822900B2
JP4822900B2 JP2006089694A JP2006089694A JP4822900B2 JP 4822900 B2 JP4822900 B2 JP 4822900B2 JP 2006089694 A JP2006089694 A JP 2006089694A JP 2006089694 A JP2006089694 A JP 2006089694A JP 4822900 B2 JP4822900 B2 JP 4822900B2
Authority
JP
Japan
Prior art keywords
semiconductor element
heat
electronic component
component module
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006089694A
Other languages
English (en)
Other versions
JP2007027684A (ja
Inventor
浩幸 有川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006089694A priority Critical patent/JP4822900B2/ja
Publication of JP2007027684A publication Critical patent/JP2007027684A/ja
Application granted granted Critical
Publication of JP4822900B2 publication Critical patent/JP4822900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、主として移動体通信機器に使用される電子部品モジュールに関するものである。
近年、配線基板上に半導体素子及び受動素子を含む複数の電子部品素子を搭載してなる電子部品モジュールが急速に普及してきている。
かかる電子部品モジュールとして、複数の電子部品素子を備え、これら複数の電子部品素子を配線基板の上面に並べて載置するとともに、電子部品素子を金属製のシールドケースで覆うようにした構造のものが知られている。
電子部品モジュールには、その使用時にジュール熱などを発生する発熱性を有した半導体素子(例えば、パワーアンプを内蔵した半導体素子)が使用されている。
かかる発熱性を有する半導体素子から発せられる熱が外部へ放散されずに半導体素子自体に蓄積されてしまうと、半導体素子が過度に高温となって半導体素子の電気的特性が大きく変動し、その結果、電子部品モジュールの動作が不安定になってしまう。また、半導体素子から発生する熱が、周囲の電子部品素子に影響を及ぼすことによりその特性を変動させることがあり、これも、電子部品モジュールの動作不安定を引き起こす要因となる。
そこで、半導体素子より発生した熱を電子部品モジュールの外部へ放出する手段として、半導体素子が実装される配線基板の内部で半導体素子の直下領域に、配線基板を厚み方向に貫く複数のサーマルビア導体を設けるとともに該サーマルビア導体を発熱性を有する半導体素子に接続させる方法が知られている。これによって、半導体素子で発生した熱を、サーマルビア導体を介して電子部品モジュールの外部へ放出させることが従来から行われている(例えば、特許文献1)。
特開2003−204013号公報
しかしながら、上記のような構造を有する従来の電子部品モジュールは、複数の電子部品素子を同一平面上に並べて載置させているため、配線基板が大型化し、これによって電子部品モジュールの全体構造が大型化してしまうという欠点があった。
本発明は上記欠点に鑑み案出されたものであり、その主たる目的は、小型で且つ放熱性に優れた電子部品モジュールを提供することにある。
本発明の電子部品モジュールは、キャビティを設けた配線基板と、前記配線基板に搭載される第1の半導体素子及び発熱性を有する第2の半導体素子と、を具備する電子部品モジュールにおいて、前記第1の半導体素子を前記キャビティ内に収容するとともに、前記第2の半導体素子を放熱性基板に実装し、前記放熱性基板を前記キャビティの直上領域に位置するようにして前記配線基板の上面で且つ前記キャビティ開口部より外方に設けた接続パッドに導電性接合材を介して実装するとともに、前記接続パッドと前記配線基板の下面に設けた外部端子とを前記配線基板の厚み方向を貫く複数個の第1のサーマルビア導体により接続しており、前記キャビティは平面視したときに開口面が矩形状であり、前記第1のサーマルビア導体は前記第1の半導体素子を囲むようにして前記キャビティの四側面それぞれの外方位置に形成されていることを特徴とするものである。
本発明の電子部品モジュールによれば、第1の半導体素子を配線基板に設けたキャビティ内に収容するとともに、第2の半導体素子を放熱性基板に実装し、該放熱性基板を前記キャビティの直上領域に位置するようにして配線基板に実装するようにしたことから、第2の半導体素子から発せられる熱が放熱性基板に伝導し、第2の半導体素子に熱が蓄積されるのを有効に防止することができる。これによって、第2の半導体素子が過度に高温になることがなくなり、熱の影響による第2の半導体素子の電気的特性の変動を抑制することが可能となる。しかも、第1の半導体素子と第2の半導体素子とは積層方向に重なるようにして配置されることから、電子部品モジュールの全体構造を小型化することができる。
また本発明の電子部品モジュールは、前記放熱性基板を、前記配線基板の上面で且つ前記キャビティ開口部より外方に設けた接続パッドに導電性接合材を介して実装するとともに、前記接続パッドと前記配線基板の下面に設けた外部端子とを、前記配線基板の厚み方向を貫く複数個の第1のサーマルビア導体により接続している。これにより、前記放熱性基板に伝導した熱を、第1のサーマルビア導体、外部端子等を介して外部へ効率良く伝導することができ、放熱作用をより高めることが可能となる。さらに、キャビティは平面視したときに開口面が矩形状であり、第1のサーマルビア導体は第1の半導体素子を囲むようにしてキャビティの四側面それぞれの外方位置に形成されている。これにより、第1の半導体素子に対する外部からの電磁的なノイズの影響を低減することができる。
以下、本発明の電子部品モジュールを図面に基づいて詳細に説明する。なお、本実施形態においては第1の半導体素子としてベースバンドIC(BBIC)、第2の半導体素子としてRFICを用いた無線通信機器に使用される高周波モジュールとしての電子部品モジュールについて説明する。
図1(a)は本発明の一実施形態に係る電子部品モジュールの斜視図(ただし、樹脂材9は省略)、図1(b)は、図1(a)に示す電子部品モジュールの分解斜視図、図2は図1(a)に示す電子部品モジュールに樹脂材9を設けた状態の断面図、図3は図1(a)に示す電子部品モジュールの上面図、図4は図1(a)に示す電子部品モジュールに使用される放熱性基板7の平面透視図、図5は図1に示す電子部品モジュールに組み込まれる回路のブロック図である。
同図に示す電子部品モジュールは、配線基板1、第1の半導体素子10、放熱性基板7、及び第2の半導体素子11から主に構成されており、図5において一点鎖線で囲んだフルモジュールの回路を備えている。
配線基板1は概略直方体形状をなし、上面側にキャビティ2が形成されている。また配線基板1には、第1の半導体素子10、第2の半導体素子11、SAWフィルタ12、水晶発振器13、チップ状電子部品14が搭載されている。チップ状電子部品14は、主にRF用の電子部品素子であり、例えばコンデンサ、抵抗、インダクタ等である。また配線基板1の内部には、図2に示すように、バンドパスフィルタ(BPF)やバラン等の受動素子15が形成されるとともに、各素子同士を接続するために配線導体16a及びビアホール導体16bからなる内部配線16が形成されている。さらに、配線基板1の内部には、後述する第1のサーマルビア導体8が形成されている。また、配線基板1の上面側には、配線基板上に搭載されている第2の半導体素子11、SAWフィルタ12、水晶発振器13等を被覆する樹脂材9が形成されている。
このような配線基板1は、例えば、ガラス−セラミックス、アルミナ、ムライト等のセラミック材料を主成分とする絶縁体層を複数個積層することにより形成さている。特に、電子部品モジュールを高周波用の機器に使用する場合、配線基板1には、ガラス−セラミックス材料を用いることが好ましい。ガラス−セラミックス材料を用いることにより、配線として低抵抗導体であるCuやAgが使用しやすくなる。また、熱伝導性が比較的低いガラス−セラミックス材料を用いれば、後述するように第2の半導体素子11から発生する熱が第1の半導体素子10に伝わるのを有効に防止ことができる。
また配線基板1は、例えば、ガラス−セラミックス材料等のセラミック材料粉末に適当な有機溶剤を添加・混合して得たセラミックグリーンシートの表面等に回路配線や接続パッドとなる導体ペーストを従来周知のスクリーン印刷法等で塗布するとともに、これを複数個積層してプレス成形した後、高温で焼成することによって製作される。
このような配線基板1の内部には内部配線16aやビアホール導体16b等が形成されるとともに下面には外部端子3が形成されている。また、上面には各種電子部品素子を実装するための電極パッド4や表面配線パターン(図示せず)が形成されている。
上述の内部配線16や外部端子3、電極パッド5等は、Ag、Cu、W及びMo等の金属を主成分とする材料からなり、例えばAg系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー、有機溶剤等を含有してなる導体ペーストを、配線基板1を構成する各絶縁体層となるセラミックグリーンシート上に、従来周知のスクリーン印刷等によって塗布し、焼成することによって形成される。
配線基板1に設けられたキャビティ2は、断面凹部形状で開口面が矩形状をなしており、第1の半導体素子10を収容するようになっている。キャビティ2の開口面から底面までの深さは、収容される第1の半導体素子10の上面が配線基板1の上面よりも突出しないように設定される。また、キャビティ2の平面寸法は、第1の半導体素子10の平面寸法よりひと回り大きくなるように設定されている。すなわち、キャビティ2によって第1の半導体素子10を少なくとも1個収容する分のスペースが確保される。
キャビティ2に収容される第1の半導体素子10は、例えば、SiやGaAs等の半導体素子基板の表面に、Al等の回路配線を形成した構造を有している。この第1の半導体素子10は、フリップチップ型のICであり、回路配線が形成された面を下面として、この下面に設けたパッドと、キャビティ2の底面に設けたパッドとを半田等の導電性接合材により、電気的・機械的に接続するようになっている。かかる第1の半導体素子10は、図5に示すBBICであり、例えば、音声信号やRF信号を変復調する機能を有している。
第1の半導体素子10の直上領域には、放熱性基板7が配置され、放熱性基板7の上面には発熱性を有する第2の半導体素子11が実装されている。これにより、第1の半導体素子10と第2の半導体素子11とは積層方向に重なるようにして配置されることから、電子部品モジュールの全体構造を小型化することができる。また、全ての電子部品素子を配線基板1の上面側に配置させることにより、配線基板1の下面側にも電子部品素子を配置させる場合に比し、電子部品素子の実装作業が簡素化され、電子部品モジュールの生産効率がよい。
第2の半導体素子11は、例えば、先に述べた第1の半導体素子10と同様に、フリップチップ型のICであり、SiやGaAs等の半導体素子基板の表面に、Al等の回路配線を形成した構造を有している。また、第2の半導体素子11は回路配線が形成された面を下面にして、この下面に設けたパッドと、放熱性基板7の上面に設けたパッドとを半田等の導電性接合材によって、電気的・機械的に接続するようになっている。かかる第2の半導体素子11は、図5に示すRFICであり、アンテナ(ANT)で受信した信号を増幅、周波数変換してBBICに復調信号を出力するRF受信回路と、BBICからの信号を増幅、周波数変換してアンテナに出力するRF送信回路を備えている。
第2の半導体素子11は発熱性を有しており、内部に消費電力が比較的大きな素子、例えばパワーアンプ等を内蔵し、電子部品モジュールの使用時、ジュール熱を発生しやすいものである。ここで発熱性を有するとは、第1の半導体素子と比較して発熱しやすいことをいう。例えば、RFICとしての第2の半導体素子11は内部にパワーアンプを内蔵し、その消費電力は、ベースバンドICである第1の半導体素子10の消費電力よりも大きい。
そして第2の半導体素子11で発生した熱は、主に放熱性基板7へ伝導し、第2の半導体素11から発生する熱が第2の半導体素子11に蓄積されるのを有効に防止している。
また、第2の半導体素子11から発生した熱が、第1の半導体素子10や配線基板1の内部に形成されている受動素子15等に伝わりにくくするために、放熱性基板7は、配線基板1の熱伝導率よりも高い熱伝導率を有する材料により形成されている。例えば、配線基板1がガラス−セラミックスを主成分とする絶縁体層により形成されている場合、放熱性基板7はアルミナを主成分とする絶縁体層により形成すればよい。放熱性基板7の主成分と配線基板1の主成分との熱伝導率λ[W/mK]の差は、10以上であることが好ましく、より好ましくは15以上である。
このように、放熱性基板7を配線基板1の主成分よりも高い熱伝導率を有する絶縁材料を用いて形成することにより、第2の半導体素子11から放熱性基板7へ伝導した熱が、配線基板1へ伝わりにくくなる。これによって、配線基板1のキャビティ内に収容されている第1の半導体素子10や配線基板1の内部に設けられている受動素子15に対する熱の影響が低減され、電子部品モジュールの動作を安定化させることが可能となる。
かかる放熱性基板7は、例えば、アルミナ、窒化アルミニウム等のセラミック材料粉末に適当な有機溶剤を添加・混合して得たセラミックグリーンシートの表面等に回路配線や接続パッドとなる導体ペーストを従来周知のスクリーン印刷法等で塗布するとともに、これらを複数積層してプレス成形した後、高温で焼成することによって製作される。
また放熱性基板7は、概略直方体形状をなし、キャビティ2の開口部の一対の対向辺を跨ぐようにして配線基板1上に配置されている。そして、下面に設けた実装パッド4と配線基板1の上面でキャビティ2の開口部周囲に設けた接続パッド21とを導電性接合材6により電気的・機械的に接続することにより、配線基板1の上面に実装されている。
そして、キャビティ2の開口部周囲に設けた接続パッド21と配線基板1の下面に設けた外部端子3とは、配線基板1の厚み方向を貫く複数個の第1のサーマルビア導体8により接続されている。これによって、第2の半導体素子11から放熱性基板7へ伝導した熱を、第1のサーマルビア導体8、外部端子3等を介して、電子部品モジュールの外部へ伝導させ、第2の半導体素子11に熱が蓄積するのをより有効に防止することができる。また、第1の半導体素子10や受動素子15への熱の影響を低減させることもできる。また、第1のサーマルビア導体8を、第1の半導体素子10を囲むようにしてキャビティ2の四側面それぞれの外方位置に形成するようにすれば、第1の半導体素子10に対する外部からの電磁的なノイズの影響を低減させることができる。
放熱性基板7と第2の半導体素子11の実装面との間には、伝熱用接合材16が介在さされている。また、放熱性基板7の第2の半導体素子11が実装されている主面7aと反対側の主面7bには金属製のヒートシンク層17が設けられている。そして、伝熱用接合材16とヒートシンク層17とは放熱性基板7を貫く複数個の第2のサーマルビア導体18により接続されている。これによって、第2の半導体素子11から発生する熱を伝熱用接合材16により効率よく放熱性基板7へ伝導させることができ、さらには第2のサーマルビア導体18及びヒートシンク層17を介して外部へ熱を放散させやすくなる。
前記伝熱用接合材16は、半田等からなり、第2の半導体素子11の下面中央領域に形成されている。伝熱用接合材16により、第2の半導体素子11の放熱性基板7への接合強度を高めることができるという利点もある。
また、第2のサーマルビア導体18は、伝熱用接合材16の塗布領域と対応する箇所に放熱性基板2を貫くようにして複数個に設けられており、これら複数個の第2のサーマルビア導体18が均一に分布するように、例えばマトリクス状に配置されている。
ヒートシンク層17は、W、Mo等の金属材料から成り、放熱性基板7の下面7bの少なくとも伝熱用接合材16と対向する領域に矩形状をなすようにして形成されている。
さらに、放熱性基板7の内部には、図4の放熱性基板7の平面透視図に示すように、第2のサーマルビア導体18に接続されるとともに放熱性基板7の側面7cまで延在される放熱用導体パターン19が形成されている。図4では、放熱性基板7の内部に形成されている放熱用導体パターン19及び導体20を点線で示している。この放熱用導体パターン19により、第2の半導体素子11から放熱性基板2へ伝導した熱をより効率的に外部へ放出することができるようになる。かかる放熱用導体パターン19は、Ag、Cu、W等の金属を主成分とする材料からなり、放熱性基板7の中央領域に略矩形状をなすようにして形成された中央部19aと中央部19aから放熱性基板7の側面まで延在する延在部19bとからなる。放熱用導体パターン19の延在部19bは、放熱性基板7の下面7bに設けられた実装パッド4と、ビアホール導体などの導体20を介して接続されている。これによって、第1のサーマルビア導体8と第2のサーマルビア導体18とが、放熱用導体パターン19、導体20等を介して熱的に接続されることになり、第2の半導体素子11から発生する熱をより効果的に外部へ放散させることができ、電子部品モジュールの動作を安定化することが可能となる。
また、放熱用導体パターン19の中央部19aの平面寸法を、第1の半導体素子10もしくは第2の半導体素子11の平面寸法より大きくなるように設定すれば、放熱用導体パターン19の中央部19aが第1の半導体素子10と第2の半導体素子11との間に介在することになる。これにより、第1の半導体素子10と第2の半導体素子11との間で信号の干渉が起こるのを有効に防止することができる。また、電子部品モジュールの使用時、放熱用導体パターン19がグランド電位に保持されるようにしておけば、第1の半導体素子10と第2の半導体素子11との間で信号の干渉が起こるのをより有効に防止することができる。従って、放熱用導体パターン19はグランド用の外部端子3と接続させておくことが好ましい。
上述した第2の半導体素子11、SAWフィルタ12、水晶発振器13、チップ状電子部品14を被覆するようにして配線基板1の上面側に樹脂材9が形成されている。樹脂材9は、例えば、エポキシ等の樹脂材料が用いられ、第2の半導体素子11、SAWフィルタ12、水晶発振器13、チップ状電子部品14の接合強度を補強している。
また樹脂材9はキャビティ2内にも充填されている。これによって、第1の半導体素子10の配線基板1に対する接合強度を補強することができる。
また樹脂材9の上面には図8に示すように、電磁波シールド機能を有するシールド層21を形成してもよい。電子部品モジュールを例えば800MHz以上の無線周波数を扱う携帯電話等の高周波回路に組み込むときは、シールド層21を、焼結金属粒子のみからなる金属焼結層で形成することが好ましい。ここで金属焼結層とは、バインダー等の樹脂成分を殆ど含有せず、金属の微粒子が焼結したものである。この金属焼結層は、平均粒径1nm〜100nm、より好適には、平均粒径10nm〜50nmの金属ナノ粒子を有機系の分散溶媒、例えばトルエン、テルピネオール、キシレン、テトラデカン等で分散させ、ペースト状にした後、樹脂材9の上面に塗布し、これを130〜300℃で加熱処理することにより形成される。このようにナノオーダーの金属粒子からなるペーストを用いることにより、緻密な金属層が形成され、外部からの電磁的なノイズを有効に遮蔽することができる。なお、金属焼結層の金属材料としてはAg、Cu、Ni等が例示できる。また、金属焼結層の厚みは、例えば5〜10μmに設定される。
なお、シールド層21としては、上記金属焼結層の他に、例えば、エポキシ等の樹脂材料中にAg、Al、Ni、Fe等の金属粉末を分散させた導電性樹脂材が例示できる。
図6は、本発明に係る電子部品モジュールの他の実施例を示す断面図である。同図に示す電子部品モジュールは、第2の半導体素子11が放熱性基板7の下面7bに実装されている点で図1に示す電子部品モジュールと異なっている。また、ヒートシンク層17は放熱性基板7の上面7a側に設けられている。図6に示す電子部品モジュールの場合、ヒートシンク層17が放熱性基板の上面7a側に設けられているので、第2の半導体素子11からヒートシンク層17に伝導してきた熱が外部へ放出されやすい構造となっている。また、樹脂材9をヒートシンク層17が露出するようにして形成すれば、ヒートシンク層17の放熱効果をより高めることができる。
図7は、本発明に係る電子部品モジュールのさらに他の実施例を示す断面図である。同図に示す電子部品モジュールは、キャビティ2が配線基板1の下面側に設けられている点で図1に示す電子部品モジュールと異なっている。
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
例えば、上述した実施形態においては、配線基板上の第2の半導体素子11、SAWフィルタ12、水晶発振器13等を被覆するように樹脂材9を設けたが、樹脂材9に代えて、配線基板1の上面に第2の半導体素子11、SAWフィルタ12、水晶発振器13等を覆う金属製のシールドケースを装着するようにしてもよい。
(a)は本発明の一実施形態に係る電子部品モジュールの樹脂材を省略した状態の外観斜視図、(b)は(a)に示す電子部品モジュールの分解斜視図である。 図1(a)に示す電子部品モジュールに樹脂材を形成した状態の断面図である。 図1(a)に示す電子部品モジュールの平面図である。 図1(a)に示す電子部品モジュールに使用される放熱性基板の平面透視図である。 図1(a)に示す電子部品モジュールに組み込まれる回路のブロック図である。 本発明の他の実施形態に係る電子部品モジュールの断面図である。 本発明の他の実施形態に係る電子部品モジュールの断面図である。 図1に示す電子部品モジュールの変形例を示す断面図である。
符号の説明
1・・・配線基板
2・・・キャビティ
3・・・外部端子
4・・・実装パッド
5・・・電極パッド
6・・・導電性接合材
7・・・放熱性基板
8・・・第1のサーマルビア導体
9・・・樹脂材
10・・・第1の半導体素子(RFIC)
11・・・第2の半導体素子(ベースバンドIC)
12・・・SAWフィルタ
13・・・水晶発振器
14・・・チップ状電子部品
15・・・受動素子
16・・・伝熱用接合材
17・・・ヒートシンク層
18・・・第2のサーマルビア導体
19・・・放熱用導体パターン

Claims (7)

  1. キャビティを設けた配線基板と、前記配線基板に搭載される第1の半導体素子及び発熱性を有する第2の半導体素子と、を具備する電子部品モジュールにおいて、
    前記第1の半導体素子を前記キャビティ内に収容するとともに、前記第2の半導体素子を放熱性基板に実装し、前記放熱性基板を前記キャビティの直上領域に位置するようにして前記配線基板の上面で且つ前記キャビティ開口部より外方に設けた接続パッドに導電性接合材を介して実装するとともに、前記接続パッドと前記配線基板の下面に設けた外部端子とを前記配線基板の厚み方向を貫く複数個の第1のサーマルビア導体により接続しており、
    前記キャビティは平面視したときに開口面が矩形状であり、前記第1のサーマルビア導体は前記第1の半導体素子を囲むようにして前記キャビティの四側面それぞれの外方位置に形成されていることを特徴とする電子部品モジュール。
  2. 前記第2の半導体素子が前記放熱性基板の下面に実装されていることを特徴とする請求項1に記載の電子部品モジュール。
  3. 前記放熱性基板の上面にヒートシンク層が形成されるとともに、該ヒートシンク層の少なくとも一部が外部に露出するように前記配線基板の上面に樹脂材が形成されていることを特徴とする請求項に記載の電子部品モジュール。
  4. 前記放熱性基板と前記第2の半導体素子の実装面との間に伝熱用接合材を介在させるとともに、前記放熱性基板の前記第2の半導体素子が実装されている面と反対側の面に金属製のヒートシンク層を設け、前記伝熱用接合材と前記ヒートシンク層とを前記放熱性基板を貫く複数個のマトリクス状に配置された第2のサーマルビア導体により接続したことを特徴とする請求項1に記載の電子部品モジュール。
  5. 前記放熱性基板及び前記第2の半導体素子を被覆する樹脂材が設けられており、前記樹脂材の外表面を被覆するシールド層が設けられていることを特徴とする請求項1に記載の電子部品モジュール。
  6. 前記放熱性基板の内部に、前記第2のサーマルビア導体に接続されるとともに前記放熱性基板の側面まで延在される放熱用導体パターンを設けたことを特徴とする請求項に記載の電子部品モジュール。
  7. 前記放熱性基板の前記配線基板への実装面には前記接続パッドに前記導電性接合材を介して接続される実装パッドが設けられており、該実装パッドと前記放熱用導体パターンとを導体を介して接続することにより、前記第1のサーマルビア導体と前記第2のサーマルビア導体とを熱的に接続したことを特徴とする請求項6に記載の電子部品モジュール。
JP2006089694A 2005-06-15 2006-03-29 電子部品モジュール Expired - Fee Related JP4822900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006089694A JP4822900B2 (ja) 2005-06-15 2006-03-29 電子部品モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005174545 2005-06-15
JP2005174545 2005-06-15
JP2006089694A JP4822900B2 (ja) 2005-06-15 2006-03-29 電子部品モジュール

Publications (2)

Publication Number Publication Date
JP2007027684A JP2007027684A (ja) 2007-02-01
JP4822900B2 true JP4822900B2 (ja) 2011-11-24

Family

ID=37787991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006089694A Expired - Fee Related JP4822900B2 (ja) 2005-06-15 2006-03-29 電子部品モジュール

Country Status (1)

Country Link
JP (1) JP4822900B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5464110B2 (ja) * 2010-09-30 2014-04-09 大日本印刷株式会社 電圧変換モジュール
WO2014171403A1 (ja) * 2013-04-17 2014-10-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP6465387B2 (ja) * 2014-12-11 2019-02-06 日立金属株式会社 電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102336A (ja) * 1991-10-08 1993-04-23 Mitsubishi Electric Corp 半導体装置
JPH08130288A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 半導体装置
JP3538045B2 (ja) * 1998-12-09 2004-06-14 三菱電機株式会社 Rf回路モジュール
JP2001144203A (ja) * 1999-11-16 2001-05-25 Mitsubishi Electric Corp キャビティダウン型bgaパッケージ
JP2001244688A (ja) * 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP3944898B2 (ja) * 2001-12-19 2007-07-18 ソニー株式会社 半導体装置
JP2004071597A (ja) * 2002-08-01 2004-03-04 Renesas Technology Corp 半導体モジュール
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路

Also Published As

Publication number Publication date
JP2007027684A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
US8125788B2 (en) Circuit module and radio communications equipment, and method for manufacturing circuit module
US7808796B2 (en) Electronic component module and method for manufacturing the same
US6335669B1 (en) RF circuit module
JP3973402B2 (ja) 高周波回路モジュール
US6794747B2 (en) Semiconductor device
US20080019112A1 (en) Electronic Component Module and Radio Communications Equipment
JP2006073651A (ja) 半導体装置
JP2002359327A (ja) 電子回路モジュール
JP2008034778A (ja) 回路モジュール
JP4173308B2 (ja) Sawフィルタ
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
JP2019029669A (ja) 積層回路基板、積層モジュールおよび携帯表示機器
JP2005026263A (ja) 混成集積回路
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP4822900B2 (ja) 電子部品モジュール
JP2007294829A (ja) 高周波回路モジュール及びその製造方法
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
WO2022014066A1 (ja) 無線通信モジュール
JP2001308235A (ja) 半導体モジュール
JPH07307605A (ja) 複合高周波回路モジュール
JP2004111938A (ja) 半導体装置
JP2020047688A (ja) 積層回路基板、積層モジュールおよび携帯表示機器
JP2008289131A (ja) 送信装置と、これを用いた電子機器
US10388628B2 (en) Electronic component package
JP2000133765A (ja) 高周波集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees