JP2001144203A - キャビティダウン型ｂｇａパッケージ - Google Patents
キャビティダウン型ｂｇａパッケージInfo
- Publication number
- JP2001144203A JP2001144203A JP32478499A JP32478499A JP2001144203A JP 2001144203 A JP2001144203 A JP 2001144203A JP 32478499 A JP32478499 A JP 32478499A JP 32478499 A JP32478499 A JP 32478499A JP 2001144203 A JP2001144203 A JP 2001144203A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- printed wiring
- support member
- wiring board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 キャビティダウン型ＢＧＡパッケージにおい
て、１つのキャビティ内に複数個の半導体チップを有
し、高密度化を実現できると同時に優れた放熱性を有す
るパッケージ構造を提供することにある。 【解決手段】 本発明のキャビティダウン型ＢＧＡパッ
ケージは、キャビティ４が形成された複数のプリント配
線基板３を積層した積層プリント配線板のキャビティ４
内の中間層に支持部材９を支持させて載置し、支持部材
９上に半導体チップ２とは別の半導体チップ１０を搭載
する。
て、１つのキャビティ内に複数個の半導体チップを有
し、高密度化を実現できると同時に優れた放熱性を有す
るパッケージ構造を提供することにある。 【解決手段】 本発明のキャビティダウン型ＢＧＡパッ
ケージは、キャビティ４が形成された複数のプリント配
線基板３を積層した積層プリント配線板のキャビティ４
内の中間層に支持部材９を支持させて載置し、支持部材
９上に半導体チップ２とは別の半導体チップ１０を搭載
する。
Description
【０００１】
【発明の属する技術分野】本発明は、２個以上の半導体
チップを１つのキャビティ内に搭載したキャビティダウ
ン型ＢＧＡパッケージに関するものである。
チップを１つのキャビティ内に搭載したキャビティダウ
ン型ＢＧＡパッケージに関するものである。
【０００２】
【従来の技術】近年、半導体パッケージは高密度化、高
速化、多ピン化が急速に進行してきており、これらの要
求を満たすために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒ
ｒａｙ）パッケージの需要が急増している。ＢＧＡパッ
ケージのなかでも、半導体チップの発熱量増大の問題に
対処するために、配線基板がプラスチックのキャビティ
ダウン型ＢＧＡが開発されている。
速化、多ピン化が急速に進行してきており、これらの要
求を満たすために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒ
ｒａｙ）パッケージの需要が急増している。ＢＧＡパッ
ケージのなかでも、半導体チップの発熱量増大の問題に
対処するために、配線基板がプラスチックのキャビティ
ダウン型ＢＧＡが開発されている。
【０００３】図３は、従来のキャビティダウン型ＢＧＡ
パッケージを模式的に示す断面図で、例えば特開平１−
９７５６７号公報に記載されているものである。図にお
いて、１は金属板からなる放熱板、２は半導体チップで
あり、半導体チップ２は放熱板１にダイボンディングさ
れている。３はプリント配線基板で、複数のプリント配
線基板３が積層され、積層されたプリント配線基板３
は、ザグリ加工によって形成された階段状のキャビティ
４、内面に銅めっきされたスルーホール５、プリント配
線基板３の最上面に配列されたはんだボール６を有し、
はんだボール６とプリント配線基板３の配線とが電気的
に接続されている。積層されたプリント配線基板３は、
半導体チップ２がキャビティ４内に配置されるように接
着剤あるいは接着性樹脂シートなどを用いて放熱板１に
接合されている。半導体チップの電極とプリント配線基
板３は、金等のボンディングワイヤ７を用いてワイヤー
ボンディングで導通させ、封止樹脂８でキャビティ４内
を封止するか、キャビティ４上面を金属板か樹脂板でキ
ャップする。
パッケージを模式的に示す断面図で、例えば特開平１−
９７５６７号公報に記載されているものである。図にお
いて、１は金属板からなる放熱板、２は半導体チップで
あり、半導体チップ２は放熱板１にダイボンディングさ
れている。３はプリント配線基板で、複数のプリント配
線基板３が積層され、積層されたプリント配線基板３
は、ザグリ加工によって形成された階段状のキャビティ
４、内面に銅めっきされたスルーホール５、プリント配
線基板３の最上面に配列されたはんだボール６を有し、
はんだボール６とプリント配線基板３の配線とが電気的
に接続されている。積層されたプリント配線基板３は、
半導体チップ２がキャビティ４内に配置されるように接
着剤あるいは接着性樹脂シートなどを用いて放熱板１に
接合されている。半導体チップの電極とプリント配線基
板３は、金等のボンディングワイヤ７を用いてワイヤー
ボンディングで導通させ、封止樹脂８でキャビティ４内
を封止するか、キャビティ４上面を金属板か樹脂板でキ
ャップする。
【０００４】しかし、図３に示した構造では、半導体チ
ップ２は１個のみの搭載となり、高密度実装化には不十
分である。
ップ２は１個のみの搭載となり、高密度実装化には不十
分である。
【０００５】また、半導体チップ２を複数個搭載するた
めにキャビティ４を大きくして、放熱板１上に配列する
と、パッケージのサイズが大きくなるのみならず、ワイ
ヤボンディングが極めて困難になる。
めにキャビティ４を大きくして、放熱板１上に配列する
と、パッケージのサイズが大きくなるのみならず、ワイ
ヤボンディングが極めて困難になる。
【０００６】
【発明が解決しようとする課題】本発明は、このような
事情を考慮してなされたものであり、従ってその目的
は、パッケージ寸法を増大させず、更には放熱性の低下
を伴うことなく、半導体チップを複数個搭載したキャビ
ティダウン型ＢＧＡパッケージを提供することにある。
事情を考慮してなされたものであり、従ってその目的
は、パッケージ寸法を増大させず、更には放熱性の低下
を伴うことなく、半導体チップを複数個搭載したキャビ
ティダウン型ＢＧＡパッケージを提供することにある。
【０００７】
【課題を解決するための手段】本発明に係る第１のキャ
ビティダウン型ＢＧＡパッケージは、キャビティとスル
ーホールが形成された積層プリント配線板、この積層プ
リント配線板に接合された放熱板、上記キャビティ内の
上記放熱板上に接合された半導体チップ、上記キャビテ
ィ内で、上記積層プリント配線板の中間層に支持された
支持部材、この支持部材に接合された別の半導体チップ
を備えたものである。
ビティダウン型ＢＧＡパッケージは、キャビティとスル
ーホールが形成された積層プリント配線板、この積層プ
リント配線板に接合された放熱板、上記キャビティ内の
上記放熱板上に接合された半導体チップ、上記キャビテ
ィ内で、上記積層プリント配線板の中間層に支持された
支持部材、この支持部材に接合された別の半導体チップ
を備えたものである。
【０００８】本発明に係る第２のキャビティダウン型Ｂ
ＧＡパッケージは、支持部材が金属板からなるものであ
る。
ＧＡパッケージは、支持部材が金属板からなるものであ
る。
【０００９】本発明に係る第３のキャビティダウン型Ｂ
ＧＡパッケージは、支持部材が熱伝導性接着剤で中間層
に接続されているものである。
ＧＡパッケージは、支持部材が熱伝導性接着剤で中間層
に接続されているものである。
【００１０】本発明に係る第４のキャビティダウン型Ｂ
ＧＡパッケージは、支持部材が支持された積層プリント
配線板の中間層に放熱用パターンが形成され、この放熱
用パターンに上記支持部材が接続されているものであ
る。
ＧＡパッケージは、支持部材が支持された積層プリント
配線板の中間層に放熱用パターンが形成され、この放熱
用パターンに上記支持部材が接続されているものであ
る。
【００１１】本発明に係る第５のキャビティダウン型Ｂ
ＧＡパッケージは、放熱用パターンがスルーホールに接
続されているものである。
ＧＡパッケージは、放熱用パターンがスルーホールに接
続されているものである。
【００１２】本発明に係る第６のキャビティダウン型Ｂ
ＧＡパッケージは、放熱用パターンと支持部材とが、熱
伝導性接着剤で接続されているものである。
ＧＡパッケージは、放熱用パターンと支持部材とが、熱
伝導性接着剤で接続されているものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を、図
に基づいて説明する。図１は、本発明の一実施の形態の
キャビティダウン型ＢＧＡパッケージを模式的に示す断
面図であり、図２は図１に示したキャビティダウン型Ｂ
ＧＡパッケージの製造工程を示す断面図である。
に基づいて説明する。図１は、本発明の一実施の形態の
キャビティダウン型ＢＧＡパッケージを模式的に示す断
面図であり、図２は図１に示したキャビティダウン型Ｂ
ＧＡパッケージの製造工程を示す断面図である。
【００１４】図１において、１は金属板からなる放熱
板、２は半導体チップ、３はプリント配線基板で、複数
のプリント配線基板３が積層されている。４はキャビテ
ィ、５はスルーホール、６ははんだボールで、はんだボ
ール６とプリント配線基板３の配線とがスルーホール５
内に形成された銅めっき、あるいは導電性ペーストを充
填するなどによって電気的に接続されている。７は半導
体チップの電極とプリント配線基板３の配線を接続する
金などのボンディングワイヤ、９は別の半導体チップ１
０をキャビティ４内の中間層に支持する支持部材で、支
持部材９は積層されたプリント配線基板３の中間層に支
持されている。８は封止樹脂で、キャビティ４内を封止
している。
板、２は半導体チップ、３はプリント配線基板で、複数
のプリント配線基板３が積層されている。４はキャビテ
ィ、５はスルーホール、６ははんだボールで、はんだボ
ール６とプリント配線基板３の配線とがスルーホール５
内に形成された銅めっき、あるいは導電性ペーストを充
填するなどによって電気的に接続されている。７は半導
体チップの電極とプリント配線基板３の配線を接続する
金などのボンディングワイヤ、９は別の半導体チップ１
０をキャビティ４内の中間層に支持する支持部材で、支
持部材９は積層されたプリント配線基板３の中間層に支
持されている。８は封止樹脂で、キャビティ４内を封止
している。
【００１５】搭載する別の半導体チップ１０と半導体チ
ップ２とは、ロジック、メモリー等同種類の半導体チッ
プでもよく、異種の半導体チップでもよい。
ップ２とは、ロジック、メモリー等同種類の半導体チッ
プでもよく、異種の半導体チップでもよい。
【００１６】図１に示したパッケージ構造の製造方法に
ついて、図２に基づき説明する。まず、複数のプリント
配線基板３を積層した積層プリント配線板の層間の導通
を取るために、ドリルなどでスルーホール加工を施し、
スルーホール内部に銅めっきを形成する、あるいは導電
性ペーストを充填する。
ついて、図２に基づき説明する。まず、複数のプリント
配線基板３を積層した積層プリント配線板の層間の導通
を取るために、ドリルなどでスルーホール加工を施し、
スルーホール内部に銅めっきを形成する、あるいは導電
性ペーストを充填する。
【００１７】次に、積層プリント配線板に、ザグリ加工
によって、階段状のキャビティ４を形成する（図２
（ａ））。
によって、階段状のキャビティ４を形成する（図２
（ａ））。
【００１８】さらに、パッケージの放熱のため、銅板、
銅合金板等により形成された放熱板１を接着樹脂シート
（プリプレグ等）を介して接着する（図２（ｂ））。こ
の接着は加圧・加熱プレスにより行われる。放熱板１
は、金属板に代えて、熱伝導性のよい窒化珪素などのセ
ラミック板を用いてもよい。
銅合金板等により形成された放熱板１を接着樹脂シート
（プリプレグ等）を介して接着する（図２（ｂ））。こ
の接着は加圧・加熱プレスにより行われる。放熱板１
は、金属板に代えて、熱伝導性のよい窒化珪素などのセ
ラミック板を用いてもよい。
【００１９】積層プリント配線板には、例えばＢＴ（ビ
スマレイドトリアジン）エポキシ樹脂等の高耐熱性、誘
電特性（低誘電率）、絶縁特性、加工性に優れた樹脂を
基材とするプリント配線基板を用いる。また、このプリ
ント配線板の層数は搭載される半導体チップの厚さ、
数、更には半導体チップのＩ／Ｏ数等と、プリント配線
基板３の一層の厚さで決定される。プリント配線基板３
一層の厚さは通常１００〜２００μｍのものが使用さ
れ、半導体チップの厚さは、厚いものでは３００〜６０
０μｍ、薄いものではでは１００μｍ以下のものがあ
り、薄い半導体チップの場合は、より多数搭載できる。
スマレイドトリアジン）エポキシ樹脂等の高耐熱性、誘
電特性（低誘電率）、絶縁特性、加工性に優れた樹脂を
基材とするプリント配線基板を用いる。また、このプリ
ント配線板の層数は搭載される半導体チップの厚さ、
数、更には半導体チップのＩ／Ｏ数等と、プリント配線
基板３の一層の厚さで決定される。プリント配線基板３
一層の厚さは通常１００〜２００μｍのものが使用さ
れ、半導体チップの厚さは、厚いものでは３００〜６０
０μｍ、薄いものではでは１００μｍ以下のものがあ
り、薄い半導体チップの場合は、より多数搭載できる。
【００２０】次に、半導体チップ２をキャビティ４内の
放熱板１上にエポキシ銀ペースト等のダイボンド樹脂に
よりダイボンディングし、半導体チップ２のランド（電
極）とプリント配線基板３上の配線パターンとを金線等
のボンディングワイヤ７により電気的に接続する（図２
（ｃ））。
放熱板１上にエポキシ銀ペースト等のダイボンド樹脂に
よりダイボンディングし、半導体チップ２のランド（電
極）とプリント配線基板３上の配線パターンとを金線等
のボンディングワイヤ７により電気的に接続する（図２
（ｃ））。
【００２１】次に、キャビティ４内にエポキシ樹脂等の
封止樹脂８を充填し、半導体チップ２やボンディングワ
イヤ７を封止した後、別の半導体チップを搭載するため
に支持部材９をキャビティ４内の中間層に支持されるよ
うに設置する（図２（ｄ））。
封止樹脂８を充填し、半導体チップ２やボンディングワ
イヤ７を封止した後、別の半導体チップを搭載するため
に支持部材９をキャビティ４内の中間層に支持されるよ
うに設置する（図２（ｄ））。
【００２２】支持部材９はプリント配線基板３の階段状
のステップ部に支持され、固定されることによって、半
導体チップからの発熱をプリント配線基板３を介して放
熱板１に逃がすことができる。
のステップ部に支持され、固定されることによって、半
導体チップからの発熱をプリント配線基板３を介して放
熱板１に逃がすことができる。
【００２３】また、あらかじめプリント配線基板３に銅
などからなる放熱用パターンを形成し、この放熱用パタ
ーンに支持部材９を接続することによって放熱特性を向
上させることができる。さらに、放熱用パターンをスル
ーホールに接続することによって、半導体チップからの
発熱を放熱用パターンおよびスルーホールを介して放熱
板１に逃がし、より一層放熱特性を向上させることがで
きる。
などからなる放熱用パターンを形成し、この放熱用パタ
ーンに支持部材９を接続することによって放熱特性を向
上させることができる。さらに、放熱用パターンをスル
ーホールに接続することによって、半導体チップからの
発熱を放熱用パターンおよびスルーホールを介して放熱
板１に逃がし、より一層放熱特性を向上させることがで
きる。
【００２４】支持部材９の形状は、平面、もしくは沈み
加工をしたものが望ましい。また、封止樹脂８との接着
性を増す目的で、表面にディンプル等の加工を施すこと
も可能である。
加工をしたものが望ましい。また、封止樹脂８との接着
性を増す目的で、表面にディンプル等の加工を施すこと
も可能である。
【００２５】支持部材９は銅板、銅合金板等により形成
された良好な放熱性を有する金属板のほか、熱伝導性の
よい窒化珪素などのセラミック板を用いることができ
る。
された良好な放熱性を有する金属板のほか、熱伝導性の
よい窒化珪素などのセラミック板を用いることができ
る。
【００２６】支持部材９の固定には、熱伝導性接着剤等
を用いて接着する。熱伝導性接着剤としては、はんだ、
エポキシ銀ペースト等の熱伝導性の優れた接着剤が好ま
しく用いられる。
を用いて接着する。熱伝導性接着剤としては、はんだ、
エポキシ銀ペースト等の熱伝導性の優れた接着剤が好ま
しく用いられる。
【００２７】次に、別の半導体チップ１０をエポキシ銀
ペースト等により支持部材９上にダイボンディングし、
さらに、プリント配線基板３とボンディングワイヤ７に
より電気的に接続する（図２（ｅ））。
ペースト等により支持部材９上にダイボンディングし、
さらに、プリント配線基板３とボンディングワイヤ７に
より電気的に接続する（図２（ｅ））。
【００２８】次に、封止樹脂８でキャビティ４内を全て
封止し（図２（ｆ））、さらに、図２（ｆ）に示したよ
うに、再上層のプリント配線基板３の上面に、接続電極
として多数のはんだボール６を配列すると共に、はんだ
ボール６以外の露出面には、図示していないソルダーレ
ジストを塗布する。
封止し（図２（ｆ））、さらに、図２（ｆ）に示したよ
うに、再上層のプリント配線基板３の上面に、接続電極
として多数のはんだボール６を配列すると共に、はんだ
ボール６以外の露出面には、図示していないソルダーレ
ジストを塗布する。
【００２９】半導体チップを３個以上パッケージ内に実
装する場合は、上記図２（ａ）〜（ｅ）の工程を繰り返
して行うことにより達成され得る。
装する場合は、上記図２（ａ）〜（ｅ）の工程を繰り返
して行うことにより達成され得る。
【００３０】なお、本実施の形態では、キャビティ４内
を封止樹脂で封止する例を示したが、キャビティ４内を
封止せず、金属板あるいは樹脂板を用いてキャビティ４
に蓋をする構造としてもよい。
を封止樹脂で封止する例を示したが、キャビティ４内を
封止せず、金属板あるいは樹脂板を用いてキャビティ４
に蓋をする構造としてもよい。
【００３１】
【発明の効果】本発明に係る第１のキャビティダウン型
ＢＧＡパッケージによれば、キャビティとスルーホール
が形成された積層プリント配線板、この積層プリント配
線板に接合された放熱板、上記キャビティ内の上記放熱
板上に接合された半導体チップ、上記キャビティ内で、
上記積層プリント配線板の中間層に支持された支持部
材、この支持部材に接合された別の半導体チップを備え
るので、パッケージの放熱特性を損なうことなく、ま
た、パッケージ寸法を大きくすることなく複数個の半導
体チップを搭載し、高密度化することができる。
ＢＧＡパッケージによれば、キャビティとスルーホール
が形成された積層プリント配線板、この積層プリント配
線板に接合された放熱板、上記キャビティ内の上記放熱
板上に接合された半導体チップ、上記キャビティ内で、
上記積層プリント配線板の中間層に支持された支持部
材、この支持部材に接合された別の半導体チップを備え
るので、パッケージの放熱特性を損なうことなく、ま
た、パッケージ寸法を大きくすることなく複数個の半導
体チップを搭載し、高密度化することができる。
【００３２】本発明に係る第２のキャビティダウン型Ｂ
ＧＡパッケージによれば、支持部材が金属板からなるも
のであるので、加工性がよく容易に成形できるととも
に、伝熱特性がよいので放熱特性がよくなる。
ＧＡパッケージによれば、支持部材が金属板からなるも
のであるので、加工性がよく容易に成形できるととも
に、伝熱特性がよいので放熱特性がよくなる。
【００３３】本発明に係る第３のキャビティダウン型Ｂ
ＧＡパッケージによれば、支持部材が熱伝導性接着剤で
中間層に接続されているものであるので、支持部材と中
間層との間の伝熱特性がよくなる。
ＧＡパッケージによれば、支持部材が熱伝導性接着剤で
中間層に接続されているものであるので、支持部材と中
間層との間の伝熱特性がよくなる。
【００３４】本発明に係る第４のキャビティダウン型Ｂ
ＧＡパッケージによれば、支持部材が支持された積層プ
リント配線板の中間層に放熱用パターンが形成され、こ
の放熱用パターンに上記支持部材が接続されているの
で、放熱用パターンを介して放熱され、放熱特性がよく
なる。
ＧＡパッケージによれば、支持部材が支持された積層プ
リント配線板の中間層に放熱用パターンが形成され、こ
の放熱用パターンに上記支持部材が接続されているの
で、放熱用パターンを介して放熱され、放熱特性がよく
なる。
【００３５】本発明に係る第５のキャビティダウン型Ｂ
ＧＡパッケージによれば、放熱用パターンがスルーホー
ルに接続されているので、伝熱用パターンからスルーホ
ールを介して放熱板に伝熱されることによって放熱特性
がよくなる。
ＧＡパッケージによれば、放熱用パターンがスルーホー
ルに接続されているので、伝熱用パターンからスルーホ
ールを介して放熱板に伝熱されることによって放熱特性
がよくなる。
【００３６】本発明に係る第６のキャビティダウン型Ｂ
ＧＡパッケージによれば、放熱用パターンと支持部材と
が、熱伝導性接着剤で接続されているので、支持部材と
放熱用パターンとの間の伝熱特性がよくなる。
ＧＡパッケージによれば、放熱用パターンと支持部材と
が、熱伝導性接着剤で接続されているので、支持部材と
放熱用パターンとの間の伝熱特性がよくなる。
【図１】 本発明の一実施の形態になるキャビティダウ
ン型ＢＧＡパッケージ構造を示す断面図である。
ン型ＢＧＡパッケージ構造を示す断面図である。
【図２】 本発明の一実施の形態になるキャビティダウ
ン型ＢＧＡパッケージ構造の製造工程を示す断面図であ
る。
ン型ＢＧＡパッケージ構造の製造工程を示す断面図であ
る。
【図３】 従来のキャビティダウン型ＢＧＡパッケージ
構造を示す断面図である。
構造を示す断面図である。
１ 放熱板、２，１０ 半導体チップ、３ プリント配
線基板、４ キャビティ、５ スルーホール、６ はん
だボール、７ ボンディングワイヤ、８ 封止樹脂、９
支持部材。
線基板、４ キャビティ、５ スルーホール、６ はん
だボール、７ ボンディングワイヤ、８ 封止樹脂、９
支持部材。
フロントページの続き (72)発明者 古橋 靖夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 柳浦 聡 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 藤岡 弘文 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (6)
- 【請求項１】 キャビティとスルーホールが形成された
積層プリント配線板、この積層プリント配線板に接合さ
れた放熱板、上記キャビティ内の上記放熱板上に接合さ
れた半導体チップ、上記キャビティ内で、上記積層プリ
ント配線板の中間層に支持された支持部材、この支持部
材に接合された別の半導体チップを備えたことを特徴と
するキャビティダウン型ＢＧＡパッケージ。 - 【請求項２】 支持部材が金属板からなることを特徴と
する請求項１記載のキャビティダウン型ＢＧＡパッケー
ジ。 - 【請求項３】 支持部材が熱伝導性接着剤で中間層に接
続されていることを特徴とする請求項１記載のキャビテ
ィダウン型ＢＧＡパッケージ。 - 【請求項４】 支持部材が載置された積層プリント配線
板の中間層に放熱用パターンが形成され、この放熱用パ
ターンに上記支持部材が接続されていることを特徴とす
る請求項１記載のキャビティダウン型ＢＧＡパッケー
ジ。 - 【請求項５】 放熱用パターンがスルーホールに接続さ
れていることを特徴とする請求項４記載のキャビティダ
ウン型ＢＧＡパッケージ。 - 【請求項６】 放熱用パターンと支持部材とが、熱伝導
性接着剤で接続されていることを特徴とする請求項４記
載のキャビティダウン型ＢＧＡパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32478499A JP2001144203A (ja) | 1999-11-16 | 1999-11-16 | キャビティダウン型ｂｇａパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32478499A JP2001144203A (ja) | 1999-11-16 | 1999-11-16 | キャビティダウン型ｂｇａパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144203A true JP2001144203A (ja) | 2001-05-25 |
Family
ID=18169647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32478499A Pending JP2001144203A (ja) | 1999-11-16 | 1999-11-16 | キャビティダウン型ｂｇａパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144203A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405621B1 (ko) * | 2001-09-06 | 2003-11-14 | 엘지이노텍 주식회사 | 집적다층기판 |
| US6828687B2 (en) * | 2002-08-16 | 2004-12-07 | Advanced Semiconductor Engineering, Inc. | Cavity down ball grid array package structure and carrier thereof |
| JP2007027684A (ja) * | 2005-06-15 | 2007-02-01 | Kyocera Corp | 電子部品モジュール |
| KR100836642B1 (ko) | 2007-03-07 | 2008-06-10 | 삼성전기주식회사 | 전자 패키지 및 그 제조방법 |
| JP2011176279A (ja) * | 2010-01-27 | 2011-09-08 | Honeywell Internatl Inc | 多層集積回路パッケージ |
| JP2014123622A (ja) * | 2012-12-20 | 2014-07-03 | Shinko Electric Ind Co Ltd | 半導体パッケージ及び半導体パッケージの製造方法 |
| JP2014209091A (ja) * | 2013-03-25 | 2014-11-06 | ローム株式会社 | 半導体装置 |
| FR3050073A1 (fr) * | 2016-04-12 | 2017-10-13 | Mbda France | Systeme electronique pourvu d'une pluralite de fonctions electroniques interconnectees |
-
1999
- 1999-11-16 JP JP32478499A patent/JP2001144203A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405621B1 (ko) * | 2001-09-06 | 2003-11-14 | 엘지이노텍 주식회사 | 집적다층기판 |
| US6828687B2 (en) * | 2002-08-16 | 2004-12-07 | Advanced Semiconductor Engineering, Inc. | Cavity down ball grid array package structure and carrier thereof |
| JP2007027684A (ja) * | 2005-06-15 | 2007-02-01 | Kyocera Corp | 電子部品モジュール |
| KR100836642B1 (ko) | 2007-03-07 | 2008-06-10 | 삼성전기주식회사 | 전자 패키지 및 그 제조방법 |
| JP2011176279A (ja) * | 2010-01-27 | 2011-09-08 | Honeywell Internatl Inc | 多層集積回路パッケージ |
| JP2014123622A (ja) * | 2012-12-20 | 2014-07-03 | Shinko Electric Ind Co Ltd | 半導体パッケージ及び半導体パッケージの製造方法 |
| JP2014209091A (ja) * | 2013-03-25 | 2014-11-06 | ローム株式会社 | 半導体装置 |
| FR3050073A1 (fr) * | 2016-04-12 | 2017-10-13 | Mbda France | Systeme electronique pourvu d'une pluralite de fonctions electroniques interconnectees |
| EP3232471A1 (fr) * | 2016-04-12 | 2017-10-18 | MBDA France | Système électronique pourvu d'une pluralité de fonctions électroniques interconnectées |
| WO2017178714A1 (fr) * | 2016-04-12 | 2017-10-19 | Mbda France | Système électronique pourvu d'une pluralité de fonctions électroniques interconnectées |
| CN109075158A (zh) * | 2016-04-12 | 2018-12-21 | Mbda法国公司 | 设有多个互连的电子功能件的电子系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7679172B2 (en) | Semiconductor package without chip carrier and fabrication method thereof | |
| US5504372A (en) | Adhesively sealed metal electronic package incorporating a multi-chip module | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| US6638792B2 (en) | Method for fabricating BOC semiconductor package | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| US20080006936A1 (en) | Superfine-circuit semiconductor package structure | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| TW201041103A (en) | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package | |
| KR20030059464A (ko) | 적층 칩 패키지의 제조 방법 | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| US10217686B2 (en) | Air-cavity package with enhanced package integration level and thermal performance | |
| CN114388375A (zh) | 形成芯片封装体的方法和芯片封装体 | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| KR100271639B1 (ko) | 적층형 반도체패키지 및 그 제조방법 및 그 적층방법 | |
| JP2001085603A (ja) | 半導体装置 | |
| JP2001144203A (ja) | キャビティダウン型ｂｇａパッケージ | |
| TWI757133B (zh) | 四方扁平無引腳封裝結構 | |
| KR20020043395A (ko) | 반도체 패키지 | |
| CN210575932U (zh) | 一种引线框架及封装结构 | |
| TW201438155A (zh) | 具有傾斜結構之半導體元件封裝 | |
| JPS61168926A (ja) | 樹脂基板 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| CN217955850U (zh) | 一种硅基三维集成扇出型封装结构 | |
| KR19980025877A (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 |