CN217955850U - 一种硅基三维集成扇出型封装结构 - Google Patents

一种硅基三维集成扇出型封装结构 Download PDF

Info

Publication number
CN217955850U
CN217955850U CN202222140512.0U CN202222140512U CN217955850U CN 217955850 U CN217955850 U CN 217955850U CN 202222140512 U CN202222140512 U CN 202222140512U CN 217955850 U CN217955850 U CN 217955850U
Authority
CN
China
Prior art keywords
silicon
chip
layer
packaging
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202222140512.0U
Other languages
English (en)
Inventor
马书英
付东之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN202222140512.0U priority Critical patent/CN217955850U/zh
Application granted granted Critical
Publication of CN217955850U publication Critical patent/CN217955850U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型公开了一种硅基三维集成扇出型封装结构，其是由多个硅基封装单元复合而成，或者是由硅基封装单元与芯片塑封单元复合而成；硅基封装单元包括硅基本体，硅基本体上设有凹槽，凹槽内设有埋入芯片；硅基本体的上表面上设有上金属线路层；硅基本体上设有通孔；通孔中设有线路复合结构；线路复合结构与上金属线路层电连接；芯片塑封单元包括塑封芯片和塑封层；塑封层包封于塑封芯片上；塑封芯片与埋入芯片电连接；多层硅基封装单元之间或硅基封装单元与芯片塑封单元之间复合连接。本实用新型增大了封装体的集成密度，减小了封装体积，缩短了芯片之间互联导线的长度，降低了信号延迟，实现了更多芯片的系统集成封装，显著增强了器件的功能。

Description

一种硅基三维集成扇出型封装结构
技术领域
本实用新型涉及半导体芯片封装技术领域，特别涉及一种硅基三维集成扇出型封装结构。
背景技术
随着当代电子技术的高速发展，电子产品越来越趋向于追求功能多、性能高、响应快及体积小等。多芯片三维集成封装能有效减轻芯片互联所带来的信号延迟问题，同时通过垂直互联取代二位线路互联，能减小封装体积，实现小型化。
扇出型封装是当前芯片集成封装的重要实现形式，相对于基于塑封工艺的扇出型封装，硅基扇出型封装具有散热快、芯片偏移小、晶圆翘曲低及兼容硅工艺等优势。目前的硅基扇出型封装主要是二维集成封装，如何实现具有响应快及体积小等更大优势的三维硅基扇出型封装已成为封装行业里亟待解决的问题。
实用新型内容
为解决上述技术问题，本实用新型的目的在于提供一种硅基三维集成扇出型封装结构。本实用新型通过垂直方向的堆叠，增大了封装体的集成密度，减小了封装体积；同时，通过垂直方向的硅通孔互联，缩短了芯片之间互联导线的长度，降低了信号延迟；本实用新型实现了更多芯片的系统集成封装，显著增强了器件的功能。
为实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：
一种硅基三维集成扇出型封装结构，是由多个硅基封装单元复合而成，或者是由硅基封装单元与芯片塑封单元复合而成；
所述硅基封装单元包括硅基本体，该硅基本体上设有凹槽，凹槽内设有埋入芯片；硅基本体的上表面上设有与所述埋入芯片电连接的上金属线路层；硅基本体上设有贯穿的通孔；该通孔中设有向硅基本体的下表面延伸的线路复合结构；该线路复合结构与所述上金属线路层电连接；
所述芯片塑封单元包括塑封芯片和塑封层；塑封层包封于所述塑封芯片上；塑封芯片与所述埋入芯片电连接；
多层硅基封装单元之间或硅基封装单元与芯片塑封单元之间通过电导通结构复合连接。
进一步的，所述硅基本体的上表面上设有具有开口的上绝缘层，所述上金属线路层设置于该上绝缘层上，且通过上绝缘层的开口与所述埋入芯片电连接；上金属线路层上覆盖有上钝化层。
进一步的，所述线路复合结构包括下绝缘层、下金属线路层和填充层；下绝缘层覆盖于硅基本体的通孔的孔壁上，并向硅基本体的下表面延伸；下金属线路层设置于下绝缘层上；填充层填充于硅基本体的通孔中。
进一步的，所述硅基本体的下方还设有覆盖在所述下金属线路层上的下钝化层，该下钝化层上设有开口，下钝化层的开口处设有所述的电导通结构。
进一步的，所述芯片塑封单元的数量为一个或两个；当芯片塑封单元为两个时，硅基封装单元的上侧和下侧分别连接一芯片塑封单元。
更进一步的，位于外侧的一个硅基封装单元或位于外侧的一个芯片塑封单元通过电导通结构将信号导出。
上述硅基三维集成扇出型封装结构的制造方法，包括如下步骤：
S1，提供一硅片，作为硅基本体，在该硅片上形成凹槽；
S2，在硅基本体的凹槽中贴装埋入芯片，埋入芯片的导电结构向外；
S3，在该硅基本体的上表面上形成与埋入芯片电连接的上金属线路层；
S4，在步骤S3形成的结构上连接载片，再将形成的结构倒置，使硅基本体的下表面朝上，沿硅基本体的下表面形成贯穿的通孔，在该通孔中形成向硅基本体的下表面延伸的线路复合结构；该线路复合结构与上金属线路层电连接，得到硅基封装单元；
S5，在硅基封装单元的线路复合结构上形成电导通结构；
S6，将多个硅基封装单元通过电导通结构和上金属线路层的配合进行复合连接，得到该硅基三维集成扇出型封装结构；
或者，在硅基封装单元的一侧连接塑封芯片或两侧分别连接塑封芯片，并在塑封芯片上包封塑封层，形成复合有硅基封装单元和芯片塑封单元的硅基三维集成扇出型封装结构。
进一步的，步骤S3中，先在硅基本体的上表面上形成具有开口的上绝缘层，再在上绝缘层上形成与埋入芯片电连接的上金属线路层，然后在上金属线路层上形成一层上钝化层。
进一步的，步骤S4中，线路复合结构包括下绝缘层、下金属线路层和填充层；具体的，先在通孔的孔壁上形成一层下绝缘层，且下绝缘层向硅基本体的下表面延伸覆盖，再在下绝缘层上形成一层下金属线路层，且下金属线路层由通孔向硅基本体的下表面延伸；然后利用填充层填充通孔剩余部分；在下金属线路层上形成具有开口的下钝化层；电导通结构设置于下钝化层的开口处。
本实用新型的有益效果是：
本实用新型通过垂直方向的三维堆叠，增大了封装体的集成密度，减小了封装体积；
本实用新型通过垂直方向的硅通孔互联，缩短了芯片之间互联导线的长度，降低了信号延迟；
本实用新型实现了更多芯片的系统集成封装，显著增强了器件的功能。
附图说明
图1至图7为本实用新型实施例1的硅基三维集成扇出型封装结构的制作过程中形成的各结构示意图。
图8为本实用新型实施例2的硅基三维集成扇出型封装结构的结构示意图。
图9为本实用新型实施例3的硅基三维集成扇出型封装结构的制作过程中的步骤S53得到的结构示意图。
图10为本实用新型实施例3的硅基三维集成扇出型封装结构的结构示意图。
具体实施方式
下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。
实施例1
如图7所示，该实施例1的硅基三维集成扇出型封装结构，是由三个硅基封装单元按照垂直方向复合而成。
每个硅基封装单元包括硅基本体10，该硅基本体10上设有凹槽101，凹槽101内设有埋入芯片11；硅基本体10的上表面上设有具有开口的上绝缘层12；上金属线路层13设置于该上绝缘层12上，且通过上绝缘层12的开口与所述埋入芯片11电连接；上金属线路层13上覆盖有上钝化层14；硅基本体10上设有贯穿的通孔；该通孔中设有向硅基本体10的下表面延伸的线路复合结构；该线路复合结构与所述上金属线路层13电连接；更具体的，该线路复合结构包括下绝缘层15、下金属线路层16和填充层17；下绝缘层15覆盖于硅基本体10的通孔的孔壁上，并向硅基本体10的下表面延伸覆盖；下金属线路层16设置于下绝缘层15上，由硅基本体的通孔向硅基本体的下表面延伸；填充层17填充于硅基本体10的通孔的剩余部分；在下金属线路层16上还设有具有开口的下钝化层18；下钝化层18的开口处设有电导通结构。
位于下方的两个硅基封装单元中，上钝化层14具有开口，上钝化层14的开口处设有焊盘；相邻两个硅基封装单元之间通过电导通结构与焊盘的配合实现电连接。最下方的硅基封装单元的电导通结构实现电信号的导出。
在本实施例中，电导通结构为焊球。
该实施例1的硅基三维集成扇出型封装结构的制造方法，包括如下步骤：
S11，提供一硅片，作为硅基本体10，在该硅片上通过Bosch刻蚀工艺形成垂直的凹槽101，得到如图1所示的结构；
S21，在硅基本体10的凹槽101中通过粘性材料贴装埋入芯片11，埋入芯片11的导电结构向外，埋入芯片11与凹槽101的侧壁之间形成间隙，得到如图2所示的结构；
S31，先在硅基本体10的上表面上通过压干膜工艺形成上绝缘层12，且上绝缘层12填充埋入芯片11与凹槽101之间的间隙，并在上绝缘层12上形成开口，再在上绝缘层12上形成与埋入芯片11电连接的上金属线路层13，然后在上金属线路层13上形成一层上钝化层14，在上钝化层14上形成开口，在上钝化层14的开口处形成与上金属线路层13电连接的焊盘，得到如图3所示的结构；
S41，在步骤S31形成的结构上(硅基本体上方)通过键合材料连接载片19，载片19起到支撑作用；对硅基本体10进行研磨，减薄至特定厚度；将形成的结构倒置，使硅基本体10的下表面朝上，沿硅基本体10的下表面形成贯穿的通孔102，在该通孔102中形成向硅基本体10的下表面延伸的线路复合结构；该线路复合结构包括下绝缘层15、下金属线路层16和填充层17；具体的，先在通孔102的孔壁上形成一层下绝缘层15，且下绝缘层15向硅基本体10的下表面延伸覆盖，得到如图4所示的结构；再在下绝缘层15上形成一层下金属线路层16，且下金属线路层16由通孔向硅基本体的下表面延伸；然后利用填充材料填充通孔剩余部分，形成填充层17；在下金属线路层16上形成具有开口的下钝化层18；去除载片19和键合材料，得到如图5所示的硅基封装单元；
S5，在下钝化层18的开口处形成与下金属线路层16电连接的电导通结构，得到如图6所示的结构；在本实施例中，该电导通结构为焊球；
S6，将三个硅基封装单元进行复合，相邻两个硅基封装单元之间通过电导通结构和焊盘复合连接，得到如图7所示的硅基三维集成扇出型封装结构；最下方的硅基封装单元中的电导通结构将电信号导出。
在上述实施例1中，最上方的硅基封装单元中的上钝化层可不设置开口和焊盘，以实现封装。
实施例2
如图8所示，该实施例2的硅基三维集成扇出型封装结构，是由一个硅基封装单元和一个芯片塑封单元复合而成。
所述硅基封装单元包括硅基本体10，该硅基本体10上设有凹槽101，凹槽101内设有埋入芯片11；硅基本体10的上表面上设有具有开口的上绝缘层12；上金属线路层13设置于该上绝缘层12上，且通过上绝缘层12的开口与所述埋入芯片11电连接；上金属线路层13上覆盖有上钝化层14；上钝化层14具有开口，上钝化层14的开口处设有焊盘；硅基本体10上设有贯穿的通孔；该通孔中设有向硅基本体10的下表面延伸的线路复合结构；该线路复合结构与所述上金属线路层13电连接；更具体的，该线路复合结构包括下绝缘层15、下金属线路层16和填充层17；下绝缘层15覆盖于硅基本体10的通孔的孔壁上，并向硅基本体10的下表面延伸覆盖；下金属线路层16设置于下绝缘层15上，由硅基本体的通孔向硅基本体的下表面延伸；填充层17填充于硅基本体10的通孔的剩余部分；在下金属线路层16上还设有具有开口的下钝化层18；下钝化层18的开口处设有电导通结构。
所述芯片塑封单元包括塑封芯片20和塑封层21；塑封层21包封于所述塑封芯片20上；塑封芯片20连接有电导通结构，塑封芯片20通过其连接的电导通结构以及硅基封装单元上的焊盘与所述埋入芯片11电连接；且在本实施例2中，单颗封装结构中，塑封芯片20的数量为两个，呈水平排列。
该实施例2的硅基三维集成扇出型封装结构的制造方法，包括如下步骤：
S12，提供一硅片，作为硅基本体10，在该硅片上通过Bosch刻蚀工艺形成垂直的凹槽101；
S22，在硅基本体10的凹槽中通过粘性材料贴装埋入芯片11，埋入芯片的导电结构向外；埋入芯片11与凹槽的侧壁之间形成间隙；
S32，先在硅基本体10的上表面上通过压干膜工艺形成上绝缘层12，且上绝缘层12填充埋入芯片11与凹槽之间的间隙，并在上绝缘层12上形成开口，再在上绝缘层12上形成与埋入芯片11电连接的上金属线路层13，然后在上金属线路层13上形成一层上钝化层14，在上钝化层14上形成开口，在上钝化层14的开口处形成与上金属线路层13电连接的焊盘；
S42，在步骤S32形成的结构上(硅基本体上方)通过键合材料连接载片19，载片19起到支撑作用；对硅基本体10进行研磨，减薄至特定厚度；将形成的结构倒置，使硅基本体10的下表面朝上，沿硅基本体10的下表面形成贯穿的通孔102，在该通孔102中形成向硅基本体的下表面延伸的线路复合结构；该线路复合结构包括下绝缘层15、下金属线路层16和填充层17；具体的，先在通孔102的孔壁上形成一层下绝缘层15，且下绝缘层15向硅基本体10的下表面延伸覆盖，再在下绝缘层15上形成一层下金属线路层16，且下金属线路层16由通孔向硅基本体的下表面延伸；然后利用填充材料填充通孔剩余部分，形成填充层17；在下金属线路层16上形成具有开口的下钝化层18；去除载片19和键合材料，得到硅基封装单元；
S52，在下钝化层18的开口处形成与下金属线路层16电连接的电导通结构；在本实施例中，该电导通结构为焊球
S12至S52形成的结构如图1至图6所示；
S62，取塑封芯片20，在塑封芯片20的导电结构上连接电导通结构(焊球)；将塑封芯片20通过其连接的电导通结构与硅基封装单元上的焊盘连接；然后在硅基封装单元的上方形成包封塑封芯片20的塑封层21，得到如图8所示的硅基三维集成扇出型封装结构。
实施例3
如图10所示，该实施例3的硅基三维集成扇出型封装结构，是由一个硅基封装单元和两个芯片塑封单元复合而成。
所述硅基封装单元包括硅基本体10，该硅基本体10上设有凹槽101，凹槽101内设有埋入芯片11；硅基本体10的上表面上设有具有开口的上绝缘层12；上金属线路层13设置于该上绝缘层12上，且通过上绝缘层12的开口与所述埋入芯片11电连接；上金属线路层13上覆盖有上钝化层14；上钝化层14具有开口，上钝化层14的开口处设有与上金属线路层13连接的焊盘；硅基本体10上设有贯穿的通孔；该通孔中设有向硅基本体10的下表面延伸的线路复合结构；该线路复合结构与所述上金属线路层13电连接；更具体的，该线路复合结构包括下绝缘层15、下金属线路层16和填充层17；下绝缘层15覆盖于硅基本体10的通孔的孔壁上，并向硅基本体10的下表面延伸覆盖；下金属线路层16设置于下绝缘层15上，由硅基本体10的通孔向硅基本体的下表面延伸；填充层17填充于硅基本体10的通孔的剩余部分；在下金属线路层16上还设有具有开口的下钝化层18；下钝化层18的开口处设有电导通结构。
在本实施例3中，下钝化层18上的电导通结构包括焊球、与下金属线路层连接的导电柱22与焊盘。
所述芯片塑封单元包括塑封芯片20和塑封层21；塑封层21包封于所述塑封芯片20上；塑封芯片20连接有电导通结构，该处的电导通结构为焊球；位于上方的芯片塑封单元中的塑封芯片20通过其连接的电导通结构(焊球)与硅基封装单元中的上钝化层14上的焊盘的配合与埋入芯片11电连接；位于下方的芯片塑封单元中的塑封芯片20通过其连接的电导通结构(焊球)与下钝化层18上的焊盘的配合与硅基封装单元的下金属线路层16电连接；下钝化层18上的导电柱22穿过下方的芯片塑封单元中的塑封层21，导电柱22的端部上设置焊球，将电信号导出。在本实施例3中，单颗封装结构中，位于上方的芯片塑封单元中的塑封芯片的数量为两个，呈水平排列。
该实施例3的硅基三维集成扇出型封装结构的制造方法，包括如下步骤：
S13，提供一硅片，作为硅基本体10，在该硅片上通过Bosch刻蚀工艺形成垂直的凹槽101；
S23，在硅基本体10的凹槽101中通过粘性材料贴装埋入芯片11，埋入芯片11的导电结构向外；埋入芯片11与凹槽101的侧壁之间形成间隙；
S33，先在硅基本体10的上表面上通过压干膜工艺形成上绝缘层12，且上绝缘层12填充埋入芯片11与凹槽101之间的间隙，并在上绝缘层12上形成开口，再在上绝缘层12上形成与埋入芯片11电连接的上金属线路层13，然后在上金属线路层13上形成一层上钝化层14，在上钝化层14上形成开口，在上钝化层14的开口处形成与上金属线路层13电连接的焊盘；
S43，在步骤S33形成的结构上通过键合材料连接载片19，载片19起到支撑作用；对硅基本体10进行研磨，减薄至特定厚度；将形成的结构倒置，使硅基本体10的下表面朝上，沿硅基本体10的下表面形成贯穿的通孔102，在该通孔102中形成向硅基本体10的下表面延伸的线路复合结构；该线路复合结构包括下绝缘层15、下金属线路层16和填充层17；具体的，先在通孔102的孔壁上形成一层下绝缘层15，且下绝缘层15向硅基本体10的下表面延伸覆盖，再在下绝缘层15上形成一层下金属线路层16，且下金属线路层16由通孔向硅基本体的下表面延伸；然后利用填充材料填充通孔剩余部分，形成填充层17；在下金属线路层16上形成具有开口的下钝化层18；去除载片19和键合材料，得到硅基封装单元；
S13至S43形成的结构如图1至图5所示；
S53，在下钝化层18的开口处形成与下金属线路层16电连接的电导通结构，一部分开口处的电导通结构为焊盘，一部分开口处的电导通结构为导电柱22，得到如图9所示的结构；
S63，取塑封芯片20，在塑封芯片20的导电结构上连接电导通结构(焊球)；将塑封芯片20通过其连接的电导通结构与硅基封装单元的上钝化层14上的焊盘连接；再在硅基封装单元的上方形成包封塑封芯片的塑封层21；将另外的塑封芯片20通过其连接的电导通结构与硅基封装单元的下钝化层18上的焊盘连接；再在硅基封装单元的上方形成塑封层21，此处的塑封层21包封塑封芯片20和导电柱22；在导电柱22的端部形成焊球，将电信号导出，最终形成如图10所示的硅基三维集成扇出型封装结构。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (6)

1.一种硅基三维集成扇出型封装结构，其特征在于，该封装结构是由多个硅基封装单元复合而成，或者是由硅基封装单元与芯片塑封单元复合而成；
所述硅基封装单元包括硅基本体，该硅基本体上设有凹槽，凹槽内设有埋入芯片；硅基本体的上表面上设有与所述埋入芯片电连接的上金属线路层；硅基本体上设有贯穿的通孔；该通孔中设有向硅基本体的下表面延伸的线路复合结构；该线路复合结构与所述上金属线路层电连接；
所述芯片塑封单元包括塑封芯片和塑封层；塑封层包封于所述塑封芯片上；塑封芯片与所述埋入芯片电连接；
多层硅基封装单元之间或硅基封装单元与芯片塑封单元之间通过电导通结构复合连接。
2.根据权利要求1所述的一种硅基三维集成扇出型封装结构，其特征在于，所述硅基本体的上表面上设有具有开口的上绝缘层，所述上金属线路层设置于该上绝缘层上，且通过上绝缘层的开口与所述埋入芯片电连接；上金属线路层上覆盖有上钝化层。
3.根据权利要求1所述的一种硅基三维集成扇出型封装结构，其特征在于，所述线路复合结构包括下绝缘层、下金属线路层和填充层；下绝缘层覆盖于硅基本体的通孔的孔壁上，并向硅基本体的下表面延伸；下金属线路层设置于下绝缘层上；填充层填充于硅基本体的通孔中。
4.根据权利要求3所述的一种硅基三维集成扇出型封装结构，其特征在于，所述硅基本体的下方还设有覆盖在所述下金属线路层上的下钝化层，该下钝化层上设有开口，下钝化层的开口处设有所述的电导通结构。
5.根据权利要求1所述的一种硅基三维集成扇出型封装结构，其特征在于，所述芯片塑封单元的数量为一个或两个；当芯片塑封单元为两个时，硅基封装单元的上侧和下侧分别连接一芯片塑封单元。
6.根据权利要求5所述的一种硅基三维集成扇出型封装结构，其特征在于，位于外侧的一个硅基封装单元或位于外侧的一个芯片塑封单元通过电导通结构将信号导出。
CN202222140512.0U 2022-08-15 2022-08-15 一种硅基三维集成扇出型封装结构 Active CN217955850U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202222140512.0U CN217955850U (zh) 2022-08-15 2022-08-15 一种硅基三维集成扇出型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202222140512.0U CN217955850U (zh) 2022-08-15 2022-08-15 一种硅基三维集成扇出型封装结构

Publications (1)

Publication Number Publication Date
CN217955850U true CN217955850U (zh) 2022-12-02

Family

ID=84231159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202222140512.0U Active CN217955850U (zh) 2022-08-15 2022-08-15 一种硅基三维集成扇出型封装结构

Country Status (1)

Country Link
CN (1) CN217955850U (zh)

Similar Documents

Publication Publication Date Title
US7807502B2 (en) Method for fabricating semiconductor packages with discrete components
JP3798620B2 (ja) 半導体装置の製造方法
US8536689B2 (en) Integrated circuit package system with multi-surface die attach pad
CN110690209B (zh) 半导体封装
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
US20040084760A1 (en) Multichip module and manufacturing method
US7981796B2 (en) Methods for forming packaged products
KR20020043188A (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
KR101863850B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
KR20080063097A (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
US20060012022A1 (en) Integrated circuit die with pedestal
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US11848318B2 (en) Package structure and manufacturing method thereof
US8080885B2 (en) Integrated circuit packaging system with multi level contact and method of manufacture thereof
CN113410215B (zh) 半导体封装结构及其制备方法
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
US20070063320A1 (en) Integrated circuit package system with adhesive restraint
US20220344175A1 (en) Flip chip package unit and associated packaging method
CN217955850U (zh) 一种硅基三维集成扇出型封装结构
CN115472583A (zh) 一种硅基三维集成扇出型封装结构及其制造方法
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
KR101123797B1 (ko) 적층 반도체 패키지
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant