JP3798620B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3798620B2
JP3798620B2 JP2000368910A JP2000368910A JP3798620B2 JP 3798620 B2 JP3798620 B2 JP 3798620B2 JP 2000368910 A JP2000368910 A JP 2000368910A JP 2000368910 A JP2000368910 A JP 2000368910A JP 3798620 B2 JP3798620 B2 JP 3798620B2
Authority
JP
Japan
Prior art keywords
semiconductor device
post
semiconductor
wiring
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000368910A
Other languages
English (en)
Other versions
JP2002170906A (ja
Inventor
文彦 谷口
晃 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000368910A priority Critical patent/JP3798620B2/ja
Priority to US09/843,912 priority patent/US6489676B2/en
Priority to TW090110479A priority patent/TW529155B/zh
Priority to KR1020010024525A priority patent/KR100692441B1/ko
Publication of JP2002170906A publication Critical patent/JP2002170906A/ja
Priority to US10/278,940 priority patent/US6812066B2/en
Application granted granted Critical
Publication of JP3798620B2 publication Critical patent/JP3798620B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に複数の半導体装置を積層して三次元構造として実装密度の向上を図るのに最適な半導体装置の製造方法に関する。
【０００２】
電子機器の小型化、軽量化、薄型化に伴い、電子機器に使用される半導体装置にも小型化、薄型化が要求されている。このような要求に対処すべく、半導体装置のパッケージは、４方向に端子がガルウィング状に延出した表面実装用のＱＦＰから、パッケージの底面に外部接続端子をエリアアレイ状に配置したＢＧＡ（ボールグリッドアレイ）型パッケージあるいはＣＳＰ（チップサイズパッケージ）へと移行してきている。
【０００３】
このような半導体パッケージにおいて、半導体チップを配線基板（インターポーザ）に実装し、インターポーザにより半導体チップの周囲に外部接続用端子を配置したいわゆるファンアウト型のパッケージが多く使用されている。
【０００４】
【従来の技術】
図１８は従来のファンアウト型の半導体装置の断面図である。図１８において、半導体装置１は大略すると基板２、半導体チップ４、半田ボール６、及び封止樹脂８等により構成されている。ここで、インターポーザは、基板２、電極パターン１０、ボンディングパッド１２により構成され、外部の電極と半導体チップとを電気的に導通させるために用いられる。
【０００５】
基板２は、例えばポリイミド樹脂、セラミック樹脂、ガラスエポキシ樹脂等により形成されており、その表面２ａには半導体チップ４が搭載されると共に、電極パターン１０が形成される。半導体チップ４は、フェイスアップの状態でＤＢ材（ボンディング材）５により基板２に固定されている。電極パターン１０は、基板２に銅膜を形成した後、エッチング等により所定のパターンに形成したものである。また、電極パターン１０は、図示しない配線パターンにより電気的に接続されている。
【０００６】
電極パターン１０は、一部をボンディングパッド１２と一体化されている。このボンディングパッド１２と半導体チップ４の電極とは、ワイヤ１４により接続されている。これにより、半導体チップ４と電極パターン１０、ボンディングパッド１２はワイヤ１４及び配線パターンを介して電気的に接続された構成となっている。また、基板２の半導体チップ４が接続された面２ａは、半導体チップ４、ワイヤ１４、ボンディングパッド５等を保護するためにエポキシ系樹脂等よりなる封止樹脂８により封止されている。
【０００７】
更に、また、基板２の電極パターン１０と対向する位置には、基板２を貫通する孔部１６が形成されている。この孔部１６は、基板２に対してレーザ加工、ドリル加工、もしくは金型加工等を実施することにより形成されていた。
【０００８】
一方、基板２の裏面２ｂには、半田ボール６が配設されている。この半田ボール６は、前記した孔部１６の形成位置に配設されており、この孔部１６を介して電極パターン１０に接合された構成とされている。即ち、半田ボール６は電極パターンに接合することにより、基板２に固定された構成とされている。
【０００９】
上記のように、半導体装置１にインターポーザを用いたパッケージ構造が主流となってきているが、更に半導体装置の高密度化が進み、半導体チップを含めたパッケージの実装面積が縮小されつつある。よって、半導体装置のパッケージサイズが縮小され、パッケージ構造の二次元的な縮小はほぼ限界に達しているものと考えられる。従って、半導体装置の小型化を実現するためには、三次元的（スタック）に実装することが必要とされる。三次元的な実装方法において、樹脂パッケージの上面に接続用の電極を設けた半導体装置等が提供されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記のように樹脂パッケージの上面に接続用の電極を設けるためには、樹脂パッケージを回避して配線しなければならず、樹脂パッケージの上面に接続用の電極を引き出すのは困難である。例えば、樹脂パッケージを形成後に、インターポーザに設けられた外部端子と接続した配線を、樹脂パッケージを回避するように半導体装置の外周表面を迂回して上面に配設すると、配線が露出すると共に、配線が切れ易くなり、半導体装置の信頼性に欠ける。また、このような電極の配設では、配線が長くなることによりインピーダンスが大きくなり、半導体装置の高速化を妨げてしまう。
【００１１】
本発明は上述の課題に鑑みてなされたものであり、半導体装置のパッケージを簡単な構造で形成し、積層して一体化することにより三次元構造の実装密度の向上を図ることのできる半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上述の目的を達成するために、請求項１記載の発明に係る半導体装置の製造方法は、
電極パターンを有する基板に半導体素子を配設する素子配設工程と、
前記半導体素子と前記電極パターンとを電気的に接続する接続工程と、
前記電極パターン上に配線孔を有するマスクを形成し、前記配線孔に導電材を導入して配線を形成する配線形成工程と、
前記マスクを除去した後、前記基板の前記半導体素子と前記配線の形成された面に前記配線の一部が外部に露出するように樹脂形成を行う樹脂形成工程を実施することを特徴とする。
【００２２】
上記の各手段は、次のように作用する。
【００３１】
請求項１記載の発明によれば、電極パターン上に配線孔を有するマスクを形成し、この配線孔に導電材を導入して配線を形成した後に基板の半導体素子と配線の形成された面に樹脂で封止することにより、複数の同型の半導体装置における積層が可能となる。
【００３３】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００３４】
図１は本発明の第１実施例による半導体装置の断面図である。図１に示した半導体装置２０は、ワイヤボンディング接続されたファンアウト型の半導体装置である。以下に示す図１〜１７において、図１８に示した構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００３５】
図１において、半導体装置２０は大略すると基板２、半導体チップ４、半田ボール６、及び封止樹脂８、ポスト１８等により構成されている。
【００３６】
ポスト１８は、封止樹脂８内に配設され、一端を電極パターン１０に接続され、他端を封止樹脂８の外周表面８ａから露出するように配設されている。ポスト１８の一端は、電極パターン１０に接続されることにより、半田ボール６と電気的に接続される。ポスト１８の他端は、封止樹脂８の外周表面８ａから露出するように配設されることにより、他の同型の半導体装置の外部端子と接続することが可能となる。即ち、ポスト１８により効率的に半導体装置を積層して一体化することができ、三次元構造の実装密度の向上を図ることができる。また、配線を樹脂内に設けることにより、最短の配線を配設することができ、簡単なパッケージ構造の半導体装置を提供することができる。
【００３７】
一方、ポスト１８は、マスク等で形成されたポスト孔部２２に、例えば高速Ｃｕメッキ法を用いて形成される。ポスト１８が形成された後、封止樹脂８が形成される。上記半導体装置の製造工程について以下に詳述する。
【００３８】
図２、図３は、本発明の第１実施例による半導体装置の第１製造工程を説明するための図である。図２に示す半導体装置の基板２において、ポスト孔部２２を電極パターン１０に接し、封止樹脂８を形成した時と同じ厚さとなるようにマスク２３により形成する。ポスト孔部２２には、図３に示すように、高速Ｃｕメッキ法等によりポスト１８が形成される。ポスト１８が形成された後、半導体装置に金型２４、２５を配設し、封止樹脂８を金型２４の上部から充填することにより、図１に示すような半導体装置２０が製造される。
【００３９】
図４、図５は、本発明の第１実施例による半導体装置の第２製造工程を説明するための図である。図４に示す半導体装置において、基板２の半導体チップ４が設けられた面に金型２６及び金型２７を配設し、封止樹脂８を金型２６の上部から充填する。金型２６に設けられたポスト形成部２９により、図５に示すように封止樹脂８にポスト孔部２２が形成される。ポスト孔部２２には、高速Ｃｕメッキ法等によりポスト１８が形成され、図１に示すような半導体装置２０を製造することができる。
【００４０】
尚、ポスト１８の形成は、高速Ｃｕメッキ法に限らず、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法等でも可能である。また、ポスト１８は、封止樹脂８でポスト孔部２２を形成した後、ポスト孔部２２に半田ボール及び半田ペーストを埋めることにより形成することも可能である。
【００４１】
図６は、本発明の第２実施例による半導体装置の断面図である。図６に示す半導体装置２０ａは、上記図２、３及び図４、５で示した製造工程により形成され、形成されたポスト１８の封止樹脂８の外周表面に露出する一端に、外部端子として半田ボール６ａを配設する。このように、ポスト１８に半田ボール６ａを設けることにより、半導体装置の実装の信頼性を向上させることができる。
【００４２】
図７は、本発明の第３実施例による半導体装置の断面図である。図７に示す半導体装置２０ｂは、ポスト１８ａ、１８ｂが配設されている。ポスト１８ａは、図２、３に示す第１製造工程で形成され、封止樹脂８の表面８ａより低い高さに形成される。ポスト１８ａが形成された後、図４に示すポスト形成部を有する金型を配設し、封止樹脂８を充填すると、図７のポスト孔部３０が形成される。このポスト孔部３０へ高速Ｃｕメッキ等を行うことにより、ポスト１８ｂを形成することができる。ポスト１８ａ、１８ｂは、ポスト１８ａ、１８ｂの断面積がそれぞれ異なるように形成される。これにより、両方のポストのインピーダンスが小さくなるように形成することができるため、半導体装置の高速化を図ることができる。また、図７に示すようにポスト１８ｂがポスト１８ａの断面積より小さく、ポスト１８ａの形成された後にポスト１８ｂが半田ペースト埋め等で形成される場合、ポスト１８ｂの形成時間を大幅に短縮できる。また、ポスト１８ａと電極パッド１０に接続する断面積を大きくできるため、半導体装置の信頼性を向上させることができる。
【００４３】
図８は、本発明の第３実施例の変形例による半導体装置の断面図である。図８に示す半導体装置２０ｃは、図７に示す半導体装置２０ｂのポスト１８ｂに、半田ボール６ｂを配設したものである。このように、ポスト１８ｂの封止樹脂８の外周表面に露出する一端に、外部端子として半田ボール６ｂを設けることにより、半導体装置の実装の信頼性を向上させることができる。また、ポスト１８ａをあらかじめＣｕメッキ等で形成し、高さを確保しておくことにより、半田ペーストの穴埋めを実施することなくボール搭載工程が半田ボール搭載のみで可能となる。
【００４４】
図９は、本発明の第４実施例による半導体装置の断面図である。図９に示す半導体装置２０ｄは、ポスト１８ｃの一端を半導体チップ４の表面の所定位置と接続させ、他端を封止樹脂８の外周表面に露出するように配設する。ポスト１８ｃは、高速Ｃｕメッキ法等により形成する。このように、半導体チップ４の表面にポスト１８ｃを配設することにより、ポスト１８ｃの配設位置の自由度を向上させることができる。尚、ポスト１８ｃと半導体チップ４との接続は、図示しない半導体チップ４に形成された配線により行われる。
【００４５】
図１０は、本発明の第４実施例の変形例による半導体装置の断面図である。図１０に示す半導体装置２０ｅは、図９に示す半導体装置２０ｄのポスト１８ｃ上に半田ボール６ｃを配設したものである。このように、ポスト１８ｃに半田ボール６ｃを設けることにより、半導体装置の実装の信頼性を向上させることができる。なお、図９、図１０に示すようなポストの配設方法はファンアウト構造及びファンイン構造のいずれに対しても対応が可能である。
【００４６】
図１１は、本発明の第５実施例による半導体装置ユニットの断面図である。図１１に示す半導体装置ユニット２０ｆでは、図１に示す複数の半導体装置２０を積層し、ユニット化した構造としている。半導体装置２０の半田ボール６とポスト１８の接続面３２との接続により、複数の半導体装置２０を重ねて実装することができる。例えば、ＤＲＡＭ、フラッシュメモリ等のメモリＩＣの半導体素子を小さな実装面積で大容量化する場合に有効な方法である。
【００４７】
図１２は、本発明の第６実施例による半導体装置ユニットの断面図である。図１２に示す半導体装置ユニット２０ｇでは、接合部３５により積層型のパッケージとシールド材３４とを接続している。このシールド材３４は半導体装置のバンプ１８ｃと接続されている。また、バンプ１８ｃと電気的に接続される半田ボール６ｄは接地されているため、シールド材３４は外部からのノイズ及び内部から発生するノイズをシールドする。従って、半導体装置ユニット２０ｇに影響するノイズを減らすことができ、信頼性を向上させることができる。また、積層型パッケージの半導体装置ではなく、単一パッケージの半導体装置にシールド材を設けることも可能である。
【００４８】
図１３は、本発明の第７実施例による半導体装置の断面図である。図１３に示す半導体装置２０ｈでは、接合部３８によりポスト１８とアンテナ３６とを接続している。図１４に示すようにアンテナ３６では、２つの接合部３８が配線で接続されている。このように、半導体装置２０ｈのポスト１８にアンテナ３６を接続することにより、ＩＣカードや道路交通システム（ＩＴＳ：Intelligent Transport System）等における無線信号の送受信を行うことができる。
【００４９】
図１５は、本発明の第８実施例による半導体装置の断面図である。図１５の半導体装置２０ｉは、図１に示す半導体装置２０にチップ部品４０を配設している。チップ部品４０は、半導体装置２０ｉの封止樹脂８から露出するポスト１８に接続される。このように、チップ部品をポスト１８に接続することにより、半導体装置の機能性、汎用性を向上させることができる。
【００５０】
図１６は、本発明の第９実施例による半導体装置の断面図である。図１６に示す半導体装置２０ｊは、半田ボール６と電気的に接続されるポスト１８と半導体チップ４上にポスト１８ｃが形成されている。また、この半導体装置では、接合部４４によりポスト１８、１８ｃとヒートシンク４２とを接続している。このように、ヒートシンク４２を設けることで、半導体装置２０ｊで発生した熱を放出することができ、半導体装置の温度上昇を押えることができる。
【００５１】
図１７は、本発明の第１０実施例による半導体装置の断面図である。図１７に示す半導体装置２０ｋは、半導体チップ４上に半田ボール６ｅが形成され、半田ボール６ｅを挟んで半導体チップ４ａが配設されている。半導体チップ４ａの背面を封止樹脂８から露出するように配設し、この半導体チップ４ａの背面とヒートシンク４２を接続させる。これにより、半導体装置で発生した熱を効率的に放出することができる。尚、半導体チップ４ａは必ずしも電気的に機能させる必要はなく、半導体装置の熱抵抗を低減させるためのダミー素子を搭載してもよい。
【００５２】
（付記１） 半導体素子と、
外部と接続する外部端子と、
前記半導体素子を第１の面に搭載し、前記第１の面と反対側の面に外部端子を設け、前記半導体素子と前記外部端子とを電気的に接続するインターポーザと、
該インターポーザの第１の面を封止する樹脂とを有する半導体装置であって、
前記外部端子と電気的に接続する第１の接続部と、前記樹脂の外周表面に露出する第２の接続部とを有し、前記樹脂に内設されている配線を有することを特徴とする半導体装置。
【００５３】
（付記２） 半導体素子と、
外部と接続する外部端子と、
前記半導体素子を第１の面に搭載し、前記第１の面と反対側の面に外部端子を設け、前記半導体素子と前記外部端子とを電気的に接続するインターポーザと、
該インターポーザの第１の面を封止する樹脂とを有する半導体装置であって、
前記半導体素子と電気的に接続する第１の接続部と、前記樹脂の外周表面に露出する第２の接続部とを有し、前記樹脂に内設されると共に前記半導体素子の表面上に配設された配線を有することを特徴とする半導体装置。
【００５４】
（付記３） 付記１又は２記載の半導体装置であって、
前記第１の接続部と第２の接続部との断面積が異なることを特徴とする半導体装置。
【００５５】
（付記４） 付記１乃至３いずれか一項記載の半導体装置であって、
前記第２の接続部にバンプを形成することを特徴とする半導体装置。
【００５６】
（付記５） 付記１乃至４いずれか一項記載の半導体装置であって、
複数の前記半導体装置のそれぞれを積層固定することを特徴とする半導体装置。
【００５７】
（付記６）付記１乃至５いずれか一項記載の半導体装置であって、
前記第２の接続部にシールド材を載置することを特徴とする半導体装置。
【００５８】
（付記７） 付記１乃至５いずれか一項記載の半導体装置であって、
前記第２の接続部にアンテナを載置することを特徴とする半導体装置。
【００５９】
（付記８） 付記１乃至５いずれか一項記載の半導体装置であって、
前記第２の接続部に電子部品を載置することを特徴とする半導体装置。
【００６０】
（付記９） 付記１乃至５いずれか一項記載の半導体装置であって、
前記第２の接続部にヒートシンクを載置することを特徴とする半導体装置。
【００６１】
（付記１０） 付記１乃至３いずれか一項記載の半導体装置であって、
前記半導体素子に他の半導体素子の第１の面を接続させ、前記他の半導体素子の第２の面及び第２の接続部にヒートシンクを載置することを特徴とする半導体装置。
【００６２】
（付記１１） 電極パターンを有する基板に半導体素子を配設する素子配設工程と、
前記半導体素子と前記電極パターンとを電気的に接続する接続工程と、
前記電極パターン上に配線孔を有するマスクを形成し、前記配線孔に導電材を導入して配線を形成する配線形成工程と、
前記マスクを除去した後、前記基板の前記半導体素子と前記配線の形成された面に前記配線の一部が外部に露出するように樹脂形成を行う樹脂形成工程を実施することを特徴とする半導体装置の製造方法。
【００６３】
（付記１２） 電極パターンを有する基板に半導体素子を配設する素子配設工程と、
前記半導体素子と前記電極パターンとを電気的に接続する接続工程と、
前記電極パターン上に配線がを形成されるよう前記基板の前記半導体素子の配設面に樹脂を形成する樹脂形成工程と、
前記配線孔に導電材を導入することにより、前記樹脂内に配線を形成する配線形成工程を実施することを特徴とする半導体装置の製造方法。
【００６４】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、電極パターン上に配線孔を有するマスクを形成し、この配線孔に導電材を導入して配線を形成した後に基板の半導体素子と配線の形成された面に樹脂で封止することにより、複数の同型の半導体装置における積層が可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の断面図である。
【図２】本発明の第１実施例による半導体装置の第１製造工程を説明するための図である。
【図３】本発明の第１実施例による半導体装置の第１製造工程を説明するための図である。
【図４】本発明の第１実施例による半導体装置の第２製造工程を説明するための図である。
【図５】本発明の第１実施例による半導体装置の第２製造工程を説明するための図である。
【図６】本発明の第２実施例による半導体装置の断面図である。
【図７】本発明の第３実施例による半導体装置の断面図である。
【図８】本発明の第３実施例の変形例による半導体装置の断面図である。
【図９】本発明の第４実施例による半導体装置の断面図である。
【図１０】本発明の第４実施例の変形例による半導体装置の断面図である。
【図１１】本発明の第５実施例による半導体装置ユニットの断面図である。
【図１２】本発明の第６実施例による半導体装置ユニットの断面図である。
【図１３】本発明の第７実施例による半導体装置の断面図である。
【図１４】本発明の第７実施例による半導体装置に配設されたアンテナの断面図である。
【図１５】本発明の第８実施例による半導体装置の断面図である。
【図１６】本発明の第９実施例による半導体装置の断面図である。
【図１７】本発明の第１０実施例による半導体装置の断面図である。
【図１８】従来のファンアウト型の半導体装置の断面図である。
【符号の説明】
１、２０、２０ａ〜２０ｅ、２０ｈ〜２０ｋ 半導体装置
２ 基板
４、４ａ 半導体チップ
５ ＤＢ材
６、６ａ〜６ｅ 半田ボール
８ 封止樹脂
１０ 電極パターン
１２ ボンディングパッド
１４ ワイヤ
１６ 孔部
１８、１８ａ〜１８ｃ ポスト
２０ｆ、２０ｇ 半導体装置ユニット
２２、３０ ポスト孔部
２３ マスク
２４、２５、２６、２７ 金型
２９ ポスト形成部
３２ 接続面
３４ シールド材
３５、３８、４４ 接続部
３６ アンテナ
４０ チップ部品
４２ ヒートシンク

Claims (1)

  1. 電極パターンを有する基板に半導体素子を配設する素子配設工程と、
    前記半導体素子と前記電極パターンとを電気的に接続する接続工程と、
    前記電極パターン上に配線孔を有するマスクを形成し、前記配線孔に導電材を導入して配線を形成する配線形成工程と、
    前記マスクを除去した後、前記基板の前記半導体素子と前記配線の形成された面に前記配線の一部が外部に露出するように樹脂形成を行う樹脂形成工程を実施することを特徴とする半導体装置の製造方法。
JP2000368910A 2000-12-04 2000-12-04 半導体装置の製造方法 Expired - Lifetime JP3798620B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000368910A JP3798620B2 (ja) 2000-12-04 2000-12-04 半導体装置の製造方法
US09/843,912 US6489676B2 (en) 2000-12-04 2001-04-30 Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
TW090110479A TW529155B (en) 2000-12-04 2001-05-02 Semiconductor device, semiconductor device package and a method of manufacturing a semiconductor device
KR1020010024525A KR100692441B1 (ko) 2000-12-04 2001-05-07 반도체 장치 및 반도체 장치의 제조 방법
US10/278,940 US6812066B2 (en) 2000-12-04 2002-10-24 Semiconductor device having an interconnecting post formed on an interposer within a sealing resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000368910A JP3798620B2 (ja) 2000-12-04 2000-12-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002170906A JP2002170906A (ja) 2002-06-14
JP3798620B2 true JP3798620B2 (ja) 2006-07-19

Family

ID=18839039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368910A Expired - Lifetime JP3798620B2 (ja) 2000-12-04 2000-12-04 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US6489676B2 (ja)
JP (1) JP3798620B2 (ja)
KR (1) KR100692441B1 (ja)
TW (1) TW529155B (ja)

Families Citing this family (285)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
DE10231385B4 (de) * 2001-07-10 2007-02-22 Samsung Electronics Co., Ltd., Suwon Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
JP4014912B2 (ja) * 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
JP4363823B2 (ja) 2002-07-04 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の実装システム
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US20040061213A1 (en) 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
AU2003272405A1 (en) * 2002-09-17 2004-04-08 Chippac, Inc. Semiconductor multi-package module having wire bond interconnection between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7057269B2 (en) 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
KR100608327B1 (ko) 2002-12-26 2006-08-04 매그나칩 반도체 유한회사 비지에이 패키지의 적층 방법
KR100498470B1 (ko) * 2002-12-26 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
US7229201B2 (en) * 2003-03-26 2007-06-12 Optim Inc. Compact, high-efficiency, high-power solid state light source using a single solid state light-emitting device
KR100541393B1 (ko) 2003-04-26 2006-01-10 삼성전자주식회사 멀티칩 ｂｇａ 패키지
US7371607B2 (en) 2003-05-02 2008-05-13 Seiko Epson Corporation Method of manufacturing semiconductor device and method of manufacturing electronic device
JP3786103B2 (ja) * 2003-05-02 2006-06-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP3912318B2 (ja) 2003-05-02 2007-05-09 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
JP4503349B2 (ja) * 2003-05-14 2010-07-14 パナソニック株式会社 電子部品実装体及びその製造方法
JP3685185B2 (ja) * 2003-06-27 2005-08-17 セイコーエプソン株式会社 半導体装置の製造方法
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
KR100493063B1 (ko) 2003-07-18 2005-06-02 삼성전자주식회사 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7144640B2 (en) * 2003-08-01 2006-12-05 Agency For Science, Technology And Research Tilted media for hard disk drives and magnetic data storage devices
KR100574947B1 (ko) * 2003-08-20 2006-05-02 삼성전자주식회사 Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
DE10348620A1 (de) * 2003-10-15 2005-06-02 Infineon Technologies Ag Halbleitermodul mit Gehäusedurchkontakten
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
KR101038490B1 (ko) * 2004-02-23 2011-06-01 삼성테크윈 주식회사 Ｒｆｉｄ용 안테나 내장형 반도체 패키지
DE102004009056B4 (de) * 2004-02-23 2010-04-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
JP2005317861A (ja) 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
DE102004023307B3 (de) * 2004-05-11 2005-10-20 Infineon Technologies Ag Leistungs-Halbleiterbauteil
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7187068B2 (en) * 2004-08-11 2007-03-06 Intel Corporation Methods and apparatuses for providing stacked-die devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7109867B2 (en) * 2004-09-09 2006-09-19 Avery Dennison Corporation RFID tags with EAS deactivation ability
KR100688501B1 (ko) * 2004-09-10 2007-03-02 삼성전자주식회사 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
WO2006052616A1 (en) 2004-11-03 2006-05-18 Tessera, Inc. Stacked packaging improvements
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
US7262493B2 (en) * 2005-01-06 2007-08-28 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for mounting electrical devices
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2008535273A (ja) 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US7429787B2 (en) 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7582960B2 (en) 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
JP2006324568A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 多層モジュールとその製造方法
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
KR100656587B1 (ko) 2005-08-08 2006-12-13 삼성전자주식회사 금속 포스트를 매개로 연결된 적층 기판을 이용한 적층패키지
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
CN101507379A (zh) * 2005-09-06 2009-08-12 超刀片公司 三维多层模块化计算机体系结构
JP4986435B2 (ja) * 2005-10-12 2012-07-25 株式会社ソニー・コンピュータエンタテインメント 半導体装置、半導体装置の作成方法
FR2893764B1 (fr) * 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
US7344917B2 (en) * 2005-11-30 2008-03-18 Freescale Semiconductor, Inc. Method for packaging a semiconductor device
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7737539B2 (en) * 2006-01-12 2010-06-15 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US8409921B2 (en) * 2006-01-12 2013-04-02 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
JP4972968B2 (ja) * 2006-03-16 2012-07-11 富士通株式会社 半導体装置及びその製造方法
JP2007287762A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路素子とその製造方法および半導体装置
US7564137B2 (en) * 2006-04-27 2009-07-21 Atmel Corporation Stackable integrated circuit structures and systems devices and methods related thereto
US20070262435A1 (en) * 2006-04-27 2007-11-15 Atmel Corporation Three-dimensional packaging scheme for package types utilizing a sacrificial metal base
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
TWI376777B (en) * 2006-06-29 2012-11-11 Sandisk Corp Stacked, interconnected semiconductor packages and method of stacking and interconnecting semiconductor packages
US7615409B2 (en) * 2006-06-29 2009-11-10 Sandisk Corporation Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
US7550834B2 (en) * 2006-06-29 2009-06-23 Sandisk Corporation Stacked, interconnected semiconductor packages
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR100809702B1 (ko) * 2006-09-21 2008-03-06 삼성전자주식회사 반도체 패키지
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20080128890A1 (en) * 2006-11-30 2008-06-05 Advanced Semiconductor Engineering, Inc. Chip package and fabricating process thereof
JP4423285B2 (ja) * 2006-12-19 2010-03-03 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP4965989B2 (ja) * 2006-12-19 2012-07-04 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
TWI335070B (en) 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US8304923B2 (en) * 2007-03-29 2012-11-06 ADL Engineering Inc. Chip packaging structure
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
KR100874924B1 (ko) * 2007-05-15 2008-12-19 삼성전자주식회사 칩 삽입형 매개 기판 및 이를 이용한 반도체 패키지
US7884457B2 (en) * 2007-06-26 2011-02-08 Stats Chippac Ltd. Integrated circuit package system with dual side connection
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
JP2007306039A (ja) * 2007-08-27 2007-11-22 Toshiba Corp 半導体装置およびその製造方法
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5358077B2 (ja) * 2007-09-28 2013-12-04 スパンション エルエルシー 半導体装置及びその製造方法
US8481366B2 (en) * 2007-09-28 2013-07-09 Spansion Llc Semiconductor device and manufacturing method therefor
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20090166889A1 (en) * 2007-12-31 2009-07-02 Rajen Murugan Packaged integrated circuits having surface mount devices and methods to form packaged integrated circuits
US8299590B2 (en) * 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
JP5248918B2 (ja) * 2008-05-28 2013-07-31 新光電気工業株式会社 電子部品装置及びその製造方法
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US7871861B2 (en) * 2008-06-25 2011-01-18 Stats Chippac Ltd. Stacked integrated circuit package system with intra-stack encapsulation
TWI473553B (zh) 2008-07-03 2015-02-11 日月光半導體製造股份有限公司 晶片封裝結構
JP2010027848A (ja) * 2008-07-18 2010-02-04 Nec Electronics Corp 半導体パッケージ
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
JP5012779B2 (ja) * 2008-12-08 2012-08-29 日本電気株式会社 半導体装置
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
TWI499024B (zh) 2009-01-07 2015-09-01 日月光半導體製造股份有限公司 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
US7863100B2 (en) * 2009-03-20 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with layered packaging and method of manufacture thereof
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
KR100913171B1 (ko) * 2009-04-27 2009-08-20 주식회사 이너트론 스택 패키지의 제조방법
US8623753B1 (en) * 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US7927917B2 (en) * 2009-06-19 2011-04-19 Stats Chippac Ltd. Integrated circuit packaging system with inward and outward interconnects and method of manufacture thereof
US8241955B2 (en) 2009-06-19 2012-08-14 Stats Chippac Ltd. Integrated circuit packaging system with mountable inward and outward interconnects and method of manufacture thereof
US8310835B2 (en) * 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
JP5250502B2 (ja) * 2009-08-04 2013-07-31 新光電気工業株式会社 半導体装置及びその製造方法
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) * 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8390108B2 (en) * 2009-12-16 2013-03-05 Stats Chippac Ltd. Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
TWI408785B (zh) 2009-12-31 2013-09-11 日月光半導體製造股份有限公司 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
TWI419283B (zh) 2010-02-10 2013-12-11 日月光半導體製造股份有限公司 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
JP5343164B2 (ja) * 2010-03-31 2013-11-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US20110291264A1 (en) 2010-06-01 2011-12-01 Daesik Choi Integrated circuit packaging system with posts and method of manufacture thereof
US8541872B2 (en) * 2010-06-02 2013-09-24 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) * 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US20120080787A1 (en) * 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
TWI508245B (zh) * 2010-10-06 2015-11-11 矽品精密工業股份有限公司 嵌埋晶片之封裝件及其製法
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
TWI451546B (zh) 2010-10-29 2014-09-01 日月光半導體製造股份有限公司 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US9202715B2 (en) 2010-11-16 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with connection structure and method of manufacture thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI445155B (zh) 2011-01-06 2014-07-11 日月光半導體製造股份有限公司 堆疊式封裝結構及其製造方法
KR101828386B1 (ko) * 2011-02-15 2018-02-13 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11830845B2 (en) 2011-05-03 2023-11-28 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US8927391B2 (en) * 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US8674516B2 (en) 2011-06-22 2014-03-18 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
KR101761818B1 (ko) * 2011-08-23 2017-08-04 삼성전자주식회사 전기음향 변환기 및 그 제조 방법
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8586408B2 (en) * 2011-11-08 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact and method of formation
US8610286B2 (en) * 2011-12-08 2013-12-17 Stats Chippac, Ltd. Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9087830B2 (en) * 2012-03-22 2015-07-21 Nvidia Corporation System, method, and computer program product for affixing a post to a substrate pad
JP5825171B2 (ja) * 2012-03-28 2015-12-02 株式会社デンソー 電子装置およびその製造方法
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP2012256935A (ja) * 2012-08-31 2012-12-27 Rohm Co Ltd 樹脂封止型半導体装置
US8866285B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
KR101419597B1 (ko) * 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9368438B2 (en) 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
JP6299066B2 (ja) * 2013-02-06 2018-03-28 株式会社ソシオネクスト 半導体装置および半導体装置の製造方法
JP2014170811A (ja) * 2013-03-01 2014-09-18 Sony Corp ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2015029055A (ja) * 2013-06-28 2015-02-12 株式会社デンソー 電子装置
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9299650B1 (en) 2013-09-25 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
WO2015047350A1 (en) 2013-09-27 2015-04-02 Intel Corporation Dual-sided die packages
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10971476B2 (en) 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6580889B2 (ja) * 2015-07-09 2019-09-25 ローム株式会社 半導体装置
US10327268B2 (en) * 2015-09-25 2019-06-18 Intel Corporation Microelectronic package with wireless interconnect
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
TWM521008U (zh) * 2016-01-27 2016-05-01 Lite On Technology Corp 車燈裝置及其發光模組
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10290590B2 (en) * 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked semiconductor device and method of manufacturing the same
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11100053B2 (en) 2018-11-06 2021-08-24 Dropbox, Inc. Technologies for integrating cloud content items across platforms
JP7286016B2 (ja) 2020-06-05 2023-06-02 三菱電機株式会社 パワー半導体装置及びその製造方法並びに電力変換装置
US20240021522A1 (en) * 2020-12-23 2024-01-18 Intel Corporation Wireless chip-to-chip high-speed data transport

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133451A (ja) * 1990-09-26 1992-05-07 Nec Corp 半導体集積回路パッケージ
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
JP3294998B2 (ja) * 1996-07-24 2002-06-24 シャープ株式会社 半導体装置
US6329915B1 (en) * 1997-12-31 2001-12-11 Intermec Ip Corp RF Tag having high dielectric constant material
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6331450B1 (en) * 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US6348728B1 (en) * 2000-01-28 2002-02-19 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method

Also Published As

Publication number Publication date
US6489676B2 (en) 2002-12-03
KR20020043435A (ko) 2002-06-10
KR100692441B1 (ko) 2007-03-09
JP2002170906A (ja) 2002-06-14
US20020066952A1 (en) 2002-06-06
US20030042564A1 (en) 2003-03-06
TW529155B (en) 2003-04-21
US6812066B2 (en) 2004-11-02

Similar Documents

Publication Publication Date Title
JP3798620B2 (ja) 半導体装置の製造方法
CN106711094B (zh) 半导体封装件及其制造方法
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6534859B1 (en) Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
JP5280014B2 (ja) 半導体装置及びその製造方法
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US6201302B1 (en) Semiconductor package having multi-dies
US6630373B2 (en) Ground plane for exposed package
KR100260997B1 (ko) 반도체패키지
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7842597B2 (en) Chip package, chip packaging, chip carrier and process thereof
US20020096785A1 (en) Semiconductor device having stacked multi chip module structure
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
US20110291295A1 (en) Semiconductor device
TW202420514A (zh) 電子封裝件及其製法
US6339253B1 (en) Semiconductor package
TWI587465B (zh) 電子封裝件及其製法
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR100762871B1 (ko) 칩크기 패키지 제조방법
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
KR100542672B1 (ko) 반도체패키지
US20020135059A1 (en) Chip packaging structure
KR19980046822A (ko) 반도체 패키지
KR20040091985A (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3798620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term