DE10343255B4 - Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte - Google Patents

Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte Download PDF

Info

Publication number
DE10343255B4
DE10343255B4 DE10343255A DE10343255A DE10343255B4 DE 10343255 B4 DE10343255 B4 DE 10343255B4 DE 10343255 A DE10343255 A DE 10343255A DE 10343255 A DE10343255 A DE 10343255A DE 10343255 B4 DE10343255 B4 DE 10343255B4
Authority
DE
Germany
Prior art keywords
interposer substrate
microvias
circuit board
printed circuit
electrical connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10343255A
Other languages
English (en)
Other versions
DE10343255A1 (de
Inventor
André Dr. Hanke
Stephan Dipl.-Ing. Dobritz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10343255A priority Critical patent/DE10343255B4/de
Priority to US10/944,684 priority patent/US7220666B2/en
Publication of DE10343255A1 publication Critical patent/DE10343255A1/de
Application granted granted Critical
Publication of DE10343255B4 publication Critical patent/DE10343255B4/de
Priority to US11/657,164 priority patent/US20070123066A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem GBA-Gehäuse und einer Leiterplatte, durch
– Einbringen von Microvias (3) in ein mit einer Umverdrahtung (1) versehenes Interposersubstrat (2) in der Rasterform von Ball-Grid-Array-Kontaktanschlüssen,
– Verfüllen der Microvias (3) mit einem elektrisch leitenden Material, Verbindungselemente (5) bildend, derart, dass zumindest die Wandungen der Microvias (3) beschichtet werden, sowie gleichzeitige Herstellung elektrischer Verbindungen zur Umverdrahtung (1) des Interposersubstrates (2),
– Montage des Chips (6) auf dem Interposersubstrat (2) und Verbinden desselben mit der Umverdrahtung (1) auf dem Interposersubstrat (2) über Drahtbrücken, die durch einem im Interposersubstrat (2) ausgebildeten Bondkanal führen,
– Fertigstellen des BGA-Bauelementes durch Verschluss des Bondkanales mit einer Vergussmasse (9) und Molden einer Moldkappe (10), danach
– flächiges Entfernen eines Teiles des Materiales des Interposersubstrates (2) durch Ätzen, so dass die Verbindungsele mente (5) aus der Oberfläche des Interposersubstrates (2) hervorstehen und
– Verbinden...

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse, sowie vergleichbaren Gehäusen und einer Leiterplatte, wobei das Halbleiterchip auf einem Interposersubstrat durch Chipbonden montiert wird, das über Drahtbrücken mit einer Umverdrahtung des Interposersubstrates elektrisch verbunden wird und wobei die Umverdrahtung des Interposersubstrates über Verbindungselemente zur elektrischen Kontaktierung mit Leiterplatten elektrisch verbunden wird.
  • Entsprechend dem üblichen Stand der Technik für FPBGA-Gehäuse (FPBGA: Fine Pitch Ball Grid Array), caBGA-Gehäuse (caBGA: Chip Array Ball Grid Array) oder TFBGA-Gehäuse (TFBGA:Thin Fine Pitch Ball Grid Array Package) sind diese mit einem Interposersubstrat, beispielsweise aus einem Bismaleimid Triazinharz, versehen. Die BGA-Gehäuse sind dadurch gekennzeichnet, dass auf deren Unterseite Bauteileanschlüsse flächig in Form von Lotkugeln (Balls) aufgebracht sind.
  • Das Aufbringen der Lotkugeln erfolgt mittels eines sogenannten Ball-Placementes. Bei diesem Verfahren werden die Lotkugeln in ein Flussmittel in den vorgesehenen Kontaktstellen in Form eines Ball-Grid-Arrays eingebracht, das sich auf dem Interposer befindet. Dieses Ball-Placement ist in seiner konventionellen Form sehr aufwändig und prozesstechnisch sehr anspruchsvoll.
  • Das konventionelle Ball-Placement für FPBGA-Package-Konstruktionen ist dadurch gekennzeichnet, dass auf das Interposersubstrat zunächst ein wasserlösliches, Kollophonium haltiges Flussmittel aufgebracht wird. Die Aufgabe dieses Flussmittels ist es, die Oxydschichten auf den Leitbahnen auf dem Interposersubstrat und auf den Lotkugeln aufzuspalten und die Oberflächen benetzungsfähig zu machen. Durch Adhäsionskräfte werden anschließend die in das Flussmittel gesetzten Lotkugeln am Ort des Einbringens gehalten.
  • In dem sich anschließenden Reflowlötprozess in einem Lötofen erfolgt dann das Anschmelzen der Lotkugeln an das Interposersubstrat in einem Mehrzonenzyklus bei Temperaturen von 110 °C bis 225 °C. Die Löttemperatur ist dabei von den verwendeten Lotmaterialien abhängig.
  • Um die Flussmittelreste nach dem Anschmelzvorgang wieder zu entfernen, wird anschließend eine Reinigung des Interposers, vorzugsweise durch Sprühwaschen, durchgeführt.
  • Die auf diese Weise am Interposer montierten Lotkugeln müssen dann nach der Montage der BGA-Baugruppe auf einer Leiterplatte teilweise erhebliche Scherkräfte aufnehmen, die durch die thermisch bedingten unterschiedlichen Ausdehnungskoeffizienten der beteiligten Materialen entstehen.
  • In der DE 198 33 131 A1 wird ein Verfahren zur Kontaktierung von elektronischen Bauelementen auf flexiblem Substraten beschrieben, bei dem Halbleiterchips, die mit FBGA-Kontaktanschlüssen versehen sind, kraft- oder formschlüssig auf das mit einer entsprechenden Kontaktstruktur versehene flexible Substrat gedrückt werden. Durch die Ausnutzung der Elastizität des flexiblen Substrates für die Kontakterzeugung wird sichergestellt, dass eine sichere Kontaktierung auch dann erfolgt, wenn die Mikroballs geringe Größenabweichungen aufweisen.
  • Nachteilig hierbei ist einerseits, dass das Aufsetzen der Halbleiterchips in Ermangelung von Einschwimmeffekten mit hoher Genauigkeit erfolgen muss und das andererseits recht großflächige Kontakte mit erhöhten Übergangswiderstand entstehen.
  • In der WO 97/00598 A1 wird ein Verbindungssubstrat beschrieben, das aus einem Dielektrikum besteht, bei dem auf beiden Seiten flächige Verbindungsstrukturen vorgesehen sind. Die Verbindungsstrukturen werden durch metallisierte Vias miteinander verbunden. Dieses Verbindungssubstrat ist allerdings nicht zur Kontaktierung von BGA-Gehäusen geeignet.
  • Aus der US 2001/0042639 A1 geht ein Verfahren zum Herstellen eines Zwischenverbindungselementes hervor, bei dem ein Substrat zunächst mit Bohrungen versehen wird, bei denen nachfolgend die Innenseiten der Bohrungen zur Ausbildung von Durchkontaktierungen mit Metall beschichtet, mit einer Leitpaste gefüllt oder leitfähige Elemente in die Bohrungen eingesetzt werden. Das Substrat wird vor der Montage eines Chips zurückgezätzt.
  • Die elektrische Kontaktierung mit einem Halbleiterchip auf einer Seite des Zwischenverbindungelementes in einem vorgegebenen Anschlussraster und einer Leiterplatte auf der anderen Seite in einem anderen Anschlussraster erfolgt durch Lötverbindungen.
  • Eine ähnliche Konstruktion wird in der JP 2002 – 151 627 A beschrieben, wobei hier die elektrische Verbindung einer gedruckten Leiterplatte mit einem Halbleiterchip über Drahtbrücken realisiert wird. Für die Durchkontaktierung durch die Leiterplatte werden zylinderförmige Stifte verwendet, die einzeln eingesetzt werden und länger sind, als die Dicke der Leiterplatte.
  • Die EP 0 996 154 A1 beschreibt eine Halbleiteranordnung, bestehend aus einem Halbleiterchip und einem mit externen Elektroden versehenen Isolierfilm, wobei das Halbleiterchip als CSP Package auf dem mit einer Verdrahtung versehenen Isolierfilm montiert ist, oder über Drahtbrücken mit der Verdrahtung verbunden ist. In dem Isolierfilm befinden sich Durchgangsöffnungen, durch die sich die externen Elektroden erstrecken, die mit der Verdrahtung auf der anderen Seite des Isolierfilms elektrisch verbunden sind. Die Durchgangsöffnungen können durch Laserbohren hergestellt werden.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte zu schaffen, die kostengünstig herstellbar sind und die thermisch bedingte Kräfte, insbesondere Scherkräfte, problemlos aufnehmen können.
  • Die der Erfindung zugrunde liegende Aufgabe wird durch ein Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte gelöst, durch Einbringen von Microvias in ein mit einer Umverdrahtung versehenes Interposersubstrat in der Rasterform von Ball-Grid-Array-Kontaktanschlüssen; Verfüllen der Microvias mit einem elektrisch leitenden Material, Verbindungselemente bildend, derart, dass zumindest die Wandungen der Microvias beschichtet werden, sowie gleichzeitige Herstellung elektrischer Verbindungen zur Umverdrahtung des Interposersubstrates; Montage des Chips auf dem Interposersubstrat und Verbinden desselben mit der Umverdrahtung auf dem Interposersubstrat über Drahtbrücken, die durch einem im Interposersubstrat ausgebildeten Bondkanal führen; Fertigstellen des BGA-Bauelementes durch Verschluss des Bondkanales mit einer Vergussmasse und Molden einer Moldkappe (10); danach flächiges Entfernen eines Teiles des Materiales des Interposersubstrates durch Ätzen, so dass die Verbindungselemente aus der Oberfläche des Interposersubstrates hervorstehen und Verbinden der Verbindungselemente mit den Kontaktinseln einer Leiterplatte durch Löten.
  • Das erfindungsgemäße Verfahren lässt sich einerseits einfach realisieren und ermöglicht andererseits gegenüber den bisher verwendeten Lotkugeln eine wesentlich vereinfachte Montagetechnologie. Damit fungiert das Interposersubstrat nicht nur zur Aufnahme der Umverdrahtung und als chiptragendes Element, sondern dient auch zur Ausbildung und Aufnahme der neuen hohlzylinder- oder stiftförmigen Verbindungselemente, welche die bisher verwendeten Lotkugeln vollständig ersetzen.
  • Ein weiterer Vorteil ist darin zu sehen, dass das für das erfindungsgemäße Verfahren verwendete Interposersubstrat mit der Umverdrahtung und den in dieses eingebetteten Verbindungselementen komplett vorgefertigt werden kann.
  • Ein weiterer Vorteil der Erfindung ist darin zu sehen, dass die elektrische Verbindung zwischen der Umverdrahtung auf dem Interposersubstrat und den Verbindungselementen im Gegensatz zur herkömmlichen FBGA-Technologie vollkommen lotfrei hergestellt werden kann. Daraus resultiert gleichzeitig auch ein Gewinn an Zuverlässigkeit.
  • Das Abdünnen des Interposersubstrates vor der Montage des FBGA Packages auf einer Leiterplatte ist von besonderem Vorteil, weil dann eine Beschädigung der Verbindungselemente bei der Handhabung des Packages nahezu ausgeschlossen wird.
  • Die Herstellung der Verbindungselemente kann mittels elektrolytischer Direktmetallisierung vorgenommen werden.
  • In einer weiteren Ausgestaltung des erfindungsgemäßen Ver fahrens können die Verbindungselemente mit einer Oberflächenveredelung, z.B. durch Nickel- und/oder Goldauftrag, versehen werden.
  • Schließlich können die Microvias auf einfache Weise mittels Plasmaätzen durch eine auf dem Interposersubstrat befindliche Maske hergestellt werden.
  • Eine weitere Möglichkeit zur Herstellung der Microvias besteht darin, dass diese durch eine mechanische Bearbeitung, z.B. durch Stanzen, in das Interposersubstrat eingebracht werden.
    •
  • Die Erfindung wird nachfolgend an einem Ausführungsbeispiel näher erläutert. In den zugehörigen Zeichnungen zeigen:
  • 1 ein mit Microvias versehenes Interposersubstrat;
  • 2 das erfindungsgemäß hergestellte Zwischenverbindungselement, bestehend aus dem Interposersubstrat nach 1, bei dem die Microvias mit einem leitfähigen Material verfüllt sind;
  • 3 ein mit dem erfindungsgemäß hergestellten Zwischenverbindungselement ausgestattetes FBGA Package;
  • 4 das FBGA Package nach 3, bei dem das Interposersubstrat flächig abgedünnt ist, so dass die Zwischenverbindungselemente aus der Oberfläche des Interposersubstrates hervorstehen;
  • 5 das FBGA Package nach der Montage auf einer Leiterplatte.
  • 1 zeigt zunächst ein mit einer Umverdrahtung 1 versehenes Interposersubstrat 2, das mit Hilfe des Plasmaätzens durch eine vorher mittels bekannter Photolithographie aufgebrachte nicht dargestellte Ätzmaske mit Mikrovias 2 (Löcher) versehen worden ist.
  • Um das Interposersubstrat 2 erfindungsgemäß zu einem Zwischenverbindungselement 4 auszugestalten, werden bei der Herstellung des Interposersubstrates 2 die Microvias 3, die in der Rasterform eines Ball-Grid-Arrays eines BGA-Gehäuses durch Plasmaätzen oder mechanische Bearbeitung eingebracht worden sind, mit einem elektrisch leitenden Material verfüllt (2). Der Durchmesser der Mikrovias 3 beträgt ca. 25 μm. Durch die Verfüllung mit dem elektrisch leitenden Material entstehen Verbindungselemente 5, die mit der Um verdrahtung 1 elektrisch und mechanisch verbunden sind.
  • Auf das nun fertiggestellte Zwischenverbindungselement 4 kann nun ein Chip 6 durch Chipbonden, beispielsweise unter Zwischenlage eines Tapes 7 montiert werden, das mittels der üblichen Drahtbondtechnologie über Drahtbrücken 8 mit der Umverdrahtung 1 des Interposersubstrates 2 elektrisch verbunden wird. (3) Schließlich kann dann das FBGA Bauelement durch Verschluss des Bondkanales mit einer Vergussmasse 9 und anschließendes Molden mit einer Moldkappe 10 fertiggestellt werden.
  • In einem weiteren Ätzvorgang, vorzugsweise einem Plasmaätzvorgang, der nach der Chipmontage/-kontaktierung erfolgt, wird ein Teil des Materiales des Interposersubstrates 2 flächig entfernt, so dass die Verbindungselemente 5 aus der Oberfläche des Interposersubstrates 2 in einem matrixförmigen Anschlussraster hervorstehen (4).
  • Um eine hohe Kontaktstabilität der Verbindungselemente 5 zu erreichen, ist es zweckmäßig, eine Oberflächenveredelung derselben vorzunehmen. Dies kann beispielsweise durch eine Nickel/Gold-Beschichtung erfolgen.
  • In einer besonderen Ausgestaltung der Erfindung wird auf die Verfüllung der Microvias 3 verzichtet und diese nur an den Lochwänden metallisiert. Das kann durch eine elektrolytische Direktmetallisierung erfolgen.
  • Auf diese Weise lassen sich die Verbindungselemente 5 als Hohlzylinder ausgestalten, was zu einer bedeutend höheren thermisch/mechanischen Stabilität als bei der Verwendung von Lotkugeln führt.
  • 5 zeigt ein mit einem erfindungsgemäß hergestellten Zwischenverbindungselement 5 ausgestattetes FBGA-Modul 11 nach seiner Mon tage auf einer konventionellen Leiterplattes 12 durch Löten. Die Verbindungselemente 5 des Zwischenverbindungselementes 4 werden dabei mit den Kontaktinseln der Leitbahnen der Leiterplatte 12 durch Lötverbindungen 13 elektrisch und mechanisch verbunden.
  • Durch die Erfindung wird die Montagetechnologie von BGA-Modulen revolutioniert, weil die bisher verwendeten Lotkugeln (Mikroballs) damit vollkommen überflüssig geworden sind und durch Verbindungselemente 4 in Form von Kontaktstiften oder Hohlzylindern ersetzt werden, die besonders einfach hergestellt werden können.
  • Insbesondere die hohlzylinderförmigen Verbindungselemente (4) garantieren gegenüber den bisher verwendeten Lotkugeln eine wesentlich bessere elektrische Verbindung und Langlebigkeit. Außerdem entfällt der aufwändige Schritt des Ball-Placements, d.h. der Befestigung der Lotkugeln auf dem Interposersubstrat 2.
  • Die bisher in der Beschreibung verwendeten Begriffe FBGA-Modul o.ä. entsprechen der bisherigen Praxis für die Bezeichnung von Modulen, bei denen Lotkugeln (Mikroballs) für die elektrische Kontaktierung eingesetzt werden. Durch die Erfindung werden die Lotkugeln überflüssig und durch Stifte oder Hohlzylinder ersetzt, so dass die bisher verwendeten Bezeichnungen für derartige nicht mehr ganz zutreffend sind.
    • 1
    Umverdrahtung
    2
    Interposersubstrat
    3
    Microvia
    4
    Zwischenverbindungselement
    5
    Verbindungselement
    6
    Chip
    7
    Tape
    8
    Drahtbrücke
    9
    Vergussmasse
    10
    Moldkappe
    11
    FBGA-Modul
    12
    Leiterplatte
    13
    Lötverbindung

Claims (7)

  1. Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem GBA-Gehäuse und einer Leiterplatte, durch – Einbringen von Microvias (3) in ein mit einer Umverdrahtung (1) versehenes Interposersubstrat (2) in der Rasterform von Ball-Grid-Array-Kontaktanschlüssen, – Verfüllen der Microvias (3) mit einem elektrisch leitenden Material, Verbindungselemente (5) bildend, derart, dass zumindest die Wandungen der Microvias (3) beschichtet werden, sowie gleichzeitige Herstellung elektrischer Verbindungen zur Umverdrahtung (1) des Interposersubstrates (2), – Montage des Chips (6) auf dem Interposersubstrat (2) und Verbinden desselben mit der Umverdrahtung (1) auf dem Interposersubstrat (2) über Drahtbrücken, die durch einem im Interposersubstrat (2) ausgebildeten Bondkanal führen, – Fertigstellen des BGA-Bauelementes durch Verschluss des Bondkanales mit einer Vergussmasse (9) und Molden einer Moldkappe (10), danach – flächiges Entfernen eines Teiles des Materiales des Interposersubstrates (2) durch Ätzen, so dass die Verbindungsele mente (5) aus der Oberfläche des Interposersubstrates (2) hervorstehen und – Verbinden der Verbindungselemente (5) mit den Kontaktinseln einer Leiterplatte (12) durch Löten.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Herstellung der Verbindungselemente (5) mittels elektrolytischer Direktmetallisierung erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verbindungselemente (5) mit einer Oberflächenveredelung versehen werden.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Oberflächenveredelung mittels Nickel- und/oder Goldauftrag erfolgt.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Microvias (3) mittels Plasmaätzen durch eine auf dem Interposersubstrat (2) befindliche Maske hergestellt werden.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Microvias (3) durch mechanische Bearbeitung in das Interposersubstrat (2) eingebracht werden.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Microvias (3) durch Stanzen eingebracht werden
DE10343255A 2003-09-17 2003-09-17 Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte Expired - Fee Related DE10343255B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10343255A DE10343255B4 (de) 2003-09-17 2003-09-17 Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
US10/944,684 US7220666B2 (en) 2003-09-17 2004-09-17 Interconnection element for BGA housings and method for producing the same
US11/657,164 US20070123066A1 (en) 2003-09-17 2007-01-24 Interconnection element for BGA housings and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10343255A DE10343255B4 (de) 2003-09-17 2003-09-17 Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte

Publications (2)

Publication Number Publication Date
DE10343255A1 DE10343255A1 (de) 2005-05-04
DE10343255B4 true DE10343255B4 (de) 2006-10-12

Family

ID=34398798

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10343255A Expired - Fee Related DE10343255B4 (de) 2003-09-17 2003-09-17 Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte

Country Status (2)

Country Link
US (2) US7220666B2 (de)
DE (1) DE10343255B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US8988895B2 (en) * 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106491A (ja) * 1993-09-30 1995-04-21 Toshiba Corp ピングリッドアレイ部品とその実装方法
WO1997000598A1 (de) * 1995-06-15 1997-01-03 Dyconex Patente Ag Verbindungssubstrat
DE19833131A1 (de) * 1998-07-23 2000-04-13 Andre Hanke Verfahren zur Kontaktierung von elektronischen Bauelementen auf flexiblen Substraten
EP0996154A1 (de) * 1998-03-27 2000-04-26 Seiko Epson Corporation Halbleiterbauelement und dessen herstellungsverfahren, bauelementsubstrat, und elektronisches bauelement
US20010042639A1 (en) * 1996-07-09 2001-11-22 Takaaki Higashida Semiconductor element-mounting board and semiconductor device
JP2002151627A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 半導体装置、その製造方法および実装方法
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2479643A1 (fr) * 1980-03-26 1981-10-02 Sodeteg Tai Palpeur pour dispositif de test de circuits imprimes et dispositifs de test incorporant un tel palpeur
US4554505A (en) * 1983-06-10 1985-11-19 Rockwell International Corporation Test socket for a leadless chip carrier
US5808474A (en) * 1994-11-30 1998-09-15 Lsi Logic Corporation Test socket for testing integrated circuit packages
US6080668A (en) * 1996-05-30 2000-06-27 International Business Machines Corporation Sequential build-up organic chip carrier and method of manufacture
US5665650A (en) * 1996-05-30 1997-09-09 International Business Machines Corporation Method for manufacturing a high density electronic circuit assembly
US5931834A (en) * 1996-10-15 1999-08-03 Eclipse Surgical Technologies, Inc. Method for non-synchronous laser-assisted myocardial revascularization
US20010020071A1 (en) * 1997-10-10 2001-09-06 Capote Miguel Albert High performance cyanate-bismaleimide-epoxy resin compositions for printed circuits and encapsulants
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
JP2001015227A (ja) 1999-06-30 2001-01-19 Matsushita Electronics Industry Corp 半導体装置の検査装置
US6330744B1 (en) * 1999-07-12 2001-12-18 Pjc Technologies, Inc. Customized electrical test probe head using uniform probe assemblies
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
WO2001015228A1 (fr) * 1999-08-19 2001-03-01 Seiko Epson Corporation Panneau de cablage, procede de fabrication d'un panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et appareil electronique
US6428327B1 (en) * 1999-10-14 2002-08-06 Unisys Corporation Flexible adapter for use between LGA device and printed circuit board
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
WO2002009194A1 (en) 2000-07-26 2002-01-31 The Research Foundation Of State University Of New York Method and system for bonding a semiconductor chip onto a carrier using micro-pins
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6416332B1 (en) * 2000-12-20 2002-07-09 Nortel Networks Limited Direct BGA socket for high speed use
US20020093351A1 (en) * 2001-01-18 2002-07-18 Holcombe Brent A. Method for constructing a flex-rigid laminate probe
TW584727B (en) * 2001-03-02 2004-04-21 Advanced Chip Eng Tech Inc Wafer level probe card
US20040170795A1 (en) * 2001-04-04 2004-09-02 Alliedsignal Inc. Lasable bond-ply materials for high density printed wiring boards
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106491A (ja) * 1993-09-30 1995-04-21 Toshiba Corp ピングリッドアレイ部品とその実装方法
WO1997000598A1 (de) * 1995-06-15 1997-01-03 Dyconex Patente Ag Verbindungssubstrat
US20010042639A1 (en) * 1996-07-09 2001-11-22 Takaaki Higashida Semiconductor element-mounting board and semiconductor device
EP0996154A1 (de) * 1998-03-27 2000-04-26 Seiko Epson Corporation Halbleiterbauelement und dessen herstellungsverfahren, bauelementsubstrat, und elektronisches bauelement
DE19833131A1 (de) * 1998-07-23 2000-04-13 Andre Hanke Verfahren zur Kontaktierung von elektronischen Bauelementen auf flexiblen Substraten
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
JP2002151627A (ja) * 2000-11-09 2002-05-24 Hitachi Ltd 半導体装置、その製造方法および実装方法

Also Published As

Publication number Publication date
US7220666B2 (en) 2007-05-22
US20050093148A1 (en) 2005-05-05
DE10343255A1 (de) 2005-05-04
US20070123066A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102009044605A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE112007003208T5 (de) Ein Halbleitergehäuse
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE112012003858T5 (de) Hochpräzise selbstausrichtender Chip zur Ausbildung von eingebetteten Chip aufweisendem Gehäuse
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE102010016517B4 (de) Halbleiterbauelement
DE4235019C1 (de) Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung
DE10004647C1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE10343255B4 (de) Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
DE102006046851B4 (de) Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
DE19830158A1 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10241589A1 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE102008032953A1 (de) Integrierte Schaltung, Schaltungssystem und Herstellungsverfahren
DE10343257B4 (de) Verfahren zur Herstellung von Zwischenverbindungen bei Chip-Sandwich-Anordnungen
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee