DE10234951B4 - Verfahren zur Herstellung von Halbleiterschaltungsmodulen - Google Patents

Verfahren zur Herstellung von Halbleiterschaltungsmodulen Download PDF

Info

Publication number
DE10234951B4
DE10234951B4 DE10234951A DE10234951A DE10234951B4 DE 10234951 B4 DE10234951 B4 DE 10234951B4 DE 10234951 A DE10234951 A DE 10234951A DE 10234951 A DE10234951 A DE 10234951A DE 10234951 B4 DE10234951 B4 DE 10234951B4
Authority
DE
Germany
Prior art keywords
transfer substrate
devices
layer
circuit
circuit devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10234951A
Other languages
English (en)
Other versions
DE10234951A1 (de
Inventor
Harry Hedler
Gerd Frankowsky
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10234951A priority Critical patent/DE10234951B4/de
Priority to US10/630,632 priority patent/US7074696B1/en
Priority to SG200304194A priority patent/SG117453A1/en
Priority to CNB03152365XA priority patent/CN1235275C/zh
Publication of DE10234951A1 publication Critical patent/DE10234951A1/de
Application granted granted Critical
Publication of DE10234951B4 publication Critical patent/DE10234951B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Verfahren zur Herstellung von Halbleiterschaltungsmodulen (31) mit den Schritten:
Aufbringen auf ein Transfersubstrat (10) von einer strukturierten Verbindungsschicht (11) mit bis zur Oberfläche des Transfersubstrats (10) durchgehenden Aussparungen;
Aufbringen von aktiven Schaltungseinrichtungen (12) und/oder passiven Schaltungseinrichtungen (13) mit auf das Transfersubstrat (10) weisenden Kontaktflächen (12', 13') auf die strukturierte Verbindungsschicht (11), wobei die Kontaktflächen (12', 13') in die Aussparungen fallen;
Verbinden der Schaltungseinrichtungen (12, 13) miteinander mit einem Füllstoff (14) zumindest zwischen den Schaltungseinrichtungen (12, 13);
Entfernen des Transfersubstrats (10); und
Aufbringen von elektrischen Verbindungseinrichtungen (16) zum selektiven Kontaktieren der Kontaktflächen (12', 13') der Schaltungseinrichtungen (12, 13) miteinander.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterschaltungsmodulen.
  • Halbleitereinrichtungen, z. B. für den Einsatz in Rechneranlagen bzw. deren Speichereinrichtungen, sind üblicherweise in Modulform aufgebaut. Ein herkömmliches Speichermodul weist im wesentlichen zwei Hauptgruppen von Komponenten auf. Zum einen aktive und passive elektrische Schaltungskomponenten und zum anderen eine Schaltungsplatine (printed circuit board). Die Schaltungsplatine dient als Träger für die Schaltungseinrichtungen, sieht Verbindungselemente wie Leiterbahnen vor und stellt einen Anschluss nach außen bereit.
  • Aktive elektrische Schaltungseinrichtungen, wie z. B. Speicherchips, sind einzelne, verpackte (packaged) Chips. Innerhalb der Verpackung wird die folgende Funktionen realisiert: Verbindung zwischen Kontakt Pads der Chips zu einer Art Umverdrahtung (Leadframe, Interposer Board). Dies kann durch Bondprozesse erfolgen oder durch Lotkügelchen als Interconnect Element. Diese Umverdrahtung dient als Kontaktelement für das nächste Architekturnieveau-Verbindung zur Leiterplatte der Anwendung. Passive Schaltungskomponenten wie z. B. Widerstände, Kondensatoren, usw. dienen im wesentlichen der äußeren Beschaltung der aktiven Schaltungseinrichtungen.
  • Elektrische Schaltungskomponenten werden beim Modulzusammenbau auf eine Platine gelötet. Aus dem Einsatz herkömmlich verpackter aktiver Schaltungseinrichtungen resultiert eine verhältnismäßig geringe Bauteiledichte und die Dicke der Module liegt im Bereich von etwa 2 bis 3 mm.
  • In der europäischen Patentanmeldung EP 0 187 195 A2 wird ein Verfahren zur Herstellung eines Schaltungsmoduls beschrieben, in welchem zwei Gruppen von elektronischen Elementen jeweils mit einer Vielzahl von Anschlüssen versehen an vorbestimmten Stellen derart positioniert werden, daß eine Oberfläche jedes Anschlusses einer der Gruppen und jeder Anschluß der anderen Gruppe in Kontakt mit einer Oberfläche jeweils einer ersten Trägerplatte und einer zweiten Trägerplatte sind. Die Oberfläche der ersten Trägerplatte und die Oberfläche der zweiten Trägerplatte liegen sich gegenüber und sind durch ein vorbestimmtes Intervall getrennt. Ein elektrisch isolierendes synthetisches Harz wird zwischen die erste und zweite Trägerplatte zum Abdecken der elektronischen Elemente eingebracht. Das Harz fixiert beim Trocknen die Elemente an ihrer vorbestimmten Stelle, um eine synthetische Harz-Schicht zu bilden, in welcher elektronische Elemente eingebettet sind. Die erste und zweite Trägerplatte werden von den elektronischen Elementen und der synthetischen Harz-Schicht entfernt bzw. abgezogen, wobei eine Oberfläche jedes Anschlusses jedes Elements auf jeder Seite der synthetischen Harz-Schicht frei liegt, und die Anschlüsse werden elektrisch verbunden. Zur vorläufigen Fixierung der elektronischen Elemente auf einer Trägerplatte wird ein homogener Film aus Silikon-Harz auf die Trägerplatte aufgebracht, bevor die elektronischen Elemente mit ihren Anschlußbeinen positioniert werden. Von Nachteil ist dabei vor allem, daß die Anschlüsse bzw. Anschlußbeine mit dem Film aus Silikon-Harz in Berührung kommen und in diesem teilweise eingebettet werden, so daß lediglich an der direkten Auflagefläche des Anschlusses zur Trägerplatte wenig oder fast gar kein Silkon-Harz über dem Anschluß liegt. Die Einsatzmöglichkeit eines solchen Chip-Moduls wird dadurch stark eingeschränkt.
  • Nach US 5 497 033 A werden Chips mit Kontaktflächen mit ihrer Kontaktseite auf einem mit einer Haftschicht bedeckten Substrat angeordnet. Eine Füllmasse wird um die Chips gegossen und ausgehärtet. Das Substrat wird nachfolgend entfernt.
  • In 12 ist schematisch das Bestücken einer Schaltungsplatine 29 mit aktiven und passiven Schaltungseinrichtungen 12, 13 dargestellt. Aktive Schaltungskomponenten 12, wie z. B. Memorychips, sitzen auf einem Interposer Substrat 30, welches zur elektrischen Kontaktierung mit der Leiterplatte 29 über eine Anschlusseinrichtung 28, z. B. Lotkugeln auf Lötpads, verfügt. Passive Schaltungskomponenten 13, wie z. B. Widerstände, Kondensatoren, usw., werden ebenfalls auf der Leiterplatte 29 vorgesehen.
  • 13 zeigt ein übliches Multi-Chipmodul, welches aktive und passive Schaltungseinrichtungen 12, 13 auf einer Schaltungsplatine 29 aufweist. Die aktiven Schaltungseinrichtungen bzw. Chips 12 sind in Flip Chip Technologie auf Interposer Substraten 30 montiert (und zusätzlich underfilled = angeklebt wegen der thermomechanischen Stabilität). Die Packages bestehend aus Chips 12 und Interposer Substrat 30 sind z. B. über Lotkugeln 28 auf dem Modulträger 29 befestigt. Passive Schaltungseinrichtungen 13 sind auf die Platine 29 gelötet, welche eine große Anzahl von elektrischen Verbindungen wie Leiterbahnen zwischen einzelnen Chips 12 bzw. Chips 12 und passiven Schaltungselementen 13 aufweisen. Eine solche übliche Anordnung weist folglich eine hohe Gesamtdicke mindestens d1 + d2 + d3 bei lediglich einseitiger Bestückung auf, welches zu einer Moduldicke von mehr als 2 mm führt, und resultiert darüber hinaus in einer niedrigen Bauteildichte, da vor allem Interposer Substrat und Leiterbahnen einen großen Flächenbedarf haben.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Halbleiterschaltungsmodul und ein Verfahren zur Herstellung von Halbleiterschaltungsmodulen bereitzustellen, womit dünne Multi-Chipmodule mit hoher Bauteiledichte bereitgestellt werden können.
  • Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Verfahren zur Herstellung von Halbleiterschaltungsmodulen gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht im wesentlichen darin, alle Modulkomponenten, sowohl aktive als auch passive Schaltungseinrichtungen auf einer besonderen Montageebene – im weiteren Wafer genannt – vorzumontieren, wobei das Verpacken und der Modulzusammenbau in gemeinsamen Prozessschritten kombiniert werden, und ein Modulwafer gebildet wird.
  • Es ist zunächst technisch sinnvoll, diese neue Montageebene in der Form eines bisherigen Siliziumwafers zu gestalten. Das ermöglicht einen leichteren Zugang zu den notwenigen weiteren Prozessschritten der Dünnfilmtechnologie (Metallisierung, Fotolithographie, ...), deren Geräte bereits für die runden Wafer vorhanden sind. Das Verfahren ist aber nicht auf diese Form als Montageebene angewiesen. Größere, rechteckige Flächen sind effektiver und ebenfalls denkbar.
  • In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, dass eine strukturierte Verbindungsschicht auf ein Transfersubstrat aufgebracht wird, auf welche aktive und/oder passive Schaltungseinrichtungen mit auf das Transfersubstrat weisenden Kontaktflächen auf die strukturierte Verbindungsschicht aufgebracht werden und die Schaltungseinrichtungen miteinander mit einem Füllstoff zumindest zwischen den Schaltungseinrichtungen verbunden werden, woraufhin das Transfersubstrat entfernt wird und elektrische Verbindungseinrichtungen zum selektiven Kontaktieren der Kontaktflächen der Schaltungseinrichtungen aufgebracht werden.
  • Aufgrund minimaler Spalten zwischen den elektrischen Schaltungseinrichtungen wird eine kleinstmögliche Fläche in Anspruch genommen, und damit die Bauteiledichte maximiert. Darüber hinaus können auf diese Weise ultradünne Module, z. B. mit 100 μm oder weniger, aufgrund des Einsatzes unverpackter aktiver Schaltungseinrichtungen erzeugt werden, welche ein Minimum an Volumen, Gewicht und elektrischen Verbindungsschichten aufweisen.
  • Da kurze Verbindungsleitungen auf den Modulen auftreten, fallen parasitäre Effekte, wie z. B. die kapazitive Kopplung eines unerwünschten Signals auf eine Verbindungsleitung klein aus, was in einer guten elektrischen Leistungsfähigkeit resultiert. Des weiteren kann auf einen Lötprozess zur Herstellung des Halbleiterschaltungsmoduls verzichtet werden.
  • Als weiterer Vorteil ist eine sogenannte kalte und grüne Ver- bzw. Bearbeitung des Halbleiterschaltungsmoduls im Herstellungsprozess möglich, welcher auf einer funktionsgeprüften Halbleitereinrichtung (known good die) basiert. Auch ist ein Stapeln von Modulen möglich.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes.
  • Gemäss einer bevorzugten Weiterbildung wird eine Schutzeinrichtung zumindest über einem Teil der elektrischen Verbindungseinrichtung aufgebracht. Dadurch wird die elektrische Verbindungseinrichtung mechanisch vor äusseren Einflüssen geschützt.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird eine Anschlusseinrichtung in von der Schutzeinrichtung unbedeckten Bereichen vorgesehen.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die strukturierte Verbindungsschicht in einem Print-Prozess aufgebracht.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden die Schaltungseinrichtungen derart auf der strukturierten Verbindungsschicht angeordnet, dass die elektrischen Kontaktflächen der Schaltungseinrichtungen nicht auf der strukturierten Verbindungsschicht zu liegen kommen.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird die Verbindungsschicht erst ausgehärtet, nachdem die Schaltungseinrichtungen aufgebracht sind.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird während und/oder nach dem mechanischen Verbinden der Schaltungseinrichtungen miteinander eine Kapselung der Schaltungseinrichtungen aufgebracht.
  • Gemäss einer weiteren bevorzugten Weiterbildung erfolgt das Aufbringen des Füllstoffs und/oder der Kapselung in einem Print-, Mold-(Kunststoffspritzen) oder Gussprozess.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird der Füllstoff und/oder die Kapselung in einem Aushärtungsprozess gehärtet, bevor das Transfersubstrat entfernt wird.
  • Gemäss einer weiteren bevorzugten Weiterbildung ist die elektrische Verbindungseinrichtung in mindestens einer leitfähigen Schicht vorgesehen und weist Leiterbahnen in x-Richtung und/oder Leiterbahnen in y-Richtung mit zwischenliegender Isolierschicht bei Mehrschichtigkeit auf, welche jeweils selektiv über Vias miteinander verbunden sind.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden mehrere Halbleiterschaltungsmodule in einem Parallelprozess auf Waferebene hergestellt, welche in einem nachfolgenden Prozessschritt in Halbleiterschaltungsmodulstreifen oder einzelne Halbleiterschaltungsmodule separiert werden.
  • Eine Ausführungsform der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1A, B die schematische Darstellung eines Ausschnitts einer Anordnung nach einem ersten Verfahrensschritt gemäss einer Ausführungsform der vorliegenden Erfindung, wobei 1A einen Querschnitt und 1B eine Draufsicht verdeutlicht;
  • 2A, B die schematische Darstellung eines Ausschnitts einer Anordnung nach einem weiteren Verfahrensschritt gemäss einer Ausführungsform der vorliegenden Erfindung, wobei 2A einen Querschnitt und 2B eine Draufsicht verdeutlicht;
  • 3A, B die schematische Darstellung eines Ausschnitts einer Anordnung nach einem weiteren Verfahrensschritt gemäss einer Ausführungsform der vorliegenden Erfindung, wobei 3B die Anordnung gemäß 3A nach einem direkt nachfolgenden Verfahrensschritt darstellt;
  • 4 die schematische Darstellung eines Ausschnitts einer Anordnung bei dem Verfahrensschritt des Entfernens des Transfersubstrats gemäss einer Ausführungsform der vorliegenden Erfindung;
  • 5 eine schematische Darstellung eines Ausschnitts einer Anordnung nach einem weiteren Verfahrensschritt gemäss einer Ausführungsform der vorliegenden Erfindung;
  • 6A, B die schematische Darstellung eines Ausschnitts einer Anordnung nach einem weiteren Verfahrensschritt gemäss einer Ausführungsform der vorliegenden Erfindung, wobei 6A einen Querschnitt und 6B einen Längsschnitt (90° gedreht) darstellt;
  • 7 die schematische Darstellung einer Draufsicht zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 8A, B, C die schematische Darstellung einer Anordnung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung, wobei 8A eine Draufsicht, 8B einen Querschnitt und 8C einen Längsschnitt der Anordnung darstellt;
  • 9A, B die schematische Darstellung einer Anordnung gemäss einer Ausführungsform der vorliegenden Erfindung im Längsschnitt, wobei 9A ein einzelnes Modul und 9B zwei miteinander kontaktierte Module darstellt;
  • 10A, B die schematische Darstellung einer Anordnung gemäss einer Ausführungsform der vorliegenden Erfindung, wobei 10A eine Draufsicht und 10B einen Längsschnitt verdeutlicht;
  • 11A, B die schematische Darstellung einer Anordnung gemäss einer weiteren Ausführungsform der vorliegenden Erfindung, wobei 11A eine Draufsicht und 11B einen Längsschnitt darstellt;
  • 12 eine schematische Darstellung zur Erläuterung einer üblichen Anordnung;
  • 13 die schematische Darstellung einer üblichen Multi-Chip-Anordnung; und
  • 14A, B ein Ablaufdiagramm des Herstellungsprozesses zur Erläuterung einer Ausführungsform der vorliegenden Erfindung, wobei 14A ein herkömmliches Herstellungsverfahren und 14B ein Herstellungsverfahren gemäss einer Ausführungsform der vorliegenden Erfindung darstellt.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • In 1A ist ein Transfersubstrat 10 z. B. aus Glas, Metall oder einem Polymer dargestellt, auf welches in einem Print-Prozess eine strukturierte dielektrische Verbindungsschicht 11 aufgebracht ist. Die zu diesem Zeitpunkt noch nicht ausgehärtete, folglich noch klebrige dielektrische Verbindungsschicht 11 besteht z. B. aus einem Polymer, einem Epoxydharz, einem Klebstoff, Silikon oder einem Polyimid.
  • 1B zeigt das Transfersubstrat 10 mit darauf aufgebrachten einzelnen Verbindungsflächen 11 der Verbindungsschicht 11 in einer Draufsicht, wobei das Transfersubstrat rechteckig ausgeführt ist.
  • In 2A sind auf das Transfersubstrat 10 und die strukturierte Verbindungsschicht 11 sowohl aktive als auch passive Schaltungseinrichtungen 12, 13 aufgebracht. Die Schaltungseinrichtungen 12, 13 sind derart in einer vorbestimmten Lage auf die Verbindungsschicht aufgebracht, dass die Kontaktflächen 12', 13' zum elektrischen Kontaktieren der Schaltungseinrichtungen 12, 13 in Richtung des Transfersubstrats weisen und auf Lücken bzw. Aussparungen in der strukturierten Verbindungsschicht 11 fallen. Die aktiven Schaltungseinrichtungen 12 bestehen aus funktionsüberprüften Halbleitereinrichtungen, wie z. B. Speichermodulen, welche genau wie die passiven Schaltungseinrichtungen 13 (Widerstände, Kondensatoren, ...) z. B. in einem die-bonding oder pick and place-Prozess auf den ungehärteten Kleber 11 auf dem Transfersubstrat 10 angeordnet werden.
  • In diesem Verfahrensschritt wird die Geometrie, d. h. die Zuordnung der einzelnen Schaltungseinrichtungen zueinander festgelegt. Die Komponenten 12, 13 werden so nah als möglich aneinander angeordnet, um eine kleinstmögliche Fläche in Anspruch zu nehmen. Dann wird die dielektrische Verbindungsschicht 11 z. B. thermisch oder mit UV-Strahlung ausgehärtet, so dass die Lage der Schaltungseinrichtungen 12, 13 zueinander fixiert wird.
  • 2B zeigt die Draufsicht einer mit Schaltungseinrichtungen 12, 13 versehenen Verbindungsschicht 11 auf dem Transfersubstrat 10.
  • In 3A sind die Spalten zwischen den Halbleitereinrichtungen 12 und den passiven Schaltungseinrichtungen 13 mit einem Füllstoff 14 ausgefüllt. Der Füllstoff 14 z. B. aus einem Polymer, einem Klebstoff, Silikon oder ähnlichem wird vorzugsweise in einem Print- oder Guss-Prozess aufgebracht bzw. eingebracht und anschließend ausgehärtet.
  • 3B stellt eine Anordnung gemäss 3A dar, in welcher über den Schaltungseinrichtungen 12, 13 und den mit Füllstoff 14 versehenen Spalten zwischen den Schaltungseinrichtungen 12, 13 eine Kapselung 15 vorgesehen ist. Diese rückseitige Einkapselung 15 kann sowohl im selben Schritt wie das Einbringen des Füllstoffes 14 erfolgen (in der gleichen Prozesseinrichtung bzw. -kammer), jedoch auch nachträglich erfolgen, wenn der Füllstoff 14 noch zusätzliche Eigenschaften aufweisen soll, welche für die Kapselung 15 nicht vorgesehen sind.
  • 4 verdeutlicht das Entfernen des Transfersubstrats 10 von dem ausgehärteten Verbund aus strukturierter Verbindungs schicht 11, aktiven Schaltungseinrichtungen 12, passiven Schaltungseinrichtungen 13, mit Füllstoff 14 versehenen Spalten zwischen den Schaltungseinrichtungen 12, 13 und der Kapselung 15. Dadurch werden die Kontaktflächen 12', 13' der Schaltungseinrichtungen 12, 13 wieder zugänglich.
  • In 5 ist der Verbund gemäss 4 in einem Prozessschritt mit einer elektrischen Verbindungseinrichtung 16 versehen. Die elektrische Verbindungseinrichtung 16 besteht beispielsweise aus strukturierten, aufgesputterten oder elektrochemisch plattierten Kupfer-, Nickel- oder Goldleiterbahnen, welche zwischen einzelnen Chips 12, Chips 12 und passiven Schaltungseinrichtungen 13 und/oder mit einer Anschlusseinrichtung 19 verbunden aufgebracht sind. Die strukturierten Leiterbahnen 16 verlaufen zwischen den Kontaktflächen 12', 13' über der strukturierten, dielektrischen Verbindungsschicht 11.
  • Die elektrische Verbindungseinrichtung 16 ist vorzugsweise ein doppelschichtiges Leitungssystem mit einer dielektrischen Schicht zwischen zwei strukturierten, leitfähigen Schichten, wobei die leitfähigen Schichten eine für Verbindungen bzw. Leiterbahnen in x-Richtung, eine für Verbindungen bzw. Leiterbahnen in y-Richtung selektiv über Vias in der dielektrischen Schicht, z. B. aus Polyimid, in elektrischem Kontakt stehen. In Abhängigkeit von der Komplexität des Moduls muss eine oder mehrere elektrische Verbindungseinrichtungen 16 in verschiedenen Ebenen zum selektiven, elektrischen Verbinden der Komponenten 12, 13 miteinander gebildet werden.
  • 6A zeigt die erfindungsgemäß hergestellte Anordnung gemäß 5, jedoch mit einer Passivierungsschicht 17 über der elektrischen Verbindungseinrichtung 16. Die Schutzeinrichtung 17 ü ber der Vorderseite der Module, welche z. B. in einem Print-Prozess aus einem Polymer bestehend aufgebracht ist, bedeckt die gesamte Vorderseite des Halbleiterschaltungsmoduls 31 mit Ausnahme einer Anschlusseinrichtung 19 bzw. Anschlusskontakten, welche in 6B dargestellt ist. 6B zeigt die Anordnung gemäss 6A, jedoch nicht im Querschnitt, sondern in einem Längsschnitt (um 90° gedreht).
  • In 7 sind mehrere Halbleiterschaltungsmodulstreifen 18 in einer Draufsicht dargestellt, welche zur Verdeutlichung von Umverdrahtungseinrichtungen 20 in x-Richtung bzw. Umverdrahtungseinrichtung 21 in y-Richtung als Teil der elektrischen Verbindungseinrichtung 16 dient.
  • 8A bzw. 8B zeigt einen Halbleiterschaltungsmodulstreifen 18 mit drei unterschiedlichen Abschnitten 22, 23, 24. Der Abschnitt 22 stellt ein passiviertes, bedecktes Modul mit einer Passivierungsschicht 17 dar, welche im Bereich 23 weggelassen wurde. Im Abschnitt 24 sind im wesentlichen die Chipflanken des eingebetteten Chips zu sehen, da hier keine elektrische Verbindungsschicht 16 oder dielektrische Verbindungsschicht 11 aufgebracht ist.
  • In 9A bzw. 9B ist der Längsschnitt eines Halbleiterspeichermoduls 31 dargestellt, in welchem ein leitfähiges Via 25, d. h. eine Durchkontaktierung von der Modulvorder- auf die Modulrückseite vorgesehen ist. Eine solche Durchkontaktierung 25 ermöglicht beispielsweise die elektrische Anbindung an ein zweites Halbleiterschaltungsmodul 31 über einen elektrisch leitfähigen Klebstoff 26. Die mechanische Verbindung zwischen beiden Halbleiterschaltungsmodulen 31 erfolgt vorzugsweise über einen elektrisch nicht-leitfähigen Klebstoff 27 jeweils zwischen den rückseitigen Kapselungen 15 der Halbleiterschal tungsmodule 31. Durch so ein doppelt gestapeltes Modul aus zwei Halbleiterschaltungsmodulen 31 lässt sich die Bauteiledichte weiter erhöhen.
  • Die 10A und 10B dienen der Verdeutlichung einer Anschlusseinrichtung 19 in Form einer Anschlussleiste bzw. eines Randsteckers.
  • 11A zeigt einen Halbleiterschaltungsmodulstreifen 18 mit einer bezüglich 10 alternativen Anschlusseinrichtung 28. Die auf Lötpads aufgebrachte Lotkugeln 28 stellen ein Optimum an Platzersparnis in x- bzw. y-Richtung dar, erhöhen jedoch die Moduldicke. Dadurch wird ein minimaler Flächenbedarf erreicht, der im wesentlichen der Fläche der aktiven und passiven Schaltungseinrichtungen 12, 13 entspricht.
  • Eine Anschlusseinrichtung 19 über Anschlusskontakte in Form eines Randsteckers lässt sich einfach bei der Bildung der elektrischen Verbindungseinrichtung 16 bzw. der Umverdrahtungseinrichtung 20, 21 herstellen, wenn die zuletzt aufgebrachte Schicht eine harte Kontaktoberfläche, beispielsweise aus Gold, aufweist. Wenn ein solcher Randstecker außerhalb der Fläche angeordnet wird, welche die aktiven und passiven Schaltungseinrichtungen 12, 13 in einem eingekapselten Abschnitt einnehmen, so vergrößert dies die Größe des Modulaufbaus.
  • In 14A ist ein herkömmlicher Prozessablauf in der Herstellung eines Halbleiterschaltungsmoduls dargestellt. Auf die eigentliche Waferherstellung folgt direkt der Wafertest, bevor einzeln aus dem Wafer separierte Chips gehäust werden (First Level Packaging). Diese verpackte Komponente muss nochmals auf ihre Funktion überprüft werden, bevor damit ein Modulaufbau mit weiteren aktiven und passiven Schaltungseinrichtungen auf einer Leiterplatte erfolgen kann (Second Lewvel Packaging). Ein abschließender Modultest gibt Auskunft über die Funktionsfähigkeit der Halbleiterschaltungseinrichtung.
  • In 14B ist im Gegensatz dazu ein schematischer Prozessablauf gemäss einer Ausführungsform der vorliegenden Erfindung dargestellt. Hier wird nach der Waferherstellung bei einem umfassenden Wafertest eine positiv geprüfte und damit für funktionsfähig erachtete Halbleitereinrichtung in einem weiteren Schritt dieses geprüfte Halbleiterwafermodul weiterbearbeitet. Daran schliesst sich die Modulbildung an, welche mit Bezug auf die 1A bis 6B detailliert beschrieben ist, bevor ein solches Modul ebenfalls einen Modultest durchläuft. Dieser Prozessablauf basiert auf der Bekanntheit eines guten, d. h. geprüften Haltleiterplättchens bzw. -Chips (known good die).
  • Mit dieser Technologie sind sehr dünne Modulscheiben bei niedrigen Kosten herstellbar. Vias können in die Kapselung integriert werden und eine elektrische Verbindung von der Vordersite zur Rückseite des Substrats/Moduls ist möglich. Dies erlaubt ein Stapeln dieser Scheiben zu einem dreidimensionalen Modul. Wenn die Halbleitereinrichtungen bzw. Chips und passiven Schaltungseinrichtungen sehr dünn ausgeführt werden, können flexible, biegsame Module erreicht werden, welche sich einfach einer Gehäuseform anpassen können.
  • Obwohl der parallele Herstellungsprozess vieler Halbleiterschaltungsmodule auf einem runden Wafer zur Bearbeitung mittels Anlagen der Dünnfilmtechnologie angedacht ist, sind auch rechteckige Wafergestalten möglich, welche auf Maschinen bearbeitet werden können, die für Flachbildschirmanzeigen oder Schaltungsplatinen eingesetzt werden. Andere Materialien zur elektrischen/mechanischen Verbindung bzw. Anbindung der aktiven/passiven Schaltungseinrichtungen aneinander sind ebenfalls vorstellbar. Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
    • 10
    Transfersubstrat
    11
    dielektrische Verbindungsebene, z. B. aus Epoxydharz
    12
    geprüfte Halbleitereinrichtung (known good die)
    12'
    Kontaktfläche der geprüften Halbleitereinrichtung
    13
    passive Schaltungseinrichtung, z. B. Kondensator
    13'
    Kontaktfläche der passiven Schaltungseinrichtung
    14
    Füllstoff, z. B. aus Polymer, Kleber, Silikon
    15
    rückseitige Kapselung, z. B. aus Polymer, Kleber, Silikon
    16
    elektrische Verbindungseinrichtung., z. B. in x-/y-Richtung
    17
    vorderseitige Passivierungsschicht
    18
    Halbleiterschaltungsmodulstreifen
    19
    Anschlusseinrichtung, z. B. Anschlusskontakte
    20
    Umverdrahtungseinrichtung, z. B. in x-Richtung zw. 12 u. 13
    21
    Umverdrahtungseinrichtung, z. B. in y-Richtung zu 19
    22
    passiviertes, bedecktes Modul mit Passivierungsschicht
    23
    Modulabschnitt ohne Passivierung bzw. Bedeckung
    24
    Abschnitt mit sichtbaren eingebetteten Chipflanken
    25
    leitfähiges Via, z. B. Durchkontaktierung von der Vorder- zur Rückseite des Chips
    26
    elektrische Verbindung, z. B. aus leitfähigem Klebstoff
    27
    mechanische Verbindung, z. B. aus nicht-leitfähigem Kleber
    28
    Anschlusseinrichtung, z. B. Lotkugeln auf Lötpads
    29
    Schaltungsplatine (printed circuit board)
    30
    Interposer Substrat für aktive/passive Schaltungseinrichtungen
    31
    Halbleiterschaltungsmodul
    d1
    Dicke der Platine, z. B. 800 μm bis 1200 μm
    d2
    Dicke des angeschlossenen Interposer Substrats, z. B. 400 μm bis 1000 μm
    d3
    Dicke des angeschlossenen Chips, z. B. größer 300 μm

Claims (10)

  1. Verfahren zur Herstellung von Halbleiterschaltungsmodulen (31) mit den Schritten: Aufbringen auf ein Transfersubstrat (10) von einer strukturierten Verbindungsschicht (11) mit bis zur Oberfläche des Transfersubstrats (10) durchgehenden Aussparungen; Aufbringen von aktiven Schaltungseinrichtungen (12) und/oder passiven Schaltungseinrichtungen (13) mit auf das Transfersubstrat (10) weisenden Kontaktflächen (12', 13') auf die strukturierte Verbindungsschicht (11), wobei die Kontaktflächen (12', 13') in die Aussparungen fallen; Verbinden der Schaltungseinrichtungen (12, 13) miteinander mit einem Füllstoff (14) zumindest zwischen den Schaltungseinrichtungen (12, 13); Entfernen des Transfersubstrats (10); und Aufbringen von elektrischen Verbindungseinrichtungen (16) zum selektiven Kontaktieren der Kontaktflächen (12', 13') der Schaltungseinrichtungen (12, 13) miteinander.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Schutzeinrichtung (17) zumindest über einem Teil der elektrischen Verbindungseinrichtung (16) aufgebracht wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass eine Anschlusseinrichtung (19, 28) in von der Schutzeinrichtung (17) unbedeckten Bereichen (23) vorgesehen wird.
  4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die strukturierte Verbindungsschicht (11) in einem Print-Prozess aufgebracht wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Verbindungsschicht (11) erst ausgehärtet wird, nachdem die Schaltungseinrichtungen (12, 13) aufgebracht sind.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass während oder nach dem mechanischen Verbinden der Schaltungseinrichtungen (12, 13) miteinander eine Kapselung (15) der Schaltungseinrichtungen (12, 13) auf der von den Kontaktflächen (12', 13') abgewandten Seite aufgebracht wird.
  7. Verfahren nach einem der Ansprüche 1 oder 6, dadurch gekennzeichnet, dass das Aufbringen des Füllstoffs (14) und/oder der Kapselung (15) in einem Print- oder Guss-Prozess erfolgt.
  8. Verfahren nach einem der Ansprüche 1, 6 oder 7, dadurch gekennzeichnet, dass der Füllstoff (14) und/oder die Kapselung (15) in einem Aushärtungsprozess gehärtet wird bevor das Transfersubstrat (10) entfernt wird.
  9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die elektrische Verbindungseinrichtung (16) in mindestens einer leitfähigen Schicht (20, 21) vorgesehen ist und Leiterbahnen (20) in x-Richtung und/oder Leiterbahnen (21) in y-Richtung mit zwischenliegender Isolierschicht bei Mehrschichtigkeit aufweist, welche jeweils selektiv über Vias (25) miteinander verbunden sind.
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mehrere Halbleiterschaltungsmodule (31) in einem Parallelprozess hergestellt werden, welche in einem nachfolgenden Prozessschritt in Modulstreifen (18) oder einzelne Halbleiterschaltungsmodule (31) separiert werden.
DE10234951A 2002-07-31 2002-07-31 Verfahren zur Herstellung von Halbleiterschaltungsmodulen Expired - Fee Related DE10234951B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10234951A DE10234951B4 (de) 2002-07-31 2002-07-31 Verfahren zur Herstellung von Halbleiterschaltungsmodulen
US10/630,632 US7074696B1 (en) 2002-07-31 2003-07-29 Semiconductor circuit module and method for fabricating semiconductor circuit modules
SG200304194A SG117453A1 (en) 2002-07-31 2003-07-29 Semiconductor circuit module and method for fabricating semiconductor circuit modules
CNB03152365XA CN1235275C (zh) 2002-07-31 2003-07-30 半导体模块及制造半导体模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10234951A DE10234951B4 (de) 2002-07-31 2002-07-31 Verfahren zur Herstellung von Halbleiterschaltungsmodulen

Publications (2)

Publication Number Publication Date
DE10234951A1 DE10234951A1 (de) 2004-02-12
DE10234951B4 true DE10234951B4 (de) 2009-01-02

Family

ID=30128558

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10234951A Expired - Fee Related DE10234951B4 (de) 2002-07-31 2002-07-31 Verfahren zur Herstellung von Halbleiterschaltungsmodulen

Country Status (4)

Country Link
US (1) US7074696B1 (de)
CN (1) CN1235275C (de)
DE (1) DE10234951B4 (de)
SG (1) SG117453A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
SG107595A1 (en) 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
KR100609011B1 (ko) * 2003-12-05 2006-08-03 삼성전자주식회사 웨이퍼 레벨 모듈 및 그의 제조 방법
US20050249945A1 (en) * 2004-05-10 2005-11-10 Wen Kun Yang Manufacturing tool for wafer level package and method of placing dies
DE102004058413B4 (de) * 2004-10-26 2006-10-19 Advanced Chip Engineering Technology Inc. Verfahren zur Herstellung einer Chipgroßen Packungsstruktur
US7400037B2 (en) 2004-12-30 2008-07-15 Advanced Chip Engineering Tachnology Inc. Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP
TWI289914B (en) * 2005-08-17 2007-11-11 Via Tech Inc Bumpless chip package
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
WO2008137511A1 (en) 2007-05-04 2008-11-13 Crossfire Technologies, Inc. Accessing or interconnecting integrated circuits
TWI339865B (en) * 2007-08-17 2011-04-01 Chipmos Technologies Inc A dice rearrangement package method
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
CN101567326B (zh) * 2008-04-24 2013-04-17 相互股份有限公司 印刷电路板及其形成方法
US8466550B2 (en) * 2008-05-28 2013-06-18 Agency For Science, Technology And Research Semiconductor structure and a method of manufacturing a semiconductor structure
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
US8502390B2 (en) * 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
TWI475651B (zh) * 2011-08-02 2015-03-01 Global Unichip Corp 半導體裝置與相關方法
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
EP2769409A1 (de) 2011-10-03 2014-08-27 Invensas Corporation Ansatz zur minimierung von multichip-drahtverbindungen mit orthogonalen fenstern
JP5887414B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0187195A2 (de) * 1984-12-28 1986-07-16 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines modularen Schaltkreises
US5497033A (en) * 1993-02-08 1996-03-05 Martin Marietta Corporation Embedded substrate for integrated circuit modules

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US5937512A (en) * 1996-01-11 1999-08-17 Micron Communications, Inc. Method of forming a circuit board
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US6727576B2 (en) * 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
US6721469B2 (en) * 2001-12-06 2004-04-13 Chiral Photonics, Inc. Chiral in-fiber adjustable polarizer apparatus and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0187195A2 (de) * 1984-12-28 1986-07-16 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines modularen Schaltkreises
US5497033A (en) * 1993-02-08 1996-03-05 Martin Marietta Corporation Embedded substrate for integrated circuit modules

Also Published As

Publication number Publication date
DE10234951A1 (de) 2004-02-12
SG117453A1 (en) 2005-12-29
US7074696B1 (en) 2006-07-11
CN1235275C (zh) 2006-01-04
CN1477688A (zh) 2004-02-25

Similar Documents

Publication Publication Date Title
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102008045744B4 (de) Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102004001829A1 (de) Halbleitervorrichtung
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE10228593A1 (de) Elektronisches Bauteil mit einer Gehäusepackung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE10238781A1 (de) Halbleitervorrichtung
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE102014111533A1 (de) Chipanordnung
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee