DE102014111533A1 - Chipanordnung - Google Patents

Chipanordnung Download PDF

Info

Publication number
DE102014111533A1
DE102014111533A1 DE201410111533 DE102014111533A DE102014111533A1 DE 102014111533 A1 DE102014111533 A1 DE 102014111533A1 DE 201410111533 DE201410111533 DE 201410111533 DE 102014111533 A DE102014111533 A DE 102014111533A DE 102014111533 A1 DE102014111533 A1 DE 102014111533A1
Authority
DE
Germany
Prior art keywords
chip
flexible
carrier
wiring layer
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201410111533
Other languages
English (en)
Inventor
Georg Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014111533A1 publication Critical patent/DE102014111533A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/105—Mechanically attached to another device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung (100) vorgesehen sein, wobei die Chipanordnung (100) Folgendes enthalten kann: einen ersten Träger (102); mindestens einen Chip (106), der über dem ersten Träger (102) angeordnet ist; eine flexible Struktur (108) mit einer Verdrahtungsschichtstruktur (108m); und eine Kontaktstruktur (104), die zwischen dem ersten Träger (102) und der Verdrahtungsschichtstruktur (108m) angeordnet ist, wobei der mindestens eine Chip (106) über die Verdrahtungsschichtstruktur (108m) und die Kontaktstruktur (104) elektrisch an den ersten Träger (102) gekoppelt ist.

Description

  • Verschiedene Ausführungsformen betreffen im Allgemeinen eine Chipanordnung. Im Allgemeinen kann ein Chip derart auf eine Platine, beispielsweise eine Leiterplatte oder jegliche andere geeignete Art von elektronischer Platine, dass der Chip auf eine erwünschte Art und Weise betrieben werden kann. Daher kann der Chip elektrisch mit der Platine verbunden sein, d. h. der Chip kann beispielsweise Chipkontakte enthalten und die Platin kann Platinenkontakte enthalten, wobei die Chipkontakte des Chips elektrisch leitend an die Platinenkontakte der Platine gekoppelt sein können. Da die Dichte elektronischer Bauteile auf einer Platine aufgrund der schnellen Entwicklung der Halbleitertechnologie und/oder aufgrund Abnehmens der Merkmalgröße elektronischer Strukturen jedoch rasch zunehmen kann, sind mehrere Aspekte bei der Gestaltung einer Platine und einer entsprechenden Aufbringungstechnologie für einen oder mehr Chips in Betracht zu ziehen, beispielsweise Raumausnutzung, Kosteneffizienz, Beständigkeit, elektronische Eigenschaften und dergleichen.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung vorgesehen sein, wobei die Chipanordnung Folgendes enthalten kann: einen ersten Träger; mindestens einen Chip, der über dem ersten Träger angeordnet ist; eine flexible Struktur, die eine Verdrahtungsschichtstruktur enthält; und eine Kontaktstruktur, die zwischen dein ersten Träger und der Verdrahtungsschichtstruktur angeordnet ist, wobei der mindestens eine Chip über die Verdrahtungsschichtstruktur und die Kontaktstruktur elektrisch an den ersten Träger gekoppelt ist.
  • Gemäß verschiedenen Ausführungsformen kann der mindestens eine Chip zusätzlich direkt über die Verdrahtungsschichtstruktur elektrisch an den ersten Träger gekoppelt sein.
  • Gemäß verschiedenen Ausführungsformen können die Kontaktstruktur und der mindestens eine Chip über derselben Oberfläche des ersten Trägers angeordnet sein. Gemäß verschiedenen Ausführungsformen kann der mindestens eine Chip eine erste Fläche enthalten, die am ersten Träger angebracht ist; wobei der mindestens eine Chip eine Chipkontaktstruktur enthalten kann, die auf einer zweiten Fläche des mindestens einen Chips angeordnet ist, wobei die zweite Fläche der ersten Fläche gegenüberliegt; und wobei die Chipkontaktstruktur dazu konfiguriert sein kann, den mindestens einen Chip elektrisch (beispielsweise leitend) mit der Verdrahtungsschichtstruktur der flexiblen Struktur zu verbinden.
  • Gemäß verschiedenen Ausführungsformenkann der erste Träger als Leiterplatte konfiguriert sein. Ferner kann der erste Träger ein Laminatmaterial und einen oder mehr Trägerkontakte enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur mehrere Kontakte enthalten. Gemäß verschiedenen Ausführungsformen können die Kontakte der mehreren Kontakte voneinander getrennt sein, wodurch eine Spaltstruktur zwischen den Kontakten der mehreren Kontakte vorgesehen ist.
  • Gemäß verschiedenen Ausführungsformen kann eine Kontaktstruktur der flexiblen Struktur eine Grid-Array-Kontaktstruktur enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Grid-Array-Kontaktstruktur eine Land-Grid-Array-Kontaktstruktur enthalten.
  • Gemäß verschiedenen Ausführungsformenkann die mindestens eine flexible Verdrahtungsschichtstruktur mechanisch an die Kontakte der mehreren Kontakte gekoppelt sein, wobei mindestens ein Teil der Spaltstruktur von der flexiblen Verdrahtungsschichtstruktur frei sein kann.
  • Gemäß verschiedenen Ausführungsformen kann der mindestens eine Chip zwischen der flexiblen Struktur und dem Träger angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann die Chipkontaktstruktur eines von einem Ball Grid Array, einem Pin Grid Array oder einem Stud Bump Array enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur mindestens einen Träger der folgenden Gruppe von Trägern enthalten: eine Folie; ein Band; eine mit einem Dielektrikum abgedeckte Metallfolie; eine harzbeschichtete Metallfolie; ein harzbeschichtetes Metallband; eine mit Polyimid abgedeckte Metallfolie; und einen flexiblen, mit Polyimid abgedeckten Siliciumträger.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur mindestens eine Metallfolie (eine oder mehr Metallfolien) mit mindestens einem des Folgenden enthalten: eine Schicht oder einen Schichtstapel mit einer Eisenlegierung, eine Schicht oder einen Schichtstapel mit Edelstahl, eine Schicht oder einen Schichtstapel mit einer Legierung mit niedrigem CTE, eine Schicht oder einen Schichtstapel mit Legierung, eine Schicht oder einen Schichtstapel mit kupferplattierter Legierung, eine Schicht oder einen Schichtstapel mit Pernifer 36, eine Schicht oder einen Schichtstapel mit einer kupferbasierten Legierung, eine Schicht oder einen Schichtstapel mit CuFe2P und eine Schicht oder einen Schichtstapel mit CuAg.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur ein Material enthalten und kann die flexible Struktur (in Form und Größe) dazu konfiguriert sein, eine plastische und/oder elastische Verformung zum Auffangen einer mechanischen Last, beispielsweise aufgrund einer thermischem Ausdehnung des ersten Trägers, durchzuführen.
  • Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur als eine flexible Umverteilungsstruktur (beispielsweise Einfächern oder Ausfächern) konfiguriert sein, die den mindestens einen Chip elektrisch mit dem ersten Träger verbindet.
  • Gemäß verschiedenen Ausführungsformen kann mindestens eine Fläche des Chips, die dem ersten Träger zugekehrt ist, mindestens teilweise thermisch an den ersten Träger gekoppelt (beispielsweise geklebt oder gelötet) sein.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur eine wärmeleitende Kühlkörperstruktur aufweisen, die thermisch an den mindestens einen Chip gekoppelt ist (beispielsweise wärmeleitend gekoppelt).
  • Gemäß verschiedenen Ausführungsformen kann der mindestens eine Chip eine Unterhöckermetallisierung (auch bezeichnet als Under Bump Metallisierung) enthalten, die den mindestens einen Chip elektrisch mit der Verdrahtungsschichtstruktur verbindet.
  • Gemäß verschiedenen Ausführungsformen kann die Unterhöckermetallisierung zwischen dem mindestens einen Chip und der flexiblen Struktur angeordnet sein.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung Höcker enthalten, die an den mindestens einen Chip gekoppelt sind.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur mehrere Schichten enthaften.
  • Gemäß verschiedenen Ausführungsformen kann eine Chipanordnung Folgendes enthalten: eine Leiterplatte mit einer Kontaktstruktur, die auf einer ersten Oberfläche der Leiterplatte angeordnet ist; mindestens einen Chip, der über der ersten Oberfläche der Leiterplatte angeordnet ist; und mindesten eine flexible Verdrahtungsschichtstruktur; wobei der mindestens eine Chip über die mindestens eine flexible Verdrahtungsschichtstruktur elektrisch leitend an die Kontaktstruktur der Leiterplatte gekoppelt sein kann. Gemäß verschiedenen Ausführungsformen kann die flexible Verdrahtungsschichtstruktur einen zweiten Träger und eine Verdrahtungsstruktur enthalten; wobei die Verdrahtungsstruktur beispielsweise eine oder mehr Metallleitungen und/oder einen oder mehr Kontakte enthalten kann.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur der Leiterplatte mehrere Kontakte enthalten, die von der Leiterplatte vorstehen (beispielsweise von der oberen Oberfläche der Leiterplatte, die dem mindestens einen Chip zugekehrt ist), wobei die Kontakte der mehreren Kontakte voneinander getrennt sein können, wodurch ein Spalt zwischen jeweils benachbarten Kontakten der mehreren Kontakte vorgesehen ist.
  • Gemäß verschiedenen Ausführungsformen kann die mindestens eine flexible Verdrahtungsschichtstruktur mechanisch an jeden Kontakt der mehreren Kontakte gekoppelt sein, und mindestens ein Teil des Spalts zwischen jeweils benachbarten Kontakten der mehreren Kontakte kann von der flexiblen Verdrahtungsschichtstruktur frei sein.
  • Gemäß verschiedenen Ausführungsformen kann die mindestens eine flexible Verdrahtungsschichtstruktur als flexible Folie oder flexibles Band konfiguriert sein.
  • Gemäß verschiedenen Ausführungsformen kann eine flexible Folie oder ein flexibles Band eine Stärke unter ungefähr 150 μm, beispielsweise unter ungefähr 100 μm, beispielsweise unter ungefähr 60 μm aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der mindestens eine Chip einen ersten Chip und einen zweiten Chip beinhalten; ferner kann die mindestens eine flexible Verdrahtungsschichtstruktur eine erste flexible Verdrahtungsschichtstruktur und eine zweite flexible Verdrahtungsschichtstruktur beinhalten; wobei der erste Chip über der ersten Oberfläche der Leiterplatte angeordnet sein kann und über die erste flexible Verdrahtungsschichtstruktur elektrisch leitend mit der Kontaktstruktur der Leiterplatte verbunden sein kann, und wobei der zweite Chip über der ersten Oberfläche der Leiterplatte angeordnet sein kann und über die zweite flexible Verdrahtungsschichtstruktur elektrisch leitend mit der Kontaktstruktur der Leiterplatte verbunden sein kann.
  • Ferner kann gemäß verschiedenen Ausführungsformen der erste Chip über der ersten Oberfläche der Leiterplatte angeordnet sein und kann die erste Verdrahtungsschichtstruktur über einer oberen Oberfläche des ersten Chips, die von der Leiterplatte weggekehrt ist, angeordnet sein, wobei der zweite Chip über der ersten Verdrahtungsschichtstruktur angeordnet sein kann und die zweite Verdrahtungsschichtstruktur über einer oberen Oberfläche des zweiten Chips, die von der Leiterplatte weggekehrt ist, angeordnet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann der mindestens eine Chip mehrere Chips beinhalten; und die Chips der mehreren Chips können übereinander zum Ausbilden eines Chipstapels gestapelt sein, wobei der Chipstapel über die mindestens eine flexible Verdrahtungsschichtstruktur elektrisch leitend mit der Leiterplatte verbunden sein kann.
  • Gemäß verschiedenen Ausführungsformen kann der mindestens eine Chip in der flexiblen Verdrahtungsschichtstruktur eingebettet sein.
  • Gemäß verschiedenen Ausführungsformen kann der Chip mindestens eine Fläche enthalten, die mindestens teilweise thermisch an den ersten Träger gekoppelt ist, beispielsweise über ein Lotmaterial oder einen wärmeleitenden Klebstoff.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur, die zwischen dem ersten Träger und der Verdrahtungsschichtstruktur angeordnet ist, als ein Teil des ersten Trägers erachtet werden oder kann mindestens ein Teil der Kontaktstruktur als ein Teil des ersten Trägers erachtet werden. Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur, die zwischen dem ersten Träger und der flexiblen Verdrahtungsschichtstruktur angeordnet ist, als ein Teil der flexiblen Struktur oder der flexiblen Verdrahtungsschichtstruktur erachtet werden oder kann mindestens ein Teil der Kontaktstruktur als ein Teil der flexiblen Struktur oder der flexiblen Verdrahtungsschichtstruktur erachtet werden.
  • Gemäß verschiedenen Ausführungsformen kann die leitende flexible Struktur elektrisch leitend und/oder mechanisch mit mindestens einem Kontakt der Verdrahtungsschichtstruktur verbunden sein. Gemäß verschiedenen Ausführungsformen kann die flexible Struktur ein oder mehr Durchgangslöcher enthalten, die elektrisch leitend mit mindestens einem Kontakt der Kontaktstruktur verbunden sind. Gemäß verschiedenen Ausführungsformen kann die flexible Struktur ein oder mehr Durchgangslöcher enthalten.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen in den verschiedenen Ansichten durchwegs auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, stattdessen wird im Allgemeinen das Veranschaulichen der Prinzipien der Erfindung betont. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben; es zeigen:
  • 1 eine Chipanordnung in einer Seitenansicht oder Querschnittansicht gemäß verschiedenen Ausführungsformen;
  • 2 eine Chipanordnung in einer Seitenansicht oder Querschnittansicht gemäß verschiedenen Ausführungsformen;
  • 3A und 3B jeweils eine detaillierte Ansicht einer Chipanordnung auf verschiedenen Temperaturen gemäß verschiedenen Ausführungsformen;
  • 4A eine Chipanordnung in einer Seitenansicht oder Querschnittansicht gemäß verschiedenen Ausführungsformen;
  • 4B eine Obenansicht einer flexiblen Struktur, die eine Verdrahtungsschichtstruktur enthält, welche in einer Chipanordnung enthalten ist, gemäß verschiedenen Ausführungsformen;
  • 5A und 5B jeweils eine Chipanordnung in einer Seitenansicht oder Querschnittansicht gemäß verschiedenen Ausführungsformen;
  • 6 eine Seitenansicht oder Querschnittansicht einer Chipanordnung, die mehrere Chips enthält, welche auf einem Träger angeordnet sind, gemäß verschiedenen Ausführungsformen;
  • 7 eine Seitenansicht oder Querschnittansicht einer Chipanordnung, die mehrere Chips enthält, welche auf einem Träger angeordnet sind, gemäß verschiedenen Ausführungsformen;
  • 8 eine Chipanordnung in einer Seitenansicht oder Querschnittansicht gemäß verschiedenen Ausführungsformen;
  • 9A bis 9D jeweils eine flexible Struktur in einer Seitenansicht oder Querschnittansicht gemäß verschiedenen Ausführungsformen;
  • 10 ein schematisches Ablaufdiagramm eines Verfahrens zum Herstellen einer Chipanordnung gemäß verschiedenen Ausführungsformen; und
  • 11 einen Chip oder ein Plättchen, der/das auf herkömmliche Art und Weise über ein Ball Grid Array und eine Unterfüllungsschicht auf eine Leiterplatte aufgebracht ist.
  • Die folgende detaillierte Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die veranschaulichend spezifische Details und Ausführungsformen zeigen, in denen die Erfindung ausgeführt werden kann.
  • Das Wort ”beispielhaft” ist hierin in der Bedeutung von ”dient als Beispiel, Modell oder Veranschaulichung” benutzt. Jede Ausführungsform oder Gestaltung, die hierin als ”beispielhaft” beschrieben ist, ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen zu verstehen.
  • Das Wort ”über”, das hinsichtlich eines abgeschiedenen Materials benützt ist, welches ”über” einer Seite oder Oberfläche ausgebildet ist, kann hierin in der Bedeutung benutzt sein, dass das abgeschiedene Material ”direkt auf”, beispielsweise in direktem Kontakt mit, der besagten Seite oder Oberfläche ausgebildet ist. Das Wort ”über”, das hinsichtlich eines abgeschiedenen Materials benutzt ist, welches ”über” einer Seite oder Oberfläche ausgebildet ist, kann hierin in der Bedeutung benutzt sein, dass das abgeschiedene Material ”indirekt auf” der besagten Seite oder Oberfläche ausgebildet ist, wobei eine oder mehr zusätzliche Schichten zwischen der besagten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind.
  • Der Begriff ”seitlich”, der hierin hinsichtlich der ”seitlichen” Ausdehnung einer Struktur (oder eines Trägers) benutzt ist, kann hierin in der Bedeutung einer Ausdehnung in einer Richtung parallel zur Oberfläche eines Trägers benutzt sein. Das bedeutet, dass eine Oberfläche eines Trägers (beispielsweise eine Oberfläche eines Substrats, eine Oberfläche eines Wafers oder die Hauptverarbeitungsfläche einer anderen Art Träger, z. B. einer Leiterplatte) als Bezug dienen kann, gewöhnlich als Hauptverarbeitungsfläche bezeichnet. Ferner kann der Begriff „Breite”, der hinsichtlich der „Breite” einer Struktur (eines Chips oder eines Trägers) benutzt ist, hierin in der Bedeutung der seitlichen Ausdehnung einer Struktur benutzt sein. Ferner kann der Begriff „Höhe”, der hinsichtlich einer Höhe einer Struktur (oder eines Strukturelements) benutzt ist, hierin in der Bedeutung einer Ausdehnung einer Struktur entlang einer Richtung, die senkrecht zur Oberfläche eines Trägers (beispielsweise senkrecht zur Hauptverarbeitungsfläche eines Trägers) verläuft, benutzt sein.
  • Im Allgemeinen können verschiedene Verfahren zum Aufbringen eines Chips auf einer Platine und zum elektrischen Verbinden eines Chips mit einer Platine verfügbar sein, wobei die spezifische Aufbringungstechnologie vom Anwendungsgebiet abhängen kann und ferner mindestens einer der folgenden Aspekte in Überlegung gezogen werden kann: die Kosten, die elektronischen Eigenschaften, die benutzten Materialien, die Betriebstemperaturen des Chips und/oder der Platine, die Kontaktdichte der Chipkontakte, die mit der Platine verbunden werden sollen, der Strom, der den Chip und/oder die Platine betrieben werden soll, die Wärmeableitung vom Chip und/oder der Platine, die Länge der Metallleitungen, die den Chip mit der Platine verbinden, der Abstand der Metallleitungen, die den Chip mit der Platine verbinden und dergleichen. Jede der verschiedenen unterschiedlichen Verfahren, die gewöhnlich zum Aufbringen des Chips auf einer Platine, beispielsweise Aufbringen eines Chips auf einer Leiterplatte (PCB), kann die Benutzung einer angepassten Aufbringungsstruktur beinhalten, die während des Betriebs des Chips auf der Platine und/oder während des Zusammenbauens des Chips und der Platine unter mindestens einem des Folgenden leiden kann: eine verminderte Wärmeableitung vom Chip aufgrund der Benutzung von Formmaterial, eine begrenzte Stromtransportkapazität aufgrund kleiner Platinenkontakte, eine verminderte mechanische Robustheit aufgrund der Benutzung weicher und flexibler Platinenkontakte, eine komplexe Kontaktstruktur, die das Erfordernis nach sich zieht, spezielle individualisierte (nicht standardisierte) Aufbringungsausstattung zu benutzen, ein großer Abstand der Metallleitungen aufgrund einer geringen Präzession während des Zusammenbaus (beispielsweise durch komplexe Gestaltung verursacht), Gestaltungseinschränkungen auf plane Oberflächen, die verarbeitet werden, und/oder eine ungenügende Kompensation von Wärmebelastung aufgrund der unterschiedlichen Wärmekoeffizienten der Materialien der Platine und des Chips.
  • 11 zeigt eine herkömmliche Chipanordnung, die über eine herkömmliche Aufbringungstechnologie ausgebildet und/oder gestaltet ist, wobei die herkömmliche Chipanordnung 1100 Folgendes enthalten kann: ein Ball Grid Array 1104, das auf einer Oberfläche einer Leiterplatte 1102 angeordnet ist und einen Chip 1106, beispielsweise über Chipkontakte, direkt mit einer Leiterplatte 1102 verbindet, beispielsweise über die Platinenkontakte, wobei der verbleibende Raum 1110 zwischen dem Chip 1106 und der Leiterplatte 1102 mit einem Unterfüllungsmaterial 1108 gefüllt sein kann. Da die Lotkugeln des Ball Grid Array 1104 starr mit der Leiterplatte 1102 und mit dem Chip 1106 verbunden sein können, oder da die Leiterplatte 1102 starr mit dem Chip 1106 über das Ball Grid Array 1104 verbunden sein kann, können thermisch induzierte Belastung und/oder thermisch induzierte Spannung in die Chipanordnung 1100 eingeleitet sein. Veranschaulichend kann eine mechanische Last aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten des Chips und der Leiterplatte (oder aufgrund des thermischen Ausdehnungsverhaltens, beispielsweise der Änderung der Größe (z. B. Breite) des Chips und der Änderung der Größe der Leiterplatte aufgrund einer Temperaturänderung) in die Chipanordnung 1100 eingeleitet sein.
  • Wie in 11 gezeigt, kann ein Chip 1106 über das Ball Grid Array an die Leiterplatte gelötet sein. Der Chip kann Silicium enthalten, beispielsweise mit einem thermischen Ausdehnungskoeffizienten von ungefähr 3 ppm/°K, und die Leiterplatte kann ein Platinenmaterial enthalten, beispielsweise FR-4 (ein glasverstärktes Epoxidlaminat) oder BT (eine Verbindung auf Grundlage von Bismalimid (B) und Triazinharz (T)), wobei das Platinenmaterial beispielsweise einen thermischen Ausdehnungskoeffizienten von ungefähr 13 ppm/°K (für BT) und 16 ppm/°K (für FR-4) aufweisen kann. Anders gesagt der thermische Ausdehnungskoeffizient des Chips 1106 während einer Temperaturänderung derart vom thermischen Ausdehnungskoeffizienten der Leiterplatte 1102 abweichen, beispielsweise kleiner sein, dass eine direkte Verbindung zwischen dem Chip und der Leiterplatte fehleranfällig sein kann, z. B. die Lotkugeln aufgrund der thermisch induzierten mechanischen Last abgerissen werden können. Der Chip kann sich beispielsweise auf einer Temperatur von ungefähr 250°C an die Leiterplatte anlöten; daher kann auf kleineren Temperaturen als 250°C Belastung und/oder Spannung in die herkömmliche Chipanordnung 1100 eingeleitet sein, wie durch die Kräfte 1111 dargestellt, die in 11 gezeigt sind. Die Kräfte 1111 können für eine abnehmende Temperatur größer werden, und die Kräfte 1111 können für die äußeren Lotkugeln 1104a, 1104b größer werden. Daher können sich während des Zusammenbaus mindestens die äußeren Lotkugeln 1104a, 1104b ablösen oder die Verbindung mit mindestens einem des Chips und der Leiterplatte verlieren; und daher kann der Chip unter Nutzung einer derartigen üblichen Aufbringungstechnologie nicht sachgemäß mit der Leiterplatte in Kontakt gebracht werden, wie unter Bezugnahme auf 11 beschrieben.
  • Wie im Folgenden beschrieben kann gemäß verschiedenen Ausführungsformen eine Chipanordnung vorgesehen sein, wobei die Chipanordnung einen Chip (oder beispielsweise ein Plättchen oder eine integrierte Schaltung) und einen Träger (oder beispielsweise eine Platine, eine elektronische Platine, eine leiterplatte) enthalten kann. Gemäß verschiedenen Ausführungsformen kann der Chip direkt mit dem Träger verbunden sein und über eine flexible Verdrahtungsstruktur elektrisch leitend mit dem Träger verbunden sein. Veranschaulichend kann die flexible Verdrahtungsstruktur als Einschubstruktur konfiguriert sein, die zwischen dem Chip und dem Träger zum elektrischen Verbinden des Chips mit dem Träger angeordnet ist (oder beispielsweise zum Aufbringen des Chips auf dem Träger über die flexible Verdrahtungsstruktur und elektrischen Verbinden des Chips mit dem Träger), wobei aufgrund der Flexibilität der Verdrahtungsstruktur die Verdrahtung eine mechanische Last aufnehmen kann, der die Chipanordnung infolge unterschiedlichen thermischen Ausdehnungsverhaltens des Trägers und des Chips ausgesetzt ist. Daher kann die elektrische Verbindung zwischen dem Chip und dem Träger durch die unterschiedlichen thermischen Ausdehnungskoeffizienten des Trägers und des Chips (oder das unterschiedliche thermische Ausdehnungsverhalten des Materials, das im Träger enthalten ist (beispielsweise ein Laminat (FR-4)) und des Materials, das im Chip enthalten ist (beispielsweise Silicium)) nicht beeinflusst werden.
  • Die Konfiguration und/oder die Gestaltung der Chipanordnung, wie hierin beschrieben, kann die Nutzung von Standardkontakten auf dem Träger ermöglichen, beispielsweise SMT-(Surface Mounted Technology-)Kontakte (beispielsweise Lotkontakte oder Kontaktflächen) und/oder THT-(Through Hole Technology)Kontakte (beispielsweise metallisierte Durchgangslöcher), wobei die Chipanordnung großen Temperaturänderungen standhalten kann. Infolgedessen kann der Träger, der Chip und die flexible Struktur, die in der Chipanordnung enthalten ist, unter Berücksichtigung anderer Aspekte als der thermisch induzierten Last gestaltet sein, beispielsweise kann die Nutzung einer flexiblen Struktur, wie hierin beschrieben, das allgemein auftretende Problem umgehen, dass die beinhalteten Materialien und die Aufbringungsgestaltung einer Chipanordnung hauptsächlich unter Berücksichtigung der thermischen Ausdehnung des Trägermaterials (beispielsweise Laminate, Harz, Epoxid, Polytetrafluorethylen (PTFE) und dergleichen) und Materials der aufzubringenden Bauteile (beispielsweise Halbleitermaterialien, Glas, Keramik, Silicium, die beispielsweise in Bauteilen wie Plättchen, Chips und/oder integrierten Schaltungen enthalten sind) bei Halbleiteraufbringungstechnologie oder Verpackungstechnologie gestaltet werden müssen.
  • Wie in 1 dargestellt, kann gemäß verschiedenen Ausführungsformen eine Chipanordnung 100 vorgesehen sein, wobei die Chipanordnung 100 Folgendes enthalten kann: einen ersten Träger 102; mindestens einen Chip 106, der über dem ersten Träger 102 angeordnet ist; eine flexible Struktur 108 mit einer Verdrahtungsschichtstruktur 108m; und eine Kontaktstruktur 104, die zwischen dem ersten Träger 102 und der Verdrahtungsschichtstruktur 108m (oder zwischen dem ersten Träger 102 und der flexiblen Struktur 108) angeordnet sein kann, wobei der mindestens eine Chip 106 über die Verdrahtungsschichtstruktur 108m und die Kontaktstruktur 104 elektrisch leitend an den ersten Träger 102 gekoppelt sein kann
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 den Chip 106 enthalten, der auf den Träger 102 aufgebracht ist, wobei der Chip 106 beispielsweise mindestens eines der Folgenden enthalten kann: eine integrierte Schaltung (beispielsweise eine digitale integrierte Schaltung oder eine analoge integrierte Schaltung), einen Logikchip, einen Speicherchip, einen Prozessor, einen Mikroprozessor, einen digitalen Signalprozessor, einen Sensor, eine Leistungsverwaltungsschaltung, einen Operationsverstärker, ein System-on-a-chip (SOC), eine anwendungsspezifische integrierte Schaltung (ASIC), ein Field Programmable Gate Array (FPGA), eine Mikrosteuerung und jegliche andere elektronische Schaltung, die auf einem Träger, beispielsweise einer Leiterplatte, aufgebracht sein soll.
  • Gemäß verschiedenen Ausführungsformen kann der erste Träger 102 mindestens eines der Folgenden enthalten: eine Platine, eine elektronische Platine, eine Leiterplatte, eine bestückte Leiterplatte (PCA), eine bestückte Leiterplatte (PCBA), eine Keramikverdrahtungsplatte, ein Direct Copper Bonded-(DCB-)Substrat oder jeglichen anderen geeigneten Träger zum Aufbringen eines Chips. Unter Bezugnahme darauf kann der erste Träger 102 gemäß verschiedenen Ausführungsformen mindestens ein Material aus der folgenden Gruppe von Materialien enthalten: ein Laminat, ein kupferplattiertes Laminat, Kupfer (beispielsweise eine Kupferfolie), ein Harz, Epoxid, harzimprägniertes Gewebe im B-Zustand (Prepreg), FR-4, BT, eine Keramik und dergleichen.
  • Gemäß verschiedenen Ausführungsformen kann, da die Chipanordnung 100 eine flexible Struktur 108 und eine (beispielsweise flexible) Verdrahtungsschichtstruktur 108m enthalten kann, die den Chip 106 mit dem ersten Träger 102 verbindet, das Trägermaterial und/oder die Art des Trägers 102, der in der Chipanordnung 100 enthalten ist, nicht auf einen spezifischen thermischen Ausdehnungskoeffizienten (CTE – coefficient of thermal expansion) beschränkt sein, der durch den thermischen Ausdehnungskoeffizienten des Chips 106 definiert ist.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 104, beispielsweise ein Teil der Kontaktstruktur 104 auf oder nahe dem ersten Träger 102, zumindest eines der Folgenden enthalten: einen oder mehr Kontakte, eine oder mehr Kontaktflächen, einen oder mehr SMT-Kontakte, einen oder mehr Lotkontakte oder Lotkontaktflächen, einen oder mehr THT-Kontakte, ein oder mehr metallisierte Durchgangslöcher.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 104, beispielsweise ein Teil der Kontaktstruktur 104 auf oder nahe der flexiblen Struktur 108, mindestens eines der Folgenden enthalten: eine oder mehr Lotkugeln, eine oder mehr Lotperlen, einen oder mehr Stifte, ein Lotkugel-Array, ein Ball Grid Array (BGA), ein Pin Grid Array (PGA) oder jegliche andere geeignete Art Kontaktstruktur, beispielsweise enthaltend einen starren Kontakt oder mehrere starre Kontakte, die von der flexiblen Struktur 108 vorstehen, beispielsweise ein Stud Bump Array.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 104 zum elektrischen Verbinden der Verdrahtungsschichtstruktur 108m (und damit ebenfalls den Chip 106) mit elektronischen Bauteilen, die über und/oder in dem ersten Träger 102 angeordnet sind, konfiguriert, beispielsweise derart, dass der Chip 106 durch den ersten Träger 102 betrieben sein kann. Anders gesagt kann der erste Träger 102 ein oder mehr elektronische Bauteile enthalten, die beispielsweise zum Betreiben des Chips 106 konfiguriert sind, wobei der Chip 106 über die Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 und die Kontaktstruktur 104 elektrisch mit dem einen oder mehr Bauteilen verbunden ist.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 104 zum mechanischen Stützen der flexiblen Struktur 108 und/oder zum mechanischen Stützen der Verdrahtungsschichtstruktur 108m konfiguriert sein. Anders gesagt kann die flexible Struktur und/oder die Verdrahtungsschicht mechanisch der Kontaktstruktur 104 verbunden und/oder durch sie gestützt sein.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 einen flexiblen zweiten Träger 108c und eine Verdrahtungsschichtstruktur 108m enthalten, wobei die Verdrahtungsschichtstruktur 108m durch den flexiblen zweiten Träger 108c gestützt sein kann. Ferner kann der flexible zweite Träger 108c beispielsweise eine strukturierte dielektrische Struktur oder eine strukturierte dielektrische Schichtstruktur 108c und eine elektrisch leitende Materialstruktur 108m enthalten, wobei die elektrisch leitende Materialstruktur 108m die Verdrahtung zum elektrisch leitenden Verbinden des Chips 106 mit dem ersten Träger 102 und/oder zum elektrisch leitenden Verbinden des Chips 106 mit der Kontaktstruktur 104 und/oder beispielsweise zum elektrisch. leitenden Verbinden des Chips 106 mit dem ersten Träger 102 über die Kontaktstruktur 104 vorsehen kann.
  • Ferner kann der zweite Träger 108c der flexiblen Struktur 108 gemäß verschiedenen Ausführungsformen mindestens einen Träger aus der folgenden Gruppe von Trägern enthalten: eine Folie, ein Band, eine harzbeschichtete Metallfolie, eine Polymerfolie, ein Polymerband, einen flexiblen Siliciumträger, eine Harzfolie, ein Harzband, eine dielektrische Folie, ein dielektrisches Band, eine Einbettungsstruktur, eine Folie oder ein Band mit einem dielektrischen Material und eine Metallfolie oder ein Metallband, die/das durch ein dielektrisches Material abgedeckt ist. Gemäß verschiedenen Ausführungsformen, wie hierin beschrieben, kann eine Folie oder ein Band eine Stärke mindestens entlang einer räumlichen Richtung von unter ungefähr 1 mm, beispielsweise unter ungefähr 500 μm, beispielsweise unter ungefähr 200 μm, beispielsweise unter ungefähr 100 μm, beispielsweise unter ungefähr 50 μm aufweisen, abhängig vom Material der Folie oder des Bands. Gemäß verschiedenen Ausführungsformen kann der zweite Träger 108c, der die Verdrahtungsschichtstruktur 108m stützt und/oder die flexible Struktur 108 vorsieht, eine derartige Form (beispielsweise eine spezifische (geringe) Stärke) aufweisen und/oder ein derartiges Material (beispielsweise ein spezifisch flexibles Material, beispielsweise ein Polymer, beispielsweise ein Metall) aufweisen, dass der zweite Träger 108c flexibel sein kann.
  • Gemäß verschiedenen Ausführungsformen kann sich der Begriff „flexibel”, wie hierin benutzt, auf die mechanischen Eigenschaften der jeweiligen Struktur (beispielsweise den zweiten Träger 108c und/oder die flexible Struktur 108) beziehen. Unter Bezugnahme darauf kann eine flexible Struktur wiederholte Verformung entlang mindestens einer räumlichen Richtung beispielsweise ohne Beschädigen der Struktur ermöglichen, beispielsweise kann die flexible Struktur auf eine mechanische Last mit einer elastischen Verformung reagieren, beispielsweise permanenter elastischer Verformung. Dies kann Tausende mechanische Belastungs- und -entlastungszyklen ohne erhebliche plastische Verformung ermöglichen. Beispielsweise gilt dies für den während des Zyklus erforderlichen Krümmungsradius der flexiblen Struktur. Gemäß verschiedenen Ausführungsformen kann sich der Begriff „starr”, wie hierin benutzt, auf die mechanischen Eigenschaften der jeweiligen Struktur beziehen, beispielsweise ein starrer Kontakt oder eine Kontaktstruktur. Ein starrer zweiter Träger kann am erforderlichen Krümmungsradius scheitern, entweder, indem er zu hohe Belastung erzeugt, oder durch Zerbrechen. Im Allgemeinen sollte eine verhältnismäßig leichte Verformbarkeit der Strukturen vorgesehen sein, um das Auftreten zu großer mechanischer Kräfte zu vermeiden.
  • Offensichtlich ist, da alle Strukturen abhängig von der Form und dem Material der Strukturen eine spezifische Flexibilität und Steifheit aufweisen können, der Begriff „Flexibilität” hierin beispielsweise zum Beschreiben benutzt, dass eine flexible Struktur auf eine mechanische Last, die durch eine thermische Ausdehnung oder thermische Kompression des ersten Trägers 102, der Kontaktstruktur 104, der zusätzlichen Kontaktstruktur 108s der flexiblen Struktur 108 und/oder des Chips 106 eingeleitet ist, mit einer wesentlichen Änderung der Form, Größe und/oder Position reagiert, beispielsweise kann die flexible Struktur auf eine ausgeübte mechanische Last mit einer wesentlichen Verschiebung reagieren. Die flexible Struktur kann beispielsweise eine seitliche Verschiebung der Kontakte der Kontaktstruktur 104 durch eine elastische Verformung auffangen, beispielsweise durch Biegen und/oder Ringeln, sodass die Chipanordnung 100 einer Temperaturänderung standhalten kann, ohne Schaden zu nehmen.
  • Wie in 1 gezeigt können die Kontaktstruktur 104 und der Chip 106 gemäß verschiedenen Ausführungsformen über derselben Oberfläche 102s des ersten Trägers 102 angeordnet (eingerichtet) sein. Ferner kann der Chip 106 mit einer ersten Fläche 106b an der oberen Oberfläche 102s des ersten Trägers 102 angebracht sein, beispielsweise gelötet oder geklebt. Ferner kann der Chip 106 eine Chipkontaktstruktur enthalten, die an einer zweiten Fläche 106s des Chips 106 angeordnet ist, wobei die zweite Fläche 106s des Chips 106 der ersten Fläche 106b des Chips 106 gegenüberliegt.
  • Gemäß verschiedenen Ausführungsformen kann die Chipkontaktstruktur zum elektrischen Verbinden des Chips 106 mit der Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 konfiguriert sein.
  • Gemäß verschiedenen Ausführungsformen kann die Chipkontaktstruktur mindestens eines der Folgenden enthalten: eine oder mehr Lotkugeln, eine oder mehr Lotperlen, einen oder mehr Stifte, eine oder mehr Kontaktflächen, ein Lotkugel-Array, ein Ball Grid Array (BGA), ein Pin Grid Array (PGA), ein Kontaktflächen-Array oder jegliche andere geeignete Art Kontaktstruktur, die beispielsweise den Chip 106 mit der flexiblen Struktur 108 und/oder der Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 verbindet (siehe 4A und 4B).
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 mechanisch an den Chip 106 gekoppelt sein, beispielsweise an die zweite Fläche 106s des Chips, die vom ersten Träger 102 weggekehrt ist. Ferner kann die flexible Struktur 108 einen flexiblen zweiten Träger 108c enthalten, wobei der flexible zweite Träger 108c mechanisch an den Chip 106 gekoppelt sein kann, beispielsweise an die zweite Fläche 106s des Chips, die vom ersten Träger 102 weggekehrt ist. Ferner kann die flexible Struktur 108 eine Verdrahtungsschichtstruktur 108m enthalten, wobei die Verdrahtungsschichtstruktur 108m mechanisch an den Chip 106 gekoppelt sein kann, beispielsweise an die zweite Fläche 106s des Trägers, die vom ersten Träger 102 weggekehrt ist. Ferner kann die Verdrahtungsschichtstruktur 108m mechanisch an den Chip 106 gekoppelt sein, beispielsweise an die zweite Fläche 106s des Chips, die vom ersten Träger 102 weggekehrt ist, und elektrisch an den Chip 106 gekoppelt sein, beispielsweise an einen oder mehr Chipkontakte, die auf der zweiten Fläche 106s des Chips angeordnet sind, welche vom ersten Träger 102 weggekehrt ist.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 mechanisch an den ersten Träger 102 gekoppelt sein, beispielsweise an die obere Oberfläche 102s des ersten Trägers 102, die dem Chip 106 zugekehrt ist. Ferner kann die flexible Struktur 108 einen flexiblen zweiten Träger 108c enthalten, wobei der flexible zweite Träger 108c mechanisch an den ersten Träger 102 gekoppelt sein kann, beispielsweise an die obere Oberfläche 102s des ersten Trägers 102, die dem Chip 106 zugekehrt ist. Ferner kann die flexible Struktur 108 eine Verdrahtungsschichtstruktur 108m enthalten, wobei die Verdrahtungsschichtstruktur 108m mechanisch an den ersten Träger 102 gekoppelt sein kann, beispielsweise an die obere Oberfläche 102s des ersten Trägers 102, die dem Chip 106 zugekehrt ist. Ferner kann die Verdrahtungsschichtstruktur 108m mechanisch an den ersten Träger 102 gekoppelt sein, beispielsweise an die obere Oberfläche 102s des ersten Trägers 102, die dem Chip 106 zugekehrt ist, und elektrisch leitend an den ersten Träger 102 gekoppelt sein, beispielsweise an einen oder mehr Trägerkontakte oder an eine Kontaktstruktur 104, die beispielsweise auf der oberen Oberfläche 102s des ersten Trägers 102, die dem Chip 106 zugekehrt ist, angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 mechanisch an die Kontaktstruktur 104 gekoppelt sein, beispielsweise an einen oder mehr Kontakte, die auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sind, welche dem Chip 106 zugekehrt ist. Ferner kann die flexible Struktur 108 einen flexiblen zweiten Träger 108c enthalten, wobei der flexible zweite Träger 108c mechanisch an die Kontaktstruktur 104 gekoppelt sein kann, beispielsweise an einen oder mehr Kontakte, die auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sind, welche dem Chip 106 zugekehrt ist. Ferner kann die flexible Struktur 108 eine Verdrahtungsschichtstruktur 108m enthalten, wobei die Verdrahtungsschichtstruktur 108m mechanisch an die Kontaktstruktur 104 gekoppelt sein kann, beispielsweise an einen oder mehr Kontakte, die auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sind, welche dem Chip 106 zugekehrt ist. Ferner kann die Verdrahtungsschichtstruktur 108m mechanisch an die Kontaktstruktur 104 gekoppelt sein, beispielsweise an einen oder mehr Kontakte, die auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sind, welche dem Chip 106 zugekehrt ist, und elektrisch leitend an die Kontaktstruktur 104 gekoppelt sein, beispielsweise an einen oder mehr Kontakte, die auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sind, welche dem Chip 106 zugekehrt ist.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 106 auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sein, wobei die Kontaktstruktur 104 auf der oberen Oberfläche 102s des ersten Trägers 102 seitlich neben dem Chip 106 angeordnet sein kann oder die Kontaktfläche 104 über einem ersten Bereich auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sein kann, wobei der Chip 106 über dem ersten Bereich auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sein kann, beispielsweise über der Kontaktstruktur 104, wie beispielsweise in 5B gezeigt.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 mehrere Chips enthalten, wobei beispielsweise jeder Chip der mehreren Chips über der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sein kann, wie bereits unter Bezugnahme auf den Chip 106 beschrieben. Anders gesagt kann die flexible Struktur 108, die die Verdrahtungsschichtstruktur 108m enthält, mehrere Chips 106 elektrisch mit einem ersten Träger 102 verbinden, beispielsweise mit einer oder mehr Kontaktflächen, die auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sind.
  • Wie in 2 dargestellt, kann die Kontaktstruktur 104 gemäß verschiedenen Ausführungsformen mehrere Kontakte 104a, 104b, 104c enthalten. Ein, mehrere oder alle Kontakte der mehreren Kontakte 104a, 104b, 104c können mechanisch an den ersten Träger 102 gekoppelt sein und beispielsweise elektrisch leitend an eine Trägerverdrahtungssturktur gekoppelt sein, die im ersten Träger 102 angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann einer, mehrere oder alle Kontakte 104a, 104b, 104c von der oberen Oberfläche 102s des ersten Trägers 102 vorstehen. Dadurch kann, da die Kontakte der mehreren Kontakte 104a, 104b, 104c voneinander getrennt sein können, eine Spaltstruktur (beispielsweise mehrere Spalte) 110a, 110b zwischen den Kontakten der mehreren Kontakte 104a, 104b, 104c vorgesehen sein. Veranschaulichend ist mindestens ein Spalt zwischen zwei benachbarten Kontakten 104a, 104b der Kontaktstruktur 104 und zwischen der elektrisch isolierenden Schicht 106 vorgesehen, die über den Kontakten der mehreren Kontakte 104a, 104b, 104c angeordnet (und/oder mechanisch damit verbunden) ist Anders gesagt kann die Kontaktstruktur 104 eine Spaltstruktur 110a, 110b enthalten, sodass ein oder mehr Spalte zwischen der Kontaktstruktur 104 und der flexiblen Struktur 108 vorgesehen sein können, wobei die flexible Struktur 108 über der Kontaktstruktur 104 angeordnet sein kann. Daher ist gemäß verschiedenen Ausführungsformen ein freier Raum vorgesehen, der eine Verschiebung der flexiblen Struktur 108 zum Auffangen einer mechanischen Last vorsieht, der die flexible Struktur 108 und/oder die Verdrahtungsschichtstruktur 108m aufgrund einer thermisch eingeleiteten Ausdehnung 102e des ersten Trägers 102 unterzogen ist.
  • Veranschaulichend können sich die relativen Positionen der Kontakte 104a, 104b, 104c bezüglich des Chips 104 und/oder bezüglich der flexiblen Struktur 108 entlang einer seitlichen Richtung 101 aufgrund einer thermischen Ausdehnung 102e des ersten Trägers 102, die durch eine Temperaturänderung verursacht ist, ändern, da die Kontakte 104a, 104b, 104c starr mit dem ersten Träger 102 verbunden sein können.
  • Wie in 3A und 3B gezeigt, kann sich der Abstand zwischen zwei benachbarten Kontakten 104a, 104b der Kontaktstruktur 104 erhöhen oder abnehmen, was für Temperaturwechselbeanspruchung typisch sein kann. 3A zeigt den ersten Träger 102 auf einer ersten Temperatur, beispielsweise auf einer Aufbringungstemperatur von ungefähr 250°C, da der Zusammenbau der Chipanordnung 100 auf einer Temperatur im Bereich von ungefähr 100°C bis ungefähr 400°C stattfinden kann, beispielsweise auf einer Temperatur im Bereich von ungefähr 180°C bis ungefähr 350°C, beispielsweise auf einer Temperatur von ungefähr 250°C. Auf dieser ersten Temperatur können ein erster Kontakt 104a und ein zweiter Kontakt 104b (beispielsweise zwei benachbarte Kontakte der mehreren Kontakte, die in der Kontaktstruktur 104 enthalten sind) einen ersten Abstand 302a zueinander aufweisen, beispielsweise entlang einer Seitenrichtung 101 parallel zur oberen Oberfläche 102s des ersten Trägers 102. Auf der ersten Temperatur kann die flexible Struktur 108 eine erste Form aufweisen, beispielsweise wie in 3A gezeigt.
  • 3B zeigt den ersten Träger 102 auf einer zweiten Temperatur, beispielsweise auf Raumtemperatur oder auf einer Temperatur, die unter der Aufbringungstemperatur liegt, beispielsweise auf einer Betriebstemperatur des Chips 106. Auf dieser Temperatur können der erste Kontakt 104a und der zweite Kontakt 104b (beispielsweise zwei benachbarte Kontakte der mehreren Kontakte, die in der Kontaktstruktur 104 enthalten sind) einen zweiten Abstand 302b zueinander aufweisen, beispielsweise entlang einer Seitenrichtung 101 parallel zur oberen Oberfläche 102s des ersten Trägers 102, wobei der zweite Abstand 302b beispielsweise kleiner als der erste Abstand 302a sein kann, da der erste Träger 102 aufgrund der Temperaturänderung beispielsweise schrumpfen kann. Auf der zweiten Temperatur kann die flexible Struktur 108 eine zweite Form aufweisen, beispielsweise wie in 3B gezeigt.
  • Veranschaulichend kann die Form der flexiblen Struktur 108 vom Abstand zwischen dem ersten Kontakt 104a und dem zweiten Kontakt 104b abhängen, da die flexible Struktur 108 an den Kontakten 104a, 104b befestigt sein kann. Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108, da die flexible Struktur 108 flexibel ist, wie vorher beschrieben, ihre Form gemäß der Temperaturänderung und, im Zusammenhang mit der Temperaturänderung, der Änderung der relativen Positionen des einen oder mehr Kontakte der Struktur 104 ändern. Der Spalt 110a zwischen dem ersten Kontakt 104a und dem zweiten Kontakt 104b kann einen Raum vorsehen, sodass die flexible Struktur 108 ihre Form ändern kann. Unter Bezugnahme darauf kann ein Teil der flexiblen Struktur 108 an die Kontakte der Kontaktstruktur 104 gekoppelt sein, wobei ein anderer Teil der flexiblen Struktur 108 über dem Spalt zwischen jeweils benachbarten Kontakten der Kontaktstruktur 104 angeordnet sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 dazu imstande sein, ihre Form zu ändern, kann beispielsweise flexibel sein, und daher kann die flexible Struktur 108 die thermische Ausdehnung und/oder das thermische Schrumpfen des ersten Trägers 102, der flexiblen Struktur 108 selbst und/oder des Chips 106 ausgleichen, die durch eine Temperaturänderung verursacht ist, beispielsweise Erhitzen oder Kühlen. Wie in 3A und 3B gezeigt, kann die flexible Struktur 108, die die Verdrahrungsschichtstruktur 108m enthält, auf beiden beliebig dargestellten Temperaturen den Chip 106 elektrisch mit dem ersten Träger 102 verbinden. Ferner kann mindestens ein Teil des Spalts 110a oder der Spaltstruktur frei von der flexiblen Struktur sein, um einen Raum für die flexible Struktur 108 zum Ändern ihrer Form vorzusehen.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100, wie hierin beschrieben, einen Zusammenbau des Chips 106 und des ersten Trägers 102 (beispielsweise Aufbringen des Chips 106 auf der PCB 102) auf einer ersten Temperatur (siehe 3A) und anschließendes Abkühlen des Chips 106 auf eine zweite Temperatur (siehe 3B) ermöglichen, wobei die Kontakte der Kontaktstruktur 104 ihre elektrische Verbindung mit dem Chip 106 und/oder dem ersten Träger 102 nicht verlieren können. Ferner kann gemäß verschiedenen Ausführungsformen aufgrund einer thermisch eingeleiteten mechanischen. Last, beispielsweise der Last, die vom ersten Träger 102 über die Kontaktstruktur 104 auf die flexible Struktur 108 übertragen ist, nicht zerbrechen und/oder nicht beschädigt werden. Ferner können der eine oder mehr Kontakte der Kontaktstruktur 104 starr (oder massiv) sein, beispielsweise Lotkugeln, die eine verbesserte elektrische Verbindung, beispielsweise ein verbessertes Hochfrequenzverhalten der Kontaktstruktur 104, im Vergleich zu den gewöhnlich benutzten dünnen und/oder flexiblen Kontakten auf der PCB ermöglichen.
  • Gemäß verschiedenen Ausführungsformen kann der thermische Ausdehnungskoeffizient des Materials der flexiblen Struktur 108 (beispielsweise entlang einer Seitenrichtung) beispielsweise an den thermischen Ausdehnungskoeffizienten des Materials des Chips (beispielsweise Silicium mit einem thermischen Ausdehnungskoeffizienten von ungefähr 3 ppm/°K) angepasst sein. Der thermische Ausdehnungskoeffizient des Materials der flexiblen Struktur 108 kann sich beispielsweise im Bereich von ungefähr 3 ppm/°K bis ungefähr 13 ppm/°K befinden, beispielsweise im Bereich von ungefähr 4 ppm/°K bis ungefähr 8 ppm/°K, beispielsweise im Bereich von ungefähr 5 ppm/°K. Daher kann die elektrische Verbindung zwischen dem Chip 106 und der flexiblen Struktur 108 (der Verdrahtungsschichtstruktur 108m) nicht durch ein thermisches Schrumpfen des ersten Trägers 102 nach dem Aufbringen des Chips 106 auf den ersten Träger 102 auf hohen Temperaturen (beispielsweise ungefähr 250°C) beeinflusst sein.
  • Im Gegensatz dazu kann der erste Träger 102 während des Abkühlens der Chipanordnung 100 nach dem Aufbringen des Chips 106 auf den ersten Träger 102 auf hohen Temperaturen (beispielsweise 250°C) schrumpfen, da der erste Träger 102 ein Material mit einem thermischen Ausdehnungskoeffizienten von ungefähr 15 ppm/°K enthalten kann. Daher kann die flexible Struktur 108 aufgrund der Verbindung mit den starren Kontakten während des Abkühlens der Chipanordnung 100, nachdem das Aufbringen (Löten) des Chips ausgeführt wurde, komprimiert und/oder verformt werden. Wenn beispielsweise der Abstand 302a zwischen zwei benachbarten Kontakten 104a, 104b der Kontaktstruktur 104 im Bereich von ungefähr 1 mm liegen kann, kann während eines Abkühlens von einer ersten Temperatur von 260°C auf –40°C (beispielsweise mit einer CTE-Differenz von ungefähr 12 ppm/K zwischen dem Träger 102 und der flexiblen Struktur 108) die Kompression der flexiblen Struktur 108 im Bereich von ungefähr 3 μm liegen (was eine relative Kompression von ungefähr 3 μm/1 mm ist), wobei die Kompression beispielsweise durch die Flexibilität der flexiblen Struktur 108 ausgeglichen werden kann, wie beispielhaft in 3A und 3B gezeigt.
  • 4A zeigt beispielhaft eine schematische Querschnittansicht der Chipanordnung 100.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 106 am ersten Träger 102 über eine Verbindungsschicht 112, die zwischen dem Chip 106 und dem ersten Träger 102 angeordnet ist, auf den ersten Träger 102 aufgebracht sein (beispielsweise durch mechanisches Verbinden damit). Die Verbindungsschicht 112 kann mindestens eines eines Klebstoffs oder Lots enthalten. Gemäß verschiedenen Ausführungsformen kann der Chip an den ersten Träger 102 geklebt oder gelötet sein. Dabei kann der Chip 106 mit einer ersten Fläche 106b des Chips am ersten Träger 102 angebracht sein, beispielsweise durch Löten oder Kleben der ersten Fläche 106b des Chips 106 an die obere Oberfläche 102s des ersten Trägers 102.
  • Ferner kann der Chip gemäß verschiedenen Ausführungsformen eine Chipkontaktstruktur 114 mit einem oder mehr Chipkontakten 114a, 114b, 114c enthalten, wobei die Chipkontakte 114a, 114b, 114c elektrisch leitend mit der Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 verbunden sind, um den Chip 106 elektrisch leitend mit der Verdrahtungsschicht 108m der flexiblen Struktur 108 zu verbunden und dadurch den Chip 106 elektrisch leitend über den einen oder mehr Kontakte 104a, 104b, 104c der Kontaktstruktur 104 mit dem ersten Träger 102 zu verbinden. Gemäß verschiedenen Ausführungsformen können die Kontakte 104a, 104b, 104c, die auf der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sind, und die Chipkontakte 114a, 114b, 114c mindestens eines eines Ball Grid Arrays und eines Pin Grid Arrays enthalten, wie bereits beschrieben.
  • 4B zeigt beispielhaft eine schematische Querschnittansicht der Chipanordnung 100 gemäß der Chipanordnung 100, die in 4A gezeigt ist.
  • Gemäß verschiedenen Ausführungsformen können die flexible Struktur 108 und/oder die flexible Verdrahtungsschichtstruktur 108m als flexible Umverteilungsstruktur konfiguriert sein, die den mindestens einen Chip 106 und den ersten Träger 102 elektrisch miteinander verbinden. Daher kann ein erster Teil 108a der Verdrahtungsschichtstruktur 108m den ersten Chipkontakt 114a elektrisch mit dem ersten Trägerkontakt 104a verbinden, ein zweiter Teil 108b der Verdrahtungsschichtstruktur 108m den zweiten Chipkontakt 114b elektrisch mit dem zweiten Trägerkontakt 104b verbinden und ein dritter Teil 108c der Verdrahtungsschichtstruktur 108m den dritten Chipkontakt 114c elektrisch mit dem dritten Trägerkontakt 104c verbinden. Im Allgemeinen können die flexible Struktur 108 und die flexible Verdrahtungsstruktur 108m einen oder mehr Chipkontakte 114 elektrisch mit einem oder mehr Platinenkontakten 104 (oder Kontakten 104 des Trägers 102) verbinden. Ferner können gemäß verschiedenen Ausführungsformen die flexible Struktur 108 und die flexible Verdrahtungsschichtstruktur 108m dazu konfiguriert sein, einen oder mehr Chipkontakte, die in einer ersten Strukturierung angeordnet sind, elektrisch mit einem oder mehr Platinenkontakten 104 zu verbinden, die in einer zweiten Strukturierung angeordnet sind, wobei beispielsweise die zweite Strukturierung von der ersten Strukturierung abweichen kann.
  • Ferner kann gemäß verschiedenen Ausführungsformen die erste Fläche 106b des Chips 106, die dem ersten Träger 102 zugekehrt ist, mindestens teilweise thermisch an den ersten Träger 102 gekoppelt sein, beispielsweise über die Verbindungsschicht 112 oder über die Lotschicht 112 oder über die thermisch leitende Klebstoffschicht 112. Dies kann Wärmeableitung aus dem Chip 106 verbessern, da die Wärme auf den ersten Träger 102 übertragen werden kann.
  • Ferner kann die flexible Struktur 108 gemäß verschiedenen Ausführungsformen zusätzlich als Wärmeverteilungsschicht dienen, wodurch die Wärmeableitung aus dem Chip 106 verbessert ist.
  • Ferner kann der Chip 106 gemäß verschiedenen Ausführungsformen eine Unterhöckermetallisierung 116 enthalten, die beispielsweise Lothöcker zum elektrischen Verbinden des mindestens einen Chips mit der Verdrahtungsschichtstruktur enthalten.
  • Ferner kann eine Anhaftungsverbesserungsstruktur und/oder eine Verschmutzungsschutzinnenfüllung zwischen dem Chip 106 und der flexiblen Schicht 108 angeordnet sein (nicht gezeigt).
  • 5A stellt eine Chipanordnung 100 gemäß verschiedenen Ausführungsformen dar, wobei die Chipanordnung 100 mehr als einen Chip 106 enthalten kann, beispielsweise zwei Chips 106. Ferner kann die Chipanordnung 100 mehr als zwei Chips enthalten, beispielsweise drei, vier, fünf, sechs, sieben, acht, neun, zehn oder mehr als zehn Chips.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 eine Mehrchipanordnung sein, die mehrere Chips 106 enthält, wobei jeder Chip der mehreren Chips 106 über die flexible Struktur 108 mit der Verdrahtungsschichtstruktur 108m elektrisch leitend mit dem ersten Träger 102 verbunden sein kann, wie bereits beschrieben.
  • Wie in 5A dargestellt, kann die flexible Struktur 108 eine Seitenausdehnung aufweisen, die größer als die Seitenausdehnung des Chips 106 ist, wobei die flexible Struktur 108 beispielsweise als aufgefächerte Struktur konfiguriert sein kann oder eine aufgefächerte Struktur enthalten kann. Wie in 5A dargestellt und bereits unter Bezugnahme auf 3A und 3B beschrieben, kann die flexible Struktur 108 verformt sein, wobei sie beispielsweise eine gewölbte Form, eine gewellte Form, eine geriffelte Form und dergleichen aufweisen kann, da die flexible Struktur 108 mit einer flachen Form an der Kontaktstruktur 104 und/oder am ersten Träger 102 auf hohen Temperaturen aufgebracht sein kann, beispielsweise auf Temperaturen, die das Löten der Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 an die Kontaktstruktur 104 ermöglichen, und die flexible Struktur 108 kann aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten des ersten Trägers 102 und der flexiblen Struktur 108 komprimiert sein, sodass die flexible Struktur 108 dadurch einer mechanischen Last unterzogen sein kann, dass die Kontaktstruktur 104 starr mit der Kontaktstruktur 104 verbunden ist.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 104 (oder die Kontaktstruktur 104 der flexiblen Struktur 108) als Metal-Ball Grid Array (M-BGA) konfiguriert sein. Ferner kann die flexible Struktur 108 eine Folie mit einer Stärke unter ungefähr 50 μm enthalten. Ferner kann die dargestellte Konfiguration der Chipanordnung 100 eine hohe Chipauffächerung über die Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 und die Kontaktstruktur 104 ermöglichen. Gemäß verschiedenen Ausführungsformen kann mindestens ein Teil der flexiblen Struktur 108 als Kühlkörper konfiguriert sein, wobei sie beispielsweise ein Metall enthält. Ferner können die Chips 106 der Chipanordnung 100 an den ersten Träger 102 geklebt, gesintert oder gelötet sein, um eine verbesserte thermische Kopplung an den ersten Träger 102 vorzusehen.
  • Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 aufgrund der kurzen Metallleitungen, die in der Chipanordnung 100 genutzt sind (beispielsweise in der Verdrahtungsschichtstruktur 108m enthalten), und aufgrund des Streifenleitungskonzepts der Chipanordnung 100 eine hohe elektrische und thermische Leistungsfähigkeit vorsehen.
  • Ferner kann das Ausbilden der Chipanordnung 100 eine Wafer-Scale-Zusammenbauverarbeitung enthalten. Gemäß verschiedenen Ausführungsformen kann die Chipanordnung 100 nachbesserbar sein, da beispielsweise keine Unterfüllung zum Anbringen des Chips 106 am ersten Träger 102 notwendig sein kann.
  • Aufgrund der einfachen Verarbeitung kann die Chipanordnung 100 preiswert sein und/oder kostengünstig erzeugt werden. Ferner kann die Mehrfachchipaufbringungskompatibilität der Chipanordnung 100 verbessert sein. Ferner kann die Konfiguration der Chipanordnung 100, wie hierin gezeigt, gemäß verschiedenen Ausführungsformen die Benutzung eines starren Substratträgers 102 ermöglichen. In anderen Worten, der erste Träger 102 kann ein starrer Träger 102 sein.
  • Ferner kann der Chip 106 eine metallische Rückseite aufweisen, die dem ersten Träger 102 zugekehrt ist, wobei die metallische Rückseite als zusätzlicher Wärmespreizer konfiguriert sein kann, wobei beispielsweise die metallische Rückseite und der Chip 106 auf die Platine 102 geklebt, gesintert oder gelötet sein kann.
  • 5B zeigt eine andere Ausführungsform, bei der ein oder mehr Chips 106 innerhalb der flexiblen Struktur 108 eingebettet sein können, und bei der die flexible Struktur 108 zusammen mit dem eingebetteten einen oder mehr Chips 106 an die Kontaktstruktur 104 und/oder den ersten Träger 102 angebracht sein kann. Dadurch kann die Kontaktstruktur 104 unterhalb des einen oder mehr Chips 106, die über dem ersten Träger 102 angeordnet sind, angeordnet sein. Dadurch kann unter Bezugnahme auf 5A und 5B die flexible Struktur 108 dadurch, dass sie flexibel ist, das Aufbringen von mehreren Chips 106 leicht ermöglichen, beispielsweise von mehreren Chips, bei denen mindestens ein Chip der mehreren Chips eine andere Größe und/oder Stärke als die anderen Chips der mehreren Chips aufweisen kann. Gemäß verschiedenen Ausführungsformen kann der eine oder mehr Chips 106 abgedünnt werden, nachdem der eine oder mehr Chips 106 in der flexiblen Struktur 108 eingebettet wurden, wobei beispielsweise der eine oder mehr Chips 106 über einen Schleifprozess abgedünnt werden kann, möglicherweise gefolgt von einem Siliciumplasmaätzprozess, der durchgeführt wird, nachdem die Front-End-Of-Line-Verarbeitung abgeschlossen wurde, siehe beispielsweise 5B. Die endgültige Stärke der flexiblen Struktur 108 (des flexiblen zweiten Trägers 108c) kann beispielsweise unter ungefähr 100 μm liegen, beispielsweise unter ungefähr 70 μm, beispielsweise unter ungefähr 50 μm, beispielsweise unter ungefähr 35 μm oder beispielsweise unter ungefähr 20 μm.
  • Gemäß verschiedenen Ausführungsformen kann die Kontaktstruktur 104, die den ersten Träger 102 und die flexible Struktur 108 elektrisch verbindet, einen Land Grid Array (LGA) 104 enthalten. In verschiedenen Ausführungsformen kann die Kugelkontaktfläche mit einer dünnen Lotschicht abgedeckt sein oder bloßliegen. Ein LGA 104 kann eine kostengünstige Implementierung einer Kontaktstruktur für den ersten Träger 102 vorsehen. Bei der Implementierung, die ein LGA 104 vorsieht, würden die Kugeln 104, wie in 5B gezeigt, beispielsweise durch LGA-Kontaktstrukturen ersetzt. Dasselbe ist zum Ersetzen der Lotkugeln 104 in 8 möglich.
  • 6 und 7 zeigen verschiedene Ausführungsformen einer Chipanordnung 100 mit mehreren Chips, beispielhaft für zwei Chips 106, 206 dargestellt. Gemäß verschiedenen Ausführungsformen kann, wie in 6 gezeigt, ein erster Chip 106 über der oberen Oberfläche 102s des ersten Trägers 102 angeordnet sein, wobei der erste Chip 106 über eine erste flexible Struktur 108 mechanisch an den ersten Träger 102 gekoppelt sein kann, und wobei der erste Chip 106 über die erste flexible Struktur 108 mit einer ersten flexiblen Verdrahtungsschicht elektrisch an den ersten Träger 102 gekoppelt sein kann; die flexible Struktur 108 kann den ersten Chip 106 über einen oder mehr Kontakte 104a, 104b, 104c, 104d elektrisch leitend mit dem ersten Träger 102 verbinden, wie bereits beschrieben. Ferner kann ein zweiter Chip 206 über dem ersten Chip 106 angeordnet sein, beispielsweise über der ersten flexiblen Struktur 108 des ersten Chips 106. Gemäß verschiedenen Ausführungsformen kann der zweite Chip 206 über eine zweite flexible Struktur 108 mit einer zweiten flexiblen Verdrahtungsschicht elektrisch mit dem ersten Träger 102 verbunden sein, wobei die flexible Struktur 108 den zweiten Chip 206 über einen oder mehr Kontakte 204a, 204b, 204c, 204d elektrisch leitend mit dem ersten Träger 102 verbinden kann, wie bereits beschrieben. Wie dargestellt, kann die flexible Struktur 108 mit einer flexiblen Verdrahtungsschichtstruktur eine optimale Umverteilung der Chipkontakte von einem oder mehr Chips ermöglichen, sodass der eine oder mehr Chips elektrisch leitend mit dem ersten Träger 102 verbunden sein können. Daher kann gemäß verschiedenen Ausführungsformen die Verdrahtung 108m zwischen dem einen oder mehr Chips und dem ersten Träger 102 zum Aufweisen einer optimalen Länge konfiguriert sein, beispielsweise durch Vorsehen der kürzestausführbaren Verbindung. Die Chips 106, 206 können in Größe und Stärke voneinander abweichen. Der erste Chip 106 und/oder der zweite Chip 206 können Siliciumdurchkontaktierungen tragen. Ferner kann der erste Chip 106 über Siliciumdurchkontaktierungen direkt mit dem Träger verbunden sein. Der zweite Chip 206 kann durch die flexible Struktur 108 über Siliciumdurchkontaktierungen direkt mit dem Träger und/oder dem ersten Chip 106 verbunden sein, beispielsweise ohne Nutzung der Kontaktstrukturen 104, 204. In diesem Fall können die Kontaktstrukturen 104, 204 als externer I/O (Eingang/Ausgang) sowie als bessere Stromversorgung der Chips 106, 206 dienen.
  • Unter Bezugnahme auf 7 kann eine Einschubschicht 708 zwischen dem ersten Chip 106 und dem zweiten Chip 206 angeordnet sein, wobei die Einschubschicht 708 derart zum elektrischen Verbinden des ersten Chips 106 und des zweiten Chips 206 konfiguriert sein kann, dass der erste Chip 106 elektrisch mit der flexiblen Struktur 208 verbunden sein kann, die über dem zweiten Chip 206 angeordnet ist. Der erste Chip 106 und/oder der zweite Chip 206 können mit Siliciumdurchkontaktierungen ausgestattet sein. Gemäß verschiedenen Ausführungsformen kann die Einschubschicht 708 gleichartig wie hierin beschrieben für die flexible Struktur 108 konfiguriert sein, wobei die Einschubschicht 708 eine Verdrahtungsstruktur enthalten kann. Unter Bezugnahme auf 7 kann die Einschubschicht 708 außerdem weggelassen sein und/oder ein einstückiges Teil des ersten Chips 106 und/oder des zweiten Chips 206 sein.
  • Wie in 8 dargestellt, kann die flexible Struktur 108 zum Ausgleichen eines vertikalen Versatzes 803 zwischen der zweiten Fläche 106s des ersten Chips 106 und der oberen Oberfläche 104s des einen oder mehreren Kontakte, die in der Kontaktstruktur 104 enthalten sind, konfiguriert sein. Anders gesagt kann die flexible Struktur 108 aufgrund der Flexibilität der flexiblen Struktur 108 ihre Form gemäß den unterliegenden Strukturen (beispielsweise dem Chip 106 und der Kontaktstruktur 104) geändert haben.
  • Ferner kann die flexible Struktur 108 gemäß verschiedenen Ausführungsformen den Chip 106 mindestens teilweise umgeben oder die mehreren Chips mindestens teilweise umgeben. Ferner kann die flexible Struktur 108 dazu imstande sein, unterschiedliche vertikale Versätze 803 auf verschiedenen Höhenebenen. von 102 und/oder seinen Bauteilen (hier nicht gezeigt) auszugleichen. Ferner kann dies das simultane Aufbringen von Chips mit verschiedenen Stärken ermöglichen. Der vertikale Versatzausgleich, der unter Beziehung auf 8 beschrieben ist, kann ebenfalls in anderen Ausführungsformen Anwendung finden, wie hierin beschrieben.
  • 9A bis 9D zeigen jeweils eine detaillierte Ansicht einer flexiblen Struktur 108 gemäß verschiedenen Ausführungsformen. Die flexible Struktur 108 kann eine flexible Verdrahtungsschichtstruktur 108m enthalten, die zum derartigen Umverteilen der Chipkontakte (beispielsweise der Eingang-/Ausgang-(I/O-)Kontaktflächen) eines Chips konfiguriert ist, dass die Chipkontakte in anderen Positionen zugänglich sein können. Anders gesagt kann die flexible Struktur 108 mit einer flexiblen Verdrahtungsschichtstruktur 108m als Umverteilungsschicht (RDL) konfiguriert sein oder dienen. Veranschaulichend kann die flexible Struktur 108 mit der flexiblen Verdrahtungsschichtstruktur 108m eine flexible Metallisierungsschicht oder eine flexible Metallisierungsstruktur sein.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108, die als Umverteilungsschicht konfiguriert ist, eine Seitenausdehnung aufweisen, die größer als die Seitenausdehnung des ersten Chips 106 ist. Ferner kann die flexible Struktur 108 ein Ausfächern oder Einfächern der Chipkontakte ermöglichen, die auf der zweiten Fläche 106s des Chips 106 angeordnet sind, wie vorher beschrieben. Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 208, die als Umverteilungsschicht konfiguriert ist, eine Seitenausdehnung aufweisen, die größer als die Seitenausdehnung des zweiten Chips 206 ist. Ferner kann die flexible Struktur 208 ein Ausfächern oder Einfächern der Chipkontakte ermöglichen, die auf der zweiten Fläche 206s des Chips 206 angeordnet sind, wie vorher beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann es verschiedene Möglichkeiten zum Vorsehen und/oder Konfigurieren einer flexiblen Struktur 108 mit einer Verdrahtungsschichtstruktur 108m geben, wobei mehrere Ausführungsformen im Folgenden beschrieben sind.
  • Gemäß verschiedenen Ausführungsformen kann eine Verdrahtungsschichtstruktur 108m auf einem zweiten Träger 108c angeordnet sein; der zweite Träger 108c kann die Unterstützung für die Verdrahtungsschichtstruktur 108m vorsehen. Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur 108m direkt auf dem zweiten Träger 108c ausgebildet sein, beispielsweise durch Abdecken des zweiten Trägers 108c mit einem elektrisch leitenden Material (oder durch Ausbilden einer Schicht, die ein elektrisch leitendes Material enthält) und durch anschließendes Strukturieren des elektrisch leitenden Materials, wobei das strukturierte, elektrisch leitende Material die Verdrahtungsschichtstruktur 108m auf dem zweiten Träger 108c vorsehen kann. Falls die Verdrahtungsschichtstruktur 108m oder das elektrisch leitende Material direkt auf dem zweiten Träger 108c ausgebildet sein kann, und falls der zweite Träger 108c ein Leiter ist, kann der zweite Träger 108c ein elektrisch isolierendes Material enthalten, sodass die Verdrahtungsschichtstruktur 108m nicht durch den zweiten Träger 108c kurzgeschlossen werden kann. Daher kann der zweite Träger 108c gemäß verschiedenen Ausführungsformen mindestens ein Material aus der folgenden Gruppe von. Materialien enthalten, die Gruppe enthaltend: ein elektrisch isolierendes Material, ein Harz, Epoxid, Imid, Amid, Polyimid oder ein anderes Kunststoffmaterial. Ferner kann der zweite Träger 108c ein elektrisch leitendes Material enthalten, beispielsweise ein Metall (Kupfer, Aluminium, Eisen, Nickel und dergleichen), eine Metalllegierung (beispielsweise Stahl, eine Aluminiumlegierung, eine Kupferlegierung und dergleichen) oder ein metallisches Material, beispielsweise ein elektrisch leitendes Nitrid (beispielsweise Titannitrid); es kann jedoch ein zusätzliches Isolationsmaterial zwischen dem elektrisch leitenden zweiten Träger 108c und der Verdrahtungsschichtstruktur 108m angeordnet sein. Unter Bezugnahme darauf kann der zweite Träger 108c ein Metallband enthalten, das mit einem elektrisch isolierenden Material beschichtet ist, beispielsweise eine harzbeschichtete Kupferfolie, ein Dielektrikum, Polyimid und dergleichen.
  • Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 unter Nutzung typischer Strukturierungsprozesse strukturiert werden, die in der Halbleiterindustrie Anwendung finden, beispielsweise einen Front-End-Of-Line-(FEOL-)Prozess, der beispielsweise mindestens eines des Folgenden beinhaltet: einen Schichtungsprozess zum Ausbilden (z. B. Abscheiden oder Beschichten) einer Maskenschicht oder zum Ausbilden einer Maskenmaterialschicht (beispielsweise durch Spin-Coating eines Resists), einen lithografischen Prozess und einen Entwicklungsprozess zum Strukturieren der Maskenschicht und einen Ätzprozess zum selektiven Ätzen des elektrisch isolierenden Materials, das über dem zweiten Träger 108c ausgebildet ist, zum Vorsehen einer strukturierten, elektrisch leitenden Materialstruktur über dem zweiten Träger 108c, wobei die strukturierte, elektrisch leitende Materialstruktur die Verdrahtungsschichtstruktur 108m ist (oder diese enthalten kann). Ferner kann stattdessen oder zusätzlich dazu semiadditives Plattieren zum Vorsehen einer strukturierten, elektrisch leitenden Materialstruktur angewendet werden. Bei einem semiadditiven Metallisierungs- oder Plattierungsprozess kann eine Saatschicht, beispielsweise eine Metallsaatschicht, zum Aufbauen einer Verdrahtung unter Verwendung von Photoresist und Plattierung genutzt werden. Dadurch kann die Saatschicht danach entfernt werden. Der Metallisierungsprozess oder des Ausbilden der Verdrahtung kann durch einen autokatalytischen Plattierungsprozess oder einen elektrolytischen Plattierungsprozess ausgeführt werden.
  • Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur 108m eine oder mehr Metallleitungen enthalten, wobei jedes Metall beispielsweise einen Chipkontakt des Chips über die Kontaktstruktur 104 elektrisch mit einem Trägerkontakt des ersten Trägers 102 verbinden kann. Daher kann gemäß verschiedenen Ausführungsformen die Anzahl von Metallleitungen, die in der Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 enthalten sind, durch die Anzahl von Chipkontakten des einen oder mehr Chips, die mit dem ersten Träger 102 verbunden werden sollen, und beispielsweise die Anzahl von Verbindungen zwischen den Chipkontakten definiert sein.
  • Wie in 9A und 9B jeweils in einer schematischen Querschnittansicht gezeigt, kann eine flexible Struktur 108 mit einer Verdrahtungsschichtstruktur 108m durch Ausbilden einer Saatschicht 908 über dem zweiten Träger 108c für ein semiadditives Plattieren vorgesehen sein, wobei die Saatschicht 908 eine elektrisch leitende Saatschicht oder eine Galvanotechniksaatschicht sein kann. Anschließend kann eine strukturierte Resistschicht über der Saatschicht ausgebildet werden, beispielsweise unter Anwendung eines Schichtungsprozesses, der eine Resistschicht (ein Photoresist) vorsieht, eines Lithografieprozesses zum teilweises Freilegen der Resistschicht und anschließend Entwickeln der freigelegten Resistschicht und teilweises Abtragen der Resistschicht. Veranschaulichend kann die Saatschicht 908 durch die strukturierte Resistschicht teilweise freigelegt und teilweise abgedeckt sein. Anschließend kann ein elektrochemischer Plattierungsprozess ausgeführt werden (beispielsweise autokatalytisches Plattieren oder elektrolytisches Plattieren), wobei die freigelegte Saatschicht 908 ein Elektrode für das elektrochemische Plattieren vorsehen kann, sodass beispielsweise ein Metall 108m über der dreigelegten Saatschicht 908p abgeschieden werden kann; das Metall 108m kann die Verdrahtungsschichtstruktur vorsehen. Anschließend kann die strukturierte Resistschicht entfernt (abgetragen) werden. Schließlich kann die freigelegte Saatschicht über einen Ätzprozess abgetragen werden. Dies kann das Ausbilden von Verdrahtungsstrukturen mit einer geringen Merkmalsgröße ermöglichen. Gemäß verschiedenen Ausführungsformen kann der zweite Träger 108c ein elektrisch isolierendes Material enthalten, oder mindestens die obere Oberfläche des ersten Trägers 102, die der Verdrahtungsschichtstruktur 108m zugekehrt ist, kann dazu konfiguriert sein, elektrisch isolierend zu sein. Ferner kann die Saatschicht 918 zum Ausbilden von Durchgangslöchern für Verbindungsleitungen 918v von der Verdrahtungsschichtstruktur 108m zum zweiten Träger 108c strukturiert oder strukturiert sein.
  • Alternativ kann, wie in 9C und 9D jeweils in einer schematischen Querschnittansicht gezeigt, eine flexible Struktur 108 mit einer Verdrahtungsschichtstruktur durch Ausbilden einer Basisschicht 918 über dem zweiten Träger 108c, wobei die Basisschicht 918 eine elektrisch isolierende Schicht sein kann oder ein elektrisch isolierendes Material enthalten kann, beispielsweise ein Oxid (Aluminiumoxid), ein Dielektrikum oder ein Polyimid, und Ausbilden einer Verdrahtungsschicht 920 über der Basisschicht 918 vorgesehen sein, wobei die Verdrahtungsschicht 920 ein elektrisch leitendes Material zum Vorsehen der Verdrahtungsschichtstruktur 108m enthalten kann. Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur 108m durch Strukturieren der Verdrahtungsschicht 920, beispielsweise durch Ausbilden einer Maskenschicht über der Verdrahtungsschicht 920, anschließendes Strukturieren der Maskenschicht und anschließendes selektives Abtragen (Ätzen) der Verdrahtungsschicht 920 oder unter Anwendung von semiadditivem Plattieren ausgebildet werden. Ferner kann die Basisschicht 918 zum Ausbilden von Durchgangslöchern für Verbindungsleitungen 918v von der Verdrahtungsschichtstruktur 108m zum zweiten Träger 108c strukturiert oder strukturiert werden. Unter Bezugnahme darauf, kann ein metallischer zweiter Träger 108c für die flexible Struktur 108 benutzt werden, wobei der metallische Träger über die Durchgangslöcher 918v in der Basisschicht 918 verbunden werden kann, sodass der zweite Träger 108c zum elektrischen Erden benutzt werden kann.
  • Ferner kann die Verdrahtungsschichtstruktur 108m gemäß verschiedenen Ausführungsformen unter Anwendung eines Kupferätzprozesses oder eines Aluminiumätzprozesses vorgesehen sein.
  • Gemäß verschiedenen Ausführungsformen kann ein Strukturierungsprozess, wie hierin beschrieben, das Abtragen eines ausgewählten Abschnitts einer Oberflächenschicht oder eines Materials beinhalten. Nachdem eine Oberflächenschicht teilweise abgetragen sein kann, kann eine Struktur (oder eine strukturierte Schicht oder eine strukturierte Oberflächenschicht) über der unterliegenden Struktur zurückbleiben (beispielsweise kann eine Struktur auf einem Träger zurückbleiben). Da mehrere Prozesse in einem Strukturierungsprozess beinhaltet sein können, kann es gemäß verschiedenen Ausführungsformen verschiedene Möglichkeiten zum Ausführen eines Strukturierungsprozesses geben, wobei Aspekte sein können: Auswählen von mindestens einem Abschnitt einer Oberflächenschicht (oder eines Oberflächenmaterials), die abgetragen werden soll, beispielsweise unter Anwendung von mindestens einem Lithografieprozess; und Abtragen der ausgewählten Abschnitte einer Oberflächenschicht, beispielsweise unter Anwendung von mindestens einem Ätzprozess. Ferner kann ein Druckprozess Anwendung finden. Ferner kann ein semiadditiver Plattierungsprozess Anwendung finden, wie bereits beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann das Ausbilden einer Schicht (beispielsweise Abscheiden einer Schicht, Abscheiden eines Materials und/oder Anwenden eines Schichtprozesses), wie hierin beschrieben, außerdem das Ausbilden eines Schichtstapels mit verschiedenen Unterschichten beinhalten, wobei die verschiedenen Unterschichten jeweils verschiedene Materialien beinhalten können. Anders gesagt können verschiedene unterschiedliche Unterschichten in einer abgeschiedenen Schicht enthalten sein und/oder können verschiedene unterschiedliche Bereiche in einer abgeschiedenen Schicht und/oder in einem abgeschiedenen Material enthalten sein. Gemäß Ausführungsformen kann ein Schichtprozess einen chemischen Gasphasenabscheidungsprozess (CVD-Prozess) und/oder einen physikalischen Gasphasenabscheidungsprozess (PVD-Prozess) beinhalten. Ferner kann gemäß verschiedenen Ausführungsformen ein Prozess, der zum Erzeugen einer dünnen Schicht aus einem Metall angewendet werden kann, Plattieren sein, beispielsweise elektrolytisches Plattieren oder autokatalytisches Plattieren.
  • Gemäß verschiedenen Ausführungsformen kann das Vorsehen einer flexiblen Struktur 108 mit einer Verdrahtungsschichtstruktur 108m mindestens einen Schichtprozess und/oder mindestens einen Strukturierungsprozess beinhalten. Gemäß verschiedenen Ausführungsformen kann das Vorsehen einer flexiblen Struktur 108 mit einer Verdrahtungsschichtstruktur das Abscheiden einer Schicht aus einem dielektrischen Material (beispielsweise ein low-k dielektrisches Material, beispielsweise ein Polymer, Polyimid, undotiertes Silikatglas und dergleichen), Ausbilden von Kontaktlöchern an den gewünschten Stellen (beispielsweise unter Anwendung eines Strukturierungsprozesses oder Laserbohren) und Füllen der Kontaktlöcher mit mindestens einem elektrisch leitenden Material (beispielsweise mindestens eines von einem Metall (beispielsweise Aluminium, Kupfer, Eisen, Wolfram, Titan, Molybdän, Gold und dergleichen), einem Metallmaterial (beispielsweise Titannitrid, Platinsilicid, Titansilicid, Wolframsilicid, Molybdänsilicid und dergleichen, elektrisch leitendem Silicium (beispielsweise elektrisch leitendes Polysilicium) und einer Metalllegierung (beispielsweise Aluminium-Silicium-Legierungen, Aluminium-Kupfer-Legierungen, Aluminium-Silicium-Kupfer-Legierungen, Nickellegierungen, beispielsweise Nichrom, Titan-Wolfram-Legierungen, Kupferlegierungen, Eisenlegierungen und dergleichen)) unter Anwendung eines Schichtprozesses beinhalten. Ferner kann gemäß verschiedenen Ausführungsformen das Vorsehen der flexiblen Struktur 108 mit einer Verdrahtungsschichtstruktur 108m das Ausbilden zusätzlicher Schichten beinhalten, beispielsweise als Diffusionssperre (beispielsweise mindestens eines von Molybdän, Platinsilicid, Titansilicid, Wolframsilicid, Molybdänsilicid, Borid und dergleichen enthaltend) oder als Haftvermittler (mindestens eines von Platinsilicid, Titansilicid, Wolframsilicid, Molybdänsilicid und dergleichen enthaltend). Gemäß verschiedenen Ausführungsformen kann das Vorsehen der flexiblen Struktur 108 mit einer Verdrahtungsschichtstruktur das Ausführen eines Abhubprozesses beinhalten, nachdem ein elektrisch leitendes Material über einer strukturierten weichen Maske abgeschieden wurde, wobei die strukturierte weiche Maske abgetragen werden kann und dadurch das elektrisch leitende Material, das über der weichen Maske abgeschieden ist, ebenfalls teilweise abgetragen werden kann.
  • Gemäß verschiedenen Ausführungsformen kann der zweite Träger 108c der flexiblen Struktur 108 eine Stärke (beispielsweise eine Ausdehnung entlang der Richtung 103, wie in den Figuren gezeigt) im Bereich von ungefähr 1 μm bis ungefähr 200 μm, beispielsweise im Bereich von ungefähr 5 μm bis ungefähr 100 μm, beispielsweise im Bereich von ungefähr 5 μm bis ungefähr 50 μm aufweisen. Unter Bezugnahme darauf kann der zweite Träger 108c der flexiblen Struktur 108 eine Folie oder ein Band enthalten (beispielsweise mit einer Stärke unter ungefähr 200 μm), und daher kann der zweite Träger 108c der flexiblen Struktur 108 ein flexibler Träger (oder ein teilweise flexibler Träger entlang mindestens einer räumlichen Richtung) sein. Gemäß verschiedenen Ausführungsformen kann der zweite Träger 108c der flexiblen Struktur 108 mindestens eines der Folgenden enthalten: eine Folie, ein Band, eine Metallfolie, eine harzbeschichtete Metallfolie, ein Metallband, ein harzbeschichtetes Metallband, eine Polymerfolie, ein Polymerband, einen flexiblen Siliciumträger, eine Harzfolie, ein Harzband, eine dielektrische Folie, ein dielektrisches Band, und eine Folie oder ein Band mit Kunststoffmaterial (beispielsweise ein Polymer oder ein organisches Material).
  • Ferner kann der zweite Träger 108c der flexiblen Struktur 108 ein Einbettungsmaterial (wie beispielsweise in 5B gezeigt) oder eine integrierte Schaltung, beispielsweise den Chip selbst, enthalten.
  • Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 eine Stärke (beispielsweise eine Ausdehnung entlang der Richtung 103, wie in den Figuren gezeigt) im Bereich von ungefähr 0.5 μm bis ungefähr 200 μm, beispielsweise im Bereich von ungefähr 1 μm bis ungefähr 100 μm, beispielsweise im Bereich von ungefähr 5 μm bis ungefähr 25 μm aufweisen. Unter Bezugnahme darauf kann die Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 mindestens eines der Folgenden enthalten: eine strukturierte Metallfolie, eine strukturierte Metallband, eine oder mehr Metallleitungen. Ferner kann die Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 als Mehrebenenverdrahtungsstruktur mit einer oder mehr Durchkontaktierungen und/oder Durchgangslöchern konfiguriert sein. Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur 108m mindestens eines der folgenden Materialien enthalten: ein Metall (beispielsweise Aluminium, Kupfer, Wolfram, Titan, Molybdän, Gold und dergleichen), ein Metallmaterial (beispielsweise Titannitrid, Platinsilicid, Titansilicid, Wolframsilicid, Molybdänsilicid und dergleichen) und eine Metalllegierung (beispielsweise Aluminium-Silicium-Legierungen, Aluminium-Kupfer-Legierungen, Aluminium-Silicium-Kupfer-Legierungen, Nichrom, Titan-Wolfram-Legierungen und dergleichen). Unter Bezugnahme darauf kann die Verdrahtungsschichtstruktur 108m (beispielsweise mit einer Stärke unter ungefähr 200 μm) eine flexible Verdrahtungsschichtstruktur 108m (oder eine teilweise flexible Verdrahtungsschichtstruktur 108m entlang mindestens einer räumlichen Richtung) sein.
  • Gemäß verschiedenen Ausführungsformen kann, da die flexible Struktur 108 einen zweiten Träger 108c und eine Verdrahtungsschichtstruktur 108m, die beide dazu konfiguriert sind, flexibel zu sein, enthält, wie vorher beschrieben, die flexible Struktur 108 ebenfalls flexibel sein. Wie hierin beschrieben, können die mechanischen Eigenschaften der flexiblen Struktur 108 durch die Materialien, die in der flexiblen Struktur 108 enthalten sind, und durch die Stärke der flexiblen Struktur 108 (oder beispielsweise durch die Stärke der Materialschichten, die in der flexiblen Struktur 108 enthalten sind) definiert sein. In verschiedenen Ausführungsformen kann die flexible Struktur 108 mehrere Schichten (derselben oder unterschiedlicher Materialien) enthalten oder daraus ausgebildet sein, die außerdem als Mehrschichtstruktur bezeichnet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 mehrere Metallleitungen enthalten, wobei der Abstand zwischen jeweils benachbarten Metallleitungen im Bereich von ungefähr 4 μm bis ungefähr 1000 μm, beispielsweise im Bereich von ungefähr 4 μm bis ungefähr 250 μm, beispielsweise im Bereich von ungefähr 10 μm bis ungefähr 100 μm, beispielsweise im Bereich von ungefähr 10 μm bis ungefähr 30 μm, beispielsweise im Bereich von ungefähr 20 μm liegen kann.
  • Gemäß verschiedenen Ausführungsformen kann die Breite oder die seitliche Ausdehnung (beispielsweise entlang der Richtung 101, wie in den Figuren gezeigt) der flexiblen Struktur 108 und/oder der Verdrahtungsschichtstruktur 108m im Bereich von ungefähr wenigen Millimetern bis ungefähr mehreren Zentimetern oder mehreren Dezimetern, beispielsweise im Bereich von ungefähr 1 mm bis ungefähr 50 mm, beispielsweise im Bereich von ungefähr 1 mm bis ungefähr 40 mm, beispielsweise im Bereich von ungefähr 30 mm liegen.
  • Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur 108m auf Waferebene verarbeitet werden. Ferner kann die Verdrahtungsschichtstruktur 108m mit den I/O-Kontakten des einen oder mehr Chips auf Waferebene verbunden sein.
  • Anders gesagt kann die Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 ein Teil der Metallisierungsstruktur des einen oder mehr Chips 106 sein. Alternativ können gemäß verschiedenen Ausführungsformen der eine oder mehr Chips 106 über Lotkugeln oder Stifthöcker (elektrisch und/oder mechanisch) mit der Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 verbunden sein. Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 eine geharzte Kupferfolie sein. Ferner kann die flexible Struktur 108 mit der Verdrahtungsschichtstruktur 108m eine strukturierte geharzte Kupferfolie sein, wobei das Kupfer zum Vorsehen der Verdrahtungsschichtstruktur 108m teilweise abgetragen sein kann; die Verdrahtungsschichtstruktur 108m kann beispielsweise mehrere Metallleitungen enthalten, die elektrisch voneinander getrennt sind und/oder elektrisch vom zweiten Träger 108c getrennt sind.
  • Wie in 9C und 9D gezeigt, kann eine geharzte Kupferfolie (mit einer Kupferschicht 920 und einer dielektrischen Schicht 918) über dem zweiten Träger 108c (wobei der zweite Träger 108c, beispielsweise eine Eisen/Nickel-Verbindung enthält, eine Metallfolie mit beispielsweise einer Stärke von ungefähr 100 μm sein kann) angeordnet sein, wobei die Kupferschicht 920 der geharzten Kupferfolie über einen Ätzprozess teilweise abgetragen (strukturiert) werden kann, sodass die Verdrahtungsschichtstruktur 108m vorgesehen sein kann. Alternativ kann eine geharzte Aluminiumfolie (mit einer Aluminiumschicht 920 und einer Harzschicht 918) über dem zweiten Träger 108c angeordnet sein. Gemäß verschiedenen Ausführungsformen kann das Vorsehen der flexiblen Struktur 108 mit der Verdrahtungsschichtstruktur 108m mindestens eine von einer Kupferätztechnologie und Aluminiumätztechnologie beinhalten.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108, bevor sie auf einem ersten Träger 102 zum elektrischen Verbinden von mindestens einem Chip 106 mit der Kontaktstruktur 104 aufgebracht werden kann, einem Trimm- und Formprozess unterzogen werden. Dies kann den ersten Träger 102 mit Topografie versehen.
  • 10 stellt schematisch ein Ablaufdiagramm zum Herstellen einer Chipanordnung 100, wie hierin beschrieben, dar; das Verfahren enthaltend; bei 1010, Vorsehen eines ersten Trägers 102 (beispielsweise einer Leiterplatte) mit einer Kontaktstruktur 104, die auf einer oberen Oberfläche 102s des ersten Trägers 102 angeordnet ist; bei 1020, Vorsehen von mindestens einem Chip 106 (einem oder mehr Chips), der über der oberen Oberfläche 102s des ersten Trägers 102 angeordnet wird; und, bei 1030, Vorsehen von mindestens einer flexiblen Verdrahtungsschichtstruktur 108, wobei der mindestens eine Chip 106 über die mindestens eine flexible Verdrahtungsschichtstruktur 108 elektrisch leitend an die Kontaktstruktur 104 gekoppelt werden kann. In verschiedenen Ausführungsformen können Kugeln an der flexiblen Struktur 108 vorgesehen werden. Zudem können in verschiedenen Ausführungsformen Kugeln weggelassen sein und beispielsweise eine LGA-Kontaktstruktur an der flexiblen Struktur 108 vorgesehen werden.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 (und damit die Verdrahtungsschichtstruktur 108m) zum Standhalten einer seitlichen Verschiebung der Kontaktstruktur 104 konfiguriert sein (beispielsweise durch Anpassen der Stärke und der verwendeten Materialien), wobei die Kontaktstruktur 104 mechanisch an die flexible Struktur 108 gekoppelt sein kann, wobei die flexible Struktur 108 beispielsweise zum Durchführen einer Änderung ihrer Position und/oder ihrer Form zum Ausgleichen einer seitlichen mechanischen Last, der sie unterzogen ist, beispielsweise aufgrund einer seitlichen thermischen Ausdehnung oder einem seitlichen thermischen Schrumpfen des ersten Trägers 102, wenn eine Temperaturänderung auftritt, konfiguriert ist.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 (beispielsweise der flexible zweite Träger 108c und/oder die flexible Verdrahtungsschichtstruktur 108m) als thermomechanischer Puffer zwischen Silicium (beispielsweise einem Chip) und Laminat (beispielsweise eine elektronische Platine (beispielsweise eine PCB)) konfiguriert sein; dies kann das Aufbringen eines Chips auf eine Platine ohne Benutzung von Klebstoff und/oder Unterfüllmaterial (wie beispielsweisen üblichen Aufbringungstechnologien verwendet, siehe 11) und/oder ohne Benutzung flexibler Kontakte (wie beispielsweise bei leadframebasierten Verpackungen verwendet) ermöglichen. Im Allgemeinen kann ein Klebstoff oder ein Unterfüllmaterial die Wärmeableitung aus dem Chip oder aus den mehreren Chips während des Betriebs senken, da der Chip durch den Klebstoff oder das Unterfüllmaterial wärmeisoliert sein kann.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 dazu konfiguriert sein, den Ausbau der Chipkontaktanordnung an den Aufbau der Platinenkontaktanordnung anzupassen. Ferner kann die flexible Struktur 108 (beispielsweise der flexible zweite Träger 108c und/oder die flexible Verdrahtungsschichtstruktur 108m) dazu konfiguriert sein, einen (beispielsweise seitlichen) thermischen Ausdehnungskoeffizienten (CTE) im Bereich des thermischen Ausdehnungskoeffizienten des mindestens einen Chips 106 aufzuweisen. Daher können die Chipkontakte niedrige thermisch eingeleitete Spannung und/oder Belastung aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 an die Kontaktstruktur 104 und den mindestens einen Chip 106 auf einer Temperatur angebracht (verbunden) werden, die das Löten von mindestens einem des Chips und der Kontaktstruktur 104 an die flexible Struktur 108 ermöglicht (beispielsweise eine Temperatur im Bereich von ungefähr 100°C bis ungefähr 400°C, beispielsweise von ungefähr 180°C bis ungefähr 350°C, beispielsweise von ungefähr 250°C); daher kann die flexible Struktur 108 auf einer hohen Temperatur in einem belastungsfreien Zustand sein (im Vergleich zu den Betriebstemperaturen der Chipanordnung 100). Während des Abkühlens der Chipanordnung 100, beispielsweise beginnend vom belastungsfreien Zustand auf einer hohen Temperatur auf Raumtemperatur (oder sogar niedrigere Temperaturen), kann die Platine (der erste Träger 102) mehr schrumpfen (oder sich zusammenziehen) als die flexible Struktur 108 (da der CTE der Platine von ungefähr 15 ppm/°K größer als der CTE der flexiblen Struktur von ungefähr 5 ppm/°K sein kann, da der CTE der flexiblen Struktur 108 auf den CTE des mindestens einen Chips 106 angepasst sein kann); daher kann die flexible Struktur 108 aufgrund der starren Kontakte der Kontaktstruktur 104 komprimiert werden. Beispielsweise kann die Kompression der flexiblen Struktur 108 im Bereich von ungefähr 3 μm pro 1 mm für eine Temperaturänderung von ungefähr 260°C bis ungefähr –40°C betragen, wie vorher beschrieben. Es ist zu beachten, dass der CTE-Unterschied von den Materialien und den jeweiligen vorgesehenen Strukturen und Materialien abhängt. Daher ist das obige Beispiel spezifisch und gültig für die spezifischen Strukturen, wie sie oben beschrieben sind. Diese Werte sollten jedoch nicht als einschränkend verstanden werden, und die Werte können in anderen Ausführungsformen wesentlich variieren.
  • Die Konfiguration der Chipanordnung 100, wie hierin beschrieben, kann die Verwendung von Lotkugeln (starre Kontakte) oder LGAs ermöglichen; daher kann gemäß verschiedenen Ausführungsformen die Wärmeübertragung von der flexiblen Struktur 108 auf die Platine gefördert sein; der Aufbringungsprozess kann ausgeführt werden, wie er gewöhnlich für übliche Ball Grid Arrays ausgeführt wird (beispielsweise kann ein Standard-Lötprozess angewendet werden, beispielsweise mit einer bekannten optimalen Stärke von Lotmaterial, das über der Platine abgelagert wird); aufgrund der mechanischen Stabilität der Lotkugeln und/oder der gelöteten Kontakte der Kontaktstruktur 104 kann die Chipanordnung gegenüber einer mechanischen Last robuster sein; und/oder aufgrund der massiven elektrischen Kontakte der Kontaktstruktur 104 (beispielsweise Lotkugeln) können die Hochfrequenzeigenschaften der Chipanordnung 100 verbessert sein.
  • Ferner muss der eine oder mehr Chips 106 der Chipanordnung 100 keinen Flip-Chip-Aufbringungsprozess benötigen, da die elektrische Kontaktierung über die Verdrahtungsschichtstruktur 108m der flexiblen Struktur 108 vorgesehen sein kann; daher kann die gesamte Oberfläche des ersten Trägers 102 zum Vorsehen von Kontakten zum Verbinden der Kontaktstruktur 104 benutzt werden (siehe 5B); und daher können die Chipanordnung 100 und/oder der erste Träger 102 einen besseren und/oder beispielsweise kleineren Formfaktor aufweisen.
  • Ferner kann die Konfiguration der Chipanordnung 100, wie hierin beschrieben, gemäß verschiedenen Ausführungsformen die Verwendung verschiedener Materialien ermöglichen, da die Materialien, die im ersten Träger 102 enthalten sind, nicht gemäß dem CTE des Chips 106 gewählt sein könnten, wobei der erste Träger 102 beispielsweise elektrisch leitende Materialien, ein isoliertes Metallsubstrat mit Kupferkern und/oder Aluminiumkern, elektrisch halbleitende Materialien, elektrisch isolierende Materialen, organische Materialien und/oder anorganische Materialien enthalten kann, die für anschließend ausgeführte Prozesse zum Vorsehen der externen elektrischen Kontakte geeignet sind.
  • Veranschaulichend kann gemäß verschiedenen Ausführungsformen thermomechanische Belastung (und/oder Spannung) durch die flexible Struktur 108 mit der Verdrahtungsschichtstruktur 108m ausgeglichen (gepuffert) werden. Dies kann eine breite Auffächerung (in einem vergrößerten Bereich im Vergleich zu herkömmlichen Lotkugel-Arrays) unter Nutzung eines Lotkugel-Grid-Arrays ermöglichen.
  • Gemäß verschiedenen Ausführungsformen kann die flexible Struktur 108 mit der Verdrahtungsschichtstruktur 108m, beispielsweise wie in 9 gezeigt, auf Wafer- oder Plattenebene oder Streifenebene verarbeitet werden oder mindestens teilweise auf Waferebene verarbeitet werden, was einen kleinen Abstand und das Ausbilden einer Verdrahtungsschichtstruktur 108m mit kostengünstiger hoher Präzision ermöglichen kann.
  • Gemäß verschiedenen Ausführungsformen kann das Nutzen einer starren Kontaktstruktur 104, beispielsweise Lotkugeln, und einer flexiblen Struktur 108 zum elektrischen Verbinden von einem oder mehr Chips mit einer elektronischen Platine (einem Träger 102) das Übertragen einer großen Wärmemenge von dem einen oder mehr Chips auf die elektronische Platine ermöglichen. Ferner kann die flexible Struktur eine Metallstruktur enthalten, die als Kühlkörperstruktur dienen kann; die metallische Kühlkörperstruktur kann mindestens eine Metallfläche enthalten, die zur Umgebung freiliegt, und/oder kann eine oder mehr Kühlrippen enthalten. Gemäß verschiedenen Ausführungsformen kann die Verdrahtungsschichtstruktur 108m der flexiblen Struktur einen oder mehr Chips elektrisch leitend mit einer elektronischen Platine verbinden und kann gleichzeitig dazu konfiguriert sein, Wärme zu verteilen, die durch den einen oder mehr Chips erzeugt ist. In diesem Falle kann die flexible Struktur 108 ein schwach dotiertes Kupfersubstrat enthalten, beispielsweise CuFe0.1P.
  • Während die Erfindung unter Bezugnahme auf spezifische Ausführungsformen besonders gezeigt und beschrieben wurde, versteht es sich für den Fachmann, dass verschiedenen Änderungen in Form und Detail daran vorgenommen werden können, ohne von Umfang und Wesen der Erfindung, wie durch die beiliegenden Ansprüche definiert, abzuweichen. Der Schutzumfang der Erfindung ist daher durch die beiliegenden Ansprüche angegeben, und es ist beabsichtigt, dass alle Änderungen, die unter Äquivalenzbedeutung und -bereich der Ansprüche fallen, darin eingeschlossen sind.

Claims (19)

  1. Chipanordnung (100), aufweisend: einen ersten Träger (102); mindestens einen Chip (106), der über dem ersten Träger (102) angeordnet ist; eine flexible Struktur (108), die eine Verdrahtungsschichtstruktur (108m) aufweist; und eine Kontaktstruktur (104), die zwischen dem ersten Träger (102) und der Verdrahtungsschichtstruktur (108m) angeordnet ist, wobei der mindestens eine Chip (106) über die Verdrahtungsschichtstruktur (108m) und die Kontaktstruktur (104) elektrisch an den ersten Träger (102) gekoppelt ist.
  2. Chipanordnung (100) nach Anspruch 1, wobei die Kontaktstruktur (104) und der mindestens eine Chip (106) über derselben Oberfläche des ersten Trägers (102) angeordnet sind.
  3. Chipanordnung (100) nach Anspruch 1 oder 2, wobei der mindestens eine Chip (106) eine erste Fläche aufweist, die am ersten Träger (102) angebracht ist; wobei der mindestens eine Chip (106) eine Chipkontaktstruktur aufweist, die auf einer zweiten Fläche des mindestens einen Chips (106) angeordnet ist, wobei die zweite Fläche der ersten Fläche gegenüberliegt; und wobei die Chipkontaktstruktur zum elektrischen Verbinden des mindestens einen Chips (106) mit der Verdrahtungsschichtstruktur (108m) der flexiblen Struktur (108) konfiguriert ist.
  4. Chipanordnung (100) nach einem der Ansprüche 1 bis 3, wobei der erste Träger (102) als Leiterplatte konfiguriert ist.
  5. Chipanordnung (100) nach einem der Ansprüche 1 bis 4, wobei die Kontaktstruktur (104) eine Grid-Array-Kontaktstruktur aufweist; wobei optional die Grid-Array-Kontaktstruktur eine Land-Grid-Array-Kontaktstruktur aufweist.
  6. Chipanordnung (100) nach einem der Ansprüche 1 bis 5, wobei die flexible Struktur (108) mindestens einen Träger (102) der folgenden Gruppe von Trägern (102) aufweist, die Gruppe aufweisend: eine Folie; ein Band; eine mit einem Dielektrikum abgedeckte Metallfolie; eine harzbeschichtete Metallfolie; ein harzbeschichtetes Metallband; eine mit Polyimid abgedeckte Metallfolie; und einen flexiblen, mit Polyimid abgedeckten Siliciumträger.
  7. Chipanordnung (100) nach einem der Ansprüche 1 bis 6, wobei die flexible Struktur (108) eine Metallfolie aufweist, wobei die Metallfolie mindestens eines der Folgenden aufweist: eine Schicht oder einen Schichtstapel mit einer Eisenlegierung, eine Schicht oder einen Schichtstapel mit Edelstahl, eine Schicht oder einen Schichtstapel mit einer Legierung mit niedrigem CTE, eine Schicht oder einen Schichtstapel mit Legierung 42, eine Schicht oder einen Schichtstapel mit kupferplattierter Legierung 42, eine Schicht oder einen Schichtstapel mit Pernifer 36, eine Schicht oder einen Schichtstapel mit einer kupferbasierten Legierung, eine Schicht oder einen Schichtstapel mit CuFe2P und eine Schicht oder einen Schichtstapel mit CuAg; wobei optional die leitende flexible Struktur (108) mit mindestens einem Kontakt der Verdrahtungsschichtstruktur (108m) verbunden ist.
  8. Chipanordnung (100) nach einem der Ansprüche 1 bis 7, wobei die Verdrahtungsschichtstruktur (108m) als flexible Umverteilungsstruktur konfiguriert ist, die den mindestens einen Chip (106) elektrisch mit dem ersten Träger (102) verbindet.
  9. Chipanordnung (100) nach einem der Ansprüche 1 bis 8, wobei der Chip (106) mindestens eine Fläche aufweist, die mindestens teilweise thermisch leitend an den ersten Träger (102) gekoppelt ist.
  10. Chipanordnung (100) nach einem der Ansprüche 1 bis 9, wobei die flexible Struktur (108) eine thermisch leitende Kühlkörperstruktur aufweist, die thermisch leitend an den mindestens einen Chip (106) gekoppelt ist.
  11. Chipanordnung (100) nach einem der Ansprüche 1 bis 10, wobei mindestens ein Chip (106) eine Unterhöckermetallisierung aufweist, wobei die Unterhöckermetallisierung den mindestens einen Chip (106) elektrisch mit der Verdrahtungsschichtstruktur (108m) verbindet.
  12. Chipanordnung (100) nach einem der Ansprüche 1 bis 11, ferner aufweisend: Höcker, die an den mindestens einen Chip (106) gekoppelt sind.
  13. Chipanordnung (100) nach einem der Ansprüche 1 bis 12, wobei die flexible Struktur (108) mehrere Schichten aufweist.
  14. Chipanordnung (100), aufweisend: eine Leiterplatte mit einer Kontaktstruktur (104), die auf einer ersten Oberfläche der Leiterplatte angeordnet ist; mindestens einen Chip (106), der über der ersten Oberfläche der Leiterplatte angeordnet ist; und mindestens eine flexible Verdrahtungsschichtstruktur (108m); wobei der mindestens eine Chip (106) über die mindestens eine flexible Verdrahtungsschichtstruktur (108m) elektrisch an die Kontaktstruktur (104) der Leiterplatte gekoppelt ist.
  15. Chipanordnung (100) nach Anspruch 14, wobei die Kontaktstruktur (104) der Leiterplatte mehrere Kontakte aufweist, die von der Leiterplatte vorstehen, wobei die Kontakte der mehreren Kontakte voneinander getrennt sind, wodurch ein Spalt zwischen jeweils benachbarten Kontakten der mehreren Kontakte vorgesehen ist; wobei optional die mindestens eine flexible Verdrahtungsschichtstruktur (108m) mechanisch an jeden Kontakt der mehreren Kontakte gekoppelt ist, und wobei optional mindestens ein Teil des Spalts zwischen jeweils benachbarten Kontakten der mehreren Kontakte von der flexiblen Verdrahtungsschichtstruktur (108m) frei ist.
  16. Chipanordnung (100) nach Anspruch 14 oder 15, wobei die mindestens eine flexible Verdrahtungsschichtstruktur (108m) als flexible Folie oder flexibles Band konfiguriert ist.
  17. Chipanordnung (100) nach einem der Ansprüche 14 bis 16, wobei der mindestens eine Chip (106) einen ersten Chip und einen zweiten Chip aufweist; wobei die mindestens eine flexible Verdrahtungsschichtstruktur (108m) eine erste flexible Verdrahtungsschichtstruktur (108m) und eine zweite flexible Verdrahtungsschichtstruktur (108m) aufweist; wobei der erste Chip über der ersten Oberfläche der Leiterplatte angeordnet ist und über die erste flexible Verdrahtungsschichtstruktur (108m) elektrisch leitend mit der Kontaktstruktur (104) der Leiterplatte verbunden ist, und wobei der zweite Chip über der ersten Oberfläche der Leiterplatte angeordnet ist und über die zweite Verdrahtungsschichtstruktur (108m) elektrisch leitend mit der Kontaktstruktur (104) der Leiterplatte verbunden ist; wobei optional der erste Chip über der ersten Oberfläche der Leiterplatte angeordnet ist und die erste flexible Verdrahtungsschichtstruktur (108m) über einer oberen Fläche des ersten Chips angeordnet ist, die von der Leiterplatte weggekehrt ist, und wobei optional der zweite Chip über der ersten flexiblen Verdrahtungsschichtstruktur (108m) angeordnet ist und die zweite flexible Verdrahtungsschichtstruktur (108m) über einer oberen Fläche des zweiten Chips angeordnet ist, die von der Leiterplatte weggekehrt ist.
  18. Chipanordnung (100) nach einem der Ansprüche 14 bis 17, wobei der mindestens eine Chip (106) mehrere Chips aufweist; und wobei die Chips (106) der mehreren Chips (106) zum Ausbilden eines Chipstapels übereinander gestapelt sind, wobei der Chipstapel über die mindestens eine flexible Verdrahtungsschichtstruktur (108m) elektrisch leitend mit der Leiterplatte verbunden ist.
  19. Chipanordnung (100) nach einem der Ansprüche 14 bis 18, wobei der mindestens eine Chip (106) in die flexible Verdrahtungsschichtstruktur (108m) eingebettet ist.
DE201410111533 2013-08-13 2014-08-13 Chipanordnung Ceased DE102014111533A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/965,246 US20150049443A1 (en) 2013-08-13 2013-08-13 Chip arrangement
US13/965,246 2013-08-13

Publications (1)

Publication Number Publication Date
DE102014111533A1 true DE102014111533A1 (de) 2015-02-19

Family

ID=52430374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201410111533 Ceased DE102014111533A1 (de) 2013-08-13 2014-08-13 Chipanordnung

Country Status (3)

Country Link
US (1) US20150049443A1 (de)
CN (1) CN104377177A (de)
DE (1) DE102014111533A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160363143A1 (en) * 2014-02-26 2016-12-15 Planet Intellectual Property Enterprises Pty Ltd Consumer Product System
US9385099B2 (en) * 2014-03-28 2016-07-05 Nxp, B.V. Die interconnect
WO2017171857A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Systems and methods for replaceable ball grid array (bga) packages on board substrates
DE102017212233A1 (de) 2017-07-18 2019-01-24 Siemens Aktiengesellschaft Elektrische Baugruppe und Verfahren zur Herstellung einer elektrischen Baugruppe
US11477878B2 (en) 2018-09-14 2022-10-18 Telefonaktiebolaget Lm Ericsson (Publ) PCB structure and method and apparatus for forming the PCB structure
US11574820B2 (en) 2020-06-08 2023-02-07 Micron Technology, Inc. Semiconductor devices with flexible reinforcement structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
JP2000068444A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置
JP4058607B2 (ja) * 1999-08-19 2008-03-12 セイコーエプソン株式会社 配線基板及びその製造方法、電子部品、回路基板並びに電子機器
JP2004087936A (ja) * 2002-08-28 2004-03-18 Seiko Epson Corp 半導体装置及び半導体装置の製造方法並びに電子機器
KR100546364B1 (ko) * 2003-08-13 2006-01-26 삼성전자주식회사 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JP4214406B2 (ja) * 2004-09-27 2009-01-28 日本電気株式会社 光信号入出力機構を有する半導体装置
TWM264651U (en) * 2004-10-21 2005-05-11 Chipmos Technologies Inc Package structure of image sensor device
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad
US20080272480A1 (en) * 2007-05-04 2008-11-06 Powertch Technology Inc. Land grid array semiconductor package
JP2009016626A (ja) * 2007-07-06 2009-01-22 Panasonic Corp 半導体モジュール装置および半導体モジュール装置の製造方法ならびにフラットパネル型表示装置，プラズマディスプレイパネル

Also Published As

Publication number Publication date
US20150049443A1 (en) 2015-02-19
CN104377177A (zh) 2015-02-25

Similar Documents

Publication Publication Date Title
US6816385B1 (en) Compliant laminate connector
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102014111533A1 (de) Chipanordnung
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102007063301A1 (de) RF-Modulpackage
DE112009002155T5 (de) Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE112006002909B4 (de) Geschichtetes Wafer- oder Die-Packaging mit verbesserter Wärme- und Bauteil-Leistungsfähigkeit
US7750650B2 (en) Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102012215438A1 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102018202364B4 (de) Moduleinheit mit integrierten Antennen und Verfahren zum Herstellen derselben
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102012106892B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102019105356B4 (de) Verfahren zum Ausbilden von Kontakten zu einem eingebetteten Halbleiterchip
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final