-
Hintergrund der Erfindung
-
Netzteile
werden typischerweise für Mobiltelefone, tragbare Computer,
Digitalkamera, Router und andere tragbare elektronische Systeme
verwendet. Einige Netzteile umfassen synchrone Abwärtswander.
Synchrone Abwärtswandler verschieben Gleichspannungsniveaus
um programmierbaren Gitteranordnungs-ICs („Grid Array Integrated
Circuits"), Mikroprozessoren, integrierten Digitalsignalverarbeitungsschaltungen
und anderen Schaltungen Leistung zuzuführen, während
Batterieausgaben stabilisiert werden, ein Rauschen gefiltert und
eine Welligkeit reduziert wird. Synchrone Abwärtswandler
werden ebenso verwendet, um eine hochstromige Multiphasen-Leistung
in einem weiten Bereich von Datenkommunikation, Telekommunikation
und Computeranwendungen bereitzustellen.
-
Da
elektronische Vorrichtungen wie Computer, Telefone usw. kleiner
und kleiner werden, wird es wünschenswerter, alle oder
im wesentlichen alle Komponenten für ein Netzteil oder
eine Energieversorgung in einer einzelnen Halbleiteranordnung oder in
einer einzelnen Baugruppe zu vereinen. Die einzelne Halbleiteranordnung
oder einzelne Baugruppe wird dann auf einem Motherboard angeordnet.
-
Ein
Integrieren von mehreren Komponenten wie Energieversorgungskomponenten
in einer einzelnen herkömmlichen Halbleiteranordnung oder -baugruppe
ist herausfordernd. Beispielsweise werden viele Leistungsbaugruppen
unter Verwendung von Formtechniken gebildet. Es ist jedoch schwierig, eine
geformte Leistungsbaugruppe mit vielen unterschiedlichen diskreten
elektronischen Bauteilen zu bilden. Zusätzlich leiden herkömmliche
geformte Leistungsbaugruppen im allgemeinen von langen Design- und
Qualifikationszyklen. Sie leiden ebenso unter hohen Entwicklungskosten
und ein Modifizieren von ihnen ist ebenso zeitaufwendig. Schließlich haben
herkömmliche geformte Baugruppen relativ schlechte Wärmeverteilungs-
und elektrische Eigenschaften.
-
Es
wäre wünschenswert, verbesserte Halbleiteranordnungen
und -systeme bereitzustellen, die einige oder alle der oben erwähnten
Probleme adressieren können. Die verbesserten Halbleiteranordnungen
und -systeme können alle oder im wesentlichen alle der
Komponenten einer Energieversorgung beinhalten.
-
Kurze Zusammenfassung der Erfindung
-
Ausführungsformen
der Erfindung sind auf Halbleiteranordnungen, Verfahren zum Herstellen von
Halbleiteranordnungen und -systeme gerichtet, die Halbleiteranordnungen
verwenden.
-
Eine
Ausführungsform der Erfindung ist auf eine Halbleiteranordnung
mit einem Multischichtsubstrat mit wenigstens zwei Schichten mit
leitfähigen Mustern gerichtet, die durch wenigstens zwei
dielektrische Schichten isoliert werden. Das Multischichtsubstrat
weist ebenso eine erste Oberfläche und eine zweite Oberfläche
auf. Eine leitungslose Baugruppe mit einem Steuerchip und ein Halbleiterbaustein,
der einen vertikalen Transistor aufweist, sind ebenso mit dem Multischichtsubstrat
gekoppelt. Der Steuerchip und der Halbleiterbaustein stehen durch
das Multischichtsubstrat in elektrischer Verbindung. Leitfähige Strukturen
befinden sich auf der zweiten Oberfläche und koppeln das
Substrat elektrisch an eine Leiterplatine.
-
Eine
andere Ausführungsform der Erfindung ist auf ein Verfahren
zum Herstellen einer Halbleiteranordnung gerichtet. Das Verfahren
umfasst ein Erhalten eines Multischichtsubstrats mit wenigstens zwei
Schichten mit leitfähigen Mustern, die durch wenigstens
zwei dielektrische Schichten isoliert sind. Das Substrat weist eine
erste Oberfläche und eine zweite Oberfläche auf.
Sobald das Substrat erhalten ist, werden eine leitungslose Baugruppe
mit einem Steuerchip und ein Halbleiterbaustein mit einem vertikalen
Transistor an dem Multischichtsubstrat angeb racht. Leitfähige
Strukturen werden ebenso an der zweiten Oberfläche angebracht.
Die leitfähigen Strukturen koppeln das Substrat elektrisch
an eine Leiterplatine.
-
Diese
und andere Ausführungsformen der Erfindung sind im folgenden
detaillierter beschrieben.
-
Kurze Beschreibung der Zeichnungen
-
1 zeigt
eine Aufsicht auf ein Multischichtsubstrat gemäß einer
Ausführungsform der Erfindung.
-
2 zeigt
eine Aufsicht auf eine Halbleiteranordnung gemäß einer
Ausführungsform der Erfindung.
-
3 zeigt
eine schematische Seitenansicht einer Halbleiteranordnung gemäß einer
Ausführungsform der Erfindung.
-
4 zeigt
eine perspektivische Ansicht eines Systems gemäß einer
Ausführungsform der Erfindung.
-
5 zeigt
eine Ansicht von unten auf eine andere Halbleiteranordnung gemäß einer
Ausführungsform der Erfindung.
-
6 zeigt
eine Aufsicht auf die Halbleiteranordnungsausführungsform,
die in 5 gezeigt ist.
-
7 zeigt
eine Seitenansicht einer Halbleiteranordnung derart, wie sie in
den 5 und 6 gezeigt ist.
-
8–9 zeigen
beispielhafte Schaltungsdiagramme, die mit beispielhaften Halbleiteranordnungen
gemäß den Ausführungsformen der Erfindung
verbunden sind.
-
10(a)–10(h) zeigen
verschiedene Ansichten von leitfähigen Schichten, die in
einem Multischichtsubstrat gemäß einer Ausführungsform
der Erfindung vorliegen können.
-
11 zeigt
einen Graph einer Effizienzkurve, die mit einem Vierphasenleistungsmodul
verbunden ist, das eine Konfiguration ähnlich der auf weist, die
in 2 gezeigt ist.
-
Detaillierte Beschreibung der Erfindung
-
Ausführungsformen
der Erfindung sind auf Halbleiteranordnungen, Verfahren zum Herstellen von
Halbleiteranordnungen und Systeme gerichtet, die die Halbleiteranordnungen
verwenden. Die Halbleiteranordnungen gemäß von
Ausführungsformen der Erfindung können sehr schnell
gewendet werden und können gezielt ohne lange und teure
Entwicklungszyklen ausgelegt werden. Dies kann durch Anbringen von
Komponenten für ein Leistungsuntersystem oder ein komplettes
Leistungssystem auf einem Multischichtsubstrat geleistet werden
(beispielsweise einer gedruckten Multischicht-PCB oder -Leiterplatte).
Das Multischichtsubstrat kann mit einem optimalen Layout aufgebaut
werden, um Störeffekte und thermischen Widerstand zu minimieren,
während eine Leistung optimiert wird. Sobald die Halbleiteranordnung
konstruiert ist, kann sie an jedes geeignete Motherboard reflow-gelötet
werden, unter Verwendung von Standardreflow-Prozessen, um ein elektrisches
System zu bilden.
-
Die
Halbleiteranordnungen gemäß von Ausführungsformen
der Erfindung können in einigen Fällen als elektrische
Untersysteme betrachtet werden. Derartige Untersysteme können
mit Motherboards mit weniger leitfähigen und isolierenden
Schichten verwendet werden. Unter Verwendung einer Halbleiteranordnung
mit einem Multischichtsubstrat muss sich ein Hersteller eines elektrischen
Systems nicht um das Design oder das Layout von irgendwelchen Schaltungsmustern
sorgen, die nötig sind, um die Komponenten zu verbinden,
die ansonsten in der Halbleiteranordnung anwesend sind. Mit anderen Worten,
wenn ein Multischichtsubstrat nicht vorhanden ist, müsste
die Beschaltung, die nötig ist, um diskrete Bausteine in
einer Energieversorgung zu verbinden, an dem Motherboard vorliegen,
wodurch die Komplexität des Motherboards erhöht
würde.
-
Unter
Verwendung von Ausführungsformen der Erfindung ist es möglich,
Effektivkomponenten einzuführen, die eine hohe Effizienz
leisten können, auch wenn das Motherboard nicht genügend
Schichten aufweist, um derartige optimale Leistungen zu erreichen.
Da eine Halbleiteranordnung gemäß einer Ausführungsform
der Erfindung ein Multischichtsubstrat mit mehreren leitfähigen
und isolierenden Schichten verwendet, können weniger leitfähige
und isolierende Schichten bei dem Motherboard verwendet werden.
Wenn beispielsweise eine Halbleiteranordnung mit einem Multischichtsubstrat
mit vier leitfähigen Schichten an einem Motherboard angebracht wird,
kann das Motherboard vier leitfähige Schichten aufweisen,
anstelle von acht leitfähigen Schichten, da vier leitfähige,
strukturierte Schichten bereits in der Halbleiteranordnung vorliegen.
Dies reduziert Herstellungskosten, da Motherboards mit vier leitfähigen
Schichten weniger teuer als Motherboards mit acht leitfähigen
Schichten sind. Die Reduktion von Herstellungskosten ist insbesondere
wünschenswert in der Computerindustrie, bei der Profitmargen
oft klein sind.
-
Eine
Halbleiteranordnung gemäß einer Ausführungsform
der Erfindung kann mit dem bestmöglichen Verbindungsschema
ausgelegt werden, während ein parasitärer Widerstand
und eine Induktivität reduziert wird. Ein parasitärer
Widerstand und eine parasitäre Induktivität können
ein wesentlicher Beitragsfaktor zu Verlusten in einer Leistungsumsetzungseffizienz
sein. Um einen parasitären Widerstand und eine parasitäre
Induktivität zu reduzieren, können die leitfähigen
Schichten in einem Multischichtsubstrat einen großen Anteil
(beispielsweise 50% oder mehr) der Planfläche des Multischichtsubstrats
einnehmen. Die mehreren leitfähigen Schichten in dem Multischichtsubstrat
können durch eine Mehrzahl von leitfähigen Durchkontaktierungen
verbunden sein. Wenn ein Multischichtsubstrat in einer Halbleiterbaugruppe
beispielsweise acht Schichten von breitem, eine Unze, strukturiertem
Kupfer aufweist und 50 oder mehr leitfähige Durchkontaktierungen
umfasst, verhält sich das Multischichtsubstrat als ein
einteiliges Stück Kupfer, wodurch Störeffekte
und thermischer Widerstand reduziert werden.
-
Ausführungsformen
der Erfindung haben andere Vorteile. Beispielsweise benötigen
Halbleiteranordnungen gemäß von Ausführungsformen
der Erfindung keine Drahtbonds zum Verbinden von elektrischen Bauteilen
wie bei herkömmlichen Baugruppen. Dies reduziert die Kosten
und die Komplexität des Herstellungsprozesses. Im Vergleich
zu herkömmlichen Baugruppen sind die Halbleiteranordnungen gemäß von
Ausführungsformen der Erfindung ferner sehr einfach herzustellen,
zu installieren und auf Defekte zu überprüfen,
da keine Einformung vorliegt, die die elektrischen Komponenten in
ihnen bedeckt. Von einem Design- Standpunkt können die „ungeformten" elektrischen
Anordnungen oder elektrischen Anordnungen mit „offenem
Rahmen" gemäß von Ausführungsformen der
Erfindung innerhalb von wenigen Tagen oder einigen Wochen designt
und erzeugt werden, da Standardleiterplatinentechniken verwendet werden.
Im Vergleich dazu benötigen eingeformte Baugruppenauslegungen
Monate zum Designen, Qualifizieren und Realisieren.
-
Wie
oben erwähnt, können die Multischichtsubstrate,
die in Ausführungsformen der Erfindung verwendet werden,
unter Verwendung von herkömmlichen Leiterplatinenherstellungstechniken
erzeugt werden. Als Folge davon kann eine elektrische Anordnung
gemäß einer Ausführungsform der Erfindung
für ein bestimmtes Motherboard optimiert oder geformt werden,
da die elektrische Anordnung ein Multischichtsubstrat anstelle eines
Chipträgers als einer Tragstruktur verwendet. Beispielsweise
können das Multischichtsubstrat und die entsprechende elektrische
Anordnung als ein Quadrat L, X, O, oder jede andere geeignete Form
gebildet werden. Es ist nicht möglich oder sehr schwierig,
geformte Baugruppen mit derartigen Formen unter Verwendung von herkömmlichen
Chipträgern zu erzeugen, da Chipträger vorbestimmte
Konfigurationen aufweisen.
-
1 zeigt
eine Aufsicht auf ein Multischichtsubstrat 30 gemäß einer
Ausführungsform der Erfindung vor einem Anbringen von Komponenten darauf.
Das Multischichtsubstrat 30 umfasst Anbringungsbereiche 18(a), 20(a) für
einen Low-Side-Transistor und einen Anbringungsbereich 22(a) für
einen High-Side-Transistor. Jeder Low-Side-Anbringungsbereich 18(a), 20(a) weist
wenigstens einen Gate-Anbringungsbereich 18(a)-1, 20(a)-1,
wenigstens einen Source-Anbringungsbereich 18(a)-2, 20(a)-2 und
wenigstens einen Drain-Anbringungsbereich 18(a)-3, 20(a)-3 auf.
Der Anbringungsbereich 22(a) für einen High-Side-Transistor
weist wenigstens eine Gate-Anbringungsbereich 22(a)-1,
einen Source-Anbringungsbereich 22(a)-2 und wenigstens einen
Drain-Anbringungsbereich 22(a)-3 auf. Obwohl zwei Anbringungsbereiche
für Low-Side-Transistoren und ein Anbringungsbereich für
einen High-Side-Transistor in diesem Beispiel gezeigt sind, ist
zu verstehen, dass jede Anzahl von Anbringungsbereichen für
High- oder Low-Side-Transistoren in dem Multischichtsubs trat in
Ausführungsformen der Erfindung vorliegen können.
Wie in 1 gezeigt ist, kann das leitfähige Muster,
das durch derartige Kontaktbereiche gebildet ist, wenigstens 50%
(beispielsweise wenigstens etwa 75%) der planaren Dimensionen des
Multischichtsubstrats 30 einnehmen. Alternativ oder zusätzlich
kann ein leitfähiger Bereich verwendet werden, der so groß wie
möglich ist.
-
In
Ausführungsformen der Erfindung kann das Multischichtsubstrat 30 wenigstens
zwei Schichten mit leitfähigen Mustern aufweisen, die durch
wenigstens zwei dielektrische Schichten isoliert werden. Es können
wenigstens „n" (beispielsweise wenigstens vier) Schichten
mit leitfähigen Mustern vorhanden sein, die durch wenigstens „m"
(beispielsweise wenigstens drei) dielektrische Schichten isoliert
werden, wobei n und m zwei oder mehr sind. Die Dicke einer jeden
individuellen leitfähigen und/oder isolierenden Schicht
kann in Ausführungsformen der Erfindung variieren. Das
Multischichtsubstrat 30 kann ebenso eine erste, externe
Oberfläche aufweisen, die von einem Motherboard abgewandt
ist, auf dem das Substrat angebracht ist, und eine zweite, externe Oberfläche,
die Oberfläche, die in Richtung des Motherboards angeordnet
ist.
-
Das
Multischichtsubstrat 30 kann ebenso jedes geeignete Material
aufweisen. Beispielsweise können die leitfähigen
Schichten 30 in dem Multischichtsubstrat 30 Kuper
(beispielsweise Schichten von One-Ounce-Kuper), Aluminium, Edelmetalle
und Legierungen davon aufweisen. Die isolierenden Schichten in dem
Multischichtsubstrat 30 können jedes geeignete
Isolationsmaterial aufweisen und können mit geeigneten
Füllmaterialien verstärkt sein (beispielsweise
Gewebe, Fasern, Partikel). Geeignete Isolationsmaterialien umfassen
Polymer-Isolationsmaterialien wie Materialien des FR4-Typs, Polyimide
ebenso wie keramische Isolationsmateralien.
-
Das
Multischichtsubstrat 30 kann ebenso jegliche geeignete
Dimensionen und/oder Konfiguration aufweisen. Wie oben erwähnt
kann die planare Konfiguration des Multischichtsubstrats 30 ein
Quadrat, Rechteck, Kreis, Polygon (beispielsweise L-förmig)
usw. sein. Die Gesamtdicke des Multischichtsubstrats 30 kann
etwa 2 mm oder weniger in einigen Ausführungsformen betragen.
-
2 zeigt
eine Aufsicht auf eine Halbleiteranordnung 40 gemäß einer
Ausführungsform der Erfindung, nachdem verschiedene Komponenten
auf dem Multischichtsubstrat angebracht wurden, das in 1 gezeigt
ist. Die Halbleiteranordnung 40 kann ein vollständiges
oder teilweises synchrones Abwärtswandleruntersystem bilden.
Insbesondere zeigt 2 ein synchrones Abwärtswandleruntersystem mit
einem High-Side- und zwei Low-Side-MOSFET-Bausteinbaugruppen ebenso
wie mit einem Leistungsbypasskondensator und einem Kathodenkondensator
(„bootstrap capacitor") auf einer gedruckten Leiterplatine
(PCB) („printed circuit board") von 10 mm × 10
mm. Die PCB umfasst acht leitfähige Schichten und weist
eine Gesamtdicke von etwa 2 mm auf.
-
Unter
Bezug auf 2 kann die Halbleiteranordnung 40 zwei
Low-Side-Transistorbaugruppen 18, 20 und eine
High-Side-Transistorbaugruppe 22 aufweisen, die auf der
ersten Oberfläche des Multischichtsubstrats 30 angebracht
sind. Ein eingepackter Steuerchip 28 und zwei Kondensatoren 31, 32 können
ebenso auf der ersten Oberfläche des Multischichtsubstrats 30 angebracht
sein.
-
Die
Transistorbaugruppen
18,
20,
22 und der eingepackte
Steuerchip
28 sind vorzugsweise Baugruppen vom BGA-Typ
(„Ball Grid Array” – Kugelgitteranordnung).
Eine Baugruppe vom BGA-Typ weist eine Anordnung von Lötperlen
(oder anderen Lötstrukturen) auf einem Halbleiterbaustein
auf und der Baustein ist an dem Multischichtsubstrat
30 flip-chip-angebracht.
Beispiele von Baugruppen des BGA-Typs werden in
US Patentnummer 6,133,634 beschrieben,
die dem gleichen Empfänger wie die vorliegende Erfindung
zugewiesen sind. Eine Baugruppe vom BGA-Typ kann als eine „leitungslose" Baugruppe
angesehen werden, da sie keine diskreten Leitungen aufweist, die
sich seitlich aus einem Formmaterial erstrecken.
-
3 zeigt
eine Seitenansicht eines Systems mit einer Halbleiteranordnung 40 derart,
wie sie in 2 gezeigt ist, die auf einem
Motherboard 34 angebracht ist. Das Motherboard 34 kann
eine gedruckte Multischicht-Leiterplatine oder ähnliches sein.
Das Multischichtsubstrat 30 umfasst eine erste Oberfläche 30(a),
die von dem Motherboard 34 wegweist, und eine zweite Oberfläche 30(b),
die auf das Motherboard 34 gerichtet ist. Zur Klarheit
der Illustration sind die individuellen Schichten in dem Multischichtsubstrat 30 in 3 nicht
gezeigt.
-
Eine
Anzahl von leitfähigen Strukturen 16 kann verwendet
werden, um die zweite Oberfläche 30(b) des Multischichtsubstrats 30 elektrisch
und mechanisch mit dem Motherboard 34 zu koppeln. Die leitfähigen
Strukturen können in der Form von Lötperlen, Lötsäulen,
leitfähigen Stiften, leitfähigen Spuren usw. vorgesehen
sein. Geeignete Lötperlen und Lötsäulen
können bleibasiertes Lötmaterial oder bleifreies
Lötmaterial umfassen. Wenn die leitfähigen Strukturen 16 Lötmaterial
umfassen, kann das Lötmaterial in den leitfähigen
Strukturen 16 geringere Schmelzpunkte als das Lötmaterial
(beispielsweise 26, 28) aufweisen, das verwendet
wird, um diskrete Komponenten an dem Substrat 30 zu verbinden.
-
Eine
Anzahl von eingepackten Bauteilen sind auf der ersten Oberfläche 30(a) des
Multischichtsubstrats 30 angebracht. Die eingepackten Bauteile
umfassen eine Low-Side-Transistorbaugruppe 20 und eine
High-Side-Transistorbaugruppe 22. Die Low-Side-Transistorbaugruppe 20 umfasst einen
Halbleiterbaustein 10, der einen vertikalen Leistungstransistor
aufweisen kann. Die High-Side-Transistorbaugruppe 22 kann
ebenso einen Halbleiterbaustein 11 aufweisen, der ebenso
einen vertikalen Leistungstransistor aufweisen kann.
-
Vertikale
Leistungstransistoren umfassen VDMOS-Transistoren und vertikale
bipolare Transistoren. Ein VDMOS-Transistor ist ein MOSFET, der zwei
oder mehr Halbleiterbereiche aufweist, die durch Diffusion gebildet
wurden. Er besitzt einen Source-Bereich, einen Drain-Bereich und
ein Gate. Die Vorrichtung ist vertikal darin, dass sich der Source-Bereich
und der Drain-Bereich auf gegenüberliegenden Oberflächen
des Halbleiterbausteins befinden. Das Gate kann eine eingegrabene
Gate-Struktur oder eine planare Gate-Struktur sein und ist auf der
gleichen Oberfläche gebildet wie der Source-Bereich. Eingegrabene
Gate-Strukturen werden bevorzugt, da eingegrabene Gate-Strukturen
schmaler sind und weniger Platz benötigen als planare Gate-Strukturen.
Während des Betriebs ist der Stromfluss von dem Source-Bereich
zu dem Drain-Bereich in einer VDMOS-Vorrichtung im wesentlichen
senkrecht zu den Bausteinoberflächen.
-
Zusätzlich
zu dem Halbleiterbaustein 10 umfasst die Low-Side-Transistorbaugruppe 20 eine Drain-Klemmenstruktur 12,
die einen Drain-Strom von einer oberen ersten Oberfläche
des Halbleiterbausteins 10 zu einem Drain-Anbringungsbereich
(s. beispielsweise den Drain-Anbringungsbereich 20(a)-3 in 1)
an dem Multischichtsubstrat 30 führt. In einigen
Ausführungsformen können andere leitfähige
Strukturen (beispielsweise leitfähige Drähte)
verwendet werden, um einen oder mehrere elektrische Anschlüsse
an der oberen ersten Oberfläche des Halbleiterbausteins 10 mit
dem Drain-Anbringungsbereich zu verbinden. Lötperlen 26 (oder
andere geeignete leitfähige Strukturen) können
Source- und Gate-Bereich an einer zweiten, unteren Oberfläche
des Halbleiterbausteins 10 mit jeweiligen Source- und Gate-Anbringungsbereichen
an dem Multischichtsubstrat 30 elektrisch und mechanisch
koppeln (s. beispielsweise die Gate- und Source-Anbringungsbereiche 20(a)-1, 20(a)-2 in 1).
-
Zusätzlich
zu dem Halbleiterbaustein 11 umfasst die High-Side-Transistorbaugruppe 22 eine Drain-Klemmenstruktur 40,
die einen Drain-Strom von einer oberen ersten Oberfläche
des Halbleiterbausteins 11 zu einem Drain-Anbringungsbereich
(s. beispielsweise den Drain-Anbringungsbereich 22(a)-3 in 1)
an dem Multischichtsubstrat 30 führt. In einigen
Ausführungsformen können andere leitfähige
Strukturen (beispielsweise leitfähige Drähte)
verwendet werden, um einen oder mehrere elektrische Anschlüsse
an der oberen ersten Oberfläche des Halbleiterbausteins 10 mit
dem Drain-Anbringungsbereich zu verbinden. Lötperlen 28 (oder
andere geeignete leitfähige Strukturen) können
Source- und Gate-Bereiche an einer zweiten, unteren Oberfläche
des Halbleiterbausteins 10 mit jeweiligen Source- und Gate-Anbringungsbereichen
an dem Multischichtsubstrat 30 elektrisch und mechanisch koppeln
(siehe beispielsweise die Gate- und Source-Anbringungsbereiche 22(a)-1, 22(a)-2 in 1).
-
Wie
in 3 gezeigt ist die Halbleiteranordnung 40 „ungeformt"
oder besitzt kein Formmaterial, das die verschiedenen elektronischen
Komponenten bedeckt. In dieser Hinsicht kann es in einigen Fällen als
eine Anordnung mit einem „offenen Rahmen" bezeichnet werden.
-
Die
Halbleiteranordnung 40 kann mit jedem geeigneten Verfahren
gebildet werden. In einigen Ausführungsformen wird ein
Multischichtsubstrat 30 mit wenigstens zwei Schichten mit
leitfähigen Mustern erhalten, die durch wenigstens zwei
(oder möglicherweise eine) dielektrische Schichten isoliert
werden. Das Substrat weist eine erste Oberfläche und eine
zweite Oberfläche auf. Das Multischichtsubstrat 30 kann
unter Verwendung von Laminierung, Abscheidung, Fotolithographie
und Ätzprozessen gebildet werden, die im Bereich von gedruckten
Leiterbahnen wohl bekannt sind. Daher kann das Multischichtsubstrat 30 unter
Verwendung von bekannten Prozessen hergestellt werden oder anderweitig
erhalten werden (beispielsweise von einem Hersteller gekauft werden).
-
Nach
dem Erhalten des Multischichtsubstrats 30 werden eine leitungslose
Baugruppe mit einem Steuerchip und ein Halbleiterbaustein mit einem vertikalen
Transistor an dem Multischichtsubstrat 30 angebracht. Wie
im folgenden detaillierter diskutiert können mehr als zwei
Bauteile oder Chips an dem Multischichtsubstrat 30 angebracht
werden, und sie können an der ersten, oberen Oberfläche 30(a) oder an
der zweiten, unteren Oberfläche 30(b) des Multischichtsubstrats 30 angebracht
werden. Leitfähige Strukturen 16 werden ebenso
an der zweiten Oberfläche 30(b) angebracht. Sobald
dies vervollständigt ist, kann die Halbleiteranordnung 40 an
dem Motherboard 34 angebracht werden.
-
Es
wird ebenso bemerkt, dass das Anbringen von Bauteilen wie den leitfähigen
Strukturen 16 ebenso wie jedwede elektronische Bauteile
wie ein eingepackter Steuerchip, Halbleiterbausteine mit vertikalen
Transistoren, Kondensatoren, Induktoren usw. in jeder geeigneten
Reihenfolge stattfinden kann. Beispielsweise kann ein Steuerchip
an dem Multischichtsubstrat als erstes angebracht werden und einer
oder mehrere Halbleiterbausteine mit vertikalen Leistungstransistoren
können danach an dem Multischichtsubstrat angebracht werden
(oder umgekehrt). Zusätzlich können herkömmliche
Reflow-Lötprozesse verwendet werden, um die elektronischen Bauteile
an dem Multischichtsubstrat in bevorzugten Ausführungsformen
der Erfindung anzubringen.
-
4 zeigt
eine perspektivische Ansicht eines Systems mit einem Motherboard 34 und
zwei Halbleiteranordnungen 40, die an dem Motherboard 34 angebracht
sind. Jede Anzahl von Halbleiteranordnungen 40 kann an
dem Motherboard 34 angebracht werden. In Ausführungsformen
der Erfindung können die Halbleiteranordnungen in vorteilhafter Weise
bis zu oder mehr als 160 Ampere Strom liefern, ohne einen signifikanten
Leistungsverlust.
-
5 zeigt
eine Ansicht von unten einer anderen Halbleiteranordnung 60 gemäß einer
anderen Ausführungsform der Erfindung. Die Halbleiteranordnung 60 umfasst
Low-Side-Transistorbaugruppen 18, 20 und eine
High-Side-Transistorbaugruppe 22, die an einer zweiten,
unteren Oberfläche des Multischichtsubstrats 30 angebracht
sind. Ferner liegt ein offener Bereich 48 mit einer Anzahl
von leitfähigen Feldern 48(a) vor. Wie im folgenden
erläutert werden diese leitfähigen Felder 48(a) schließlich
mit leitfähigen Feldern an einem Motherboard (nicht gezeigt) elektrisch
gekoppelt. Die elektrischen Felder 48(a) können
alternative leitfähige Durchführungen oder leitfähige
Stiftbuchsen sein.
-
6 zeigt
eine Aufsicht der Halbleiteranordnung 60, die in 5 gezeigt
ist. Die Halbleiteranordnung 60 umfasst eine Anzahl von
Bauteilen, die an einer ersten, oberen Oberfläche des Multischichtsubstrats 30 angebracht
sind. Die Bauteile umfassen einen Induktor 54, eine Anzahl
von Kondensatoren 31, 32, 62 und einen
Steuerchip 52 (beispielsweise einen PWM oder Pulsweitenmodulationscontroller und
-treiber oder -treiber).
-
7 zeigt
eine Seitenansicht eines Systems mit einer Halbleiteranordnung 60 derart,
wie sie in 5 und 6 gezeigt
ist. Die Halbleiteranordnung 60 umfasst ein Multischichtsubstrat 96.
Geeignete Merkmale des Multischichtsubstrats wurden bereits oben
diskutiert. Das Multischichtsubstrat 96 besitzt eine erste
obere Oberfläche 96(a) und eine zweite untere
Oberfläche 96(b). Die erste Oberfläche 96(a) weist
von dem Motherboard 94 weg, während die zweite
Oberfläche 96(b) in Richtung des Motherboards 94 ausgerichtet
ist. Wenigstens zwei leitfähige Schichten und wenigstens
zwei isolierende Schichten befinden sich zwischen der ersten Oberfläche 96(a) und
der zweiten Oberfläche 96(b) des Multischichtsubstrats 96.
-
Eine
Anzahl von leitfähigen Strukturen 86 koppeln die
zweite Oberfläche 96(b) des Multischichtsubstrats 96 mit
dem Motherboard 94. Jedwede geeignete leitfähige
Strukturen können für diesen Zweck verwendet werden.
Beispiele von leitfähigen Strukturen umfassen leitfähige
Stifte, Lötperlen, Lötsäulen usw. Jede
leitfähige Struktur 86 kann eine Höhe
aufweisen, die größer ist als die Höhe
des Halbleiterbausteins 80 und der leitfähigen
Strukturen 82, die an dem Halbleiterbaustein 80 angebracht sind.
-
Wie
gezeigt können verschiedene Halbleiterbausteine 72, 74 an
der ersten Oberfläche 96(a) des Multischichtsubstrats 96 unter
Verwendung von leitfähigen Strukturen 76, 78 wie
Lötperlen angebracht sein. In einigen Ausführungsformen
ist wenigstens einer der Halbleiterbausteine 72, 74 ein
Steuerchip, der verwendet wird, um den Betrieb von einem oder mehrerer
vertikaler Leistungstransistoren zu steuern, die an der zweiten
Oberfläche 96(b) des Multischichtsubstrats 96 angebracht
sind.
-
Ein
Halbleiterbaustein 80, der einen vertikalen Transistor
aufweist, kann an der zweiten Oberfläche 96(b) des
Multischichtsubstrats 96 unter Verwendung von leitfähigen
Strukturen 82 wie Lötperlen angebracht sein. Die
leitfähigen Strukturen 82 können an einer
ersten, oberen Oberfläche des Halbleiterbausteins 80 angebracht
sein, die Source- und Gate-Bereiche (nicht gezeigt) aufweisen kann,
wenn der Leistungstransistor ein Leistungs-MOSFET ist. Die gegenüberliegende
untere zweite Oberfläche des Halbleiterbausteins 80 kann
einen Drain-Bereich aufweisen und kann direkt an einem Drain-Feld
(nicht gezeigt) an dem Motherboard 94 angebracht sein. Eine
leitfähige Schicht 84 mit Lötmaterial
oder einem leitfähigen Klebstoff kann die unterer zweite
Oberfläche des Halbleiterbausteins 80 mit einem
Feld an dem Motherboard 94 elektrisch koppeln. Alternativ kann
eine Drain-Klemme oder ähnliches an der zweiten Oberfläche
des Halbleiterbausteins 80 angebracht sein und ein Drain-Strom
könnte zu dem Multischichtsubstrat 96 zurückgeführt
werden. Er kann dann zu dem Motherboard 94 durch einen
anderen leitfähigen Pfad (beispielsweise durch leitfähige Strukturen 86)
gelangen.
-
In 7 kann
die leitfähige Schicht 84 einen elektrischen Anschluss
(beispielsweise einen Drain-Anschluss) mit einem entsprechenden
Feld (nicht gezeigt) an dem Motherboard 94 direkt verbinden.
Daher kann Wärme, die in dem Halbleiterbaustein 80 erzeugt
wird, in vorteilhafter Weise direkt an das Motherboard 94 übertragen
werden, was zu einer verbesserten Wärmeableitung führt.
Ein Erhöhen der Ableitung von Wärme von einer
elektrischen Anordnung kann ebenso Leistungsverluste reduzieren. Die
direkte Verbindung zwischen dem Baustein 80 und dem Motherboard 94 sorgt
ferner für eine direktere elektrische Verbindung zwischen
diesen zwei Bauteilen.
-
8 zeigt
ein elektrisches schematisches Diagramm eines Abschnitts einer Energieversorgung.
Ein Treiberchip ist als im Betrieb mit den Gates eines High-Side-Leistungstransistors
(QHS1) und eines Low-Side-Leistungstransistors (QLS1) verbunden
gezeigt. Dieses elektrische Schema kann in jeder der vorher beschriebenen
elektrischen Anordnungen realisiert werden.
-
9 zeigt
ein elektrisches Schema einer vollständigen Energieversorgung
oder eines vollständigen synchronen Abwärtswandlersystems.
Ein Steuerchip in der Form eines PWM-Controllers und -treibers ist
im Betrieb mit den Gates eines Low-Side-Transistors QLS und eines
High-Side-Transistors OHS verbunden. Der Drain des Low-Side-Transistors OLS
ist elektrisch mit dem Source des High-Side-Transistors QHS verbunden.
Es ist wünschenswert, eine Induktivität zwischen
dem Drain des Low-Side-Transistors QLS und dem Source des High-Side-Transistors
QHS zu reduzieren, damit der synchrone Abwärtswandler mit
hohen Betriebs- und Schaltfrequenzen verwendet wird. Wie oben erwähnt können
Ausführungsformen der Erfindung Induktivitäten
durch Bereitstellen von großen leitfähigen Schichten
und mehreren Durchkontaktierungen in dem Multischichtsubstrat bereitstellen,
das die High- und Low-Side-Transistoren trägt. Verschiedene
Induktoren und Kondensatoren können ebenso in dem System
vorhanden sein.
-
Wie
für den Fachmann bekannt, können derartige Induktoren
und Kondensatoren verwendet werden, um ein Rauschen zu reduzieren,
usw.
-
Alle
Elemente, die in 9 gezeigt sind, können
in der Halbleiteranordnung 60 eingebaut sein, die in den 5 und 6 gezeigt
ist. Die Bezugszeichen für physikalische Bauteile, die
den Bauteilen in dem elektrischen Schema in 9 entsprechend, sind
in Klammern gezeigt: Low-Side-Transistoren QLS (18, 20),
High-Side-Transistor QHS (22), Kondensatoren C1 (32),
C2 (31), und Cf (62) und ein Induktor Lf (62).
Demgemäß ist es unter Verwendung von Ausführungsformen
der Erfindung möglich, alle oder im wesentlichen alle Bauteile
einer Energieversorgung in einer einzelnen Halbleiteranordnung zu realisieren.
-
10(a)–10(h) zeigen
verschiedene Schaltungsschichten, die als ein Multischichtsubstrat
gemäß einer Ausführungsform der Erfindung
verwendet werden können. Bei diesem Beispiel liegen acht
leitfähige Schichten vor und viele leitfähige
Durchkontaktierungen werden verwendet, um die verschiedenen leitfähigen
Schichten zu verbinden. Abweichend von einer Leiterplatine des Logik-Typs
nimmt bei dem Multischichtsubstrat der Bereich, der von jeder leitfähigen
Schicht eingenommen wird, einen wesentlichen Anteil der Seitenfläche
des Multischichtsubstrats ein.
-
11 zeigt
einen Graph einer Effizienzkurve für ein Vier-Phasen-Leistungsmodul
derart, die in 2 gezeigt ist. Wie in 11 gezeigt
können Ausführungsformen der Erfindung in effizienter
Weise hohe Mengen von Strom bereitstellen.
-
Andere
Ausführungsformen sind ebenso möglich. Beispielsweise
kann ein Epoxi oder eine andere Art von Unterfüllmaterial
zwischen dem Substrat und einem Motherboard in den oben beschriebenen Ausführungsformen
verwendet werden. Ferner können einige Ausführungsformen
ebenso ein Formmaterial verwenden, um einen oder mehrerer Bausteine oder
Bausteinbaugruppen zu bedecken, um ein baugruppenähnliches
Erscheinungsbild zu erreichen.
-
Alle
Patentanmeldungen, Patente und Veröffentlichungen, die
oben erwähnt wurden, werden hier durch Inbezugnahme in
ihrer Gesamtheit für alle Zwecke einbezogen.
-
Jede
Verwendung von „ein" oder „das" ist dazu vorgesehen, „ein
oder mehrere" zu bedeuten, solange das Gegenteil nicht besonders
angezeigt ist.
-
Die
obige Beschreibung dient zur Illustration und nicht zur Beschränkung.
Verschiedene Variationen der Erfindung werden für den Fachmann
beim Durchsehen der Offenbarung offensichtlich. Der Umfang der Erfindung
sollte daher nicht mit Bezug auf die obige Beschreibung bestimmt
werden, sondern statt dessen mit Bezug auf die anhängigen
Ansprüche zusammen mit deren vollständigem Umfang oder Äquivalenten.
-
Zusammenfassung
-
Eine
Halbleiteranordnung wird offenbart. Die Halbleiteranordnung umfasst
ein Multischichtsubstrat mit wenigstens zwei Schichten mit leitfähigen
Mustern, die durch wenigstens zwei dielektrische Schichten isoliert
werden. Das Substrat weist eine erste Oberfläche und eine
zweite Oberfläche. Eine leitungslose Baugruppe mit einem
Steuerchip ist mit dem Multischichtsubstrat gekoppelt. Ein Halbleiterbaustein
mit einem vertikalen Transistor ist mit dem Multischichtsubstrat
gekoppelt. Es befinden sich leitfähige Strukturen auf der
zweiten Oberfläche zum Anbringen des Substrats an einer
Leiterplatine. Der Steuerchip und der Halbleiterbaustein stehen
durch das Multischichtsubstrat in elektrischer Verbindung.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-