DE102018212438A1 - Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung - Google Patents

Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102018212438A1
DE102018212438A1 DE102018212438.8A DE102018212438A DE102018212438A1 DE 102018212438 A1 DE102018212438 A1 DE 102018212438A1 DE 102018212438 A DE102018212438 A DE 102018212438A DE 102018212438 A1 DE102018212438 A1 DE 102018212438A1
Authority
DE
Germany
Prior art keywords
electrically conductive
semiconductor package
conductive layer
shielding structure
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018212438.8A
Other languages
English (en)
Inventor
Jürgen Hoegerl
Tobias Kist
Ordwin Haase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018212438.8A priority Critical patent/DE102018212438A1/de
Priority to US16/519,571 priority patent/US10985110B2/en
Priority to KR1020190089425A priority patent/KR20200011889A/ko
Priority to CN201910674961.3A priority patent/CN110783315A/zh
Publication of DE102018212438A1 publication Critical patent/DE102018212438A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Ein Halbleitergehäuse mit doppelseitiger Kühlstruktur umfasst ein oberes elektrisch leitfähiges Element, das eine nach außen freiliegende Metalloberfläche aufweist, ein unteres Trägersubstrat, das eine obere elektrisch leitfähige Schicht, eine untere elektrisch leitfähige Schicht mit einer nach außen freiliegenden Oberfläche und eine zwischen der oberen und unteren elektrisch leitfähigen Schicht angeordnete elektrische Isolierschicht aufweist, einen elektrisch leitfähigen ersten Abstandshalter, der zwischen dem oberen elektrisch leitfähigen Element und der oberen elektrisch leitfähigen Schicht angeordnet ist, mindestens einen Leistungshalbleiterchip, der zwischen dem oberen elektrisch leitfähigen Element und der oberen elektrisch leitfähigen Schicht angeordnet ist, einen elektrisch leitfähigen zweiten Abstandshalter, der zwischen dem oberen elektrisch leitfähigen Element und dem Leistungshalbleiterchip angeordnet ist und eine Abschirmstruktur, die dazu ausgebildet ist, eine Leitung des Halbleitergehäuses elektromagnetisch abzuschirmen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft ein Halbleitergehäuse mit doppelseitiger Kühlstruktur, welches eine elektromagnetische Abschirmstruktur aufweist. Die vorliegende Offenbarung betrifft ferner ein Herstellungsverfahren für ein Halbleitergehäuse mit doppelseitiger Kühlstruktur und einer elektromagnetischen Abschirmstruktur.
  • HINTERGRUND
  • Die stetig steigenden Anforderungen an die Leistungsfähigkeit von elektrischen Schaltungen für hohe Ströme, z.B. in elektrischen Antrieben für Kraftfahrzeuge, erfordern eine Weiterentwicklung und Verbesserung von Halbleitergehäusen, die in solchen Schaltungen zum Einsatz kommen. Solche Schaltungen können z.B. Wechselrichter aufweisen, die eine Batteriespannung in eine Wechselspannung für den Antrieb eines Elektromotors umwandeln. Ein solcher Wechselrichter kann durch eine geeignete Schaltung in einem Halbleitergehäuse realisiert werden, wobei es für mit Hinblick auf die Leistungsfähigkeit des Wechselrichters entscheidend ist, eine ausreichende Kühlung, eine möglichst geringe Impedanz, möglichst geringe Streuinduktivitäten etc. in dem Halbleitergehäuse zu erzielen. Ferner kann es erforderlich sein, Leitungen in dem Halbleitergehäuse elektromagnetisch von ihrer Umgebung abzuschirmen, z.B. um das einwandfreie Funktionieren der in dem Halbleitergehäuse realisierten Schaltung zu gewährleisten. Durch verbesserte Halbleitergehäuse bzw. durch verbesserte Verfahren zum Herstellen solcher Halbleitergehäuse lässt sich die Leistungsfähigkeit solcher Wechselrichter weiter steigern.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • KURZDARSTELLUNG
  • Einzelne Beispiele betreffen ein Halbleitergehäuse mit doppelseitiger Kühlstruktur umfassend ein oberes elektrisch leitfähiges Element, das eine nach außen freiliegende Metalloberfläche aufweist, ein unteres Trägersubstrat, das eine obere elektrisch leitfähige Schicht, eine untere elektrisch leitfähige Schicht mit einer nach außen freiliegenden Oberfläche und eine zwischen der oberen und unteren elektrisch leitfähigen Schicht angeordnete elektrische Isolierschicht aufweist, einen elektrisch leitfähigen ersten Abstandshalter, der zwischen dem oberen elektrisch leitfähigen Element und der oberen elektrisch leitfähigen Schicht angeordnet ist, mindestens einen Leistungshalbleiterchip, der zwischen dem oberen elektrisch leitfähigen Element und der oberen elektrisch leitfähigen Schicht angeordnet ist, einen elektrisch leitfähigen zweiten Abstandshalter, der zwischen dem oberen elektrisch leitfähigen Element und dem Leistungshalbleiterchip angeordnet ist und eine Abschirmstruktur, die dazu ausgebildet ist, eine Leitung des Halbleitergehäuses elektromagnetisch abzuschirmen.
  • Einzelne Beispiele betreffen ein Verfahren zum Herstellen eines Halbleitergehäuses mit doppelseitiger Kühlstruktur, das Verfahren umfassend ein Bereitstellen eines unteren Trägersubstrats, das eine obere elektrisch leitfähige Schicht, eine untere elektrisch leitfähige Schicht und eine zwischen der oberen und unteren elektrisch leitfähigen Schicht angeordnete elektrische Isolierschicht aufweist, ein Anbringen eines ersten elektrisch leitfähigen Abstandshalters an der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats, ein Anbringen mindestens eines Leistungshalbleiterchips an der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats, ein Anbringen eines zweiten elektrisch leitfähigen Abstandshalters an dem Leistungshalbleiterchip, ein Anbringen eines oberen elektrisch leitfähigen Elements auf den Abstandshaltern gegenüber dem unteren Trägersubstrat und ein Ausbilden einer Abschirmstruktur derart, dass eine Leitung des Halbleitergehäuses von der Abschirmstruktur elektromagnetisch abgeschirmt wird.
  • Figurenliste
  • Die beigefügten Zeichnungen stellen Beispiele dar und dienen zusammen mit der Beschreibung dazu, die Grundzüge der Offenbarung zu erläutern. Die Elemente der Zeichnungen sind zu einander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszeichen können einander entsprechende, ähnliche oder identische Teile bezeichnen.
    • 1 besteht aus den 1A und 1B und zeigt in 1A eine Seitenansicht eines Halbleitergehäuses mit doppelseitiger Kühlstruktur. 1B zeigt eine Seitenansicht eines weiteren Halbleitergehäuses mit doppelseitiger Kühlstruktur.
    • 2 zeigt eine perspektivische Ansicht eines Halbleitergehäuses mit doppelseitiger Kühlstruktur, welches ferner einen Einkapselungskörper umfasst.
    • 3 besteht aus den 3A bis 3D und zeigt in 3A eine perspektivische Ansicht eines unteren Trägersubstrats eines weiteren Halbleitergehäuses. In 3B ist die obere Kühlstruktur in perspektivischer Ansicht gezeigt, in 3C das zusammengesetzte Halbleitergehäuse in perspektivischer Ansicht und in 3D eine Seitenansicht des Halbleitergehäuses.
    • 4 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleitergehäuses.
    • 5 zeigt ein Beispiel eines Halbleitergehäuses mit einer Abschirmstruktur, die zwischen zwei Signalleitungen angeordnet ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der vorliegenden Beschreibung sollen die Ausdrücke „gekoppelt“, „elektrisch gekoppelt“ und/oder „elektrisch verbunden“ nicht bedeuten, dass die Elemente direkt gekoppelt sein müssen; es können dazwischentretende Elemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorgesehen sein, z.B. Lotschichten.
  • 1A zeigt ein Halbleitergehäuse 100 mit doppelseitiger Kühlstruktur gemäß der Offenbarung. Hierbei bedeutet „doppelseitige Kühlstruktur“, dass das Halbleitergehäuse 100 ein oberes elektrisch leitfähiges Element 110 und ein unteres Trägersubstrat 120 aufweist, welche jeweils als eine Kühlstruktur des Halbleitergehäuses 100 wirken können. Das Halbleitergehäuse 100 weist ferner einen ersten elektrisch leitfähigen Abstandshalter 130, mindestens einen Leistungshalbleiterchip 140 und einen zweiten elektrisch leitfähigen Abstandshalter 150 auf. Der zweite elektrisch leitfähige Abstandshalter 150 ist zwischen dem oberen elektrisch leitfähigen Element 110 und dem Leistungshalbleiterchip 140 angeordnet.
  • Das untere Trägersubstrat 120 weist eine obere elektrisch leitfähige Schicht 121, eine untere elektrisch leitfähige Schicht 123 und eine zwischen der oberen 121 und unteren 123 leitfähigen Schicht angeordnete elektrische Isolierschicht 122 auf. Das untere Trägersubstrat 120 kann z.B. ein Substrat vom Typ DCB (direct copper bond), DAB (direct aluminium bond), or AMB (active metal brazing) sein.
  • Gemäß einem Beispiel kann das Halbleitergehäuse 100 ferner einen Einkapselungskörper (nicht gezeigt) aufweisen, welcher die Abstandshalter 130, 150, den mindestens einen Leistungshalbleiterchip 140, das obere elektrisch leitfähige Element 110 und das untere Trägersubstrat 120 einkapselt. Insbesondere kann ein Zwischenraum zwischen dem oberen elektrisch leitfähigen Element 110 und dem unteren Trägersubstrat 120 ganz oder teilweise durch den Einkapselungskörper gefüllt sein. Allerdings sind eine Metalloberfläche 111 des oberen elektrisch leitfähigen Elements 110 und eine Oberfläche 124 der unteren elektrisch leitfähigen Schicht 123 in jedem Fall ganz oder zumindest teilweise nach außen freiliegend ausgestaltet (d.h., die Oberflächen 111, 124 stellen äußere Oberflächen des Halbleitergehäuses 100 dar).
  • Gemäß einem Beispiel kann der Einkapselungskörper eine Vergussmasse oder Pressmasse aufweisen oder daraus bestehen. Der Einkapselungskörper kann z.B. mittels Formpressen hergestellt werden. Zur Herstellung des Einkapselungskörpers kann z.B. das noch unverkapselte Halbleitergehäuse 100 in ein Formwerkzeug (engl. „molding tool“) gelegt werden, eine dielektrische Masse kann eingespritzt werden und die dielektrische Masse kann zum Einkapselungskörper ausgehärtet werden.
  • Die elektrisch leitfähigen Abstandshalter 130, 150 können aus einem Metall oder einer Metalllegierung bestehen und können z.B. Al oder Cu aufweisen, oder daraus bestehen. Der erste elektrisch leitfähige Abstandshalter 130 ist mit dem oberen elektrisch leitfähigen Element 110 und dem unteren Trägersubstrat 120 physisch und elektrisch verbunden, z.B. durch Lotverbindungen oder durch elektrisch leitfähigen Kleber.
  • Gemäß einem Beispiel umfasst der mindestens eine Leistungshalbleiterchip 140 SiC oder besteht daraus. Gemäß einem Beispiel ist der mindestens eine Leistungshalbleiterchip 140 ein Chip vom Typ IGBT (insulatedgate bipolar transistor). Gemäß einem Beispiel ist in dem Halbleitergehäuse 100 eine Halbbrückenschaltung realisiert. Die Halbbrückenschaltung kann einen Leistungsanschluss für eine positive Versorgungsspannung (VDD), einen Leistungsanschluss für eine negative Versorgungsspannung (VSS) und einen als Phase ausgebildeten Leistungsanschluss aufweisen.
  • Der zweite elektrisch leitfähige Abstandshalter 150 kann elektrisch mit einer Elektrode (nicht gezeigt) des Leistungshalbleiterchips 140 und mit dem oberen elektrisch leitfähigen Element 110 verbunden sein, z.B. durch Lotverbindungen oder durch elektrisch leitfähigen Kleber. Die Elektrode kann eine Leistungselektrode oder eine Steuerelektrode des Leistungshalbleiterchips 140 sein. Der zweite elektrisch leitfähige Abstandshalter 150 kann den Leistungshalbleiterchip 140 ganz oder teilweise überdecken.
  • Gemäß einem Beispiel kann das Halbleitergehäuse Außenanschlüsse in Form von Anschlussfingern aufweisen. Zumindest ein Teil dieser Außenanschlüsse kann dazu ausgelegt sein, Elektroden des mindestens einen Leistungshalbleiterchips 140 elektrisch mit der Außenwelt zu verbinden. Die Außenanschlüsse können mit dem oberen elektrisch leitfähigen Element 110 und/oder mit der oberen elektrisch leitfähigen Schicht 121 elektrisch verbunden sein. Die Anschlussfinger können Teile eines Leiterrahmens sein. Einzelne der Außenanschlüsse können Leistungsanschlüsse sein, die z.B. mit jeweiligen Leistungselektroden des mindestens einen Leistungshalbleiterchips 140 elektrisch verbunden sein können. Einer oder mehrere der Außenanschlüsse können Steueranschlüsse sein, die mit einer Steuerelektrode (z.B. einer Gate-Elektrode) des mindestens einen Leistungshalbleiterchips 140 elektrisch verbunden sind. Einzelne der Außenanschlüsse können Messanschlüsse sein, die z.B. dazu ausgelegt sind, VDD, VSS, die Spannung der Phase, einen Stromfluss oder eine Temperatur in dem Halbleitergehäuse 100 zu messen.
  • In dem Halbleitergehäuse 100 ist eine Abschirmstruktur angeordnet, die dazu ausgebildet ist, eine oder mehrere Leitungen des Halbleitergehäuses 100 elektromagnetisch abzuschirmen. Die elektromagnetische Abschirmung kann dazu dienen, zu verhindern, dass die in dem Halbleitergehäuse 100 ausgebildete elektrische Schaltung in ihrem elektrischen Schaltverhalten auf elektromagnetischem Wege von außen gestört wird. Die elektromagnetische Abschirmung kann auch dazu dienen, zu verhindern, dass die in dem Halbleitergehäuse 100 ausgebildete elektrische Schaltung ihrerseits durch elektromagnetische Beeinflussung eine Störung in einem anderen Bauteil induziert. Diese abzuschirmenden Leitungen können z.B. einen oder mehrere Steueranschlüsse und/oder einen oder mehrere Messanschlüsse umfassen. Die Abschirmstruktur kann in der oberen elektrisch leitfähigen Schicht 121 und/oder in dem oberen elektrisch leitfähigen Element 110 und/oder in dem Leiterrahmen ausgebildet sein.
  • Die Abschirmstruktur kann dazu ausgelegt sein, auf VSS oder auf VDD zu liegen. Eine Abschirmstruktur, die auf Vss oder VDD liegt, kann als niederohmige Abschirmung der Phase ausgelegt sein. Dadurch kann zumindest zum Teil verhindert werden, dass die Phase nach außen elektromagnetisch abstrahlt und für andere Bauteile als Störquelle wirkt.
  • In dem Fall, dass es sich bei der abzuschirmenden Leitung um eine Steuerleitung handelt, gilt, dass Steuersignale mit deutlich über 10kHz an der Steuerleitung anliegen können, insbesondere wenn der mindestens eine Leistungshalbleiterchip 140 SiC-basiert ist. Daher können solche Steuerleitungen wie Antennen funktionieren und würden ohne elektromagnetische Abschirmung Leistung in die Umgebung einkoppeln bzw. Leistung von der Umgebung aufnehmen. Eine Aufnahme von Leistung aus der Umgebung könnte bewirken, dass die Steuersignale gestört werden und das Schaltverhalten der elektrischen Schaltung negativ beeinflusst wird. Eine entsprechende Abschirmung kann dazu beitragen, dass ein fehlerfreies Schalten des mindestens einen Leistungshalbleiterchips 140 sichergestellt ist. Dies gilt analog auch für andere Arten von Leitungen in dem Halbleitergehäuse 100.
  • Das Halbleitergehäuse 100 kann eine in der oberen elektrisch leitfähigen Schicht 121 ausgebildete Steuerleitung aufweisen, die mit einer Steuerelektrode des mindestens einen Leistungshalbleiterchips und mit einem Steueranschluss elektrisch verbunden ist. Die Abschirmstruktur kann die Steuerleitung und den damit verbundenen Steueranschluss an mindestens zwei Seiten umgeben.
  • 1B zeigt ein Halbleitergehäuse 100_1, welches abgesehen von den im Folgenden beschriebenen Unterschieden mit dem Halbleitergehäuse 100 der 1A übereinstimmen kann. Bei dem Halbleitergehäuse 100 1 weist das obere elektrisch leitfähige Element 110 ein oberes Trägersubstrat 160 mit einer oberen elektrisch leitfähigen Schicht 161, einer unteren elektrisch leitfähigen Schicht 163 und einer zwischen der oberen 161 und unteren 163 elektrisch leitfähigen Schicht angeordneten elektrischen Isolierschicht 162 auf. Dabei entspricht die obere elektrisch leitfähige Schicht 161 der nach außen freiliegenden Metalloberfläche 111.
  • Das Halbleitergehäuse 100_1 kann ferner Außenanschlüsse 170 aufweisen, die, wie in 1B gezeigt, zwischen dem oberen Trägersubstrat 160 und dem unteren Trägersubstrat 120 angeordnet sind. Gemäß einem Beispiel kann jeder einzelne der Außenanschlüsse 170 mit der unteren elektrisch leitfähigen Schicht 163 des oberen Trägersubstrats 160 oder mit der oberen elektrisch leitfähigen Schicht 121 des unteren Trägersubstrats 120 elektrisch verbunden sein.
  • Die untere elektrisch leitfähige Schicht 163 des oberen Trägersubstrats 160 und die obere elektrisch leitfähige Schicht 121 des unteren Trägersubstrats 120 sind strukturiert und können z.B. Chipinseln, Leitungsbahnen und/oder Anbringungsstellen für die elektrisch leitfähigen Abstandshalter 130, 150 aufweisen.
  • 2 zeigt eine perspektivische Ansicht eines Halbleitergehäuses 200, welches mit den Halbleitergehäusen 100 und 100 1 identisch sein kann. Das Halbleitergehäuse 200 weist einen Einkapselungskörper 210 auf, welcher die Abstandshalter 130, 150, das obere elektrisch leitfähige Element 110, das untere Trägersubstrat 120 und den mindestens einen Leistungshalbleiterchip 140 einkapselt. Die Oberflächen 111 und die Oberfläche 124 (in 2 nicht zu sehen) liegen am Einkapselungskörper 210 an gegenüberliegenden Seiten des Halbleitergehäuses 200 frei.
  • Der Einkapselungskörper 210 besteht aus einem geeigneten elektrisch isolierenden Material oder weist ein solches Material auf, z.B. ein Plastik, ein Polymer oder ein Harz. Der Einkapselungskörper 210 kann z.B. ein Formgusskörper (molded body) sein.
  • Die Oberfläche 111 und/oder die Oberfläche 124 können eine elektrisch isolierende Beschichtung aufweisen und sie können jeweils für die Anbringung eines Kühlkörpers ausgebildet sein.
  • Das Halbleitergehäuse 200 weist Außenanschlüsse 220, 230 auf, welche an Seitenflächen des Halbleitergehäuses 200 angeordnet sind, die die gegenüberliegenden Seiten mit der Metalloberfläche 111 und der Oberfläche 124 verbinden. Die Außenanschlüsse 220 können als Leistungsanschlüsse ausgelegt sein und die Außenanschlüsse 230 können als Steueranschlüsse oder Messanschlüsse ausgelegt sein. Gemäß einem Beispiel sind die Leistungsanschlüsse nur an einer Seite des Halbleitergehäuses angeordnet und die Steuer- bzw. Messanschlüsse nur an einer gegenüberliegenden Seite. Gemäß einem anderen Beispiel ist ein als Phase ausgebildeter Leistungsanschluss an der Seite mit den Steuer- oder Messanschlüssen angeordnet. Die Außenanschlüsse 220 und 230 können Teile eines gemeinsamen Leiterrahmens sein.
  • 3A zeigt eine perspektivische Ansicht eines unteren Trägersubstrats 120 eines Halbleitergehäuses 300. Das Halbleitergehäuse 300 kann mit den Halbleitergehäusen 100, 100 1 und 200 identisch sein.
  • Die obere elektrisch leitfähige Schicht 121 des Halbleitergehäuses 300 kann einen ersten strukturierten Bereich 310, einen zweiten strukturierten Bereich 320, einen dritten strukturierten Bereich 330, vierte strukturierte Bereiche 340 und fünfte strukturierte Bereiche 350 aufweisen.
  • Auf dem ersten Bereich 310 können erste Leistungshalbleiterchips 311 angeordnet und elektrisch mit diesem verbunden sein. Z.B. kann eine an der Unterseite der ersten Leistungshalbleiterchips 311 angeordnete Leistungselektrode (z.B. eine Drain-Elektrode) durch eine Lotschicht mit dem ersten Bereich 310 verbunden sein. Der erste Bereich 310 kann zum Anlegen von VDD ausgelegt sein. Der erste Bereich 310 kann mit einem ersten Leistungsanschluss 312 elektrisch verbunden sein. Die ersten Leistungshalbleiterchips 311 können als High-Side Leistungshalbleiterchips einer in dem Halbleitergehäuse 300 eingerichteten Halbbrückenschaltung ausgestaltet sein.
  • Auf dem dritten Bereich 330 können zweite Leistungshalbleiterchips 331 angeordnet und elektrisch mit diesem verbunden sein. Z.B. kann eine an der Unterseite der zweiten Leistungshalbleiterchips 331 angeordnete Leistungselektrode (z.B. eine Drain-Elektrode) durch eine Lotschicht mit dem dritten Bereich 330 verbunden sein. Der dritte Bereich 330 kann als Phase der Halbbrückenschaltung ausgelegt sein. Der dritte Bereich 330 kann mit einem dritten Leistungsanschluss 332 elektrisch verbunden sein. Die zweiten Leistungshalbleiterchips 331 können als Low-Side Leistungshalbleiterchips der Halbbrückenschaltung ausgestaltet sein. Der dritte Bereich 330 kann mit dem oberen Trägersubstrat 160 elektrisch verbunden sein, z.B. über einen elektrisch leitfähigen Abstandshalter 130.
  • Der zweite Bereich 320 kann zwischen dem ersten Bereich 310 und dem dritten Bereich 330 auf dem unteren Trägersubstrat 120 angeordnet sein. Der zweite Bereich 320 kann mit einem zweiten Leistungsanschluss 322 elektrisch verbunden sein und er kann zum Anlegen von Vss ausgelegt sein. Der zweite Bereich 320 kann mit dem oberen Trägersubstrat 160 elektrisch verbunden sein, z.B. über einen elektrisch leitfähigen Abstandshalter 130.
  • Die vierten Bereiche 340 können mit dem oberen Trägersubstrat 160 elektrisch verbunden sein, z.B. über elektrisch leitfähige Abstandshalter 130 und sie können zum Anlegen der Phase ausgelegt sein. Die fünften Bereiche 350 können mit dem oberen Trägersubstrat 160 elektrisch verbunden sein, z.B. über elektrisch leitfähige Abstandshalter 130 und sie können zum Anlegen von Vss ausgelegt sein.
  • Die obere elektrisch leitfähige Schicht 121 des Halbleitergehäuses 300 kann ferner eine erste Steuerleitung 361 und eine zweite Steuerleitung 362 aufweisen. Die erste Steuerleitung 361 kann auf zwei Seiten von dem ersten Bereich 310 zumindest teilweise umgeben sein und die zweite Steuerleitung kann auf zwei Seiten von dem dritten Bereich 330 zumindest teilweise umgeben sein. Steuerelektroden, z.B. Gate-Elektroden, der ersten Leistungshalbleiterchips 311 können mit der ersten Steuerleitung 361 elektrisch verbunden sein, z.B. mittels Bonddrähten. Steuerelektroden, z.B. Gate-Elektroden, der zweiten Leistungshalbleiterchips 331 können mit der zweiten Steuerleitung 362 elektrisch verbunden sein, z.B. mittels Bonddrähten. Die erste und die zweiten Steuerleitung 361, 362 können jeweils eine längliche Form haben, d.h. eine Länge der Steuerleitungen 361, 362 kann deutlich größer sein als deren Breite, z.B. mehr als 10-mal größer oder mehr als 15-mal oder mehr als 20-mal größer.
  • Die Steuerleitungen 361, 362 können an einer ersten Seite 301 des unteren Trägersubstrats 120 bis an den Rand oder fast bis an den Rand des unteren Trägersubstrats 120 reichen. Die erste Steuerleitung 361 kann an der ersten Seite 301 mit einem ersten Steueranschluss 363 elektrisch verbunden sein und die zweite Steuerleitung 362 kann an der ersten Seite 301 mit einem zweiten Steueranschluss 364 elektrisch verbunden sein. Der erste und der zweite Steueranschluss 363, 364 können jeweils einen Anschlussfinger umfassen.
  • Gemäß einem Beispiel ist der erste Steueranschluss 363 bzw. der zweite Steueranschluss 364 links und rechts von einem ersten Teil der Abschirmstruktur umgeben. Dieser erste Teil der Abschirmstruktur kann z.B. die Form von Anschlussfingern 341 und 351 haben. Die Anschlussfinger 341 sind mit dem vierten Bereich 340 elektrisch verbunden und die Anschlussfinger 351 sind mit dem fünften Bereich elektrisch verbunden.
  • Gemäß einem Beispiel weist der erste Teil der Abschirmstruktur mehr als nur einen Anschlussfinger 341 bzw. 351 links und rechts des ersten Steueranschlusses 363 bzw. des zweiten Steueranschlusses 364 auf, z.B. jeweils zwei Anschlussfinger 341 bzw. 351 links und rechts. Die weiteren Anschlussfinger 341 und 351 sind ebenfalls mit den vierten Bereichen 340 bzw. den fünften Bereichen 350 elektrisch verbunden. Die Verwendung von mehr als einem Anschlussfinger links und rechts kann dazu beitragen, die elektromagnetische Abschirmung durch die Abschirmstruktur weiter zu verbessern.
  • Bezüglich der ersten Steuerleitung 361 kann der erste Bereich 310 ein in der oberen elektrisch leitfähigen Schicht 121 ausgebildeter dritter Teil der Abschirmstruktur sein. Die vierten Bereiche 340 können ebenfalls Teile dieses dritten Teils der Abschirmstruktur für die erste Steuerleitung 361 sein. Bezüglich der zweiten Steuerleitung 362 kann der dritte Bereich 330 ein in der oberen elektrisch leitfähigen Schicht 121 ausgebildeter dritter Teil der Abschirmstruktur sein. Die fünften Bereiche 350 können ebenfalls Teile dieses dritten Teils der Abschirmstruktur für die zweiten Steuerleitung 362 sein.
  • Gemäß einem Beispiel weist das Halbleitergehäuse 300 ferner einen Messanschluss 313 auf, der mit dem ersten Bereich 310 elektrisch verbunden ist und zum Messen von VDD ausgelegt ist. Die Steueranschlüsse 363 und 364, die Anschlussfinger 341 und 351 und der Messanschluss 313 können alle an der ersten Seite 301 des unteren Trägersubstrats 120 angeordnet sein und die Leistungsanschlüsse 312, 322 und 332 können alle an einer gegenüberliegenden zweiten Seite 302 angeordnet sein. Die Steueranschlüsse 363 und 364, die Anschlussfinger 341 und 351, der Messanschluss 313 und die Leistungsanschlüsse 312, 322 und 332 können alle Teil eines Leiterrahmens sein.
  • 3B zeigt eine perspektivische Ansicht eines oberen Trägersubstrats 160 des Halbleitergehäuses 300, wobei in 3B ein perspektivischer Blick auf die Unterseite des oberen Trägersubstrats 160 (vgl. den Pfeil in 3C für die Blickrichtung) gezeigt ist.
  • Die untere elektrisch leitfähige Schicht 163 des oberen Trägersubstrats 160 ist strukturiert und weist einen sechsten Bereich 370 und einen siebten Bereich 380 auf. Der sechste Bereich 370 überlappt in dem zusammengesetzten Halbleitersubstrat 300 (vgl. 3C) den ersten Bereich 310 des unteren Trägersubstrats 120. Der siebte Bereich 380 überlappt in dem zusammengesetzten Halbleitersubstrat 300 den zweiten Bereich 320 und den dritten Bereich 330 des unteren Trägersubstrats 120.
  • Im sechsten Bereich 370 ist eine erste Fläche 371 angeordnet, die vollständig mit der unteren elektrisch leitfähigen Schicht 163 gefüllt ist. Im siebten Bereich 380 ist eine zweite Fläche 381 angeordnet, die vollständig mit der unteren elektrisch leitfähigen Schicht 163 gefüllt ist. Im zusammengesetzten Halbleitergehäuse 300 überdeckt die erste Fläche 371 die erste Steuerleitung 361 und die zweite Fläche 381 überdeckt die zweite Steuerleitung 381. Im zusammengesetzten Halbleitergehäuse 300 ist die erste Fläche 371 ein zweiter Teil der Abschirmstruktur für die erste Steuerleitung 361 und ist mit den vierten Bereichen 340 und den Anschlussfingern 341 elektrisch verbunden. Im zusammengesetzten Halbleitergehäuse 300 ist die zweite Fläche 381 ein zweiter Teil der Abschirmstruktur für die zweite Steuerleitung 362 und ist mit den fünften Bereichen 350 und den Anschlussfingern 351 elektrisch verbunden. Auf diese Weise kann die erste Steuerleitung 361 bzw. die zweite Steuerleitung 362 auf mindestens drei Seiten von der jeweiligen Abschirmstruktur umgeben sein.
  • Gemäß einem Beispiel sind die Anschlussfinger 341 als erster Teil der Abschirmstruktur dazu ausgebildet, den Steueranschluss 363 elektromagnetisch abzuschirmen und die Fläche 371 und die Bereiche 310, 340 sind als zweiter bzw. dritter Teil der Abschirmstruktur dazu ausgebildet, die Steuerleitung 361 elektromagnetisch abzuschirmen. Analog sind die Anschlussfinger 351 als erster Teil der Abschirmstruktur dazu ausgebildet, den Steueranschluss 364 elektromagnetisch abzuschirmen und die Fläche 381 und die Bereiche 330, 350 sind als zweiter bzw. dritter Teil der Abschirmstruktur dazu ausgebildet, die Steuerleitung 362 elektromagnetisch abzuschirmen.
  • Im sechsten Bereich 370 und im siebten Bereich 380 können Aussparungen 372, 382 vorgesehen sein, die Verbindungspunkte umranden, an welchen die untere elektrisch leitfähige Schicht 163 des oberen Trägersubstrats 160 an elektrisch leitfähigen Abstandshaltern 130, 150 (vgl. 1A) angebracht wird. Die erste Fläche 371 und die zweite Fläche 381 sind frei von solchen Aussparungen 372, 382.
  • 3C zeigt das Halbleitergehäuse 300 nach der Anordnung des oberen Trägersubstrats 160 über dem unteren Trägersubstrat 120 von 3A. Der Übersichtlichkeit halber ist in 3C nur die untere leitfähige Schicht 163 des oberen Trägersubstrats 160 gezeigt, die obere elektrisch leitfähige Schicht 161 und die Isolierschicht 162 wurden weggelassen. Der sechste Bereich 370 kann den ersten Bereich 310 und die vierten Bereiche 340 ganz oder teilweise überdecken und der siebte Bereich 380 kann den zweiten Bereich 320, den dritten Bereich 330 und die fünften Bereiche 350 ganz oder teilweise überdecken. Der sechste Bereich 370 kann mit dem dritten Bereich 330 und mit den vierten Bereichen 340 mittels elektrisch leitfähiger Abstandshalter elektrisch verbunden sein und der siebte Bereich 380 kann mit dem zweiten Bereich 320 und mit den fünften Bereichen 350 mittels elektrisch leitfähiger Abstandshalter elektrisch verbunden sein.
  • 3D zeigt eine Seitenansicht des Halbleitergehäuses 300 entlang der Pfeilrichtung in 3C.
  • 4 zeigt ein Flussdiagramm eines Verfahrens 400 zum Herstellen eines Halbleitergehäuses mit doppelseitiger Kühlstruktur. Gemäß dem Verfahren 400 können beispielsweise die Halbleitergehäuse 100, 100_1, 200 und 300 hergestellt werden.
  • Das Verfahren 400 umfasst bei 401 ein Bereitstellen eines unteren Trägersubstrats, das eine obere elektrisch leitfähige Schicht, eine untere elektrisch leitfähige Schicht und eine zwischen der oberen und unteren elektrisch leitfähigen Schicht angeordnete elektrische Isolierschicht aufweist. Das Verfahren 400 umfasst bei 402 ein Anbringen eines ersten elektrisch leitfähigen Abstandshalters an der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats. Das Verfahren 400 umfasst bei 403 ein Anbringen mindestens eines Leistungshalbleiterchips an der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats. Das Verfahren 400 umfasst bei 404 ein Anbringen eines zweiten elektrisch leitfähigen Abstandshalters an dem Leistungshalbleiterchip. Das Verfahren 400 umfasst bei 405 ein Anbringen eines oberen elektrisch leitfähigen Elements auf den Abstandshaltern gegenüber dem unteren Trägersubstrat. Das Verfahren 400 umfasst bei 406 ein Ausbilden einer Abschirmstruktur derart, dass ein Steueranschluss oder einen Messanschluss des Halbleitergehäuses von der Abschirmstruktur elektromagnetisch abgeschirmt wird.
  • Das Verfahren 400 kann ferner ein Anordnen eines zweiten und eines dritten Anschlussfingers beidseitig neben einem ersten Anschlussfinger des Steueranschlusses des Halbleitergehäuses zum Ausbilden eines ersten Teils der Abschirmstruktur umfassen. Das Verfahren 400 kann ferner ein Ausbilden einer Steuerleitung in der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats umfassen, wobei die Steuerleitung eine Steuerelektrode des mindestens einen Leistungshalbleiterchips mit dem Steueranschluss elektrisch verbindet und wobei die Steuerleitung zumindest an drei Seiten von der Abschirmstruktur umgeben ist. Das Verfahren 400 kann ferner ein Ätzen des oberen elektrisch leitfähigen Elements zum Erzeugen eines zweiten Teils der Abschirmstruktur umfassen, wobei der zweite Teil der Abschirmstruktur die Steuerleitung überlappt. Das Verfahren 400 kann ferner ein Ätzen der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats zum Erzeugen eines dritten Teils der Abschirmstruktur umfassen, wobei der dritte Teil die Steuerleitung beidseitig umgibt.
  • 5 zeigt ein weiteres Beispiel eines Halbleitergehäuses 500, wobei das Halbleitergehäuse 500 den Halbleitergehäusen 100, 100 1, 200 und 300 ähnlich sein kann und nur die unten gezeigten Unterschiede gegenüber diesen aufweisen kann. Der Übersichtlichkeit halber sind in 5 das obere Trägersubstrat und ein möglicher Einkapselungskörper des Halbleitergehäuses 500 nicht gezeigt.
  • Das untere Trägersubstrat 501 des Halbleitergehäuses 500 weist einen ersten Trägerbereich 510 mit ersten Leistungshalbleiterchips 511 und einen zweiten Trägerbereich 520 mit zweiten Leistungshalbleiterchips 521 auf. Der erste Trägerbereich 510 kann z.B. zum Anlegen von VDD ausgelegt sein und der zweite Trägerbereich 520 kann z.B. als Phase ausgelegt sein.
  • Der erste Trägerbereich 510 kann mit einem ersten Leistungsanschluss 512 und einem zweiten Leistungsanschluss 513 verbunden sein. Ein dritter Leistungsanschluss 530 kann zwischen dem ersten und dem zweiten Leistungsanschluss 512, 513 angeordnet sein. Der dritte Leistungsanschluss 530 kann mit dem oberen Trägersubstrat des Halbleitergehäuses 500 verbunden sein und er kann ein VSS-Anschluss sein. Der zweite Trägerbereich 520 kann mit einem vierten Leistungsanschluss 522 verbunden sein.
  • Steuerelektroden (z.B. Gate-Elektroden) der ersten Leistungshalbleiterchips 511 können mit einer ersten Steuerleitung 541 verbunden sein und Steuerelektroden (z.B. Gate-Elektroden) der zweiten Leistungshalbleiterchips 521 können mit einer zweiten Steuerleitung 542 verbunden sein.
  • Zwischen der ersten Steuerleitung 541 und der zweiten Steuerleitung 542 ist eine Abschirmstruktur 550 ausgebildet, die die Steuerleitungen 541, 542 elektromagnetisch abschirmt, insbesondere voneinander. Die Steuerleitungen 541, 542 und die Abschirmstruktur 550 können als strukturierte Bereiche in der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats 501 ausgebildet sein.
  • Gemäß einem Beispiel ist die Abschirmstruktur 550 mit dem oberen Trägersubstrat des Halbleitergehäuses 500 elektrisch verbunden, z.B. über einen oder mehrere elektrisch leitfähige Abstandshalter. Die Abschirmstruktur 550 kann insbesondere zum Anlegen von Vss ausgebildet sein.
  • Obwohl hierin spezifische Ausführungsformen dargestellt und beschrieben wurden, ist es für den Durchschnittsfachmann offensichtlich, dass eine Vielzahl alternativer und/oder äquivalenter Umsetzungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen kann, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Offenbarung nur durch die Ansprüche und deren Äquivalente beschränkt ist.

Claims (22)

  1. Halbleitergehäuse mit doppelseitiger Kühlstruktur, das Halbleitergehäuse umfassend: ein oberes elektrisch leitfähiges Element, das eine nach außen freiliegende Metalloberfläche aufweist, ein unteres Trägersubstrat, das eine obere elektrisch leitfähige Schicht, eine untere elektrisch leitfähige Schicht mit einer nach außen freiliegenden Oberfläche und eine zwischen der oberen und unteren elektrisch leitfähigen Schicht angeordnete elektrische Isolierschicht aufweist, einen elektrisch leitfähigen ersten Abstandshalter, der zwischen dem oberen elektrisch leitfähigen Element und der oberen elektrisch leitfähigen Schicht angeordnet ist, mindestens einen Leistungshalbleiterchip, der zwischen dem oberen elektrisch leitfähigen Element und der oberen elektrisch leitfähigen Schicht angeordnet ist, einen elektrisch leitfähigen zweiten Abstandshalter, der zwischen dem oberen elektrisch leitfähigen Element und dem Leistungshalbleiterchip angeordnet ist, und eine Abschirmstruktur, die dazu ausgebildet ist, eine Leitung des Halbleitergehäuses elektromagnetisch abzuschirmen.
  2. Halbleitergehäuse nach Anspruch 1, wobei das obere elektrisch leitfähige Element ein oberes Trägersubstrat mit einer oberen elektrisch leitfähigen Schicht, einer unteren elektrisch leitfähigen Schicht und einer zwischen der oberen und unteren elektrisch leitfähigen Schicht angeordneten elektrischen Isolierschicht aufweist, wobei die obere elektrisch leitfähige Schicht der nach außen freiliegenden Metalloberfläche entspricht.
  3. Halbleitergehäuse nach Anspruch 1 oder 2, wobei die Leitung einen Steueranschluss oder einen Messanschluss des Halbleitergehäuses umfasst.
  4. Halbleitergehäuse nach Anspruch 3, wobei der Steueranschluss und/oder der Messanschluss und zumindest ein erster Teil der Abschirmstruktur in einem Leiterrahmen ausgebildet sind.
  5. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei ein zweiter Teil der Abschirmstruktur in dem oberen elektrisch leitfähigen Element ausgebildet ist.
  6. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Steuerleitung, die in der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats ausgebildet und mit dem Steueranschluss und einer Steuerelektrode des mindestens einen Leistungshalbleiterchips elektrisch verbunden ist, wobei ein dritter Teil der Abschirmstruktur in der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats ausgebildet ist und die Steuerleitung beidseitig umgibt.
  7. Halbleitergehäuse nach den Anspruch 5, wobei der zweite Teil der Abschirmstruktur die Steuerleitung überlappt, und wobei der zweite Teil der Abschirmstruktur zum Anlegen einer negativen Versorgungsspannung ausgebildet ist.
  8. Halbleitergehäuse nach Anspruch 6, wobei der mindestens eine Leistungshalbleiterchip ein High-Side Leistungshalbleiter einer Halbbrückenschaltung ist und der dritte Teil der Abschirmstruktur zum Anlegen einer positiven Versorgungsspannung ausgebildet ist.
  9. Halbleitergehäuse nach den Ansprüchen 5 und 8, wobei der zweite Teil der Abschirmstruktur die Steuerleitung überlappt, und wobei der zweite Teil der Abschirmstruktur zum Anlegen der Phase ausgebildet ist.
  10. Halbleitergehäuse nach Anspruch 4, wobei der Steueranschluss oder der Messanschluss einen ersten Anschlussfinger umfasst, der erste Teil der Abschirmstruktur einen zweiten und einen dritten Anschlussfinger umfasst und der erste Anschlussfinger zwischen dem zweiten und dritten Anschlussfinger angeordnet ist.
  11. Halbleitergehäuse nach den Ansprüchen 5 und 6, wobei der erste elektrisch leitfähige Abstandshalter den zweiten und den dritten Teil der Abschirmstruktur elektrisch miteinander verbindet.
  12. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der Messanschluss zum Messen eines Stromflusses oder einer Temperatur in dem Halbleitergehäuse ausgebildet ist.
  13. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend: einen ersten, zweiten und dritten Leistungsanschluss, wobei die Leistungsanschlüsse an einer ersten Seite des Halbleitergehäuses angeordnet sind und der Steueranschluss an einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleitergehäuses angeordnet ist.
  14. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend: einen Einkapselungskörper, der zwischen dem unteren Trägersubstrat und dem oberen elektrisch leitfähigen Element angeordnet ist und die Abstandshalter, den mindestens einen Leistungshalbleiterchip, das obere elektrisch leitfähige Element und das untere Trägersubstrat einkapselt.
  15. Halbleitergehäuse nach Anspruch 14, wobei der Einkapselungskörper eine Pressmasse umfasst.
  16. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Leistungshalbleiterchip SiC umfasst.
  17. Verfahren zum Herstellen eines Halbleitergehäuses mit doppelseitiger Kühlstruktur, das Verfahren umfassend: Bereitstellen eines unteren Trägersubstrats, das eine obere elektrisch leitfähige Schicht, eine untere elektrisch leitfähige Schicht und eine zwischen der oberen und unteren elektrisch leitfähigen Schicht angeordnete elektrische Isolierschicht aufweist, Anbringen eines ersten elektrisch leitfähigen Abstandshalters an der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats, Anbringen mindestens eines Leistungshalbleiterchips an der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats, Anbringen eines zweiten elektrisch leitfähigen Abstandshalters an dem Leistungshalbleiterchip, Anbringen eines oberen elektrisch leitfähigen Elements auf den Abstandshaltern gegenüber dem unteren Trägersubstrat, und Ausbilden einer Abschirmstruktur derart, dass eine Leitung des Halbleitergehäuses von der Abschirmstruktur elektromagnetisch abgeschirmt wird.
  18. Verfahren nach Anspruch 17, wobei das Ausbilden der Abschirmstruktur umfasst: Anordnen eines zweiten und eines dritten Anschlussfingers beidseitig neben einem ersten Anschlussfinger eines Steueranschlusses des Halbleitergehäuses zum Ausbilden eines ersten Teils der Abschirmstruktur.
  19. Verfahren nach Anspruch 18, wobei das Ausbilden der Abschirmstruktur umfasst: Ausbilden einer Steuerleitung in der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats, wobei die Steuerleitung eine Steuerelektrode des mindestens einen Leistungshalbleiterchips mit dem Steueranschluss elektrisch verbindet, und wobei die Steuerleitung zumindest an drei Seiten von der Abschirmstruktur umgeben ist.
  20. Verfahren nach Anspruch 19, wobei das Ausbilden der Abschirmstruktur umfasst: Ätzen des oberen elektrisch leitfähigen Elements zum Erzeugen eines zweiten Teils der Abschirmstruktur, welcher die Steuerleitung überlappt.
  21. Verfahren nach Anspruch 19 oder 20, ferner umfassend: Ätzen der oberen elektrisch leitfähigen Schicht des unteren Trägersubstrats zum Erzeugen eines dritten Teils der Abschirmstruktur, welcher die Steuerleitung beidseitig umgibt.
  22. Verfahren nach einem der Ansprüche 17 bis 21, ferner umfassend: zumindest teilweises Einkapseln des unteren Trägersubstrats und des oberen elektrisch leitfähigen Elements mit einem Einkapselungskörper, der eine Pressmasse umfasst.
DE102018212438.8A 2018-07-25 2018-07-25 Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung Withdrawn DE102018212438A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018212438.8A DE102018212438A1 (de) 2018-07-25 2018-07-25 Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
US16/519,571 US10985110B2 (en) 2018-07-25 2019-07-23 Semiconductor package having an electromagnetic shielding structure and method for producing the same
KR1020190089425A KR20200011889A (ko) 2018-07-25 2019-07-24 전자기 차폐 구조물을 갖는 반도체 패키지 및 그 제조 방법
CN201910674961.3A CN110783315A (zh) 2018-07-25 2019-07-25 具有电磁屏蔽结构的半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018212438.8A DE102018212438A1 (de) 2018-07-25 2018-07-25 Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung

Publications (1)

Publication Number Publication Date
DE102018212438A1 true DE102018212438A1 (de) 2020-01-30

Family

ID=69149028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018212438.8A Withdrawn DE102018212438A1 (de) 2018-07-25 2018-07-25 Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (1) US10985110B2 (de)
KR (1) KR20200011889A (de)
CN (1) CN110783315A (de)
DE (1) DE102018212438A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
EP4177943A4 (de) * 2020-07-02 2023-12-27 Amosense Co.,Ltd Leistungsmodul und verfahren zur herstellung davon
US11862688B2 (en) 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module
TWI787111B (zh) * 2022-04-08 2022-12-11 強茂股份有限公司 具複合式針腳結構的封裝元件及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287875A1 (en) * 2016-03-29 2017-10-05 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
DE102016115221A1 (de) * 2016-08-17 2018-02-22 Karlsruher Institut für Technologie Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853072B2 (en) * 2002-04-17 2005-02-08 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
JP2007116013A (ja) 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
JP2009246116A (ja) * 2008-03-31 2009-10-22 Yamaha Corp リードフレーム及びパッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP5557441B2 (ja) 2008-10-31 2014-07-23 日立オートモティブシステムズ株式会社 電力変換装置および電動車両
US8358000B2 (en) 2009-03-13 2013-01-22 General Electric Company Double side cooled power module with power overlay
CN201946588U (zh) * 2010-12-30 2011-08-24 比亚迪股份有限公司 一种功率半导体器件的封装结构
JP5460653B2 (ja) 2011-07-14 2014-04-02 本田技研工業株式会社 半導体装置
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
JP6127847B2 (ja) 2013-09-10 2017-05-17 株式会社デンソー 電力変換装置
DE102014209690B4 (de) 2014-05-21 2020-02-20 Robert Bosch Gmbh Kommutierungszelle
EP3168871B1 (de) * 2015-11-11 2020-01-08 Nexperia B.V. Halbleiterbauelement und ein verfahren zur herstellung eines halbleiterbauelements
DE102016119485A1 (de) * 2016-10-12 2018-04-12 Infineon Technologies Ag Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
DE102016120778B4 (de) 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US11367669B2 (en) 2016-11-21 2022-06-21 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
US11830856B2 (en) 2019-03-06 2023-11-28 Semiconductor Components Industries, Llc Semiconductor package and related methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287875A1 (en) * 2016-03-29 2017-10-05 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
DE102016115221A1 (de) * 2016-08-17 2018-02-22 Karlsruher Institut für Technologie Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls

Also Published As

Publication number Publication date
US10985110B2 (en) 2021-04-20
US20200035616A1 (en) 2020-01-30
CN110783315A (zh) 2020-02-11
KR20200011889A (ko) 2020-02-04

Similar Documents

Publication Publication Date Title
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102012219791A1 (de) Niederinduktives leistungsmodul
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben
DE112018001927T5 (de) Halbleiterbauelement
DE102014102364A1 (de) Mehrchipbaugruppe mit getrennten zwischenverbindungen zwischen chips
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102018126972A1 (de) Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102014113519A1 (de) Elektronisches Bauteil, Anordnung und Verfahren
DE102019112935A1 (de) Halbleitermodul
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102015103555B4 (de) Elektronisches Bauteil
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee