DE102013208818A1 - Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter - Google Patents
Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter Download PDFInfo
- Publication number
- DE102013208818A1 DE102013208818A1 DE102013208818A DE102013208818A DE102013208818A1 DE 102013208818 A1 DE102013208818 A1 DE 102013208818A1 DE 102013208818 A DE102013208818 A DE 102013208818A DE 102013208818 A DE102013208818 A DE 102013208818A DE 102013208818 A1 DE102013208818 A1 DE 102013208818A1
- Authority
- DE
- Germany
- Prior art keywords
- copper
- metallization
- chip
- substrate
- contact area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/24011—Deposited, e.g. MCM-D type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/40227—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
- H01L2224/4101—Structure
- H01L2224/4103—Connectors having different sizes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8484—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Ein Leistungshalbleitermodul weist ein elektrisch isolierendes Substrat, eine Kupfermetallisierung, die auf der ersten Seite des Substrats angeordnet ist und in einen Chipbefestigungsbereich und in mehrere Kontaktbereichen gemustert ist, und einen Halbleiterchip auf, der an dem Chipbefestigungsbereich befestigt ist. Der Chip weist einen aktiven Vorrichtungsbereich und eine oder mehrere Kupferchipmetallisierungsschichten auf, die über dem aktiven Vorrichtungsbereich angeordnet sind. Der aktive Vorrichtungsbereich ist näher an der Kupfermetallisierung angeordnet als die eine oder mehreren Kupferchipmetallisierungsschichten. Die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich angeordnet ist, weist einen Kontaktbereich auf, der sich über einen Großteil einer Seite des Chips erstreckt, die von dem Substrat weg zeigt. Das Modul weist ferner eine Kupferverbindungsmetallisierung auf, die mit dem Kontaktbereich des Chips über eine aluminiumfreie Bereichsverbindungsstelle und mit einem ersten der Kontaktbereiche der Kupfermetallisierung verbunden ist.
Description
- TECHNISCHES GEBIET
- Die vorliegende Anmeldung betrifft Leistungshalbleiter und insbesondere zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter.
- ALLGEMEINER STAND DER TECHNIK
- Leistungshalbleiterchips werden üblicherweise an einer metallisierten Seite eines Substrats an der Rückseite des Chips durch eine gelötete, diffusionsweichgelötete oder gesinterte Bereichsverbindungsstelle angebracht. Die elektrischen Verbindungen werden typischerweise an der Vorderseite des Chips, die von dem Substrat weg zeigt, durch Al-Drahtbonden oder Schwer-Cu-Drahtbonden hergestellt. Doppelseitige Bereichsverbindungsstellen wurden zum Beispiel in doppelseitigen Kühlbaugruppen und älteren Thyristor- und Gleichrichtermodulausgestaltungen verwendet, bei denen Metallstecker an der Vorderseite durch Löten verbunden werden. Das Stecklötverfahren wird auch in einigen diskreten Niederspannungs-Leistungs-MOSFET-Gehäusen (metal-oxidesemiconductor field-effect transistor = Metalloxid-Halbleiterfeldeffekt-Transistoren) verwendet. Bei der sogenannten Planarverbindungstechnik weist die Struktur eine Isolierschicht auf den Trägern/Substraten und ein Leitermuster auf der Oberseite der Isolierschicht auf. Bei anderen doppelseitigen Bereichsverbindungsstellen-Ansätzen wird eine flexible Platte zum Bereitstellen eines Bereichskontakts mit der Vorderseite des Chips anstelle einer Drahtbondverbindung vorgesehen.
- In jedem Fall leiden herkömmliche Bereichskontakte unter einer Diskrepanz der Wärmeausdehnung des Metalls, das mit dem Chip und dem Halbleitermaterial verbunden ist. Die Diskrepanz führt zu einer thermomechanischen Belastung der Verbindungsstellenpartner und des Grenzflächenmaterials. In jedem Fall verursacht eine hohe Belastung an den Enden der Kanten und Ecken der Bereichsverbindungsstellen eine Delaminierung. Bei gelöteten Bereichskontakten bricht die Lotschicht durch die Belastung während eines Aus- und Einschaltens oder einer Temperaturwechselbeanspruchung. Der Riss setzt sich innerhalb des Lots von der Kante zur Mitte fort. Bei einigen Planarverbindungstechniken wird Kupfer direkt auf der Chipmetallisierung gewachsen, die Al, AlSi oder AlCu oder AlCuSi sein kann. Eine Grenzflächenmetallschicht wird üblicherweise unter der zu wachsenden Kupferschicht aufgetragen. Die Grenzflächenschicht ist eher dünn und liegt im Bereich von wenigen 100 nm. Die schwache Schicht bei der Delaminierung ist die Al- oder Al-Legierungs-Chipmetallisierung. Die Risse bilde sich an den Kanten und Ecken der Al-Oberfläche und setzen sich in Richtung Mitte innerhalb der Al-Chipmetallisierungsschicht fort. In dem Falle einer gesinterten Verbindung mit der Al-Chipmetallisierung bildet sich der Riss an den Kanten und Ecken an der Oberfläche der gesinterten Schicht und setzt sich nach unten in die Al-Chipmetallisierungsschicht fort, und verbleibt in der Al-Metallisierung und setzt sich dabei in Richtung Zentrum fort. Obwohl einige herkömmliche Planarverbindungstechniken das schwache weiche Lot in dem Kontaktbereich mit dem Chip behoben haben, ist die Lebenszeit dieser Strukturen durch diese Bereichsverbindungsstelle aufgrund der Verwendung einer Standard-Al-Chipmetallisierung, die den schwächsten Teil in dem Bereichsverbindungsbereich darstellt, eingeschränkt.
- KURZDARSTELLUNG
- Die hierin beschriebenen Ausführungsformen stellen eine Al-freie Bereichsverbindungsstelle zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiterchips und einer Kupferverbindungsmetallisierung bereit, die elektrisch die letzte Kupfermetallisierungsschicht des Chips mit einer gemusterten Kupfermetallisierung verbindet, die auf einem elektrisch isolierenden Substrat angeordnet ist. Wie hierin verwendet, bezieht sich der Ausdruck „Kupfer” auf reines Kupfer oder Kupferlegierungen wie Metalllegierungen, die Kupfer als Hauptbestandteil aufweisen. Die Kupferverbindungsmetallisierung kann zum Beispiel Teil eines anderen Substrats, einer Planarverbindungsstruktur, einer flexiblen oder steifen Platte oder eines Steckers sein, der eine Al-freie Bereichsverbindungsstelle mit der letzten Kupfermetallisierungsschicht des Chips bildet.
- Gemäß einer Ausführungsform eines Leistungshalbleitermoduls umfasst das Modul ein elektrisch isolierendes Substrat, eine Kupfermetallisierung, die auf einer ersten Seite des Substrats angeordnet ist und zu einem Chipbefestigungsbereich und mehreren Kontaktbereichen ausgestaltet ist und einen Halbleiterchip, der an dem Chipbefestigungsbereich der Kupfermetallisierung befestigt ist, wobei der Chip einen aktiven Vorrichtungsbereich und einen oder mehrere Kupferchipmetallisierungsschichten aufweist, die über dem aktiven Vorrichtungsbereich angeordnet sind. Der aktive Vorrichtungsbereich ist näher an der Kupfermetallisierung angeordnet als die eine oder mehreren Kupferchipmetallisierungsschichten. Die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich angeordnet ist, weist einen Kontaktbereich auf, der sich über einen Großteil einer Seite des Chips erstreckt, die von dem Substrat weg zeigt. Das Modul umfasst ferner eine Kupferverbindungsmetallisierung, die mit dem Kontaktbereich des Chips über eine aluminiumfreie Bereichsverbindungsstelle und mit einem ersten der Kontaktbereiche der Kupfermetallisierung verbunden ist.
- Gemäß einer Ausführungsform des Verfahrens für den Zusammenbau eines Leistungshalbleitermoduls umfasst das Verfahren Folgendes: Bereitstellen eines elektrisch isolierenden Substrats und einer Kupfermetallisierung, die auf einer ersten Seite des Substrats angeordnet wird und zu einem Chipbefestigungsbereich und mehreren Kontaktbereichen ausgestaltet wird; Befestigen eines Halbleiterchips an dem Chipbefestigungsbereich der Kupfermetallisierung, wobei der Chip einen aktiven Vorrichtungsbereich und eine oder mehrere Kupferchipmetallisierungsschichten umfasst, die über dem aktiven Vorrichtungsbereich angeordnet sind, wobei der aktive Vorrichtungsbereich näher an der Kupfermetallisierung angeordnet ist als die eine oder mehreren Kupferchipmetallisierungsschichten, wobei die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich angeordnet ist, einen Kontaktbereich aufweist, der sich über den Großteil einer Seite des Chips erstreckt, die von dem Substrat weg zeigt; und Verbinden einer Kupferverbindungsmetallisierung mit dem Kontaktbereich des Chips über eine aluminiumfreie Bereichsverbindungsstelle und mit einem ersten der Kontaktbereiche der Kupfermetallisierung.
- Der Fachmann wird nach Lesen der folgenden ausführlichen Beschreibung und nach Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu, wobei der Schwerpunkt stattdessen auf der Erläuterung der Prinzipien der vorliegenden Erfindung liegt. Darüber hinaus bezeichnen in den Figuren ähnliche Bezugszeichen entsprechende Teile. Es zeigen:
-
1 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Bereichsverbindungsstelle zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiterchips und einer Kupferverbindungsmetallisierung, die als Teil einer Planarverbindungsstruktur implementiert ist, -
2A bis2E Querschnittsansichten des Leistungsmoduls aus1 während unterschiedlicher Prozessschritte einer Ausführungsform eines Verfahrens zum Herstellen des Moduls, -
3 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Bereichsverbindungsstelle zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiterchips und einer Kupferverbindungsmetallisierung, die als Teil einer Planarverbindungsstruktur gemäß einer anderen Ausführungsform implementiert ist, -
4 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Bereichsverbindungsstelle zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiterchips und einer Kupferverbindungsmetallisierung, die als Teil eines Substrats implementiert ist, -
5 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Bereichsverbindungsstelle zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiterchips und einer Kupferverbindungsmetallisierung, die als Teil einer flexiblen Platte implementiert ist, -
6 eine Querschnittsansicht eines Leistungsmoduls mit einer Al-freien Bereichsverbindungsstelle zwischen einer letzten Kupfermetallisierungsschicht eines Halbleiterchips und einer Kupferverbindungsmetallisierung, die als Teil eines Steckers implementiert ist. - AUSFÜHRLICHE BESCHREIBUNG
-
1 zeigt eine Ausführungsform eines Leistungsmoduls, das ein elektrisch isolierendes Substrat100 , eine Kupfermetallisierung110 , die auf einer ersten Seite102 des Substrats100 angeordnet ist und zu einem Chipbefestigungsbereich112 und mehreren Kontaktbereichen114 ausgestaltet ist, und einen Halbleiterchip120 aufweist, der an dem Chipbefestigungsbereich112 der Kupfermetallisierung110 befestigt ist. Zur leichteren Darstellung ist ein einzelner Chip120 in1 dargestellt, jedoch kann das Leistungsmodul mehr als einen Chip120 zum Bilden von zum Beispiel einer Leistungsschaltung aufweisen. Die gegenüberliegende zweite Seite104 des Substrats100 kann auch eine Kupfermetallisierung130 sein, die darauf zur Befestigung von beispielsweise einem Kühlkörper (nicht dargestellt) angeordnet ist. Das Substrat100 kann jedes/jeder geeignete Substrat oder Träger mit einer metallisierten Seite110 sein, das/der elektrische Verbindungen mit dem Chip120 bildet. Zum Beispiel kann das Substrat100 ein (direct copper bonded) DCB-Substrat, ein (aktiv hartgelötetes) AMB-Substrat, eine Platte wie eine Leiterplatte mit einer metallisierten Seite, ein Leiterrahmen usw. sein. - In jedem Fall weist der Halbleiterchip
120 einen aktiven Vorrichtungsbereich122 und eine oder mehrere Kupferchipmetallisierungsschichten124 auf, die über dem aktiven Vorrichtungsbereich122 angeordnet sind. Der aktive Vorrichtungsbereich122 ist näher an der Kupfermetallisierung110 auf dem Substrat100 angeordnet als die eine oder mehreren Kupferchipmetallisierungsschichten124 . Die Kupferchipmetallisierungsschicht124 , die am weitesten von dem aktiven Vorrichtungsbereich122 beabstandet ist, und die hierin auch als letzte Kupferchipmetallisierungsschicht bezeichnet wird, weist einen oder mehrere Kontaktbereiche126 auf, die sich gemeinsam über einen Großteil einer Seite121 des Chips120 erstrecken, die von dem Substrat100 weg zeigt. Eine dünne Grenzflächenmetallisierung140 mit einer Dicke von weniger als 3 μm, z. B. einige wenige 100 nm, kann zwischen der letzten Kupferchipmetallisierungsschicht124 und dem Halbleitermaterial des Chips120 bereitgestellt sein um Haftfestigkeit zu erreichen und eine Sperrschicht gegen Cu-Diffusion in das Halbleitermaterial zu bilden. Zum Beispiel kann Titannitrid (TiN), Tantalnitrid (TaN) oder Titanzirkoniumnitrid (TiZrN) als Cu-Diffusionssperrschicht dienen. In einer Ausführungsform wird jedes dünne Grenzflächenmetall140 bereitgestellt bevor die letzte Kupferchipmetallisierungsschicht124 gebildet wird. Daher weist der Kontaktbereich126 , der durch die letzte Kupferchipmetallisierungsschicht124 bereitgestellt wird, die mechanische Festigkeit von Cu in der gesamten Kontaktbereichsstruktur auf. Optionale Grenzflächen- oder Sperrschichtmetalle140 werden so gewählt, dass sie eine höhere mechanische Festigkeit als die letzte Kupferchipmetallisierungsschicht124 zum Aufrechterhalten der leistungsstarken Verbindungsstellenintegrität des Leistungsmoduls aufweisen. - Das Leistungsmodul weist ferner eine Kupferverbindungsmetallisierung
150 auf, die mit jedem Cu-Kontaktbereich126 des Chips120 über eine aluminiumfreie Bereichsverbindungsstelle und mit jedem Kontaktbereich114 der Kupfermetallisierung110 auf dem Substrat100 verbunden ist. Der Chip120 kann ein Leistungstransistor wie ein Leistungs-MOSFET, ein IGBT (Insulated Gate Bipolar Transistor) oder JFET (Junction Field Effect Transistor) sein und daher einen Sourcekontakt aufweisen, die mit dem Chipbefestigungsbereich112 der Substratkupfermetallisierung110 verbunden ist. - Jedes Leistungshalbleitermaterial, wie z. B. Silizium, SiC, GaN usw. kann verwendet werden. Ebenfalls können laterale Leistungsvorrichtungen wie ein Leistungs-HEMT (High Electron Mobility Transistor) in der GaN-Technologie verwendet werden. Solche Vorrichtungen würden drei Kupferverbindungen an der Oberseite aufweisen, zum Beispiel Source-, Drain- und Gate Kontrollklemmen. Die Kontrollklemmen sind auf die gleiche Weise verbunden. In einem anderen Beispiel kann die letzte Kupferchipmetallisierungsschicht
124 an der gegenüberliegenden Seite121 des Chips120 zu einem Leistungs-(ausgangs)-kontaktbereich126 und zu einem Eingangs-(gate)-kontaktbereich126' ausgestaltet sein, wobei der Source-Kontakt mit dem Chipbefestigungsbereich112 der Substratkupfermetallisierung110 verbunden ist. In anderen Ausführungsformen kann der Chip120 eine Leistungsdiode sein, wobei die Anode (Kathode) mit dem Chipbefestigungsbereich112 auf dem Substrat100 verbunden ist und die letzte Kupferchipmetallisierungsschicht124 den Kathoden-(Anoden-)Kontaktbereich bildet. - In jedem Fall werden die elektrischen Verbindungen für jeden Kontaktbereich
126 hergestellt, der zu der letzten Kupferchipmetallisierungsschicht124 durch die entsprechenden Bereichsverbindungsstellen mit der Kupferverbindungsmetallisierung150 ausgestaltet ist. Zwischen der letzten Kupferchipmetallisierungsschicht124 und der Kupferverbindungsmetallisierung150 werden keine Bonddrähte verwendet. Jede Bereichsverbindungsstelle zwischen der letzten Kupferchipmetallisierungsschicht124 und der Kupferverbindungsmetallisierung150 ist Al-frei, d. h., die Bereichsverbindungen enthalten kein Al oder eine Al-Legierung. Durch das Ausschließen von Al aus diesen Bereichsverbindungen wird die Verbindungszuverlässigkeit bei der Verwendung von Cu für die Chipmetallisierung124 anstelle von Al verbessert. Cu ist härter als Al und beseitigt daher oder reduziert zumindest die Rissfortsetzung aus der Bereichsverbindungsstelle in die Chipmetallisierung124 , wenn Al von den Bereichsverbindungen ausgeschlossen wird. - In der in
1 dargestellten Ausführungsform ist die Kupferverbindungsmetallisierung150 Teil einer Planarverbindungsstruktur, die auch eine Isolierschicht160 aufweist, die anpassbar auf dem Substrat100 , der Kupfermetallisierung110 auf dem Substrat100 und den lateralen Seiten123 und dem Umfang125 der Seite121 des Chips120 , die von dem Substrat100 weg zeigt, angeordnet ist. Die Isolierschicht160 weist eine Öffnung162 über jedem Kontaktbereich114 der Kupfermetallisierung110 auf, die auf dem Substrat100 angeordnet ist, sodass die Kupferverbindungsmetallisierung150 mit den Kontaktbereichen114 über die entsprechenden Öffnungen162 in der Isolierschicht160 verbunden werden kann (einige Öffnungen sind in1 nicht zu sehen). Die Kupferverbindungsmetallisierung150 ist auf der Isolierschicht160 gebildet und passt sich an eine Oberflächentopografie der Isolierschicht160 und des Chips120 an. -
2A bis2E zeigen eine Ausführungsform eines Verfahrens zum Herstellen des Leistungsmoduls aus1 . Der Chip120 ist an der Kupfermetallisierung110 des Substrats100 mit der letzten Kupferchipmetallisierungsschicht124 befestigt, die von dem Substrat100 weg zeigt, nachdem sie wie in2A befestigt wurde. Die anpassbare Isolierschicht160 wird dann auf dem Substrat100 , der Kupfermetallisierung110 auf dem Substrat100 und den lateralen Seiten123 und dem Umfang125 der Seite121 des Chips120 gebildet, die von dem Substrat100 weg zeigt, wie in2B dargestellt. Gemäß dieser Ausführungsform überlappt die Isolierschicht160 nicht mehr als 5 μm der oberen (freiliegenden) Seite127 der letzten Kupferchipmetallisierungsschicht124 . über jedem Kontaktbereich114 der Substratkupfermetallisierung110 ist eine Öffnung162 durch die Isolierschicht160 gebildet, wie in2C dargestellt (einige Öffnungen sind in2C nicht zu sehen). Beispielsweise kann die Isolierschicht160 über die gesamte Struktur laminiert und dann in bestimmten Bereichen geöffnet sein. Die Kupferverbindungsmetallisierung150 wird dann auf der Isolierschicht160 und der letzten Kupfermetallisierungsschicht124 des Chips120 gebildet, sodass die Kupferverbindungsmetallisierung150 an eine Oberflächentopografie der Isolierschicht160 und des Chips120 angepasst werden kann und mit jedem verfügbaren Kontaktbereich114 der Substratkupfermetallisierung110 durch die entsprechende Öffnung162 in der Isolierschicht160 verbunden ist. - Die Kupferverbindungsmetallisierung
152 kann durch Bilden einer dünnen Kupferziehkeimschicht152 auf der Isolierschicht160 und der letzten Kupferchipmetallisierungsschicht, wie in2D dargestellt, hergestellt werden. Eine dickere Schicht aus Kupfer154 wird dann galvanisch auf der Dünnkeimschicht152 gewachsen, wie in2E dargestellt, um die Kupferverbindungsmetallisierung150 zu erzeugen. Bevor die dicke Kupferschicht154 galvanisch gewachsen wird, kann eine Fotolithografieschicht (nicht dargestellt) aufgetragen und strukturiert werden, um das dicke Kupfer154 gemäß der Schaltungsstruktur zu wachsen. Nach dem Aufwachsen des dicken Kupfers154 wird die Fotolithografieschicht entfernt und die Keimschicht152 aus den Rillen durch kurzes Ätzen aller Kupferschichten weggeätzt. Die Kupferverbindungsmetallisierung150 wird mit der gesamten Seite des Cu-Kontaktbereichs126 des Chips120 verbunden, die von dem Substrat100 gemäß dieser Ausführungsform weg zeigt, weil die Isolierschicht160 die obere (freigelegte) Seite127 der letzten Kupferchipmetallisierungsschicht124 überlappt. Daher kann der Cu-Kontaktbereich126 des Chips120 sehr dünn sein, z. B. 1 μm oder darunter. -
3 zeigt eine andere Ausführungsform des Leistungsmoduls, das dem der Ausführungsform aus1 gleicht, bei dem jedoch die Isolierschicht160 der Planarverbindungsstruktur auf den lateralen Seiten131 und mindestens in einem 10-μm-Umfang131 des Kontaktbereichs126 des Chips120 angeordnet ist. Auf diese Weise ist die Kupferverbindungsmetallisierung150 mit der gesamten Seite127 des Cu-Kontaktbereichs126 des Chips120 verbunden, die von dem Substrat100 weg zeigt, mit Ausnahme vom Umfang133 des Kontaktbereichs126 . Gemäß dieser Ausführungsform weist die letzte Kupferchipmetallisierungsschicht124 eine Dicke von mindestens 10 μm auf. - Im Allgemeinen kann die Dicke der letzten Kupferchipmetallisierungsschicht
124 zwischen 1 μm oder weniger bis 50 μm und die Dicke der Kupferverbindungsmetallisierung150 zwischen 20 μm bis 300 μm betragen, wenn die Kupferverbindungsmetallisierung150 Teil einer Planarverbindungsstruktur ist, wie in1 bis3 dargestellt. -
4 zeigt eine andere Ausführungsform eines Leistungsmoduls, das ein elektrisch isolierendes Substrat100 , eine Kupfermetallisierung110 , die auf einer ersten Seite102 des Substrats100 angeordnet ist und zu einem Chipbefestigungsbereich112 und mehreren Kontaktbereichen114 ausgestaltet ist, und einen Halbleiterchip120 aufweist, der an dem Chipbefestigungsbereich112 der Substratkupfermetallisierung110 befestigt ist. Die gegenüberliegende zweite Seite104 des Substrats100 kann auch metallisiert130 sein, zum Beispiel für die Befestigung an einem Kühlkörper. Das Substrat100 kann jedes/jeder geeignete Substrat oder Träger mit einer metallisierten Seite sein, das/der elektrische Verbindungen mit dem Chip bildet. Zum Beispiel kann das Substrat100 ein DCB-Substrat, ein AMB-Substrat, eine Platte, wie eine Leiterplatte mit einer metallisierten Seite, ein Leiterrahmen usw. sein, wie zuvor beschrieben. Der Halbleiterchip120 weist einen aktiven Vorrichtungsbereich122 und eine oder mehrere Kupferchipmetallisierungsschichten124 auf, die über dem aktiven Vorrichtungsbereich122 angeordnet sind, wie ebenfalls bereits zuvor beschrieben. - Das Leistungsmodul weist ferner eine Kupferverbindungsmetallisierung
200 auf, die mit jedem Kontaktbereich126 der letzten Kupferchipmetallisierungsschicht124 über eine aluminiumfreie Bereichsverbindungsstelle und mit jedem entsprechenden Kontaktbereich114 der Substratkupfermetallisierung110 verbunden ist. Die elektrischen Verbindungen werden für jeden Kontaktbereich126 hergestellt, der in die letzte Kupferchipmetallisierungsschicht124 durch die entsprechenden Bereichsverbindungen mit der Kupferverbindungsmetallisierung200 gemustert ist. Zwischen der letzten Kupferchipmetallisierungsschicht124 und der Kupferverbindungsmetallisierung200 werden keine Bonddrähte verwendet. Die Bereichsverbindungen zwischen der letzten Kupferchipmetallisierungsschicht124 und der Kupferverbindungsmetallisierung200 sind wie zuvor hierin beschrieben Al-frei. Die Kupferverbindungsmetallisierung200 ist auf einer212 -Seite eines anderen Substrats210 angeordnet, das gemäß dieser Ausführungsform zu dem Chip120 zeigt. Das andere Substrat210 kann ein DCB-Substrat, ein AMB-Substrat, eine Platte, wie eine Leiterplatte mit einer metallisierten Seite, ein Leiterrahmen usw. sein. Die Kupferverbindungsmetallisierung200 , die auf dem anderen Substrat210 angeordnet ist, wird mit jedem entsprechenden Kontaktbereich114 der Substratkupfermetallisierung110 durch eine entsprechenden Kupferdurchkontaktierung220 verbunden, die mit dem Substratkontaktbereich114 an einem ersten Ende diffusionsweichgelötet oder gesintert222 ist und/oder mit der Kupferverbindungsmetallisierung200 an einem gegenüberliegenden zweiten Ende diffusionsweichgelötet oder gesintert224 ist. - Die Kupferverbindungsmetallisierung
200 ist mit der letzten Kupferchipmetallisierungsschicht124 über eine aluminiumfreie diffusionsweichgelötete oder gesinterte Grenzfläche230 verbunden. Für diffusionsweichgelötete Verbindungen kann Rohkupfer oder Ag-galvanisiertes Kupfer verwendet werden, um die Verbindungsgrenzfläche230 zu bilden. Bei gesinterten Verbindungen kann eine galvanisierte Ag-Schicht oder Ni/Au- oder Ni/Pd-Schicht zum Bilden der Verbindungsgrenzfläche230 verwendet werden. In einer solchen gesinterten Struktur ist die schwächste Schicht die gesinterte Silberschicht230 . Daher kann das Sinterverfahren derart durchgeführt werden, dass die Porosität geringer als 12 innerhalb der gesinterten Schicht230 beträgt. Obwohl die Festigkeit der diffusionsweichgelöteten oder gesinterten Grenzfläche230 geringer ist als die von Rohkupfer, wird dies bedeutend durch das Weglassen von Al oder Al-Legierung aus der Bereichsverbindungsstelle verbessert. - Die Kupferverbindungsmetallisierung
200 ist mit der gesamten Seite127 jedes entsprechenden Cu-Kontaktbereichs126 des Chips120 verbunden, mit Ausnahme von mindestens einem 10-μm-Außenumfang133 des Kontaktbereichs126 . Daher weist die Kupferverbindungsmetallisierung200 einigen Abstand (Beabstandung) zu der Kante des Cu-Kontaktbereichs126 des Chips120 auf. Die Beabstandung berücksichtigt die Abmessungstoleranzen im Zusammenhang mit der Anordnung des zweiten Substrats210 auf dem ersten Substrat100 und damit deren Diskrepanz. Die andere Seite des zusätzlichen Substrats210 kann auch metallisiert240 sein. Die Dicke der letzten Kupferchipmetallisierungsschicht124 kann zwischen 5 μm oder weniger bis 50 μm und die Dicke der Kupferverbindungsmetallisierung200 zwischen 20 μm bis 600 μm liegen, gemäß einer in4 dargestellten Ausführungsform. -
5 zeigt eine andere Ausführungsform des Leistungsmoduls, das dem der Ausführungsform aus4 gleicht, wobei jedoch das zusätzliche Substrat, auf dem die Kupferverbindungsmetallisierung302 angeordnet ist, eine flexible elektrisch isolierende Platte302 ist. Die Isolierungsplatte302 ist flexibel und nicht planar. Die Kupferverbindungsmetallisierung200 ist mit jedem entsprechenden Kontaktbereich114 der Substratkupfermetallisierung110 über eine diffusionsweichgelötete oder gesinterte Grenzfläche310 ohne eine zwischenliegende Cu-Durchkontaktierung verbunden. Die Bereichsverbindungsstellenverbindung zwischen der Kupferverbindungsmetallisierung200 und jedem entsprechenden Kontaktbereich126 der letzten Kupferchipmetallisierungsschicht124 ist die gleiche wie in4 . Wenn ein zusätzlicher Cu-Kontaktbereich126' in die letzte Kupferchipmetallisierungsschicht124 gemustert wird, z. B. in dem Fall eines Transistorchips wie hierin zuvor beschrieben, kann eine Kupferverbindungsmetallisierung304 auf der Oberseite der flexiblen Plattenisolierschicht302 gebildet und mit dem zusätzlichen Cu-Kontaktbereich126' des Chips120 durch eine leitfähige Cu-Durchkontaktierung330 verbunden werden, die sich durch die flexible Plattenisolierschicht302 erstreckt. -
6 zeigt noch eine andere Ausführungsform eines Leistungsmoduls, das ein elektrisch isolierendes Substrat100 , eine Kupfermetallisierung110 , die auf einer ersten Seite102 des Substrats100 angeordnet ist und zu einem Chipbefestigungsbereich112 und mehreren Kontaktbereichen114 ausgestaltet ist, und einen Halbleiterchip120 , der an dem Chipbefestigungsbereich112 der Kupfermetallisierung110 befestigt ist, aufweist. Die gegenüberliegende zweite Seite104 des Substrats100 kann auch metallisiert130 sein, zum Beispiel für die Befestigung an einem Kühlkörper. Das Substrat100 kann jedes/jeder geeignete Substrat oder Träger mit einer metallisierten Seite sein, das/der elektrische Verbindungen mit dem Chip bildet. Beispielsweise kann das Substrat100 ein DCB-Substrat, ein AMB-Substrat, eine Platte, wie eine Leiterplatte mit einer metallisierten Seite, ein Leiterrahmen usw. sein, wie zuvor beschrieben. Der Halbleiterchip120 weist einen aktiven Vorrichtungsbereich122 und eine oder mehrere Kupferchipmetallisierungsschichten124 auf, die über dem aktiven Vorrichtungsbereich122 angeordnet sind, wie auch zuvor hierin beschrieben. - Das Leistungsmodul weist ferner eine Kupferverbindungsmetallisierung
400 auf, die mit jedem entsprechenden Kontaktbereich126 der letzten Kupferchipmetallisierungsschicht124 über eine aluminiumfreie Bereichsverbindungsstelle und mit jedem entsprechenden Kontaktbereich114 der Substratkupfermetallisierung110 verbunden ist. Die elektrischen Verbindungen werden für jeden Kontaktbereich126 hergestellt, der in die letzte Kupferchipmetallisierungsschicht124 durch die entsprechenden Bereichsverbindungen mit der Kupferverbindungsmetallisierung400 gemustert ist. Es werden keine Bonddrähte zwischen der letzten Kupferchipmetallisierungsschicht124 und der Kupferverbindungsmetallisierung400 verwendet. Die Bereichsverbindungen zwischen der letzten Kupferchipmetallisierungsschicht124 und der Kupferverbindungsmetallisierung400 sind wie zuvor hierin beschrieben Al-frei. Die Kupferverbindungsmetallisierung400 ist in Form einer oder mehrerer Stecker400 ,400' gemäß dieser Ausführungsform ausgebildet. Zwei Cu-Stecker400 ,400' sind in6 dargestellt. Der erste Cu-Stecker400 verbindet einen ersten Kontaktbereich126 , der in die letzte Kupferchipmetallisierungsschicht124 gemustert ist, mit einem entsprechenden Cu-Kontaktbereich114 auf dem Substrat100 . Der zweite Cu-Stecker400' verbindet auf die gleiche Weise einen zweiten Kontaktbereich126' , der in die letzte Kupferchipmetallisierungsschicht124 gemustert ist, mit einem dazu unterschiedlichen Cu-Kontaktbereich114 auf dem Substrat100 . Jeder Cu-Stecker400 ,400' ist mit dem entsprechenden Cu-Kontaktbereich126 ,126' des Chips120 über eine aluminiumfreie diffusionsweichgelötete oder gesinterte Grenzfläche410 verbunden, wie zuvor hierin beschrieben. Jeder Cu-Stecker400 ,400' ist mit der gesamten Seite127 jedes entsprechenden Cu-Kontaktbereichs126 des Chips120 verbunden, mit Ausnahme von mindestens einem 10-μm-Außenumfang133 des Kontaktbereichs126 . Daher weist jeder Cu-Stecker400 ,400' einen Abstand (Beabstandung) zu der Kante des entsprechenden Cu-Kontaktbereichs126 des Chips120 auf, wie zuvor hierin beschrieben. Die Dicke der letzten Kupferchipmetallisierungsschicht124 kann zwischen 5 μm oder weniger bis 50 μm und die Dicke jedes Cu-Steckers400 ,400' zwischen 200 μm bis 2 mm liegen, gemäß der in6 dargestellten Ausführungsform. - Raumbezogene Ausdrücke wie „unter”, „unterhalb”, „unterer”, über”, „oberer” und dergleichen werden zwecks einer einfacheren Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erläutern. Diese Ausdrücke sollen neben den verschiedenen, in den Figuren dargestellten Ausrichtungen verschiedene Ausrichtungen der Vorrichtung umfassen. Ferner werden Ausdrücke wie „erster”, „zweiter” und dergleichen auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sollen nicht einschränkend sein. Ähnliche Ausdrücke beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
- Wie hier verwendet, sind die Ausdrücke „mit”, „enthaltend”, „aufweisend”, „umfassend” und dergleichen offene Ausdrücke, die die Gegenwart angegebener Elemente oder Merkmale anzeigen, jedoch zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein”, „einer”, „eine” sollen die Pluralform sowie die Singularform einschließen, sofern der Kontext nicht ausdrücklich etwas anderes angibt.
- Angesichts der oben beschriebenen Variationen und Anwendungen wird man verstehen, dass die vorliegende Erfindung nicht auf die vorstehende Beschreibung und auch nicht durch die beiliegenden Zeichnungen eingeschränkt ist. Stattdessen ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente eingeschränkt.
Claims (27)
- Leistungshalbleitermodul, umfassend: ein elektrisch isolierendes Substrat; eine Kupfermetallisierung, die auf einer ersten Seite des Substrats angeordnet ist und in einen Chipbefestigungsbereich und mehrere Kontaktbereiche gemustert ist; einen Halbleiterchip, der an dem Chipbefestigungsbereich der Kupfermetallisierung befestigt ist, und umfassend einen aktiven Vorrichtungsbereich und eine oder mehrere Kupferchipmetallisierungsschichten, die über dem aktiven Vorrichtungsbereich angeordnet sind, wobei der aktive Vorrichtungsbereich näher an der Kupfermetallisierung angeordnet ist als die eine oder mehreren Kupferchipmetallisierungsschichten, wobei die Kupferchipmetallisierungsschicht am weitesten von dem aktiven Vorrichtungsbereich beabstandet ist, der einen Kontaktbereich aufweist, der sich über einen Großteil einer Seite des Chips erstreckt, die von dem Substrat weg zeigt; und eine Kupferverbindungsmetallisierung, die mit dem Kontaktbereich des Chips über eine aluminiumfreie Bereichsverbindungsstelle und mit einem ersten der Kontaktbereiche der Kupfermetallisierung verbunden ist.
- Leistungshalbleitermodul nach Anspruch 1, ferner umfassend eine Isolierschicht, die anpassbar auf dem Substrat, der Kupfermetallisierung und den lateralen Seiten und dem Umfang der Seite des Chips angeordnet ist, die von dem Substrat weg zeigt, wobei die Isolierschicht eine Öffnung über dem ersten Kontaktbereich der Kupfermetallisierung aufweist, sodass die Kupferverbindungsmetallisierung mit dem ersten Kontaktbereich der Kupfermetallisierung durch die Öffnung in der Isolierschicht verbunden ist, und wobei die Kupferverbindungsmetallisierung auf der Isolierschicht angeordnet ist und sich an eine Oberflächentopografie der Isolierschicht und des Chips anpasst.
- Leistungshalbleitermodul nach Anspruch 2, wobei die Isolierschicht auf lateralen Seiten und einem Umfang von mindestens 10 μm des Kontaktbereichs des Chips angeordnet ist, sodass die Kupferverbindungsmetallisierung mit der gesamten Seite des Kontaktbereichs des Chips verbunden ist, die von dem Substrat weg zeigt, außer in dem Umfang des Kontaktbereichs.
- Leistungshalbleitermodul nach Anspruch 3, wobei die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich beabstandet ist, eine Dicke von mindestens 10 μm aufweist und die Kupferverbindungsmetallisierung eine Dicke von mindestens 20 μm aufweist.
- Leistungshalbleitermodul nach Anspruch 2, wobei die Isolierschicht an lateralen Seiten des Kontaktbereichs des Chips angeordnet ist und die Kupferverbindungsmetallisierung mit der gesamten Seite des Kontaktbereichs des Chips verbunden ist, die von dem Substrat weg zeigt.
- Leistungshalbleitermodul nach Anspruch 5, wobei die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich beabstandet ist, eine Dicke von 1 μm oder weniger aufweist und die Kupferverbindungsmetallisierung eine Dicke von mindestens 20 μm aufweist.
- Leistungshalbleitermodul nach Anspruch 1, wobei die Kupferverbindungsmetallisierung auf einer Seite eines anderen Substrats angeordnet ist, die zu dem Chip zeigt, und mit dem Kontaktbereich des Chips über eine aluminiumfreie diffusionsweichgelötete oder -gesinterte Grenzfläche verbunden ist.
- Leistungshalbleitermodul nach Anspruch 7, wobei die Kupferverbindungsmetallisierung mit dem ersten Kontaktbereich der Kupfermetallisierung über eine Kupferdurchkontaktierung verbunden ist, die an der Kupfermetallisierung an einem ersten Ende diffusionsweichgelötet oder gesintert ist und an der Kupferverbindungsmetallisierung an einem gegenüberliegenden zweiten Ende diffusionsweichgelötet oder gesintert ist.
- Leistungshalbleitermodul nach Anspruch 7, wobei die Kupferverbindungsmetallisierung mit der gesamten Seite des Kontaktbereichs des Chips verbunden ist, die von dem Substrat weg zeigt, mit Ausnahme mindestens eines 10-μm-Außenumfangs des Kontaktbereichs.
- Leistungshalbleitermodul nach Anspruch 7, wobei die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich beabstandet ist, eine Dicke von mindestens 5 μm aufweist und die Kupferverbindungsmetallisierung eine Dicke von mindestens 20 μm aufweist.
- Leistungshalbleitermodul nach Anspruch 1, wobei die Kupferverbindungsmetallisierung auf einer Seite einer Isolierungsplatte angeordnet ist, die zu dem Chip zeigt, und mit dem Kontaktbereich des Chips über eine aluminiumfreie diffusionsweichgelötete oder gesinterte Grenzfläche verbunden ist.
- Leistungshalbleitermodul nach Anspruch 11, wobei die Kupferverbindungsmetallisierung mit dem ersten Kontaktbereich der Kupfermetallisierung durch eine diffusionsweichgelötete oder gesinterte Grenzfläche verbunden ist.
- Leistungshalbleitermodul nach Anspruch 11, wobei die Kupferverbindungsmetallisierung mit der gesamten Seite des Kontaktbereichs des Chips verbunden ist, die von dem Substrat weg zeigt, mit Ausnahme mindestens eines 10-μm-Außenumfangs des Kontaktbereichs.
- Leistungshalbleitermodul nach Anspruch 11, wobei die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich beabstandet ist, eine Dicke von mindestens 5 μm aufweist und die Kupferverbindungsmetallisierung eine Dicke von mindestens 20 μm aufweist.
- Leistungshalbleitermodul nach Anspruch 11, wobei die Isolierungsplatte flexibel und nicht planar ist.
- Leistungshalbleitermodul nach Anspruch 1, wobei die Kupferverbindungsmetallisierung ein Kupferstecker ist, der mit dem Kontaktbereich des Chips über eine aluminiumfreie diffusionsweichgelötete oder gesinterte Grenzfläche verbunden ist.
- Leistungshalbleitermodul nach Anspruch 16, wobei der Kupferstecker mit dem ersten Kontaktbereich der Kupfermetallisierung durch eine diffusionsweichgelötete oder gesinterte Grenzfläche verbunden ist.
- Leistungshalbleitermodul nach Anspruch 16, wobei der Kupferstecker mit der gesamten Seite des Kontaktbereichs des Chips verbunden ist, die von dem Substrat weg zeigt, mit Ausnahme mindestens eines 10-μm-Außenumfangs des Kontaktbereichs.
- Leistungshalbleitermodul nach Anspruch 16, wobei die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich beabstandet ist, eine Dicke von mindestens 5 μm aufweist und der Kupferstecker eine Dicke von mindestens 200 μm aufweist.
- Leistungshalbleitermodul nach Anspruch 1, wobei die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich beabstandet ist, die gleiche mechanische Festigkeit oder eine größere mechanische Festigkeit als die Kupferverbindungsmetallisierung aufweist.
- Verfahren zur Fertigung eines Leistungshalbleitermoduls, umfassend: Bereitstellen eines elektrisch isolierenden Substrats und einer Kupfermetallisierung, die auf einer ersten Seite des Substrats angeordnet ist und in einen Chipbefestigungsbereich und mehrere Kontaktbereiche gemustert ist; Befestigen eines Halbleiterchips an dem Chipbefestigungsbereich der Kupfermetallisierung, wobei der Chip einen aktiven Vorrichtungsbereich und eine oder mehrere Kupferchipmetallisierungsschichten umfasst, die über dem aktiven Vorrichtungsbereich angeordnet sind, wobei der aktive Vorrichtungsbereich näher an der Kupfermetallisierung angeordnet ist als die eine oder mehreren Kupferchipmetallisierungsschichten, wobei die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich beabstandet ist, einen Kontaktbereich aufweist, der sich über einen Großteil einer Seite des Chips erstreckt, die von dem Substrat weg zeigt; und Verbinden einer Kupferverbindungsmetallisierung mit dem Kontaktbereich des Chips über eine aluminiumfreie Bereichsverbindungsstelle und mit einem ersten der Kontaktbereiche der Kupfermetallisierung.
- Verfahren nach Anspruch 21, ferner umfassend: Bilden einer anpassbaren Isolierschicht auf dem Substrat, der Kupfermetallisierung und den lateralen Seiten und dem Umfang der Seite des Chips, die von dem Substrat weg zeigt; Bilden einer Öffnung durch die Isolierschicht über dem ersten Kontaktbereich der Kupfermetallisierung; und Bilden der Kupferverbindungsmetallisierung auf der Isolierschicht und dem Kontaktbereich des Chips, sodass sich die Kupferverbindungsmetallisierung an eine Oberflächentopografie der Isolierschicht und des Chips anpasst und mit dem ersten Kontaktbereich der Kupfermetallisierung durch die Öffnung in der Isolierschicht verbunden ist.
- Verfahren nach Anspruch 22, ferner umfassend das Bilden der Isolierschicht auf lateralen Seiten und einem Umfang von mindestens 10 μm des Kontaktbereichs des Chips, sodass die Kupferverbindungsmetallisierung mit der gesamten Seite des Kontaktbereichs des Chips verbunden ist, die von dem Substrat weg zeigt, außer in dem Umfang des Kontaktbereichs.
- Verfahren nach Anspruch 22, ferner umfassend das Bilden der Isolierschicht auf lateralen Seiten des Kontaktbereichs des Chips, sodass die Kupferverbindungsmetallisierung mit der gesamten Seite des Kontaktbereichs des Chips verbunden ist, die von dem Substrat weg zeigt.
- Verfahren nach Anspruch 22, wobei das Bilden der Kupferverbindungsmetallisierung auf der Isolierschicht und dem Kontaktbereich des Chips Folgendes umfasst: Bilden einer dünnen Kupferziehkeimschicht auf der Isolierschicht und dem Kontaktbereich des Chips, wobei der Kontaktbereich des Chips eine Dicke von 1 μm oder weniger aufweist; und galvanisches Bilden von Kupfer auf der dünnen Keimschicht.
- Verfahren nach Anspruch 21, wobei die Kupferverbindungsmetallisierung auf einer Seite eines anderen Substrats angeordnet ist, die zu dem Chip zeigt, und mit dem Kontaktbereich des Chips über eine aluminiumfreie diffusionsweichgelötete oder gesinterte Grenzfläche verbunden ist.
- Verfahren nach Anspruch 26, wobei die gesinterte Grenzfläche eine gesinterte Silberschicht aufweist, die durch ein Sinterverfahren gebildet wird, bei dem eine Porosität der gesinterten Silberschicht geringer als 12% ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/471,898 | 2012-05-15 | ||
US13/471,898 US8823175B2 (en) | 2012-05-15 | 2012-05-15 | Reliable area joints for power semiconductors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013208818A1 true DE102013208818A1 (de) | 2013-11-21 |
DE102013208818B4 DE102013208818B4 (de) | 2023-12-28 |
Family
ID=49511139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013208818.3A Active DE102013208818B4 (de) | 2012-05-15 | 2013-05-14 | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls |
Country Status (3)
Country | Link |
---|---|
US (1) | US8823175B2 (de) |
CN (1) | CN103426861B (de) |
DE (1) | DE102013208818B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017201584A1 (de) | 2017-02-01 | 2018-08-02 | Robert Bosch Gmbh | Kontaktanordnung und Verfahren zur Herstellung einer Kontaktanordnung |
US10971457B2 (en) | 2018-04-26 | 2021-04-06 | Infineon Technologies Ag | Semiconductor device comprising a composite material clip |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140175628A1 (en) * | 2012-12-21 | 2014-06-26 | Hua Pan | Copper wire bonding structure in semiconductor device and fabrication method thereof |
US9678173B2 (en) * | 2013-05-03 | 2017-06-13 | Infineon Technologies Ag | Power module with integrated current sensor |
EP3128541A4 (de) * | 2014-04-04 | 2018-03-14 | Mitsubishi Electric Corporation | Halbleitermodul |
CN103956352B (zh) * | 2014-05-20 | 2016-06-29 | 株洲南车时代电气股份有限公司 | 功率半导体芯片的铜金属化结构及其制作方法 |
WO2016071982A1 (ja) * | 2014-11-06 | 2016-05-12 | 三菱電機株式会社 | 半導体モジュールおよび半導体モジュール用の導電部材 |
US9355950B1 (en) * | 2015-01-08 | 2016-05-31 | Infineon Technologies Ag | Power semiconductor module having low gate drive inductance flexible board connection |
FR3047111B1 (fr) * | 2016-01-26 | 2018-03-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication |
US20190043747A1 (en) * | 2016-04-02 | 2019-02-07 | Intel Corporation | Flexible circuit interconnect structure and method of making same |
EP3389090A1 (de) * | 2017-04-11 | 2018-10-17 | ABB Schweiz AG | Leistungselektronisches modul |
US10074590B1 (en) * | 2017-07-02 | 2018-09-11 | Infineon Technologies Ag | Molded package with chip carrier comprising brazed electrically conductive layers |
US10249583B1 (en) * | 2017-09-19 | 2019-04-02 | Infineon Technologies Ag | Semiconductor die bond pad with insulating separator |
EP3547367A1 (de) | 2018-03-30 | 2019-10-02 | Mitsubishi Electric R&D Centre Europe B.V. | Leistungsmodul mit vorverpackten energiezellen |
IT201800004209A1 (it) * | 2018-04-05 | 2019-10-05 | Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione | |
DE102018207537A1 (de) * | 2018-05-15 | 2019-11-21 | Robert Bosch Gmbh | Verbundanordnung aus drei gestapelten Fügepartnern |
FR3084522A1 (fr) * | 2018-07-27 | 2020-01-31 | Safran | Procede de fabrication d'un module electronique de puissance |
US10699976B1 (en) | 2019-01-29 | 2020-06-30 | Infineon Technologies Ag | Semiconductor module with external power sensor |
JP7163828B2 (ja) | 2019-03-05 | 2022-11-01 | 株式会社デンソー | 半導体モジュールとそれを備えた半導体装置 |
US11031321B2 (en) * | 2019-03-15 | 2021-06-08 | Infineon Technologies Ag | Semiconductor device having a die pad with a dam-like configuration |
IT201900013743A1 (it) | 2019-08-01 | 2021-02-01 | St Microelectronics Srl | Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio |
US11264311B2 (en) * | 2019-10-11 | 2022-03-01 | Semiconductor Components Industries, Llc | Clips for semiconductor package and related methods |
IT202000016840A1 (it) | 2020-07-10 | 2022-01-10 | St Microelectronics Srl | Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione |
JP7463909B2 (ja) | 2020-08-25 | 2024-04-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
WO2023181023A1 (en) * | 2022-03-21 | 2023-09-28 | Visic Technologies Ltd. | Semiconductor interconnect architecture |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5353498A (en) | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
JPH07226387A (ja) * | 1993-03-26 | 1995-08-22 | Kawasaki Steel Corp | 金属配線およびその形成方法 |
US5353195A (en) | 1993-07-09 | 1994-10-04 | General Electric Company | Integral power and ground structure for multi-chip modules |
US5637922A (en) | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
US6306680B1 (en) | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
DE10062108B4 (de) | 2000-12-13 | 2010-04-15 | Infineon Technologies Ag | Leistungsmodul mit verbessertem transienten Wärmewiderstand |
CN1575511A (zh) * | 2001-09-28 | 2005-02-02 | 西门子公司 | 用于接触基片的电接触面的方法和由具有电接触面的基片形成的装置 |
DE102004019435A1 (de) | 2004-04-19 | 2005-11-03 | Siemens Ag | An einer Kühlrippe angeordnetes Bauelement |
US7242102B2 (en) * | 2004-07-08 | 2007-07-10 | Spansion Llc | Bond pad structure for copper metallization having increased reliability and method for fabricating same |
DE102004059389B4 (de) | 2004-12-09 | 2012-02-23 | Infineon Technologies Ag | Halbleiterbauelement mit Ausgleichsmetallisierung |
DE102006037532A1 (de) * | 2006-08-10 | 2008-02-14 | Siemens Ag | Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats |
CN101136396B (zh) * | 2006-08-30 | 2011-08-10 | 株式会社电装 | 包括两片带有多个半导体芯片和电子元件的衬底的功率电子封装件 |
DE102007034491A1 (de) | 2007-07-24 | 2009-02-05 | Siemens Ag | Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung |
CN201146183Y (zh) * | 2007-12-14 | 2008-11-05 | 江苏宏微科技有限公司 | 半导体功率模块 |
DE102009029577B3 (de) | 2009-09-18 | 2011-04-28 | Infineon Technologies Ag | Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls |
-
2012
- 2012-05-15 US US13/471,898 patent/US8823175B2/en active Active
-
2013
- 2013-05-14 DE DE102013208818.3A patent/DE102013208818B4/de active Active
- 2013-05-15 CN CN201310178772.XA patent/CN103426861B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017201584A1 (de) | 2017-02-01 | 2018-08-02 | Robert Bosch Gmbh | Kontaktanordnung und Verfahren zur Herstellung einer Kontaktanordnung |
US10971457B2 (en) | 2018-04-26 | 2021-04-06 | Infineon Technologies Ag | Semiconductor device comprising a composite material clip |
Also Published As
Publication number | Publication date |
---|---|
DE102013208818B4 (de) | 2023-12-28 |
US8823175B2 (en) | 2014-09-02 |
CN103426861B (zh) | 2016-04-20 |
CN103426861A (zh) | 2013-12-04 |
US20130307156A1 (en) | 2013-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102013103085B4 (de) | Mehrfachchip-Leistungshalbleiterbauteil | |
DE102012200329B4 (de) | Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102012214901B4 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung | |
DE102005054872B4 (de) | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102010064495B3 (de) | Halbleiter-Bauelement | |
DE102007007142B4 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
AT504250A2 (de) | Halbleiterchip-packung und verfahren zur herstellung derselben | |
DE10003671A1 (de) | Halbleiter-Bauelement | |
DE102013104952B4 (de) | Halbleiterpackages und Verfahren zu deren Ausbildung | |
DE112021002383B4 (de) | Halbleitermodul | |
DE102008035911A1 (de) | Verfahren zum Herstellen eines integrierten Schaltungsmoduls | |
DE112020003763T5 (de) | Halbleiterbauteil | |
DE102017120747A1 (de) | SMD-Gehäuse mit Oberseitenkühlung | |
DE212021000238U1 (de) | Halbleitermodul | |
DE102007031490B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls | |
DE112021001391T5 (de) | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements | |
DE102021102421A1 (de) | Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren | |
DE102008036285B4 (de) | Integrierte Schaltung mit einer durch einen galvanischen Prozess erzeugten Verbindung mit einem Kühlkörper und Verfahren dazu | |
DE102007002807B4 (de) | Chipanordnung | |
DE212021000236U1 (de) | Halbleitermodul | |
DE212021000237U1 (de) | Halbleitermodul | |
DE102016103967A1 (de) | Halbleitervorrichtung und Herstellungsverfahren hierfür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division |