DE102015103555B4

DE102015103555B4 - Elektronisches Bauteil

Info

Publication number: DE102015103555B4
Application number: DE102015103555.3A
Authority: DE
Inventors: Teck Sim Lee; Ralf Otremba; Klaus Schiess
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2014-03-19
Filing date: 2015-03-11
Publication date: 2022-03-24
Anticipated expiration: 2035-03-12
Also published as: DE102015103555A1; US9373566B2; CN104934398A; CN104934398B; US20150270194A1

Abstract

Elektronisches Bauteil, umfassend:einen Halbleiterchip (11) mit einer ersten Oberfläche, wobei die erste Oberfläche eine erste Lastelektrode (13) und eine Steuerelektrode (14) umfasst;eine Chipinsel (15), die eine erste Oberfläche (16) umfasst und in Draufsicht eine L-förmige Konfiguration aufweist;eine Vielzahl von Anschlüssen (17),ein knickflügelförmiges leitfähiges Element (19), das mit einem ersten Anschluss (18) der Vielzahl von Anschlüssen (17) gekoppelt ist, undein Gehäuse (29),wobei die erste Lastelektrode (13) auf der ersten Oberfläche (16) der Chipinsel (15) montiert ist und das knickflügelförmige leitfähige Element (19) zwischen der Steuerelektrode (14) und dem ersten Anschluss (18) gekoppelt ist,wobei das knickflügelförmige leitfähige Element (19) einen ersten Endbereich (21) umfasst, der unter der Steuerelektrode (14) des Halbleiterchips (11) angeordnet ist, und einen zweiten Endbereich (23) umfasst, der zum ersten Endbereich (21) parallel und in einer Ebene angeordnet ist, die von der ersten Oberfläche (16) der Chipinsel (15) beabstandet ist und sich über ihr befindet, undwobei ein S-förmiger zentraler Bereich (28) den ersten Endbereich (21) mit dem zweiten Endbereich (23) koppelt und mindestens der erste Endbereich (21) und der zentrale Bereich (28) innerhalb des Gehäuses positioniert sind.

Description

Hintergrund
Ein elektronisches Bauteil kann ein oder mehrere Halbleiterbauelemente in einem Package umfassen. Das Package schließt interne elektrische Verbindungen vom Halbleiterbauelement zu einem Substrat oder einem Leadframe ein, der äußere Kontakte umfasst. Die äußeren Kontakte werden verwendet, um das elektronische Bauteil auf einer Umverteilungsplatine, wie beispielsweise eine Leiterplatte, zu montieren. Das Package kann ein Gehäuse umfassen, welches das Halbleiterbauelement und die internen elektrischen Verbindungen bedeckt.
Die US 2005 / 0 218 498 A1 offenbart ein elektronisches Bauteil mit einem vertikalen Bauelement mit Kontaktflächen auf gegenüberliegenden Seiten. Die US 2007 / 0 215 996 A1 zeigt ein elektronisches Bauteil mit einem MOSFET, einem Kühlkörper, der einen Die-Befestigungsbereich mit einer oberen Oberfläche aufweist, sowie einem Gateanschluss. Der Gateanschluss verläuft ausgehend von einer Position unterhalb einer Gateelektrode des MOSFETs in einen Bereich seitlich neben dem MOSFET, wo er sich bis über die obere Oberfläche des Die-Befestigungsbereichs erstreckt.
Aus US 6 465 276 B2 ist eine Anordnung mit einem MOSFET-Die bekannt, der auf einem Leiterrahmen angeordnet ist und der auf seiner dem Leiterrahmen abgewandten Seite einen Gate-Kontakt aufweist. Seitlich neben dem MOSFET-Die befindet sich ein Anschluss mit einem V-förmigen Teil, an dem der Anschluss durch ein Metallblech mit dem Gate-Kontakt verbunden ist.
In WO 91 / 00 617 A1 ist ein Leistungshalbleiterbauelement mit einem Halbleiterkörper bekannt. Ein Source-Kontaktpad und ein Gate-Kontaktpad sind nebeneinander auf einer Oberseite des Halbleiterkörpers angeordnet. Die elektrische Kontaktierung erfolgt durch einen oberhalb der Oberseite des Halbleiterkörpers angeordneten Leiterrahmen. Ein Teil des Leiterrahmens bildet einen Anschluss, der einen Verbindungsabschnitt aufweist, an dem der Anschluss mit dem Gate-Kontaktpad verbunden ist. Der Verbindungsabschnitt befindet sich näher an der Oberseite des Halbleiterkörpers als der restliche Teil des Anschlusses.
Zusammenfassung
In einer Ausführungsform umfasst ein elektronisches Bauteil einen Halbleiterchip mit einer ersten Oberfläche, wobei die erste Oberfläche eine erste Lastelektrode und eine Steuerelektrode umfasst. Das elektronische Bauteil umfasst ferner eine Chipinsel mit einer ersten Oberfläche, die eine erste Lastelektrode und eine Steuerelektrode umfasst und in Draufsicht eine L-förmige Konfiguration aufweist, eine Vielzahl von Anschlüssen (leads), ein knickflügelförmiges leitfähiges Element, das mit einem ersten Anschluss der Vielzahl von Anschlüssen gekoppelt ist, und ein Gehäuse. Die erste Lastelektrode ist auf der ersten Oberfläche der Chipinsel montiert und das knickflügelförmige leitfähige Element ist zwischen der Steuerelektrode und dem ersten Anschluss gekoppelt. Das knickflügelförmige leitfähige Element umfasst einen ersten Endbereich, der unter der Steuerelektrode des Halbleiterchips angeordnet ist, und einen zweiten Endbereich, der zum ersten Endbereich parallel und in einer Ebene angeordnet ist, die von der ersten Oberfläche der Chipinsel beabstandet ist und sich über ihr befindet. Ein im Wesentlichen S-förmiger zentraler Bereich koppelt den ersten Endbereich mit dem zweiten Endbereich. Mindestens der erste Endbereich und der zentrale Bereich sind innerhalb des Gehäuses positioniert.
Das knickflügelförmige leitfähige Element kann einen ersten Endbereich, der mit der Steuerelektrode gekoppelt und koplanar mit der Chipinsel angeordnet ist, einen zweiten Endbereich, der mit dem ersten Anschluss gekoppelt ist, und einen gebogenen Bereich umfassen, der zwischen dem ersten Endbereich und dem zweiten Endbereich angeordnet ist.
Bei dem ersten Anschluss kann es sich um einen äußersten Anschluss der Vielzahl von Anschlüssen handeln. Das knickflügelförmige leitfähige Element kann durch eine Punktschweißverbindung mit dem ersten Anschluss gekoppelt sein.
In einer Ausführungsform ist das knickflügelförmige leitfähige Element an einer Oberfläche des ersten Anschlusses angebracht, die in Richtung der Chipinsel weist, oder das knickflügelförmige Element ist an einer Oberfläche des ersten Anschlusses angebracht, die von der Chipinsel weg weist. Der erste Anschluss kann durch einen tiefgezogenen Teil des knickflügelförmigen Elements ausgebildet sein. Die Vielzahl von Anschlüssen kann einen Teil eines leitfähigen Leadframes mit StandardPinbelegung ausbilden.
Der Halbleiterchip kann ein Hochvoltbauelement oder ein Transistorbauelement oder eines aus der Gruppe bestehend aus einem MOSFET, einem IGBT und einem BJT umfassen.
Das knickflügelförmige leitfähige Element kann ein erstes Ende mit einer ersten Oberfläche umfassen, die im Wesentlichen mit der ersten Oberfläche der Chipinsel koplanar ist. In manchen Ausführungsformen erstreckt sich der Halbleiterchip zwischen der Chipinsel und dem ersten Ende des knickflügelförmigen leitfähigen Elements. Das knickflügelförmige leitfähige Element kann einen ersten Endbereich umfassen, der von der Chipinsel beabstandet ist. Der erste Endbereich kann eine L-förmige Konfiguration umfassen. Der erste Endbereich kann neben zwei Seitenflächen der Chipinsel angeordnet sein.
In manchen Ausführungsformen entspricht das elektronische Bauteil einer JEDEC-Gehäuseform (package outline).
In einer Ausführungsform umfasst ein Leadframe bzw. ein Flachleiterrahmen mindestens eine Komponentenposition. Die Komponentenposition umfasst eine Chipinsel und eine Vielzahl von Anschlüssen, die neben einer Seite der Chipinsel angeordnet sind. Ein erster Anschluss der Vielzahl von Anschlüssen umfasst ein erstes Ende mit einer ersten Oberfläche, die im Wesentlichen mit einer ersten Oberfläche der Chipinsel koplanar und in einem Abstand von der Chipinsel angeordnet ist, und ein zweites Ende, das in einer Ebene angeordnet ist, die in einem Abstand von der ersten Oberfläche der Chipinsel angeordnet ist.
Der erste Anschluss kann durch eine Verbindung an einem weiteren Anschlussbereich angebracht sein. Bei dem ersten Anschluss kann es sich um einen ersten äußersten Anschluss der Vielzahl von Anschlüssen handeln, und ein zweiter äußerster Anschluss der Vielzahl von Anschlüssen kann sich von der Chipinsel weg erstrecken.
Figurenliste
Die Elemente der Zeichnungen sind untereinander nicht notwendigerweise maßstabsgerecht. Gleiche Bezugsziffern bezeichnen entsprechende gleiche Teile. Die Merkmale der vielfältigen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich erläutert.

1 veranschaulicht eine Querschnittsansicht eines elektronischen Bauteils gemäß einer ersten Ausführungsform.
2 veranschaulicht eine Draufsicht eines elektronischen Bauteils gemäß der ersten Ausführungsform.
3 veranschaulicht eine Draufsicht eines elektronischen Bauteils gemäß einer nicht mehr von der Erfindung umfassten zweiten Ausführungsform.
4 veranschaulicht eine Querschnittsansicht des elektronischen Bauteils der nicht mehr von der Erfindung umfassten zweiten Ausführungsform.
5 veranschaulicht eine Draufsicht eines nicht mehr von der Erfindung umfassten Halbleiterchips.
6 veranschaulicht eine perspektivische Ansicht des elektronischen Bauteils gemäß der nicht mehr von der Erfindung umfassten zweiten Ausführungsform.

Ausführliche Beschreibung
In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen bestimmte Ausführungsformen veranschaulicht sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht werden richtungsbezogene Ausdrücke wie „oben“, „unten“, „vorne“, „hinten“, „führend“, „nachfolgend“ usw. mit Bezug auf die Ausrichtung der einen oder mehreren beschriebenen Figuren verwendet. Da Komponenten der Ausführungsformen in einer Anzahl von unterschiedlichen Ausrichtungen positioniert werden können, werden die richtungsbezogenen Ausdrücke zum Zweck der Veranschaulichung verwendet und sind in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung hiervon ist nicht in einem einschränkenden Sinn aufzufassen, und der Umfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
Nachstehend werden einige Ausführungsformen erklärt. In diesem Fall werden identische strukturelle Merkmale mit identischen oder ähnlichen Bezugssymbolen in den Figuren gekennzeichnet. Im Kontext der vorliegenden Beschreibung soll „seitlich“ bzw. lateral oder „seitliche Richtung“ bzw. laterale Richtung als eine Richtung oder Ausdehnung verstanden werden, die allgemein parallel zur seitlichen Ausdehnung eines Halbleitermaterials oder Halbleiterträgers verläuft. Die seitliche Richtung erstreckt sich somit allgemein parallel zu diesen Oberflächen oder Seiten. Im Gegensatz dazu ist der Ausdruck „vertikal“ oder „vertikale Richtung“ als eine Richtung zu verstehen, die allgemein senkrecht zu diesen Oberflächen oder Seiten und somit senkrecht zu der seitlichen Richtung verläuft. Die vertikale Richtung läuft daher in der Richtung der Dicke des Halbleitermaterials oder Halbleiterträgers.
Die Ausdrücke „gekoppelt“ und/oder „elektrisch gekoppelt“, wie sie in dieser Beschreibung verwendet werden, sollen nicht bedeuten, dass die Elemente direkt mit-einander gekoppelt sein müssen - es können Zwischenelemente zwischen den „gekoppelten“ oder „elektrisch gekoppelten“ Elementen vorgesehen sein.
Wenn entsprechend der Verwendung in dieser Beschreibung ein Element wie eine Schicht, eine Region oder ein Substrat als „auf“ einem anderen Element befindlich oder sich „über“ ein anderes Element erstreckend bezeichnet wird, kann es sich direkt auf dem anderen Element befinden oder sich direkt über das andere Element erstrecken oder es können auch Zwischenelemente vorhanden sein. Wenn im Gegensatz dazu ein Element als „direkt auf“ einem anderen Element befindlich oder sich „direkt über“ ein anderes Element erstreckend bezeichnet wird, sind keine Zwischenelemente vorhanden. Wenn entsprechend der Verwendung in dieser Beschreibung ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, kann es direkt mit dem anderen Element verbunden oder gekoppelt sein, oder es können Zwischenelemente vorhanden sein. Wenn im Gegensatz dazu ein Element als mit einem anderen Element „direkt verbunden“ oder „direkt gekoppelt“ bezeichnet wird, sind keine Zwischenelemente vorhanden.
Der Ausdruck „Hochvoltbauelement“, wie er hier verwendet wird, zum Beispiel ein Hochvolttransistor vom Verarmungstyp (depletion mode), bezeichnet ein elektronisches Bauelement, das für Hochvoltschaltanwendungen optimiert ist. Das bedeutet, wenn der Transistor ausgeschaltet ist, ist er in der Lage, hohe Spannungen wie ca. 300 V oder mehr, ca. 600 V oder mehr oder ca. 1200 V oder mehr zu sperren, und wenn der Transistor eingeschaltet ist, weist er einen ausreichend niedrigen Betriebswiderstand (on-resistance (RON)) für die Anwendung auf, in der er verwendet wird, d.h. er erfährt ausreichend niedrige Leitungsverluste, wenn ein erheblicher Strom durch das Bauelement fließt. Ein Hochvoltbauelement kann mindestens in der Lage sein, eine Spannung zu sperren, die der Hochspannungsversorgung oder der maximalen Spannung in dem Schaltkreis entspricht, für den es verwendet wird. Ein Hochvoltbauelement kann in der Lage sein, 300 V, 600 V, 1200 V oder eine andere geeignete Sperrspannung zu sperren, die von der Anwendung benötigt wird.
Der Ausdruck „Niedervoltbauelement“, wie er hierin verwendet wird, zum Beispiel ein Niedervolttransistor vom Anreicherungstyp (enhancement mode), bezeichnet ein elektronisches Bauelement, das in der Lage ist, niedrige Spannungen wie zwischen 0 V und V_niedrig zu sperren, jedoch nicht in der Lage ist, Spannungen von mehr als V_niedrig zu sperren. V_niedrig kann ca. 10 V, ca. 20 V,
ca. 30 V, ca. 40 V oder zwischen ca. 5 V und 50 V, wie zwischen ca. 10 V und 30 V, betragen.
1 veranschaulicht eine Querschnittsansicht und 2 veranschaulicht eine Draufsicht eines elektronischen Bauteils 10 gemäß einer ersten Ausführungsform.
Das elektronische Bauteil 10 umfasst einen Halbleiterchip 11 mit einer ersten Oberfläche 12, eine Chipinsel 15 mit einer ersten Oberfläche 16 und eine Vielzahl von Anschlüssen 17, von denen in der Querschnittsansicht von 1 nur ein erster Anschluss 18 zu sehen ist. Das elektronische Bauteil 10 umfasst ferner ein knickflügelförmiges leitfähiges Element 19, das mit dem ersten Anschluss 18 gekoppelt ist. Eine erste Lastelektrode 13 und eine Steuerelektrode 14 sind auf der ersten Oberfläche 12 des Halbleiterchips 11 angeordnet. Die erste Lastelektrode 13 ist auf der ersten Oberfläche 16 der Chipinsel 15 montiert, und das knickflügelförmige leitfähige Element 19 ist zwischen der Steuerelektrode 14 und dem ersten Anschluss 18 gekoppelt.
Das knickflügelförmige leitfähige Element 19 stellt einen Bereich der internen Umverteilungsstruktur des elektronischen Bauteils 10 bereit. Das knickflügelförmige leitfähige Element 19 umfasst einen ersten Endbereich 21, der unter mindestens der Steuerelektrode 14 des Halbleiterchips 11 angeordnet ist, und einen zweiten Endbereich oder fernen Bereich 23, der im Wesentlichen zum ersten Endbereich 21 parallel und in einer Ebene angeordnet ist, die von der ersten Oberfläche 16 der Chipinsel 15 beabstandet ist und sich über ihr befindet. Ein zentraler Bereich 28 koppelt den ersten Endbereich 21 mit dem zweiten Endbereich 23. In dieser Ausführungsform ist der zentrale Bereich 28 so gekrümmt, dass das knickflügelförmige leitfähige Element 19 als im Wesentlichen eine S-Form aufweisend betrachtet werden kann. Mindestens der erste Endbereich 21 und der zentrale Bereich 28 sind innerhalb des mit der gestrichelten Linie 29 angedeuteten Gehäuses positioniert und stellen eher einen internen Kontaktbereich als einen äußeren Kontaktbereich bereit.
Die Steuerelektrode 14 ist auf einer oberen Oberfläche 20 des ersten Endbereichs 21 des knickflügelförmigen leitfähigen Elements 19 montiert. Die erste Oberfläche 20 des knickflügelförmigen Elements 19 und die erste Oberfläche 16 der Chipinsel 15 sind im Wesentlichen koplanar. Der erste Endbereich 21 des knickflügelförmigen leitfähigen Elements 19 ist neben einer Seitenfläche 22 der Chipinsel 15 und von dieser beabstandet positioniert. Der Halbleiterchip 11 erstreckt sich zwischen der Chipinsel 15 und dem knickflügelförmigen leitfähigen Element 19.
Jeder der Vielzahl von Anschlüssen 17 umfasst einen zweiten Endbereich oder fernen Bereich 23, der in einer in einem Abstand von der ersten Oberfläche 16 der Chipinsel 15 angeordneten Ebene angeordnet ist. In der in 1 veranschaulichten Querschnittsansicht sind die fernen Bereiche 23 der Vielzahl von Anschlüssen 17 in einer Ebene oberhalb der ersten Oberfläche 16 der Chipinsel 15 positioniert.
Die Form des knickflügelförmigen leitfähigen Elements 19 stellt innerhalb des Gehäuses 29 eine Umverteilungsstruktur für die Steuerelektrode 14 bereit. Die Steuerelektrode 14 ist im Wesentlichen mit der ersten Oberfläche 16 der Chipinsel 15 koplanar und ist neben der Seitenfläche 22 der Chipinsel 15 und von dieser beabstandet angeordnet. Die Steuerelektrode 14 weist in der in 1 veranschaulichten Querschnittsansicht nach unten.
Die erste Oberfläche 20 des ersten Endbereichs 21 des knickflügelförmigen leitfähigen Elements 19 ist im Wesentlichen planar und unterhalb des Halbleiterchips 11 positioniert, so dass die obere Oberfläche 20 des ersten Endbereichs 21 im Wesentlichen mit der ersten Oberfläche 16 der Chipinsel 15 koplanar ist. Das knickflügelförmige leitfähige Element 19 erstreckt sich von der Steuerelektrode 14 nach oben zum fernen Bereich 23 des ersten Anschlusses 18, der in einer Ebene positioniert ist, die oberhalb der Ebene der Steuerelektrode 14 liegt.
In dem elektronischen Bauteil 10 gemäß der ersten Ausführungsform wird das knickflügelförmige leitfähige Element 19 durch einen nahen Bereich des ersten Anschlusses 18 ausgebildet, der eine Form derart aufweist, dass er sich von einer Ebene über derjenigen der ersten Oberfläche 16 der Chipinsel 15 in Richtung der ersten Oberfläche 16 der Chipinsel 15 erstreckt, und weist einen ersten Endbereich 21 mit einer Oberfläche auf, die im Wesentlichen mit der ersten Oberfläche 16 der Chipinsel 15 koplanar ist. Die erste Oberfläche 20 des ersten Endbereichs dient als Montageoberfläche für die Steuerelektrode 14, und das knickflügelförmige leitfähige Element 19 koppelt die Steuerelektrode 14 elektrisch mit dem ersten Anschluss 18.
Wie in der Draufsicht von 2 gesehen werden kann, umfasst das elektronische Bauteil 10 drei Anschlüsse, wobei es sich bei dem ersten Anschluss 18 um einen ersten äußersten Anschluss der drei Anschlüsse handelt. Ein zweiter äußerster Anschluss 24 der drei Anschlüsse erstreckt sich von der Chipinsel 15 weg, und ein zentraler Anschluss 25 ist in einem Abstand von einer zweiten Seitenfläche 26 der Chipinsel angeordnet. Die zweite Seitenfläche 26 ist im Wesentlichen senkrecht zur ersten Seitenfläche 22, neben der das leitfähige Knickflügelelement 19 angeordnet ist. Der ferne Bereich 23 des zweiten äußersten Anschlusses und der zentralen Anschluss 25 sind mit dem fernen Bereich 23 des ersten äußersten Anschlusses 18 in einer gemeinsamen Ebene angeordnet. Diese gemeinsame Ebene ist über der ersten Oberfläche 16 der Chipinsel 15 angeordnet. Der zweite äußerste Anschluss 24 stellt einen elektrischen Kontakt zu der ersten Lastelektrode 13 bereit, die auf der ersten Oberfläche 16 der Chipinsel 15 montiert und elektrisch mit ihr gekoppelt ist.
Der Halbleiterchip 11 kann ein Transistorbauelement, wie ein Leistungstransistor-Bauelement umfassen, das eine vertikale Driftstrecke aufweist. In diesen Ausführungsformen umfasst die zweite Hauptoberfläche 27 des Transistorbauelements, die der ersten Hauptoberfläche 12 gegen-überliegt, eine zweite Lastelektrode ein, die durch leitfähige Elemente, wie Bonddrähte oder Kontaktklammern, elektrisch mit dem Zentralen Anschluss 25 gekoppelt ist.
Der Halbleiterchip 11 kann ein Transistorbauelement, wie ein Leistungstransistor-Bauelement, mit einer vertikalen Driftstrecke umfassen. Das Leistungstransistor-Bauelement kann einen MOSFET, einen Bipolartransistor mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistor (IGBT)) oder einen Bipolartransistor (Bipolar Junction Transistor (BJT)) umfassen. Für MOSFET-Bauelemente kann es sich bei der ersten Lastelektrode 13 um eine Source-Elektrode, bei der Steuerelektrode 14 um eine Gate-Elektrode und bei der zweiten Lastelektrode um eine Drain-Elektrode handeln. Für IGBT-Bauelemente kann es sich bei der ersten Lastelektrode 13 um eine EmitterElektrode, bei der Steuerelektrode 14 um eine Gate-Elektrode und bei der zweiten Lastelektrode um eine Kollektor-Elektrode handeln. Für BJT-Bauelemente kann es sich bei der ersten Lastelektrode 13 um eine EmitterElektrode, bei der Steuerelektrode 14 um eine BasisElektrode und bei der zweiten Lastelektrode um eine Kollektor-Elektrode handeln.
Die Anordnung der in 2 veranschaulichten Vielzahl von Anschlüssen 17 ermöglicht es, das Transistorbauelement in einer sogenannten „Source-down“-Anordnung zu montieren, bei der es sich bei der Source-Elektrode um die erste Lastelektrode 13 handelt und diese auf der Chipinsel 15 montiert ist, und die Steuerelektrode 14, bei der es sich um die Gate-Elektrode handelt, elektrisch mit dem ersten Anschluss 18 gekoppelt ist. Die Drain-Elektrode ist elektrisch mit dem Zentralen Anschluss 25 verbunden, so dass das elektronische Bauteil 10 eine Standard-Pinbelegungsreihenfolge von Gate-, Drain- und Source-Elektrode aufweist.
Das knickflügelförmige leitfähige Element 19 kann einen ersten Endbereich 21, der mit der Steuerelektrode 14 gekoppelt und koplanar zu der Chipinsel angeordnet ist, einen zweiten Endbereich 23, der mit dem ersten Anschluss gekoppelt ist, und einen gebogenen Bereich 28 umfassen, der zwischen dem ersten Endbereich 21 und dem zweiten Endbereich 23 angeordnet ist. Der zweite Endbereich 23 des knickflügelförmigen leitfähigen Elements 19 kann zum Beispiel durch eine Punktschweißverbindung an einer oberen Oberfläche oder einer unteren Oberfläche des ersten Anschlusses angebracht sein.
In manchen Ausführungsformen, wie der in 1 und 2 veranschaulichten, ist der zweite Endbereich 23 des knickflügelförmigen leitfähigen Elements 19 integral mit dem ersten Anschluss 18. In diesen Ausführungsformen können der erste Anschluss 18 und das knickflügelförmige leitfähige Element 19 durch Tiefziehen ausgebildet werden.
In manchen Ausführungsformen ist das knickflügelförmige leitfähige Element 19 mit der Chipinsel 15 koplanar. In anderen Ausführungsformen ist nur die erste Oberfläche 20 des knickflügelförmigen leitfähigen Elements 19 im Wesentlichen mit der ersten Oberfläche 16 der Chipinsel 15 koplanar. In diesen Ausführungsformen kann die Dicke des knickflügelförmigen leitfähigen Elements 19 geringer als die Dicke der Chipinsel 15 sein.
Die Chipinsel 15 kann vielfältige Formen aufweisen. Zum Beispiel kann die Chipinsel 15 im Wesentlichen rechteckig oder quadratisch sein, in manchen Ausführungsformen kann die Chipinsel 15 einen Ausschnitt umfassen, in dem Material entfernt wurde. Zum Beispiel kann die Chipinsel 15 einen Ausschnitt umfassen, in dem Material von einer Ecke einer im Wesentlichen rechteckigen oder quadratischen Chipinsel entfernt wurde, so dass die Chipinsel 15 im Wesentlichen eine L-Form aufweist. Der erste Endbereich 21 des knickflügelförmigen leitfähigen Elements 19 kann innerhalb dieses Ausschnitts positioniert sein, so dass er in einem Abstand von der Chipinsel 15 angeordnet ist. In diesen Ausführungsformen ist der erste Endbereich 21 des knickflügelförmigen leitfähigen Elements 19 neben zwei Seitenflächen der Chipinsel 15 und von diesen beabstandet angeordnet. In diesen Ausführungsformen kann die Chipinsel 15 als innerhalb des Gehäuses 29 eine L-förmige Kontur aufweisend betrachtet werden.
In manchen Ausführungsformen weist der erste Endbereich des knickflügelförmigen leitfähigen Elements 19 eine L-förmige Konfiguration auf. Diese Form kann verwendet werden, um eine Umverteilungsstruktur zwischen der Steuerelektrode 14 zum ersten Anschluss 18 bereitzustellen, die sich in einer seitlichen bzw. lateralen Richtung in der Ebene der Chipinsel 15 und in Richtungen der Ebene der oberen Oberfläche 16 der Chipinsel 15 zu den fernen Bereichen 23 der Vielzahl von Anschlüssen 17 erstreckt. Das elektronische Bauteil 10 kann einer JEDEC-Gehäuseform, zum Beispiel einem TO-220 oder einer TO-247-Gehäuse, entsprechen. Das elektronische Bauteil 10 kann mehr als einen Halbleiterchip umfassen, zum Beispiel zwei Transistorbauelemente, wie zwei MOSFET-Bauelemente, oder ein Transistorbauelement und eine Diode, zum Beispiel einen IGBT und eine Diode.
Die Chipinsel 15 und die Vielzahl von Anschlüssen 17 können in der Form einer Komponentenposition eines Leadframes bereitgestellt werden, wobei benachbarte Komponentenpositionen durch Koppelstreifen bzw. Stege miteinander gekoppelt sind. Die Anschlüsse 17 innerhalb einer Komponentenkomposition können auch durch Koppelstreifen unterstützt werden, zum Beispiel Koppelstreifen, die sich zwischen benachbarten Anschlüssen erstrecken. Die Koppelstreifen können nach dem Gießen des elektronischen Bauteils entfernt werden, um die Anschlüsse voneinander und jedes elektronische Bauteil von ihrer Komponentenposition des Leadframes zu trennen.
Jede der Komponentenpositionen kann eine Chipinsel 15 und eine Vielzahl von Anschlüssen 17 umfassen, die neben einer einzelnen Seite der Chipinsel 15 angeordnet sind. Der erste Anschluss 18 der Vielzahl von Anschlüssen 17 umfasst einen ersten Endbereich 21 mit einer ersten Oberfläche 20, die im Wesentlichen mit einer ersten Oberfläche 16 der Chipinsel 15 koplanar und in einem Abstand von der Chipinsel 15 angeordnet ist, und einen zweiten Endbereich 23, der in einer Ebene angeordnet ist, die in einem Abstand von der ersten Oberfläche 16 der Chipinsel 15 angeordnet ist, zum Beispiel über der ersten Oberfläche 16 der Chipinsel 15.
Der erste Anschluss 18 kann einen ersten äußersten Anschluss ausbilden. Ein weiterer Anschluss 24 kann sich von der Chipinsel 15 weg erstrecken. Der sich von der Chipinsel 15 weg erstreckende Anschluss 24 kann einen zweiten äußersten Anschluss der Komponentenposition ausbilden. Ein Zentraler Anschluss 25 kann zwischen den zwei äußersten Anschlüssen 18, 24 angeordnet und von der Chipinsel 15 beabstandet sein.
Die erste Oberfläche 16 der Chipinsel 15 kann als die Montageoberfläche für die erste Lastelektrode 13 des Halbleiterchips 11 verwendet werden, und die erste Oberfläche 20 des ersten Endbereichs 21 des knickflügelförmigen leitfähigen Elements 19 kann eine Montageoberfläche der Steuerelektrode 14 des Halbleiterchips 11 bereitstellen.
Der erste Anschluss 18 kann durch eine Verbindung an einem weiteren Anschlussbereich angebracht sein. Die Verbindung kann durch Punktschweißen ausgebildet werden, oder Löten mittels eines Lots, das einen höheren Schmelzpunkt als dasjenige aufweist, das zum Montieren des Halbleiterchips an die Chipinsel und an die Anschlüsse verwendet wurde, kann auch angewendet werden.
Der erste Anschluss kann durch Tiefziehen oder ein anderweitiges mechanisches Verformen des ersten Anschlusses ausgebildet werden, so dass er sich zwischen zwei Ebenen erstreckt.
3 zeigt eine Draufsicht und 4 eine Querschnittsansicht eines elektronischen Bauteils 30 gemäß einer nicht mehr von der Erfindung umfassten zweiten Ausführungsform. In dieser Ausführungsform weist das elektronische Bauteil 30 ein TO-220-Gehäuse auf. Das elektronische Bauteil ist jedoch nicht auf diesem bestimmten Gehäuse beschränkt und kann eine andere Gestaltung aufweisen, die einem JEDEC-Gehäuse entsprechen kann. Das elektronische Bauteil 30 umfasst eine Chipinsel 31, eine interne Umverteilungsstruktur 32 und einen Halbleiterchip 33. Die Chipinsel 31 umfasst einen Wärmesenkenbereich 34, der außerhalb des Gehäuses bleibt. das elektronische Bauteil 30 umfasst ferner eine Vielzahl von Anschlüssen, insbesondere drei Anschlüsse 35, 36 und 37, die neben einer gegenüberliegenden Seitenfläche 38 der Chipinsel 31 von der Wärmesenke 34 angeordnet sind. Die Chipinsel umfasst eine Ausnehmung 39, die in einer Ecke ausgebildet ist, die in Richtung des ersten äußersten Anschlusses 35 weist, so dass die Chipinsel 31 im Wesentlichen eine L-Form aufweist. Der zweite äußerste Anschluss 37 erstreckt sich von der Chipinsel 31 weg, und ein zentraler Anschluss 36 ist zwischen den äußersten Anschlüssen 35, 37 neben der Seitenfläche 38 der Chipinsel 31 und von dieser beabstandet angeordnet.
Die äußere Kontur der Chipinsel 31 und die interne Umverteilungsstruktur 32 einer TO-220-JEDEC-Package können umkonfiguriert werden, um es zu ermöglichen, ein vertikales Leistungstransistorbauelement 33, wie ein vertikales MOSFET-Leistungsbauelement in einer sogenannten „Source-down“-Anordnung zu montieren, während die Standard-Pinbelegungsanordnung von Gate-, Drain- und Source-Elektrode beibehalten wird. Eine Source-down-Anordnung kann im Gegensatz zu einer Drain-down-Anordnung verwendet werden, um Interferenzströme zu verringern oder zu vermeiden, die entstehen können, wenn die Drain-Elektrode auf der Chipinsel montiert ist.
In dieser Ausführungsform umfasst der Halbleiterchip 33 ein MOSFET-Bauelement und eine erste Lastelektrode 40 in der Form einer Source-Elektrode und eine Steuerelektrode 41 in der Form einer Gate-Elektrode auf der ersten Hauptoberfläche 42. Der Halbleiterchip 33 umfasst eine zweite Lastelektrode 43, in dieser Ausführungsform eine Drain-Elektrode, auf der gegenüberliegenden Hauptoberfläche 44. Die erste Lastelektrode 40 ist auf der oberen Oberfläche 45 der Chipinsel 31 montiert, und die Steuerelektrode 41 ist in der Ausnehmung 39 der Chipinsel 31 positioniert.
Die Anschlüsse 35, 36, 37 besitzen jeweils einen fernen Bereich 46, der über der oberen Oberfläche 45 der Chipinsel 31 positioniert ist. Diese fernen Bereiche 46 stellen die äußeren Kontakte des elektronischen Bauteils 30 bereit, mit denen das elektronische Bauteil auf einer Leiterplatte montiert und elektrisch mit dieser gekoppelt werden kann. Der Zentrale Anschluss 36 kann vollständig in der Ebene des fernen Bereichs 46 des ersten äußersten Abschlusses 36 und des zweiten äußersten Anschlusses 37 positioniert sein. Der nahe Bereich des Zentralen Anschlusseses 36, welcher der Seitenfläche 38 der Chipinsel 15 benachbart ist, ist in einer Ebene über der Ebene der oberen Oberfläche 45 der Chipinsel 31 positioniert.
Die Umverteilungsstruktur 32 von der Steuerelektrode 41 zum ersten äußersten Anschluss 35 umfasst ein leitfähiges Element 47 mit einem fernen Bereich 48, der mit dem fernen Bereich 46 des ersten äußersten Anschlusses 35 gekoppelt ist, und einem nahen Bereich 49, der mit der Steuerelektrode 41 gekoppelt ist. Das leitfähige Element 47 weist einen Verbindungsbereich 50 auf, der sich zwischen dem nahen Bereich 49 und dem fernen Bereich 48 des leitfähigen Elements 48 erstreckt. Der nahe Bereich 49 ist in der Ausnehmung 39 angeordnet und von der Chipinsel 31 beabstandet. Der nahe Bereich 49 weist eine obere Oberfläche 51 auf, die im Wesentlichen mit der oberen Oberfläche 45 der Chipinsel 31 koplanar ist. Der ferne Bereich 48 ist auf der unteren Oberfläche 52 des fernen Bereichs 46 des ersten äußersten Anschlusses 35 montiert, um das leitfähige Element 47 elektrisch mit dem ersten äußersten Anschluss 35 sowie die Steuerelektrode 41 mit dem ersten äußersten Anschluss 35 zu koppeln.
Wie in der in 3 veranschaulichten Draufsicht zu sehen, umfasst der nahe Bereich 49 des leitfähigen Elements 47 ferner einen hervorstehenden Bereich 53 ein, der sich im Wesentlichen koplanar mit der oberen Oberfläche 45 der Chipinsel 31 und im Wesentlichen senkrecht zur Länge des Verbindungsbereichs 50 in Richtung der Chipinsel 31 erstreckt. Der hervorstehende Bereich 53 stellt eine seitliche Umverteilungsstruktur zwischen der Steuerelektrode 41 und dem Anschluss 33 bereit. In der in 3 veranschaulichten Draufsicht weist das leitfähige Element 47 im Wesentlichen eine L-Form auf.
Der fingerartige hervorstehende Bereich 53 des leitfähigen Elements 47 ist so angeordnet, dass er sich im Wesentlichen senkrecht zur Seitenfläche 54 erstreckt, so dass das äußerste Ende des leitfähigen Elements 47 unter dem Halbleiterchip 33 und insbesondere unter der Steuerelektrode 41 hervorsteht, so dass es durch die Source-Elektrode 40 unbedeckt bleibt.
Die Position der Steuerelektrode 41 in der Ausnehmung 39 und der Abstand der Steuerelektrode 41 vom ersten äußersten Anschluss 35 können zum Beispiel abhängig von der seitlichen Ausdehnung des Halbleiterchips 33 variieren. Der hervorstehende fingerartige Bereich 53 des leitfähigen Elements 47 kann eine räumliche Erstreckung aufweisen, die konfiguriert ist, sich unterscheidende Positionen der Steuerelektrode 41 sowie Halbleiterchips 33, zum Beispiel Transistorbauelemente, von unterschiedlicher lateraler Erstreckung aufzunehmen.
Die Drain-Elektrode 43 des Transistorbauelements 33 ist durch ein oder mehrere leitfähige Teile 55, wie einen oder mehrere Bonddrähte oder eine Kontaktklammer, elektrisch mit dem Zentralen Anschluss 36 gekoppelt. Das elektronische Bauteil 30 umfasst ferner ein Gehäuse 57, das die obere Oberfläche 45 der Chipinsel 31, den Halbleiterchip 33, das leitfähige Element 47, die Bonddrähte und die nahen Bereiche der Anschlüsse 35, 26 und 37 kapselt. Der Wärmesenkenbereich 34 und die untere Oberfläche 56 der Chipinsel 31 bleiben vom Gehäuse 57 freiliegend. Die fernen Bereiche 46 des Anschlusses 35, 36, 37 stehen von der Seitenfläche 59 des Gehäuses 57 hervor. Das Gehäuse 57 umfasst eine Formmasse, wie Epoxidharz, das auch eine elektrische Isolierung zwischen den Anschlüssen 35, 36, 37 bereitstellt.
Die Chipinsel 31, die Wärmesenke 34 und die Anschlüsse 35, 36, 37 können Kupfer umfassen. Die Montageoberflächen können eine Montageschicht umfassen, die ein Material aufweist, das zum Bereitstellen einer geeigneten Verbindung zur ersten Lastelektrode 40 und/oder Steuerelektrode 41 geeignet ist. Wenn zum Beispiel ein Weichlot zum Montieren der ersten Lastelektrode 40 auf der Chipinsel 31 und der Steuerelektrode 40 auf den hervorstehenden Bereich 53 der internen Umverteilungsstruktur 32 verwendet werden soll, kann die Montageschicht ein Material aufweisen, das durch Lot benetzbar ist, zum Beispiel Ni/Au.
Wenn ein leitfähiges Element 55 in der Form eines Bonddrahtes verwendet wird, um die zweite Lastelektrode 43 elektrisch mit einem Anschluss, zum Beispiel dem Zentralen Anschluss 36, zu koppeln, kann der Kontaktflächenbereich des Zentralen Anschlusses 36 ein Material aufweisen, das zum Ausbilden einer zuverlässigen Verbindung mit einem Bonddraht geeignet ist, wie eine NiP-Legierung. Die Montageschichten sind nicht auf eine einzige Schicht beschränkt und können zwei von mehreren Schichten unterschiedlichen Materials aufweisen. Wenn ein leitfähiges Element in der Form einer Kontaktklammer verwendet wird, um die zweite Lastelektrode elektrisch mit einem Anschluss zu koppeln, kann die Montageschicht ein Material aufweisen, das durch Lot benetzbar ist.
Die erste Lastelektrode 40, die zweite Lastelektrode 43 und die Steuerelektrode 41 können jeweils ein metallisches Kontaktelement umfassen. Das metallische Kontaktelement kann eine oder mehrere Schichten aufweisen, um eine zuverlässige Verbindung mit der darunter liegenden Transistorstruktur und eine zuverlässige Verbindung mit den Verbindungselementen des elektronischen Bauteils, wie der Chipinsel 31, der Umverteilungsstruktur 32 und dem leitfähigen Element 55, bereitzustellen. Die metallenen Kontaktelemente können Kupfer aufweisen.
5 veranschaulicht eine Planansicht der ersten Hauptoberfläche 42 des Halbleiterchips 33 und veranschaulicht die Anordnung der ersten Lastelektrode 40 und der Steuerelektrode 41. Die Steuerelektrode 41 ist ungefähr im Zentrum einer Randregion der ersten Hauptoberfläche 42 des Halbleiterchips 33 positioniert und ist auf drei Seiten durch einen Bereich der ersten Lastelektrode 40 umgeben, der im Wesentlichen den Rest der Hauptoberfläche 42 bedeckt. Die Steuerelektrode 41 ist zum Beispiel durch Regionen einer dielektrischen Schicht elektrisch von der ersten Lastelektrode isoliert.
6 veranschaulicht eine perspektivische Ansicht des elektronischen Bauteils 30 gemäß der nicht mehr von der Erfindung umfassten zweiten Ausführungsform und insbesondere eine perspektivische Ansicht der unteren Oberfläche 58 des elektronischen Bauteils 30. Die untere Oberfläche 56 der Chipinsel 31 bleibt in zentralen Bereichen vom isolierenden Material, welches das Gehäuse 57 ausbildet, freiliegend. Die Randregionen 60 der Chipinsel 31 sind durch das isolierende Material des Gehäuses 57 bedeckt. Das isolierende Material, welches die Randregionen 60 der Chipinsel 31 bedeckt, ist im Wesentlichen mit der unteren Oberfläche 56 der Chipinsel 31 koplanar. Die untere Oberfläche 58 der Chipinsel 31 kann eine Stufe in den äußeren Randregionen haben, in der das Isolierungsmaterial des Gehäuses 57 angeordnet sein kann. Die Wärmesenke 34 kann ein Loch 61 umfassen, das verwendet werden kann, um die Wärmesenke mechanisch an einer weiteren Komponente, zum Beispiel einer externen Wärmesenke, zu befestigen.
In dieser Ausführungsform sind die untere Oberfläche 56 der Chipinsel 31 und die Wärmesenke 34 mit dem Source-Potenzial gekoppelt, da die Source-Elektrode auf der oberen Oberfläche 45 der Chipinsel 31 montiert und elektrisch mit dieser gekoppelt ist.
In anderen Ausführungsformen ist die untere Oberfläche 56 der Chipinsel 31 durch das isolierende Material des Gehäuses 55 bedeckt. In noch weiteren Ausführungsformen sind die untere Oberfläche der Chipinsel 31 und die Wärmesenke durch das isolierende Material des Gehäuses 55 bedeckt.
Ausdrücke mit räumlichem Bezug wie „unter“, „unterhalb“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung von einem Element relativ zu einem zweiten Element zu beschreiben. Diese Ausdrücke sollen zusätzlich zu verschiedenen Ausrichtungen, die in den Figuren dargestellt sind, verschiedene Ausrichtungen des Bauelements umfassen.
Ferner werden Ausdrücke wie „erster“, „zweiter“ und dergleichen auch verwendet, um verschiedene Elemente, Regionen, Bereiche usw. zu beschreiben, und sind ebenfalls nicht als einschränkend aufzufassen. In der gesamten Beschreibung sind gleiche Elemente mit gleichen Begriffen bezeichnet.
Die Ausdrücke „aufweisen“, „enthalten“, „einschließen“, „umfassen“ und dergleichen, wie sie hierin verwendet werden, sind offene Begriffe, die das Vorhandensein der genannten Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ sowie deren Deklinationen sollen sowohl den Plural als auch den Singular umfassen, wenn der Zusammenhang nicht eindeutig etwas anderes vorgibt.
Es soll verstanden werden, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen mit-einander kombiniert werden können, soweit nichts anderes ausdrücklich angegeben ist.

Claims

Elektronisches Bauteil, umfassend: einen Halbleiterchip (11) mit einer ersten Oberfläche, wobei die erste Oberfläche eine erste Lastelektrode (13) und eine Steuerelektrode (14) umfasst; eine Chipinsel (15), die eine erste Oberfläche (16) umfasst und in Draufsicht eine L-förmige Konfiguration aufweist; eine Vielzahl von Anschlüssen (17), ein knickflügelförmiges leitfähiges Element (19), das mit einem ersten Anschluss (18) der Vielzahl von Anschlüssen (17) gekoppelt ist, und ein Gehäuse (29), wobei die erste Lastelektrode (13) auf der ersten Oberfläche (16) der Chipinsel (15) montiert ist und das knickflügelförmige leitfähige Element (19) zwischen der Steuerelektrode (14) und dem ersten Anschluss (18) gekoppelt ist, wobei das knickflügelförmige leitfähige Element (19) einen ersten Endbereich (21) umfasst, der unter der Steuerelektrode (14) des Halbleiterchips (11) angeordnet ist, und einen zweiten Endbereich (23) umfasst, der zum ersten Endbereich (21) parallel und in einer Ebene angeordnet ist, die von der ersten Oberfläche (16) der Chipinsel (15) beabstandet ist und sich über ihr befindet, und wobei ein S-förmiger zentraler Bereich (28) den ersten Endbereich (21) mit dem zweiten Endbereich (23) koppelt und mindestens der erste Endbereich (21) und der zentrale Bereich (28) innerhalb des Gehäuses positioniert sind.
Elektronisches Bauteil nach Anspruch 1, wobei der erste Endbereich (21) des knickflügelförmigen leitfähigen Elements (19) mit der Steuerelektrode (14) gekoppelt ist und koplanar mit der Chipinsel (15) angeordnet ist.
Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, wobei der erste Anschluss (18) ein äußerster Anschluss der Vielzahl von Anschlüssen (17) ist.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche 1 bis 3, wobei das knickflügelförmige leitfähige Element mit dem ersten Anschluss durch eine Punktschweißverbindung gekoppelt ist.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei das knickflügelförmige leitfähige Element an einer Oberfläche des ersten Anschlusses angebracht ist, die in Richtung der Chipinsel weist, oder das knickflügelförmige leitfähige Element an einer Oberfläche des ersten Anschlusses angebracht ist, die von der Chipinsel weg weist.
Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, wobei der erste Anschluss (18) durch einen tiefgezogenen Teil des knickflügelförmigen Elements (19) ausgebildet wird.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei die Vielzahl von Anschlüssen (17) einen Teil eines leitfähigen Leadframes mit Standardpinbelegung bildet.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei der Halbleiterchip (11) ein Hochvoltbauelement umfasst.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei der Halbleiterchip (11) ein Transistorbauelement umfasst.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei der Halbleiterchip (11) eines aus der Gruppe bestehend aus einem MOSFET, einem IGBT und einem BJT umfasst.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei das knickflügelförmige leitfähige Element (19) den ersten Endbereich (21) mit einer ersten Oberfläche umfasst, die mit der ersten Oberfläche (16) der Chipinsel (11) koplanar ist.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei sich der Halbleiterchip (11) zwischen der Chipinsel (15) und dem ersten Endbereich (21) des knickflügelförmigen leitfähigen Elements (19) erstreckt.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei das knickflügelförmige leitfähige Element (19) den ersten Endbereich (21) umfasst, der von der Chipinsel (15) beabstandet ist.
Elektronisches Bauteil nach Anspruch 13, wobei der erste Endbereich eine L-förmige Konfiguration umfasst.
Elektronisches Bauteil nach Anspruch 13 oder 14, wobei der erste Endbereich neben zwei Seitenflächen der Chipinsel angeordnet ist.
Elektronisches Bauteil nach einem der vorangehenden Ansprüche, wobei das elektronische Bauteil (10) eine Gehäuse-Form (29) aufweist, die einem TO-220-Gehäuse oder einem TO-247-Gehäuse entspricht.