DE112020001334T5

DE112020001334T5 - SiC-HALBLEITERBAUTEIL

Info

Publication number: DE112020001334T5
Application number: DE112020001334.0T
Authority: DE
Inventors: Toshio Nagata
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2019-04-19
Filing date: 2020-04-14
Publication date: 2021-12-16
Also published as: JP2024003158A; DE212020000212U1; US20220181447A1; WO2020213603A1; CN113728441A; JPWO2020213603A1

Abstract

Ein SiC-Halbleiterbauteil weist einen SiC-Chip mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite auf, eine erste Hauptflächenelektrode, die eine erste Al-Schicht aufweist und die auf der ersten Hauptfläche gebildet ist, eine Pad-Elektrode, die auf der ersten Hauptflächenelektrode gebildet ist und mit einem Anschlussdraht zu verbinden ist, und eine zweite Hauptflächenelektrode, die eine zweite Al-Schicht enthält und die auf der zweiten Hauptfläche gebildet ist.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft ein SiC-Halbleiterbauteil.
Hintergrund
In Patentliteratur 1 wird ein SiC-Halbleiterbauteil offenbart, das ein SiC-Substrat (SiC-Chip), eine Al aufweisende und auf einer vorderen Fläche des SiC-Substrats ausgebildete Pad-Elektrode und eine auf einer hinteren Fläche des SiC-Substrats ausgebildete ohmsche Elektrode aufweist. Ein Bonddraht (Anschlussdraht) ist an die Pad-Elektrode gebondet.
Zitierliste
Patent-Literatur
Patentliteratur 1: Japanische Patentanmeldung mit der Veröffentlichungsnr. 2015-207780
Zusammenfassung der Erfindung
Technisches Problem
In einem Post-Prozess (Montageprozess) werden verschiedene externe Kräfte auf eine SiC-Halbleiterbauteil ausgeübt. Zum Beispiel wird bei der Montage des SiC-Halbleiterbauteils eine Montagevorrichtung mit einer Saugdüse verwendet. Nachdem das SiC-Halbleiterbauteil in einem von der Saugdüse angesaugten Zustand auf ein Anschlussobjekt übertragen wurde, wird es auf einen Abschnitt des Anschlussobjekts gedrückt. Bei diesem Verfahren werden eine von der Saugdüse auf das Anschlussobjekt gerichtete externe Kraft und eine vom Anschlussobjekt auf die Saugdüse gerichtete externe Kraft auf das SiC-Halbleiterbauteil ausgeübt.
Außerdem wird nach der Montage des SiC-Halbleiterbauteils ein Anschlussdraht durch eine Kapillare auf die Pad-Elektrode gebondet. Dabei wird eine von der Kapillare in Richtung des Anschlussobjekts gerichtete externe Kraft und eine vom Anschlussobjekt in Richtung der Kapillare gerichtete externe Kraft auf das SiC-Halbleiterbauteil ausgeübt. Wenn eine externe Kraft, die eine Stärke des SiC-Chips übersteigt, auf das SiC-Halbleiterbauteil ausgeübt wird, werden Risse im SiC-Chip erzeugt.
In einer bevorzugte Ausführungsform der vorliegenden Erfindung wird ein SiC-Halbleiterbauteil bereitgestellt, mit dem eine externe Kraft entspannt („relaxed“) werden kann. Lösung des Problems
In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird ein SiC-Halbleiterbauteil bereitgestellt, das einen SiC-Chip mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite, eine erste Hauptflächenelektrode mit einer ersten Al-Schicht, die auf der ersten Hauptfläche ausgebildet ist, eine Pad-Elektrode, die auf der ersten Hauptflächenelektrode ausgebildet ist und mit einem Anschlussdraht verbunden werden soll, und eine zweite Hauptflächenelektrode mit einer zweiten Al-Schicht, die auf der zweiten Hauptfläche ausgebildet ist, aufweist.
Gemäß diesem SiC-Halbleiterbauteil ist die erste Al-Schicht als eine erste Pufferschicht ausgebildet, die eine externe Kraft an der ersten Hauptflächenseite entspannt („relaxed“), und die zweite Al-Schicht ist als eine zweite Pufferschicht ausgebildet, die eine externe Kraft an der zweiten Hauptflächenseite entspannt („relaxed“). Dadurch kann eine externe Kraft in einer Richtung, die von der ersten Hauptfläche zur zweiten Hauptfläche gerichtet ist, und eine externe Kraft in einer Richtung, die von der zweiten Hauptfläche zur ersten Hauptfläche gerichtet ist, entspannt („relaxed“) werden.
Die vorgenannten sowie weitere Gegenstände, Merkmale und Wirkungen der vorliegenden Erfindung werden durch die folgende Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen verdeutlicht. Kurzbeschreibung der Zeichnungen

[1] 1 ist eine Draufsicht auf ein SiC-Halbleiterbauteil nach einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung.
[2] 2 ist eine Schnittansicht entlang der in 1 gezeigten Linie II-II und zeigt eine Ausführungsform, in der eine zweite Hauptflächenelektrode gemäß einem ersten Konfigurationsbeispiel eingebaut ist.
[3] 3 ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode, die in 2 dargestellt ist.
[4A] 4A ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem zweiten Konfigurationsbeispiel.
[4B] 4B ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem dritten Konfigurationsbeispiel.
[4C] 4C ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem vierten Konfigurationsbeispiel.
[4D] 4D ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem fünften Konfigurationsbeispiel.
[4E] 4E ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem sechsten Konfigurationsbeispiel.
[4F] 4F ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem siebten Konfigurationsbeispiel.
[4G] 4G ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode in einer Schnittansicht gemäß einem achten Konfigurationsbeispiel.
[4H] 4H ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem neunten Konfigurationsbeispiel.
[4I] 4I ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem zehnten Konfigurationsbeispiel.
[5] 5 ist ein Diagramm eines Halbleitergehäuses mit dem in 1 gezeigten SiC-Halbleiterbauteil.
[6] 6 ist eine perspektivische Ansicht eines SiC-Halbleiterbauteils gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung und zeigt eine Ausführungsform, in der eine zweite Hauptflächenelektrode gemäß einem ersten Konfigurationsbeispiel eingebaut ist.
[7] 7 ist eine Draufsicht auf das in 6 gezeigte SiC-Halbleiterbauteil.
[8] 8 ist eine Draufsicht, bei der eine Struktur auf einer ersten Hauptflächenelektrode entfernt ist.
[9] 9 ist eine vergrößerte Draufsicht auf eine innere Struktur einer in 8 gezeigten Region IX.
[10] 10 ist eine Schnittansicht entlang der in 9 gezeigten Linie X-X.
[11] 11 ist eine Schnittansicht entlang der Linie XI-XI (siehe 9).
[12] 12 ist eine vergrößerte Ansicht der in 10 gezeigten Region XII.
[13] 13 ist ein Schnitt entlang der Linien XIII-XIII aus 7.
[14] 14 ist eine Schnittansicht einer Gate-Pad-Elektrode.
[15] 15 ist eine Schnittansicht einer Source-Pad-Elektrode.
[16] 16 ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode.
[17A]17A ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem zweiten Konfigurationsbeispiel.
[17B]17B ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem dritten Konfigurationsbeispiel.
[17C]17C ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem vierten Konfigurationsbeispiel.
[17D]17D ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem fünften Konfigurationsbeispiel.
[17E]17E ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem sechsten Konfigurationsbeispiel.
[17F]17F ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem siebten Konfigurationsbeispiel.
[17G]17G ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem achten Konfigurationsbeispiel.
[17H]17H ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem neunten Konfigurationsbeispiel.
[17I]17I ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode gemäß einem zehnten Konfigurationsbeispiel.
[18] 18 ist ein Diagramm eines Halbleitergehäuses mit dem in 6 gezeigten SiC-Halbleiterbauteil. Beschreibung der Ausführungsformen

1 ist eine Draufsicht auf ein SiC-Halbleiterbauteil 1 nach einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung. 2 ist eine Schnittansicht entlang der in 1 gezeigten Linie II-II und zeigt eine Ausführungsform, in der eine zweite Hauptflächenelektrode 31 gemäß einem ersten Konfigurationsbeispiel ausgebildet ist. 3 ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31, die in 2 dargestellt ist.
Unter Bezugnahme auf 1 und 2 enthält das SiC-Halbleiterbauteil 1 einen SiC-Chip 2. Der SiC-Chip 2 enthält einen SiC-Monokristall, der aus einem hexagonalen Kristall besteht. Der SiC-Monokristall, der aus dem hexagonalen Kristall besteht, hat eine Vielzahl von Polytypen, einschließlich eines 2H (hexagonalen)-SiC-Monokristalls, eines 4H-SiC-Monokristalls, eines 6H-SiC-Monokristalls usw., entsprechend dem Zyklus der atomaren Anordnung. Obwohl bei dieser Ausführungsform der SiC-Chip 2 aus einem 4H-SiC-Monokristall besteht, schließt dies andere Polytypen nicht aus.
Der SiC-Chip 2 ist zu einem Chip von rechteckiger Parallelepiped-Form geformt. Der SiC-Chip 2 hat eine erste Hauptfläche 3 an einer Seite, eine zweite Hauptfläche 4 an einer anderen Seite und Seitenflächen 5A, 5B, 5C und 5D, die die erste Hauptfläche 3 und die zweite Hauptfläche 4 verbinden. Die erste Hauptfläche 3 und die zweite Hauptfläche 4 sind in einer Draufsicht in einer dazu senkrechten Richtung Z gesehen (im Folgenden einfach als „Draufsicht“ bezeichnet) zu viereckigen Formen (quadratische Formen in dieser Ausführungsform) geformt.
Die Dicke des SiC-Chips 2 kann nicht weniger als 40 µm und nicht mehr als 300 µm betragen. Die Dicke des SiC-Chips 2 kann nicht weniger als 40 µm und nicht mehr als 100 µm, nicht weniger als 100 µm und nicht mehr als 150 µm, nicht weniger als 150 µm und nicht mehr als 200 µm, nicht weniger als 200 µm und nicht mehr als 250 µm oder nicht weniger als 250 µm und nicht mehr als 300 µm betragen. Die Dicke des SiC-Chips 2 beträgt vorzugsweise nicht weniger als 60 µm und nicht mehr als 150 µm.
Die erste Hauptfläche 3 und die zweite Hauptfläche 4 sind entlang der c-Ebenen des SiC-Monokristalls angeordnet. Die erste Hauptfläche 3 ist entlang einer Siliziumebene ((0001)-Ebene) des SiC-Monokristalls angeordnet. Die erste Hauptfläche 3 ist eine nicht-Montage Fläche. Die zweite Hauptfläche 4 ist entlang einer Kohlenstoffebene ((000-1)-Ebene) des SiC-Monokristalls angeordnet. Die zweite Hauptfläche 4 ist eine Montagefläche. Die zweite Hauptfläche 4 kann eine raue Fläche sein, die Schleif- oder Wärmebehandlungs-Markierungen oder beides aufweist. Eine WärmebehandlungsMarkierung ist eine Lasermarkierung. Die zweite Hauptfläche 4 kann eine ohmsche Fläche mit Wärmebehandlungs-Markierungen sein.
Die erste Hauptfläche 3 und die zweite Hauptfläche 4 weisen einen Off-Winkel auf, der unter einem Winkel von nicht weniger als 0° und nicht mehr als 10° in Richtung der a-Achse ([11-20]-Richtung) in Bezug auf die c-Ebenen des SiC-Monokristalls geneigt ist. Die Normalenrichtung Z ist nur um den Off-Winkel in Bezug auf die c-Achse ([0001]-Richtung) des SiC-Monokristalls geneigt.
Der Off-Winkel kann nicht weniger als 0° und nicht mehr als 6° betragen. Der Off-Winkel kann nicht weniger als 0° und nicht mehr als 2°, nicht weniger als 2° und nicht mehr als 4° oder nicht weniger als 4° und nicht mehr als 6° betragen. Vorzugsweise sollte der Off-Winkel 0° überschreiten und nicht mehr als 4,5° betragen. Der Off-Winkel kann nicht weniger als 3° und nicht mehr als 4,5° betragen. In diesem Fall beträgt der Off-Winkel vorzugsweise nicht weniger als 3° und nicht mehr als 3,5° oder nicht weniger als 3,5° und nicht mehr als 4°. Der Off-Winkel kann nicht weniger als 1,5° und nicht mehr als 3° betragen. In diesem Fall beträgt der Off-Winkel vorzugsweise nicht weniger als 1,5° und nicht mehr als 2° oder nicht weniger als 2° und nicht mehr als 2,5°.
Die Seitenflächen 5A bis 5D umfassen die erste Seitenfläche 5A, die zweite Seitenfläche 5B, die dritte Seitenfläche 5C und die vierte Seitenfläche 5D. Die erste Seitenfläche 5A und die zweite Seitenfläche 5B erstrecken sich entlang einer ersten Richtung X und liegen einander in einer zweiten Richtung Y gegenüber, die die erste Richtung X schneidet. Die dritte Seitenfläche 5C und die vierte Seitenfläche 5D erstrecken sich entlang der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. Genauer gesagt ist die zweite Richtung Y orthogonal zur ersten Richtung X.
Die erste Seitenfläche 5A und die zweite Seitenfläche 5B werden durch a-Ebenen des SiC-Monokristalls gebildet. Die erste Seitenfläche 5A und die zweite Seitenfläche 5B können stattdessen geneigte Flächen bilden, die, wenn die Normalenrichtung Z zugrunde gelegt wird, in Richtung einer c-Achsen-Richtung ([0001]-Richtung) des SiC-Monokristalls in Bezug auf die Normalenrichtung Z geneigt sind. Die erste Seitenfläche 5A und die zweite Seitenfläche 5B können geneigt sein mit einem Winkel in Übereinstimmung mit dem Off-Winkel in Bezug auf die Normalenrichtung Z, wenn die Normalenrichtung Z auf 0° gesetzt ist. Der Winkel in Übereinstimmung mit dem Off-Winkel kann gleich dem Off-Winkel sein oder ein Winkel sein, der größer als 0° und kleiner als der Off-Winkel ist.
Die dritte Seitenfläche 5C und die vierte Seitenfläche 5D können durch m-Ebenen des SiC-Monokristalls gebildet sein. Die dritte Seitenfläche 5C und die vierte Seitenfläche 5D erstrecken sich als Ebenen entlang der Normalenrichtung Z. Genauer gesagt, die dritte Seitenfläche 5C und die vierte Seitenfläche 5D sind im wesentlichen senkrecht zur ersten Hauptfläche 3 und zur zweiten Hauptfläche 4 gebildet.
Die Seitenfläche 5A bis 5D können aus Spaltflächen oder geschliffenen Flächen bestehen. Eine Länge der Seitenflächen 5A bis 5D kann nicht weniger als 0,1 mm und nicht mehr als 10 mm betragen. Vorzugsweise beträgt die Länge der Seitenflächen 5A bis 5D nicht weniger als 0,5 mm und nicht mehr als 2,5 mm.
In dieser Ausführungsform hat der SiC-Chip 2 eine laminierte Struktur, die ein SiC-Halbleitersubstrat 6 vom n⁺-Typ und eine SiC-Epitaxialschicht 7 vom n-Typ umfasst. Die zweite Hauptfläche 4 des SiC-Chips 2 wird durch das SiC-Halbleitersubstrat 6 gebildet. Die erste Hauptfläche 3 des SiC-Chips 2 wird durch die SiC-Epitaxialschicht 7 gebildet. Die Seitenflächen 5A bis 5D des SiC-Chips 2 werden durch das SiC-Halbleitersubstrat 6 und die SiC-Epitaxialschicht 7 gebildet.
Eine n-Typ-Verunreinigungskonzentration der SiC-Epitaxialschicht 7 ist geringer als eine n-Typ-Verunreinigungskonzentration des SiC-Halbleitersubstrats 6. Die n-Typ-Verunreinigungskonzentration des SiC-Halbleitersubstrats 6 kann nicht weniger als 1,0×10¹⁸ cm^-3 und nicht mehr als 1,0×10²¹ cm^-3 betragen. Die n-Typ-Verunreinigungskonzentration der SiC-Epitaxialschicht 7 kann nicht weniger als 1,0×10¹⁵ cm^-3 und nicht mehr als 1,0×10¹⁸ cm^-3 betragen.
Eine Dicke des SiC-Halbleitersubstrats 6 kann nicht weniger als 40 µm und nicht mehr als 250 µm betragen. Die Dicke des SiC-Halbleitersubstrats 6 kann nicht weniger als 40 µm und nicht mehr als 100 µm, nicht weniger als 100 µm und nicht mehr als 150 µm, nicht weniger als 150 µm und nicht mehr als 200 µm oder nicht weniger als 200 µm und nicht mehr als 250 µm betragen. Die Dicke des SiC-Halbleitersubstrats 6 beträgt vorzugsweise nicht weniger als 40 µm und nicht mehr als 150 µm. Durch Ausdünnen des SiC-Halbleitersubstrats 6 kann ein Widerstandswert des SiC-Halbleitersubstrats 6 reduziert werden.
Die Dicke der SiC-Epitaxialschicht 7 kann nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der EpitaxialEpitaxial-SiC-Schicht 7 kann nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen. Die Dicke der SiC-Epitaxialschicht 7 beträgt vorzugsweise nicht weniger als 5 µm und nicht mehr als 15 µm.
Der SiC-Chip 2 umfasst eine aktive Region 8 und eine äußere Region 9. Die aktive Region 8 ist eine Region, die eine SBD (Schottky-Barriere-Diode) als Beispiel für ein funktionales Bauelement (Diode) enthält. In der Draufsicht ist die aktive Region 8 in einem zentralen Abschnitt des SiC-Chips 2 in Abständen („intervals“) nach innen von den Seitenflächen 5A bis 5D ausgebildet. In der Draufsicht ist die aktive Region 8 zu einem Viereck mit vier Seiten parallel zu den Seitenflächen 5A bis 5D geformt.
Die äußere Region 9 ist eine Region an einer Außenseite der aktiven Region 8. Die äußere Region 9 wird in einer Region zwischen den Seitenflächen 5A bis 5D und der aktiven Region 8 gebildet. Die äußere Region 9 ist ringförmig (genauer gesagt endlosförmig) ausgebildet und umgibt die aktive Region 8 in der Draufsicht.
Das SiC-Halbleiterbauteil 1 enthält eine n-Typ-Diodenregion 10, die in einem Flächenschichtabschnitt der ersten Hauptfläche 3 in der aktiven Region 8 ausgebildet ist. Die Diodenregion 10 ist in einem zentralen Abschnitt der ersten Hauptfläche 3 gebildet. Eine planare Form der Diodenregion 10 ist beliebig. Die Diodenregion 10 kann zu einer Viereckform mit vier Seiten parallel zu den Seitenflächen 5A bis 5D in Draufsicht geformt sein.
In dieser Ausführungsform wird die Diodenregion 10 unter Verwendung eines Abschnitts der SiC-Epitaxialschicht 7 gebildet. Eine n-Typ-Verunreinigungskonzentration der Diodenregion 10 ist gleich der n-Typ-Verunreinigungskonzentration der SiC-Epitaxialschicht 7. Die n-Typ-Verunreinigungskonzentration der Diodenregion 10 kann die n-Typ-Verunreinigungskonzentration der SiC-Epitaxialschicht 7 übersteigen. In diesem Fall wird die Diodenregion 10 durch Einbringen einer Verunreinigung vom n-Typ in einen Flächenschichtabschnitt der SiC-Epitaxialschicht 7 gebildet.
Eine Schutzregion 11, die eine Verunreinigung vom p-Typ enthält, ist in einem Flächenschichtabschnitt der ersten Hauptfläche 3 in der äußeren Region 9 gebildet. Die p-Typ-Verunreinigung der Schutzzone 11 kann nicht-aktiviert oder aktiviert sein.
Die Schutzregion 11 ist in der Draufsicht als ein Band ausgebildet, das sich entlang der Diodenregion 10 erstreckt. Genauer gesagt ist die Schutzregion 11 ringförmig (genauer gesagt endlosförmig) ausgebildet und umgibt die Diodenregion 10 in der Draufsicht. Die Schutzregion 11 ist dadurch als Schutzringregion ausgebildet.
Die aktive Region 8 (Diodenregion 10) wird durch die Schutzregion 11 definiert. Eine planare Form der aktiven Region 8 (Diodenregion 10) ist durch eine planare Form der Schutzregion 11 angepasst. Die Schutzregion 11 kann in der Draufsicht zu einer polygonalen Ringform oder einer kreisförmigen Ringform gebildet sein.
Das SiC-Halbleiterbauteil 1 weist eine Hauptflächen-Isolierschicht 12 auf, die auf der ersten Hauptfläche 3 ausgebildet ist. Die Hauptflächen-Isolierschicht 12 kann eine laminierte Struktur haben, die eine Siliziumoxidschicht und eine Siliziumnitridschicht aufweist. Die Hauptflächen-Isolierschicht 12 kann stattdessen auch eine einschichtige Struktur aufweisen, die aus einer Siliziumoxidschicht oder einer Siliziumnitridschicht besteht. In dieser Ausführungsform hat die Hauptflächen-Isolierschicht 12 eine einschichtige Struktur, die aus einer Siliziumoxidschicht besteht.
Die Hauptflächen-Isolierschicht 12 enthält eine Kontaktöffnung 13, die die Diodenregion 10 freilegt. Die Kontaktöffnung 13 legt auch die inneren Umfangsränder der Schutzregion 11 frei. Eine planare Form der Kontaktöffnung 13 ist beliebig. Die Kontaktöffnung 13 kann zu einem Viereck mit vier Seiten parallel zu den Seitenflächen 5A bis 5D in der Draufsicht geformt sein.
Die Umfangsränder der Hauptflächen-Isolierschicht 12 sind von den Seitenflächen 5A bis 5D freiliegend. In dieser Ausführungsform sind die Umfangsränder der Hauptflächen-Isolierschicht 12 von den Seitenflächen 5A bis 5D durchgehend zu den Seitenflächen 5A bis 5D. Die Umfangsränder der Hauptflächen-Isolierschicht 12 können in Abständen („intervals“) nach innen von den Seitenflächen 5A bis 5D gebildet sein. In diesem Fall legt die Hauptflächen-Isolierschicht 12 einen Abschnitt der ersten Hauptfläche 3 frei, die sich in der äußeren Region 9 befindet.
Die Dicke der Hauptflächen-Isolierschicht 12 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm sein. Die Dicke der Hauptflächen-Isolierschicht 12 kann nicht weniger als 0,1 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 µm, nicht weniger als 4 µm und nicht mehr als 6 µm, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm sein. Die Dicke der Hauptflächen-Isolierschicht 12 beträgt vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 5 µm.
Das SiC-Halbleiterbauteil 1 enthält eine erste Hauptflächenelektrode 14, die auf der ersten Hauptfläche 3 ausgebildet ist. Die erste Hauptflächenelektrode 14 ist mit der Diodenregion 10 und der Schutzregion 11 innerhalb der Kontaktöffnung 13 verbunden. Die erste Hauptflächenelektrode 14 wird von der Kontaktöffnung 13 auf die Hauptflächen-Isolierschicht 12 herausgeführt. Umfangsränder der ersten Hauptflächenelektrode 14 sind auf der Hauptflächen-Isolierschicht 12 in Abständen („intervals“) nach innen von den Seitenflächen 5A bis 5D gebildet.
Genauer gesagt hat die erste Hauptflächenelektrode 14 eine laminierte Struktur, die eine Schottky-Barriere-Schicht 15 (Barriereschicht) und eine erste Al-Schicht 16 aufweist, die in dieser Reihenfolge von der ersten Seite der Hauptfläche 3 aus laminiert sind. Die erste Al-Schicht 16 ist als erste Pufferschicht ausgebildet, die eine Dämpfungseigenschaft von Al mit einem vergleichsweise kleinen Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) nutzt, um eine externe Kraft zu entspannen, die von der Seite der ersten Hauptfläche 3 auf den SiC-Chip 2 ausgeübt wird.
Die Schottky-Barriere-Schicht 15 ist als Film entlang der ersten Hauptfläche 3 und der Hauptflächen-Isolierschicht 12 ausgebildet. Die Schottky-Barriere-Schicht 15 bildet einen Schottky-Übergang mit der Diodenregion 10. Die SBD mit der ersten Hauptflächenelektrode 14 als Anode und der Diodenregion 10 als Kathode sind dadurch gebildet. Das heißt, die erste Hauptflächenelektrode 14 ist eine Anodenelektrode der SBD.
Die Schottky-Barriere-Schicht 15 kann mindestens eine der folgenden Schichten enthalten: Ti-Schicht, Pd-Schicht, Cr-Schicht, V-Schicht, Mo-Schicht, W-Schicht, Pt-Schicht und Ni-Schicht. Die Dicke der Schottky-Barriere-Schicht 15 kann nicht weniger als 0,01 µm und nicht mehr als 5 µm sein. Die Dicke der Schottky-Barriere-Schicht 15 kann nicht weniger als 0,01 µm und nicht mehr als 0,1 µm, nicht weniger als 0,1 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 3 µm, nicht weniger als 3 µm und nicht mehr als 4 µm oder nicht weniger als 4 µm und nicht mehr als 5 µm sein.
Die erste Al-Schicht 16 wird auf der Schottky-Barriere-Schicht 15 gebildet. Die erste Al-Schicht 16 wird als Film entlang der Schottky-Barriere-Schicht 15 gebildet. Die erste Al-Schicht 16 bedeckt einen ganzen Bereich einer Hauptfläche der Schottky-Barriere-Schicht 15. Die Umfangsränder der ersten Hauptflächenelektrode 14 werden durch die Schottky-Barriere-Schicht 15 und die erste Al-Schicht 16 gebildet.
Die erste Al-Schicht 16 umfasst mindestens eine aus einer reinen Al-Schicht (bezieht sich auf eine Al-Schicht, die aus Al mit einer Reinheit von nicht weniger als 99% besteht; dasselbe gilt im Folgenden), einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht. Die erste Al-Schicht 16 kann eine laminierte Struktur haben, in der zwei oder mehr aus einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht in beliebiger Reihenfolge laminiert sind.
Die erste Al-Schicht 16 kann eine einschichtige Struktur aufweisen, die aus einer reinen Al-Schicht, einer Schicht aus einer AlSi-Legierung, einer Schicht aus einer AlCu-Legierung oder einer Schicht aus einer AlSiCu-Legierung besteht. Die erste Al-Schicht 16 weist vorzugsweise eine einschichtige Struktur auf, die aus einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht oder einer AlSiCu-Legierungsschicht besteht.
Die Dicke der ersten Al-Schicht 16 übersteigt die Dicke der Schottky-Barriere-Schicht 15. Die Dicke der ersten Al-Schicht 16 kann nicht weniger als 0,05 µm und nicht mehr als 10 µm sein. Die Dicke der ersten Al-Schicht 16 kann nicht weniger als 0,05 µm und nicht mehr als 0,1 µm sein, nicht weniger als 0,1 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 µm, nicht weniger als 4 µm und nicht mehr als 6 µm, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm betragen. Die Dicke der ersten Al-Schicht 16 beträgt vorzugsweise nicht weniger als 1 µm und nicht mehr als 8 µm.
Das SiC-Halbleiterbauteil 1 enthält eine Isolierschicht 17, die die erste Hauptflächenelektrode 14 oberhalb der ersten Hauptfläche 3 bedeckt. In 1 ist die Isolierschicht 17 schraffiert dargestellt. Genauer gesagt ist die Isolierschicht 17 auf der Hauptflächen-Isolierschicht 12 gebildet. Umfangsränder der Isolierschicht 17 werden in Abständen („intervals“) nach innen von den Seitenflächen 5A bis 5D gebildet. Die Isolierschicht 17 legt dadurch einen Abschnitt der Hauptflächen-Isolierschicht 12 frei, der den äußeren Bereich 9 bedeckt.
Die Umfangsränder der Isolierschicht 17 begrenzen einen Trennpfad („dicing street“) DS mit den Seitenflächen 5A bis 5D. Durch den Trennpfad DS wird es überflüssig, die Isolierschicht 17 physisch zu schneiden, wenn das SiC-Halbleiterbauteil 1 aus einem SiC-Wafer ausgeschnitten wird. Das SiC-Halbleiterbauteil 1 kann dadurch glatt aus dem SiC-Wafer herausgeschnitten werden und gleichzeitig kann das Ablösen und der Zerfall der Isolierschicht 17 unterdrückt werden. Folglich können Schutzobjekte, wie z.B. der SiC-Chip 2, die erste Hauptflächenelektrode 14 usw., durch die Isolierschicht 17 entsprechend geschützt werden.
Die Breite des Trennpfads DS kann nicht weniger als 1 µm und nicht mehr als 25 µm sein. Die Breite des des Trennpfads DS ist eine Breite in einer Richtung orthogonal zu einer Richtung, in der sich der Trennpfad DS erstreckt. Die Breite des Trennpfads DS kann nicht weniger als 1 µm und nicht mehr als 5 µm sein, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm oder nicht weniger als 20 µm und nicht mehr als 25 µm.
Die Isolierschicht 17 hat eine Pad-Öffnung 18, die die erste Hauptflächenelektrode 14 freilegt. In dieser Ausführungsform legt die Pad-Öffnung 18 die erste Hauptflächenelektrode 14 innerhalb einer Region frei, die in der Draufsicht von der Kontaktöffnung 13 umgeben ist. Die Pad-Öffnung 18 kann die Kontaktöffnung 13 in einem Bereich umgeben, der in der Draufsicht außerhalb der Kontaktöffnung 13 liegt. Eine planare Form der Pad-Öffnung 18 ist beliebig.
Die Pad-Öffnung 18 kann zu einem Viereck mit vier Seiten parallel zu den Seitenflächen 5A bis 5D in der Draufsicht gebildet sein.
In dieser Ausführungsform hat die Isolierschicht 17 eine laminierte Struktur, die eine Passivierungsschicht 19 und eine Harzschicht 20 enthält, die in dieser Reihenfolge von der Seite des SiC-Chips 2 aus laminiert sind.
Die Passivierungsschicht 19 kann mindestens eine Schicht aus einer Siliziumoxidschicht und einer Siliziumnitridschicht enthalten. Die Passivierungsschicht 19 kann eine laminierte Struktur afuweisen, die eine Siliziumoxidschicht und eine Siliziumnitridschicht enthält. Die Passivierungsschicht 19 kann stattdessen aucheine einschichtige Struktur aufweisen, die aus einer Siliziumoxidschicht oder einer Siliziumnitridschicht besteht. Die Passivierungsschicht 19 weist vorzugsweise eine isolierende Materialschicht auf, die sich von der Hauptflächen-Isolierschicht 12 unterscheidet. In dieser Ausführungsform weist die Passivierungsschicht 19 eine einschichtige Struktur auf, die aus einer Siliziumnitridschicht besteht.
Die Passivierungsschicht 19 ist als Film entlang der Hauptflächen-Isolierschicht 12 und der ersten Hauptflächenelektrode 14 ausgebildet. Die Passivierungsschicht 19 weist eine erste Öffnung 21 auf, die einen Abschnitt der ersten Hauptflächenelektrode 14 freilegt. Eine planare Form der ersten Öffnung 21 ist beliebig. Die erste Öffnung 21 kann zu einem Viereck mit vier Seiten parallel zu den Seitenflächen 5A bis 5D in Draufsicht gebildet sein.
Die Dicke der Passivierungsschicht 19 kann nicht weniger als 0,1 µm und nicht mehr als 20 µm sein. Die Dicke der Passivierungsschicht 19 kann nicht weniger als 0,1 µm und nicht mehr als 1 µm sein, nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm oder nicht weniger als 15 µm und nicht mehr als 20 µm betragen.
Die Harzschicht 20 ist als Film entlang einer Hauptfläche der Passivierungsschicht 19 gebildet. Die Harzschicht 20 kann ein licht- bzw. fotoempfindliches Harz aufweisen. Das lichtempfindliche Harz kann vom negativen Typ oder vom positiven Typ sein. Die Harzschicht 20 kann mindestens eines von einem Polyimid, einem Polyamid und einem Polybenzoxazol aufweisen. Bei dieser Ausführungsform weist die Harzschicht 20 Polybenzoxazol auf.
Bei dieser Ausführungsform legen die Umfangsränder der Harzschicht 20 die Umfangsränder der Passivierungsschicht 19 frei. Die Umfangsränder der Isolierschicht 17 werden durch die Umfangsränder der Harzschicht 20 und die Umfangsränder der Passivierungsschicht 19 gebildet. Die Harzschicht 20 kann die Umfangsränder der Passivierungsschicht 19 bedecken.
Die Harzschicht 20 hat eine zweite Öffnung 22, die einen Abschnitt der ersten Hauptflächenelektrode 14 freilegt. Eine planare Form der zweiten Öffnung 22 ist beliebig. Die zweite Öffnung 22 kann zu einer vierseitigen Form mit vier Seiten parallel zu den Seitenflächen 5A bis 5D in der Draufsicht gebildet sein. Die zweite Öffnung 22 steht in Verbindung mit der ersten Öffnung 21 der Passivierungsschicht 19 und bildet mit der ersten Öffnung 21 die einzelne Pad-Öffnung 18.
Die Innenwände der zweiten Öffnung 22 können bündig mit den Innenwänden der ersten Öffnung 21 gebildet werden. Die Innenwände der zweiten Öffnung 22 können an den Seitenflächen 5A bis 5D in Bezug auf die Innenwände der ersten Öffnung 21 positioniert sein. Die Innenwände der zweiten Öffnung 22 können in Richtung der Innenseiten des SiC-Chips 2 in Bezug auf die Innenwände der ersten Öffnung 21 positioniert sein. Das heißt, die Harzschicht 20 kann die Innenwände der ersten Öffnung 21 bedecken.
Die Dicke der Harzschicht 20 kann nicht weniger als 1 µm und nicht mehr als 50 µm sein. Die Dicke der Harzschicht 20 kann nicht weniger als 1 µm und nicht mehr als 10 µm sein, nicht weniger als 10 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm oder nicht weniger als 40 µm und nicht mehr als 50 µm.
Das SiC-Halbleiterbauteil 1 weist eine Pad-Elektrode 23 auf, die auf der ersten Hauptflächenelektrode 14 ausgebildet ist. Die Pad-Elektrode 23 ist elektrisch mit der ersten Hauptflächenelektrode 14 verbunden. Die Pad-Elektrode 23 ist auf der ersten Hauptflächenelektrode 14 innerhalb der Pad-Öffnung 18 ausgebildet. Die Pad-Elektrode 23 hat eine Anschlussfläche 24, die extern mit einem Anschlussdraht verbunden wird.
Die Anschlussfläche 24 ist auf der Seite der ersten Hauptflächenelektrode 14 in Bezug auf eine Hauptfläche der Isolierschicht 17 (Harzschicht 20) positioniert. Die Anschlussfläche 24 kann weiter nach oben ragen als die Hauptfläche der Isolierschicht 17 (Harzschicht 20). Die Anschlussfläche 24 kann einen überlappenden Abschnitt aufweisen, der die Hauptfläche der Isolierschicht 17 (Harzschicht 20) bedeckt.
Die Pad-Elektrode 23 weist ein Metallmaterial auf, das sich von der ersten Hauptflächenelektrode 14 unterscheidet. Bei dieser Ausführungsform hat die Pad-Elektrode 23 eine laminierte Struktur, die eine Ni-Schicht 25, eine Pd-Schicht 26 und eine Au-Schicht 27 enthält, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 14 aus laminiert sind. Ni, Pd und Au haben jeweils Elastizitätsmodule (Young's Modulus; Steifigkeitsmodule), die den Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) von Al übersteigen. Die Ni-Schicht 25, die Pd-Schicht 26 und die Au-Schicht 27 können Plattierungsschichten sein, die durch ein Plattierungsverfahren gebildet sind.
Die Pad-Elektrode 23 reicht aus, um mindestens eine der Ni-Schicht 25, der Pd-Schicht 26 und der Au-Schicht 27 aufzuweisen. Die Pad-Elektrode 23 kann eine laminierte Struktur aufweisen, bei der mindestens zwei der Ni-Schicht 25, der Pd-Schicht 26 und der Au-Schicht 27 in beliebiger Reihenfolge laminiert sind. Die Pad-Elektrode 23 kann eine einschichtige Struktur aufweisen, die aus der Ni-Schicht 25, der Pd-Schicht 26 oder der Au-Schicht 27 besteht.
Die Pad-Elektrode 23 hat vorzugsweise die durch die Au-Schicht 27 gebildete Anschlussfläche 24. Die Pad-Elektrode 23 hat vorzugsweise eine laminierte Struktur, die mindestens die Ni-Schicht 25 und die Au-Schicht 27 enthält, die in dieser Reihenfolge von der ersten Seite der Hauptflächenelektrode 14 aus laminiert sind.
Die Dicke der Ni-Schicht 25 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm sein. Die Dicke der Ni-Schicht 25 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 µm sein, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 µm, nicht weniger als 4 µm und nicht mehr als 6 µm, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm.
Die Dicke der Pd-Schicht 26 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm sein. Die Dicke der Pd-Schicht 26 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 µm sein, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 µm, nicht weniger als 4 µm und nicht mehr als 6 µm, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm.
Die Dicke der Au-Schicht 27 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen bzw. sein. Die Dicke der Au-Schicht 27 kann nicht weniger als 0,01 µm und nicht mehr als 0,05 µm sein, nicht weniger als 0,05 µm und nicht mehr als 0,1 µm, nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm oder nicht weniger als 2 µm und nicht mehr als 3 µm. Die Dicke der Au-Schicht 27 ist vorzugsweise geringer als die Dicke der Ni-Schicht 25. Die Dicke der Au-Schicht 27 ist vorzugsweise weniger dick als die Dicke der Pd-Schicht 26.
Unter Bezugnahme auf 2 und 3 enthält das SiC-Halbleiterbauteil 1 die zweite Hauptflächenelektrode 31, die auf der zweiten Hauptfläche 4 ausgebildet ist. Die zweite Hauptflächenelektrode 31 ist als Kathodenelektrode der SBD ausgebildet. Bei dieser Ausführungsform bedeckt die zweite Hauptflächenelektrode 31 einen gesamten Bereich der zweiten Hauptfläche 4.
Die zweite Hauptflächenelektrode 31 kann in Intervallen nach innen von den Seitenflächen 5A bis 5D gebildet sein und einen Umlaufrandabschnitt der zweiten Hauptfläche 4 freilegen. In diesem Fall erübrigt es sich, die zweite Hauptflächenelektrode 31 physisch zu schneiden, wenn das SiC-Halbleiterbauteil 1 aus dem SiC-Wafer herausgeschnitten wird. Das SiC-Halbleiterbauteil 1 kann dadurch glatt aus dem SiC-Wafer herausgeschnitten werden und gleichzeitig kann das Ablösen und der Zerfall der zweiten Hauptflächenelektrode 31 unterdrückt werden. Folglich kann die zweite Hauptflächenelektrode 31 in geeigneter Weise mit der zweiten Hauptfläche 4 verbunden werden.
Eine solche zweite Hauptflächenelektrode 31 kann z.B. dadurch erreicht werden, dass unnötige Abschnitte der zweiten Hauptflächenelektrode 31 durch ein Ätzverfahren über eine Resistmaske in einem Herstellungsprozess entfernt werden. Auch die zweite Hauptflächenelektrode 31 kann, als ein weiteres Beispiel, durch Bilden der zweiten Hauptflächenelektrode 31, die die zweite Hauptfläche 4 teilweise bedeckt, durch ein Lift-off-Verfahren unter Verwendung einer Resistmaske im Herstellungsverfahren erhalten werden.
Die zweite Hauptflächenelektrode 31 enthält eine zweite Al-Schicht 32, die die zweite Hauptfläche 4 bedeckt. Die zweite Al-Schicht 32 liegt der ersten Al-Schicht 16 der ersten Hauptflächenelektrode 14 über den SiC-Chip 2 gegenüber. Die zweite Al-Schicht 32 ist als zweite Pufferschicht ausgebildet, die die Dämpfungseigenschaft von Al, das den vergleichsweise kleinen Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) hat, nutzt, um eine von der Seite der zweiten Hauptfläche 4 auf den SiC-Chip 2 ausgeübte externe Kraft zu entspannen.
Die zweite Al-Schicht 32 weist mindestens eine von einer reinen Al-Schicht, einer Schicht aus einer AlSi-Legierung, einer Schicht aus einer AlCu-Legierung und einer Schicht aus einer AlSiCu-Legierung auf. Die zweite Al-Schicht 32 kann eine laminierte Struktur aufweisen, in der zwei oder mehr Schichten aus einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht in beliebiger Reihenfolge laminiert sind. Die zweite Al-Schicht 32 kann durch ein Sputterverfahren und/oder ein Aufdampfverfahren gebildet werden.
Die zweite Al-Schicht 32 kann eine einschichtige Struktur aufweisen, die aus einer reinen Al-Schicht, einer Schicht aus einer AlSi-Legierung, einer Schicht aus einer AlCu-Legierung oder einer Schicht aus einer AlSiCu-Legierung besteht. Ein Metallwerkstoff auf Al-Basis der zweiten Al-Schicht 32 kann sich von einem Metallwerkstoff auf Al-Basis der ersten Al-Schicht 16 unterscheiden. Die zweite Al-Schicht 32 hat vorzugsweise eine einschichtige Struktur, die aus einer reinen Al-Schicht besteht.
Die zweite Al-Schicht 32 kann eine geringere Dicke als die erste Al-Schicht 16 aufweisen. Die Dicke der zweiten Al-Schicht 32 kann nicht weniger als 0,01 µm und nicht mehr als 5 µm sein. Die Dicke der zweiten Al-Schicht 32 kann nicht weniger als 0,01 µm und nicht mehr als 0,1 µm sein, nicht weniger als 0,1 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 3 µm, nicht weniger als 3 µm und nicht mehr als 4 µm oder nicht weniger als 4 µm und nicht mehr als 5 µm.
Zusätzlich zur zweiten Al-Schicht 32 weist die zweite Hauptflächenelektrode 31 ferner eine oder mehrere Elektrodenschichten auf, die aus einem metallischen Material bestehen, das sich von der zweiten Al-Schicht 32 unterscheidet. Bei dieser Ausführungsform weist die zweite Hauptflächenelektrode 31 als Beispiel für eine Vielzahl von Elektrodenschichten eine Ti-Schicht 33, eine Ni-Schicht 34, eine Pd-Schicht 35, eine Au-Schicht 36 und eine Ag-Schicht 37 auf, die in dieser Reihenfolge von der Seite der zweiten Hauptfläche 4 aus laminiert sind.
Die Ti-Schicht 33 ist eine ohmsche Elektrode, die einen ohmschen Kontakt mit der zweiten Hauptfläche 4 bildet. Die zweite Al-Schicht 32 bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35, die Au-Schicht 36 und die Ag-Schicht 37.
Ti, Ni, Pd, Au und Ag haben jeweils Elastizitätsmodule (Young's Modulus; Steifigkeitsmodule), die den Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) von Al übersteigen. Die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35, die Au-Schicht 36 und die Ag-Schicht 37 können durch ein Sputterverfahren, ein Aufdampfverfahren und/oder ein Plattierungsverfahren gebildet werden.
Die zweite Hauptflächenelektrode 31 reicht aus, um mindestens eine der Ti-Schicht 33, der Ni-Schicht 34, der Pd-Schicht 35, der Au-Schicht 36 und der Ag-Schicht 37 als die eine oder mehrere Elektrodenschichten aufzuweisen. Die zweite Al-Schicht 32 bedeckt vorzugsweise die zweite Hauptfläche 4 mindestens über die Ti-Schicht 33.
Wenn die zweite Hauptflächenelektrode 31 mindestens eine von der Ni-Schicht 34, der Pd-Schicht 35 und der Au-Schicht 36 aufweist, kann mindestens eine von der Ni-Schicht 34, der Pd-Schicht 35 und der Au-Schicht 36 eine Plattierungsschicht sein, die gleichzeitig mit der Ni-Schicht 25, der Pd-Schicht 26 und der Au-Schicht 27 der Pad-Elektrode 23 gebildet ist.
Die Dicke der Ti-Schicht 33 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm sein. Die Dicke der Ti-Schicht 33 kann nicht weniger als 0,01 µm und nicht mehr als 0,05 µm sein, nicht weniger als 0,05 µm und nicht mehr als 0,1 µm, nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm oder nicht weniger als 2 µm und nicht mehr als 3 µm.
Die Dicke der Ni-Schicht 34 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm sein. Die Dicke der Ni-Schicht 34 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 µm sein, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 µm, nicht weniger als 4 µm und nicht mehr als 6 µm, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm. Die Dicke der Ni-Schicht 34 übersteigt vorzugsweise die Dicke der Ti-Schicht 33.
Die Dicke der Pd-Schicht 35 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm sein. Die Dicke der Pd-Schicht 35 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 µm sein, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 µm, nicht weniger als 4 µm und nicht mehr als 6 µm, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm. Die Dicke der Pd-Schicht 35 übersteigt vorzugsweise die Dicke der Ti-Schicht 33.
Die Dicke der Au-Schicht 36 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm sein. Die Dicke der Au-Schicht 36 kann nicht weniger als 0,01 µm und nicht mehr als 0,05 µm sein, nicht weniger als 0,05 µm und nicht mehr als 0,1 µm, nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm oder nicht weniger als 2 µm und nicht mehr als 3 µm. Die Dicke der Au-Schicht 36 ist vorzugsweise geringer als die Dicke der Ni-Schicht 34. Die Dicke der Au-Schicht 36 ist vorzugsweise weniger dick als die Dicke der Pd-Schicht 35.
Die Dicke der Ag-Schicht 37 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen bzw. sein. Die Dicke der Ag-Schicht 37 kann nicht weniger als 0,01 µm und nicht mehr als 0,05 µm sein, nicht weniger als 0,05 µm und nicht mehr als 0,1 µm, nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm oder nicht weniger als 2 µm und nicht mehr als 3 µm. Die Dicke der Ag-Schicht 37 ist vorzugsweise geringer als die Dicke der Ni-Schicht 34. Die Dicke der Ag-Schicht 37 ist vorzugsweise geringer als die Dicke der Pd-Schicht 35.
Die zweite Hauptflächenelektrode 31 kann eine Struktur haben, die in 4A bis 4I dargestellt ist.
4A ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31 gemäß einem zweiten Konfigurationsbeispiel. Im Folgenden werden Strukturen, die den in 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 4A hat die zweite Hauptflächenelektrode 31 bei dieser Ausführungsform eine laminierte Struktur, die die zweite Al-Schicht 32, die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35 und die Au-Schicht 36 aufweist. Die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35 und die Au-Schicht 36 sind in dieser Reihenfolge von der Seite der zweiten Hauptfläche 4 aus laminiert. Die zweite Al-Schicht 32 bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35 und die Au-Schicht 36.
4B ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31 gemäß einem dritten Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den in 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 4B hat bei dieser Ausführungsform die zweite Hauptflächenelektrode 31 eine laminierte Struktur, die die zweite Al-Schicht 32, die Ti-Schicht 33, die Ni-Schicht 34, die Au-Schicht 36 und die Ag-Schicht 37 aufweist. Die Ti-Schicht 33, die Ni-Schicht 34, die Au-Schicht 36 und die Ag-Schicht 37 sind in dieser Reihenfolge von der Seite der zweiten Hauptfläche 4 aus laminiert. Die zweite Al-Schicht 32 bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33, die Ni-Schicht 34, die Au-Schicht 36 und die Ag-Schicht 37.
4C ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 31 gemäß einem vierten Konfigurationsbeispiel. Nachfolgend werden Strukturen, die den in 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 4C hat bei dieser Ausführungsform die zweite Hauptflächenelektrode 31 eine laminierte Struktur, die die zweite Al-Schicht 32, die Ti-Schicht 33, die Ni-Schicht 34 und die Au-Schicht 36 aufweist. Die Ti-Schicht 33, die Ni-Schicht 34 und die Au-Schicht 36 sind in dieser Reihenfolge von der Seite der zweiten Hauptfläche 4 aus laminiert. Die zweite Al-Schicht 32 bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33, die Ni-Schicht 34 und die Au-Schicht 36.
IG. 4D ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31 gemäß einem fünften Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den in 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Bezugnehmend auf 4D hat in dieser Ausführungsform die zweite Hauptflächenelektrode 31 eine laminierte Struktur, die die zweite Al-Schicht 32 und die Ti-Schicht 33 aufweist. Die Ti-Schicht 33 ist mit der zweiten Hauptfläche 4 verbunden. Die zweite Al-Schicht 32 bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33.
4E ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31 gemäß einem sechsten Konfigurationsbeispiels Im Folgenden werden die Strukturen, die den in 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 4E enthält die zweite Hauptflächenelektrode 31 bei dieser Ausführungsform die zweite Al-Schicht 32, die Ti-Schicht 33, die Ni-Schicht 34 und die Au-Schicht 36. Die Ti-Schicht 33, die Ni-Schicht 34 und die Au-Schicht 36 werden in dieser Reihenfolge von der Seite der zweiten Hauptfläche 4 aus laminiert. Die zweite Al-Schicht 32 ist zwischen der Ti-Schicht 33 und der Ni-Schicht 34 angeordnet und bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33.
In diesem Fall hat die Pad-elektrode 23 vorzugsweise eine Zweischichtstruktur, bestehend aus der Ni-Schicht 25 und der Au-Schicht 27, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 14 aus laminiert sind. Die Ni-Schicht 34 und die Au-Schicht 36 der zweiten Hauptflächenelektrode 31 können durch ein Plattierungsverfahren gleichzeitig mit der Ni-Schicht 25 und der Au-Schicht 27 der Pad-Elektrode 23 gebildet sein.
4F ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31 gemäß einem siebten Konfigurationsbeispiel. Im Folgenden werden Strukturen, die den in 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 4F enthält die zweite Hauptflächenelektrode 31 bei dieser Ausführungsform die zweite Al-Schicht 32, die Ti-Schicht 33, die Ni-Schicht 34, die Au-Schicht 36 und die Ag-Schicht 37. Die Ti-Schicht 33, die Ni-Schicht 34, die Au-Schicht 36 und die Ag-Schicht 37 werden in dieser Reihenfolge von der Seite der zweiten Hauptfläche 4 aus laminiert. Die zweite Al-Schicht 32 ist zwischen der Ti-Schicht 33 und der Ni-Schicht 34 angeordnet und bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33.
In diesem Fall hat die Pad-Elektrode 23 vorzugsweise die aus der Ni-Schicht 25 und der Au-Schicht 27 bestehende Zweischichtstruktur, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 14 aus laminiert werden. Die Ni-Schicht 34 und die Au-Schicht 36 der zweiten Hauptflächenelektrode 31 können durch Plattierungsverfahren gleichzeitig mit der Ni-Schicht 25 und der Au-Schicht 27 der Pad-Elektrode 23 gebildet sein.
4G ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31 gemäß einem achten Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den mit 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 4G enthält die zweite Hauptflächenelektrode 31 in dieser Ausführungsform die zweite Al-Schicht 32, die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35, die Au-Schicht 36 und die Ag-Schicht 37. Die Ti-Schicht 33, die Ni-Schicht 34, die Au-Schicht 36 und die Ag-Schicht 37 werden in dieser Reihenfolge von der Seite der zweiten Hauptfläche 4 aus laminiert. Die zweite Al-Schicht 32 ist zwischen der Ti-Schicht 33 und der Ni-Schicht 34 angeordnet und bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33.
In diesem Fall hat die Pad-Elektrode 23 vorzugsweise eine dreischichtige Struktur, die aus der Ni-Schicht 25, der Pd-Schicht 26 und der Au-Schicht 27 besteht, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 14 aus laminiert werden. Die Ni-Schicht 34, die Pd-Schicht 35 und die Au-Schicht 36 der zweiten Hauptflächenelektrode 31 können durch ein Plattierungsverfahren gleichzeitig mit der Ni-Schicht 25, der Pd-Schicht 26 und der Au-Schicht 27 der Pad-Elektrode 23 gebildet sein.
4H ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31 gemäß einem neunten Konfigurationsbeispiel. Im Folgenden werden Strukturen, die den mit 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 4H weist die zweite Hauptflächenelektrode 31 in dieser Ausführungsform die zweite Al-Schicht 32, die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35 und die Au-Schicht 36 auf. Die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35 und die Au-Schicht 36 sind in dieser Reihenfolge von der Seite der zweiten Hauptfläche 4 aus laminiert. Die zweite Al-Schicht 32 ist zwischen der Ti-Schicht 33 und der Ni-Schicht 34 angeordnet und bedeckt die zweite Hauptfläche 4 über die Ti-Schicht 33.
In diesem Fall hat die Pad-Elektrode 23 vorzugsweise die dreischichtige Struktur, die aus der Ni-Schicht 25, der Pd-Schicht 26 und der Au-Schicht 27 besteht, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 14 aus laminiert sind. Die Ni-Schicht 34, die Pd-Schicht 35 und die Au-Schicht 36 der zweiten Hauptflächenelektrode 31 können durch das Plattierungsverfahren gleichzeitig mit der Ni-Schicht 25, der Pd-Schicht 26 und der Au-Schicht 27 der Pad-Elektrode 23 gebildet sein.
4I ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 31 gemäß einem zehnten Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den mit 1 bis 3 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 4I weist die zweite Hauptflächenelektrode 31 bei dieser Ausführungsform die zweite Al-Schicht 32 und eine Silizidschicht 38 auf. Die Silizidschicht 38 wird auf der zweiten Hauptfläche 4 gebildet. Die Silizidschicht 38 ist eine Schicht, mit der das von der zweiten Hauptfläche 4 freiliegende SiC von einem metallischen Material silizidiert wurde. Die Silizidschicht 38 kann mindestens eine der folgenden Schichten enthalten: eine FeSi₂-Schicht, eine NiSi-Schicht, eine NiSi₂-Schicht, eine CoSi₂-Schicht, eine CrSi₂-Schicht, eine WSi₂-Schicht, eine MoSi₂-Schicht, eine MnSi₂-Schicht, eine NbSi₂-Schicht, eine TiSi₂-Schicht und eine VSi₂-Schicht.
Die zweite Al-Schicht 32 bedeckt die zweite Hauptfläche 4 über der Silizidschicht 38. Neben der zweiten Al-Schicht 32 und der Silizidschicht 38 kann die zweite Hauptflächenelektrode 31 mindestens eine der Ti-Schicht 33, der Ni-Schicht 34, der Pd-Schicht 35, der Au-Schicht 36 und der Ag-Schicht 37 aufweisen. Die Reihenfolge der Laminierung der zweiten Al-Schicht 32, der Ti-Schicht 33, der Ni-Schicht 34, der Pd-Schicht 35, der Au-Schicht 36 und der Ag-Schicht 37 ist beliebig. Als eine Struktur, die die Silizidschicht 38 bedeckt, kann die Laminierungsstruktur eines der ersten bis zehnten Konfigurationsbeispiele übernommen werden.
5 ist eine Darstellung eines Halbleitergehäuses 41, das das in 1 gezeigte SiC-Halbleiterbauteil 1 enthält. In 5 ist eine interne Struktur des Halbleitergehäuses 41 transparent durch einen Gehäusehauptkörper 42 dargestellt.
Unter Bezugnahme auf 5 ist bei dieser Ausführungsform das Halbleitergehäuse 41 eines vom Typ TO-220 mit zwei Anschlüssen. Das Halbleitergehäuse 41 enthält den Gehäusehauptkörper 42, eine Metallplatte 43, einen ersten Anschluss 44, einen zweiten Anschluss 45, das SiC-Halbleiterbauteil 1, ein leitendes Bondmaterial 46 und einen Anschlussdraht 47.
Der Gehäusehauptkörper 42 besteht aus einem Gießharz. Der Gehäusehauptkörper 42 kann ein Epoxidharz als Beispiel für das Gießharz aufweisen. Der Gehäusehauptkörper 42 ist zu einer Form eines rechteckigen Parallelepipeds geformt. Der Gehäusehauptkörper 42 weist eine erste Fläche 48 an einer Seite, eine zweite Fläche 49 an einer anderen Seite und vier Seitenflächen 50A, 50B, 50C und 50D auf, die die erste Fläche 48 und die zweite Fläche 49 verbinden.
Genauer gesagt weisen die vier Seitenflächen 50A bis 50D die erste Seitenfläche 50A, die zweite Seitenfläche 50B, die dritte Seitenfläche 50C und die vierte Seitenfläche 50D auf. Die erste Seitenfläche 50A und die zweite Seitenfläche 50B liegen einander gegenüber. Die dritte Seitenfläche 50C und die vierte Seitenfläche 50D liegen einander gegenüber.
Die Metallplatte 43 kann mindestens eines der Elemente Fe, Au, Ag, Cu und Al aufweisen. Die Metallplatte 43 kann eine äußere Fläche haben, auf der mindestens einer der folgenden Filme ausgebildet ist: ein Ni-Plattierungsfilm, ein Au-Plattierungsfilm, ein Ag-Plattierungsfilm und ein Cu-Plattierungsfilm. Eine planare Form der Metallplatte 43 ist beliebig. Bei dieser Ausführungsform ist die Metallplatte 43 in der Draufsicht zu einer vierseitigen Form (rechteckige Form) gebildet.
Die Metallplatte 43 besteht aus einem Abschnitt 51, der sich innerhalb des Gehäusehauptkörpers 42 befindet, und einem Wärmesenke-Abschnitt 52, der sich außerhalb des Gehäusehauptkörpers 42 befindet. Der Wärmesenke-Abschnitt 52 kreuzt die zweite Seitenfläche 50B von dem Pad-Abschnitt 51 und wird außerhalb des Gehäusehauptkörpers 42 geführt. Der Wärmesenke-Abschnitt 52 weist ein Durchgangsloch 52a auf. Das Durchgangsloch 52a ist kreisförmig ausgebildet.
Bei dieser Ausführungsform ist die Metallplatte 43 innerhalb des Gehäusehauptkörpers 42 so angeordnet, dass sie von der zweiten Fläche 49 freiliegt. Die Metallplatte 43 kann stattdessen im Inneren des Gehäusehauptkörpers 42 so angeordnet werden, dass sie von der zweiten Fläche 49 nicht freiliegt.
Der erste Anschluss 44 kann mindestens eines der Elemente Fe, Au, Ag, Cu und Al aufweisen. Der erste Anschluss 44 kann eine äußere Fläche haben, auf der mindestens einer der folgenden Filme ausgebildet ist: ein Ni-Plattierungsfilm, ein Au-Plattierungsfilm, ein Ag-Plattierungsfilm und ein Cu-Plattierungsfilm. Der erste Anschluss 44 kreuzt die erste Seitenfläche 50A von der Innenseite des Gehäusehauptkörpers 42 und wird außerhalb des Gehäusehauptkörpers 42 geführt. Der erste Anschluss 44 ist in einer Region an der Seite der vierten Seitenfläche 50D in Draufsicht angeordnet. Der erste Anschluss 44 ist in einer Region auf der Seite der ersten Fläche 48 in Bezug auf eine Plattenfläche der Metallplatte 43 angeordnet.
Der erste Anschluss 44 weist einen ersten inneren Endabschnitt 53, einen ersten äußeren Endabschnitt 54 und einen ersten Bandabschnitt 55. Der erste innere Abschnitt 53 ist mit der Metallplatte 43 im Inneren des Gehäusehauptkörpers 42 verbunden. Der erste äußere Abschnitt 54 ist außerhalb des Gehäusehauptkörpers 42 angeordnet. Der erste Bandabschnitt 55 erstreckt sich in einer Richtung rechtwinklig zur ersten Seitenfläche 50A zwischen dem ersten inneren Endabschnitt 53 und dem ersten äußeren Endabschnitt 54.
Der zweite Anschluss 45 kann mindestens eines der Elemente Fe, Au, Ag, Cu und Al enthalten. Der zweite Anschluss 45 kann mindestens der folgenden aufweisen: einen Ni-Plattierungsfilm, einen Au-Plattierungsfilm, einen Ag-Plattierungsfilm und einen Cu-Plattierungsfilm. Der zweite Anschluss 45 kreuzt die erste Seitenfläche 50A von der Innenseite des Gehäusehauptkörpers 42 und ist außerhalb des Gehäusehauptkörpers 42 geführt.
Der zweite Anschluss 45 ist in einer Region an der Seite der dritten Seitenfläche 50C in einem Abstand vom ersten Anschluss 44 in Draufsicht angeordnet. Der zweite Anschluss 45 ist in einer Region auf der Seite der ersten Fläche 48 in Bezug auf die Plattenfläche der Metallplatte 43 angeordnet.
Der zweite Anschluss 45 weist einen zweiten inneren Endabschnitt 56 auf, einen zweiten äußeren Endabschnitt 57 und einen zweiten Bandabschnitt 58. Der zweite innere Endabschnitt 56 ist innerhalb des Gehäusehauptkörpers 42 in einem Abstand von der Metallplatte 43 angeordnet. Der zweite äußere Endabschnitt 57 ist außerhalb des Gehäusehauptkörpers 42 angeordnet. Der zweite Bandabschnitt 58 erstreckt sich in der Richtung orthogonal zur ersten Seitenfläche 50A zwischen dem zweiten inneren Endabschnitt 56 und dem zweiten äußeren Endabschnitt 57.
Der SiC-Halbleiterbauteil 1 ist auf dem Pad-Abschnitt 51 der Metallplatte 43 innerhalb des Gehäusehauptkörpers 42 angeordnet. Das leitende Bondmaterial 46 ist zwischen dem SiC-Halbleiterbauteil 1 und dem Pad-Abschnitt 51 angeordnet und verbindet die zweite Hauptflächenelektrode 31 des SiC-Halbleiterbauteils 1 mit dem Pad-Abschnitt 51. Das SiC-Halbleiterbauteil 1 ist dadurch über die Metallplatte 43 elektrisch mit dem ersten Anschluss 44 verbunden.
Das leitende Bondmaterial 46 kann eine Metallpaste oder Lot sein. Die Metallpaste kann mindestens eines der Elemente Au, Ag und Cu enthalten. Das leitende Bondmaterial 46 besteht vorzugsweise aus Lot. Das Lot kann ein bleifreies Lot sein. Das Lot kann mindestens eines der folgenden Elemente enthalten: SnAgCu, SnZnBi, SnCu, SnCuNi und SnSbNi.
Der Anschlussdraht 47 besteht aus einem Metalldraht (Bonddraht) oder einer Metallklammer. Der Metalldraht kann ein Al-Draht, ein Au-Draht, ein Cu-Draht oder ein Lötdraht sein. Der Lötdraht kann ein bleifreier Lötdraht sein. Der Lötdraht kann mindestens einen der folgenden Drähte enthalten: SnAgCu, SnZnBi, SnCu, SnCuNi und SnSbNi. Die Metallklammer kann eine Al-Klammer, eine Au-Klammer oder eine Cu-Klammer sein. Bei dieser Ausführungsform besteht der Anschlussdraht 47 aus einem Lötdraht.
Im Inneren des Gehäusehauptkörpers 42 ist der Anschlussdraht 47 mit dem zweiten inneren Endabschnitt 56 des zweiten Anschlusses 45 und der Pad-Elektrode 23 des SiC-Halbleiterbauteils 1 verbunden. Das SiC-Halbleiterbauteil 1 ist dadurch elektrisch mit dem zweiten Anschluss 45 verbunden.
Obgleich ein Beispiel, bei welchem ein Anschlussdraht 47 mit dem zweiten inneren Endabschnitt 56 und der Pad-Elektrode 23 verbunden ist, in 6 dargestellt ist, ist die Anzahl der Anschlussdrähte 47 beliebig. Zwei oder mehr Anschlussdrähte 47 können an den zweiten inneren Endabschnitt 56 und die Pad-Elektrode 23 angeschlossen werden.
Das Halbleitergehäuse 41 kann auch eine andere Konfiguration als die einer TO-220 aufweisen. Bei dem Halbleitergehäuse 41 kann es sich um ein SOP (Small Outline Package), ein QFN (Quad for non lead Package), ein DFP (Dual Flat Package), ein DIP (Dual Inline Package), ein QFP (Quad Flat Package), ein SIP (Single Inline Package) oder ein SOJ (Small Outline J-leaded Package) handeln oder es kann eine beliebige von verschiedenen Konfigurationen ähnlich diesen aufweisen.
Wie oben beschrieben, wird bei dem SiC-Halbleiterbauteil 1 die erste Al-Schicht 16 als erste Pufferschicht ausgebildet, die die externe Kraft an der ersten Hauptfläche 3 Seite entspannt („relaxed“), und die zweite Al-Schicht 32 wird als zweite Pufferschicht ausgebildet, die die externe Kraft an der zweiten Hauptfläche 4 Seite entspannt(„relaxed“). Dadurch kann eine externe Kraft in einer Richtung, die von der ersten Hauptfläche 3 zur zweiten Hauptfläche 4 hin gerichtet ist, und eine externe Kraft in einer Richtung, die von der zweiten Hauptfläche 4 zur ersten Hauptfläche 3 hin gerichtet ist, entspannt („relaxed“) werden.
Beispielsweise können externe Kräfte, die auf den SiC-Chip 2 ausgeübt werden, wenn das SiC-Halbleiterbauteil 1 auf dem Pad-Abschnitt 51 der Metallplatte 43 montiert wird, durch die erste Al-Schicht 16 und die zweite Al-Schicht 32 entspannt („relaxed“) werden. Auch externe Kräfte, die auf den SiC-Chip 2 ausgeübt werden, wenn der Anschlussdraht 47 mit der Pad-Elektrode 23 des SiC-Halbleiterbauteils 1 verbunden wird, können durch die erste Al-Schicht 16 und die zweite Al-Schicht 32 entspannt („relaxed“) werden. Folglich kann die Rissbildung auf dem SiC-Chip 2 unterdrückt werden.
Ferner weist das SiC-Halbleiterbauteil 1 die Pad-Elektrode 23 auf, die extern an den Anschlussdraht 47 gebondet ist. Die Pad-Elektrode 23 weist mindestens eine der Folgenden auf: eine Ni-Schicht 25, eine Pd-Schicht 26 und eine Au-Schicht 27. Der Anschlussdraht 47 kann dadurch in geeigneter Weise mit der Pad-Elektrode 23 verbunden werden.
Andererseits haben Ni, Pd und Au jeweils einen Elastizitätsmodul (Young's Modulu; Steifigkeitsmodul), der den Elastizitätsmodul (Young's Modulu; Steifigkeitsmodul) von Al übersteigt. Daher kann bei einer Struktur, die die Pad-Elektrode 23 aufweist, eine externe Kraft, die während des Bondens des Anschlussdrahtes 47 aufgebracht wird, nicht angemessen entspannt („relaxed“) werden.
Bei dem SiC-Halbleiterbauteil 1 ist also die erste Al-Schicht 16, die Al enthält, zwischen dem SiC-Chip 2 und der Pad-Elektrode 23 angeordnet. Durch die erste Al-Schicht 16 kann eine von extern auf den SiC-Chip 2 ausgeübte Kraft von der ersten Hauptfläche 3 aus entspannt(„relaxed“) werden, indem die Dämpfungseigenschaft von Al genutzt wird, das einen vergleichsweise kleinen Elastizitätsmodul (Youngs's Modulus; Steifigkeitsmodul) besitzt. Der Anschlussdraht 47 kann so in geeigneter Weise mit der Pad-Elektrode 23 gebondet und gleichzeitig die Rissbildung auf dem SiC-Chip 2 unterdrückt werden.
Darüber hinaus weist das SiC-Halbleiterbauteil 1 zusätzlich zur zweiten Al-Schicht 32 die zweite Hauptflächenelektrode 31 auf, die die eine oder mehrere Elektrodenschichten aus einem metallischen Material aufweist, das sich von der zweiten Al-Schicht 32 unterscheidet. Die eine oder mehrere Elektrodenschichten umfassen mindestens eine der Folgenden: die Ti-Schicht 33, die Ni-Schicht 34, die Pd-Schicht 35, die Au-Schicht 36 und die Ag-Schicht 37. Dadurch kann die Haftkraft des leitenden Bondmaterials 46 an der zweiten Hauptflächenelektrode 31 entsprechend erhöht werden. Folglich kann das SiC-Halbleiterbauteil 1 auf dem Pad-Abschnitt 51 der Metallplatte 43 in geeigneter Weise montiert werden.
Andererseits haben Ti, Ni, Pd, Au und Ag jeweils Elastizitätsmodule (Young's Modulus; Steifigkeitsmodule), die den Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) von Al übersteigen. Daher kann bei einer Struktur, bei der die zweite Hauptflächenelektrode 31 mindestens eine der Ti-Schicht 33, der Ni-Schicht 34, der Pd-Schicht 35, der Au-Schicht 36 und der Ag-Schicht 37 aufweist, eine externe Kraft, die während der Montage des SiC-Halbleiterbauteils 1 oder des Bondens des Anschlussdrahts 47 ausgeübt wird, nicht angemessen entspannt („relaxed“) werden.
So wird mit dem SiC-Halbleiterbauteil 1 die zweite Hauptflächenelektrode 31 gebildet, die zusätzlich zu der mindestens einen von der Ti-Schicht 33, der Ni-Schicht 34, der Pd-Schicht 35, der Au-Schicht 36 und der Ag-Schicht 37 die zweite Al-Schicht 32 enthält. Durch die zweite Al-Schicht 32 kann eine externe Kraft, die auf den SiC-Chip 2 ausgeübt wird, von der Seite der zweiten Hauptfläche 4 unter Verwendung der Dämpfungseigenschaft von Al, das den vergleichsweise kleinen Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) hat, entspannt („relaxed“) werden. Das SiC-Halbleiterbauteil 1 kann so auf dem Pad-Abschnitt 51 entsprechend montiert werden und gleichzeitig kann die Rissbildung auf dem SiC-Chip 2 unterdrückt werden.
6 ist eine perspektivische Ansicht eines SiC-Halbleiterbauteils 61 gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung und zeigt eine Ausführungsform, in der eine zweite Hauptflächenelektrode 200 gemäß einem ersten Konfigurationsbeispiel eingebaut ist. 7 ist eine Draufsicht auf das in 6 gezeigte SiC-Halbleiterbauteil 61. 8 ist eine Draufsicht, bei der eine Struktur auf einer ersten Hauptflächenelektrode 150 entfernt ist.
9 ist eine vergrößerte Draufsicht einer internen Struktur einer in 8 gezeigten Region IX. 10 ist eine Schnittansicht entlang der in 9 gezeigten Linie X-X. 11 ist eine Schnittansicht entlang der Linie XI-XI (siehe 9). 12 ist eine vergrößerte Ansicht der in 10 dargestellten Region XII.
13 ist ein Schnittansicht entlang der Linien XIII-XIII aus 7. 14 ist eine Schnittansicht einer Gate-Pad-Elektrode 191. 15 ist eine Schnittansicht einer Source-Pad-Elektrode 192. 16 ist eine beispielhafte Schnittansicht der zweiten Hauptflächenelektrode 200. 14 und 15 sind Schnittansichten, die allgemeine Strukturen der Gate-Pad-Elektrode 191 und der Source-Pad-Elektrode 192 zeigen und keine Ausschnitte bestimmter Stellen zeigen.
Unter Bezugnahme auf 6 bis 13 weist das SiC-Halbleiterbauteil 61 einen SiC-Chip 62 auf. Der SiC-Chip 62 weist einen SiC-Monokristall auf, der aus einem hexagonalen Kristall besteht. Der SiC-Monokristall, der aus dem hexagonalen Kristall besteht, weist eine Vielzahl von Polytypen auf, einschließlich eines 2H (hexagonalen)-SiC-Monokristalls, eines 4H-SiC-Monokristalls, eines 6H-SiC-Monokristalls, usw., entsprechend dem Zyklus der atomaren Anordnung. Obwohl bei dieser Ausführungsform der SiC-Chip 62 aus einem 4H-SiC-Monokristall besteht, schließt dies andere Polytypen nicht aus.
Der SiC-Chip 62 weist eine erste Hauptfläche 63 auf einer Seite auf, eine zweite Hauptfläche 64 auf einer anderen Seite und Seitenflächen 65A, 65B, 65C und 65D, die die erste Hauptfläche 63 und die zweite Hauptfläche 64 verbinden. Die erste Hauptfläche 63 und die zweite Hauptfläche 64 sind in einer Draufsicht in einer dazu senkrechten Richtung Z gesehen (im Folgenden einfach als „Draufsicht“ bezeichnet) zu viereckigen bzw. vierseitigen Formen (rechteckige Formen in dieser Ausführungsform) gebildet.
Die Dicke des SiC-Chips 62 kann nicht weniger als 40 µm und nicht mehr als 300 µm sein bzw. betragen. Die Dicke des SiC-Chips 62 kann nicht weniger als 40 µm und nicht mehr als 100 µm sein, nicht weniger als 100 µm und nicht mehr als 150 µm, nicht weniger als 150 µm und nicht mehr als 200 µm, nicht weniger als 200 µm und nicht mehr als 250 µm oder nicht weniger als 250 µm und nicht mehr als 300 µm. Die Dicke des SiC-Chips 62 ist vorzugsweise nicht weniger als 60 µm und nicht mehr als 150 µm.
Bei dieser Ausführungsform sind die erste Hauptfläche 63 und die zweite Hauptfläche 64 entlang der c-Ebenen des SiC-Monokristalls angeordnet. Die erste Hauptfläche 63 ist entlang einer Siliziumebene ((0001)-Ebene) des SiC-Monokristalls angeordnet. Die erste Hauptfläche 63 ist eine nicht-Montage Fläche. Die zweite Hauptfläche 64 ist entlang einer Kohlenstoffebene ((000-1)-Ebene) des SiC-Monokristalls angeordnet. Die zweite Hauptfläche 64 ist eine Montagefläche. Die zweite Hauptfläche 64 kann eine raue Fläche sein, die Schleif- oder Wärmebehandlungs-Markierungen oder beides aufweist. Eine Wärmebehandlungsmarkierung ist eine Lasermarkierung. Die zweite Hauptfläche 64 kann eine ohmsche Fläche mit Wärmebehandlungsmarkierungen sein.
Die erste Hauptfläche 63 und die zweite Hauptfläche 64 weisen einen Off-Winkel auf, der in einem Winkel von nicht weniger als 0° und nicht mehr als 10° in Richtung der a-Achse ([11-20]-Richtung) in Bezug auf die c-Ebenen des SiC-Monokristalls geneigt ist. Die Normalenrichtung Z ist nur um den Off-Winkel in Bezug auf die c-Achse ([0001]-Richtung) des SiC-Monokristalls geneigt.
Der Off-Winkel ist nicht kleiner als 0° und nicht größer als 6° sein. Der Off-Winkel kann nicht weniger als 0° und nicht mehr als 2° sein, nicht weniger als 2° und nicht mehr als 4° oder nicht weniger als 4° und nicht mehr als 6° betragen. Vorzugsweise ist der Off-Winkel größer 0° und nicht mehr als 4,5°. Der Off-Winkel kann nicht weniger als 3° und nicht mehr als 4,5° sein. In diesem Fall beträgt der Off-Winkel vorzugsweise nicht weniger als 3° und nicht mehr als 3,5° oder nicht weniger als 3,5° und nicht mehr als 4°. Der Off-Winkel kann nicht weniger als 1,5° und nicht mehr als 3° sein. In diesem Fall beträgt der Ausschaltwinkel vorzugsweise nicht weniger als 1,5° und nicht mehr als 2° oder nicht weniger als 2° und nicht mehr als 2,5°.
Die Seitenflächen 65A bis 65D umfassen die erste Seitenfläche 65A, die zweite Seitenfläche 65B, die dritte Seitenfläche 65C und die vierte Seitenfläche 65D. Die erste Seitenfläche 65A und die zweite Seitenfläche 65B erstrecken sich entlang einer ersten Richtung X und liegen einander in einer zweiten Richtung Y gegenüber, die die erste Richtung X schneidet. Die erste Seitenfläche 65A und die zweite Seitenfläche 65B bilden in der Draufsicht kurze Seiten des SiC-Chips 62. Die dritte Seitenfläche 65C und die vierte Seitenfläche 65D erstrecken sich entlang der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. Die dritte Seitenfläche 65C und die vierte Seitenfläche 65D bilden in der Draufsicht lange Seiten des SiC-Chips 62. Genauer gesagt ist die zweite Richtung Y orthogonal zur ersten Richtung X.
Bei dieser Ausführungsform ist die erste Richtung X eine m-Achsen-Richtung ([1-100]-Richtung) des SiC-Monokristalls. Die zweite Richtung Y ist die a-Achsen-Richtung ([11-20]-Richtung) des SiC-Monokristalls. Das heißt, die erste Seitenfläche 65A und die zweite Seitenfläche 65B werden durch a-Ebenen des SiC-Monokristalls gebildet und liegen einander in der a-Achsen-Richtung des SiC-Monokristalls gegenüber. Auch die dritte Seitenfläche 65C und die vierte Seitenfläche 65D werden durch m-Ebenen des SiC-Monokristalls gebildet und liegen einander in der m-Achsenrichtung des SiC-Monokristalls gegenüber.
Die erste Seitenfläche 65A und die zweite Seitenfläche 65B können stattdessen geneigte Flächen bilden, die, wenn die Normalenrichtung Z zugrunde gelegt wird, in Richtung einer c-Achsen-Richtung ([0001]-Richtung) des SiC-Monokristalls in Bezug auf die Normalenrichtung Z geneigt sind. Der Winkel in Übereinstimmung mit dem Off-Winkel kann gleich dem Off-Winkel sein oder ein Winkel sein, der größer als 0° und kleiner als der Off-Winkel ist.
Die dritte Seitenfläche 65C und die vierte Seitenfläche 65D erstrecken sich als Ebenen entlang der Normalenrichtung Z. Genauer gesagt, die dritte Seitenfläche 65C und die vierte Seitenfläche 65D sind im Wesentlichen senkrecht zur ersten Hauptfläche 63 und zur zweiten Hauptfläche 64 gebildet.
Die Seitenflächen 65A bis 65D können aus Spaltflächen oder geschliffenen Flächen bestehen. Die Längen der Seitenflächen 65A bis 65D sind nicht weniger als 0,1 mm und nicht mehr als 10 mm. Vorzugsweise sind die Längen der Seitenflächen 65A bis 65D nicht weniger als 0,5 mm und nicht mehr als 2,5 mm.
Bei dieser Ausführungsform hat der SiC-Chip 62 eine laminierte Struktur, die ein n⁺-Typ SiC-Halbleitersubstrat 66 und eine n-Typ SiC-Epitaxialschicht 67 aufweist. Das SiC-Halbleitersubstrat 66 ist als Drain-Region 68 ausgebildet. Die SiC-Epitaxialschicht 67 ist als Drift-Region 69 ausgebildet.
Die zweite Hauptfläche 64 des SiC-Chips 62 wird durch das SiC-Halbleitersubstrat 66 gebildet. Die erste Hauptfläche 63 des SiC-Chips 62 wird durch die SiC-Epitaxialschicht 67 gebildet. Die Seitenflächen 65A bis 65D des SiC-Chips 62 werden durch das SiC-Halbleitersubstrat 66 und die SiC-Epitaxialschicht 67 gebildet.
Die Dicke des SiC-Halbleitersubstrats 66 kann nicht weniger als 40 µm und nicht mehr als 250 µm sein. Die Dicke des SiC-Halbleitersubstrats 66 kann nicht weniger als 40 µm und nicht mehr als 100 µm sein, nicht weniger als 100 µm und nicht mehr als 150 µm, nicht weniger als 150 µm und nicht mehr als 200 µm oder nicht weniger als 200 µm und nicht mehr als 250 µm betragen. Die Dicke des SiC-Halbleitersubstrats 66 beträgt vorzugsweise nicht weniger als 40 µm und nicht mehr als 150 µm. Durch Ausdünnen des SiC-Halbleitersubstrats 66 kann ein Widerstandswert des SiC-Halbleitersubstrats 66 reduziert werden.
Die Dicke der SiC-Epitaxialschicht 67 kann nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der SiC-Epitaxialschicht 67 kann nicht weniger als 1 µm und nicht mehr als 5 µm sein, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen. Die Dicke der SiC-Epitaxialschicht 67 beträgt vorzugsweise nicht weniger als 5 µm und nicht mehr als 15 µm.
Eine n-Typ-Verunreinigungskonzentration der SiC-Epitaxialschicht 67 ist geringer als eine n-Typ-Verunreinigungskonzentration des SiC-Halbleitersubstrats 66. Die n-Typ-Verunreinigungskonzentration des SiC-Halbleitersubstrats 66 kann nicht weniger als 1,0×10¹⁸ cm^-3 und nicht mehr als 1,0×10²¹ cm^-3 betragen. Die n-Typ-Verunreinigungskonzentration der SiC-Epitaxialschicht 67 kann nicht weniger als 1,0×10¹⁵ cm^-3 und nicht mehr als 1,0×10¹⁸ cm^-3 betragen.
In dieser Ausführungsform weist die SiC-Epitaxialschicht 67 eine Vielzahl von Regionen mit unterschiedlichen n-Typ-Verunreinigungskonzentrationen entlang der Normalenrichtung Z auf. Genauer gesagt umfasst die SiC-Epitaxialschicht 67 eine Region 70 mit hoher Konzentration mit einer vergleichsweise hohen n-Typ-Verunreinigungskonzentration und eine Region 71 mit niedriger Konzentration mit einer niedrigen n-Typ-Verunreinigungskonzentration in Bezug auf die Region 70 mit hoher Konzentration.
Die Region mit hoher Konzentration 70 ist in einer Region auf der ersten Seite der Hauptfläche 63 gebildet. Die Region mit niedriger Konzentration 71 wird in einer Region auf der Seite der zweiten Hauptfläche 64 in Bezug auf die Region mit hoher Konzentration 70 gebildet. Die Dicke der Region mit hoher Konzentration 70 ist geringer als die Dicke der Region mit niedriger Konzentration 71. Die Dicke der Region mit hoher Konzentration 70 ist weniger als die Hälfte der Gesamtdicke der SiC-Epitaxialschicht 67.
Ein Spitzenwert der n-Typ-Verunreinigungskonzentration des der Region mit hoher Konzentration 70 kann nicht weniger als 1,0×10¹⁶ cm^-3 und nicht mehr als 1,0×10¹⁸ cm^-3 betragen. Ein Spitzenwert der n-Typ-Verunreinigungskonzentration der Region mit niedriger Konzentration 71 kann nicht weniger als 1,0×10¹⁵ cm^-3 und nicht mehr als 1,0×10¹⁶ cm^-3 betragen.
Der SiC-Chip 62 weist eine aktive Region 72 und eine äußere Region 73. Die aktive Region 72 ist eine Region, in der ein MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) als Beispiel für ein funktionales Bauelement (Transistor) ausgebildet ist.
In der Draufsicht ist die aktive Region 72 in einem zentralen Abschnitt des SiC-Chips 62 in Abständen („intervals“) nach innen von den seitlichen Flächen 65A bis 65D gebildet. In der Draufsicht ist die aktive Region 72 zu einer vierseitigen bzw. viereckigen Form (rechteckige Form in dieser Ausführungsform) mit vier Seiten parallel zu den Seitenflächen 65A bis 65D geformt.
Die äußere Region 73 ist eine Region an einer Außenseite der aktiven Region 72. Die äußere Region 73 wird in einer Region zwischen den Seitenflächen 65A bis 65D und den Umfangsrändern der aktiven Region 72 gebildet. Die äußere Region 73 ist ringförmig (genauer gesagt endlosförmig) ausgebildet und umgibt die aktiven Region 72 in der Draufsicht.
Der SiC-Halbleiterbauteil 61 weist eine p-Typ-Körperregion 74 auf, die in einem Flächenschichtabschnitt der ersten Hauptfläche 63 in der aktiven Region 72 ausgebildet ist. Die Körperregion 74 definiert die aktive Region 72. Ein Spitzenwert einer p-Typ-Verunreinigungskonzentration der Körperregion 74 kann nicht weniger als 1,0×10¹⁷ cm^-3 und nicht mehr als 1,0x10¹⁹ cm^-3 betragen. Ein Spitzenwert der p-Typ-Verunreinigungskonzentration der Körperregion 74 beträgt vorzugsweise nicht weniger als 1,0×10¹⁸ cm^-3.
Unter Bezugnahme auf 9 bis 12 weist das SiC-Halbleiterbauteil 61 eine Vielzahl von Gate-Graben-Strukturen 75 auf, die in der ersten Hauptfläche 63 in der aktiven Region 72 ausgebildet sind. Die Vielzahl der Gate-Graben-Strukturen 75 sind jeweils als Bänder ausgebildet, die sich entlang der ersten Richtung X erstrecken und in Abständen („intervals“) in der zweiten Richtung Y ausgebildet sind. Die Vielzahl der Gate-Graben-Strukturen 75 sind in der Draufsicht insgesamt in Streifen ausgebildet.
In dieser Ausführungsform erstreckt sich die Vielzahl der Gate-Graben-Strukturen 75 als Bänder von einem Umfangsrandabschnitt auf einer Seite (der Seite der dritten Seitenfläche 65C) zu einem Umfangsrandabschnitt auf einer anderen Seite (der Seite der vierten Seitenfläche 65D) der aktiven Region 72. Die Vielzahl von Gate-Graben-Strukturen 75 kreuzen einen mittleren Abschnitt der aktiven Region 72 zwischen dem Umfangsrandabschnitt auf der einen Seite und dem Umfangsrandabschnitt auf der anderen Seite.
Die Länge jeder Gate-Graben-Struktur 75 kann nicht weniger als 1 mm und nicht mehr als 10 mm betragen. Die Länge jeder Gate-Graben-Struktur 75 kann nicht weniger als 1 mm und nicht mehr als 2 mm, nicht weniger als 2 mm und nicht mehr als 4 mm, nicht weniger als 4 mm und nicht mehr als 6 mm, nicht weniger als 6 mm und nicht mehr als 8 mm oder nicht weniger als 8 mm und nicht mehr als 10 mm betragen. Die Länge jeder Gate-Graben-Struktur 75 beträgt vorzugsweise nicht weniger als 2 mm und nicht mehr als 6 mm. Die Gesamtausdehnung pro Flächeneinheit einer einzelnen Gate-Graben-Struktur 75 kann nicht weniger als 0,5 µm/µm² und nicht mehr als 0,75 µm/µm² betragen.
Jede Gate-Graben-Struktur 75 weist einen aktiven Abschnitt 76 und einen Kontaktabschnitt 77 auf. Der aktive Abschnitt 76 ist ein entlang eines Kanals des MISFETs orientierter Abschnitt. Der Kontaktabschnitt 77 ist ein Abschnitt außerhalb des Kanals des MISFET. Der Kontaktabschnitt 77 ist ein Endabschnitt der Gate-Graben-Struktur 75 und dient hauptsächlich der externen Verbindung.
Jede Gate-Graben-Struktur 75 enthält einen Gate-Graben 78, eine Gate-Isolierschicht 79 und eine Gate-Elektrode 80. In 9 sind die Gate-Isolierschichten 79 und die Gate-Elektroden 80 schraffiert dargestellt.
Jeder Gate-Graben 78 ist in der SiC-Epitaxialschicht 67 so ausgebildet, dass er die Körperregion 74 durchdringt. Der Gate-Graben 78 umfasst Seitenwände und eine Bodenwand. Die Seitenwände, die die Längsseiten des Gate-Grabens 78 bilden, werden durch a-Ebenen des SiC-Monokristalls gebildet. Die Seitenwände, die die kurzen Seiten des Gate-Grabens 78 bilden, werden durch m-Ebenen des SiC-Monokristalls gebildet.
Die Seitenwände des Gate-Grabens 78 können sich entlang der Normalenrichtung Z erstrecken. Winkel, die die Seitenwände des Gate-Grabens 78 in Bezug auf die erste Hauptfläche 63 innerhalb des SiC-Chips 62 bilden, können nicht weniger als 90° und nicht mehr als 95° betragen (z.B. nicht weniger als 91° und nicht mehr als 93°). Die Seitenwände des Gate-Grabens 78 können im Wesentlichen senkrecht zur ersten Hauptfläche 63 gebildet sein. Der Gate-Graben 78 kann kegelförmig ausgebildet sein, wobei der Öffnungsbereich an der Bodenwandseite kleiner ist als die Öffnungsbereich an einer Öffnungsseite in Schnittansicht.
Die Bodenwand des Gate-Grabens 78 befindet sich in der Region mit hoher Konzentration 70. Die Bodenwand des Gate-Grabens 78 ist entlang einer c-Ebene des SiC-Monokristalls angeordnet. Die Bodenwand des Gate-Grabens 78 weist einen in Richtung [11-20] geneigten Off-Winkel in Bezug auf eine (0001)-Ebene des SiC-Monokristalls auf. Die Bodenwand des Gate-Grabens 78 kann parallel zur ersten Hauptfläche 63 gebildet werden. Die Bodenwand des Gate-Grabens 78 kann in einer zur zweiten Hauptfläche 64 hin gekrümmten Form gebildet sein.
Eine Tiefe in der Normalenrichtung Z des Gate-Grabens 78 kann nicht weniger als 0,5 µm und nicht mehr als 3,0 µm betragen bzw. sein. Die Tiefe des Gate-Grabens 78 kann nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm, nicht weniger als 1,5 µm und nicht mehr als 2,0 µm, nicht weniger als 2,0 µm und nicht mehr als 2,5 µm oder nicht weniger als 2,5 µm und nicht mehr als 3,0 µm betragen.
Eine Breite entlang der zweiten Richtung Y des Gate-Grabens 78 kann nicht weniger als 0,1 µm und nicht mehr als 2 µm betragen bzw. sein. Die Breite des Gate-Grabens 78 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1,0 µm, nicht weniger als 1,0 µm und nicht mehr als 1,5 µm oder nicht weniger als 1,5 µm und nicht mehr als 2 µm betragen.
Ein Öffnungsrandabschnitt des Gate-Grabens 78 weist einen geneigten Abschnitt auf, der von der ersten Hauptfläche 63 nach unten in Richtung einer Innenseite des Gate-Grabens 78 geneigt ist. Der Öffnungsrandabschnitt des Gate-Grabens 78 ist ein Abschnitt, der die erste Hauptfläche 63 und die Seitenwände des Gate-Grabens 78 verbindet.
Der geneigte Abschnitt des Gate-Grabens 78 ist zu einer Form geformt, die zu einer Innenseite des SiC-Chips 62 hin gekrümmt ist. Der geneigte Abschnitt des Gate-Grabens 78 kann stattdessen in eine Form gebracht werden, die zur Innenseite des Gate-Grabens 78 hin gekrümmt ist. Der geneigte Abschnitt des Gate-Grabens 78 entspannt („relaxed“) die Konzentration des elektrischen Feldes in Bezug auf den Öffnungsrandabschnitt des Gate-Grabens 78.
Die Gate-Isolierschicht 79 enthält mindestens eine Materialart aus den folgenden: Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Zirkoniumoxid und Tantaloxid. Die Gate-Isolierschicht 79 kann eine laminierte Struktur haben, die eine Siliziumnitridschicht und eine Siliziumoxidschicht enthält. Die Gate-Isolierschicht 79 kann eine einschichtige Struktur haben, die aus einer Siliziumoxidschicht oder einer Siliziumnitridschicht besteht. In dieser Ausführungsform hat die Gate-Isolierschicht 79 eine einschichtige Struktur, die aus einer Siliziumoxidschicht besteht.
Die Gate-Isolierschicht 79 ist als Film entlang der Innenwände jedes Gate-Grabens 78 ausgebildet und begrenzt einen Ausnehmungsraum innerhalb des Gate-Grabens 78. Die Gate-Isolierschicht 79 umfasst eine erste Region 81, eine zweite Region 82 und eine dritte Region 83.
Die erste Region 81 wird entlang der Seitenwände des Gate-Grabens 78 gebildet. Die zweite Region 82 wird entlang der Bodenwand des Gate-Grabens 78 gebildet. Die dritte Region 83 wird entlang der ersten Hauptfläche 63 gebildet.
Die Dicke des ersten Bereichs 81 ist geringer als die Dicke des zweiten Bereichs 82 und die Dicke des dritten Bereichs 83. Die Dicke der ersten Region 81 kann nicht weniger als 0,01 µm und nicht mehr als 0,2 µm betragen. Die Dicke des zweiten Bereichs 82 kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen. Die Dicke des dritten Bereichs 83 kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen.
Die Gate-Isolierschicht 79 enthält einen vorspringenden („bulging“) Abschnitt 84, der sich in Richtung des Inneren des Gate-Grabens 78 am Öffnungsrandabschnitt wölbt. Der vorspringende Abschnitt 84 wird an einem Eckabschnitt bzw. Kantenabschnitt gebildet, der den ersten Bereich 81 und den dritten Bereich 83 der Gate-Isolierschicht 79 verbindet. Der vorspringende Abschnitt 84 ist zu einer Form geformt, die zur Innenseite des Gate-Grabens 78 hin gekrümmt ist. Der vorspringende Abschnitt 84 verengt eine Öffnung des Gate-Grabens 78 am Öffnungsrandabschnitt. Stattdessen bzw. alternativ kann eine Isolierschicht 79 ohne den vorspringende Abschnitt 84 gebildet werden. Stattdessen bzw. alternativ kann die Isolierschicht 79 mit einer gleichmäßigen Dicke gebildet sein.
Jede Gate-Elektrode 80 ist im Gate-Graben 78 über die Gate-Isolierschicht 79 hinweg eingebettet. Genauer gesagt wird die Gate-Elektrode 80 in den Ausnehmungsraum eingebettet, der durch die Gate-Isolierschicht 79 im Gate-Graben 78 abgegrenzt wird.
Die Gate-Elektrode 80 hat einen oberen Endabschnitt, der sich an der Öffnungsseite des Gate-Grabens 78 befindet. Der obere Endabschnitt der Gate-Elektrode 80 ist zu einer gekrümmten Form geformt, die zur Bodenwand des Gate-Grabens 78 hin vertieft ist. Der obere Endabschnitt der Gate-Elektrode 80 hat einen verengten Abschnitt, der am vorspringenden Abschnitt 84 der Gate-Isolierschicht 79 verengt ist.
Die Gate-Elektrode 80 weist ein p-Typ-Polysilizium, das mit einer p-Typ-Verunreinigung dotiert ist, auf. Die p-Typ-Verunreinigung der Gate-Elektrode 80 kann mindestens einen Materialtyp der folgenden aufweisen: Bor, Aluminium, Indium und Gallium.
Eine p-Typ-Verunreinigungskonzentration der Gate-Elektrode 80 übersteigt die p-Typ-Verunreinigungskonzentration der Körperregion 74. Die p-Typ-Verunreinigungskonzentration der Gate-Elektrode 80 kann nicht weniger als 1,0×10¹⁸ cm^-3 und nicht mehr als 1,0×10²² cm^-3 betragen bzw. sein. Der Schichtwiderstand der Gate-Elektrode 80 kann nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (ungefähr 200 Ω/□ in dieser Ausführungsform) betragen. Die Dicke der Gate-Elektrode 80 kann nicht weniger als 0,5 µm und nicht mehr als 3 µm betragen.
Unter Bezugnahme auf 9 und 11 enthält das SiC-Halbleiterbauteil 61 eine Gate-Verdrahtung 85, die auf der ersten Hauptfläche 63 im aktiven Bereich 72 ausgebildet ist. In 9 ist die Gate-Verdrahtung 85 schraffiert dargestellt. Genauer gesagt, die Gate-Verdrahtung 85 ist auf den dritten Regionen 83 der Gate-Isolierschichten 79 gebildet. Die Gate-Verdrahtung 85 ist entlang der ersten Seitenfläche 65A, der dritten Seitenfläche 65C und der vierten Seitenfläche 65D in der aktiven Region 72 gebildet und grenzt aus drei Richtungen eine Region ab, in der die Vielzahl der Gate-Graben-Strukturen 75 gebildet wird.
Die Gate-Verdrahtung 85 ist mit der Gate-Elektrode 80 verbunden, die vom Kontaktabschnitt 77 jeder Gate-Graben-Struktur 75 freiliegt. In dieser Ausführungsform wird die Gate-Verdrahtung 85 durch herausführende Abschnitte der Gate-Elektroden 80 gebildet, die aus den jeweiligen Gate-Gräben 78 auf die erste Hauptfläche 63 herausgeführt sind. Ein oberer Endabschnitt der Gate-Verdrahtung 85 ist mit den oberen Endabschnitten der Gate-Elektroden 80 verbunden.
Das SiC-Halbleiterbauteil 61 enthält eine Niedrigwiderstand-Schicht 86, die die Gate-Elektroden 80 bedeckt. Die Niedrigwiderstand-Schicht 86 bedeckt die oberen Endabschnitte der Gate-Elektroden 80 innerhalb der Gate-Gräben 78. Die Niedrigwiderstand-Schicht 86 bildet einen Abschnitt jeder Gate-Graben-Struktur 75.
Die Niedrigwiderstand-Schicht 86 weist ein leitendes Material mit einem Schichtwiderstand auf, der geringer ist als der Schichtwiderstand der Gate-Elektroden 80. Der Schichtwiderstand der Niedrigwiderstand-Schicht 86 kann nicht weniger als 0,01 Ω/□ und nicht mehr als 10 Ω/□ betragen.
Genauer gesagt weist die Niedrigwiderstand-Schicht 86 eine Polycidschicht auf. Die Polycidschicht wird durch Abschnitte gebildet, die Flächenschichtabschnitte der Gate-Elektroden 80 bilden, die durch ein metallisches Material siliziert sind. Genauer gesagt besteht die Polycidschicht aus einer p-Typ-Polycidschicht, die die in den Gate-Elektroden 80 dotierten p-Typ-Verunreinigungen (p-Typ-Polysilizium) aufweist. Die Polycidschicht hat vorzugsweise einen spezifischen Widerstand von nicht weniger als 10 µΩ·cm und nicht mehr als 110 µΩ·cm.
Ein Schichtwiderstand innerhalb der Gate-Gräben 78, die mit den Gate-Elektroden 80 und der Niedrigwiderstand-Schicht 86 eingebettet sind, ist nicht größer als der Schichtwiderstand der Gate-Elektroden 80 allein. Der Schichtwiderstand innerhalb der Gate-Gräben 78 ist vorzugsweise nicht höher als der Schichtwiderstand eines n-Typ-Polysiliziums, das mit einer n-Typ-Verunreinigung dotiert ist.
Der Schichtwiderstand innerhalb der Gate-Gräben 78 wird durch den Schichtwiderstand der Niedrigwiderstand-Schicht 86 angenähert. Das heißt, der Schichtwiderstand innerhalb der Gate-Gräben 78 kann nicht weniger als 0,01 Ω/□ und nicht mehr als 10 Ω/□ betragen. Der Schichtwiderstand innerhalb der Gate-Gräben 78 beträgt vorzugsweise weniger als 10 Ω/□.
Die Niedrigwiderstand-Schicht 86 kann mindestens eine Materialart aus den folgenden enthalten: TiSi, TiSi₂, NiSi, CoSi, CoSi₂, MoSi₂ und WSi₂. Unter diesen Materialarten eignen sich NiSi, CoSi₂ und TiSi₂ besonders gut als die Polycidschicht, die die Niedrigwiderstand-Schicht 86 bildet, da sie in Bezug auf den spezifischen Widerstandswert und die Temperaturabhängigkeit vergleichsweise gering ist. Die Niedrigwiderstand-Schicht 86 besteht vorzugsweise aus CoSi₂, das eine geringe Diffusion in andere Bereiche aufweist.
Die Niedrigwiderstand-Schicht 86 weist Kontaktabschnitte in Kontakt mit den Gate-Isolierschichten 79 auf. Genauer gesagt, die Kontaktabschnitte der Niedrigwiderstand-Schicht 86 kontaktieren die dritten Regionen 83 (vorspringende Abschnitte 84) der Gate-Isolierschichten 79. Die Kontaktabschnitte der Niedrigwiderstand-Schicht 86 werden in Regionen auf Seite der ersten Hauptfläche 63 in Bezug auf einen Bodenabschnitt der Körperregion 74 gebildet. Genauer gesagt, die Kontaktabschnitte der Niedrigwiderstand-Schicht 86 sind in Regionen auf der Seite der ersten Hauptfläche 63 in Bezug auf Bodenabschnitte der später zu beschreibenden Source-Regionen 97 gebildet. Die Niedrigwiderstand-Schicht 86 liegt nicht gegenüber der Körperregion 74 über den Gate-Isolierschichten 79.
Die Bildung eines Strompfades zwischen der Niedrigwiderstand-Schicht 86 und der Körperregion 74 kann dadurch unterdrückt werden. Insbesondere ein Design, bei dem die Kontaktabschnitte der Niedrigwiderstand-Schicht 86 mit den vergleichsweise dicken Eck- bzw. Kantenabschnitten der Gate-Isolierschichten 79 verbunden sind, ist wirksam, um das Risiko der Bildung eines Strompfades zu verringern.
Eine Dicke in der Normalenrichtung Z der Niedrigwiderstand-Schicht 86 ist vorzugsweise geringer als die Dicke der Gate-Elektroden 80. Die Dicke der Niedrigwiderstand-Schicht 86 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen.
Die Niedrigwiderstand-Schicht 86 bedeckt auch den oberen Endabschnitt der Gate-Verdrahtung 85. Ein Abschnitt der Niedrigwiderstand-Schicht 86, der den oberen Endabschnitt der Gate-Verdrahtung 85 bedeckt, wird integral mit Abschnitten der Niedrigwiderstand-Schicht 86 gebildet, die die oberen Endabschnitte der Gate-Elektroden 80 bedecken. Die Niedrigwiderstand-Schicht 86 bedeckt dabei ganze Bereiche der Gate-Elektroden 80 und einen ganzen Bereich der Gate-Verdrahtung 85.
Durch Einbetten eines p-Typ-Polysiliziums, das eine von einem n-Typ-Polysilizium abweichende Austrittsenergie bzw. Austrittsarbeit bzw. Arbeitsfunktion („work function“) hat, in die Gate-Gräben 78 kann eine Gate-Schwellenspannung Vth um etwa 1 V erhöht werden. Ein p-Typ-Polysilizium hat jedoch einen Schichtwiderstand, der einige zehnmal (etwa 20 Mal) höher ist als der Schichtwiderstand eines n-Typ-Polysiliziums. Wenn daher ein p-Typ-Polysilizium als Material für die Gate-Elektroden 80 verwendet wird, steigt der Energieverlust mit dem Anstieg des parasitären Widerstands („parasitic resistance“) innerhalb der Gate-Gräben 78 (im Folgenden einfach als „Gate-Widerstand“ bezeichnet).
Mit dem SiC-Halbleiterbauteil 61 wird also die Niedrigwiderstand-Schicht 86 (p-Typ-Polyzid) auf den Gate-Elektroden 80 (p-Typ-Polysilizium) gebildet. Durch die Niedrigwiderstand-Schicht 86 kann der Schichtwiderstand innerhalb der Gate-Gräben 78 verringert werden, während gleichzeitig die Gate-Schwellenspannung Vth erhöht werden kann (z.B. durch eine Erhöhung um ca. 1 V).
Bei einer Struktur mit der Niedrigwiderstand-Schicht 86 kann zum Beispiel der Schichtwiderstand im Vergleich zu einem Fall ohne die Niedrigwiderstand-Schicht 86 auf nicht mehr als 1/100stel verringert werden. Auch bei der Struktur mit der Niedrigwiderstand-Schicht 86 kann der Schichtwiderstand im Vergleich zu den Gate-Elektroden 80, die das n-Typ-Polysilizium enthalten, auf nicht mehr als 1/5 des Wertes verringert werden.
Der Gate-Widerstand kann dadurch verringert werden, und daher kann ein Strom effizient entlang der Gate-Gräben-Strukturen 75 diffundieren. Das heißt, die Niedrigwiderstand-Schicht 86 wird als Stromdiffusionsschicht ausgebildet, die den Strom innerhalb der Gate-Gräben 78 diffundiert. Insbesondere, obwohl in einem Fall, in dem die Gate-Gräben 78 eine Länge in der Größenordnung von Millimetern haben (eine Länge von nicht weniger als 1 mm), Zeit für die Stromübertragung benötigt wird, kann die Schaltverzögerung durch die Niedrigwiderstand-Schicht 86 angemessen unterdrückt werden.
Außerdem muss bei der Struktur mit der Niedrigwiderstand-Schicht 86 die p-Typ-Verunreinigungskonzentration der Körperregion 74 nicht erhöht werden, um die Gate-Schwellenspannung Vth zu erhöhen. Die Gate-Schwellenspannung Vth kann also entsprechend erhöht werden, während ein Anstieg des Kanalwiderstandes unterdrückt wird.
Das SiC-Halbleiterbauteil 61 enthält eine Vielzahl von Source-Graben-Strukturen 91, die jeweils in Regionen zwischen einander benachbarten der Vielzahl von Gate-Graben-Strukturen 75 ausgebildet sind. Die Vielzahl von Source-Graben-Strukturen 91 sind in Abständen („intervals“) in der zweiten Richtung Y (a-Achsen-Richtung des SiC-Monokristalls) in einem Modus gebildet, bei dem eine einzelne Gate-Graben-Struktur 75 sandwichartig angeordnet ist.
Die Vielzahl der Source-Graben-Strukturen 91 sind jeweils als ein Band ausgebildet, das sich entlang der ersten Richtung X (m-Achsen-Richtung des SiC-Monokristalls) erstreckt. Die Mehrzahl der Source-Graben-Strukturen 91 sind in der Draufsicht als Streifen als Ganzes ausgebildet. Ein Abstand in der zweiten Richtung Y zwischen zentralen Abschnitten gegenseitig benachbarter Source-Graben-Strukturen 91 kann nicht weniger als 1,5 µm und nicht mehr als 3 µm betragen.
Jede der Source-Graben-Struktur 91 weist einen Source-Graben 92 auf, eine Source-Isolierschicht 93 und eine Source-Elektrode 94. In 9 sind die Source-Isolierschichten 93 und die Source-Elektroden 94 schraffiert dargestellt.
Jeder Source-Graben 92 ist in der SiC-Epitaxialschicht 67 so ausgebildet, dass er die Körperregion 74 durchdringt. Der Source-Graben 92 weist Seitenwände und eine Bodenwand auf. Die Seitenwände, die die Längsseiten des Source-Grabens 92 bilden, werden durch α-Ebenen des SiC-Monokristalls gebildet. Die Seitenwände, die die kurzen Seiten des Source-Grabens 92 bilden, werden durch m-Ebenen des SiC-Monokristalls gebildet.
Die Seitenwände des Source-Grabens 92 können sich entlang der Normalenrichtung Z erstrecken. Winkel, die die Seitenwände des Source-Grabens 92 in Bezug auf die erste Hauptfläche 63 im Inneren des SiC-Chips 62 bilden, können nicht weniger als 90° und nicht mehr als 95° betragen (z.B. nicht weniger als 91° und nicht mehr als 93°). Die Seitenwände des Source-Grabens 92 können im wesentlichen senkrecht zur ersten Hauptfläche 63 gebildet werden. Der Source-Graben 92 kann kegelförmig ausgebildet sein, wobei die Öffnungsfläche an der Bodenwandseite kleiner sein kann als die Öffnungsfläche an einer Öffnungsseite in Schnittansicht.
Die Bodenwände der Source-Gräben 92 liegen in der Region mit hoher Konzentration 70. Die Bodenwände der Source-Gräben 92 sind in Regionen an der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der Gate-Gräben 78 positioniert. Die Bodenwände der Source-Gräben 92 sind in Regionen zwischen den Bodenwänden der Gate-Gräben 78 und der Region mit niedriger Konzentration 71 in Bezug auf die Normalenrichtung Z positioniert.
Die Bodenwände der Source-Gräben 92 sind entlang einer c-Ebene des SiC-Monokristalls angeordnet. Die Bodenwände des Source-Grabens 92 weisen einen in [11-20] Richtung geneigten Off-Winkel in Bezug auf die (0001)-Ebene des SiC-Monokristalls auf. Die Bodenwände des Source-Grabens 92 können parallel zur ersten Hauptfläche 63 gebildet werden. Die Bodenwände der Source-Gräben 92 können jeweils zu einer zur zweiten Hauptfläche 64 hin gekrümmten Form ausgebildet sein.
Eine Tiefe der Source-Gräben 92 übersteigt die Tiefe der Gate-Gräben 78. Unter der Bedingung, dass die Source-Gräben 92 innerhalb der Region mit hoher Konzentration 70 positioniert sind, kann das Verhältnis der Tiefe der Source-Gräben 92 zur Tiefe der Gate-Gräben 78 nicht weniger als 1,5 betragen. Das Verhältnis der Tiefe der Source-Gräben 92 im Verhältnis zur Tiefe der Gate-Gräben 78 beträgt vorzugsweise nicht weniger als 2. Die Tiefe der Source-Gräben 92 kann gleich der Tiefe der Gate-Gräben 78 sein. Die Tiefe der Source-Gräben 92 in der Normalenrichtung Z kann nicht weniger als 0,5 µm und nicht mehr als 10 µm (z.B. ungefähr 2 µm) betragen bzw. sein.
Eine Breite entlang der zweiten Richtung Y der Source-Gräben 92 kann die Breite entlang der zweiten Richtung Y der Gate-Gräben 78 übersteigen oder kleiner sein als die Breite entlang der zweiten Richtung Y der Gate-Gräben 78. Die Breite entlang der zweiten Richtung Y der Source-Gräben 92 ist vorzugsweise gleich der Breite entlang der zweiten Richtung Y der Gate-Gräben 78. Die Breite entlang der zweiten Richtung Y der Source-Gräben 92 kann nicht weniger als 0,1 µm und nicht mehr als 2 µm (z.B. ungefähr 0,5 µm) betragen.
Jede Source-Isolierschicht 93 weist mindestens eine Materialart auf aus Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Zirkoniumoxid und Tantaloxid. Die Source-Isolierschicht 93 kann eine laminierte Struktur haben, die eine Siliziumnitridschicht und eine Siliziumoxidschicht aufweist. Die Source-Isolierschicht 93 kann eine einschichtige Struktur haben, die aus einer Siliziumoxidschicht oder einer Siliziumnitridschicht besteht. In dieser Ausführungsform hat die Source-Isolierschicht 93 eine einschichtige Struktur, die aus einer Siliziumoxidschicht besteht.
Die Source-Isolierschicht 93 ist als Film entlang der Innenwände des Source-Grabens 92 ausgebildet und begrenzt einen Aussparungsraum innerhalb des Source-Grabens 92. Die Source-Isolierschicht 93 weist eine erste Region 95 und eine zweite Region 96 auf.
Die erste Region 95 wird entlang der Seitenwände des Source-Grabens 92 gebildet. Die zweite Region 96 wird entlang der Bodenwand des Source-Grabens 92 gebildet. Die Dicke der ersten Region 95 ist geringer als die Dicke der zweiten Region 96. Die Dicke der ersten Region 95 kann nicht weniger als 0,01 µm und nicht mehr als 0,2 µm betragen. Die Dicke der zweiten Region 96 kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen bwz. sein.
Die Dicke der ersten Regionen 95 kann im wesentlichen gleich der Dicke der ersten Regionen 95 der Gate-Isolierschichten 79 sein. Die Dicke der zweiten Regionen 96 kann im Wesentlichen gleich der Dicke der zweiten Regionen 96 der Gate-Isolierschichten 79 sein. Stattdessen bzw. alternative können Source-Isolierschichten 93 mit jeweils gleichmäßiger Dicke gebildet werden.
Jede Source-Elektrode 94 ist im Source-Graben 92 über die Source-Isolierschicht 93 eingebettet. Genauer gesagt ist die Source-Elektrode 94 in den von der Source-Isolierschicht 93 abgegrenzten Aussparungsraum im Source-Graben 92 eingebettet.
Die Source-Elektrode 94 hat einen oberen Endabschnitt, der an einer Öffnungsseite des Source-Grabens 92 liegt. Der obere Endabschnitt der Source-Elektrode 94 ist an der Bodenwandseite des Source-Grabens 92 in Bezug auf die erste Hauptfläche 63 ausgebildet. Der obere Endabschnitt der Source-Elektrode 94 kann höher positioniert sein als die erste Hauptfläche 63.
Der obere Endabschnitt der Source-Elektrode 94 ist zu einer gekrümmten Form geformt, die zur Bodenwand des Source - Grabens 92 hin vertieft ist. Der obere Abschnitt der Source-Elektrode 94 kann parallel zur ersten Hauptfläche 63 gebildet sein. Die Dicke der Source-Elektrode 94 in der Normalenrichtung Z kann nicht weniger als 0,5 µm und nicht mehr als 10 µm (z.B. etwa 1 µm) betragen.
Die Source-Elektrode 94 enthält vorzugsweise ein Polysilizium mit Eigenschaften, die hinsichtlich der Materialeigenschaften nahe an denen von SiC liegen. Dadurch können Spannungen, die im Inneren des SiC-Chips 62 erzeugt werden, reduziert werden. In dieser Ausführungsform enthält die Source-Elektrode 94 ein p-Typ-Polysilizium, das mit einer p-Typ-Verunreinigung dotiert ist. In diesem Fall können die Source-Elektroden 94 zur gleichen Zeit wie die Gate-Elektroden 80 gebildet werden.
Eine p-Typ-Verunreinigungskonzentration der Source-Elektroden 94 übersteigt die p-Typ-Verunreinigungskonzentration der Körperregion 74. Die p-Typ-Verunreinigungskonzentration der Source-Elektroden 94 kann gleich der p-Typ-Verunreinigungskonzentration der Gate-Elektroden 80 sein. Die p-Typ-Verunreinigungskonzentration der Source-Elektroden 94 kann nicht weniger als 1,0x10¹⁸ cm^-3 und nicht mehr als 1,0×10²² cm^-3 betragen.
Die p-Typ-Verunreinigung der Source-Elektroden 94 kann mindestens eine Materialart unter Bor, Aluminium, Indium und Gallium enthalten. Der Schichtwiderstand der Source-Elektroden 94 kann nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (ungefähr 200 Ω/□ in dieser Ausführungsform) betragen. Der Schichtwiderstand der Source-Elektroden 94 kann im wesentlichen gleich dem Schichtwiderstand der Gate-Elektroden 80 sein.
Anstelle oder zusätzlich zum p-Typ-Polysilizium können die Source-Elektroden 94 mindestens einen Materialtyp aus einem n-Typ-Polysilizium, Wolfram, Aluminium, Kupfer, einer Aluminiumlegierung und einer Kupferlegierung enthalten.
Das SiC-Halbleiterbauteil 61 enthält die n⁺-Typ-Source-Regionen 97, die in Regionen eines Flächenschichtabschnitts der Körperregion 74 entlang der Seitenwände der Gate-Gräben 78 ausgebildet sind. Ein Spitzenwert einer n-Typ-Verunreinigungskonzentration der Source-Regionen 97 kann nicht weniger als 1,0×10¹⁸ cm^-3 und nicht mehr als 1,0×10²¹ cm^-3 betragen. Der Spitzenwert der n-Typ-Verunreinigungskonzentration der Source-Regionen 97 beträgt vorzugsweise nicht weniger als 1,0×10²⁰ cm^-3.
Eine Vielzahl der Source-Regionen 97 ist entlang der Seitenwand auf der einen Seite und der Seitenwand auf der anderen Seite jedes Gate-Grabens 78 ausgebildet. Die Vielzahl der Source-Regionen 97 sind jeweils als Bänder ausgebildet, die sich entlang der ersten Richtung X erstrecken. Die Vielzahl der Source-Regionen 97 ist in der Draufsicht insgesamt als Streifen ausgebildet. Die jeweiligen Source-Regionen 97 sind von den Seitenwänden der Gate-Gräben 78 und den Seitenwänden der jeweiligen Source-Gräben 92 freigelegt.
Abschnitte der Source-Regionen 97, die entlang der Seitenwände der Gate-Gräben 78 orientiert sind, definieren die Kanäle des MISFET mit der Region mit hoher Konzentration 70. Das EIN/AUS der Kanäle wird durch die Gate-Elektroden 80 gesteuert.
Das SiC-Halbleiterbauteil 61 enthält p⁺-Typ-Kontaktregionen 98, die in Regionen des Flächenschichtabschnitts der ersten Hauptfläche 63 entlang der jeweiligen Source-Gräben 92 ausgebildet sind. Ein Spitzenwert einer p-Typ-Verunreinigungskonzentration jeder Kontaktregion 98 übersteigt die p-Typ-Verunreinigungskonzentration des Körperbereichs 74. Der Spitzenwert der p-Typ-Verunreinigungskonzentration jeder Kontaktregion 98 kann nicht weniger als 1,0×10¹⁸ cm^-3 und nicht mehr als 1,0×10²¹ cm^-3 betragen.
In dieser Ausführungsform ist eine Vielzahl der Kontaktregionen 98 pro einzelnem Source-Graben 92 gebildet. Die Vielzahl der Kontaktregionen 98 ist in Abständen („intervals“) entlang des entsprechenden Source-Grabens 92 gebildet. Die Vielzahl der Kontaktregionen 98 ist in Abständen („intervals“) von den Gate-Gräben 78 gebildet.
Jeder Kontaktbereich 98 bedeckt die Seitenwände und die Bodenwand des entsprechenden Source-Grabens 92. Ein unterer Abschnitt jeder Kontaktregion 98 kann parallel zur Bodenwand des entsprechenden Source-Grabens 92 gebildet sein.
Abschnitte jeder Kontaktregion 98, die die Seitenwände des Source-Grabens 92 bedecken, sind in Regionen an der Seite der ersten Hauptfläche 63 in Bezug auf den Bodenabschnitt der Körperregion 74 gebildet. Die Abschnitte jeder Kontaktregion 98, die die Seitenwände des Source-Grabens 92 bedecken, werden in Richtung zueinander benachbarter GAte-Gäben 78 herausgeführt. Die Abschnitte jedes Kontaktbereichs 98, die die Seitenwände des Source-Grabens 92 bedecken, können sich bis zu Zwischenregionen zwischen den Gate-Gräben 78 und dem Source-Graben 92 erstrecken. Jede Kontaktregion 98 ist elektrisch mit der Körperregion 74 und der Source-Region 97 verbunden.
Das SiC-Halbleiterbauteil 61 enthält Tiefwannenregionen („deep well regions“) 99, die im Flächenschichtabschnitt der ersten Hauptfläche 63 in der aktiven Region 72 ausgebildet sind. Die Tiefwannenregionen 99 sind in einer Vielzahl in einem Verhältnis von Eins-zu-Eins-Entsprechung in Bezug auf die Vielzahl der Source-Gräben 92 gebildet. Jede Tiefwannenregion 99 ist als ein Band ausgebildet, das sich in der Draufsicht entlang des entsprechenden Source-Grabens 92 erstreckt.
Jede Tiefwannenregion 99 wird in der Region mit hoher Hochkonzentration 70 gebildet. Jede Tiefwannenregion 99 deckt jeden Source-Graben 92 über jede Kontaktregion 98 hinweg ab. Jede Tiefwannenregion 99 deckt die Seitenwände und die Bodenwand jedes Grabens 92 über die entsprechenden Kontaktregionen 98 hinweg ab. Jede Tiefwannenregion 99 schließt an die Körperregion 74 im Flächenschichtabschnitt der ersten Hauptfläche 3 an.
Jede Tiefwannenregion 99 hat einen Bodenabschnitt, der an der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwand des Gate-Grabens 78 positioniert ist. Der untere Abschnitt jeder Tiefwannenregion 99 kann parallel zur Bodenwand jedes Source-Grabens 92 gebildet werden. Die Vielzahl der Tiefwannenregionen 99 wird vorzugsweise so ausgebildet, dass sie eine konstante Tiefe aufweisen.
Ein Spitzenwert der p-Typ-Verunreinigungskonzentration jeder Tiefwannenregion 99 kann niedriger sein als der Spitzenwert der p-Typ-Verunreinigungskonzentration der Kontaktregionen 98. Der Spitzenwert der p-Typ-Verunreinigungskonzentration in jeder Tiefwannenregion 99 kann gleich dem Spitzenwert der p-Typ-Verunreinigungskonzentration in der Körperregion 74 sein. Der Spitzenwert der p-Typ-Verunreinigungskonzentration jeder Tiefwannenregion 99 kann den Spitzenwert der p-Typ-Verunreinigungskonzentration der Körperregion 74 übersteigen oder unter dem Spitzenwert der p-Typ-Verunreinigungskonzentration der Körperregion 74 liegen.
Der Spitzenwert der p-Typ-Verunreinigungskonzentration jeder Tiefwannenregion 99 kann nicht weniger als 1,0×10¹⁷ cm^-3 und nicht mehr als 1,0x10¹⁹ cm^-3 betragen. Der Spitzenwert der p-Typ-Verunreinigungskonzentration jeder Tiefwannenregion 99 beträgt vorzugsweise nicht weniger als 1,0×10¹⁸ cm^-3.
Jede Tiefwannenregion 99 bildet einen pn-Übergangsabschnitt mit der Region mit hoher Konzentration 70. Von den pn-Übergangsabschnitten breiten sich Verarmungsschichten in Richtung der Gate-Gräben 78 aus. Die Verarmungsschichten können sich mit den Bodenwänden der Gate-Gräben 78 überlappen.
Das SiC-Halbleiterbauteil 61 enthält Umfangsrand-Wannen-Regionen 100 vom p-Typ, die in Flächenschichtabschnitten der ersten Hauptfläche 63 an Umfangsrandabschnitten der aktiven Region 72 ausgebildet sind. Die Umfangsrand-Wannen-Regionen 100 bedecken die Kontaktabschnitte 77 und legen die aktiven Abschnitte 76 der Gate-Graben-Strukturen 75 frei.
Die Umfangsrand-Wannen-Regionen 100 bedecken die Seitenwände und die Bodenwände der Gate-Gräben 78 an den entsprechenden Kontaktabschnitten 77. Die unteren Abschnitte der Umfangsrand-Wannen-Regionen 100 sind an der Seite der ersten Hauptfläche 63 in Bezug auf die Bodenwände der Tiefwannen-Regionen 99 positioniert. Die jeweiligen Umfangsrand-Wannen-Regionen 100 sind elektrisch mit der Körperregion 74 und den Tiefwannenregionen 99 in den Flächenschichtabschnitten der ersten Hauptfläche 63 verbunden.
Eine p-Typ-Verunreinigungskonzentration der Umfangsrand-Wannen-Regionen 100 kann im Wesentlichen gleich der p-Typ-Verunreinigungskonzentration der p-Typ-Verunreinigungskonzentration der Tiefwannenregionen 99 sein. Ein Spitzenwert der p-Typ-Verunreinigungskonzentration der Umfangsrand-Wannen-Regionen 100 kann nicht weniger als 1,0×10¹⁷ cm^-3 und nicht mehr als 1,0x10¹⁹ cm^-3 betragen. Der Spitzenwert der p-Typ-Verunreinigungskonzentration der Umfangsrand-Wannen-Regionen 100 beträgt vorzugsweise nicht weniger als 1,0×10¹⁸ cm^-3.
Bei einem SiC-Halbleiterbauteil, das nur eine pn-Übergangsdiode aufweist, tritt aufgrund der Struktur ohne Gräben ein Problem der Konzentration des elektrischen Feldes innerhalb des SiC-Chips 62 nicht häufig auf. Durch die entsprechenden Tiefwannenregionen 99 nähert sich der MISFET vom Gate-Graben-Typ der Struktur einer pn-Übergangsdiode an.
Das elektrische Feld innerhalb des SiC-Chips 62 kann dadurch im MISFET vom Gate-Graben-Typ entspannt („relaxed“) werden. Die Verengung des Abstands zwischen aneinander angrenzenden Bereichen der Vielzahl von Tiefwannenregionen 99 ist daher im Hinblick auf ein Entspannen („relaxing“) der Konzentration des elektrischen Feldes effektiv.
Da sich bei den Tiefwannenregionen 99 die unteren Abschnitte an der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der Gate-Gräben 78 befinden, kann die Konzentration des elektrischen Feldes in Bezug auf die Gate-Gräben 78 durch die Verarmungsschichten entsprechend entspannt („relaxed“) werden. Die Vielzahl der Tiefwannenregionen 99 ist vorzugsweise so ausgebildet, dass sie eine konstante Tiefe aufweisen. Dadurch kann eine Stehspannung („withstand voltage“) (z.B. eine elektrostatische Durchschlagsfestigkeit) des SiC-Chips 62 durch die jeweiligen Tiefwannenregionen 99 unterdrückt und somit eine entsprechende Verbesserung der Stehspannung erreicht werden. Auch die Umfangsrand-Wannen-Regionen 100 zeigen die gleichen Effekte wie die Tiefwannenregionen 99.
Durch Verwendung der Source-Gräben 92 können die Tiefwannenregionen 99 in vergleichsweise tiefen Regionen des SiC-Chips 62 in geeigneter Weise ausgebildet werden. Außerdem können die Tiefwannenregionen 99 entlang der Source-Gräben 92 gebildet werden, so dass das Auftreten von Variationen in der Tiefe der Vielzahl der Tiefwannenregionen 99 in geeigneter Weise unterdrückt werden kann.
Ferner sind Abschnitte der Region mit hoher Konzentration 70 in Regionen zwischen den aneinander angrenzenden Regionen der Vielzahl von Tiefwannenregionen 99 angeordnet. Dadurch kann der Widerstand eines JFET (Sperrschicht-Feldeffekttransistors) in den Regionen zwischen den aneinander angrenzenden Regionen der Vielzahl von Tiefwannenregionen 99 verringert werden kann.
Auch in dieser Ausführungsform sind die unteren Abschnitte der jeweiligen Tiefwannenregionen 99 in der Region mit hoher Konzentration 70 positioniert. Dadurch können in Regionen der Region mit hoher Konzentration 70 direkt unterhalb der jeweiligen Tiefwannenregionen 99 Strompfade in lateralen Richtungen parallel zur ersten Hauptfläche 63 gebildet werden, wodurch der Strom-Ausbreitungswiderstand reduziert werden kann. Dei Region mit niedriger Konzentration 71 erhöht die Stehspannung des SiC-Chips 62 in einer solchen Struktur.
Das SiC-Halbleiterbauteil 61 weist eine Vielzahl von Source-Sub-Gräben 101 auf, die in der ersten Hauptfläche 63 so ausgebildet sind, dass sie die oberen Endabschnitte der Source-Elektroden 94 in der aktiven Region 72 begrenzen. Die Vielzahl von Source-Sub-Gräben 101 ist in einem Verhältnis von Eins-zu-Eins-Entsprechung in Bezug zur Vielzahl von Source-Elektroden 94 gebildet. Jeder Source-Sub-Gräben 101 steht in Verbindung mit dem entsprechenden Source-Graben 92 und bildet einen Abschnitt der Seitenwände des entsprechenden Source-Grabens 92.
In dieser Ausführungsform ist der Source-Sub-Gräben 101 ringförmig (genauer gesagt endlosförmig) ausgebildet, der den oberen Endabschnitt der Source-Elektrode 94 in Draufsicht umgibt. Der Source-Sub-Gräben 101 ist durch Eingraben in einen Abschnitt der Source-Isolierschicht 93 gebildet. Genauer gesagt wird der Source-Sub-Gräben 101 durch Eingraben in den oberen Endabschnitt der Source-Isolierschicht 93 und den oberen Endabschnitt der Source-Elektrode 94 von der ersten Hauptfläche 63 aus gebildet.
Der Source-Sub-Gräben 101 wird, in Schnittansicht, zu einer konvergenten Form mit einer Bodenfläche gebildet, die kleiner als eine Öffnungsfläche ist. Eine Bodenwand des Source-Sub-Grabens 101 kann zu einer zur zweiten Hauptfläche 64 hin gekrümmten Form geformt werden. Der Source-Sub-Graben 101 legt die Source-Region 97, die Kontaktregion 98, die Isolierschicht 93, die Source-Elektrode 94 und den Kontaktregion 98 frei.
Der obere Endabschnitt der Source-Elektrode 94 hat eine Form, die in Bezug auf einen unteren Endabschnitt der Source-Elektrode 94 nach innen verengt ist. Der untere Endabschnitt der Source-Elektrode 94 ist ein Abschnitt der Source-Elektrode 94, der sich an der unteren Wandseite des entsprechenden Source-Grabens 92 befindet. Eine Breite entlang der zweiten Richtung Y des oberen Endabschnitts der Source-Elektrode 94 kann kleiner sein als eine Breite entlang der zweiten Richtung Y des unteren Endabschnitts der Source-Elektrode 94.
Ein Öffnungsrandabschnitt jedes Source-Grabens 92 enthält einen geneigten Abschnitt, der von der ersten Hauptfläche 63 nach unten in Richtung einer Innenseite jedes Source-Grabens 92 geneigt ist. Der Öffnungsrandabschnitt jedes Source-Grabens 92 ist ein Abschnitt, der die erste Hauptfläche 63 und die Seitenwände jedes Source-Grabens 92 verbindet. Der geneigte Abschnitt jedes Source-Grabens 92 wird durch den Source-Sub-Graben 101 gebildet.
In dieser Ausführungsform ist der geneigte Abschnitt jedes Source-Grabens 92 zu einer gekrümmten Form gebildet, die zur Innenseite des SiC-Chips 62 hin vertieft ist. Der geneigte Abschnitt jedes Source-Grabens 92 kann alternativ bzw. stattdessen zu einer in Richtung des Source-Sub-Grabens 101 gekrümmten Form geformt werden. Der geneigte Abschnitt jedes Source-Grabens 92 entspannt („relaxes“) die Konzentration des elektrischen Feldes in Bezug auf den Öffnungsrandabschnitt jedes Source-Grabens 92.
Unter Bezugnahme auf 13 hat die aktive Region 72 eine aktive Hauptfläche 111, die einen Abschnitt der ersten Hauptfläche 63 bildet. Die äußere Region 73 hat eine äußere Hauptfläche 112, die einen Abschnitt der ersten Hauptfläche 63 bildet. Die äußere Hauptfläche 112 ist mit den Seitenflächen 65A bis 65D verbunden.
Die aktive Hauptfläche 111 und die äußere Hauptfläche 112 sind jeweils entlang der c-Ebenen des SiC-Monokristalls angeordnet. Die aktive Hauptfläche 111 und die äußere Hauptfläche 112 weisen jeweils in Bezug auf die(0001)-Ebene des SiC-Monokristalls in [11-20] Richtung geneigte Off-Winkel auf.
Die äußere Region 73 wird durch Eingraben in die erste Hauptfläche 63 zur Seite der zweiten Hauptfläche 64 hin gebildet. Die äußere Hauptfläche 112 wird somit in einer Region gebildet, die zur Seite der zweiten Hauptfläche 64 hin in Bezug auf die aktive Hauptfläche 111 vertieft ist. Die äußere Hauptfläche 112 ist auf der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der Gate-Gräben 78 positioniert.
In dieser Ausführungsform ist die äußere Hauptfläche 112 an einer Tiefenposition gebildet, die im Wesentlichen gleich den Bodenwänden der jeweiligen Source-Gräben 92 ist. Die äußere Hauptfläche 112 ist im Wesentlichen auf der gleichen Ebene wie die Bodenwände der jeweiligen Source-Gräben 92 positioniert. Die äußere Hauptfläche 112 kann in einem Bereich von nicht weniger als 0 µm und nicht mehr als 1 µm zur Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der jeweiligen Source-Gräben 92 positioniert sein. Die äußere Hauptfläche 112 legt den Bereich 70 mit hoher Konzentration frei.
In dieser Ausführungsform wird die aktive Region 72 durch die äußere Region 73 als Mesa abgegrenzt. Die aktive Region 72 ist als aktive Mesa 113 von Mesaform ausgebildet, die weiter nach oben ragt als die äußere Hauptfläche 112.
Die aktive Mesa 113 umfasst aktive Seitenwände 114, die die aktive Hauptfläche 111 und die äußere Hauptfläche 112 verbinden. Die aktiven Seitenwände 114 grenzen eine Grenzregion zwischen der aktiven Region 72 und der äußeren Region 73 ab. Die erste Hauptfläche 63 wird von der aktiven Hauptfläche 111, der äußeren Hauptfläche 112 und den aktiven Seitenwänden 114 gebildet.
In dieser Ausführungsform erstrecken sich die aktiven Seitenwände 114 entlang der Normalen Z zur aktiven Hauptfläche 111 (äußere Hauptfläche 112). Die aktiven Seitenwände 114 werden durch m-Ebenen und α-Ebenen des SiC-Monokristalls gebildet. Die aktiven Seitenwände 114 können geneigte Flächen haben, die von der aktiven Hauptfläche 111 zur äußeren Hauptfläche 112 nach unten geneigt sind. Die aktiven Seitenwände 114 legen die Region mit hoher Konzentration 70 frei. Die aktiven Seitenwände 114 können die Körperregion 74 freilegen.
Das SiC-Halbleiterbauteil 61 enthält eine p⁺-Typ-Diodenregion 121, die in einem Flächenschichtabschnitt der äußeren Hauptfläche 112 ausgebildet ist. Die Diodenregion 121 ist in der Region mit hoher Konzentration 70 gebildet. Die Diodenregion 121 ist in einem Bereich der äußeren Region 73 zwischen den aktiven Seitenwänden 114 und den Seitenflächen 65A bis 65D gebildet.
Die Diodenregion 121 ist in Abständen („intervals“) von den aktiven Seitenwänden 114 und den Seitenflächen 65A bis 65D gebildet. Die Diodenregion 121 erstreckt sich in der Draufsicht als Band entlang der aktiven Region 72. In dieser Ausführungsform ist die Diodenregion 121 ringförmig (genauer gesagt endlosförmig) ausgebildet und umgibt den aktiven Bereich 72 in der Draufsicht.
Die Diodenregion 121 befindet sich an der zweiten Hauptfläche 64 seitlich in Bezug auf die Bodenwände der Gate-Gräben 78. Ein unterer Abschnitt der Diodenregion 121 ist auf der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der jeweiligen Source-Gräben 92 positioniert. Der untere Abschnitt der Diodenregion 121 kann in einer Tiefenposition gebildet werden, die im wesentlichen gleich den unteren Abschnitten der Kontaktregionen 98 ist.
Der untere Abschnitt der Diodenregion 121 kann im Wesentlichen auf derselben Ebene wie die unteren Abschnitte der Kontaktregionen 98 positioniert werden. Der untere Abschnitt der Diodenregion 121 kann auf der Seite der zweiten Hauptfläche 64 in Bezug auf die unteren Abschnitte der Kontaktregion 98 positioniert werden. Der untere Abschnitt der Diodenregion 121 kann in einem Bereich von nicht weniger als 0 µm und nicht mehr als 1 µm zur Seite der zweiten Hauptfläche 64 in Bezug auf die unteren Abschnitte der Kontaktregionen 98 positioniert werden.
Die Diodenregion 121 bildet einen pn-Übergangsabschnitt mit der Region mit hoher Konzentration 70. Dadurch wird eine pn-Übergangsdiode mit der Diodenregion 121 als Anode und der Region mit hoher Konzentration 70 als Kathode gebildet. Ein Spitzenwert einer p-Typ-Verunreinigungskonzentration der Diodenregion 121 kann nicht weniger als 1,0×10¹⁷ cm^-3 und nicht mehr als 1,0×10²¹ cm^-3 betragen.
Das SiC-Halbleiterbauteil 61 weist eine äußere p-Typ-Wannen („well“)-Region 122, die in einem Flächenschichtabschnitt der äußeren Hauptfläche 112 ausgebildet ist. Ein Spitzenwert der p-Typ-Verunreinigungskonzentration der äußeren Wannenregion 122 kann nicht weniger als 1,0×10¹⁷ cm^-3 und nicht mehr als 1,0×10¹⁹ cm^-3 betragen. Der Spitzenwert der p-Typ-Verunreinigungskonzentration der äußeren Wannenregion 122 kann niedriger sein als der Spitzenwert der p-Typ-Verunreinigungskonzentration der Diodenregion 121. Der Spitzenwert der p-Typ-Verunreinigungskonzentration der äußeren Wannenregion 122 kann im Wesentlichen gleich dem Spitzenwert der p-Typ-Verunreinigungskonzentration der Tiefwannenregionen 99 sein.
Die äußere Wannenregion 122 ist in einem Bereich zwischen den aktiven Seitenwänden 114 und der Diodenregion 121 in Draufsicht gebildet. Die äußere Bohrlochregion 122 erstreckt sich in der Draufsicht als Band entlang der aktiven Region 72. In dieser Ausführungsform ist die äußere Wannenregion 122 ringförmig (genauer gesagt endlosförmig) ausgebildet und umgibt die aktive Region 72 in der Draufsicht.
Die äußere Wannenregion 122 ist in der Region mit hoher Konzentration 70 gebildet. Die äußere Wannenregion 122 befindet sich an der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der jeweiligen Gate-Gräben 78. Ein unterer Abschnitt der äußeren Wannenregion 122 ist auf der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der jeweiligen Source-Gräben 92 positioniert. Der untere Abschnitt der äußeren Wannenregion 122 ist auf der Seite der zweiten Hauptfläche 64 in Bezug auf den unteren Abschnitt der Diodenregion 121 positioniert. Der untere Abschnitt der äußeren Wannenregion 122 kann in einer Tiefenposition gebildet sein, die im Wesentlichen den unteren Abschnitten der Tiefwannenregionen 99 entspricht.
Die inneren Umfangsränder bzw. Umfangskanten der äußeren Wannenregion 122 decken Eckabschnitte ab, die die aktiven Seitenwände 114 und die äußere Hauptfläche 112 verbinden. Die inneren Umfangskanten bzw. -ränder der äußeren Wannenregion 122 erstrecken sich weiter entlang der aktiven Seitenwände 114 und sind mit der Körperregion 74 verbunden. Die inneren Umfangskanten bzw. -ränder der äußeren Wannenregion 122 können in Abständen („intervals“) von den aktiven Seitenwänden 114 zur Seite der Diodenregion 121 hin gebildet werden.
Die äußeren Umlaufkanten bzw. -ränder der äußeren Wannenregion 122 bedecken die Diodenregion 121 von der zweiten Seite der Hauptfläche 64 aus. Die äußere Wannenregion 122 ist elektrisch mit der Diodenregion 121 verbunden. Die äußere Wannenregion 122 kann einen Abschnitt der pn-Übergangsdiode bilden. Die äußeren Umfangskanten bzw. -ränder der äußeren Wannenregion 122 können in Abständen („intervals“) zu den Seiten der aktiven Seitenwand 114 von der Diodenregion 121 gebildet werden.
Das SiC-Halbleiterbauteil 61 enthält eine FL-Struktur 123 (Feldgrenzstruktur), die in einem Flächenschichtabschnitt der äußeren Hauptfläche 112 gebildet ist. Die FL-Struktur 123 ist in einem Bereich zwischen dem Diodenbereich 121 und den Seitenflächen 65A bis 65D in Draufsicht ausgebildet. In dieser Ausführungsform wird die FL-Struktur 123 in Abständen („intervals“) zur Seite der Diodenregion 121 hin von den Seitenflächen 65A bis 65D gebildet. Die FL-Struktur 123 wird in der Region mit hoher Konzentration 70 gebildet.
Die FL-Struktur 123 umfasst eine oder eine Vielzahl von (z.B. nicht weniger als zwei und nicht mehr als zwanzig) FL-Regionen 124 (Feldgrenzregionen). In dieser Ausführungsform umfasst die FL-Struktur 123 eine FL-Regionengruppe mit fünf FL-Regionen 124A, 124B, 124C, 124D und 124E. Die FL-Regionen 124A bis 124E werden in dieser Reihenfolge in Abständen („intervals“) entlang einer Richtung weg von der Diodenregion 121 gebildet.
Die FL-Regionen 124A bis 124E erstrecken sich jeweils als Bänder entlang der Umfangskanten bzw. -ränder der aktiven Region 72 in der Draufsicht. Genauer gesagt sind die FL-Regionen 124A bis 124E jeweils als Ringformen (genauer gesagt Endlosformen) ausgebildet, die die aktive Region 72 in der Draufsicht umgeben. Jede der FL-Regionen 124A bis 124E wird auch als FLR-Region (field limiting ring region) bezeichnet.
Die unteren Abschnitte der FL-Regionen 124A bis 124E befinden sich auf der Seite der zweiten Hauptfläche 64 in Bezug auf den unteren Abschnitt der Diodenregion 121. Die FL-Region 124A auf der innersten Seite der FL-Regionen 124A bis 124E bedeckt die Diodenregion 121 von der Seite der zweiten Hauptfläche 64 aus. Die FL-Region 124A ist dadurch elektrisch mit der Diodenregion 121 verbunden. Die FL-Region 124A kann einen Abschnitt der pn-Übergangsdiode bilden.
Ganze FL-Regionen 124A bis 124E sind auf der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der Gate-Gräben 78 positioniert. Die unteren Abschnitte der FL-Regionen 124A bis 124E sind auf der Seite der zweiten Hauptfläche 64 in Bezug auf die Bodenwände der Source-Gräben 92 positioniert.
Die FL-Struktur 123 entspannt („relaxes“) die Konzentration des elektrischen Feldes in der äußeren Region 73. Die Anzahl, Breiten, Tiefen, p-Typ-Verunreinigungskonzentration usw. der FL-Regionen 124 können in Übereinstimmung mit dem zu entspannenden elektrischen Feld verschiedene Werte annehmen. Die FL-Struktur 123 kann eine oder mehrere FL-Regionen 124 enthalten, die in der Draufsicht im Bereich zwischen den aktiven Seitenwänden 114 und der Diodenregion 121 gebildet werden.
Das SiC-Halbleiterbauteil 61 enthält eine äußere Isolierschicht 131, die die äußere Hauptfläche 112 bedeckt. Die äußere Isolierschicht 131 ist als Film entlang der aktiven Seitenwände 114 und der äußeren Hauptfläche 112 ausgebildet. Auf der aktiven Hauptfläche 111 ist die äußere Isolierschicht 131 durchgehend zu den Gate-Isolierschichten 79 (dritte Bereiche 83). In der äußeren Region 73 bedeckt die äußere Isolierschicht 131 die Diodenregion 121, die äußere Wannenregion 122 und die FL-Struktur 123.
Die äußere Isolierschicht 131 kann Siliziumoxid enthalten. Die äußere Isolierschicht 131 kann einen weiteren Isolierfilm aus Siliziumnitrid usw. enthalten. In dieser Ausführungsform ist die äußere Isolierschicht 131 aus dem gleichen Isoliermaterialtyp wie die Gate-Isolierschichten 79 gebildet.
Die Umfangskanten bzw. -ränder der äußeren Isolierschicht 131 sind von den Seitenflächen 65A bis 65D freiliegend. In dieser Ausführungsform sind die Umfangskanten bzw. - ränder der äußeren Isolierschicht 131 von den Seitenflächen 65A bis 65D durchgehend zu den Seitenflächen 65A bis 65D. Die Umfangskanten bzw. -ränder der äußeren Isolierschicht 131 können stattdessen bzw. alternativ in Abständen („intervals“) nach innen von den Seitenflächen 65A bis 65D gebildet werden. In diesem Fall legt die äußere Isolierschicht 131 die äußere Hauptfläche 112 frei.
Das SiC-Halbleiterbauteil 61 enthält ferner eine Seitenwandstruktur 132, die die aktiven Seitenwände 114 bedeckt. Die Seitenwandstruktur 132 schützt und verstärkt die aktive Mesa 113 von der Seite der äußeren Region 73 aus. Auch bildet die Seitenwandstruktur 132 eine Leveldifferenz-Moderationsstruktur, die eine zwischen der aktiven Hauptfläche 111 und der äußeren Hauptfläche 112 gebildete Leveldifferenz moderiert.
Wenn eine obere Schichtstruktur (Deckschicht) gebildet wird, die die Grenzregion zwischen der aktiven Region 72 und der äußeren Region 73 bedeckt, deckt die obere Schichtstruktur die Seitenwandstruktur 132 ab. Die Seitenwandstruktur 132 verbessert die Flachheit der oberen Schichtstruktur. Die Seitenwandstruktur 132 kann eine geneigte Fläche haben, die sich von der aktiven Hauptfläche 111 nach unten zur äußeren Hauptfläche 112 hin neigt. Die Leveldifferenz kann durch die geneigte Fläche der Seitenwandstruktur 132 entsprechend moderiert sein.
Die geneigte Fläche der Seitenwandstruktur 132 kann zu einer gekrümmten Form geformt werden, die zur Seite des SiC-Chips 62 hin vertieft ist. Die geneigte Fläche der Seitenwandstruktur 132 kann in eine Form gebracht werden, die zu einer dem SiC-Chip 62 gegenüberliegenden Seite hin gekrümmt ist. Die geneigte Fläche der Seitenwandstruktur 132 kann sich als eine Ebene von der Seite der aktiven Hauptfläche 111 zur Seite der äußeren Hauptfläche 112 erstrecken.
Die Seitenwandstruktur 132 wird entlang der aktiven Seitenwände 114 gebildet. In dieser Ausführungsform ist die Seitenwandstruktur 132 zu einer Ringform (genauer gesagt einer Endlosform) geformt, die den aktiven Bereich 72 in der Draufsicht umgibt. Die Seitenwandstruktur 132 enthält vorzugsweise ein Polysilizium. In diesem Fall kann die Seitenwandstruktur 132 zur gleichen Zeit wie die Gate-Elektroden 80 und die Source-Elektroden 94 gebildet werden.
Das SiC-Halbleiterbauteil 61 enthält eine isolierende Zwischenschicht 140, die auf der ersten Hauptfläche 63 gebildet wird. Die isolierende Zwischenschicht 140 bedeckt die aktive Region 72 und die äußere Region 73. Die isolierende Zwischenschicht 140 ist als Film entlang der aktiven Hauptfläche 111 und der äußeren Hauptfläche 112 ausgebildet.
In der Grenzregion zwischen der aktiven Region 72 und der äußeren Region 73 wird die isolierende Zwischenschicht 140 entlang der Seitenwandstruktur 132 gebildet. Die isolierende Zwischenschicht 140 bildet einen Abschnitt der oberen Schichtstruktur, die die Seitenwandstruktur 132 bedeckt.
Die Umfangskanten bzw. -ränder der isolierenden Zwischenschicht 140 sind von den Seitenflächen 65A bis 65D freiliegend. Die Umfangskanten bzw. -ränder der isolierenden Zwischenschicht 140 sind von den Seitenflächen 65A bis 65D durchgehend zu den Seitenflächen 65A bis 65D. Die Umfangskanten bzw. -ränder der isolierenden Zwischenschicht 140 können stattdessen bzw. alternativ in Abständen („intervals“) nach innen von den Seitenflächen 65A bis 65D gebildet werden. In diesem Fall legt die isolierende Zwischenschicht 140 die äußere Hauptfläche 112 (äußere Isolierschicht 131) frei.
Die isolierende Zwischenschicht 140 kann Siliziumoxid oder Siliziumnitrid enthalten. Die isolierende Zwischenschicht 140 kann USG (undotiertes Silikatglas), PSG (Phosphorsilikatglas) und/oder BPSG (Borphosphorsilikatglas) als Beispiel für Siliziumoxid enthalten.
Die isolierende Zwischenschicht 140 enthält ein Gate-Kontaktloch 141, Source-Kontaktlöcher 142 und ein Dioden-Kontaktloch 143. Das Gate-Kontaktloch 141 legt die Gate-Verdrahtung 85 in der aktiven Region 72 frei. Das Gate-Kontaktloch 141 kann als ein entlang der Gate-Verdrahtung 85 orientiertes Band ausgebildet werden. Ein Öffnungsrandabschnitt des Gate-Kontaktlochs 141 ist zu einer Form geformt, die zum Inneren des Gate-Kontaktlochs 141 hin gekrümmt ist.
Die Source-Kontaktlöcher 142 legen die Source-Regionen 97, die Kontaktregionen 98 und die Source-Gräben-Strukturen 91 in der aktiven Region 72 frei. Die Source-Kontaktlöcher 142 können als Bänder ausgebildet sein, die entlang der Source-Gräben-Strukturen 91 ausgerichtet sind. Ein Öffnungsrandabschnitt jedes Source-Kontaktlochs 142 ist zu einer Form geformt, die zum Inneren des Source-Kontaktlochs 142 hin gekrümmt ist.
Das Diodenkontaktloch 143 legt die Diodenregion 121 in der äußeren Region 73 frei. Das Diodenkontaktloch 143 kann als ein Band (genauer gesagt, eine endlose Form) ausgebildet sein, das sich entlang der Diodenregion 121 erstreckt. Das Dioden-Kontaktloch 143 kann die äußere Wannenregion 122 und/oder die FL-Struktur 123 freilegen. Ein Öffnungsrandabschnitt des Diodenkontaktlochs 143 ist zu einer Form geformt, die zum Inneren des Diodenkontaktlochs 143 hin gekrümmt ist.
Das SiC-Halbleiterbauteil 61 weist erste Hauptflächenelektroden 150 auf, die auf der ersten Hauptfläche 63 ausgebildet sind. Genauer gesagt, die ersten Hauptflächenelektroden 150 sind auf der isolierenden Zwischenschicht 140 gebildet. Die erste Hauptflächenelektrode 150 enthält eine Gate-Hauptflächenelektrode 151 und eine Source-Hauptflächenelektrode 152, die elektrisch voneinander isoliert sind.
An die Gate-Hauptflächenelektrode 151 wird eine Gate-Spannung angelegt. Die Gate-Spannung kann nicht weniger als 10 V und nicht mehr als 50 V (z.B. etwa 30 V) betragen. Eine Source-Spannung wird an die Source-Hauptflächenelektrode 152 angelegt. Die Quellenspannung kann eine Referenzspannung sein (z.B. eine GND-Spannung).
Die Gate-Hauptflächenelektrode 151 ist in der aktiven Region 72 gebildet. Die Gate-Hauptflächenelektrode 151 weist ein Gate-Pad 153 und einen Gate-Finger 154 auf. Das Gate-Pad 153 ist in einem Bereich an der ersten Seite der Seitenfläche 65A Seite in der Draufsicht gebildet. Genauer gesagt wird das Gate-Pad 153 in einer Region entlang eines zentralen Abschnitts der ersten Seitenfläche 65A in der Draufsicht gebildet. Das Gate-Pad 153 kann in einer Region entlang eines Eckabschnitts gebildet werden, der in der Draufsicht zwei beliebige der Seitenflächen 65A bis 65D verbindet. Das Gate-Pad 153 kann in der Draufsicht zu einem Viereck geformt sein.
Der Gate-Finger 154 wird aus dem Gate-Pad 153 herausgeführt und erstreckt sich als Band entlang der Umfangskanten der aktiven Region 72. In dieser Ausführungsform ist der Gate-Finger 154 entlang der ersten Seitenfläche 65A, der dritten Seitenfläche 65C und der vierten Seitenfläche 65D so geformt, dass eine Innenseite der aktiven Region 72 aus drei Richtungen abgegrenzt wird.
Der Gate-Finger 154 hat ein Paar offene Enden 155 und 156. Das Paar offener Enden 155 und 156 ist in einer Region gegenüber dem Gate-Pad 153 über die Innenseite der aktiven Region 72 gebildet. In dieser Ausführungsform sind die beiden offenen Enden 155 und 156 in einer Region entlang der zweiten Seitenfläche 65B in der Draufsicht ausgebildet.
Der Gate-Finger 154 tritt von oberhalb der isolierenden Zwischenschicht 140 in das Gate-Kontaktloch 141 ein. Der Gate-Finger 154 ist elektrisch mit der Gate-Verdrahtung 85 im Inneren des Gate-Kontaktlochs 141 verbunden. Dadurch wird ein elektrisches Signal vom Gate-Pad 153 über den Gate-Finger 154 zu den Gate-Elektroden 80 und der Gate-Verdrahtung 85 übertragen.
Die Source-Haupt-Flächenelektrode 152 ist in der aktiven Region 72 und der äußeren Region 73 gebildet. Die Source-Haupt-Flächenelektrode 152 enthält ein Source-Pad 157, eine Source-Verdrahtung 158 und einen Source-Verbindungsabschnitt 159. Das Source-Pad 157 wird in der aktiven Region 72 in Abständen („intervals“) von der Gate-Hauptflächenelektrode 151 gebildet. Das Source-Pad 157 ist in der Draufsicht C-förmig ausgebildet, so dass es einen C-förmigen Bereich bedeckt, der von der Gate-Haupt-Flächenelektrode 151 begrenzt wird.
Das Source-Pad 157 tritt in die Source-Kontaktlöcher 142 und die Source-Sub-Gräben 101 von oberhalb der isolierenden Zwischenschicht 140 ein. Das Source-Pad 157 ist elektrisch mit den Source-Regionen 97, den Kontaktregionen 98 und den Source-Elektroden 94 innerhalb der Source-Kontaktlöcher 142 und der Source-Sub-Gräben 101 verbunden.
Die Source-Elektroden 94 können unter Verwendung von Teilregionen des Source-Pads 157 gebildet werden. Die Source-Elektroden 94 können durch Abschnitte des Source-Pads 157 gebildet werden, die in die jeweiligen Source-Gräben 92 eintreten.
Die Source-Verdrahtung 158 ist in der äußeren Region 73 gebildet. Die Source-Verdrahtung 158 erstreckt sich als ein Band entlang der aktiven Region 72. Die Source-Verdrahtung 158 ist ringförmig (genauer gesagt endlosförmig) ausgebildet und umgibt die aktive Region 72 in der Draufsicht.
Die Source-Verdrahtung 158 tritt in das Dioden-Kontaktloch 143 von oberhalb der isolierenden Zwischenschicht 140 ein. Die Source-Verdrahtung 158 ist elektrisch mit der Diodenregion 121 innerhalb des Diodenkontaktlochs 143 verbunden.
Der Source-Verbindungsabschnitt 159 verbindet das Source-Pad 157 und die Source-Verdrahtung 158. Der Source-Verbindungsabschnitt 159 kreuzt die offenen Enden 155 und 156 des Gate-Fingers 154 vom Source-Pad 157 und ist mit der Source-Verdrahtung 158 verbunden. Der Source-Verbindungsabschnitt 159 kreuzt die Seitenwandstruktur 132 von der aktiven Region 72 und ist zur äußeren Region 73 herausgeführt. Der Source-Verbindungsabschnitt 159 bildet einen Abschnitt der oberen Schichtstruktur, der die Seitenwandstruktur 132 bedeckt.
Aufgrund seiner Struktur enthält der in der aktiven Region 72 gebildete MISFET einen parasitären Transistor vom npn-Typ. Wenn ein in der äußeren Region 73 erzeugter Lawinenstrom („avalanche current“) in die aktive Region 72 fließt, wird der parasitäre Transistor in einen Ein-Zustand geschaltet. In diesem Fall wird der Betrieb des MISFET aufgrund von Latchup instabil. Daher wird bei dem SiC-Halbleiterbauteil 61 die Struktur der Source-Hauptflächenelektrode 152 verwendet, um eine Lawinenstrom absorbierende Struktur zu bilden.
Der in der äußeren Region 73 erzeugte Lawinenstrom wird von der Source-Verdrahtung 158 über die Diodenregion 121 absorbiert. Der von der Source-Verdrahtung 158 absorbierte Lawinenstrom erreicht das Source-Pad 157 über den Source-Verbindungsabschnitt 159. Wenn ein Anschlussdraht an das Source-Pad 157 angeschlossen ist, wird der Lawinenstrom durch den Anschlussdraht abgeführt.
Dadurch kann die Ansteuerung des parasitären Transistors durch den Lawinenstrom unterdrückt werden. Latchup kann so unterdrückt und damit die Stabilität des MISFETs verbessert werden.
Unter Bezugnahme auf 14 und 15 haben die ersten Hauptflächenelektroden 150 (Gate-Hauptflächenelektrode 151 und Source-Hauptflächenelektrode 152) jeweils eine laminierte Struktur, die eine Barriereschicht 160 und eine erste Al-Schicht 161 enthält, die in dieser Reihenfolge von der Seite der ersten Hauptfläche 63 aus laminiert sind. Die erste Al-Schicht 161 ist als erste Pufferschicht ausgebildet, die eine Dämpfungseigenschaft von Al, das einen vergleichsweise kleinen Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) hat, nutzt, um eine von der Seite des SiC-Chips 62 auf den SiC-Chip 62 ausgeübte externe Kraft zu entspannen („relax“) .
Die Barriereschicht 160 kann eine einschichtige Struktur haben, die eine Ti-Schicht oder eine TiN-Schicht enthält. Die Barriereschicht 160 kann eine laminierte Struktur haben, die eine Ti-Schicht und eine TiN-Schicht enthält, die in dieser Reihenfolge von der Seite des SiC-Chips 62 aus laminiert sind. Die Dicke der Barriereschicht 160 kann nicht weniger als 0,01 µm und nicht mehr als 6 µm betragen. Die Dicke der Barriereschicht 160 kann nicht weniger als 0,01 µm und nicht mehr als 0,1 µm, nicht weniger als 0,1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 µm oder nicht weniger als 4 µm und nicht mehr als 6 µm betragen.
Die erste Al-Schicht 161 hat einen Widerstandswert, der kleiner ist als der Widerstandswert der Barriereschicht 160. Die erste Al-Schicht 161 enthält mindestens eine von einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht. Die erste Al-Schicht 161 kann eine laminierte Struktur aufweisen, in der zwei oder mehr aus einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht in beliebiger Reihenfolge laminiert sind.
Die erste Al-Schicht 161 kann eine einschichtige Struktur aufweisen, die aus einer reinen Al-Schicht, einer Schicht aus einer AlSi-Legierung, einer Schicht aus einer AlCu-Legierung oder einer Schicht aus einer AlSiCu-Legierung besteht. Die erste Al-Schicht 161 weist vorzugsweise eine einschichtige Struktur auf, die aus einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht oder einer AlSiCu-Legierungsschicht besteht.
Die Dicke der ersten Al-Schicht 161 übersteigt die Dicke der Barriereschicht 160. Die Dicke der ersten Al-Schicht 161 kann nicht weniger als 0,05 µm und nicht mehr als 10 µm betragen. Die Dicke der ersten Al-Schicht 161 kann nicht weniger als 0,05 µm und nicht mehr als 0,1 µm, nicht weniger als 0,1 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 µm, nicht weniger als 4 µm und nicht mehr als 6 µm, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm betragen. Die Dicke der ersten Al-Schicht 161 beträgt vorzugsweise nicht weniger als 1 µm und nicht mehr als 8 µm.
Das SiC-Halbleiterbauteil 61 enthält eine Isolierschicht 170, die auf der isolierenden Zwischenschicht 140 ausgebildet ist. In 9 ist die Isolierschicht 170 schraffiert dargestellt. Die Umfangskanten bzw. Umfangsränder der Isolierschicht 170 sind in Abständen („intervals“) nach innen von den Seitenflächen 65A bis 65D gebildet. Die Isolierschicht 170 legt dabei in der Draufsicht Umfangskanten bzw. Umfangsränder des SiC-Chips 62 (genauer gesagt der isolierenden Zwischenschicht 140) frei.
Die Umfangskanten bzw. Umfangsränder der Isolierschicht 170 grenzen den Trennpfad („dicing street“) DS mit den Seitenflächen 65A bis 65D ab. Durch den Trennpfad („dicing street“) DS erübrigt sich beim Ausschneiden des SiC-Halbleiterbauteils 61 aus einem SiC-Wafer das physische Durchtrennen der Isolierschicht 170. Das SiC-Halbleiterbauteil 61 kann dadurch glatt aus dem SiC-Wafer herausgeschnitten werden und gleichzeitig kann das Ablösen und der Zerfall der isolierenden Schicht 170 unterdrückt werden. Folglich können Schutzobjekte, wie z.B. der SiC-Chip 102, die erste Hauptflächenelektrode 150 usw., durch die isolierende Schicht 170 entsprechend geschützt werden.
Eine Breite des Trennpfads („dicing street“) DS kann nicht weniger als 1 µm und nicht mehr als 25 µm betragen. Die Breite des Trennpfads („dicing street“) DS ist eine Breite in einer Richtung senkrecht zu der Richtung, in der sich der Trennpfad („dicing street“) DS erstreckt. Die Breite des Trennpfads („dicing street“) DS kann nicht weniger als 1 µm und nicht mehr als 5 µm, nicht weniger als 5 µm und nicht mehr als 10 µm, nicht weniger als 10 µm und nicht mehr als 15 µm, nicht weniger als 15 µm und nicht mehr als 20 µm oder nicht weniger als 20 µm und nicht mehr als 25 µm betragen.
Die Isolierschicht 170 bedeckt die Gate-Hauptflächenelektrode 151 und die Source-Haupt-Flächenelektrode 152. Die Isolierschicht 170 weist die Pad-Öffnungen 171 auf. Genauer gesagt weisen die Pad-Öffnungen 171 eine Gate-Pad-Öffnung 172 und eine Source-Pad-Öffnung 173 auf. Die Gate-Pad-Öffnung 172 legt das Gate-Pad 153 frei. Die Source-Pad-Öffnung 173 legt das Source-Pad 157 frei. Eine planare Form der Gate-Pad-Öffnung 172 ist beliebig. Eine planare Form der Source-Pad-Öffnung 173 ist beliebig.
In dieser Ausführungsform hat die Isolierschicht 170 eine laminierte Struktur, die eine Passivierungsschicht 174 und eine Harzschicht 175 aufweist, die in dieser Reihenfolge von der Seite des SiC-Chips 62 aus laminiert sind.
Die Passivierungsschicht 174 kann mindestens eine Schicht aus einer Siliziumoxidschicht und einer Siliziumnitridschicht aufweisen. Die Passivierungsschicht 174 kann eine laminierte Struktur haben, die eine Siliziumoxidschicht und eine Siliziumnitridschicht enthält. Die Passivierungsschicht 174 kann stattdessen eine einschichtige Struktur aufweisen, die aus einer Siliziumoxidschicht oder einer Siliziumnitridschicht besteht. Die Passivierungsschicht 174 weist vorzugsweise ein isolierendes Material auf, das sich von der isolierenden Zwischenschicht 140 unterscheidet. In dieser Ausführungsform weist die Passivierungsschicht 174 eine einschichtige Struktur auf, die aus einer Siliziumnitridschicht besteht.
Die Passivierungsschicht 174 ist als Film entlang der isolierenden Zwischenschicht 140 ausgebildet. Die Passivierungsschicht 174 bedeckt die aktive Region 72 und die äußere Region 73 über die isolierende Zwischenschicht 140. Die Passivierungsschicht 174 kreuzt die Seitenwandstruktur 132 von der aktiven Region 72 und wird zur äußeren Region 73 herausgeführt. Die Passivierungsschicht 174 bildet einen Abschnitt der oberen Schichtstruktur, der die Seitenwandstruktur 132 bedeckt.
Die Passivierungsschicht 174 hat eine erste Gate-Öffnung 176 und eine erste Source-Öffnung 177. Die erste Gate-Öffnung 176 legt das Gate-Pad 153 frei. Die erste Source-Öffnung 177 legt das Source-Pad 157 frei. Eine planare Form der ersten Gate-Öffnung 176 ist beliebig. Eine planare Form der ersten Source-Öffnung 177 ist beliebig.
Die Dicke der Passivierungsschicht 174 kann nicht weniger als 0,1 µm und nicht mehr als 20 µm betragen. Die Dicke der Passivierungsschicht 174 kann nicht weniger als 0,1 µm und nicht mehr als 1 um, nicht weniger als 1 µm und nicht mehr als 5 um, nicht weniger als 5 µm und nicht mehr als 10 um, nicht weniger als 10 µm und nicht mehr als 15 µm oder nicht weniger als 15 µm und nicht mehr als 20 µm betragen.
Die Harzschicht 175 wird als Film entlang einer Hauptfläche der Passivierungsschicht 174 gebildet. Die Harzschicht 175 kreuzt die Seitenwandstruktur 132 von der aktiven Region 72 und wird zur äußeren Region 73 herausgeführt. Die Harzschicht 175 bildet einen Abschnitt der oberen Schichtstruktur, der die Seitenwandstruktur 132 bedeckt.
Die Harzschicht 175 kann ein licht- bzw. fotoempfindliches Harz enthalten. Das licht- bzw. fotoempfindliche Harz kann vom negativen Typ oder vom positiven Typ sein. Die Harzschicht 175 kann mindestens eines von einem Polyimid, einem Polyamid und einem Polybenzoxazol enthalten. Bei dieser Ausführungsform enthält die Harzschicht 175 Polybenzoxazol.
Bei dieser Ausführungsform legen die Umfangsränder der Harzschicht 175 die Umfangsränder der Passivierungsschicht 174 frei. Die Umfangsränder der Isolierschicht 170 werden durch die Umfangsränder der Harzschicht 175 und die Umfangsränder der Passivierungsschicht 174 gebildet. Die Harzschicht 175 kann die Umfangsränder bzw. -kanten der Passivierungsschicht 174 bedecken.
Die Harzschicht 175 hat eine zweite Gate-Öffnung 178 und eine zweite Source-Öffnung 179. Die zweite Gate-Öffnung 178 steht in Verbindung mit der ersten Gate-Öffnung 176 der Passivierungsschicht 174 und bildet mit der ersten Gate-Öffnung 176 die Gate-Pad-Öffnung 172. Die zweite Source-Öffnung 179 steht in Verbindung mit der ersten Source-Öffnung 177 der Passivierungsschicht 174 und bildet mit der ersten Source-Öffnung 177 die Source-Pad-Öffnung 173.
Die Innenwände der zweiten Gate-Öffnung 178 können bündig mit den Innenwänden der ersten Gate-Öffnung 176 ausgebildet ein. Die Innenwände der zweiten Gate-Öffnung 178 können in der Draufsicht außerhalb der ersten Gate-Öffnung 176 positioniert sein. Die Innenwände der zweiten Gate-Öffnung 178 können in der Draufsicht innerhalb der ersten Gate-Öffnung 176 positioniert sein. Das heißt, die Harzschicht 175 kann die Innenwände der ersten Gate-Öffnung 176 bedecken.
Die Innenwände der zweiten Source-Öffnung 179 können bündig mit den Innenwänden der ersten Source-Öffnung 177 ausgebildet sein. Die Innenwände der zweiten Source-Öffnung 179 können in der Draufsicht außerhalb der ersten Source-Öffnung 177 positioniert sein. Die Innenwände der zweiten Source-Öffnung 179 können in der Draufsicht innerhalb der ersten Source-Öffnung 177 positioniert sein. Das heißt, die Harzschicht 175 darf die Innenwände der ersten Source-Öffnung 177 bedecken.
Die Dicke der Harzschicht 175 kann nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Die Dicke der Harzschicht 175 kann nicht weniger als 1 µm und nicht mehr als 10 um, nicht weniger als 10 µm und nicht mehr als 20 um, nicht weniger als 20 µm und nicht mehr als 30 µm, nicht weniger als 30 µm und nicht mehr als 40 µm oder nicht weniger als 40 µm und nicht mehr als 50 µm betragen.
Das SiC-Halbleiterbauteil 61 enthält eine ungleichmäßige Struktur 180, die in der äußeren Hauptfläche 112 ausgebildet ist. Genauer gesagt enthält die ungleichmäßige Struktur 180 Unebenheiten, die unter Verwendung der isolierenden Zwischenschicht 140, die die äußere Hauptfläche 112 bedeckt, gebildet sind. Noch spezifischer ist, dass die ungleichmäßige Struktur 180 ein Ankerloch 181 enthält, das in der isolierenden Zwischenschicht 140 ausgebildet ist.
Das Ankerloch 181 wird durch Eingraben in einen Abschnitt der isolierenden Zwischenschicht 140 gebildet, der die äußere Region 73 bedeckt. Das Ankerloch 181 kann in der Draufsicht in der Region zwischen der Diodenregion 121 und den Seitenflächen 65A bis 65D gebildet werden. Bei dieser Ausführungsform ist das Ankerloch 181 in einer Region zwischen der FL-Struktur 123 und den Seitenflächen 65A bis 65D in der Draufsicht gebildet.
Das Ankerloch 181 kann durch die isolierende Zwischenschicht 140 abgegrenzt werden. Bei dieser Ausführungsform legt das Ankerloch 181 die äußere Hauptfläche 112 frei. Das Ankerloch 181 kann in Richtung der zweiten Hauptfläche 64 in der äußeren Hauptfläche 112 gegraben werden. Ein Abschnitt des Öffnungsrandes des Ankerlochs 181 ist zu einer Form geformt, die zum Inneren des Ankerlochs 181 hin gekrümmt ist.
Das Ankerloch 181 erstreckt sich in der Draufsicht als ein Band entlang der aktiven Region 72. In dieser Ausführungsform ist das Ankerloch 181 zu einer Ringform (genauer gesagt einer Endlosform) geformt, die die aktive Region 72 in der Draufsicht umgibt. Die Anzahl der Ankerlöcher 181 ist beliebig. Es kann ein einzelnes Ankerloch 181 in der isolierenden Zwischenschicht 140 oder eine Vielzahl von Ankerlöchern 181 in der isolierenden Zwischenschicht 140 gebildet sein.
Die Harzschicht 175 hat einen Ankerabschnitt 182, der mit dem Ankerloch 181 in Eingriff steht. Bei dieser Ausführungsform ist die Harzschicht 175 über die Passivierungsschicht 174 mit dem Ankerloch 181 in Eingriff. Genauer gesagt tritt die Passivierungsschicht 174 von oberhalb der isolierenden Zwischenschicht 140 in das Ankerloch 181 ein. Die Passivierungsschicht 174 berührt die äußere Hauptfläche 112 innerhalb des Ankerlochs 181. In einem Abschnitt der Hauptfläche der Passivierungsschicht 174, die das Ankerloch 181 bedeckt, wird eine zum Ankerloch 181 hin vertiefte Aussparung 183 gebildet.
Ein Abschnitt der Harzschicht 175 bildet den Ankerabschnitt 182 innerhalb der Aussparung 183 der Passivierungsschicht 174. Die Verbindungsfestigkeit der Harzschicht 175 in Bezug auf die erste Hauptfläche 63 kann dadurch verbessert werden, so dass ein Ablösen der Harzschicht 175 entsprechend unterdrückt werden kann.
Unter Bezugnahme auf 14 und 15 weist das SiC-Halbleiterbauteil 61 Pad-Elektroden 190 auf, die auf der ersten Hauptflächenelektrode 150 ausgebildet sind. Genauer gesagt enthalten die Pad-Elektroden 190 die Gate-Pad-Elektrode 191 und die Source-Pad-Elektrode 192.
Die Gate-Pad-Elektrode 191 ist auf der Gate-Hauptflächenelektrode 151 ausgebildet und elektrisch mit der Gate-Hauptflächenelektrode 151 verbunden. Genauer gesagt, die Gate-Pad-Elektrode 191 ist auf dem Gate-Pad 153 innerhalb der Gate-Pad-Öffnung 172 ausgebildet. Die Gate-Pad-Elektrode 191 hat eine Gate-Anschlussfläche 193, die extern mit einem Anschlussdraht verbunden wird.
Die Gate-Anschlussfläche 193 ist auf der Seite des Gate-Pads 153 in Bezug auf eine Hauptfläche der Isolierschicht 170 (Harzschicht 175) positioniert. Die Gate-Anschlussfläche 193 kann weiter nach oben ragen als die Hauptfläche der Isolierschicht 170 (Harzschicht 175). Die Gate-Anschlussfläche 193 kann einen überlappenden Abschnitt aufweisen, der die Hauptfläche der Isolierschicht 170 (Harzschicht 175) bedeckt.
Die Source-Pad-Elektrode 192 ist auf der Source-Hauptflächenelektrode 152 ausgebildet und elektrisch mit der Source-Hauptflächenelektrode 152 verbunden. Genauer gesagt, die Source-Pad-Elektrode 192 ist auf dem Source-Pad 157 innerhalb der Source-Pad-Öffnung 173 ausgebildet. Die Source-Pad-Elektrode 192 hat eine Source-Anschlussfläche 194, die extern mit einem Anschlussdraht verbunden wird.
Die Source-Anschlussfläche 194 ist auf der Seite des Source-Pads 157 in Bezug auf die Hauptfläche der Isolierschicht 170 (Harzschicht 175) positioniert. Die Source-Anschlussfläche 194 kann weiter nach oben ragen als die Hauptfläche der Isolierschicht 170 (Harzschicht 175). Die Source-Anschlussfläche 194 kann einen überlappenden Abschnitt aufweisen, der die Hauptfläche der Isolierschicht 170 (Harzschicht 175) bedeckt.
Die Pad-Elektroden 190 (Gate-Pad-Elektrode 191 und Source-Pad-Elektrode 192) enthalten jeweils ein Metallmaterial, das sich von der ersten Hauptflächenelektrode 150 unterscheidet. Bei dieser Ausführungsform haben die Pad-Elektroden 190 jeweils eine laminierte Struktur, die eine Ni-Schicht 195, eine Pd-Schicht 196 und eine Au-Schicht 197 enthält, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 150 aus laminiert sind. Ni, Pd und Au haben jeweils Elastizitätsmodule (Young's Modulus; Steifigkeitsmodule), die den Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) von Al übersteigen. Die Ni-Schicht 195, die Pd-Schicht 196 und die Au-Schicht 197 können Plattierungsschichten sein, die durch ein Plattierungsverfahren gebildet werden.
Die Pad-Elektroden 190 reichen jeweils aus, um mindestens eine unter der Ni-Schicht 195, der Pd-Schicht 196 und der Au-Schicht 197 zu enthalten. Die Pad-Elektroden 190 können jeweils eine laminierte Struktur aufweisen, bei der mindestens zwei der Ni-Schicht 195, der Pd-Schicht 196 und der Au-Schicht 197 in beliebiger Reihenfolge laminiert sind. Die Pad-Elektroden 190 können jeweils eine Einzelschichtstruktur aufweisen, die aus der Ni-Schicht 195, der Pd-Schicht 196 oder der Au-Schicht 197 besteht.
Die Gate-Pad-Elektrode 191 hat vorzugsweise die Gate-Anschlussfläche 193, die durch die Au-Schicht 197 gebildet ist. Die Source-Pad-Elektrode 192 hat vorzugsweise die Source-Anschlussfläche 194, die durch die Au-Schicht 197 gebildet wird. Vorzugsweise haben die Pad-Elektroden 190 jeweils eine laminierte Struktur, die mindestens die Ni-Schicht 195 und die Au-Schicht 197 enthält, die in dieser Reihenfolge von der ersten Seite der Hauptfläche der Elektrode 150 aus laminiert sind.
Die Dicke der Ni-Schicht 195 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm betragen. Die Dicke der Ni-Schicht 195 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 um, nicht weniger als 2 µm und nicht mehr als 4 um, nicht weniger als 4 µm und nicht mehr als 6 um, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm betragen.
Die Dicke der Pd-Schicht 196 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm betragen. Die Dicke der Pd-Schicht 196 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 µm, nicht weniger als 0,5 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 um, nicht weniger als 2 µm und nicht mehr als 4 um, nicht weniger als 4 µm und nicht mehr als 6 um, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm betragen.
Die Dicke der Au-Schicht 197 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen. Die Dicke der Au-Schicht 197 kann nicht weniger als 0,01 µm und nicht mehr als 0,05 um, nicht weniger als 0,05 µm und nicht mehr als 0,1 um, nicht weniger als 0,1 µm und nicht mehr als 0,5 um, nicht weniger als 0,5 µm und nicht mehr als 1 um, nicht weniger als 1 µm und nicht mehr als 2 µm oder nicht weniger als 2 µm und nicht mehr als 3 µm betragen. Die Dicke der Au-Schicht 197 ist vorzugsweise geringer als die Dicke der Ni-Schicht 195. Die Dicke der Au-Schicht 197 ist vorzugsweise weniger dick als die Dicke der Pd-Schicht 196.
Das SiC-Halbleiterbauteil 61 enthält die zweite Hauptflächenelektrode 200, die auf der zweiten Hauptfläche 64 ausgebildet ist. Die zweite Hauptflächenelektrode 200 ist als Drain-Elektrode des MISFET ausgebildet. In dieser Ausführungsform bedeckt die zweite Hauptflächenelektrode 200 einen gesamten Bereich der zweiten Hauptfläche 64.
Die zweite Hauptflächenelektrode 200 kann in Abständen („intervals“) einwärts von den Seitenflächen 65A bis 65D gebildet sein und einen Umfangsrandabschnitt der zweiten Hauptfläche 64 freilegen. In diesem Fall erübrigt es sich, die zweite Hauptflächenelektrode 200 physisch zu schneiden, wenn das SiC-Halbleiterbauteil 61 aus dem SiC-Wafer herausgeschnitten wird. Das SiC-Halbleiterbauteil 61 kann dadurch glatt aus dem SiC-Wafer herausgeschnitten werden und gleichzeitig kann das Ablösen und der Zerfall der zweiten Hauptflächenelektrode 200 unterdrückt werden. Folglich kann die zweite Hauptflächenelektrode 200 in geeigneter Weise mit der zweiten Hauptfläche 64 verbunden werden.
Eine solche zweite Hauptflächenelektrode 200 kann z.B. dadurch erreicht werden, dass unnötige Abschnitte der zweiten Hauptflächenelektrode 200 durch ein Ätzverfahren über eine Resistmaske in einem Herstellungsprozess entfernt werden. Auch die zweite Hauptflächenelektrode 200 kann als ein weiteres Beispiel erhalten werden, indem die zweite Hauptflächenelektrode 200, die die zweite Hauptfläche 64 teilweise bedeckt, durch ein Lift-off-Verfahren unter Verwendung einer Fotolackmaske im Herstellungsprozess gebildet wird.
Die zweite Hauptflächenelektrode 200 enthält eine zweite Al-Schicht 201, die die zweite Hauptfläche 64 bedeckt. Die zweite Al-Schicht 201 liegt gegenüber der ersten Al-Schicht 161 der Gate-Hauptflächenelektrode 151 und der ersten Al-Schicht 161 der Source-Hauptflächenelektrode 152 auf dem SiC-Chip 62. Die zweite Al-Schicht 201 ist als zweite Pufferschicht ausgebildet, die die Dämpfungseigenschaft von Al, das einen vergleichsweise kleinen Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) hat, nutzt, um eine von der Seite der zweiten Hauptfläche 64 auf den SiC-Chip 62 ausgeübte externe Kraft zu entspannen („relax“).
Die zweite Al-Schicht 201 enthält mindestens eine von einer reinen Al-Schicht, einer Schicht aus einer AlSi-Legierung, einer Schicht aus einer AlCu-Legierung und einer Schicht aus einer AlSiCu-Legierung. Die zweite Al-Schicht 201 kann eine laminierte Struktur aufweisen, in der zwei oder mehr Schichten aus einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht in beliebiger Reihenfolge laminiert sind. Die zweite Al-Schicht 201 kann durch ein Sputterverfahren und/oder ein Plattierungsverfahren gebildet werden.
Die zweite Al-Schicht 201 kann eine einschichtige Struktur aufweisen, die aus einer reinen Al-Schicht, einer Schicht aus einer AlSi-Legierung, einer Schicht aus einer AlCu-Legierung oder einer Schicht aus einer AlSiCu-Legierung besteht. Ein Metallwerkstoff auf Al-Basis der zweiten Al-Schicht 201 kann sich von einem Metallwerkstoff auf Al-Basis der ersten Al-Schichten 161 unterscheiden. Die zweite Al-Schicht 201 hat vorzugsweise eine einschichtige Struktur, die aus einer reinen Al-Schicht besteht.
Die zweite Al-Schicht 201 kann eine geringere Dicke als die ersten Al-Schichten 161 aufweisen. Die Dicke der zweiten Al-Schicht 201 kann nicht weniger als 0,01 µm und nicht mehr als 5 µm betragen. Die Dicke der zweiten Al-Schicht 201 kann nicht weniger als 0,01 µm und nicht mehr als 0,1 um, nicht weniger als 0,1 µm und nicht mehr als 1 µm, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 3 µm, nicht weniger als 3 µm und nicht mehr als 4 µm oder nicht weniger als 4 µm und nicht mehr als 5 µm betragen.
Zusätzlich zur zweiten Al-Schicht 201 weist die zweite Hauptflächenelektrode 200 eine oder mehrere Elektrodenschichten auf, die aus einem metallischen Material bestehen, das sich von der zweiten Al-Schicht 201 unterscheidet. Bei dieser Ausführungsform enthält die zweite Hauptflächenelektrode 200 als Beispiel für eine Vielzahl von Elektrodenschichten eine Ti-Schicht 202, eine Ni-Schicht 203, eine Pd-Schicht 204, eine Au-Schicht 205 und eine Ag-Schicht 206, die in dieser Reihenfolge von der Seite der zweiten Hauptfläche 64 aus laminiert sind.
Die Ti-Schicht 202 ist eine ohmsche Elektrode, die einen ohmschen Kontakt mit der zweiten Hauptfläche 64 bildet. Die zweite Al-Schicht 201 bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202, die Ni-Schicht 203, die Pd-Schicht 204, die Au-Schicht 205 und die Ag-Schicht 206.
Ti, Ni, Pd, Au und Ag haben jeweils Elastizitätsmodule (Young's Modulus; Steifigkeitsmodule), die den Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) von Al übersteigen. Die Ti-Schicht 202, die Ni-Schicht 203, die Pd-Schicht 204, die Au-Schicht 205 und die Ag-Schicht 206 können durch ein Sputterverfahren, ein Aufdampfverfahren und/oder ein Plattierungsverfahren gebildet werden.
Die zweite Hauptflächenelektrode 200 reicht aus, um mindestens eine der Ti-Schicht 202, der Ni-Schicht 203, der Pd-Schicht 204, der Au-Schicht 205 und der Ag-Schicht 206 als eine oder mehrere Elektrodenschichten einzuschließen. Die zweite Al-Schicht 201 bedeckt vorzugsweise die zweite Hauptfläche 64 mindestens über die Ti-Schicht 202.
Wenn die zweite Hauptflächenelektrode 200 mindestens eine von der Ni-Schicht 203, der Pd-Schicht 204 und der Au-Schicht 205 aufweist, kann mindestens eine von der Ni-Schicht 203, der Pd-Schicht 204 und der Au-Schicht 205 eine Plattierungsschicht sein, die gleichzeitig mit der Ni-Schicht 195, der Pd-Schicht 196 und der Au-Schicht 197 der Pad-Elektrode 190 gebildet wird.
Die Dicke der Ti-Schicht 202 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen. Die Dicke der Ti-Schicht 202 kann nicht weniger als 0,01 µm und nicht mehr als 0,05 um, nicht weniger als 0,05 µm und nicht mehr als 0,1 um, nicht weniger als 0,1 µm und nicht mehr als 0,5 um, nicht weniger als 0,5 µm und nicht mehr als 1 um, nicht weniger als 1 µm und nicht mehr als 2 µm oder nicht weniger als 2 µm und nicht mehr als 3 µm betragen.
Die Dicke der Ni-Schicht 203 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm betragen. Die Dicke der Ni-Schicht 203 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 um, nicht weniger als 0,5 µm und nicht mehr als 1 um, nicht weniger als 1 µm und nicht mehr als 2 µm, nicht weniger als 2 µm und nicht mehr als 4 um, nicht weniger als 4 µm und nicht mehr als 6 um, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm betragen. Die Dicke der Ni-Schicht 203 übersteigt vorzugsweise die Dicke der Ti-Schicht 202.
Die Dicke der Pd-Schicht 204 kann nicht weniger als 0,1 µm und nicht mehr als 10 µm betragen. Die Dicke der Pd-Schicht 204 kann nicht weniger als 0,1 µm und nicht mehr als 0,5 um, nicht weniger als 0,5 µm und nicht mehr als 1 um, nicht weniger als 1 µm und nicht mehr als 2 um, nicht weniger als 2 µm und nicht mehr als 4 um, nicht weniger als 4 µm und nicht mehr als 6 um, nicht weniger als 6 µm und nicht mehr als 8 µm oder nicht weniger als 8 µm und nicht mehr als 10 µm betragen. Die Dicke der Pd-Schicht 204 übersteigt vorzugsweise die Dicke der Ti-Schicht 202.
Die Dicke der Au-Schicht 205 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen. Die Dicke der Au-Schicht 205 kann nicht weniger als 0,01 µm und nicht mehr als 0,05 um, nicht weniger als 0,05 µm und nicht mehr als 0,1 um, nicht weniger als 0,1 µm und nicht mehr als 0,5 um, nicht weniger als 0,5 µm und nicht mehr als 1 um, nicht weniger als 1 µm und nicht mehr als 2 µm oder nicht weniger als 2 µm und nicht mehr als 3 µm betragen. Die Dicke der Au-Schicht 205 ist vorzugsweise geringer als die Dicke der Ni-Schicht 203. Die Dicke der Au-Schicht 205 ist vorzugsweise geringer als die Dicke der Pd-Schicht 204.
Die Dicke der Ag-Schicht 206 kann nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen. Die Dicke der Ag-Schicht 206 kann nicht weniger als 0,01 µm und nicht mehr als 0,05 µm, nicht weniger als 0,05 µm und nicht mehr als 0,1 um, nicht weniger als 0,1 µm und nicht mehr als 0,5 um, nicht weniger als 0,5 µm und nicht mehr als 1 um, nicht weniger als 1 µm und nicht mehr als 2 µm oder nicht weniger als 2 µm und nicht mehr als 3 µm betragen. Die Dicke der Ag-Schicht 206 ist vorzugsweise geringer als die Dicke der Ni-Schicht 203. Die Dicke der Ag-Schicht 206 ist vorzugsweise geringer als die Dicke der Pd-Schicht 204.
Die zweite Hauptflächenelektrode 200 kann eine Struktur haben, die in 17A bis 17I dargestellt ist.
17A ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 200 gemäß einem zweiten Konfigurationsbeispiel. Im Folgenden werden Strukturen, die den in 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17A hat bei dieser Ausführungsform die zweite Hauptflächenelektrode 200 eine laminierte Struktur, die die zweite Al-Schicht 201, die Ti-Schicht 202, die Ni-Schicht 203, die Pd-Schicht 204 und die Au-Schicht 205 aufweist. Die Ti-Schicht 202, die Ni-Schicht 203, die Pd-Schicht 204 und die Au-Schicht 205 sind in dieser Reihenfolge von der Seite der zweiten Hauptfläche 64 aus laminiert. Die zweite Al-Schicht 201 bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202, die Ni-Schicht 203, die Pd-Schicht 204 und die Au-Schicht 205.
17B ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 200 gemäß einem dritten Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den mit 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17B hat in dieser Ausführungsform die zweite Hauptflächenelektrode 200 eine laminierte Struktur, die die zweite Al-Schicht 201, die Ti-Schicht 202, die Ni-Schicht 203, die Au-Schicht 205 und die Ag-Schicht 206 enthält. Die Ti-Schicht 202, die Ni-Schicht 203, die Au-Schicht 205 und die Ag-Schicht 206 sind in dieser Reihenfolge von der Seite der zweiten Hauptfläche 64 aus laminiert. Die zweite Al-Schicht 201 bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202, die Ni-Schicht 203, die Au-Schicht 205 und die Ag-Schicht 206.
17C ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 200 gemäß einem vierten Konfigurationsbeispiel. Im Folgenden werden Strukturen, die den mit 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17C hat bei dieser Ausführungsform die zweite Hauptflächenelektrode 200 eine laminierte Struktur, die die zweite Al-Schicht 201, die Ti-Schicht 202, die Ni-Schicht 203 und die Au-Schicht 205 enthält. Die Ti-Schicht 202, die Ni-Schicht 203 und die Au-Schicht 205 sind in dieser Reihenfolge von der Seite der zweiten Hauptfläche 64 aus laminiert. Die zweite Al-Schicht 201 bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202, die Ni-Schicht 203 und die Au-Schicht 205.
17D ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 200 gemäß einem fünften Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den mit 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17D hat bei dieser Ausführungsform die zweite Hauptflächenelektrode 200 eine laminierte Struktur, die die zweite Al-Schicht 201 und die Ti-Schicht 202 enthält. Die Ti-Schicht 202 ist mit der zweiten Hauptfläche 64 verbunden. Die zweite Al-Schicht 201 bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202.
17E ist eine beispielhafte Schnittdarstellung der zweiten Haupt-Flächenelektrode 200 gemäß einem sechsten Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den mit 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17E enthält die zweite Hauptflächenelektrode 200 in dieser Ausführungsform die zweite Al-Schicht 201, die Ti-Schicht 202, die Ni-Schicht 203 und die Au-Schicht 205. Die Ti-Schicht 202, die Ni-Schicht 203 und die Au-Schicht 205 werden in dieser Reihenfolge von der Seite der zweiten Hauptfläche 64 aus laminiert. Die zweite Al-Schicht 201 ist zwischen der Ti-Schicht 202 und der Ni-Schicht 203 angeordnet und bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202.
In diesem Fall hat jede der Pad-Elektroden 190 vorzugsweise eine Zweischichtstruktur, bestehend aus der Ni-Schicht 195 und der Au-Schicht 197, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 150 aus laminiert werden. Die Ni-Schicht 203 und die Au-Schicht 205 der zweiten Hauptflächenelektrode 200 können durch ein Plattierungsverfahren gleichzeitig mit der Ni-Schicht 195 und der Au-Schicht 197 jeder der Pad-Elektroden 190 gebildet werden.
17F ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 200 gemäß einem siebten Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den mit 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17F enthält die zweite Hauptflächenelektrode 200 in dieser Ausführungsform die zweite Al-Schicht 201, die Ti-Schicht 202, die Ni-Schicht 203, die Au-Schicht 205 und die Ag-Schicht 206. Die Ti-Schicht 202, die Ni-Schicht 203, die Au-Schicht 205 und die Ag-Schicht 206 werden in dieser Reihenfolge von der Seite der zweiten Hauptfläche 64 aus laminiert. Die zweite Al-Schicht 201 ist zwischen der Ti-Schicht 202 und der Ni-Schicht 203 angeordnet und bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202.
In diesem Fall hat jede der Pad-Elektroden 190 vorzugsweise die aus der Ni-Schicht 195 und der Au-Schicht 197 bestehende Zweischichtstruktur, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 150 aus laminiert werden. Die Ni-Schicht 203 und die Au-Schicht 205 der zweiten Hauptflächenelektrode 200 können durch das Plattierungsverfahren gleichzeitig mit der Ni-Schicht 195 und der Au-Schicht 197 jeder der Pad-Eektroden 190 gebildet werden.
17G ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 200 gemäß einem achten Konfigurationsbeispiels. Im Folgenden werden die Strukturen, die den mit 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17G enthält die zweite Hauptflächenelektrode 200 in dieser Ausführungsform die zweite Al-Schicht 201, die Ti-Schicht 202, die Ni-Schicht 203, die Pd-Schicht 204, die Au-Schicht 205 und die Ag-Schicht 206. Die Ti-Schicht 202, die Ni-Schicht 203, die Au-Schicht 205 und die Ag-Schicht 206 werden in dieser Reihenfolge von der Seite der zweiten Hauptfläche 64 aus laminiert. Die zweite Al-Schicht 201 ist zwischen der Ti-Schicht 202 und der Ni-Schicht 203 angeordnet und bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202.
In diesem Fall hat jede der Pad-Elektroden 190 vorzugsweise eine dreischichtige Struktur, die aus der Ni-Schicht 195, der Pd-Schicht 196 und der Au-Schicht 197 besteht, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 150 aus laminiert werden. Die Ni-Schicht 203, die Pd-Schicht 204 und die Au-Schicht 205 der zweiten Hauptflächenelektrode 200 können durch ein Plattierungsverfahren gleichzeitig mit der Ni-Schicht 195, der Pd-Schicht 196 und der Au-Schicht 197 von jeder der Pad-Elektroden 190 gebildet werden.
17H ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 200 gemäß einem neunten Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den mit 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17H enthält die zweite Hauptflächenelektrode 200 in dieser Ausführungsform die zweite Al-Schicht 201, die Ti-Schicht 202, die Ni-Schicht 203, die Pd-Schicht 204 und die Au-Schicht 205. Die Ti-Schicht 202, die Ni-Schicht 203, die Pd-Schicht 204 und die Au-Schicht 205 werden in dieser Reihenfolge von der Seite der zweiten Hauptfläche 64 aus laminiert. Die zweite Al-Schicht 201 ist zwischen der Ti-Schicht 202 und der Ni-Schicht 203 angeordnet und bedeckt die zweite Hauptfläche 64 über die Ti-Schicht 202 hinweg.
In diesem Fall hat jede der Pad-Elektroden 190 vorzugsweise die dreischichtige Struktur, bestehend aus der Ni-Schicht 195, der Pd-Schicht 196 und der Au-Schicht 197, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode 150 aus laminiert werden. Die Ni-Schicht 203, die Pd-Schicht 204 und die Au-Schicht 205 der zweiten Hauptflächenelektrode 200 können durch das Plattierungsverfahren gleichzeitig mit der Ni-Schicht 195, der Pd-Schicht 196 und der Au-Schicht 197 von jeder der Pad-Elektroden 190 gebildet werden.
17I ist eine beispielhafte Schnittdarstellung der zweiten Hauptflächenelektrode 200 gemäß einem zehnten Konfigurationsbeispiel. Im Folgenden werden die Strukturen, die den mit 6 bis 16 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und deren Beschreibung weggelassen.
Unter Bezugnahme auf 17I weist die zweite Hauptflächenelektrode 200 in dieser Ausführungsform die zweite Al-Schicht 201 und eine Silizidschicht 207 auf. Die Silizidschicht 207 wird auf der zweiten Hauptfläche 64 gebildet. Die Silizidschicht 207 wird durch Silizidierung gebildet, durch eine metallische Materialschicht, SiC, die von der zweiten Hauptfläche 64 freiliegt. Die Silizidschicht 207 kann mindestens eine der folgenden Schichten enthalten: eine FeSi₂-Schicht, eine NiSi-Schicht, eine NiSi₂-Schicht, eine CoSi₂-Schicht, eine CrSi₂-Schicht, eine WSi₂-Schicht, eine MoSi₂-Schicht, eine MnSi₂-Schicht, eine NbSi₂-Schicht, eine TiSi₂-Schicht und eine VSi₂-Schicht.
Die zweite Al-Schicht 201 bedeckt die zweite Hauptfläche 64 über der Silizidschicht 207. Neben der zweiten Al-Schicht 201 und der Silizidschicht 207 kann die zweite Hauptflächenelektrode 200 mindestens eine von der Ti-Schicht 202, der Ni-Schicht 203, der Pd-Schicht 204, der Au-Schicht 205 und der Ag-Schicht 206 enthalten. Die Reihenfolge der Laminierung der zweiten Al-Schicht 201, der Ti-Schicht 202, der Ni-Schicht 203, der Pd-Schicht 204, der Au-Schicht 205 und der Ag-Schicht 206 ist beliebig. Als eine Struktur, die die Silizidschicht 207 bedeckt, kann die Laminierungsstruktur eines beliebigen der ersten bis zehnten Konfigurationsbeispiele übernommen werden.
18 ist ein Diagramm eines Halbleitergehäuses 211, das das in 1 gezeigte SiC-Halbleiterbauteil 61 enthält. In 18 ist eine interne Struktur des Halbleitergehäuses 211 transparent durch einen Gehäusehauptkörper 212 dargestellt.
Unter Bezugnahme auf 18 ist bei dieser Ausführungsform das Halbleitergehäuse 211 ein TO-220 mit drei Anschlüssen. Das Halbleitergehäuse 211 enthält den Gehäusehauptkörper 212, eine Metallplatte 213, einen ersten Anschluss 214, einen zweiten Anschluss 215, einen dritten Anschluss 216, das SiC-Halbleiterbauteil 61, ein leitendes Bondmaterial 217, einen ersten Anschlussdraht 218 und zweite Anschlussdrähte 219.
Der Gehäusehauptkörper 212 besteht aus einem Formharz. Der Gehäusehauptkörper 212 kann ein Epoxidharz als Beispiel für das Gießharz enthalten. Der Gehäusehauptkörper 212 ist zu einer Form eines rechteckigen Parallelepipeds geformt. Der Gehäusehauptkörper 212 umfasst eine erste Fläche 221 an einer Seite, eine zweite Fläche 222 an einer anderen Seite und vier Seitenflächen 223A, 223B, 223C und 223D, die die erste Fläche 221 und die zweite Fläche 222 verbinden.
Genauer gesagt, die vier Seitenflächen 223A bis 223D schließen die erste Seitenfläche 223A, die zweite Seitenfläche 223B, die dritte Seitenfläche 223C und die vierte Seitenfläche 223D ein. Die erste Seitenfläche 223A und die zweite Seitenfläche 223B liegen einander gegenüber. Die dritte Seitenfläche 223C und die vierte Seitenfläche 223D liegen einander gegenüber.
Die Metallplatte 213 kann mindestens eines der Elemente Fe, Au, Ag, Cu und Al aufweisen. Die Metallplatte 213 kann eine äußere Fläche haben, auf der mindestens einer der folgenden Filme ausgebildet ist: ein Ni-Plattierungsfilm, ein Au-Plattierungsfilm, ein Ag-Plattierungsfilm und ein Cu-Plattierungsfilm. Eine planare Form der Metallplatte 213 ist beliebig. Bei dieser Ausführungsform wird die Metallplatte 213 in der Draufsicht zu einer vierseitigen Form (rechteckige Form) geformt.
Genauer gesagt enthält die Metallplatte 213 integral einen innerhalb des Gehäusehauptkörpers 212 angeordneten Pad-Abschnitt 224 und einen außerhalb des Gehäusehauptkörpers 212 angeordneten Wärmesenke-Abschnitt 225. Der Wärmesenke-Abschnitt 225 kreuzt die zweite seitliche Fläche 223B von dem Pad-Abschnitt 224 und wird außerhalb des Gehäusehauptkörpers 212 geführt. Der Wärmesenke-Abschnitt 225 weist ein Durchgangsloch 225a auf. Das Durchgangsloch 225a ist kreisförmig ausgebildet. Eine planare Fläche des Wärmesenke-Abschnitts 225 kann die planare Fläche des Pad-Abschnitts 224 übersteigen.
In dieser Ausführungsform ist die Metallplatte 213 innerhalb des Gehäusehauptkörpers 212 so angeordnet, dass sie von der zweiten Fläche 222 freiliegt. Die Metallplatte 213 kann stattdessen im Inneren des Gehäusehauptkörpers 212 so angeordnet werden, dass sie von der zweiten Fläche 222 nicht freiliegt.
Der erste Anschluss 214 kann mindestens eines der Elemente Fe, Au, Ag, Cu und Al enthalten. Der erste Anschluss 214 kann eine äußere Fläche haben, auf der mindestens einer der folgenden Filme ausgebildet ist: ein Ni-Plattierungsfilm, ein Au-Plattierungsfilm, ein Ag-Plattierungsfilm und ein Cu-Plattierungsfilm. Der erste Anschluss 214 kreuzt die erste seitliche Fläche 223A von der Innenseite des Gehäusehauptkörpers 212 und wird außerhalb des Gehäusehauptkörpers 212 geführt.
Der erste Anschluss 214 ist in einem mittleren Abschnitt der ersten Seitenfläche 223A in Draufsicht angeordnet. Der erste Anschluss 214 ist in einer Region auf der Seite der ersten Fläche 221 in Bezug auf eine Plattenfläche der Metallplatte 213 angeordnet.
Der erste Anschluss 214 weit einen ersten inneren Endabschnitt 226 auf, einen ersten äußeren Endabschnitt 227 und einen ersten Bandabschnitt 228. Der erste innere Endabschnitt 226 ist mit der Metallplatte 213 im Inneren des Gehäusehauptkörpers 212 verbunden. Der erste äußere Endabschnitt 227 ist außerhalb des Gehäusehauptkörpers 212 angeordnet. Der erste Bandabschnitt 228 erstreckt sich in einer Richtung rechtwinklig zur ersten Seitenfläche 223A zwischen dem ersten inneren Endabschnitt 226 und dem ersten äußeren Endabschnitt 227.
Der zweite Anschluss 215 kann mindestens eines der Elemente Fe, Au, Ag, Cu und Al aufweisen. Der zweite Anschluss 215 kann eine äußere Fläche haben, auf der mindestens einer der folgenden Filme ausgebildet ist: ein Ni-Plattierungsfilm, ein Au-Plattierungsfilm, ein Ag-Plattierungsfilm und ein Cu-Plattierungsfilm. Der zweite Anschluss 215 kreuzt die erste seitliche Fläche 223A von der Innenseite des Gehäusehauptkörpers 212 und wird aus dem Gehäusehauptkörper 212 herausgeführt.
Der zweite Anschluss 215 ist in einer Region auf der Seite der dritten Seitenfläche 223C in einem Abstand („interval“) vom ersten Anschluss 214 in der Draufsicht angeordnet. Der zweite Anschluss 215 ist in einer Region auf der Seite der ersten Fläche 221 in Bezug auf die Plattenfläche der Metallplatte 213 angeordnet.
Der zweite Anschluss 215 weist einen zweiten inneren Endabschnitt 229, einen zweiten äußeren Endabschnitt 230 und einen zweiten Bandabschnitt 231 auf. Der zweite innere Endabschnitt 229 ist innerhalb des Gehäusehauptkörpers 212 in einem Abstand („interval“) von der Metallplatte 213 angeordnet. Der zweite äußere Endabschnitt 230 ist außerhalb des Gehäusehauptkörpers 212 angeordnet. Der zweite Bandabschnitt 231 erstreckt sich in der Richtung orthogonal zur ersten Seitenfläche 223A zwischen dem zweiten inneren Endabschnitt 229 und dem zweiten äußeren Endabschnitt 230.
Der dritte Anschluss 216 kann mindestens eines der Elemente Fe, Au, Ag, Cu und Al enthalten. Der dritte Anschluss 216 kann eine äußere Fläche haben, auf der mindestens einer der folgenden Filme ausgebildet ist: ein Ni-Plattierungsfilm, ein Au-Plattierungsfilm, ein Ag-Plattierungsfilm und ein Cu-Plattierungsfilm. Der dritte Anschluss 216 kreuzt die erste seitliche Fläche 223A von der Innenseite des Gehäusehauptkörpers 212 und wird aus dem Gehäusehauptkörper 212 herausgeführt.
Der dritte Anschluss 216 ist in einer Region an der Seite der vierten Seitenfläche 223D Seite in einem Abstand („interval“) vom ersten Anschluss 214 in Draufsicht angeordnet. Der dritte Anschluss 216 ist in einer Region auf der Seite der ersten Fläche 221 in Bezug auf die Plattenfläche der Metallplatte 213 angeordnet.
Der dritte Anschluss 216 weist einen dritten inneren Endabschnitt 232 auf, einen dritten äußeren Endabschnitt 233 und einen dritten Bandabschnitt 234. Der dritte innere Endabschnitt 232 ist innerhalb des Gehäusehauptkörpers 212 in einem Abstand („interval“) von der Metallplatte 213 angeordnet. Der dritte äußere Endabschnitt 233 ist außerhalb des Gehäusehauptkörpers 212 angeordnet. Der dritte Bandabschnitt 234 erstreckt sich in der Richtung orthogonal zur ersten Seitenfläche 223A zwischen dem dritten inneren Endabschnitt 232 und dem dritten äußeren Endabschnitt 233.
Das SiC-Halbleiterbauteil 61 ist auf dem Pad-Abschnitt 224 der Metallplatte 213 innerhalb des Gehäusehauptkörpers 212 angeordnet. Das leitende Bondmaterial 217 ist zwischen dem SiC-Halbleiterbauteil 61 und dem Pad-Abschnitt 224 angeordnet und bondet die zweite Hauptflächenelektrode 200 des SiC-Halbleiterbauteils 61 an den Pad-Abschnitt 224. Das SiC-Halbleiterbauteil 61 ist dadurch über die Metallplatte 213 elektrisch mit dem ersten Pad-Anschluss 214 verbunden.
Das leitende Bondmaterial 217 kann eine Metallpaste oder Lot sein.Die Metallpaste kann mindestens eines der Elemente Au, Ag und Cu aufweisen. Das leitende Bondmaterial 217 besteht vorzugsweise aus Lot. Das Lot kann ein bleifreies Lot sein. Das Lot kann mindestens eines der folgenden Elemente enthalten: SnAgCu, SnZnBi, SnCu, SnCuNi und SnSbNi.
Der erste Anschlussdraht 218 besteht aus einem Metalldraht (Bonddraht) oder einer Metallklammer. Der Metalldraht kann ein Al-Draht, ein Au-Draht, ein Cu-Draht oder ein Lötdraht sein. Der Lötdraht kann ein bleifreier Lötdraht sein. Der Lötdraht kann mindestens eines der folgenden Elemente enthalten: SnAgCu, SnZnBi, SnCu, SnCuNi und SnSbNi. Die Metallklammer kann eine Al-Klammer, eine Au-Klammer oder eine Cu-Klammer sein. Bei dieser Ausführungsform besteht der erste Anschlussdraht 218 aus einem Lötdraht.
Im Inneren des Gehäusehauptkörpers 212 ist der erste Anschlussdraht 218 mit dem zweiten inneren Endabschnitt 229 des zweiten Anschlusses 215 und der Gate-Pad-Elektrode 191 des SiC-Halbleiterbauteils 61 verbunden. Das SiC-Halbleiterbauteil 61 ist dadurch elektrisch mit dem zweiten Anschluss 215 verbunden.
Obwohl ein Beispiel, in dem ein erster Anschlussdraht 218 mit dem zweiten inneren Endabschnitt 229 und der Gate-Pad-Elektrode 191 verbunden ist, in 18 dargestellt ist, ist die Anzahl der ersten Anschlussdrähte 218 beliebig. Zwei oder mehr erste Anschlussdrähte 218 können an den zweiten inneren Endabschnitt 229 und die Gate-Pad-Elektrode 191 angeschlossen werden.
Die zweiten Anschlussdrähte 219 bestehen jeweils aus einem Metalldraht (Bonddraht) oder einer Metallklammer. Der Metalldraht kann ein Al-Draht, ein Au-Draht, ein Cu-Draht oder ein Lötdraht sein. Der Lötdraht kann ein bleifreier Lötdraht sein. Der Lötdraht kann mindestens einen der folgenden Drähte enthalten: SnAgCu, SnZnBi, SnCu, SnCuNi und SnSbNi. Die Metallklammer kann eine Al-Klammer, eine Au-Klammer oder eine Cu-Klammer sein. Beu dieser Ausführungsform bestehen die zweiten Anschlussdrähte 219 aus Lötdrähten.
Im Inneren des Gehäusehauptkörpers 212 sind die zweiten Anschlussdrähte 219 mit dem dritten inneren Endabschnitt 232 des dritten Anschlusses 216 und der Source-Pad-Elektrode 192 des SiC-Halbleiterbauteils 61 verbunden. Das SiC-Halbleiterbauteil 61 ist dadurch elektrisch mit dem dritten Anschluss 216 verbunden.
Obwohl ein Beispiel, in dem zwei zweite Anschlussdrähte 219 mit dem dritten inneren Endabschnitt 232 und der Source-Pad-Elektrode 192 verbunden sind, in 18 dargestellt ist, ist die Anzahl der zweiten Anschlussdrähte 219 beliebig. Ein oder drei oder mehr zweite Anschlussdrähte 219 können an den zweiten inneren Endabschnitt 232 und die Source-Pad-Elektrode 192 angeschlossen sein.
Das Halbleitergehäuse 211 kann eine andere Konfiguration als TO-220 ausgebildet werden. Das Halbleitergehäuse 211 kann ein SOP (Small Outline Package), ein QFN (Quad für Nicht-Leiter-Gehäuse), ein DFP (Dual Flat Package), ein DIP (Dual Inline Package), ein QFP (Quad Flat Package), ein SIP (Single Inline Package) oder ein SOJ (Small Outline J-leaded Package) sein oder eine der verschiedenen Konfigurationen ähnlich ausgebildet sein.
Wie oben beschrieben, werden bei dem SiC-Halbleiterbauteil 61 die ersten Al-Schichten 161 als erste Pufferschichten gebildet, die die externe Kraft an der ersten Seite der Hauptfläche 63 entspannen („relax“), und die zweite Al-Schicht 201 wird als zweite Pufferschicht gebildet, die die externe Kraft an der zweiten Seite der Hauptfläche 64 entspannt („relaxes“).Dadurch kann eine externe Kraft in einer Richtung, die von der ersten Hauptfläche 63 zur zweiten Hauptfläche 64 gerichtet ist, und eine externe Kraft in einer Richtung, die von der zweiten Hauptfläche 64 zur ersten Hauptfläche 63 gerichtet ist, entspannt („relaxed“) werden.
Als Beispiel können externe Kräfte, die auf den SiC-Chip 62 ausgeübt werden, wenn das SiC-Halbleiterbauteil 61 auf den Pad-Abschnitt 224 der Metallplatte 213 montiert wird, durch die ersten Al-Schichten 161 und die zweite Al-Schicht 201 entspannt („relaxed“) werden. Auch externe Kräfte, die auf den SiC-Chip 62 ausgeübt werden, wenn der erste Anschlussdraht 218 und die zweiten Anschlussdrähte 219 auf die Pad-Elektroden 190 des SiC-Halbleiterbauteils 61 gebondet werden, können durch die ersten Al-Schichten 161 und die zweite Al-Schicht 201 entspannt („relaxed“) werden. Folglich kann die Rissbildung auf dem SiC-Chip 62 unterdrückt werden.
Ferner weist das SiC-Halbleiterbauteil 61 die Pad-Elektroden 190 (Gate-Pad-Elektrode 191 und Source-Pad-Elektrode 192) auf, die extern mit dem ersten Anschlussdraht 218 und den zweiten Anschlussdrähten 219 gebondet sind. Jede der Pad-Elektroden 190 enthält mindestens eine unter der Ni-Schicht 195, der Pd-Schicht 196 und der Au-Schicht 197. Der erste Anschlussdraht 218 und die zweiten Anschlussdrähte 219 können dadurch in geeigneter Weise an die Pad-Elelektroden 190 angeschlossen werden.
Auf der anderen Seite haben Ni, Pd und Au jeweils Elastizitätsmodule (Young's Modulus; Steifigkeitsmodule), die den Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) von Al übersteigen. Daher kann bei einer Struktur mit den Pad-Elektroden 190 eine externe Kraft, die während des Bondens des ersten Anschlussdrahtes 218 und der zweiten Anschlussdrähte 219 aufgebracht wird, nicht angemessen entspannt („relaxed“) werden.
Bei dem SiC-Halbleiterbauteil 61 werden also die ersten Al-Schichten 161, die Al enthalten, zwischen dem SiC-Chip 62 und den Pad-Elektroden 190 angeordnet. Durch die ersten Al-Schichten 161 kann eine externe Kraft, die auf den SiC-Chip 62 ausgeübt wird, von der ersten Hauptfläche 63 aus entspannt („relaxed“) werden, indem die Dämpfungseigenschaft von Al genutzt wird, das einen vergleichsweise kleinen Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) hat. Der erste Anschlussdraht 218 und die zweiten Anschlussdrähte 219 können so in geeigneter Weise mit den Pad-Elektroden 190 verbunden werden und gleichzeitig kann die Rissbildung auf dem SiC-Chip 62 unterdrückt werden.
Auch weist das SiC-Halbleiterbauteil 61 zusätzlich zur zweiten Al-Schicht 201 die zweite Hauptflächenelektrode 200 auf, die die eine oder die Vielzahl der Elektrodenschichten aus einem metallischen Material aufweist, das sich von der zweiten Al-Schicht 201 unterscheidet. Die eine oder die Vielzahl der Elektrodenschichten schließen mindestens eine von der Ti-Schicht 202, der Ni-Schicht 203, der Pd-Schicht 204, der Au-Schicht 205 und der Ag-Schicht 206 ein. Dadurch kann die Haftkraft des leitenden Bondematerials 217 an der zweiten Hauptflächenelektrode 200 entsprechend erhöht werden. Folglich kann das SiC-Halbleiterbauteil 61 in geeigneter Weise auf dem Pad-Abschnitt 224 der Metallplatte 213 montiert werden.
Auf der anderen Seite haben Ti, Ni, Pd, Au und Ag jeweils Elastizitätsmodule (Young's Modulus; Steifigkeitsmodule), die den Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) von Al übersteigen. Daher kann bei einer Struktur, bei der die zweite Hauptflächenelektrode 200 mindestens eine der Ti-Schicht 202, der Ni-Schicht 203, der Pd-Schicht 204, der Au-Schicht 205 und der Ag-Schicht 206 enthält, eine externe Kraft, die während der Montage des SiC-Halbleiterbauteils 61 oder des Bondens des ersten Anschlussdrahts 218 und der zweiten Anschlussdrähte 219 ausgeübt wird, nicht angemessen entspannt („relaxed“) werden.
So wird mit dem SiC-Halbleiterbauteil 61 die zweite Hauptflächenelektrode 200 gebildet, die die zweite Al-Schicht 201 zusätzlich zu der mindestens einen von der Ti-Schicht 202, der Ni-Schicht 203, der Pd-Schicht 204, der Au-Schicht 205 und der Ag-Schicht 206 enthält. Durch die zweite Al-Schicht 201 kann eine externe Kraft, die auf den SiC-Chip 62 ausgeübt wird, von der Seite der zweiten Hauptfläche 64 unter Verwendung der Dämpfungseigenschaft von Al, das einen vergleichsweise kleinen Elastizitätsmodul (Young's Modulus; Steifigkeitsmodul) hat, entspannt („relaxed“) werden. Das SiC-Halbleiterbauteil 61 kann so auf dem Pad-Abschnitt 224 entsprechend montiert werden und gleichzeitig kann die Rissbildung auf dem SiC-Chip 62 unterdrückt werden.
Die bevorzugten Ausführungsformen der vorliegenden Erfindung können in auch anderen Ausführungsformen implementiert werden.
Mit der ersten oben beschriebenen bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die Isolierschicht 17 die laminierte Struktur aufweist, die die Passivierungsschicht 19 und die Harzschicht 20 umfasst. Die Isolierschicht 17 kann jedoch stattdessen eine einschichtige Struktur aufweisen, die aus der Passivierungsschicht 19 oder der Harzschicht 20 besteht.
Mit der ersten oben beschriebenen bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem eine SBD als Beispiel für eine Diode gebildet wird. Anstelle der n-Typ-Diodenregion 10 kann jedoch auch eine p-Typ-Diodenregion 10 gebildet werden. In diesem Fall kann anstelle der SBD eine pn-Übergangsdiode vorgesehen werden.
Mit der zweiten oben beschriebenen bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die Isolierschicht 170 die laminierte Struktur aufweist, die die Passivierungsschicht 174 und die Harzschicht 175 umfasst. Die Isolierschicht 170 kann jedoch stattdessen eine einschichtige Struktur aufweisen, die aus der Passivierungsschicht 174 oder der Harzschicht 175 besteht.
Mit der zweiten oben beschriebenen bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die Gate-Elektroden 80 und die Gate-Verdrahtung 85 gebildet werden, die das mit der p-Typ-Verunreinigung dotierte p-Typ-Polysilizium enthalten. Wenn jedoch die Erhöhung der Gate-Schwellenspannung Vth nicht betont wird, können die Gate-Elektroden 80 und die Gate-Verdrahtung 85 anstelle des p-Typ-Polysiliziums oder zusätzlich zum p-Typ-Polysilizium ein n-Typ-Polysilizium enthalten, das mit einer n-Typ-Verunreinigung dotiert ist.
In diesem Fall kann die Niedrigwiderstand-Schicht 86 durch Silizidierung eines metallischen Materials gebildet werden, wobei die Abschnitte der Gate-Elektroden 80 (n-Typ-Polysilizium) die Abschnitte der Flächenschicht bilden. Das heißt, die Niedrigwiderstand-Schicht 86 kann ein n-Typ-Polyzid enthalten. Mit einer solchen Struktur kann eine Verringerung des Gate-Widerstands erreicht werden.
Mit der zweiten oben beschriebenen bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem ein MISFET als Beispiel für einen Transistor vom isolierten Gate-Typ gebildet wird. Anstelle der Drain-Region 68 vom n⁺-Typ kann jedoch auch eine Kollektorregion vom p⁺-Typ verwendet werden. Mit dieser Struktur kann ein IGBT (Bipolartransistor mit isoliertem Gate) anstelle eines MISFETs vorgesehen werden. In diesem Fall wird in der zweiten oben beschriebenen bevorzugten Ausführungsform die „Source“ des MISFET durch einen „Emitter“ des IGBTs und der „Drain“ des MISFET durch einen „Kollektor“ des IGBTs ersetzt.
Bei jeder der oben beschriebenen bevorzugten Ausführungsformen kann eine Struktur verwendet werden, mit der die Leitfähigkeitstypen der jeweiligen Halbleiterabschnitte invertiert werden. Das heißt, ein Abschnitt vom p-Typ kann als n-Typ und ein Abschnitt vom n-Typ als p-Typ ausgeführt werden.
Beispiele für Merkmale, die der vorliegenden Beschreibung und den Zeichnungen entnommen wurden, sind unten angegeben.
In einem Post-Prozess (Montageprozess) werden verschiedene externe Kräfte auf ein Halbleiterbauteil ausgeübt. Zum Beispiel wird bei der Montage des Halbleiterbauteils eine Montagevorrichtung mit einer Saugdüse verwendet. Nachdem das Halbleiterbauelement in einem von der Saugdüse angesaugten Zustand auf ein Anschlussobjekt übertragen wurde, wird es auf einen Abschnitt des Anschlussobjekts gedrückt. Bei diesem Verfahren werden eine von der Saugdüse auf das Anschlussobjekt gerichtete externe Kraft und eine vom Anschlussobjekt auf die Saugdüse gerichtete externe Kraft auf das Halbleiterbauteil ausgeübt.
Außerdem wird nach der Montage des Halbleiterbauteils ein Anschlussdraht durch eine Kapillare auf eine Pad-Elektrode gepresst. Bei diesem Verfahren werden eine von der Kapillare auf das Anschlussobjekt gerichtete externe Kraft und eine vom Anschlussobjekt auf die Kapillare gerichtete externe Kraft auf das Halbleiterbauteil aufgebracht. Wenn eine externe Kraft, die die Festigkeit eines Chips übersteigt, auf das Halbleiterbauteil ausgeübt wird, werden Risse im Chip erzeugt. Im Folgenden wird ein Halbleiterbauteil bereitgestellt, mit dem eine externe Kraft entspannt („relaxed“) werden kann.
[A1] Halbleiterbauteil mit einem Chip mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite, einer ersten Hauptflächenelektrode, die eine erste Al-Schicht aufweist und die auf der ersten Hauptfläche ausgebildet ist, einer Pad-Elektrode, die auf der ersten Hauptflächenelektrode ausgebildet ist und die mit einem Anschlussdraht verbunden werden soll, und einer zweiten Hauptflächenelektrode, die eine zweite Al-Schicht aufweist und die auf der zweiten Hauptfläche ausgebildet ist.
Gemäß diesem Halbleiterbauteil ist die erste Al-Schicht als eine erste Pufferschicht ausgebildet, die eine externe Kraft an der ersten Hauptflächenseite entspannt („relaxes“), und die zweite Al-Schicht ist als eine zweite Pufferschicht ausgebildet, die eine externe Kraft an der zweiten Hauptflächenseite entspannt („relaxes“). Dadurch kann eine externe Kraft in einer Richtung, die von der ersten Hauptfläche zur zweiten Hauptfläche gerichtet ist, und eine externe Kraft in einer Richtung, die von der zweiten Hauptfläche zur ersten Hauptfläche gerichtet ist, entspannt („relaxed“) werden.
[A2] Halbleiterbauteil gemäß A1, das ferner eine isolierende Schicht aufweist, die die erste Hauptflächenelektrode auf der ersten Fläche bedeckt und eine Pad-Öffnung aufweist, die einen Abschnitt der ersten Hauptflächenelektrode freilegt, wobei die Pad-Elektrode auf der ersten Hauptflächenelektrode innerhalb der Pad-Öffnung ausgebildet ist.
[A3] Das Halbleiterbauteil gemäß A2, wobei der Chip eine Seitenfläche hat, die die erste Hauptfläche und die zweite Hauptfläche verbindet, und die isolierende Schicht einen Umfangsrand hat, die in einem Abstand („interval“) von der Seitenfläche auf der ersten Hauptfläche gebildet ist.
[A4] Das Halbleiterbauteil gemäß A2 oder A3, wobei die Isolierschicht eine Harzschicht aufweist.
[A5] Das Halbleiterbauteil gemäß einem von A1 bis A4, wobei die Pad-Elektrode ein Metallmaterial aufweist, das sich von der ersten Hauptflächenelektrode unterscheidet.
[A6] Das Halbleiterbauteil gemäß einem von A1 bis A5, wobei die Pad-Elektrode mindestens eine von einer Ni-Schicht, einer Pd-Schicht und einer Au-Schicht enthält.
[A7] Das Halbleiterbauteil gemäß einem von A1 bis A6, wobei die Pad-Elektrode eine Ni-Schicht und eine Au-Schicht enthält, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode aus laminiert sind.
[A8] Das Halbleiterbauteil gemäß einem von A1 bis A7, wobei die Pad-Elektrode eine Ni-Schicht, eine Pd-Schicht und eine Au-Schicht enthält, die in dieser Reihenfolge von der ersten Seite der Hauptflächenelektrode aus laminiert sind.
[A9] Das Halbleiterbauteil gemäß einem von A1 bis A8, wobei die zweite Hauptflächenelektrode eine oder eine Vielzahl von Elektrodenschichten aufweist, die aus einem Metallmaterial bestehen, das sich von der zweiten Al-Schicht unterscheidet, und die zweite Al-Schicht die eine oder die Vielzahl der Elektrodenschichten bedeckt.
[A10] Das Halbleiterbauteil gemäß A9, wobei die eine oder mehrere Elektrodenschichten mindestens eine von einer Ti-Schicht, einer Ni-Schicht, einer Pd-Schicht, einer Au-Schicht und einer Ag-Schicht aufweisen.
[A11] Das Halbleiterbauteil gemäß A9 oder A10, wobei die eine oder mehrere Elektrodenschichten eine ohmsche Elektrodenschicht aufweisen, die einen ohmschen Kontakt mit mindestens der zweiten Hauptfläche bildet, und die zweite Al-Schicht mindestens die ohmsche Elektrodenschicht bedeckt.
[A12] Das Halbleiterbauteil gemäß einem von A1 bis A11, wobei die zweite Al-Schicht eine geringere Dicke als die erste Al-Schicht aufweist.
[A13] Das Halbleiterbauteil gemäß einem von A1 bis A12, wobei die zweite Al-Schicht mindestens eine von einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht aufweist.
[A14] Das Halbleiterbauteil gemäß einem von A1 bis A13, wobei die zweite Al-Schicht aus einer reinen Al-Schicht besteht.
[A15] Das Halbleiterbauteil gemäß einem von A1 bis A14, wobei die erste Al-Schicht mindestens eine Schicht aus einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht aufweist.
[A16] Halbleiterbauteil gemäß einem von A1 bis A15, das ferner eine auf der ersten Hauptfläche gebildete Diode aufweist, wobei die erste Hauptflächenelektrode eine Anodenelektrode bildet, die elektrisch mit einer Anode der Diode verbunden ist, und die zweite Hauptflächenelektrode eine Kathodenelektrode bildet, die elektrisch mit einer Kathodenelektrode verbunden ist.
[A17] Das Halbleiterbauteil gemäß einem von A1 bis A16, das ferner einen MISFET aufweist, der auf der ersten Hauptfläche gebildet ist, und wobei die erste Hauptflächenelektrode eine Gate-Hauptflächenelektrode, die elektrisch mit einem Gate des MISFET verbunden ist, und eine Source-Hauptflächenelektrode, die elektrisch mit einer Source des MISFET verbunden ist, aufweist, wobei die Pad-Elektrode eine Gate-Pad-Elektrode, die auf der Gate-Hauptflächenelektrode gebildet ist, und eine Source-Pad-Elektrode, die auf der Source-Hauptflächenelektrode gebildet ist, aufweist, und wobei die zweite Hauptflächenelektrode eine Drain-Elektrode bildet, die elektrisch mit einem Drain des MISFET verbunden ist.
[A18] Das Halbleiterbauteil gemäß einem von A1 bis A17, wobei der Chip eine laminierte Struktur hat, die ein Halbleitersubstrat und eine Epitaxialschicht enthält, die in dieser Reihenfolge von der zweiten Hauptflächenseite zur ersten Hauptflächenseite hin laminiert sind.
[A19] Das Halbleiterbauteil gemäß einem von A1 bis A18, wobei die Dicke des Chips nicht mehr als 300 beträgt µm.
[A20] Das Halbleiterbauteil gemäß einem von A1 bis A19, wobei der Chip aus einem SiC-Chip besteht, der aus einem SiC-Monokristall gebildet ist.
Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung Nr. 2019-080227, die am 19. April 2019 beim japanischen Patentamt eingereicht wurde, wobei der gesamte Offenbarungsinhalt dieser Anmeldung vorliegend durch Bezugnahme enthalten ist. Obwohl bevorzugte Ausführungsformen der vorliegenden Erfindung im Detail beschrieben wurden, handelt es sich dabei lediglich um spezifische Beispiele, die zur Verdeutlichung des technischen Inhalts der vorliegenden Erfindung dienen, und die vorliegende Erfindung sollte nicht so ausgelegt werden, dass sie auf diese spezifischen Beispiele beschränkt ist, und der Schutzbereich der vorliegenden Erfindung ist nur durch die beigefügten Ansprüche beschränkt.
Bezugszeichenliste

1: SiC-Halbleiterbauteil
2: SiC-Chip
3: erste Hauptfläche
4: zweite Hauptfläche
5A: erste Seitenfläche
5B: zweite Seitenfläche
5C: dritte Seitenfläche
5D: vierte Seitenfläche
6: SiC-Halbleitersubstrat
7: SiC-Epitaxialschicht
14: erste Hauptflächenelektrode
16: erste Al-Schicht
17: Isolierschicht
18: Pad-Öffnung
20: Harz-Schicht
23: Pad-Elektrode
25: Ni-Schicht
26: Pd-Schicht
27: Au-Schicht
31: zweite Hauptflächenelektrode
32: zweite Al-Schicht
33: Ti-Schicht
34: Ni-Schicht
35: Pd-Schicht
36: Au-Schicht
37: Ag-Schicht
61: SiC-Halbleiterbauteil
62: SiC-Chip
63: erste Hauptfläche
64: zweite Hauptfläche
65A: erste Seitenfläche
65B: zweite Seitenfläche
65C: dritte Seitenfläche
65D: vierte Seitenfläche
66: SiC-Halbleitersubstrat
67: SiC-Epitaxialschicht
150: erste Hauptflächenelektrode
151: Gate-Hauptflächenelektrode
152: Source-Hauptflächenelektrode
161: erste Al-Schicht
170: Isolierschicht
171: Pad-Öffnung
172: Gate-Pad-Öffnung
173: Source-Pad-Öffnung
175: Harz-Schicht
190: Pad-Elektrode
191: Gate-Pad-Elektrode
192: Source-Pad-Elektrode
195: Ni-Schicht
196: Pd Schicht
197: Au-Schicht
200: zweite Hauptflächenelektrode
201: zweite Al-Schicht
202: Ti-Schicht
203: Ni-Schicht
204: Pd-Schicht
205: Au-Schicht
206: Ag-Schicht

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2015207780 [0003]

Claims

SiC-Halbleiterbauteil, mit: einem SiC-Chip mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite; eine erste Hauptflächenelektrode, die eine erste Al-Schicht aufweist und die auf der ersten Hauptfläche ausgebildet ist; eine Pad-Elektrode, die auf der ersten Hauptflächenelektrode ausgebildet ist und die mit einem Leitungsdraht zu verbinden ist; und eine zweite Hauptflächenelektrode, die eine zweite Al-Schicht aufweist und die auf der zweiten Hauptfläche ausgebildet ist.
SiC-Halbleiterbauteil nach Anspruch 1, das ferner aufweist: eine Isolierschicht, die die erste Hauptflächenelektrode auf der ersten Hauptfläche bedeckt und eine Pad-Öffnung aufweist, die einen Abschnitt der ersten Hauptflächenelektrode freilegt; und wobei die Pad-elektrode auf der ersten Hauptflächenelektrode innerhalb der Pad-Öffnung ausgebildet ist.
SiC-Halbleiterbauteil nach Anspruch 2, wobei der SiC-Chip eine Seitenfläche hat, die die erste Hauptfläche mit der zweiten Hauptfläche verbindet und die Isolierschicht einen Umlaufrand hat, der in einem Abstand von der Seitenfläche auf der ersten Hauptfläche ausgebildet ist.
SiC-Halbleiterbauteil nach Anspruch 2 oder 3, wobei die Isolierschicht eine Harzschicht aufweist.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 4, wobei die Pad-Elektrode ein Metallmaterial aufweist, das sich von der ersten Hauptflächenelektrode unterscheidet.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 5, wobei die Pad-Elektrode mindestens eine Ni-Schicht, eine Pd-Schicht oder eine Au-Schicht aufweist.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 6, wobei die Pad-Elektrode eine Ni-Schicht und eine Au-Schicht enthält, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode aus laminiert sind.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 7, wobei die Pad-Elektrode eine Ni-Schicht, eine Pd-Schicht und eine Au-Schicht enthält, die in dieser Reihenfolge von der Seite der ersten Hauptflächenelektrode aus laminiert sind.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 8, wobei die zweite Hauptflächenelektrode eine oder eine Vielzahl von Elektrodenschichten enthält, die aus einem metallischen Material bestehen, das sich von der zweiten Al-Schicht unterscheidet, und die zweite Al-Schicht die eine oder die Vielzahl von Elektrodenschichten bedeckt.
SiC-Halbleiterbauteil nach Anspruch 9, wobei die eine oder die Vielzahl von Elektrodenschichten mindestens eine von einer Ti-Schicht, einer Ni-Schicht, einer Pd-Schicht, einer Au-Schicht und einer Ag-Schicht aufweisen.
SiC-Halbleiterbauteil nach Anspruch 9 oder 10, wobei die eine oder die Vielzahl von Elektrodenschichten eine ohmsche Elektrodenschicht aufweisen, die einen ohmschen Kontakt mit mindestens der zweiten Hauptfläche bildet, und die zweite Al-Schicht mindestens die ohmsche Elektrodenschicht bedeckt.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 11, wobei die zweite Al-Schicht eine geringere Dicke als die erste Al-Schicht aufweist.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 12, wobei die zweite Al-Schicht mindestens eine Schicht aus einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht aufweist.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 13, wobei die zweite Al-Schicht aus einer reinen Al-Schicht besteht.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 14, wobei die erste Al-Schicht mindestens eine aus einer von einer reinen Al-Schicht, einer AlSi-Legierungsschicht, einer AlCu-Legierungsschicht und einer AlSiCu-Legierungsschicht aufweist.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 15, das ferner aufweist: eine auf der ersten Hauptfläche gebildete Diode; und wobei die erste Hauptflächenelektrode eine Anodenelektrode bildet, die elektrisch mit einer Anode der Diode verbunden ist, und die zweite Hauptflächenelektrode eine Kathodenelektrode bildet, die elektrisch mit einer Kathodenelektrode verbunden ist.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 16, das ferner aufweist: einen auf der ersten Hauptfläche gebildeten MISFET; und wobei die erste Hauptflächenelektrode eine Gate-Hauptflächenelektrode, die elektrisch mit einem Gate des MISFET verbunden ist, und eine Source-Hauptflächenelektrode, die elektrisch mit einer Source des MISFET verbunden ist, aufweist, die Pad-Elektrode eine Gate-Pad-Elektrode aufweist, die auf der Gate-Hauptflächenelektrode ausgebildet ist, und eine Source-Pad-Elektrode, die auf der Source-Hauptflächenelektrode ausgebildet ist, und die zweite Hauptflächenelektrode eine Drain-Elektrode bildet, die elektrisch mit einem Drain des MISFET verbunden ist.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 17, wobei der SiC-Chip eine laminierte Struktur aufweist, die ein SiC-Halbleitersubstrat und eine SiC-Epitaxialschicht enthält, die in dieser Reihenfolge von der zweiten Hauptflächenseite zur ersten Hauptflächenseite hin laminiert sind.
SiC-Halbleiterbauteil nach einem der Ansprüche 1 bis 18, wobei die Dicke des SiC-Chips nicht mehr als 300 µm beträgt.