DE212019000150U1 - SiC semiconductor component - Google Patents

SiC semiconductor component Download PDF

Info

Publication number
DE212019000150U1
DE212019000150U1 DE212019000150.5U DE212019000150U DE212019000150U1 DE 212019000150 U1 DE212019000150 U1 DE 212019000150U1 DE 212019000150 U DE212019000150 U DE 212019000150U DE 212019000150 U1 DE212019000150 U1 DE 212019000150U1
Authority
DE
Germany
Prior art keywords
sic semiconductor
layer
region
sic
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212019000150.5U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018-151454 priority Critical
Priority to JP2018-151453 priority
Priority to JP2018151453A priority patent/JP6630411B1/ja
Priority to JP2018151454A priority patent/JP6664446B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to PCT/JP2019/031451 priority patent/WO2020032190A1/ja
Publication of DE212019000150U1 publication Critical patent/DE212019000150U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors

Abstract

SiC-Halbleiterbauteil, mit:
einer SiC-Halbleiterschicht, die eine laminierte Struktur mit einem SiC-Halbleitersubstrat und einer SiC-Epitaxialschicht aufweist und die eine Bauteiloberfläche aufweist, die durch die SiC-Epitaxialschicht gebildet ist;
einer modifizierten Schicht, die modifiziert ist, so dass sie eine Eigenschaft hat, die sich von einem SiC-Monokristall unterscheidet, und die auf einem Abschnitt, der aus dem SiC-Halbleitersubstrat aufgebaut ist, in einer Seitenfläche der SiC-Halbleiterschicht gebildet ist, derart, dass die SiC-Epitaxialschicht freigelegt ist; und
einer Isolierschicht, die die Bauteiloberfläche bedeckt.
Figure DE212019000150U1_0000
SiC semiconductor component, with:
a SiC semiconductor layer which has a laminated structure with a SiC semiconductor substrate and an SiC epitaxial layer and which has a component surface formed by the SiC epitaxial layer;
a modified layer that is modified to have a property different from a SiC single crystal and that is formed on a portion composed of the SiC semiconductor substrate in a side surface of the SiC semiconductor layer, such that the SiC epitaxial layer is exposed; and
an insulating layer that covers the component surface.

Description

  • Technisches GebietTechnical area
  • Die vorliegende Erfindung betrifft ein SiC-Halbleiterbauteil.The present invention relates to a SiC semiconductor component.
  • Stand der TechnikState of the art
  • In den letzten Jahren hat ein Verfahren zum Verarbeiten eines SiC-Halbleiterwafers Aufmerksamkeit erlangt, das als „Stealth-Trennverfahren“ („stealth dicing Verfahren“) bezeichnet wird. Bei dem Stealth-Trennverfahren wird, und zwar nachdem Laserlicht selektiv auf den SiC-Halbleiterwafer abgestrahlt wird, der SiC-Halbleiterwafer entlang jenes Abschnittes geschnitten, der mit dem Laserlicht bestrahlt worden ist. Gemäß diesem Verfahren kann der SiC-Halbleiterwafer, der eine vergleichsweise hohe Härte hat, ohne ein Schneidelement wie ein Trennblatt („dicing blade“), etc. geschnitten werden, und daher kann eine Herstellungszeit verkürzt werden.In recent years, a method of processing a SiC semiconductor wafer called a "stealth dicing method" has been attracting attention. In the stealth dicing method, after laser light is selectively irradiated onto the SiC semiconductor wafer, the SiC semiconductor wafer is cut along the portion that has been irradiated with the laser light. According to this method, the SiC semiconductor wafer, which has a comparatively high hardness, can be cut without a cutting member such as a dicing blade, etc., and therefore a manufacturing time can be shortened.
  • Patentliteratur 1 offenbart ein Verfahren zum Herstellen eines SiC-Halbleiterbauteils, das das Stealth-Trennverfahren verwendet. Bei dem Herstellungsverfahren der Patentliteratur 1 wird eine Vielzahl von SiC-Halbleiterschichten von dem SiC-Halbleiterwafer, der einen vorbestimmten Off-Winkel („off angle“) hat, ausgeschnitten. Zwei Seitenflächen, die die zu a-Ebenen eines SiC-Monokristalls in der SiC-Halbleiterschicht weisen, werden geneigte Flächen, die entlang einer c-Achse des SiC-Monokristalls orientiert sind.Patent Literature 1 discloses a method of manufacturing a SiC semiconductor device using the stealth dicing method. In the manufacturing method of Patent Literature 1, a plurality of SiC semiconductor layers are cut out from the SiC semiconductor wafer having a predetermined off angle. Two side faces that face to a planes of a SiC monocrystal in the SiC semiconductor layer become inclined faces that are oriented along a c axis of the SiC monocrystal.
  • ZitatlisteList of quotes
  • PatentliteraturPatent literature
  • Patentliteratur 1: Japanische Patentanmeldung mit der Veröffentlichungsnr. 2016-207908 Patent Literature 1: Japanese Patent Application Publication No. 2016-207908
  • Überblick über die ErfindungOverview of the invention
  • Technisches ProblemTechnical problem
  • Das SiC-Halbleiterbauteil wird unter Verwendung einer Halbleiter-Montagevorrichtung an einem Verbindungsobjekt montiert, wie einem Anschlussrahmen („lead frame“) oder einem Lager- bzw. Montagesubstrat, etc. Ein Schritt des Übertragens des SiC-Halbleiterbauteils wird in der Halbleiter-Montagevorrichtung beispielsweise durch eine Abhebe- bzw. Aufnahme-Düse („pickup- nozzle“) durchgeführt, die eine Hauptfläche der SiC-Halbleiterschicht ansaugt und hält. Bei dem SiC-Halbleiterbauteil gemäß Patentliteratur 1 kann der Saugvorgang durch die Aufnahme-Düse bzw. das Aufnahmemundstück aufgrund der geneigten Fläche der SiC-Halbleiterschicht behindert werden und ein Aufnahmefehler kann auftreten.The SiC semiconductor device is mounted on an interconnection object such as a lead frame or a mounting substrate, etc. using a semiconductor mounting device. A step of transferring the SiC semiconductor device is performed in the semiconductor mounting device, for example carried out by a pick-up nozzle, which sucks in and holds a main area of the SiC semiconductor layer. In the SiC semiconductor component according to Patent Literature 1, the suction process through the receiving nozzle or the receiving nozzle may be hindered due to the inclined surface of the SiC semiconductor layer and a receiving error may occur.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein SiC-Halbleiterbauteil bereit, das es ermöglicht, dass in einer Halbleiter-Montagevorrichtung ein Aufnahmefehler unterdrückt werden kann.A preferred embodiment of the present invention provides a SiC semiconductor device that enables a pick-up error in a semiconductor mounting device to be suppressed.
  • Lösung für das ProblemSolution to the problem
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein SiC-Halbleiterbauteil bereit, mit einer SiC-Halbleiterschicht, die einen SiC-Monokristall aufweist, der aus einem hexagonalen Kristall gebildet ist und der eine erste Hauptfläche als eine Bauteilfläche aufweist, die zu einer c-Ebene des SiC-Monokristalls weist und einen Off-Winkel hat, der in Bezug auf die c-Ebene geneigt ist, die eine zweite Hauptfläche auf einer Seite gegenüberliegend der ersten Hauptfläche und eine Seitenfläche aufweist, die zu einer a-Ebene des SiC-Monokristalls weist und einen Winkel kleiner als der Off-Winkel in Bezug auf eine Normale auf die erste Hauptfläche hat, wenn die Normale 0° beträgt.A preferred embodiment of the present invention provides a SiC semiconductor device with a SiC semiconductor layer which has a SiC monocrystal which is formed from a hexagonal crystal and which has a first main surface as a device surface that leads to a c-plane of the SiC monocrystal and has an off angle inclined with respect to the c-plane, which has a second main surface on a side opposite to the first main surface and a side surface facing to an a-plane of the SiC monocrystal and has an angle smaller than the off angle with respect to a normal to the first main surface when the normal is 0 °.
  • Gemäß diesem SiC-Halbleiterbauteil, kann ein Aufnahmefehler („pickup error“) in einer Halbleiter-Montagevorrichtung unterdrückt werden.According to this SiC semiconductor component, a pickup error in a semiconductor mounting device can be suppressed.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung stellt ein SiC-Halbleiterbauteil bereit, mit einer SiC-Halbleiterschicht, die einen SiC-Monokristall beinhaltet, der aus einem hexagonalen Kristall gebildet ist und der eine erste Hauptfläche als eine Bauteilfläche aufweist, die zu einer c-Ebene des SiC-Monokristalls weist und einen Off-Winkel hat, der in Bezug auf die c-Ebene geneigt ist, die eine zweite Hauptfläche auf einer Seite gegenüberliegend der ersten Hauptfläche und eine Seitenfläche aufweist, die zu einer a-Ebene des SiC-Monokristalls weist und einen geneigten Abschnitt hat, der von einer Normalen auf die erste Hauptfläche in eine Richtung einer entgegengesetzten bzw. gegenüberliegenden Seite in Bezug auf eine c-Achse des SiC-Monokristalls geneigt ist.A preferred embodiment of the present invention provides a SiC semiconductor device with a SiC semiconductor layer that includes a SiC monocrystal that is formed from a hexagonal crystal and that has a first main surface as a device surface that leads to a c-plane of the SiC monocrystal and has an off angle inclined with respect to the c-plane, which has a second main surface on a side opposite to the first main surface and a side surface facing to an a-plane of the SiC monocrystal and has an inclined portion inclined from a normal to the first main surface in a direction of an opposite side with respect to a c-axis of the SiC single crystal.
  • Gemäß diesem SiC-Halbleiterbauteil ermöglicht der geneigte Abschnitt, der in die Richtung hin zu der gegenüberliegenden Seite in Bezug auf die c-Achse geneigt ist, und zwar in der Seitenfläche der SiC-Halbleiterschicht, eine Reduktion eines Bildungsbereiches bzw. Ausbildungsbereiches einer geneigten Fläche, die sich entlang der c-Achse erstreckt. Ein Aufnahmefehler in einer Halbleiter-Montagevorrichtung kann hierdurch unterdrückt bzw. verhindert werden.According to this SiC semiconductor device, the inclined portion inclined in the direction toward the opposite side with respect to the c-axis in the side surface of the SiC semiconductor layer enables a reduction of a formation area of an inclined surface, which extends along the c-axis. A pick-up error in a semiconductor mounting device can thereby be suppressed or prevented.
  • Die oben genannten als auch weitere Aufgaben, Merkmale und Wirkungen der vorliegenden Erfindung ergeben sich deutlicher durch die nachstehende Beschreibung der bevorzugten Ausführungsformen, und zwar unter Bezugnahme auf die beigefügte Zeichnung.The above as well as other tasks, features and effects of the present The invention will become more apparent from the following description of the preferred embodiments, with reference to the accompanying drawings.
  • FigurenlisteFigure list
    • [1] 1 ist ein Diagramm einer Einheitszelle eines 4H-SiC-Monokristalls, die auf bevorzugte Ausführungsformen der vorliegenden Erfindung anzuwenden ist.[ 1 ] 1 Fig. 13 is a unit cell diagram of 4H-SiC monocrystal applicable to preferred embodiments of the present invention.
    • [2] 2 ist eine Draufsicht einer Siliciumebene der Einheitszelle, die in 1 gezeigt ist.[ 2 ] 2 FIG. 13 is a plan view of a silicon plane of the unit cell shown in FIG 1 is shown.
    • [3] 3 ist eine perspektivische Ansicht, betrachtet aus einem Winkel, eines SiC-Halbleiterbauteils gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung und ist eine perspektivische Ansicht, die ein erstes Konfigurationsbeispiel von modifizierten Linien bzw, Leitungen bzw. Zeilen („modified lines“) zeigt.[ 3 ] 3 Fig. 13 is a perspective view, viewed from an angle, of a SiC semiconductor device according to a first preferred embodiment of the present invention, and is a perspective view showing a first configuration example of modified lines.
    • [4] 4 ist eine perspektivische Ansicht bei einer Betrachtung aus einem weiteren Winkel des SiC-Halbleiterbauteils, das in 3 gezeigt ist.[ 4th ] 4th FIG. 13 is a perspective view when viewed from a further angle of the SiC semiconductor device shown in FIG 3 is shown.
    • [5] 5 ist eine vergrößerte Ansicht einer Region V, die in 3 gezeigt ist.[ 5 ] 5 Fig. 3 is an enlarged view of a region V , in the 3 is shown.
    • [6] 6 ist eine vergrößerte Ansicht einer Region VI, die in 3 gezeigt ist.[ 6th ] 6th Fig. 3 is an enlarged view of a region VI , in the 3 is shown.
    • [7] 7 ist eine Draufsicht des SiC-Halbleiterbauteils, das in 3 gezeigt ist.[ 7th ] 7th FIG. 13 is a plan view of the SiC semiconductor device shown in FIG 3 is shown.
    • [8] 8 ist eine Schnittansicht entlang einer Linie VIII-VIII, die in 7 gezeigt ist.[ 8th ] 8th FIG. 8 is a sectional view taken along a line VIII-VIII shown in FIG 7th is shown.
    • [9] 9 ist eine perspektivische Ansicht, die einen SiC-Halbleiterwafer zeigt, der beim Herstellen des SiC-Halbleiterbauteils verwendet wird, das in 3 gezeigt ist.[ 9 ] 9 FIG. 13 is a perspective view showing a SiC semiconductor wafer used in manufacturing the SiC semiconductor device shown in FIG 3 is shown.
    • [10A] 10A ist eine Schnittansicht) eines Beispiels eines Verfahrens zum Herstellen des SiC-Halbleiterbauteils, das in 3 gezeigt ist.[ 10A ] 10A FIG. 13 is a sectional view of an example of a method for manufacturing the SiC semiconductor device shown in FIG 3 is shown.
    • [10B] 10B ist ein Diagramm eines Schrittes, der jenem der 10A folgt.[ 10B ] 10B FIG. 13 is a diagram of a step similar to that of 10A follows.
    • [10C] 10C ist ein Diagramm eines Schrittes, der jenem folgt, der in 10B gezeigt ist.[ 10C ] 10C Fig. 13 is a diagram of a step following that shown in 10B is shown.
    • [10D] 10D ist ein Diagramm eines Schrittes, der jenem folgt, der in 10C gezeigt ist.[ 10D ] 10D Fig. 13 is a diagram of a step following that shown in 10C is shown.
    • [10E] 10E ist ein Diagramm eines Schrittes, der jenem folgt, der in 10D gezeigt ist.[ 10E ] 10E Fig. 13 is a diagram of a step following that shown in 10D is shown.
    • [10F] 10F ist ein Diagramm eines Schrittes, der jenem folgt, der in 10E gezeigt ist.[ 10F ] 10F Fig. 13 is a diagram of a step following that shown in 10E is shown.
    • [10G] 10G ist ein Diagramm eines Schrittes, der jenem folgt, der in 10F gezeigt ist.[ 10G ] 10G Fig. 13 is a diagram of a step following that shown in 10F is shown.
    • [10H] 10H ist ein Diagramm eines Schrittes, der jenem folgt, der in 10G gezeigt ist.[ 10H ] 10H Fig. 13 is a diagram of a step following that shown in 10G is shown.
    • [101] 101 ist ein Diagramm eines Schrittes, der jenem folgt, der in 10H gezeigt ist.[ 101 ] 101 Fig. 13 is a diagram of a step following that shown in 10H is shown.
    • [10J] 10J ist ein Diagramm eines Schrittes, der jenem folgt, der in 101 gezeigt ist.[ 10Y ] 10Y Fig. 13 is a diagram of a step following that shown in 101 is shown.
    • [10K] 10K ist ein Diagramm eines Schrittes, der jenem folgt, der in 10J gezeigt ist.[ 10K ] 10K Fig. 13 is a diagram of a step following that shown in 10Y is shown.
    • [10L] 10L ist ein Diagramm of a Schrittes subsequent to that of 10K.[ 10L ] 10L is a diagram of a step subsequent to that of 10K .
    • [10M] 10M ist ein Diagramm eines Schrittes, der jenem folgt, der in 10L gezeigt ist.[ 10M ] 10M Fig. 13 is a diagram of a step following that shown in 10L is shown.
    • [11] 11 ist eine perspektivische Ansicht, und zwar bei einer Betrachtung durch ein Abdichtungsharz hindurch, eines Halbleitergehäuses, das das SiC-Halbleiterbauteil aufnimmt bzw. enthält, das in 3 gezeigt ist.[ 11 ] 11 FIG. 13 is a perspective view, as viewed through a sealing resin, of a semiconductor package housing the SiC semiconductor device shown in FIG 3 is shown.
    • [12] 12 ist eine perspektivische Ansicht, die einen Transferzustand des SiC-Halbleiterbauteils zeigt, das in 3 gezeigt ist.[ 12 ] 12 FIG. 13 is a perspective view showing a transfer state of the SiC semiconductor device shown in FIG 3 is shown.
    • [13] 13 ist ein Diagramm zum Beschreiben einer Struktur eines SiC-Halbleiterbauteils gemäß einem Referenzbeispiel.[ 13 ] 13 Fig. 13 is a diagram for describing a structure of a SiC semiconductor device according to a reference example.
    • [14A] 14A ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein zweites Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14A ] 14A FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a second configuration example of modified lines.
    • [14B] 14B ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein drittes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14B ] 14B FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a third configuration example of modified lines.
    • [14C] 14C ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein viertes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14C ] 14C FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a fourth configuration example of modified lines.
    • [14D] 14D ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein fünftes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14D ] 14D FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective View showing a fifth configuration example of modified lines.
    • [14E] 14E ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein sechstes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14E ] 14E FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a sixth configuration example of modified lines.
    • [14F] 14F ist eine perspektivische Ansicht bei einer Betrachtung aus einem weiteren Winkel des SiC-Halbleiterbauteils, das in 14E gezeigt ist.[ 14F ] 14F FIG. 13 is a perspective view when viewed from a further angle of the SiC semiconductor device shown in FIG 14E is shown.
    • [14G] 14G ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein siebtes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14G ] 14G FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a seventh configuration example of modified lines.
    • [14H] 14H ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein achtes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14H ] 14H FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing an eighth configuration example of modified lines.
    • [141] 141 ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein neuntes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 141 ] 141 FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a ninth configuration example of modified lines.
    • [14J] 14J ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein zehntes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14y ] 14y FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a tenth configuration example of modified lines.
    • [14K] 14K ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein elftes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14K ] 14K FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing an eleventh configuration example of modified lines.
    • [14L] 14L ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein zwölftes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14L ] 14L FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a twelfth configuration example of modified lines.
    • [14M] 14M ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein dreizehntes Konfigurationsbeispiel von modifizierten Linien zeigt.[ 14M ] 14M FIG. 13 is a perspective view showing the SiC semiconductor device shown in FIG 3 and is a perspective view showing a thirteenth configuration example of modified lines.
    • [15] 15 ist eine perspektivische Ansicht, die ein SiC-Halbleiterbauteil gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist eine perspektivische Ansicht, die eine Struktur zeigt, die mit den modifizierten Linien gemäß dem ersten Konfigurationsbeispiel angewendet ist.[ 15th ] 15th Fig. 13 is a perspective view showing a SiC semiconductor device according to a second preferred embodiment of the present invention, and Fig. 10 is a perspective view showing a structure applied with the modified lines according to the first configuration example.
    • [16] 16 ist eine perspektivische Ansicht bei einer Betrachtung aus einem Winkel eines SiC-Halbleiterbauteils gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung und ist eine perspektivische Ansicht, die eine Struktur zeigt, die mit den modifizierten Linien gemäß dem ersten Konfigurationsbeispiel angewendet bzw. beaufschlagt bzw. bearbeitet ist.[ 16 ] 16 Fig. 13 is a perspective view when viewed from an angle of a SiC semiconductor device according to a third preferred embodiment of the present invention, and is a perspective view showing a structure applied with the modified lines according to the first configuration example .
    • [17] 17 ist eine perspektivische Ansicht bei einer Betrachtung aus einem weiteren Winkel des SiC-Halbleiterbauteils, das in 16 gezeigt ist.[ 17th ] 17th FIG. 13 is a perspective view when viewed from a further angle of the SiC semiconductor device shown in FIG 16 is shown.
    • [18] 18 ist eine Draufsicht des SiC-Halbleiterbauteils, das in 16 gezeigt ist.[ 18th ] 18th FIG. 13 is a plan view of the SiC semiconductor device shown in FIG 16 is shown.
    • [19] 19 ist eine Draufsicht, wobei eine Harzschicht von 18 entfernt ist.[ 19th ] 19th FIG. 13 is a plan view with a resin layer of FIG 18th away.
    • [20] 20 ist eine vergrößerte Ansicht einer Region XX, die in 19 gezeigt ist, und ist ein Diagramm zum Beschreiben der Struktur einer ersten Hauptfläche einer SiC-Halbleiterschicht.[ 20th ] 20th Fig. 3 is an enlarged view of a region XX , in the 19th and is a diagram for describing the structure of a first main surface of a SiC semiconductor layer.
    • [21] 21 ist eine Schnittansicht entlang einer Linie XXI-XXI, die in 20 gezeigt ist.[ 21st ] 21st Fig. 13 is a sectional view taken along a line XXI-XXI , in the 20th is shown.
    • [22] 22 ist eine Schnittansicht entlang einer Linie XXII-XXII, die in 20 gezeigt ist.[ 22nd ] 22nd Fig. 13 is a sectional view taken along a line XXII-XXII , in the 20th is shown.
    • [23] 23 ist eine vergrößerte Ansicht einer Region XXIII, die in 21 gezeigt ist.[ 23 ] 23 Fig. 3 is an enlarged view of a region XXIII , in the 21st is shown.
    • [24] 24 ist eine Schnittansicht entlang einer Linie XXIV-XXIV, die in 19 gezeigt ist.[ 24 ] 24 Fig. 13 is a sectional view taken along a line XXIV-XXIV , in the 19th is shown.
    • [25] 25 ist eine vergrößerte Ansicht einer Region XXV, die in 24 gezeigt ist.[ 25th ] 25th Fig. 3 is an enlarged view of a region XXV , in the 24 is shown.
    • [26] 26 ist ein Graph zum Beschreiben eines Schicht- bzw. Lagenwiderstandes („sheet resistance“).[ 26th ] 26th is a graph for describing a sheet resistance.
    • [27] 27 ist eine vergrößerte Ansicht einer Region entsprechend 20 und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung.[ 27 ] 27 Fig. 14 is an enlarged view of a region corresponding to it 20th and FIG. 12 is an enlarged view of a SiC semiconductor device according to a fourth preferred embodiment of the present invention.
    • [28] 28 ist eine Schnittansicht entlang einer Linie XXVIII-XXVIII, die in 27 gezeigt ist.[ 28 ] 28 FIG. 10 is a sectional view taken along a line XXVIII-XXVIII shown in FIG 27 is shown.
    • [29] 29 ist eine vergrößerte Ansicht einer Region entsprechend 23 und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung.[ 29 ] 29 Fig. 14 is an enlarged view of a region corresponding to it 23 and FIG. 12 is an enlarged view of a SiC semiconductor device according to a fifth preferred embodiment of the present invention.
    • [30] 30 ist eine vergrößerte Ansicht einer Region entsprechend 20 und ist eine vergrößerte Ansicht eines SiC-Halbleiterbauteils gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung.[ 30th ] 30th Fig. 14 is an enlarged view of a region corresponding to it 20th and FIG. 12 is an enlarged view of a SiC semiconductor device according to a sixth preferred embodiment of the present invention.
  • Beschreibung von Ausführungsformen Description of embodiments
  • In den bevorzugten Ausführungsformen der vorliegenden Erfindung wird ein SiC-Monokristall (Siliciumcarbid-Monokristall) angewendet, der aus einem hexagonalen Kristall gebildet ist. Der SiC-Monokristall, der aus dem hexagonalen Kristall gebildet ist, weist eine Vielzahl von Polytypen auf, einschließlich eines (hexagonalen) 2H-SiC-Monokristalls, eines 4H-SiC-Monokristalls und eines 6H-SiC-Monokristalls, und zwar gemäß einem Zyklus einer atomaren Anordnung. Obgleich bei den bevorzugten Ausführungsformen der vorliegenden Erfindung Beispiele beschrieben werden, bei denen ein 4H-SiC-Monokristall angewendet wird, schließt dies andere Polytypen nicht von der vorliegenden Erfindung aus.In the preferred embodiments of the present invention, an SiC single crystal (silicon carbide single crystal) formed from a hexagonal crystal is used. The SiC single crystal formed from the hexagonal crystal has a variety of polytypes including a 2H-SiC (hexagonal) single crystal, a 4H-SiC single crystal, and a 6H-SiC single crystal, according to one cycle an atomic arrangement. Although examples using a 4H-SiC monocrystal are described in the preferred embodiments of the present invention, this does not exclude other polytypes from the present invention.
  • Die Kristallstruktur des 4H-SiC-Monokristalls wird nunmehr beschrieben. 1 ist ein Diagramm einer Einheitszelle des 4H-SiC-Monokristalls, die auf bevorzugte Ausführungsformen der vorliegenden Erfindung anzuwenden ist (nachstehend einfach als die „Einheitszelle“ bezeichnet). 2 ist eine Draufsicht einer Siliciumebene der Einheitszelle, die in 1 gezeigt ist.The crystal structure of the 4H-SiC single crystal will now be described. 1 Fig. 13 is a diagram of a unit cell of the 4H-SiC single crystal to be applied to preferred embodiments of the present invention (hereinafter simply referred to as the “unit cell”). 2 FIG. 13 is a plan view of a silicon plane of the unit cell shown in FIG 1 is shown.
  • Unter Bezugnahme auf 1 und auf 2 beinhaltet die Einheitszelle tetraedrische bzw. tetrahedrale Strukturen, in denen jeweils vier C-Atome an ein einzelnes Si-Atom gebondet bzw. gebunden sind, und zwar in einer Beziehung einer tetraedrischen Anordnung (reguläre bzw. regelmäßige tetraedrische Anordnung). Die Einheitszelle weist eine atomare Anordnung bzw. Atomanordnung auf, bei der die tetraedrischen Strukturen in einer Vierer-Periode übereinander gestapelt sind. Die Einheitszelle weist eine hexagonale Prismenstruktur mit einer regelmäßigen hexagonalen Siliciumebene, einer regelmäßigen hexagonalen Kohlenstoffebene und sechs Seitenebenen auf, die die Siliciumebene und die Kohlenstoffebene verbinden.With reference to 1 and up 2 the unit cell includes tetrahedral or tetrahedral structures in each of which four C atoms are bonded to a single Si atom in a relationship of a tetrahedral arrangement (regular or regular tetrahedral arrangement). The unit cell has an atomic arrangement or atomic arrangement in which the tetrahedral structures are stacked on top of one another in a four-period period. The unit cell has a hexagonal prism structure with a regular hexagonal silicon plane, a regular hexagonal carbon plane, and six side planes connecting the silicon plane and the carbon plane.
  • Die Siliciumebene ist eine Endebene, die durch Si-Atome abgeschlossen ist. An der Siliciumebene ist ein einzelnes Si-Atom an jedem von sechs Eckpunkten eines regelmäßigen Hexagons positioniert. Die Kohlenstoffebene ist eine Endebene, die durch C-Atome abgeschlossen ist. An der Kohlenstoffebene ist ein einzelnes C-Atom an jedem von sechs Eckpunkten eines regelmäßigen Sechsecks angeordnet und ist ein einzelnes C-Atom bei einer Mitte des regelmäßigen Sechsecks angeordnet.The silicon plane is an end plane which is terminated by Si atoms. On the silicon plane, a single Si atom is positioned at each of six corner points of a regular hexagon. The carbon plane is an end plane that is closed by C atoms. On the carbon plane, a single carbon atom is located at each of six corner points of a regular hexagon and a single carbon atom is located at a center of the regular hexagon.
  • Die Kristallebenen der Einheitszelle sind definiert durch vier Koordinatenachsen (a1, a2, a3 und c), einschließlich einer al-Achse, einer a2-Achse, einer a3-Achse und einer c-Achse. Von den vier Koordinatenachsen nimmt ein Wert von a3 einen Wert von -(a1+a2) an. Die Kristallebenen des 4H-SiC-Monokristalls werden nachstehend basierend auf der Siliciumebene als ein Beispiel einer Endebene eines hexagonalen Kristalls beschrieben.The crystal planes of the unit cell are defined by four coordinate axes (a1, a2, a3 and c) including an a1 axis, an a2 axis, an a3 axis and a c axis. Of the four coordinate axes, a value of a3 takes on a value of - (a1 + a2). The crystal planes of the 4H-SiC single crystal will be described below based on the silicon plane as an example of an end plane of a hexagonal crystal.
  • In einer Draufsicht beim Betrachten der Siliciumebene aus der c-Achse sind die al-Achse, die a2-Achse und die a3-Achse jeweils entlang von Richtungen der Anordnung von am nächsten benachbarten Si-Atomen eingestellt bzw. vorgegeben (nachstehend bezeichnet einfach als die „nächsten Atomrichtungen“) , und zwar auf der Grundlage des bei der Mitte positionierten Si-Atoms. Die al-Achse, die a2-Achse und die a3-Achse sind so eingestellt, dass sie um 120° voneinander versetzt sind, und zwar jeweils in Übereinstimmung mit der Anordnung der Si-Atome.In a plan view when viewing the silicon plane from the c-axis, the a1-axis, the a2-axis, and the a3-axis are respectively set along directions of arrangement of the closest Si atoms (hereinafter referred to simply as the “Closest atomic directions”), based on the Si atom positioned at the center. The a1-axis, the a2-axis, and the a3-axis are set to be offset from each other by 120 °, respectively, in accordance with the arrangement of the Si atoms.
  • Die c-Achse ist in einer Normalenrichtung in Bezug auf die Siliciumebene eingestellt, die auf dem Si-Atom basiert, das bei der Mitte positioniert ist. Die Siliciumebene ist eine(0001)-Ebene. Die Kohlenstoffebene ist eine (000-1)-Ebene. Die Seitenebenen des hexagonalen Prismas beinhalten sechs Kristallebenen, die entlang der nächsten Atomrichtungen orientiert sind, und zwar in einer Draufsicht beim Betrachten der Siliciumebene aus der c-Achse. Genauer gesagt beinhalten die Seitenebenen des hexagonalen Prismas die sechs Kristallebenen, die jeweils zwei am nächsten benachbarte Si-Atome beinhalten, und zwar in einer Draufsicht beim Betrachten der Siliciumebene aus der c-Achse.The c-axis is set in a normal direction with respect to the silicon plane based on the Si atom positioned at the center. The silicon plane is a (0001) plane. The carbon level is a (000-1) level. The side planes of the hexagonal prism include six crystal planes, which are oriented along the closest atomic directions, in a plan view when looking at the silicon plane from the c-axis. More specifically, the side planes of the hexagonal prism include the six crystal planes each including two closest Si atoms in a plan view when viewing the silicon plane from the c-axis.
  • In der Draufsicht beim Betrachten der Siliciumebene aus der c-Achse beinhalten die Seitenebenen der Einheitszelle eine (1-100) -Ebene, eine (0-110) -Ebene, eine (-1010)-Ebene, eine(-1100)-Ebene, eine (01-10)-Ebene und eine (10-10) -Ebene, und zwar ausgehend von einer Spitze der a1-Achse in einer Reihenfolge im Uhrzeigersinn.In the plan view when looking at the silicon plane from the c-axis, the side planes of the unit cell include a (1-100) plane, a (0-110) plane, a (-1010) plane, a (-1100) plane , a (01-10) plane and a (10-10) plane starting from a tip of the a1 axis in a clockwise order.
  • Diagonalebenen der Einheitszelle, die nicht durch die Mitte verlaufen, beinhalten sechs Kristallebenen, die entlang von Schnittrichtungen orientiert sind, die die nächsten Atomrichtungen schneiden, und zwar in der Draufsicht beim Betrachten der Siliciumebene aus der c-Achse. Bei einer Betrachtung auf der Grundlage des Si-Atoms, das bei der Mitte angeordnet ist, sind die nächsten Atomrichtungs-Schnittrichtungen solche Richtungen, die senkrecht sind zu den nächsten Atomrichtungen. Genauer gesagt beinhalten die diagonalen Ebenen der Einheitszelle, die nicht durch die Mitte hindurch verlaufen, sechs Kristallebenen, die jeweils zwei Si-Atome beinhalten, die keine nächsten Nachbarn sind.Diagonal planes of the unit cell that do not pass through the center include six crystal planes that are oriented along cutting directions which intersect the next atomic directions, as viewed from above when the silicon plane is viewed from the c-axis. When viewed on the basis of the Si atom located at the center, the closest atomic direction intersection directions are directions that are perpendicular to the closest atomic directions. More specifically, the diagonal planes of the unit cell that do not pass through the center include six crystal planes each containing two Si atoms that are not closest neighbors.
  • In der Draufsicht beim Betrachten der Siliciumebene aus der c-Achse beinhalten die Diagonalebenen der Einheitszelle, die nicht durch die Mitte verlaufen, eine (11-20)-Ebene, eine (1-210)-Ebene, eine (-2110)-Ebene, eine (-1-120)-Ebene, eine (-12-10)-Ebene und eine (2-1-10)-Ebene.In the plan view when viewing the silicon plane from the c-axis, the diagonal planes of the unit cell other than the center include a (11-20) plane, a (1-210) plane, a (-2110) plane , a (-1-120) level, a (-12-10) level, and a (2-1-10) level.
  • Die Kristallrichtungen der Einheitszelle sind definiert durch Richtungen, die normal bzw. senkrecht verlaufen zu den Kristallebenen. Eine Normalenrichtung auf die (1-100)-Ebene ist eine [1-100]-Richtung. Eine Normalenrichtung auf die (0-110)-Ebene ist eine [0-110]-Richtung. Eine Normalenrichtung auf die (-1010)-Ebene ist eine [-1010]-Richtung. Eine Normalenrichtung auf die (-1100)-Ebene ist eine [-1100]-Richtung. Eine Normalenrichtung auf die (01-10)-Ebene ist eine [01-10]-Richtung. Eine Normalenrichtung auf die (10-10)-Ebene ist eine [10-10]-Richtung. The crystal directions of the unit cell are defined by directions that are normal or perpendicular to the crystal planes. A normal direction to the (1-100) plane is a [1-100] direction. A normal direction to the (0-110) plane is a [0-110] direction. A normal direction to the (-1010) plane is a [-1010] direction. A normal direction to the (-1100) plane is a [-1100] direction. A normal direction to the (01-10) plane is a [01-10] direction. A normal direction to the (10-10) plane is a [10-10] direction.
  • Eine Normalenrichtung auf die (11-20)-Ebene ist eine [11-20]-Richtung. Eine Normalenrichtung auf die (1-210)-Ebene ist eine [1-210]-Richtung. Eine Normalenrichtung auf die (-2110)-Ebene ist eine [-2110]-Richtung. Eine Normalenrichtung auf die (-1-120)-Ebene ist eine [-1-120]-Richtung. Eine Normalenrichtung auf die (-12-10)-Ebene ist eine [-12-10]-Richtung. Eine Normalenrichtung auf die (2-1-10)-Ebene ist eine [2-1-10]-Richtung.A normal direction to the (11-20) plane is a [11-20] direction. A normal direction to the (1-210) plane is a [1-210] direction. A normal direction to the (-2110) plane is a [-2110] direction. A normal direction to the (-1-120) plane is a [-1-120] direction. A normal direction to the (-12-10) plane is a [-12-10] direction. A normal direction to the (2-1-10) plane is a [2-1-10] direction.
  • Das hexagonale Prisma ist sechsfach symmetrisch und weist alle 60° äquivalente Kristallebenen und äquivalente Kristallrichtungen auf. Beispielsweise bilden die (1-100)-Ebene, die (0-110)-Ebene, die (-1010)-Ebene, die (-1100)-Ebene, die (01-10)-Ebene und die (10-10)-Ebene äquivalente Kristallebenen. Gleichfalls bilden die (11-20)-Ebene, die (1-210)-Ebene, die (-2110)-Ebene, die (-1-120)-Ebene, die (-12-10)-Ebene und die (2-1-10)-Ebene äquivalente Kristallebenen.The hexagonal prism is six times symmetrical and has equivalent crystal planes and equivalent crystal directions every 60 °. For example, the (1-100) level, the (0-110) level, the (-1010) level, the (-1100) level, the (01-10) level and the (10-10) level ) Plane equivalent crystal planes. Likewise, the (11-20) level, the (1-210) level, the (-2110) level, the (-1-120) level, the (-12-10) level and the ( 2-1-10) plane equivalent crystal planes.
  • Ferner bilden die [1-100]-Richtung, die [0-110]-Richtung, die [-1010]-Richtung, die [-1100]-Richtung, die [01-10]-Richtung und die [10-10]-Richtung äquivalente Kristallrichtungen. Gleichfalls bilden die [11-20]-Richtung, die [1-210]-Richtung, die [-2110]-Richtung, die [-1-120]-Richtung, die [-12-10]-Richtung und die [2-1-10]-Richtung äquivalente Kristallrichtungen.Further, the [1-100] direction, the [0-110] direction, the [-1010] direction, the [-1100] direction, the [01-10] direction, and the [10-10] form ] Direction equivalent crystal directions. Likewise, the [11-20] direction, the [1-210] direction, the [-2110] direction, the [-1-120] direction, the [-12-10] direction and the [ 2-1-10] direction equivalent crystal directions.
  • Die c-Achse ist eine [0001]-Richtung ([000-1]-Richtung). Die a1-Achse ist die [2-1-10]-Richtung ([-2110]-Richtung). Die a2-Achse ist die [-12-10]-Richtung ([1-210]-Richtung). Die a3-Achse ist die [-1-120]-Richtung ([11-20]-Richtung).The c-axis is a [0001] direction ([000-1] direction). The a1 axis is the [2-1-10] direction ([-2110] direction). The a2 axis is the [-12-10] direction ([1-210] direction). The a3 axis is the [-1-120] direction ([11-20] direction).
  • Die [0001]-Richtung und die [000-1]-Richtung werden gemeinsam als die c-Achse bezeichnet. Die (0001)-Ebene und die (000-1) -Ebene werden als die c-Ebenen bezeichnet. Die [11-20] -Richtung und die [-1-120] -Richtung werden als eine a-Achse bezeichnet. Die (11-20)-Ebene und die (-1-120)-Ebene werden als a-Ebenen bezeichnet. Die [1-100]-Richtung und die [-1100]-Richtung werden als eine m-Achse bezeichnet. Die (1-100)-Ebene und die (-1100)-Ebene werden als m-Ebenen bezeichnet.The [0001] direction and the [000-1] direction are collectively referred to as the c-axis. The (0001) plane and the (000-1) plane are referred to as the c-planes. The [11-20] direction and the [-1-120] direction are referred to as an a-axis. The (11-20) -plane and the (-1-120) -plane are referred to as a-planes. The [1-100] direction and the [-1100] direction are referred to as an m-axis. The (1-100) plane and the (-1100) plane are referred to as m-planes.
  • 3 ist eine perspektivische Ansicht bei einer Betrachtung aus einem Winkel eines SiC-Halbleiterbauteils 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung und ist eine perspektivische Ansicht, die ein erstes Konfigurationsbeispiel von modifizierten Linien 22A bis 22D zeigt. 4 ist eine perspektivische Ansicht bei einer Betrachtung aus einem anderen Winkel des SiC-Halbleiterbauteils 1, das in 3 gezeigt ist. 5 ist eine vergrößerte Ansicht einer Region V, die in 3 gezeigt ist. 6 ist eine vergrößerte Ansicht einer Region VI, die in 3 gezeigt ist. 7 ist eine Draufsicht des SiC-Halbleiterbauteils 1, das in 3 gezeigt ist. 8 ist eine Schnittansicht entlang einer Linie VIII-VIII, die in 7 gezeigt ist. 3 Fig. 13 is a perspective view when viewed from an angle of a SiC semiconductor device 1 according to a first preferred embodiment of the present invention, and is a perspective view showing a first configuration example of modified lines 22A to 22D shows. 4th FIG. 13 is a perspective view when viewed from a different angle of the SiC semiconductor device 1 shown in FIG 3 is shown. 5 Fig. 3 is an enlarged view of a region V , in the 3 is shown. 6th Fig. 3 is an enlarged view of a region VI , in the 3 is shown. 7th FIG. 13 is a plan view of the SiC semiconductor device 1 shown in FIG 3 is shown. 8th FIG. 8 is a sectional view taken along a line VIII-VIII shown in FIG 7th is shown.
  • Unter Bezugnahme auf 3 bis 8 beinhaltet das SiC-Halbleiterbauteil 1 eine SiC-Halbleiterschicht 2. Die SiC-Halbleiterschicht 2 beinhaltet ein 4H-SiC-Monokristall als ein Beispiel eines SiC-Monokristalls, das aus einem hexagonalen bzw. sechseckigen Kristall gebildet ist. Die SiC-Halbleiterschicht 2 ist in eine Chipform aus einer rechteckigen Parallelepiped-Form gebildet.With reference to 3 to 8th the SiC semiconductor device 1 includes a SiC semiconductor layer 2. The SiC semiconductor layer 2 includes a 4H-SiC monocrystal as an example of a SiC monocrystal formed from a hexagonal crystal. The SiC semiconductor layer 2 is formed into a chip shape from a rectangular parallelepiped shape.
  • Die SiC-Halbleiterschicht 2 weist auf einer Seite eine erste Hauptfläche 3 auf, auf einer weiteren Seiteeine zweite Hauptfläche 4 und weist Seitenflächen 5A, 5B, 5C und 5D auf, die die erste Hauptfläche 3 und die zweite Hauptfläche 4 verbinden. Die erste Hauptfläche 3 und die zweite Hauptfläche 4 sind in einer Draufsicht bei einer Betrachtung in einer Normalenrichtung Z hiervon (nachstehend einfach als „Draufsicht“ bezeichnet) in vierseitige Formen (vorliegend quadratische Formen) gebildet.The SiC semiconductor layer 2 has a first main surface on one side 3 on a second main surface on another side 4th and has side faces 5A , 5B , 5C and 5D on which is the first major face 3 and the second major surface 4th connect. The first major face 3 and the second major surface 4th are formed into quadrilateral shapes (square shapes here) in a plan view when viewed in a normal direction Z thereof (hereinafter simply referred to as “plan view”).
  • Die erste Hauptfläche 3 ist eine Bauteilfläche, in der ein funktionales Bauteil (Halbleiterelement) gebildet ist. Die zweite Hauptfläche 4 ist gebildet aus einer Erdungs- bzw. Massefläche mit Schleifmarkierungen („grinding marks“) . Die Seitenflächen 5A bis 5D sind jeweils gebildet aus einer glatten Spaltfläche („cleavage surface“), die zu einer Kristallebene des SiC-Monokristalls weist. Die Seitenflächen 5A bis 5D sind frei von Schleifmarkierungen.The first major face 3 is a component area in which a functional component (semiconductor element) is formed. The second main face 4th is formed from an earthing or ground surface with grinding marks. The side faces 5A to 5D are each formed from a smooth cleavage surface, which points to a crystal plane of the SiC monocrystal. The side faces 5A to 5D are free from grinding marks.
  • Eine Dicke TL der SiC-Halbleiterschicht 2 ist vorzugsweise nicht kleiner als 40 µm und nicht größer als 200 µm. Die Dicke TL kann ggf. nicht kleiner sein als 40 µm und nicht größer als 60 µm, kann ggf. nicht kleiner sein als 60 µm und nicht größer als 80 µm, kann ggf. nicht kleiner sein als 80 µm und nicht größer als 100 µm, kann ggf. nicht kleiner sein als 100 µm und nicht größer als 120 µm, kann ggf. nicht kleiner sein als 120 µm und nicht größer als 140 µm, kann ggf. nicht kleiner sein als 140 µm und nicht größer als 160 µm, kann ggf. nicht kleiner sein als 160 µm und nicht größer als 180 µm oder kann ggf. nicht kleiner sein als 180 µm und nicht größer als 200 µm. Die Dicke TL ist vorzugsweise nicht kleiner als 60 µm und nicht größer als 150 µm.A thickness TL of the SiC semiconductor layer 2 is preferably not smaller than 40 μm and not larger than 200 μm. The thickness TL can optionally be not smaller than 40 μm and not larger than 60 μm, possibly not smaller than 60 μm and not larger than 80 μm, possibly not smaller than 80 μm and not larger than 100 μm , possibly not smaller than 100 µm and not larger than 120 µm, possibly not smaller than 120 µm and not larger than 140 µm, possibly not smaller than 140 µm and not larger than 160 µm, can possibly not smaller than 160 µm and not larger than 180 µm or possibly not smaller than 180 µm and not larger than 200 µm. The thickness TL is preferably not smaller than 60 µm and not larger than 150 µm.
  • Bei dieser Ausführungsform weisen die erste Hauptfläche 3 und die zweite Hauptfläche 4 hin zu c-Ebenen des SiC-Monokristalls. Die erste Hauptfläche 3 weist zu der(0001) -Ebene (Siliciumebene) . Die zweite Hauptfläche 4 weist zu der (000-1)-Ebene (Kohlenstoffebene) des SiC-Monokristalls.In this embodiment, the first main surface 3 and the second major surface 4th towards c-planes of the SiC monocrystal. The first major face 3 points to the (0001) plane (silicon plane). The second main face 4th points to the (000-1) plane (carbon plane) of the SiC monocrystal.
  • Die erste Hauptfläche 3 und die zweite Hauptfläche 4 weisen in der [11-20]-Richtung in Bezug auf die c-Ebenen des SiC-Monokristalls einen Off-Winkel θ auf, der unter einem Winkel von nicht mehr als 10° geneigt ist. Die Normalenrichtung Z ist um eben bzw. genau („just“) den Off-Winkel θ in Bezug auf die c-Achse ([0001]-Richtung) des SiC-Monokristalls geneigt.The first major face 3 and the second major surface 4th have an off angle in the [11-20] direction in relation to the c planes of the SiC monocrystal θ which is inclined at an angle of not more than 10 °. The normal direction Z is flat or exactly (“just”) the off angle θ inclined with respect to the c-axis ([0001] direction) of the SiC monocrystal.
  • Der Off-Winkel θ kann ggf. nicht kleiner sein als 0° und nicht größer sein als 5,0°. Der Off-Winkel θ kann eingestellt werden innerhalb eines Winkelbereiches von nicht weniger als 0° und nicht mehr als 1,0°, von nicht weniger als 1,0° und nicht mehr als 1,5°, von nicht weniger als 1,5° und nicht mehr als 2, 0°, von nicht weniger als 2, 0° und nicht mehr als 2,5°, von nicht weniger als 2,5° und nicht mehr als 3,0°, von nicht weniger als 3,0° und nicht mehr als 3,5°, von nicht weniger als 3,5° und nicht mehr als 4,0°, von nicht weniger als 4,0° und nicht mehr als 4,5° oder von nicht weniger als 4,5° und nicht mehr als 5,0°. Der Off-Winkel θ überschreitet vorzugsweise 0°. Der Off-Winkel θ kann kleiner sein als 4,0°.The off angle θ may not be smaller than 0 ° and not larger than 5.0 °. The off angle θ can be set within an angle range of not less than 0 ° and not more than 1.0 °, of not less than 1.0 ° and not more than 1.5 °, of not less than 1.5 ° and not more than 2.0 °, not less than 2.0 ° and not more than 2.5 °, not less than 2.5 ° and not more than 3.0 °, not less than 3.0 ° and not more than 3.5 °, of not less than 3.5 ° and not more than 4.0 °, of not less than 4.0 ° and not more than 4.5 ° or of not less than 4.5 ° and not more than 5.0 °. The off angle θ preferably exceeds 0 °. The off angle θ can be smaller than 4.0 °.
  • Der Off-Winkel θ kann eingestellt werden innerhalb eines Winkelbereiches von nicht weniger als 3,0° und nicht mehr als 4,5°. In diesem Fall ist der Off-Winkel 9 vorzugsweise innerhalb eines Winkelbereiches von nicht weniger als 3, 0° und nicht mehr als 3,5° eingestellt, oder von nicht weniger als 3,5° und nicht mehr als 4,0°. Der Off-Winkel θ kann eingestellt werden innerhalb eines Winkelbereiches von nicht weniger als 1,5° und nicht mehr als 3,0°. In diesem Fall ist der Off-Winkel 9 vorzugsweise eingestellt innerhalb eines Winkelbereiches von nicht weniger als 1,5° und nicht mehr als 2,0°, oder von nicht weniger als 2,0° und nicht mehr als 2,5°.The off angle θ can be adjusted within an angle range of not less than 3.0 ° and not more than 4.5 °. In this case it is the off angle 9 preferably set within an angular range of not less than 3.0 ° and not more than 3.5 °, or not less than 3.5 ° and not more than 4.0 °. The off angle θ can be adjusted within an angle range of not less than 1.5 ° and not more than 3.0 °. In this case it is the off angle 9 preferably set within an angular range of not less than 1.5 ° and not more than 2.0 °, or not less than 2.0 ° and not more than 2.5 °.
  • Längen der Seitenflächen 5A bis 5D können jeweils ggf. nicht kleiner sein als 0,5 mm und nicht größer als 10 mm. Flächenbereiche bzw. Flächeninhalte der Seitenflächen 5A bis 5D sind bei dieser Ausführungsform jeweils gleich groß. Wenn die erste Hauptfläche 3 und die zweite Hauptfläche 4 bei einer Draufsicht in rechteckige Formen gebildet sind, sind die Flächenbereiche der Seitenflächen 5A und 5C ggf. kleiner als die Flächenbereiche der Seitenflächen 5B und 5D oder können größer sein als die Flächenbereiche der Seitenflächen 5B und 5D.Lengths of the side surfaces 5A to 5D may each be no smaller than 0.5 mm and no larger than 10 mm. Areas or areas of the side surfaces 5A to 5D are each the same size in this embodiment. When the first major face 3 and the second major surface 4th are formed into rectangular shapes in a plan view, the surface areas are the side surfaces 5A and 5C possibly smaller than the surface areas of the side surfaces 5B and 5D or can be larger than the surface areas of the side surfaces 5B and 5D .
  • Bei dieser Ausführungsform erstrecken sich die Seitenfläche 5A und die Seitenfläche 5C in einer ersten Richtung X und liegen einander in einer zweiten Richtung Y gegenüber, die die erste Richtung X schneidet. Bei dieser Ausführungsform erstrecken sich die Seitenfläche 5B und die Seitenfläche 5D in der zweiten Richtung Y und liegen einander in der ersten Richtung X gegenüber. Genauer gesagt ist die zweite Richtung Y orthogonal zu der ersten Richtung X.In this embodiment, the side surfaces extend 5A and the side face 5C in a first direction X and are opposite one another in a second direction Y which intersects the first direction X. In this embodiment, the side surfaces extend 5B and the side face 5D in the second direction Y and face each other in the first direction X. More precisely, the second direction Y is orthogonal to the first direction X.
  • Bei dieser Ausführungsform ist die erste Richtung X auf die m-Achsenrichtung ([1-100]-Richtung) des SiC-Monokristalls eingestellt. Die zweite Richtung Y ist auf die a-Achsenrichtung ([11-20]-Richtung) des SiC-Monokristalls eingestellt.In this embodiment, the first direction X is set to the m-axis direction ([1-100] direction) of the SiC single crystal. The second direction Y is set to the a-axis direction ([11-20] direction) of the SiC single crystal.
  • Die Seitenfläche 5A und die Seitenfläche 5C sind durch die a-Ebenen des SiC-Monokristalls gebildet und liegen einander in der a-Achsenrichtung gegenüber. Die Seitenfläche 5A ist durch die (-1-120)-Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 5C ist durch die (11-20) Ebene des SiC-Monokristalls gebildet.The side face 5A and the side face 5C are formed by the a-planes of the SiC single crystal and are opposed to each other in the a-axis direction. The side face 5A is formed by the (-1-120) plane of the SiC monocrystal. The side face 5C is through the ( 11-20 ) Plane of the SiC monocrystal formed.
  • Die Seitenfläche 5A und die Seitenfläche 5C haben jeweils in Bezug auf die Normale auf die erste Hauptfläche 3 einen Winkel θa, der kleiner ist als der Off-Winkel θ (θa<θ), wenn die Normale auf die erste Hauptfläche 3 0° beträgt. Genauer gesagt ist der Winkel θa nicht kleiner als 0° und ist kleiner als der Off-Winkel θ (0°≤θa<θ). Der Winkel θa kann durch einen Winkel definiert werden, den eine Linie, die einen Umfangskantenpunkt der ersten Hauptfläche 3 und einen Umfangskantenpunkt der zweiten Hauptfläche 4 verbindet, mit der Normalen auf die erste Hauptfläche 3 bildet, und zwar in einer Schnittansicht.The side face 5A and the side face 5C have in relation to the normal to the first main surface 3 an angle θa smaller than the off angle θ (θa <θ) when the normal to the first major surface 3 Is 0 °. More specifically, the angle θa is not smaller than 0 ° and is smaller than the off angle θ (0 ° ≤θa <θ). The angle θa can be defined by an angle formed by a line forming a peripheral edge point of the first major surface 3 and a peripheral edge point of the second major surface 4th connects, with the normal to the first main surface 3 forms, in a sectional view.
  • Die Seitenfläche 5B und die Seitenfläche 5D sind durch die m-Ebenen des SiC-Monokristalls gebildet und liegen einander in der m-Achsenrichtung gegenüber. Die Seitenfläche 5B ist durch die (-1100) -Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 5D ist durch die (1-100)-Ebene des SiC-Monokristalls gebildet. Die Seitenfläche 5B und die Seitenfläche 5D erstrecken sich in Ebenenformen entlang der Normalen auf die erste Hauptfläche 3. Genauer gesagt sind die Seitenfläche 5B und die Seitenfläche 5D im Wesentlichen senkrecht zu der ersten Hauptfläche 3 und der zweiten Hauptfläche 4 gebildet.The side face 5B and the side face 5D are formed by the m planes of the SiC single crystal and oppose each other in the m axis direction. The side face 5B is formed by the (-1100) plane of the SiC monocrystal. The side face 5D is formed by the (1-100) plane of the SiC monocrystal. The side face 5B and the side face 5D extend in plane shapes along the normal to the first major surface 3 . More precisely, are the side faces 5B and the side face 5D substantially perpendicular to the first major surface 3 and the second major surface 4th educated.
  • Bei dieser Ausführungsform weist die SiC-Halbleiterschicht 2 eine laminierte Struktur auf, die ein SiC-Halbleitersubstrat 6 vom n+-Typ und eine SiC-Epitaxialschicht 7 vom n-Typ aufweist. Die zweite Hauptfläche 4 der SiC-Halbleiterschicht 2 ist durch das SiC-Halbleitersubstrat 6 gebildet. Die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 ist durch die SiC-Epitaxialschicht 7 gebildet. Die Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 sind durch das SiC-Halbleitersubstrat 6 und die SiC-Epitaxialschicht 7 gebildet.In this embodiment, the SiC semiconductor layer 2 a laminated structure comprising a SiC semiconductor substrate 6th n + type and a SiC epitaxial layer 7th of the n-type. The second main face 4th the SiC semiconductor layer 2 is through the SiC semiconductor substrate 6th educated. The first major face 3 the SiC semiconductor layer 2 is through the SiC epitaxial layer 7th educated. The side faces 5A to 5D of the SiC semiconductor layer 2 are through the SiC semiconductor substrate 6th and the SiC epitaxial layer 7th educated.
  • Eine Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 7 ist nicht größer als eine Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 6. Genauer gesagt ist die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 7 kleiner als die Verunreinigungskonzentration vom n -Typ des SiC-Halbleitersubstrats 6. Die Verunreinigungskonzentration vom n-Typ des SiC-Halbleitersubstrats 6 beträgt ggf. nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0 × 1021 cm-3. Die Verunreinigungskonzentration vom n-Typ der SiC-Epitaxialschicht 7 beträgt ggf. nicht weniger als 1, 0×1015 cm-3 und nicht mehr als 1,0×1018 cm-3.An n-type impurity concentration of the SiC epitaxial layer 7th is not greater than an n-type impurity concentration of the SiC semiconductor substrate 6th . More specifically, the impurity concentration is n-type of the SiC epitaxial layer 7th smaller than the n -type impurity concentration of the SiC semiconductor substrate 6th . The n-type impurity concentration of the SiC semiconductor substrate 6th may be no less than 1.0 × 10 18 cm -3 and no more than 1.0 × 10 21 cm -3 . The n-type impurity concentration of the SiC epitaxial layer 7th may be no less than 1.0 × 10 15 cm -3 and no more than 1.0 × 10 18 cm -3 .
  • Eine Dicke TS des SiC-Halbleitersubstrats 6 beträgt ggf. nicht weniger bzw. ist ggf. nicht kleiner als 40 µm und nicht mehr bzw. größer als 150 µm. Die Dicke TS beträgt ggf. nicht weniger als 40 µm und nicht mehr als 50 µm, ggf. nicht weniger als 50 µm und nicht mehr als 60 µm, ggf. nicht weniger als 60 µm und nicht mehr als 70 µm, ggf. nicht weniger als 70 µm und nicht mehr als 80 µm, ggf. nicht weniger als 80 µm und nicht mehr als 90 µm, ggf. nicht weniger als 90 µm und nicht mehr als 100 µm, ggf. nicht weniger als 100 µm und nicht mehr als 110 µm, ggf. nicht weniger als 110 µm und und nicht mehr als 120 µm, ggf. nicht weniger als 120 µm und nicht mehr als 130 µm, ggf. nicht weniger als 130 µm und nicht mehr als 140 µm oder ggf. nicht weniger als 140 µm und nicht mehr als 150 µm. Die Dicke TS ist vorzugsweise nicht kleiner als 40 µm und nicht größer als 130 µm. Wenn man das SiC-Halbleitersubstrat 6 dünner macht, ist ein Strompfad verkürzt und eine Reduktion eines Widerstandswertes kann hierdurch erreicht werden.A thickness TS of the SiC semiconductor substrate 6th is possibly not less or is possibly not smaller than 40 µm and not more or larger than 150 µm. The thickness TS is possibly not less than 40 µm and not more than 50 µm, possibly not less than 50 µm and not more than 60 µm, possibly not less than 60 µm and not more than 70 µm, possibly not less than 70 µm and not more than 80 µm, possibly not less than 80 µm and not more than 90 µm, possibly not less than 90 µm and not more than 100 µm, possibly not less than 100 µm and not more than 110 µm, possibly not less than 110 µm and and not more than 120 µm, possibly not less than 120 µm and not more than 130 µm, possibly not less than 130 µm and not more than 140 µm or possibly not less than 140 µm and not more than 150 µm. The thickness TS is preferably not smaller than 40 µm and not larger than 130 µm. If you look at the SiC semiconductor substrate 6th is made thinner, a current path is shortened and a reduction in resistance value can thereby be achieved.
  • Eine Dicke TE der SiC-Epitaxialschicht 7 kann ggf. nicht kleiner sein als 1 µm und nicht mehr bzw. größer als 50 µm. Die Dicke TE kann ggf. nicht kleiner sein als 1 µm und nicht mehr als 5 µm, kann ggf. nicht kleiner sein als 5 µm und nicht mehr als 10 µm, ggf. nicht kleiner als 10 µm und nicht mehr als 15 µm, ggf. nicht kleiner als 15 µm und nicht mehr als 20 µm, ggf. nicht kleiner als 20 µm und nicht mehr als 25 µm, ggf. nicht kleiner als 25 µm und nicht mehr als 30 µm, ggf. nicht kleiner als 30 µm und nicht mehr als 35 µm, ggf. nicht kleiner als 35 µm und nicht mehr als 40 µm, ggf. nicht kleiner als 40 µm und nicht mehr als 45 µm oder ggf. nicht kleiner als 45 µm und nicht mehr als 50 µm. Die Dicke TE ist vorzugsweise nicht kleiner als 5 µm und nicht größer als 15 µm.A thickness TE of the SiC epitaxial layer 7th may not be smaller than 1 µm and not more or larger than 50 µm. The thickness TE may not be smaller than 1 µm and not more than 5 µm, it may not be smaller than 5 µm and not more than 10 µm, possibly not smaller than 10 µm and not more than 15 µm, if necessary not smaller than 15 µm and not more than 20 µm, possibly not smaller than 20 µm and not more than 25 µm, possibly not smaller than 25 µm and not more than 30 µm, possibly not smaller than 30 µm and not more than 35 µm, possibly not smaller than 35 µm and not more than 40 µm, possibly not smaller than 40 µm and not more than 45 µm or possibly not smaller than 45 µm and not more than 50 µm. The thickness TE is preferably not smaller than 5 µm and not larger than 15 µm.
  • Die SiC-Halbleiterschicht 2 beinhaltet eine aktive Region 8 und eine äußere Region 9. Die aktive Region 8 ist eine Region, innerhalb der eine Schottky-Diode bzw. Schottky-Barrierediode D gebildet ist, und zwar als ein Beispiel eines funktionalen Bauteils. In Draufsicht ist die aktive Region 8 in einem zentralen Abschnitt der SiC-Halbleiterschicht 2 gebildet, und zwar ausgehend von den Seitenflächen 5A bis 5D oder SiC-Halbleiterschicht 2 mit Abständen bzw. Intervallen in Richtung hin zu einer inneren Region. In Draufsicht ist die aktive Region 8 in eine vierseitige Form gebildet, mit vier Seiten, die parallel sind zu den vier Seitenflächen 5A bis 5D.The SiC semiconductor layer 2 includes an active region 8th and an outer region 9 . The active region 8th is a region within which a Schottky barrier diode D is formed as an example of a functional component. The active region is in plan view 8th formed in a central portion of the SiC semiconductor layer 2, starting from the side surfaces 5A to 5D or SiC semiconductor layer 2 at intervals toward an inner region. The active region is in plan view 8th formed into a four-sided shape, with four sides that are parallel to the four side faces 5A to 5D .
  • Die äußere Region 9 ist eine Region auf einer äußeren Seite der aktiven Region 8. Die äußere Region 9 ist in einer Region zwischen den Seitenflächen 5A bis 5D und Umfangsrändern der aktiven Region 8 gebildet. Die äußere Region 9 ist in einer Draufsicht in einer endlosen Form (vierseitige Ringform bei dieser Ausführungsform) gebildet, die die aktive Region 8 umgibt.The outer region 9 is a region on an outer side of the active region 8th . The outer region 9 is in a region between the side faces 5A to 5D and peripheral edges of the active region 8th educated. The outer region 9 is formed in an endless shape (quadrilateral ring shape in this embodiment) which is the active region in a plan view 8th surrounds.
  • Das SiC-Halbleiterbauteil 1 beinhaltet eine Hauptflächen-Isolierschicht 10, die auf der ersten Hauptfläche 3 gebildet ist. Die Hauptflächen-Isolierschicht 10 bedeckt selektiv die aktive Region 8 und die äußere Region 9. Die Hauptflächen-Isolierschicht 10 kann eine Einzelschichtstruktur haben, gebildet aus einer Siliciumoxidschicht (SiO2-Schicht) oder einer Siliciumnitridschicht (SiN-Schicht). Die Hauptflächen-Isolierschicht 10 kann eine laminierte Struktur haben, die eine Siliciumoxidschicht und eine Siliciumnitridschicht beinhaltet. Die Siliciumoxidschicht kann auf der Siliciumnitridschicht gebildet sein. Die Siliciumnitridschicht kann auf der Siliciumoxidschicht gebildet sein. Bei dieser Ausführungsform weist die Hauptflächen-Isolierschicht 10 eine Einzelschichtstruktur auf, die aus einer Siliciumoxidschicht gebildet ist.The SiC semiconductor component 1 includes a main surface insulating layer 10 that is on the first major face 3 is formed. The main surface insulating layer 10 selectively covers the active region 8th and the outer region 9 . The main surface insulating layer 10 may have a single-layer structure formed of a silicon oxide layer (SiO 2 layer) or a silicon nitride layer (SiN layer). The main surface insulating layer 10 may have a laminated structure including a silicon oxide layer and a silicon nitride layer. The silicon oxide layer may be formed on the silicon nitride layer. The silicon nitride layer may be formed on the silicon oxide layer. In this embodiment, the main surface insulating layer 10 has a single layer structure formed from a silicon oxide layer.
  • Die Hauptflächen-Isolierschicht 10 weist Isolierseitenflächen 11A, 11B, 11C und 11D auf, die gegenüber den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 freiliegen („exposed“). Die Isolierseitenflächen 11A bis 11D gehen kontinuierlich über in die Seitenflächen 5A bis 5D. Die Isolierseitenflächen 11A bis 11D sind bündig mit den Seitenflächen 5A bis 5D ausgebildet. Die Isolierseitenflächen 11A bis 11D sind durch Spaltflächen („cleavage surfaces“) gebildet.The main surface insulating layer 10 has insulating side surfaces 11A , 11B , 11C and 11D on that opposite the side surfaces 5A to 5D the SiC semiconductor layer 2 are exposed (“exposed”). The insulating side surfaces 11A to 11D go continuously into the side surfaces 5A to 5D . The insulating side surfaces 11A to 11D are flush with the side surfaces 5A to 5D educated. The insulating side surfaces 11A to 11D are formed by cleavage surfaces.
  • Eine Dicke der Hauptflächen-Isolierschicht 10 kann ggf. nicht kleiner sein als 1 µm und nicht mehr als 50 µm. Die Dicke der Hauptflächen-Isolierschicht 10 kann ggf. nicht kleiner sein als 1 µm und nicht mehr als 10 µm, kann ggf. nicht kleiner sein als 10 µm und nicht mehr als 20 µm, kann ggf. nicht kleiner sein als 20 µm und nicht mehr als 30 µm, kann ggf. nicht kleiner sein als 30 µm und nicht mehr als 40 µm oder kann ggf. nicht kleiner sein als 40 µm und nicht mehr als 50 µm.A thickness of the major surface insulating layer 10 may not be smaller than 1 µm and not more than 50 µm. The thickness of the major surface insulating layer 10 may not be smaller than 1 µm and not more than 10 µm, it may not be smaller than 10 µm and not more than 20 µm, it may not be smaller than 20 µm and not more than 30 µm be not smaller than 30 µm and not more than 40 µm or, if necessary, cannot be smaller than 40 µm and not more than 50 µm.
  • Das SiC-Halbleiterbauteil 1 weist eine erste Hauptflächen-Elektrodenschicht 12 auf, die auf der Hauptflächen-Isolierschicht 10 gebildet ist. In einer Draufsicht ist die erste Hauptflächen-Elektrodenschicht 12 in dem zentralen Abschnitt der SiC-Halbleiterschicht 2 gebildet, und zwar ausgehend von den Seitenflächen 5A bis 5D mit Abständen in Richtung hin zu der inneren Region.The SiC semiconductor component 1 has a first main surface electrode layer 12 on that on the main surface insulating layer 10 is formed. In a plan view is the first major surface electrode layer 12 formed in the central portion of the SiC semiconductor layer 2, starting from the side surfaces 5A to 5D with gaps towards the inner region.
  • Das SiC-Halbleiterbauteil 1 weist eine Passivierungsschicht 13 (Isolierschicht) auf, die auf der Hauptflächen-Isolierschicht 10 gebildet ist. Die Passivierungsschicht 13 kann eine Einzelschichtstruktur haben, die aus einer Siliciumoxidschicht oder einer Siliciumnitridschicht gebildet ist. Die Passivierungsschicht 13 kann eine laminierte Struktur haben, die eine Siliciumoxidschicht und eine Siliciumnitridschicht aufweist. Die Siliciumoxidschicht kann auf der Siliciumnitridschicht gebildet sein. Die Siliciumnitridschicht kann auf der Siliciumoxidschicht gebildet sein. Bei dieser Ausführungsform weist die Passivierungsschicht 13 eine Einzelschichtstruktur auf, die aus einer Siliciumnitridschicht gebildet ist.The SiC semiconductor component 1 has a passivation layer 13 (Insulating layer) on the main surface insulating layer 10 is formed. The passivation layer 13 may have a single-layer structure formed of a silicon oxide layer or a silicon nitride layer. The passivation layer 13 may have a laminated structure comprising a silicon oxide layer and a silicon nitride layer. The silicon oxide layer may be formed on the silicon nitride layer. The silicon nitride layer may be formed on the silicon oxide layer. In this embodiment, the passivation layer 13 has a single layer structure formed from a silicon nitride layer.
  • Die Passivierungsschicht 13 beinhaltet vier Seitenflächen 14A, 14B, 14C und 14D. In Draufsicht sind die Seitenflächen 14A bis 14D der Passivierungsschicht 13 ausgehend von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 mit Abständen bzw. versetzt in Richtung hin zu der inneren Region gebildet. In der Draufsicht legt die Passivierungsschicht 13 einen Umfangsrandabschnitt der ersten Hauptfläche 3 frei. Die Passivierungsschicht 13 legt die Hauptflächen-Isolierschicht 10 frei. Die Seitenflächen 14A bis 14D der Passivierungsschicht 13 können bündig ausgebildet sein mit den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2.The passivation layer 13 includes four side faces 14A , 14B , 14C and 14D . In plan view are the side surfaces 14A to 14D the passivation layer 13 starting from the side surfaces 5A to 5D of the SiC semiconductor layer 2 is formed at intervals or offset in the direction towards the inner region. In the top view, the passivation layer lays 13 a peripheral edge portion of the first major surface 3 free. The passivation layer 13 lays the main surface insulating layer 10 free. The side faces 14A to 14D the passivation layer 13 can be made flush with the side surfaces 5A to 5D the SiC semiconductor layer 2.
  • Die Passivierungsschicht 13 weist eine Sub-Pad-Öffnung 15 auf, die einen Abschnitt der ersten Hauptflächen-Elektrodenschicht 12 als eine Pad-Region freilegt. Die Sub-Pad-Öffnung 15 ist in eine vierseitige Form gebildet, mit vier Seiten, die parallel sind zu den Seitenflächen 5A bis 5D, und zwar in einer Draufsicht.The passivation layer 13 has a sub-pad opening 15th on which a portion of the first major surface electrode layer 12 as a pad region exposed. The sub-pad opening 15th is formed into a four-sided shape with four sides that are parallel to the side faces 5A to 5D , in a plan view.
  • Eine Dicke der Passivierungsschicht 13 kann ggf. nicht kleiner sein als 1 µm und nicht größer als 50 µm. Die Dicke der Passivierungsschicht 13 beträgt ggf. nicht weniger als 1 µm und nicht mehr als 10 µm, ggf. nicht weniger als 10 µm und nicht mehr als 20 µm, ggf. nicht weniger als 20 µm und nicht mehr als 30 µm, ggf. nicht weniger als 30 µm und nicht mehr als 40 µm und ggf. nicht weniger als 40 µm und nicht mehr als 50 µm.A thickness of the passivation layer 13 may not be smaller than 1 µm and not larger than 50 µm. The thickness of the passivation layer 13 is possibly not less than 1 µm and not more than 10 µm, possibly not less than 10 µm and not more than 20 µm, possibly not less than 20 µm and not more than 30 µm, possibly not less than 30 µm and not more than 40 µm and optionally not less than 40 µm and not more than 50 µm.
  • Das SiC-Halbleiterbauteil 1 weist eine Harzschicht 16 (Isolierschicht) auf, die auf der Passivierungsschicht 13 gebildet ist. Die Harzschicht 16 bildet mit der Passivierungsschicht 13 eine einzelne laminierte Isolierstruktur (Isolierschicht). In 7 ist die Harzschicht 16 mit einer Schraffur gezeigt.The SiC semiconductor component 1 has a resin layer 16 (Insulating layer) on the passivation layer 13 is formed. The resin layer 16 forms with the passivation layer 13 a single laminated insulating structure (insulating layer). In 7th is the resin layer 16 shown with hatching.
  • Die Harzschicht 16 kann ein fotoempfindliches Harz vom negativen Typ oder vom positiven Typ aufweisen. Bei dieser Ausführungsform beinhaltet die Harzschicht 16 ein Polybenzoxazol als ein Beispiel eines lichtempfindlichen bzw. fotoempfindlichen Harzes vom positiven Typ. Die Harzschicht 16 kann ein Polyimid als ein Beispiel eines fotoempfindlichen Harzes vom negativen Typ aufweisen.The resin layer 16 may comprise a negative type or a positive type photosensitive resin. In this embodiment, the resin layer includes 16 a polybenzoxazole as an example of a photosensitive resin of positive type. The resin layer 16 may include a polyimide as an example of a negative type photosensitive resin.
  • Die Harzschicht 16 beinhaltet vier Harz-Seitenflächen 17A, 17B, 17C und 17D. In Draufsicht sind die Harz-Seitenflächen 17A bis 17D ausgehend von den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 mit Abständen in Richtung hin zu der inneren Region gebildet. In der Draufsicht legt die Harzschicht 16 den Umfangsrandabschnitt der ersten Hauptfläche 3 frei. Die Harzschicht 16 legt zusammen mit der Passivierungsschicht 13 die Hauptflächen-Isolierschicht 10 frei. Bei dieser Ausführungsform sind die Harz-Seitenflächen 17A bis 17D bündig ausgebildet mit den Seitenflächen 14A bis 14D der Passivierungsschicht 13.The resin layer 16 includes four resin sides 17A , 17B , 17C and 17D . In plan view are the resin side surfaces 17A to 17D starting from the side surfaces 5A to 5D of the SiC semiconductor layer 2 is formed at intervals toward the inner region. In the plan view lays the resin layer 16 the peripheral edge portion of the first major surface 3 free. The resin layer 16 lays together with the passivation layer 13 the main surface insulating layer 10 free. In this embodiment, the resin side faces are 17A to 17D designed flush with the side surfaces 14A to 14D the passivation layer 13 .
  • Die Harz-Seitenflächen 17A bis 17D der Harzschicht 16 grenzen zusammen mit den Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2 eine Trenn- bzw. Vereinzelungsstraße („demarcate the dicing street“) ab. Bei dieser Ausführungsform grenzen auch die Seitenflächen 14A bis 14D der Passivierungsschicht 13 die Trennstraße ab. Gemäß der Trennstraße wird es unnötig, die Harzschicht 16 und die Passivierungsschicht 13 physikalisch zu schneiden, wenn das SiC-Halbleiterbauteil 1 von einem einzelnen SiC-Halbleiterwafer ausgeschnitten bzw. vereinzelt wird. Das SiC-Halbleiterbauteil 1 kann hierdurch von dem einzelnen SiC-Halbleiterwafer frei leicht („smoothly“) ausgeschnitten bzw. abgetrennt werden. Ferner können Isolationsabstände von den Seitenflächen 5A bis 5D vergrößert werden.The resin side surfaces 17A to 17D the resin layer 16 border together with the side surfaces 5A to 5D the SiC semiconductor layer 2 from a separating or isolating street (“demarcate the dicing street”). In this embodiment, the side surfaces also border 14A to 14D the passivation layer 13 the Trennstrasse. According to the parting line, the resin layer becomes unnecessary 16 and the passivation layer 13 to cut physically when the SiC semiconductor component 1 is cut out or singulated from a single SiC semiconductor wafer. The SiC semiconductor component 1 can hereby be cut out or separated from the individual SiC semiconductor wafer easily (“smoothly”). Furthermore, isolation distances from the side surfaces 5A to 5D be enlarged.
  • Eine Breite der Trennstraße beträgt ggf. nicht weniger als 1 µm und nicht mehr als 25 µm. Die Breite der Trennstraße kann ggf. nicht kleiner sein als 1 µm und nicht größer als 5 µm, ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ggf. nicht kleiner als 10 µm und nicht größer als 15 µm, ggf. nicht kleiner als 15 µm und nicht größer als 20 µm oder ggf. nicht kleiner als 20 µm und nicht größer als 25 µm.A width of the parting line is possibly not less than 1 µm and not more than 25 µm. The width of the separating line can possibly not be smaller than 1 µm and not larger than 5 µm, possibly not smaller than 5 µm and not larger than 10 µm, possibly not smaller than 10 µm and not larger than 15 µm, if necessary not smaller than 15 µm and not larger than 20 µm or possibly not smaller than 20 µm and not larger than 25 µm.
  • Die Harzschicht 16 weist eine Pad-Öffnung 18 auf, die einen Abschnitt der ersten Hauptflächen-Elektrodenschicht 12 als eine Pad-Region freilegt. Die Pad-Öffnung 18 ist in einer vierseitigen Form gebildet mit vier Seiten, die parallel sind zu den Seitenflächen 5A bis 5D, und zwar in einer Draufsicht.The resin layer 16 has a pad opening 18th on which a portion of the first major surface electrode layer 12 as a pad region exposed. The pad opening 18th is formed in a four-sided shape with four sides that are parallel to the side faces 5A to 5D , in a plan view.
  • Die Pad-Öffnung 18 steht in Kommunikation mit bzw. korrespondiert mit der Sub-Pad-Öffnung 15. Innere Wände der Pad-Öffnung 18 sind bündig ausgebildet mit inneren Wänden der Sub-Pad-Öffnung 15. Die inneren Wände der Pad-Öffnung 18 können in Bezug auf die inneren Wände der Sub-Pad-Öffnung 15 in Richtung hin zu Seiten der Seitenflächen 5A bis 5D positioniert sein. Die inneren Wände der Pad-Öffnung 18 können in Bezug auf die inneren Wände der Sub-Pad-Öffnung 15 in Richtung hin zu der inneren Region der SiC-Halbleiterschicht 2 positioniert sein. Die Harzschicht 16 kann die inneren Wände der Sub-Pad-Öffnung 15 bedecken.The pad opening 18th is in communication with or corresponds to the sub-pad opening 15th . Inner walls of the pad opening 18th are flush with the inner walls of the sub-pad opening 15th . The inner walls of the pad opening 18th can in relation to the inner walls of the sub-pad opening 15th towards the sides of the side surfaces 5A to 5D be positioned. The inner walls of the pad opening 18th can in relation to the inner walls of the sub-pad opening 15th be positioned toward the inner region of the SiC semiconductor layer 2. The resin layer 16 can be the inner walls of the sub-pad opening 15th cover.
  • Eine Dicke der Harzschicht 16 beträgt ggf. nicht weniger als 1 µm und nicht mehr als 50 µm. Die Dicke der Harzschicht 16 kann ggf. nicht kleiner sein als 1 µm und nicht größer als 10 µm, kann ggf. nicht kleiner sein als 10 µm. und nicht größer als 20 µm, kann ggf. nicht kleiner sein als 20 µm und nicht größer als 30 µm, kann ggf. nicht kleiner sein als 30 µm und nicht größer als 40 µm oder kann ggf. nicht kleiner sein als 40 µm und nicht größer als 50 µm.A thickness of the resin layer 16 may be not less than 1 µm and not more than 50 µm. The thickness of the resin layer 16 may possibly not be smaller than 1 µm and not larger than 10 µm, possibly not smaller than 10 µm. and not larger than 20 µm, possibly not smaller than 20 µm and not larger than 30 µm, possibly not smaller than 30 µm and not larger than 40 µm, or possibly not smaller than 40 µm and not larger than 50 µm.
  • Das SiC-Halbleiterbauteil 1 weist eine zweite Hauptflächen-Elektrodenschicht 19 auf, die auf der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 gebildet ist. Die zweite Hauptflächen-Elektrodenschicht 19 bildet einen Ohm'schen Kontakt mit der zweiten Hauptfläche 4 (SiC-Halbleitersubstrat 6).The SiC semiconductor component 1 has a second main surface electrode layer 19th on that on the second major face 4th the SiC semiconductor layer 2 is formed. The second major surface electrode layer 19th forms an ohmic contact with the second major surface 4th (SiC semiconductor substrate 6th ).
  • Das SiC-Halbleiterbauteil 1 weist eine Vielzahl von modifizierten Linien bzw. linienförmigen Abschnitten 22A bis 22D (modifizierte Schichten) auf, die an den Seitenflächen 5A bis 5D gebildet sind. Die modifizierten Linien 22A bis 22D sind nicht gebildet in der Hauptflächen-Isolierschicht 10, der Passivierungsschicht 13 und der Harzschicht 16. Die modifizierten Linien 22A bis 22D beinhalten die modifizierten Linien 22A, die an der Seitenfläche 5A gebildet sind, die modifizierte Linie 22B, die an der Seitenfläche 5B gebildet ist, die modifizierten Linien 22C, die an der Seitenfläche 5C gebildet sind, und die modifizierte Linie 22D, die an der Seitenfläche 5D gebildet ist.The SiC semiconductor component 1 has a multiplicity of modified lines or line-shaped sections 22A to 22D (modified layers) on the side faces 5A to 5D are formed. The modified lines 22A to 22D are not formed in the main surface insulating layer 10 , the passivation layer 13 and the resin layer 16 . The modified lines 22A to 22D contain the modified lines 22A that on the side face 5A are formed, the modified line 22B that on the side face 5B is formed, the modified lines 22C that on the side face 5C are formed, and the modified line 22D that on the side face 5D is formed.
  • Die modifizierten Linien 22A und 22C sind jeweils an bzw. in den a-Ebenen des SiC-Monokristalls gebildet. Die modifizierten Linien 22A sind in einer Vielzahl (zwei Schichten oder mehr; drei Schichten bei dieser Ausführungsform) an der Seitenfläche 5A gebildet. Die modifizierten Linien 22C sind in einer Vielzahl (zwei Schichten oder mehr; drei Schichten bei dieser Ausführungsform) an der Seitenfläche 5C gebildet. Die Anzahl der Schichten der modifizierten Linien 22A und 22C beträgt vorzugsweise nicht weniger als zwei Schichten und nicht mehr als sechs Schichten.The modified lines 22A and 22C are each formed on or in the a-planes of the SiC monocrystal. The modified lines 22A are in a plurality (two layers or more; three layers in this embodiment) on the side surface 5A educated. The modified lines 22C are in a plurality (two layers or more; three layers in this embodiment) on the side surface 5C educated. The number of layers of the modified lines 22A and 22C is preferably not less than two layers and not more than six layers.
  • Die modifizierten Linien 22B und 22D sind jeweils an bzw. in den m-Ebenen des SiC-Monokristalls gebildet. Die modifizierte Linie 22B ist in einer Schicht gebildet oder in einer Vielzahl gebildet (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) , und zwar an der Seitenfläche 5B. Die modifizierte Linie 22D ist in einer Schicht gebildet oder in einer Vielzahl (zwei Schichten oder mehr; eine Schicht bei dieser Ausführungsform) , und zwar an der Seitenfläche 5D. Die Anzahlen von Schichten der modifizierten Linien 22B und 22D sind vorzugsweise nicht größer als die Anzahlen von Schichten der modifizierten Linien 22A und 22C. Die Anzahlen von Schichten der modifizierten Linien 22B und 22D sind vorzugsweise kleiner als die Anzahlen von Schichten der modifizierten Linien 22A und 22C.The modified lines 22B and 22D are each formed on or in the m-planes of the SiC monocrystal. The modified line 22B is formed in one layer or in a plurality (two layers or more; one layer in this embodiment) on the side surface 5B . The modified line 22D is formed in one layer or in a plurality (two layers or more; one layer in this embodiment) on the side surface 5D . The numbers of layers of the modified lines 22B and 22D are preferably not more than the numbers of layers of the modified lines 22A and 22C . The numbers of layers of the modified lines 22B and 22D are preferably smaller than the numbers of layers of the modified lines 22A and 22C .
  • Die modifizierten Linien 22A bis 22D beinhalten Regionen in einer Schichtform, bei denen Abschnitte des SiC-Monokristalls, der die Seitenflächen 5A bis 5D bildet, modifiziert sind, so dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet. Die modifizierten Linien 22A bis 22D beinhalten jene Regionen, die modifiziert sind, so dass sie eine Eigenschaft haben, die sich hinsichtlich Dichte, Brechungsindex („refractive index“), mechanische Festigkeit (Kristallstärke), oder anderer physikalischer Charakteristika von dem SiC-Monokristall unterscheidet. Die modifizierten Linien 22A bis 22D können wenigstens eine Schicht aus einer aufgeschmolzenen und wieder gehärteten Schicht, einer Defektschicht, einer dielektrischen Durchbruchsschicht („breakdown layer“) und einer Brechungsindex-Änderungsschicht beinhalten.The modified lines 22A to 22D include regions in a layered form in which sections of the SiC monocrystal that form the side faces 5A to 5D is modified to have a property different from that of the SiC single crystal. The modified lines 22A to 22D include those regions that are modified so that they have a property that differs from the SiC monocrystal in terms of density, refractive index, mechanical strength (crystal strength), or other physical characteristics. The modified lines 22A to 22D may contain at least one layer of a melted and hardened layer, a defect layer, a dielectric breakdown layer and a refractive index change layer.
  • Die aufgeschmolzene und wieder gehärtete Schicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 aufgeschmolzen und hiernach wieder gehärtet bzw. verfestigt ist. Die Defektschicht ist eine Schicht, die ein Loch, eine Fissur bzw. eine Riss etc. beinhaltet, das bzw. die in der SiC-Halbleiterschicht 2 gebildet ist bzw. sind. Die dielektrische Durchbruchsschicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 einen dielektrischen Durchbruch erfahren hat. Die Brechungsindex-Änderungsschicht ist eine Schicht, bei der ein Abschnitt der SiC-Halbleiterschicht 2 auf einen Brechungsindex geändert worden ist, der sich von jenem des SiC-Monokristalls unterscheidet.The melted and hardened layer is a layer in which a section of the SiC semiconductor layer 2 is melted and then hardened or solidified again. The defect layer is a layer that includes a hole, a fissure or a crack, etc., which is or are formed in the SiC semiconductor layer 2. The dielectric breakdown layer is a layer in which a portion of the SiC semiconductor layer 2 has undergone a dielectric breakdown. The refractive index changing layer is a layer in which a portion of the SiC semiconductor layer 2 has been changed to a refractive index different from that of the SiC monocrystal.
  • Die modifizierten Linien 22A bis 22D erstrecken sich in Bandformen entlang von Tangentialrichtungen zu der ersten Hauptfläche 3. Die Tangentialrichtungen zu der ersten Hauptfläche 3 sind Richtungen orthogonal zu der Normalenrichtung Z. Die Tangentialrichtungen beinhalten die erste Richtung X (die m-Achsenrichtung des SiC-Monokristalls) und die zweite Richtung Y (die a-Achsenrichtung des SiC-Monokristalls).The modified lines 22A to 22D extend in ribbon shapes along directions tangent to the first major surface 3 . The directions tangential to the first major surface 3 are directions orthogonal to the normal direction Z. The tangential directions include the first direction X (the m-axis direction of the SiC single crystal) and the second direction Y (the a-axis direction of the SiC single crystal).
  • Unter Bezugnahme auf 3 und 8 ist die Vielzahl von modifizierten Linien 22A jeweils in eine Bandform gebildet, die sich geradlinig entlang der m-Achsenrichtung an der Seitenfläche 5A erstreckt. Die Vielzahl von modifizierten Linien 22A sind so gebildet, dass sie in der Normalenrichtung Z voneinander versetzt bzw. gegeneinander verschoben sind.With reference to 3 and 8th is the multitude of modified lines 22A each formed into a band shape extending straight along the m-axis direction on the side surface 5A extends. The variety of modified lines 22A are like that formed that they are offset from one another or shifted from one another in the normal direction Z.
  • Die Vielzahl von modifizierten Linien 22A können sich in der Normalenrichtung Z wechselseitig überlappen. Die Vielzahl von modifizierten Linien 22A sind vorzugsweise mit Abständen in der Normalenrichtung Z gebildet. Jede der Vielzahl von modifizierten Linien 22A weist in der Normalenrichtung Z eine Dicke TR auf. Die Dicken TR der Vielzahl von modifizierten Linien 22A können wechselseitig gleich sein oder können wechselseitig bzw. voneinander unterschiedlich sein.The variety of modified lines 22A can mutually overlap in the normal direction Z. The variety of modified lines 22A are preferably formed at intervals in the normal direction Z. Any of the multitude of modified lines 22A has a thickness TR in the normal direction Z. The thickness TR of the variety of modified lines 22A can be mutually the same or can be mutually or differently from one another.
  • Von der Vielzahl von modifizierten Linien 22A ist jene modifizierte Linie 22A an der Seite der ersten Hauptfläche 3 in einem Abstand von der ersten Hauptfläche 3 in Richtung hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die modifizierte Linie 22A an der Seite der ersten Hauptfläche 3 legt einen Flächenschichtabschnitt der ersten Hauptfläche 3 von der Seitenfläche 5A frei. Von bzw. aus der Vielzahl von modifizierten Linien 22A ist jene modifizierte Linie 22A auf der Seite der zweiten Hauptfläche 4 mit einem Abstand von der zweiten Hauptfläche 4 in Richtung hin zu der Seite der ersten Hauptfläche 3 gebildet. Die modifizierte Linie 22A an der Seite der zweiten Hauptfläche 4 legt einen Flächenschichtabschnitt der zweiten Hauptfläche 4 von der Seitenfläche 5A frei.From the variety of modified lines 22A is that modified line 22A on the side of the first major surface 3 at a distance from the first major surface 3 towards the side of the second major surface 4th educated. The modified line 22A on the side of the first major surface 3 lays a surface layer portion of the first major surface 3 from the side face 5A free. From or from the multitude of modified lines 22A is that modified line 22A on the side of the second major surface 4th at a distance from the second major surface 4th towards the side of the first major surface 3 educated. The modified line 22A on the side of the second major surface 4th lays a surface layer portion of the second major surface 4th from the side face 5A free.
  • Die Vielzahl von modifizierten Linien 22A ist in dem SiC-Halbleitersubstrat 6 gebildet. Die Vielzahl von modifizierten Linien 22A sind ausgehend von einer Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 mit Abständen in Richtung hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die Vielzahl von modifizierten Linien 22A legen hierdurch die SiC-Epitaxialschicht 7 an dem Flächenschichtabschnitt der ersten Hauptfläche 3 frei.The variety of modified lines 22A is in the SiC semiconductor substrate 6th educated. The variety of modified lines 22A are based on a boundary between the SiC semiconductor substrate 6th and the SiC epitaxial layer 7th at intervals towards the side of the second major surface 4th educated. The variety of modified lines 22A thereby lay the SiC epitaxial layer 7th at the surface layer portion of the first main surface 3 free.
  • Die Seitenfläche 5A, die zu der a-Ebene des SiC-Monokristalls weist, weist eine physikalische Eigenschaft des Spaltens bzw. der Spaltbildung in der bzw. mit der c-Achse („cleaving with the c-axis“) des SiC-Monokristalls auf, und zwar als eine Spaltrichtung. Wenn daher die Vielzahl von modifizierten Linien 22A entlang der c-Achse des SiC-Monokristalls oder der Normalenrichtung Z gebildet sind, wird die Seitenfläche 5A eine geneigte Fläche, die entlang der c-Achse des SiC-Monokristalls orientiert ist.The side face 5A , which points to the a-plane of the SiC monocrystal, has a physical property of cleaving or the gap formation in or with the c-axis (“cleaving with the c-axis”) of the SiC monocrystal, namely as a split direction. If therefore the multitude of modified lines 22A are formed along the c-axis of the SiC monocrystal or the normal direction Z, becomes the side surface 5A an inclined surface oriented along the c-axis of the SiC single crystal.
  • Demzufolge wird ein oder eine Vielzahl von (einer bei dieser Ausführungsform) geneigten Abschnitten, der bzw. die in einer Richtung einer entgegengesetzten Seite (der Seite der Seitenfläche 5C) in Bezug auf die c-Achse des SiC-Monokristalls gegenüber der Normalen auf die erste Hauptfläche 3 in der a-Achsenrichtung geneigt ist bzw. sind, in die Seitenfläche 5A eingeführt. Die entgegengesetzte Richtung in Bezug auf die c-Achse ist genauer gesagt eine Richtung zwischen der Normalenrichtung Z und der a-Achsenrichtung (der [11-20]-Richtung) des SiC-Monokristalls.As a result, one or a plurality of (one in this embodiment) inclined portions facing in a direction of an opposite side (the side of the side surface 5C) with respect to the c-axis of the SiC monocrystal opposite the normal to the first main surface 3 is inclined in the a-axis direction into the side surface 5A introduced. More specifically, the opposite direction with respect to the c-axis is a direction between the normal direction Z and the a-axis direction (the [11-20] direction) of the SiC single crystal.
  • Bei dieser Ausführungsform wird der geneigte Abschnitt, der gerichtet ist bzw. geneigt („directed“) ist in Richtung hin zu der gegenüberliegenden Seite (der Seite der Seitenfläche 5C) in Bezug auf die c-Achse des SiC-Monokristalls in die Seitenfläche 5A durch die Vielzahl von modifizierten Linien 22A eingeführt, die in einer Schnittansicht in der a-Achsenrichtung des SiC-Monokristalls voneinander versetzt bzw. verschoben sind. Einer oder eine Vielzahl von geneigten Abschnitten, der bzw. die entlang der c-Achse des SiC-Monokristalls orientiert ist bzw. sind, ist oder sind auch in der Seitenfläche 5A gebildet. Eine Bildungsregion der geneigten Abschnitte, die in Richtung hin zu der c-Achse gerichtet bzw. geneigt sind, wird durch den geneigten Abschnitt, der in Richtung hin zu der entgegengesetzten Seite in Bezug auf die c-Achse des SiC-Monokristalls gerichtet bzw. geneigt ist, reduziert.In this embodiment, the inclined portion that is directed is directed toward the opposite side (the side of the side surface 5C ) with respect to the c-axis of the SiC monocrystal into the side surface 5A through the multitude of modified lines 22A introduced which are displaced from each other in a sectional view in the a-axis direction of the SiC single crystal. One or a plurality of inclined portions oriented along the c-axis of the SiC monocrystal is or are also in the side surface 5A educated. A formation region of the inclined portions inclined toward the c-axis is inclined by the inclined portion inclined toward the opposite side with respect to the c-axis of the SiC single crystal is reduced.
  • Entlang der Normalenrichtung Z sind die Vielzahl von modifizierten Linien 22A abwechselnd verschoben hin zu einer Seite (der [11-20]-Richtungsseite) und hin zu einer anderen Seite (der [-1-120]-Richtungsseite) in der a-Achsenrichtung versetzt bzw. verschoben, und zwar in einer Schnittansicht. In einem Fall, bei dem vier oder mehr Schichten der modifizierten Linien 22A an der Seitenfläche 5A gebildet sind, ist es nicht notwendig, dass sämtliche der modifizierten Linien 22A abwechselnd hin zu der einen Seite und hin der anderen Seite in der a-Achsenrichtung verschoben sind. Die Vielzahl von modifizierten Linien 22A beinhalten vorzugsweise Abschnitte, die abwechselnd hin zu der einen Seite und hin zu der anderen Seite in der a-Achsenrichtung gebildet sind.Along the normal direction Z are the plurality of modified lines 22A shifted alternately to one side (the [11-20] directional side) and to another side (the [-1-120] directional side) in the a-axis direction in a sectional view. In a case where four or more layers of the modified lines 22A on the side face 5A are formed, it is not necessary that all of the modified lines 22A are shifted alternately toward one side and toward the other side in the a-axis direction. The variety of modified lines 22A preferably include portions that are formed alternately toward one side and toward the other side in the a-axis direction.
  • Die Vielzahl von modifizierten Linien 22A sind vorzugsweise in einem Modus gebildet, bei dem eine gerade Linie, die beliebige zwei Schichten der modifizierten Linien 22A verbindet, wenigstens die Normale auf die erste Hauptfläche 3 schneidet. Eine gerade Linie, die beliebige zwei Schichten der modifizierten Linien 22A verbindet, schneidet vorzugsweise die c-Achse des SiC-Monokristalls. Eine gerade Linie, die beliebige zwei Schichten der modifizierten Linien 22A verbindet, schneidet vorzugsweise die Normale auf die erste Hauptfläche 3 und die c-Achse des SiC-Monokristalls.The variety of modified lines 22A are preferably formed in a mode in which a straight line, any two layers of the modified lines 22A connects, at least the normal to the first main surface 3 cuts. A straight line, any two layers of the modified lines 22A connects, preferably intersects the c-axis of the SiC monocrystal. A straight line, any two layers of the modified lines 22A connects, preferably intersects the normal to the first main surface 3 and the c-axis of the SiC single crystal.
  • Die Vielzahl von modifizierten Linien 22A beinhalten vorzugsweise eine Schicht oder eine Vielzahl von modifizierten Linien 22A, die verschoben zu einer inneren Seite (der [11-20]-Richtungsseite) der SiC-Halbleiterschicht 2 in der a-Achsenrichtung gebildet ist bzw. sind, und zwar in Bezug auf die modifizierte Linie 22A auf der Seite der zweiten Hauptfläche 4.The variety of modified lines 22A preferably include one layer or a plurality of modified lines 22A formed shifted to an inner side (the [11-20] direction side) of the SiC semiconductor layer 2 in the a-axis direction, with respect to FIG modified line 22A on the side of the second major surface 4th .
  • Bei dieser Ausführungsform ist die mittlere modifizierte Linie 22A hin zu der inneren Seite der SiC-Halbleiterschicht 2 in Bezug auf die modifizierte Linie 22A auf der Seite der zweiten Hauptfläche 4 verschoben gebildet. Ein geneigter Abschnitt, der gerichtet bzw. geneigt ist hin zu der gegenüberliegenden Seite in Bezug auf die c-Achse des SiC-Monokristalls, ist in einer Region zwischen der mittleren modifizierten Linie 22A und der modifizierten Linie 22A auf der Seite der zweiten Hauptfläche 4 gebildet. Eine gerade Linie, die die mittlere modifizierte Linie 22A und die modifizierte Linie 22A auf der Seite der zweiten Hauptfläche 4 verbindet, schneidet die Normale auf die erste Hauptfläche 3 und die c-Achse des SiC-Monokristalls.In this embodiment, the middle is modified line 22A toward the inner side of the SiC semiconductor layer 2 with respect to the modified line 22A on the side of the second major surface 4th shifted formed. An inclined portion inclined toward the opposite side with respect to the c-axis of the SiC monocrystal is in a region between the central modified line 22A and the modified line 22A on the side of the second major surface 4th educated. A straight line that is the middle modified line 22A and the modified line 22A on the side of the second major surface 4th connects, the normal intersects the first major surface 3 and the c-axis of the SiC single crystal.
  • Die Vielzahl von modifizierten Linien 22A beinhalten vorzugsweise eine Schicht oder eine Vielzahl von modifizierten Linien 22A, die hin zu der inneren Seite (der [11-20]-Richtungsseite) der SiC-Halbleiterschicht 2 in der a-Achsenrichtung verschoben bzw. versetzt gebildet ist bzw. sind, und zwar in Bezug auf die modifizierte Linie 22A auf der Seite der ersten Hauptfläche 3.The variety of modified lines 22A preferably include one layer or a plurality of modified lines 22A toward the inner side (the [11-20] direction side) of the SiC semiconductor layer 2 is formed shifted in the a-axis direction with respect to the modified line 22A on the side of the first major surface 3 .
  • Bei dieser Ausführungsform ist die mittlere modifizierte Linie 22A zu der inneren Seite der SiC-Halbleiterschicht 2 in Bezug auf die modifizierte Linie 22A auf der Seite der ersten Hauptfläche 3 versetzt gebildet. Ein geneigter Abschnitt, der gerichtet bzw. geneigt ist hin zu der c-Achse des SiC-Monokristalls, ist in einer Region zwischen der mittleren modifizierten Linie 22A und der modifizierten Linie 22A auf der Seite der ersten Hauptfläche 3 gebildet. Eine gerade Linie, die die mittlere modifizierte Linie 22A und die modifizierte Linie 22A auf der Seite der ersten Hauptfläche 3 verbindet, schneidet die Normale auf die erste Hauptfläche 3. Die gerade Linie, die die mittlere modifizierte Linie 22A und die modifizierte Linie 22A auf der Seite der ersten Hauptfläche 3 verbindet, kann sich entlang der c-Achse des SiC-Monokristalls erstrecken oder kann die c-Achse des SiC-Monokristalls schneiden.In this embodiment, the middle is modified line 22A to the inner side of the SiC semiconductor layer 2 in relation to the modified line 22A on the side of the first major surface 3 formed offset. An inclined portion that is inclined toward the c-axis of the SiC single crystal is in a region between the central modified line 22A and the modified line 22A on the side of the first major surface 3 educated. A straight line that is the middle modified line 22A and the modified line 22A on the side of the first major surface 3 connects, the normal intersects the first major surface 3 . The straight line that is the middle modified line 22A and the modified line 22A on the side of the first major surface 3 connects, may extend along the c-axis of the SiC monocrystal or may intersect the c-axis of the SiC monocrystal.
  • Wenn drei oder mehr Schichten von den modifizierten Linien 22A auf diese Art und Weise gebildet sind, beinhaltet die Vielzahl von modifizierten Linien 22A vorzugsweise eine Schicht oder eine Vielzahl von modifizierten Linien 22A, die zu der inneren Seite (der [11-20]-Richtungsseite) der SiC-Halbleiterschicht 2 in Bezug auf eine gerade Linie verschoben gebildet ist bzw. sind, die beliebige zwei Schichten der modifizierten Linien 22A verbindet. Bei dieser Ausführungsform ist die mittlere modifizierte Linie 22A hin zu der inneren Seite der SiC-Halbleiterschicht 2 in Bezug auf eine gerade Linie versetzt gebildet, die die modifizierte Linie 22A auf der Seite der ersten Hauptfläche 3 und die modifizierte Linie 22A auf der Seite der zweiten Hauptfläche 4 verbindet.If three or more layers of the modified lines 22A formed in this way includes the plurality of modified lines 22A preferably one layer or a plurality of modified lines 22A formed shifted to the inner side (the [11-20] direction side) of the SiC semiconductor layer 2 with respect to a straight line, the any two layers of the modified lines 22A connects. In this embodiment, the middle is modified line 22A toward the inner side of the SiC semiconductor layer 2 with respect to a straight line which is the modified line 22A on the side of the first major surface 3 and the modified line 22A on the side of the second major surface 4th connects.
  • Eine Distanz DR in der a-Achsenrichtung von zwei zueinander bzw. wechselseitig benachbarten modifizierten Linien 22A kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Die Distanz DR kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, kann ggf. nicht kleiner sein als 5 µm und nicht größer als 10 µm, kann ggf. nicht kleiner sein als 10 µm und nicht größer als 15 µm oder kann ggf. nicht kleiner sein als 15 µm und nicht größer als 20 µm.A distance DR in the a-axis direction from two modified lines adjacent to each other or mutually adjacent 22A can exceed 0 µm and may not be larger than 20 µm. The distance DR can exceed 0 µm and is possibly not larger than 5 µm, possibly not smaller than 5 µm and not larger than 10 µm, possibly not smaller than 10 µm and not larger than 15 µm or can possibly not smaller than 15 µm and not larger than 20 µm.
  • Eine weiteste Distanz DD in der a-Achsenrichtung der Vielzahl von modifizierten Linien 22A kann 0 µm überschreiten und ist ggf. nicht größer als 40 µm. Die weiteste Distanz DD ist die Distanz zwischen der modifizierten Linie 22A, die in der a-Achsenrichtung auf einer äußersten Seite positioniert ist, und jener modifizierten Linie 22A, die in der a-Achsenrichtung auf einer innersten Seite positioniert ist.The greatest distance DD in the a-axis direction of the plurality of modified lines 22A can exceed 0 µm and may not be larger than 40 µm. The furthest distance DD is the distance between the modified line 22A positioned on an outermost side in the a-axis direction and that modified line 22A which is positioned on an innermost side in the a-axis direction.
  • Die weiteste Distanz DD kann 0 µm überschreiten und beträgt ggf. nicht mehr als 5 µm, kann ggf. nicht kleiner sein als 5 µm und nicht größer als 10 µm, kann ggf. nicht kleiner sein als 10 µm und nicht größer als 15 µm, kann ggf. nicht kleiner sein als 15 µm und nicht größer als 20 µm, kann ggf. nicht kleiner sein als 20 µm und nicht größer als 25 µm, kann ggf . nicht kleiner sein als 25 µm und nicht größer als 30 µm, kann ggf . nicht kleiner sein als 30 µm und nicht größer als 35 µm, kann ggf . nicht kleiner sein als 35 µm und nicht größer als 40 µm, kann ggf . nicht kleiner sein als 40 µm und nicht größer als 45 µm oder kann ggf. nicht kleiner sein als 45 µm und nicht größer als 50 µm. Die weiteste Distanz DD kann gleich der Distanz DR sein.The furthest distance DD may exceed 0 µm and may not be more than 5 µm, may not be smaller than 5 µm and not larger than 10 µm, may not be smaller than 10 µm and not larger than 15 µm, may not be be smaller than 15 µm and not larger than 20 µm, possibly not smaller than 20 µm and not larger than 25 µm. be not smaller than 25 µm and not larger than 30 µm. not smaller than 30 µm and not larger than 35 µm, not smaller than 35 µm and not larger than 40 µm, not smaller than 40 µm and not larger than 45 µm or, if necessary, cannot be smaller than 45 µm and not larger than 50 µm. The furthest distance DD can be equal to the distance DR.
  • Die Distanz DR ist vorzugsweise ein Wert, der kleiner ist als TL×tan θ, und zwar unter Verwendung des Off-Winkels θ und der Dicke TL der SiC-Halbleiterschicht 2 (0<DR< TL×tan θ). Ferner hat die weiteste Distanz DD vorzugsweise einen Wert von kleiner als TLxtan θ (0<DD< TL×tan θ). Vorzugsweise sind in diesem Fall drei oder mehr Schichten von den modifizierten Linien 22A gebildet.The distance DR is preferably a value that is smaller than TL × tan θ using the off angle θ and the thickness TL of the SiC semiconductor layer 2 (0 <DR <TL × tan θ ). Furthermore, has the greatest distance DD preferably a value less than TLxtan θ (0 <DD <TL × tan θ ). Preferably, in this case, three or more layers are from the modified lines 22A educated.
  • Die Seitenfläche 5A weist einen erhabenen bzw. vorstehenden Abschnitt („raised portion“) auf, der durch die Vielzahl von modifizierten Linien 22A gebildet ist. Scheitelabschnitte und ein Basisabschnitt des erhabenen Abschnittes der Seitenfläche 5A sind durch die Vielzahl von modifizierten Linien 22A gebildet. Bei dieser Ausführungsform sind die Scheitelabschnitte der erhabenen Abschnitte gebildet durch die modifizierte Linie 22A auf der Seite der ersten Hauptfläche 3 und die modifizierte Linie 22A auf der Seite der zweiten Hauptfläche 4, und der Basisabschnitt der erhabenen Abschnitte ist gebildet durch die mittlere modifizierte Linie 22A. Die Seitenfläche 5A ist insgesamt in einer Winkelposition zwischen der c-Achse des SiC-Monokristalls und der Normalen auf die erste Hauptfläche 3 gebildet, während bzw. obgleich sie die erhabenen Abschnitte aufweist.The side face 5A has a raised or protruding portion ("raised portion") through the plurality of modified lines 22A is formed. Apex portions and a base portion of the raised portion of the side surface 5A are through the multitude of modified lines 22A educated. In this embodiment, the apex portions of the raised portions are formed by the modified line 22A on the side of the first major surface 3 and the modified line 22A on the side of the second major surface 4th , and the base portion of the raised portions is formed by the middle modified line 22A . The Side face 5A is overall in an angular position between the c-axis of the SiC monocrystal and the normal to the first main surface 3 formed while or although it has the raised portions.
  • Unter Bezugnahme auf 4 ist die modifizierte Linie 22B in einer Bandform gebildet, die sich geradlinig entlang der a-Achsenrichtung an der Seitenfläche 5B erstreckt. Die modifizierte Linie 22B weist in der Normalenrichtung Z eine Dicke TR auf. Die modifizierte Linie 22B ist ausgehend von der ersten Hauptfläche 3 mit einem Abstand in Richtung hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die modifizierte Linie 22B legt einen Flächenschichtabschnitt der ersten Hauptfläche 3 von der Seitenfläche 5B frei. Die modifizierte Linie 22B ist in einem Abstand von der zweiten Hauptfläche 4 in Richtung hin zu der Seite der ersten Hauptfläche 3 gebildet. Die modifizierte Linie 22B legt einen Flächenschichtabschnitt der zweiten Hauptfläche 4 von der Seitenfläche 5B frei.With reference to 4th is the modified line 22B formed in a band shape straight line along the a-axis direction on the side surface 5B extends. The modified line 22B has a thickness TR in the normal direction Z. The modified line 22B is based on the first main surface 3 with a distance towards the side of the second major surface 4th educated. The modified line 22B lays a surface layer portion of the first major surface 3 from the side face 5B free. The modified line 22B is at a distance from the second major surface 4th towards the side of the first major surface 3 educated. The modified line 22B lays a surface layer portion of the second major surface 4th from the side face 5B free.
  • Die modifizierte Linie 22B ist in dem SiC-Halbleitersubstrat 6 gebildet. Die modifizierte Linie 22B ist ausgehend von einer Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 mit einem Abstand in Richtung hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die modifizierte Linie 22B legt hierdurch die SiC-Epitaxialschicht 7 an dem Flächenschichtabschnitt der ersten Hauptfläche 3 frei.The modified line 22B is in the SiC semiconductor substrate 6th educated. The modified line 22B is based on a boundary between the SiC semiconductor substrate 6th and the SiC epitaxial layer 7th with a distance towards the side of the second major surface 4th educated. The modified line 22B thereby lays the SiC epitaxial layer 7th at the surface layer portion of the first main surface 3 free.
  • An der Seitenfläche 5B kann durch eine Vielzahl von modifizierten Linien 22B gebildet sein. In diesem Fall sind die Vielzahl von modifizierten Linien 22B in der Normalenrichtung Z voneinander versetzt bzw. verschoben gebildet. Die Vielzahl von modifizierten Linien 22B können einander in der Normalenrichtung Z überlappen. Die Vielzahl von modifizierten Linien 22B sind vorzugsweise mit Abständen in der Normalenrichtung Z gebildet. Die Dicken TR der Vielzahl von modifizierten Linien 22B können zueinander gleich oder können voneinander unterschiedlich sein.On the side 5B can through a variety of modified lines 22B be educated. In this case, the multitude of modified lines 22B formed offset or shifted from one another in the normal direction Z. The variety of modified lines 22B can overlap each other in the normal direction Z. The variety of modified lines 22B are preferably formed at intervals in the normal direction Z. The thickness TR of the variety of modified lines 22B may be the same as each other or may be different from each other.
  • Unter Bezugnahme auf 4 und 8 sind die Vielzahl von modifizierten Linien 22C jeweils in einer Bandform gebildet, die sich geradlinig entlang der m-Achsenrichtung an der Seitenfläche 5C erstreckt. Die Vielzahl von modifizierten Linien 22C sind in der Normalenrichtung Z verschoben voneinander gebildet.With reference to 4th and 8th are the multitude of modified lines 22C each formed in a band shape extending straightly along the m-axis direction on the side surface 5C extends. The variety of modified lines 22C are formed shifted from each other in the normal direction Z.
  • Die Vielzahl von modifizierten Linien 22C können einander in der Normalenrichtung Z überlappen. Die Vielzahl von modifizierten Linien 22C sind vorzugsweise mit Abständen in der Normalenrichtung Z gebildet. Jede der Vielzahl von modifizierten Linien 22C weist eine Dicke TR in der Normalenrichtung Z auf. Die Dicken TR der Vielzahl von modifizierten Linien 22C können zueinander gleich oder können voneinander unterschiedlich sein.The variety of modified lines 22C can overlap each other in the normal direction Z. The variety of modified lines 22C are preferably formed at intervals in the normal direction Z. Any of the multitude of modified lines 22C has a thickness TR in the normal direction Z. The thickness TR of the variety of modified lines 22C may be the same as each other or may be different from each other.
  • Von der Vielzahl von modifizierten Linien 22C ist jene modifizierte Linie 22C auf der Seite der ersten Hauptfläche 3 mit einem Abstand bzw. Intervall von der ersten Hauptfläche 3 in Richtung hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die modifizierte Linie 22C auf der Seite der ersten Hauptfläche 3 legt einen Flächenschichtabschnitt der ersten Hauptfläche 3 von der Seitenfläche 5C frei. Von der Vielzahl von modifizierten Linien 22C ist jene modifizierte Linie 22C auf der Seite der zweiten Hauptfläche 4 mit einem Abstand von der zweiten Hauptfläche 4 in Richtung hin zu der Seite der ersten Hauptfläche 3 gebildet. Die modifizierte Linie 22C auf der Seite der zweiten Hauptfläche 4 legt einen Flächenschichtabschnitt der zweiten Hauptfläche 4 von der Seitenfläche 5C frei.From the variety of modified lines 22C is that modified line 22C on the side of the first major surface 3 with a distance or interval from the first main surface 3 towards the side of the second major surface 4th educated. The modified line 22C on the side of the first major surface 3 lays a surface layer portion of the first major surface 3 from the side face 5C free. From the variety of modified lines 22C is that modified line 22C on the side of the second major surface 4th at a distance from the second major surface 4th towards the side of the first major surface 3 educated. The modified line 22C on the side of the second major surface 4th lays a surface layer portion of the second major surface 4th from the side face 5C free.
  • Die Vielzahl von modifizierten Linien 22C sind in dem SiC-Halbleitersubstrat 6 gebildet. Die Vielzahl von modifizierten Linien 22C sind ausgehend von einer Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 mit Abständen in Richtung hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die Vielzahl von modifizierten Linien 22C legen daher die SiC-Epitaxialschicht 7 an dem Flächenschichtabschnitt der ersten Hauptfläche 3 frei .The variety of modified lines 22C are in the SiC semiconductor substrate 6th educated. The variety of modified lines 22C are based on a boundary between the SiC semiconductor substrate 6th and the SiC epitaxial layer 7th at intervals towards the side of the second major surface 4th educated. The variety of modified lines 22C therefore lay the SiC epitaxial layer 7th at the surface layer portion of the first main surface 3 free .
  • Die Seitenfläche 5C, die hin zu der a-Ebene des SiC-Monokristalls weist, weist eine physikalische Eigenschaft des Spaltens bzw. der Spaltbildung entlang der c-Achse des SiC-Monokristalls auf, und zwar als eine Spaltrichtung. Wenn daher die Vielzahl von modifizierten Linien 22C entlang der c-Achse des SiC-Monokristalls oder der Normalenrichtung Z gebildet sind, wird die Seitenfläche 5C eine geneigte Fläche, die entlang der c-Achse des SiC-Monokristall orientiert ist.The side face 5C , which points toward the a-plane of the SiC single crystal, has a physical property of cleaving along the c-axis of the SiC single crystal as a cleavage direction. If therefore the multitude of modified lines 22C are formed along the c-axis of the SiC monocrystal or the normal direction Z, becomes the side surface 5C an inclined surface oriented along the c-axis of the SiC single crystal.
  • Somit ist oder werden einer oder eine Vielzahl (einer bei dieser Ausführungsform) von geneigten Abschnitten, die in der Richtung der entgegengesetzten Seite (der Seite entgegengesetzt zu der Seitenfläche 5A) in Bezug auf die c-Achse des SiC-Monokristalls ausgehend von der Normalen auf die erste Hauptfläche 3 geneigt ist bzw. sind, in die Seitenfläche 5C eingeführt. Die gegenüberliegende Richtung in Bezug auf die c-Achse ist genauer gesagt die Richtung zwischen der Normalenrichtung Z und der a-Achsenrichtung (der [11-20]-Richtung) des SiC-Monokristalls.Thus, one or a plurality (one in this embodiment) of inclined portions extending in the direction of the opposite side (the side opposite to the side surface 5A) with respect to the c-axis of the SiC monocrystal starting from the normal to the first main surface 3 is or are inclined into the side surface 5C introduced. More specifically, the opposite direction with respect to the c-axis is the direction between the normal direction Z and the a-axis direction (the [11-20] direction) of the SiC single crystal.
  • Bei dieser Ausführungsform ist der geneigte Abschnitt, der gerichtet ist hin zu der gegenüberliegenden Seite (der Seite gegenüberliegend der Seitenfläche 5A) in Bezug auf die c-Achse des SiC-Monokristalls, in die Seitenfläche 5C eingeführt durch die Vielzahl von modifizierten Linien 22C, die in einer Schnittansicht voneinander in der a-Achsenrichtung des SiC-Monokristalls verschoben bzw. versetzt gebildet sind. Einer oder eine Vielzahl von geneigten Abschnitten, der bzw. die entlang der c-Achse des SiC-Monokristalls orientiert ist bzw. sind, ist oder sind auch in der Seitenfläche 5C gebildet. Eine Bildungsregion der geneigten Abschnitte, die gerichtet sind hin zu der c-Achse, ist durch den geneigten Abschnitt, der hin zu der gegenüberliegenden Seite in Bezug auf die c-Achse des SiC-Monokristalls gerichtet ist, reduziert bzw. verkleinert.In this embodiment, the inclined portion directed toward the opposite side (the side opposite to the side surface 5A ) with respect to the c-axis of the SiC monocrystal, into the side surface 5C introduced by the multitude of modified lines 22C formed shifted from each other in the a-axis direction of the SiC single crystal in a sectional view. One or a plurality of inclined portions oriented along the c-axis of the SiC monocrystal is or are also in the side surface 5C educated. A formation region of the inclined portions directed toward the c-axis is reduced by the inclined portion directed toward the opposite side with respect to the c-axis of the SiC single crystal.
  • Entlang der Normalenrichtung Z sind die Vielzahl von modifizierten Linien 22C abwechselnd hin zu einer Seite (der [11-20]-Richtungsseite) und zu einer anderen Seite (der [-1-120]-Richtungsseite) in der a-Achsenrichtung verschoben, und zwar in einer Schnittansicht. In einem Fall, bei dem vier oder mehr Schichten von modifizierten Linien 22C an der Seitenfläche 5C gebildet sind, ist es nicht notwendig, dass sämtliche modifizierten Linien 22C abwechselnd zu der einen Seite und zu der anderen Seite in der a-Achsenrichtung verschoben gebildet sind. Die Vielzahl von modifizierten Linien 22C beinhalten vorzugsweise Abschnitte, die abwechselnd zu der einen Seite und zu der anderen Seite in der a-Achsenrichtung verschoben gebildet sind.Along the normal direction Z are the plurality of modified lines 22C shifted alternately to one side (the [11-20] direction side) and to another side (the [-1-120] direction side) in the a-axis direction in a sectional view. In a case where four or more layers of modified lines 22C on the side face 5C it is not necessary that all modified lines are formed 22C are formed shifted alternately to one side and to the other side in the a-axis direction. The variety of modified lines 22C preferably include portions that are formed shifted alternately to one side and to the other side in the a-axis direction.
  • Die Vielzahl von modifizierten Linien 22C sind vorzugsweise in einem Modus gebildet, bei dem eine gerade Linie, die beliebige zwei Schichten der modifizierten Linien 22C verbindet, wenigstens die Normale auf die erste Hauptfläche 3 schneidet. Eine gerade Linie, die beliebige zwei Schichten der modifizierten Linien 22C verbindet, schneidet vorzugsweise die c-Achse des SiC-Monokristalls. Eine gerade Linie, die beliebige zwei Schichten der modifizierten Linien 22C verbindet, schneidet vorzugsweise die Normale auf die erste Hauptfläche 3 und die c-Achse des SiC-Monokristalls.The variety of modified lines 22C are preferably formed in a mode in which a straight line, any two layers of the modified lines 22C connects, at least the normal to the first main surface 3 cuts. A straight line, any two layers of the modified lines 22C connects, preferably intersects the c-axis of the SiC monocrystal. A straight line, any two layers of the modified lines 22C connects, preferably intersects the normal to the first main surface 3 and the c-axis of the SiC single crystal.
  • Die Vielzahl von modifizierten Linien 22C beinhalten vorzugsweise eine Schicht oder eine Vielzahl von modifizierten Linien 22C, die hin zu einer äußeren Seite (der [11-20]-Richtungsseite) der SiC-Halbleiterschicht 2 in der a-Achsenrichtung in Bezug auf die modifizierte Linie 22C auf der Seite der zweiten Hauptfläche 4 verschoben gebildet ist bzw. sind.The variety of modified lines 22C preferably include one layer or a plurality of modified lines 22C toward an outer side (the [11-20] direction side) of the SiC semiconductor layer 2 in the a-axis direction with respect to the modified line 22C on the side of the second major surface 4th shifted is formed or are.
  • Bei dieser Ausführungsform ist die mittlere modifizierte Linie 22C hin zu der äußeren Seite der SiC-Halbleiterschicht 2 verschoben gebildet, und zwar in Bezug auf die modifizierte Linie 22C auf der Seite der zweiten Hauptfläche 4. Ein geneigter Abschnitt, der gerichtet ist hin zu der gegenüberliegenden Seite in Bezug auf die c-Achse des SiC-Monokristalls, ist in einer Region zwischen der mittleren modifizierten Linie 22C und der modifizierten Linie 22C auf der Seite der zweiten Hauptfläche 4 gebildet. Eine gerade Linie, die die mittlere modifizierte Linie 22C und die modifizierte Linie 22C auf der Seite der zweiten Hauptfläche 4 verbindet, schneidet die Normale auf die erste Hauptfläche 3 und die c-Achse des SiC-Monokristalls.In this embodiment, the middle is modified line 22C formed shifted toward the outer side of the SiC semiconductor layer 2 with respect to the modified line 22C on the side of the second major surface 4th . An inclined portion directed toward the opposite side with respect to the c-axis of the SiC single crystal is in a region between the central modified line 22C and the modified line 22C on the side of the second major surface 4th educated. A straight line that is the middle modified line 22C and the modified line 22C on the side of the second major surface 4th connects, the normal intersects the first major surface 3 and the c-axis of the SiC single crystal.
  • Die Vielzahl von modifizierten Linien 22C beinhalten vorzugsweise eine Schicht oder eine Vielzahl von modifizierten Linien 22C, die zu der äußeren Seite (der [11-20]-Richtungsseite) der SiC-Halbleiterschicht 2 in der a-Achsenrichtung verschoben ist bzw. sind, und zwar in Bezug auf die modifizierte Linie 22C auf der Seite der ersten Hauptfläche 3.The variety of modified lines 22C preferably include one layer or a plurality of modified lines 22C that is shifted to the outer side (the [11-20] direction side) of the SiC semiconductor layer 2 in the a-axis direction with respect to the modified line 22C on the side of the first major surface 3 .
  • Bei dieser Ausführungsform ist die mittlere modifizierte Linie 22C hin zu der äußeren Seite der SiC-Halbleiterschicht 2 versetzt gebildet, und zwar in Bezug auf die modifizierte Linie 22C auf der Seite der ersten Hauptfläche 3. Ein geneigter Abschnitt, der hin zu der c-Achse des SiC-Monokristalls gerichtet ist, ist in einer Region zwischen der mittleren modifizierten Linie 22C und der modifizierten Linie 22C auf der Seite der ersten Hauptfläche 3 gebildet. Eine gerade Linie, die die mittlere modifizierte Linie 22C und die modifizierte Linie 22C auf der Seite der ersten Hauptfläche 3 verbindet, schneidet die Normale auf die erste Hauptfläche 3. Die gerade Linie, die die mittlere modifizierte Linie 22C und die modifizierte Linie 22C auf der Seite der ersten Hauptfläche 3 verbindet, kann sich entlang der c-Achse des SiC-Monokristalls erstrecken oder kann die c-Achse des SiC-Monokristalls schneiden.In this embodiment, the middle is modified line 22C toward the outer side of the SiC semiconductor layer 2 is formed offset with respect to the modified line 22C on the side of the first major surface 3 . An inclined portion directed toward the c-axis of the SiC single crystal is in a region between the central modified line 22C and the modified line 22C on the side of the first major surface 3 educated. A straight line that is the middle modified line 22C and the modified line 22C on the side of the first major surface 3 connects, the normal intersects the first major surface 3 . The straight line that is the middle modified line 22C and the modified line 22C on the side of the first major surface 3 connects, may extend along the c-axis of the SiC monocrystal or may intersect the c-axis of the SiC monocrystal.
  • Wenn drei oder mehr Schichten von modifizierten Linien 22C auf diese Art und Weise gebildet werden, beinhaltet die Vielzahl von modifizierten Linien 22C vorzugsweise eine Schicht oder eine Vielzahl von modifizierten Linien 22C, die zu der äußeren Seite (der [11-20]-Richtungsseite) der SiC-Halbleiterschicht 2 versetzt bzw. verschoben ist bzw. sind, und zwar in Bezug auf eine gerade Linie, die beliebige zwei Schichten der modifizierten Linien 22A verbindet. Bei dieser Ausführungsform ist die mittlere modifizierte Linie 22C hin zu der äußeren Seite der SiC-Halbleiterschicht 2 versetzt gebildet, und zwar in Bezug auf die gerade Linie, die die modifizierte Linie 22C auf der Seite der ersten Hauptfläche 3 und die modifizierte Linie 22C auf der Seite der zweiten Hauptfläche 4 verbindet.When three or more layers of modified lines 22C formed in this way includes the plurality of modified lines 22C preferably one layer or a plurality of modified lines 22C displaced to the outer side (the [11-20] direction side) of the SiC semiconductor layer 2 with respect to a straight line that is any two layers of the modified lines 22A connects. In this embodiment, the middle is modified line 22C toward the outer side of the SiC semiconductor layer 2 is formed offset with respect to the straight line which is the modified line 22C on the side of the first major surface 3 and the modified line 22C on the side of the second major surface 4th connects.
  • Eine Distanz DR in der a-Achsenrichtung der zwei zueinander benachbarten modifizierten Linien 22C kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Die Distanz DR kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm. und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm. und nicht größer als 15 µm oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.A distance DR in the a-axis direction of the two modified lines adjacent to each other 22C can exceed 0 µm and may not be larger than 20 µm. The distance DR can exceed 0 µm and is possibly not greater than 5 µm, possibly not smaller than 5 µm. and not larger than 10 µm, possibly not smaller than 10 µm. and not larger than 15 µm or possibly not smaller than 15 µm and not larger than 20 µm.
  • Eine weiteste Distanz DD der Vielzahl von modifizierten Linien 22C kann 0 µm überschreiten und ist ggf. nicht größer als 40 µm. Die weiteste Distanz DD ist die Distanz zwischen der modifizierten Linie 22C, die auf einer äußersten Seite in der a-Achsenrichtung positioniert ist, und jener modifizierten Linie 22C, die auf einer innersten Seite in der a-Achsenrichtung positioniert ist. The greatest distance DD the multitude of modified lines 22C can exceed 0 µm and may not be larger than 40 µm. The furthest distance DD is the distance between the modified line 22C positioned on an outermost side in the a-axis direction and that modified line 22C which is positioned on an innermost side in the a-axis direction.
  • Die weiteste Distanz DD kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und ggf. nicht größer als 15 µm, ist ggf. nicht kleiner als 15 µm und ggf. nicht größer als 20 µm, ist ggf. nicht kleiner als 20 µm und ggf. nicht größer als 25 µm, ist ggf. nicht kleiner als 25 µm und ggf. nicht größer als 30 µm, ist ggf. nicht kleiner als 30 µm und ggf. nicht größer als 35 µm, ist ggf. nicht kleiner als 35 µm und ggf. nicht größer als 40 µm, ist ggf. nicht kleiner als 40 µm und ggf. nicht größer als 45 µm oder kann ggf. nicht kleiner sein als 45 µm und nicht größer als 50 µm. Die weiteste Distanz DD kann gleich der Distanz DR sein.The furthest distance DD can exceed 0 µm and is possibly not larger than 5 µm, possibly not smaller than 5 µm and not larger than 10 µm, possibly not smaller than 10 µm and possibly not larger than 15 µm, possibly not smaller than 15 µm and possibly not larger than 20 µm, possibly not smaller than 20 µm and possibly not larger than 25 µm, possibly not smaller than 25 µm and possibly not larger than 30 µm not smaller than 30 µm and possibly not larger than 35 µm, possibly not smaller than 35 µm and possibly not larger than 40 µm, possibly not smaller than 40 µm and possibly not larger than 45 µm or be not smaller than 45 µm and not larger than 50 µm. The furthest distance DD can be equal to the distance DR.
  • Die Distanz DR ist vorzugsweise ein Wert kleiner als TL×tan θ, und zwar unter Verwendung des Off-Winkels θ und der Dicke TL der SiC-Halbleiterschicht 2 (0<DR< TL×tan θ). Ferner ist die weiteste Distanz DD vorzugsweise ein Wert kleiner als TL×tan θ (0<DD< TL×tan θ). Vorzugsweise werden in diesem Fall drei Mehrschichten von modifizierten Linien 22C gebildet.The distance DR is preferably a value smaller than TL × tan θ using the off angle θ and the thickness TL of the SiC semiconductor layer 2 (0 <DR <TL × tan θ ). Further is the furthest distance DD preferably a value smaller than TL × tan θ (0 <DD <TL × tan θ ). Preferably in this case three multilayers of modified lines are used 22C educated.
  • Die Seitenfläche 5C weist einen erhabenen Abschnitt auf, der durch die Vielzahl von modifizierten Linien 22C gebildet ist. Ein Scheitelabschnitt und Basisabschnitte des geneigten Abschnittes der Seitenfläche 5C sind durch die Vielzahl von modifizierten Linien 22C gebildet. Bei dieser Ausführungsform ist der Scheitelabschnitt des erhabenen Abschnittes gebildet durch die modifizierte Linie 22C auf der Seite der ersten Hauptfläche 3 und die modifizierte Linie 22C auf der Seite der zweiten Hauptfläche 4, und die Basisabschnitte des erhabenen Abschnittes sind gebildet durch die mittlere modifizierte Linie 22C. Die Seitenfläche 5C ist insgesamt in einer Winkelposition zwischen der c-Achse des SiC-Monokristalls und der Normalen auf die erste Hauptfläche 3 gebildet, während bzw. obgleich sie den erhabenen (erhöhten) Abschnitt aufweist.The side face 5C has a raised portion defined by the plurality of modified lines 22C is formed. A top portion and base portions of the inclined portion of the side surface 5C are through the multitude of modified lines 22C educated. In this embodiment, the apex portion of the raised portion is formed by the modified line 22C on the side of the first major surface 3 and the modified line 22C on the side of the second major surface 4th , and the base portions of the raised portion are formed by the middle modified line 22C . The side face 5C is overall in an angular position between the c-axis of the SiC monocrystal and the normal to the first main surface 3 formed while having the raised (raised) portion.
  • Unter Bezugnahme auf 3 ist die modifizierte Linie 22D in einer Bandform gebildet, die sich geradlinig entlang der a-Achsenrichtung an der Seitenfläche 5D erstreckt. Die modifizierte Linie 22D weist eine Dicke TR in der Normalenrichtung Z auf. Die modifizierte Linie 22D ist mit einem Abstand von der ersten Hauptfläche 3 hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die modifizierte Linie 22D legt einen Flächenschichtabschnitt der ersten Hauptfläche 3 von der Seitenfläche 5D frei. Die modifizierte Linie 22D ist mit einem Abstand von der zweiten Hauptfläche 4 hin zu der Seite der ersten Hauptfläche 3 gebildet. Die modifizierte Linie 22D legt einen Flächenschichtabschnitt der zweiten Hauptfläche 4 von der Seitenfläche 5D frei.With reference to 3 is the modified line 22D formed in a band shape straight line along the a-axis direction on the side surface 5D extends. The modified line 22D has a thickness TR in the normal direction Z. The modified line 22D is at a distance from the first major surface 3 towards the side of the second main surface 4th educated. The modified line 22D lays a surface layer portion of the first major surface 3 from the side face 5D free. The modified line 22D is at a distance from the second major surface 4th towards the side of the first main surface 3 educated. The modified line 22D lays a surface layer portion of the second major surface 4th from the side face 5D free.
  • Die modifizierte Linie 22D ist in dem SiC-Halbleitersubstrat 6 gebildet. Die modifizierte Linie 22D ist ausgehend von einer Grenze zwischen dem SiC-Halbleitersubstrat 6 und der SiC-Epitaxialschicht 7 mit einem Abstand in Richtung hin zu der Seite der zweiten Hauptfläche 4 gebildet. Die modifizierte Linie 22D legt hierdurch die SiC-Epitaxialschicht 7 an dem Flächenschichtabschnitt der ersten Hauptfläche 3 frei.The modified line 22D is in the SiC semiconductor substrate 6th educated. The modified line 22D is based on a boundary between the SiC semiconductor substrate 6th and the SiC epitaxial layer 7th with a distance towards the side of the second major surface 4th educated. The modified line 22D thereby lays the SiC epitaxial layer 7th at the surface layer portion of the first main surface 3 free.
  • Eine Vielzahl von modifizierten Linien 22D können an der Seitenfläche 5D gebildet sein. In diesem Fall sind die Vielzahl von modifizierten Linien 22D in der Normalenrichtung Z voneinander versetzt gebildet. Die Vielzahl von modifizierten Linien 22D können einander in der Normalenrichtung Z überlappen. Die Vielzahl von modifizierten Linien 22D sind vorzugsweise mit Abständen in der Normalenrichtung Z gebildet. Die Dicken TR der Vielzahl von modifizierten Linien 22D können zueinander gleich oder können voneinander unterschiedlich sein.A variety of modified lines 22D can on the side face 5D be educated. In this case, the multitude of modified lines 22D formed offset from one another in the normal direction Z. The variety of modified lines 22D can overlap each other in the normal direction Z. The variety of modified lines 22D are preferably formed at intervals in the normal direction Z. The thickness TR of the variety of modified lines 22D may be the same as each other or may be different from each other.
  • Die modifizierte Linie 22A und die modifizierte Linie 22B können an einem Eck- bzw. Kantenabschnitt, der die Seitenfläche 5A und die Seitenfläche 5B verbindet, kontinuierlich miteinander sein bzw. kontinuierlich ineinander übergehen. Die modifizierte Linie 22B und die modifizierte Linie 22C können an einem Kantenabschnitt, der die Seitenfläche 5B und die Seitenfläche 5C verbindet, kontinuierlich ineinander übergehen. Die modifizierte Linie 22C und die modifizierte Linie 22D können an einem Kantenabschnitt, der die Seitenfläche 5C und die Seitenfläche 5D verbindet, kontinuierlich ineinander übergehen. Die modifizierte Linie 22D und die modifizierte Linie 22A können an einem Kantenabschnitt, der die Seitenfläche 5D und die Seitenfläche 5A verbindet, kontinuierlich ineinander übergehen.The modified line 22A and the modified line 22B can at a corner or edge section, which the side surface 5A and the side face 5B connects, be continuous with each other or continuously merge into each other. The modified line 22B and the modified line 22C can be on an edge portion that forms the side face 5B and the side face 5C connects, merge continuously. The modified line 22C and the modified line 22D can be on an edge portion that forms the side face 5C and the side face 5D connects, merge continuously. The modified line 22D and the modified line 22A can be on an edge portion that forms the side face 5D and the side face 5A connects, merge continuously.
  • Die modifizierten Linien 22A bis 22D können integral ausgebildet sein, derart, dass sie die SiC-Halbleiterschicht 2 umgeben. Die modifizierten Linien 22A bis 22D können eine einzelne endlose (ringförmige) modifizierte Linie bilden, die die SiC-Halbleiterschicht 2 an den Seitenflächen 5A bis 5D umgibt.The modified lines 22A to 22D can be integrally formed such that they contain the SiC semiconductor layer 2 surround. The modified lines 22A to 22D can form a single endless (ring-shaped) modified line that constitutes the SiC semiconductor layer 2 on the side surfaces 5A to 5D surrounds.
  • Die modifizierten Linien 22A bis 22D sind an den Seitenflächen 5A bis 5D mit unterschiedlichen Besetzungs-bzw. Belegungsverhältnissen („occupying ratios“) RA, RB, RC und RD gebildet. Das Besetzungsverhältnis RA ist ein Verhältnis der modifizierten Linien 22A, die die Seitenfläche 5A besetzen. Das Besetzungsverhältnis RB ist ein Verhältnis der modifizierten Linie 22B, die die Seitenfläche 5B besetzt. Das Besetzungsverhältnis RC ist ein Verhältnis der modifizierten Linien 22C, die die Seitenfläche 5C besetzen. Das Besetzungsverhältnis RD ist ein Verhältnis der modifizierten Linie 22D, die die Seitenfläche 5D besetzt.The modified lines 22A to 22D are on the side surfaces 5A to 5D with different occupation or Occupying ratios RA, RB, RC and RD formed. The occupation ratio RA is a ratio of the modified lines 22A that is the side face 5A occupy. The occupation ratio RB is a ratio of modified line 22B that is the side face 5B occupied. The occupation ratio RC is a ratio of the modified lines 22C that is the side face 5C occupy. The occupation ratio RD is a modified line ratio 22D that is the side face 5D occupied.
  • Genauer gesagt unterscheiden sich die Besetzungsverhältnisse RA bis RD gemäß den Kristallebenen des SiC-Monokristalls. Die Besetzungsverhältnisse RB und RD der modifizierten Linien 22B und 22D, die an den m-Ebenen des SiC-Monokristalls gebildet sind, sind nicht mehr bzw. größer als die Besetzungsverhältnisse RA und RC der modifizierten Linien 22A und22C, die an den a-Ebenen des SiC-Monokristalls gebildet sind (RB, RD≤RA, RC). Genauer gesagt sind die Besetzungsverhältnissen RB und RD kleiner als die Besetzungsverhältnisse RA und RC (RB, RD<RA, RC).More specifically, the occupation ratios RA to RD differ according to the crystal planes of the SiC monocrystal. The occupation ratios RB and RD of the modified lines 22B and 22D which are formed on the m planes of the SiC monocrystal are not more than the occupancy ratios RA and RC of the modified lines 22A and22C formed on the a planes of the SiC monocrystal (RB, RD ≤RA, RC). More precisely, the occupation ratios RB and RD are smaller than the occupancy ratios RA and RC (RB, RD <RA, RC).
  • Die Besetzungsverhältnisse RA und RC der modifizierten Linien 22A und 22C können zueinander gleich oder voneinander unterschiedlich sein. Die Besetzungsverhältnisse RB und RD der modifizierten Linien 22B und 22D können zueinander gleich oder können voneinander unterschiedlich sein.The occupation ratios RA and RC of the modified lines 22A and 22C can be identical to or different from one another. The occupation ratios RB and RD of the modified lines 22B and 22D may be the same as each other or may be different from each other.
  • Die Besetzungsverhältnisse RA bis RD werden durch die Anzahlen von Schichten, die Dicken TR, die Gesamtflächeninhalte, etc. der modifizierten Linien 22A bis 22D eingestellt bzw. bestimmt. Bei dieser Ausführungsform, als ein Beispiel, sind die Besetzungsverhältnisse RA bis RD der modifizierten Linien 22A bis 22D eingestellt durch Einstellen der Anzahl von Schichten und der Dicken TR der modifizierten Linien 22A bis 22D.The occupation ratios RA to RD are determined by the numbers of layers, the thicknesses TR, the total areas, etc. of the modified lines 22A to 22D set or determined. In this embodiment, as an example, the occupation ratios are RA to RD of the modified lines 22A to 22D adjusted by adjusting the number of layers and the thicknesses TR of the modified lines 22A to 22D .
  • Die Anzahlen von Schichten der modifizierten Linien 22B und 22D sind jeweils kleiner als die Anzahlen von Schichten der modifizierten Linien 22A und 22C. Ferner sind die Gesamtwerte der Dicken TR der modifizierten Linien 22B und 22D jeweils kleiner als die Gesamtwerte der Dicken TR der modifizierten Linien 22A und 22C. Gleichfalls sind die Gesamtwerte der Flächenbereiche bzw. Flächeninhalte der modifizierten Linien 22B und 22D jeweils kleiner als die Gesamtwerte der Flächenbereiche der modifizierten Linien 22A und 22C.The numbers of layers of the modified lines 22B and 22D are each smaller than the numbers of layers of the modified lines 22A and 22C . Further, the total values of the thicknesses TR of the modified lines are 22B and 22D each smaller than the total values of the thicknesses TR of the modified lines 22A and 22C . Likewise, the total values of the areas or areas of the modified lines are 22B and 22D each smaller than the total values of the areas of the modified lines 22A and 22C .
  • In der Normalenrichtung Z, sind die Dicken TR der modifizierten Linien 22A bis 22D vorzugsweise nicht größer als die Dicke TL der SiC-Halbleiterschicht 2 (TR≤TL). Die Dicken TR der modifizierten Linien 22A bis 22D sind vorzugsweise kleiner als die Dicke TS des SiC-Halbleitersubstrats 6 (TR<TS) .In the normal direction Z, the thicknesses TR of the modified lines are 22A to 22D preferably not greater than the thickness TL of the SiC semiconductor layer 2 (TR TL). The thicknesses TR of the modified lines 22A to 22D are preferably smaller than the thickness TS of the SiC semiconductor substrate 6th (TR <TS).
  • Die Dicken TR der modifizierten Linien 22A bis 22D sind ggf. nicht kleiner als die Dicke TE der SiC-Epitaxialschicht 7 (TR≥TE) . Die Dicke TR der modifizierte Linie 22A, die Dicke TR der modifizierte Linie 22B, die Dicke TR der modifizierten Linie 22C und die Dicke TR der modifizierten Linie 22D können zueinander gleich sein oder können voneinander unterschiedlich sein.The thicknesses TR of the modified lines 22A to 22D are possibly not smaller than the thickness TE of the SiC epitaxial layer 7th (TR≥TE). The thickness TR of the modified line 22A , the thickness TR of the modified line 22B , the thickness TR of the modified line 22C and the thickness TR of the modified line 22D can be the same as each other or can be different from each other.
  • Verhältnisse TR/TL der Dicken TR der modifizierten Linien 22A bis 22D in Bezug auf die Dicke TL der SiC-Halbleiterschicht 2 sind vorzugsweise nicht kleiner als 0,1 und kleiner als 1,0. Die Verhältnisse TR/TL sind ggf. nicht kleiner als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0, 6, ggf. nicht kleiner als 0, 6 und nicht größer als 0,8 oder ggf. nicht kleiner als 0,8 und kleiner als 1,0.Ratios TR / TL of the thicknesses TR of the modified lines 22A to 22D with respect to the thickness TL of the SiC semiconductor layer 2 are preferably not smaller than 0.1 and smaller than 1.0. The TR / TL ratios are possibly not less than 0.1 and not greater than 0.2, possibly not less than 0.2 and not greater than 0.4, possibly not less than 0.4 and not greater than 0, 6, possibly not less than 0, 6 and not greater than 0.8 or possibly not less than 0.8 and less than 1.0.
  • Die Verhältnisse TR/TL may sind ggf. nicht kleiner als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,3, ggf. nicht kleiner als 0,3 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0,5, ggf. nicht kleiner als 0,5 und nicht größer als 0,6, ggf. nicht kleiner als 0, 6 und nicht größer als 0,7, ggf. nicht kleiner als 0,7 und nicht größer als 0,8, ggf. nicht kleiner als 0,8 und nicht größer als 0,9 oder können ggf. nicht kleiner sein als 0,9 und kleiner sein als 1,0. Die Verhältnisse TR/TL sind vorzugsweise nicht kleiner als 0,2 und nicht größer als 0,5.The ratios TR / TL may are possibly not smaller than 0.1 and not larger than 0.2, possibly not smaller than 0.2 and not larger than 0.3, possibly not smaller than 0.3 and not larger than 0.4, possibly not smaller than 0.4 and not larger than 0.5, possibly not smaller than 0.5 and not larger than 0.6, possibly not smaller than 0.6 and not larger than 0 , 7, possibly not smaller than 0.7 and not larger than 0.8, possibly not smaller than 0.8 and not larger than 0.9, or possibly not smaller than 0.9 and smaller than 1 , 0. The ratios TR / TL are preferably not smaller than 0.2 and not larger than 0.5.
  • Besonders bevorzugt sind die Verhältnisse TR/TS der Dicken TR der modifizierten Linien 22A bis 22D in Bezug auf die Dicke TS des SiC-Halbleitersubstrates 6 nicht kleiner als 0,1 und nicht größer als 1,0. Die Verhältnisse TR/TS sind ggf. nicht kleiner als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0,6, ggf. nicht kleiner als 0,6 und nicht größer als 0,8 oder ggf. nicht kleiner als 0,8 und kleiner als 1,0.The ratios TR / TS of the thicknesses TR of the modified lines are particularly preferred 22A to 22D in relation to the thickness TS of the SiC semiconductor substrate 6th not less than 0.1 and not greater than 1.0. The TR / TS ratios are possibly not less than 0.1 and not greater than 0.2, possibly not less than 0.2 and not greater than 0.4, possibly not less than 0.4 and not greater than 0.6, possibly not smaller than 0.6 and not larger than 0.8 or possibly not smaller than 0.8 and smaller than 1.0.
  • Die Verhältnisse TR/TS sind ggf. nicht kleiner als 0,1 und nicht größer als 0,2, ggf. nicht kleiner als 0,2 und nicht größer als 0,3, ggf. nicht kleiner als 0,3 und nicht größer als 0,4, ggf. nicht kleiner als 0,4 und nicht größer als 0,5, ggf. nicht kleiner als 0,5 und nicht größer als 0,6, ggf. nicht kleiner als 0, 6 und nicht größer als 0,7, ggf. nicht kleiner als 0,7 und nicht größer als 0,8, ggf. nicht kleiner als 0,8 und nicht größer als 0,9 oder ggf. nicht kleiner als 0,9 und kleiner als 1,0. Die Verhältnisse TR/TS sind vorzugsweise nicht kleiner als 0,2 und nicht größer als 0,5.The TR / TS ratios are possibly not less than 0.1 and not greater than 0.2, possibly not less than 0.2 and not greater than 0.3, possibly not less than 0.3 and not greater than 0.4, possibly not smaller than 0.4 and not larger than 0.5, possibly not smaller than 0.5 and not larger than 0.6, possibly not smaller than 0.6 and not larger than 0, 7, possibly not smaller than 0.7 and not larger than 0.8, possibly not smaller than 0.8 and not larger than 0.9 or possibly not smaller than 0.9 and smaller than 1.0. The TR / TS ratios are preferably not smaller than 0.2 and not larger than 0.5.
  • Unter Bezugnahme 5 beinhaltet die modifizierte Linie 22A eine Vielzahl von modifizierten a-Ebenen-Abschnitten 28 (modifizierte Abschnitte). Mit anderen Worten ist die modifizierte Linie 22A gebildet aus einer Zusammenstellung („aggregate“) der Vielzahl von modifizierten a-Ebenen-Abschnitten 28. Die Vielzahl von a-Ebenen-Abschnitten 28 sind Abschnitte, bei denen der SiC-Monokristall, der von der Seitenfläche 5A freiliegt, modifiziert ist, so dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet. An der Seitenfläche 5A kann eine Region in einem Umfang von jedem modifizierten a-Ebenen-Abschnitt 28 modifiziert sein, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet.In reference to 5 includes the modified line 22A a variety of modified a-plane sections 28 (modified sections). In other words, is the modified line 22A formed from a compilation (“aggregate”) of the multitude of modified a-plane sections 28 . The multitude of a-plane sections 28 are sections in which the SiC monocrystal, that of the Side face 5A is exposed, modified to have a property different from that of the SiC single crystal. On the side 5A can be a region in an extent of any modified a-plane section 28 be modified to have a property different from the SiC single crystal.
  • Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 beinhalten jeweils einen Endabschnitt 28a, der auf der Seite der ersten Hauptfläche 3 positioniert ist, einen weiteren Endabschnitt 28b, der auf der Seite der zweiten Hauptfläche 4 positioniert ist, und einen Verbindungsabschnitt 28c, der den einen Endabschnitt 28a und den anderen Endabschnitt 28b verbindet.The multitude of modified a-plane sections 28 each include an end section 28a that is on the side of the first major surface 3 is positioned, another end portion 28b that is on the side of the second major surface 4th is positioned, and a connecting portion 28c , the one end section 28a and the other end portion 28b connects.
  • Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 sind jeweils in eine lineare Form gebildet, die sich in der Normalenrichtung Z erstreckt. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 sind hierdurch insgesamt in eine Streifenform gebildet. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 beinhalten eine Vielzahl von modifizierten a-Ebenen-Abschnitten 28, die in eine konvergierende Form gebildet sind, bei der eine Breite in m-Achsenrichtung von der Seite des einen Endabschnittes 28a hin zu der Seite des anderen Endabschnittes 28b sich verjüngt bzw. schmäler wird.The multitude of modified a-plane sections 28 are each formed into a linear shape extending in the normal Z direction. The multitude of modified a-plane sections 28 are thereby formed into a strip shape as a whole. The multitude of modified a-plane sections 28 contain a variety of modified a-plane sections 28 formed in a converging shape having a width in the m-axis direction from the side of the one end portion 28a towards the side of the other end portion 28b becomes tapered or narrower.
  • Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 sind mit Abständen in der m-Achsenrichtung gebildet, so dass sie in der m-Achsenrichtung einander gegenüberliegen. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können einander wechselseitig in der m-Achsenrichtung überlappen. Eine bandförmige Region, die sich in der m-Achsenrichtung erstreckt, ist durch eine Linie, die die einen Endabschnitte 28a der Vielzahl von modifizierten a-Ebenen-Abschnitten 28 verbindet, und eine Linie gebildet, die die anderen Endabschnitte 28b der Vielzahl von modifizierten a-Ebenen-Abschnitten 28 miteinander verbindet. Die modifizierte Linie 22A ist durch diese bandförmige Region gebildet.The multitude of modified a-plane sections 28 are formed at intervals in the m-axis direction so that they are opposed to each other in the m-axis direction. The multitude of modified a-plane sections 28 can mutually overlap each other in the m-axis direction. A band-shaped region extending in the m-axis direction is indicated by a line joining the one end portions 28a the multitude of modified a-plane sections 28 connects, and formed a line that connects the other end sections 28b the multitude of modified a-plane sections 28 connects with each other. The modified line 22A is formed by this band-shaped region.
  • Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können jeweils einen gekerbten Abschnitt („notchedportion“) bilden, bei dem die Seitenfläche 5A gekerbt ist. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können j eweils eine Ausnehmung bilden, die von der Seitenfläche 5A in Richtung der a-Achsenrichtung ausgenommen ist. Die Vielzahl von modifizierten a-Ebenen-Abschnitten 28 können in Punktformen („point shapes“) (Fleckformen („dot shapes“)) gebildet sein, und zwar gemäß einer Länge in der Normalenrichtung Z und der Breite in der m-Achsenrichtung.The multitude of modified a-plane sections 28 can each form a notched section (“notchedportion”) in which the side surface 5A is notched. The multitude of modified a-plane sections 28 can each form a recess from the side surface 5A is excluded in the a-axis direction. The multitude of modified a-plane sections 28 may be formed in point shapes (“dot shapes”) according to a length in the normal direction Z and the width in the m-axis direction.
  • Ein Teilungsabstand („pitch“) PR in der m-Achsenrichtung zwischen zentralen Abschnitten einer Vielzahl von zueinander benachbarten modifizierten a-Ebenen-Abschnitten 28 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Der Teilungsabstand PR kann 0 µm überscheiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 µm oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.A pitch PR in the m-axis direction between central portions of a plurality of mutually adjacent modified a-plane portions 28 can exceed 0 µm and may not be larger than 20 µm. The division distance PR can exceed 0 µm and is possibly not larger than 5 µm, possibly not smaller than 5 µm and not larger than 10 µm, possibly not smaller than 10 µm and not larger than 15 µm or is possibly not not smaller than 15 µm and not larger than 20 µm.
  • Eine Breite WR in der m-Achsenrichtung von jedem modifizierte a-Ebenen-Abschnitt 28 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Die Breite WR kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 µm oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.A width WR in the m-axis direction of each modified a-plane section 28 can exceed 0 µm and may not be larger than 20 µm. The width WR can exceed 0 µm and is possibly not larger than 5 µm, is possibly not smaller than 5 µm and not larger than 10 µm, is possibly not smaller than 10 µm and not larger than 15 µm or is possibly not not smaller than 15 µm and not larger than 20 µm.
  • Die modifizierte Linie 22C hat die gleiche Struktur wie die modifizierte Linie 22A, mit der Ausnahme, dass sie an der Seitenfläche 5C gebildet ist. Die Beschreibung der modifizierten Linie 22A ist daher auf eine Beschreibung der modifizierten Linie 22C anwendbar, und zwar durch Ersatz von „Seitenfläche 5A“ durch „Seitenfläche 5C.“The modified line 22C has the same structure as the modified line 22A , with the exception that they are on the side face 5C is formed. The description of the modified line 22A is therefore to a description of the modified line 22C applicable by replacing “side face 5A "By" side surface 5C . "
  • Unter Bezugnahme auf 6 beinhaltet die modifizierte Linie 22D eine Vielzahl von modifizierten m-Ebenen-Abschnitten 29 (modifizierte Abschnitte) . Mit anderen Worten ist die modifizierte Linie 22D gebildet aus einer Zusammenstellung bzw. einer Gesamtheit („aggregate“) der Vielzahl von modifizierten m-Ebenen-Abschnitten 29. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 sind Abschnitte, bei denen der SiC-Monokristall, der von der Seitenfläche 5D freiliegt, so modifiziert ist, dass sie eine Eigenschaft haben, die sich von dem SiC-Monokristall unterscheidet. An der Seitenfläche 5D kann eine Region in einer Peripherie von jedem modifizierten m-Ebenen-Abschnitt 29 modifiziert sein, so dass sie eine Eigenschaft hat, die sich von dem SiC-Monokristall unterscheidet.With reference to 6th includes the modified line 22D a variety of modified m-plane sections 29 (modified sections). In other words, is the modified line 22D formed from a compilation or a totality (“aggregate”) of the multitude of modified m-plane sections 29 . The multitude of modified m-plane sections 29 are sections in which the SiC monocrystal protrudes from the side face 5D exposed are modified to have a property different from the SiC single crystal. On the side 5D can be a region in a periphery of any modified m-plane section 29 be modified to have a property different from the SiC single crystal.
  • Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 beinhalten jeweils einen Endabschnitt 29a, der auf der Seite der ersten Hauptfläche 3 positioniert ist, einen weiteren Endabschnitt 29b, der auf der Seite der zweiten Hauptfläche 4 positioniert ist, und einen Verbindungsabschnitt 29c, der den einen Endabschnitt 29a und den anderen Endabschnitt 29b verbindet.The multitude of modified m-plane sections 29 each include an end section 29a that is on the side of the first major surface 3 is positioned, another end portion 29b that is on the side of the second major surface 4th is positioned, and a connecting portion 29c , the one end section 29a and the other end portion 29b connects.
  • Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 sind jeweils in eine lineare Form gebildet, die sich in der Normalenrichtung Z erstreckt. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 ist hierdurch insgesamt in eine Streifenform gebildet. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 können eine Vielzahl von modifizierten m-Ebenen-Abschnitten 29 enthalten, die in eine konvergierende Form gebildet sind, bei der die Breite in der a-Achsenrichtung von der Seite des einen Endabschnittes 29a hin zu der Seite des anderen Endabschnittes 29b sich verschmälert bzw. verjüngt.The multitude of modified m-plane sections 29 are each formed into a linear shape extending in the normal Z direction. The multitude of modified m-plane sections 29 is thereby formed into a strip shape as a whole. The multitude of modified m-plane sections 29 can use a variety of modified m-plane sections 29 included in a converging Are formed in which the width in the a-axis direction from the side of the one end portion 29a towards the side of the other end portion 29b narrows or tapers.
  • Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 sind in der a-Achsenrichtung mit Abständen bzw. Intervallen gebildet, derart, dass sie einander in der a-Achsenrichtung gegenüberliegen. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 kann einander in der a-Achsenrichtung überlappen. Eine bandförmige Region, die sich in der a-Achsenrichtung erstreckt, ist durch eine Linie, die die einen Endabschnitten 29a der Vielzahl von modifizierten m-Ebenen-Abschnitten 29 verbindet, und eine Linie gebildet, die die anderen Endabschnitte 29b der Vielzahl von modifizierten m-Ebenen-Abschnitten 29 verbindet. Die modifizierte Linie 22D ist durch diese bandförmige Region gebildet.The multitude of modified m-plane sections 29 are formed in the a-axis direction at intervals such that they are opposed to each other in the a-axis direction. The multitude of modified m-plane sections 29 may overlap each other in the a-axis direction. A band-shaped region extending in the a-axis direction is indicated by a line joining the one end portions 29a the multitude of modified m-plane sections 29 connects, and formed a line that connects the other end sections 29b the multitude of modified m-plane sections 29 connects. The modified line 22D is formed by this band-shaped region.
  • Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 kann jeweils einen gekerbten Abschnitt bilden, bei dem die Seitenfläche 5D gekerbt ist. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 kann jeweils eine Ausnehmung bilden, die von der Seitenfläche 5D in Richtung der m-Achsenrichtung ausgenommen ist. Die Vielzahl von modifizierten m-Ebenen-Abschnitten 29 können in Punktformen (Fleckformen) gebildet sein, und zwar gemäß einer Länge in der Normalenrichtung Z und der Breite in der a-Achsenrichtung.The multitude of modified m-plane sections 29 may each form a notched portion in which the side surface 5D is notched. The multitude of modified m-plane sections 29 can each form a recess from the side surface 5D is excluded in the direction of the m-axis direction. The multitude of modified m-plane sections 29 may be formed in dot shapes (spot shapes) according to a length in the normal direction Z and the width in the a-axis direction.
  • Ein Teilungsabstand PR in der a-Achsenrichtung zwischen zentralen Abschnitten einer Vielzahl von zueinander benachbarten modifizierten m-Ebenen-Abschnitten 29 ist ggf. nicht kleiner als 0 µm und nicht größer als 20 µm. Der Teilungsabstand PR ist ggf. nicht kleiner als 0 µm und nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 µm oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.A pitch PR in the a-axis direction between central portions of a plurality of mutually adjacent modified m-plane portions 29 is possibly not smaller than 0 µm and not larger than 20 µm. The pitch PR is possibly not smaller than 0 µm and not larger than 5 µm, is possibly not smaller than 5 µm and not larger than 10 µm, is possibly not smaller than 10 µm and not larger than 15 µm or is possibly not smaller than 15 µm and not larger than 20 µm.
  • Eine Breite WR in der a-Achsenrichtung von jedem modifizierten m-Ebenen-Abschnitt 29 kann 0 µm überschreiten und ist ggf. nicht größer als 20 µm. Die Breite WR kann 0 µm überschreiten und ist ggf. nicht größer als 5 µm, ist ggf. nicht kleiner als 5 µm und nicht größer als 10 µm, ist ggf. nicht kleiner als 10 µm und nicht größer als 15 µm oder ist ggf. nicht kleiner als 15 µm und nicht größer als 20 µm.A width WR in the a-axis direction of each modified m-plane section 29 can exceed 0 µm and may not be larger than 20 µm. The width WR can exceed 0 µm and is possibly not larger than 5 µm, is possibly not smaller than 5 µm and not larger than 10 µm, is possibly not smaller than 10 µm and not larger than 15 µm or is possibly not not smaller than 15 µm and not larger than 20 µm.
  • Die modifizierte Linie 22B hat die gleiche Struktur wie die modifizierte Linie 22D mit der Ausnahme, dass sie an der Seitenfläche 5B gebildet ist. Die Beschreibung der modifizierten Linie 22D lässt sich auf die Beschreibung der modifizierten Linie 22B anwenden und zwar durch Ersetzen von „Seitenfläche 5D“ durch „Seitenfläche 5B.“The modified line 22B has the same structure as the modified line 22D except that they are on the side face 5B is formed. The description of the modified line 22D can be derived from the description of the modified line 22B apply by replacing “side surface 5D” with “side surface 5B . "
  • Unter Bezugnahme auf 8 beinhaltet das SiC-Halbleiterbauteil 1 eine Diodenregion 35 vom n-Typ, die in einem Flächenschichtabschnitt der ersten Hauptfläche 3 in der aktiven Region 8 gebildet ist. Bei dieser Ausführungsform ist die Diodenregion 35 in einem zentralen Abschnitt der ersten Hauptfläche 3 gebildet. Die Diodenregion 35 kann in eine vierseitige Form gebildet sein, mit vier Seiten, die in Draufsicht parallel sind zu den Seitenflächen 5A bis 5D.With reference to 8th the SiC semiconductor component 1 includes a diode region 35 of the n-type, which are in a surface layer portion of the first main surface 3 in the active region 8th is formed. In this embodiment, the diode region is 35 in a central portion of the first major surface 3 educated. The diode region 35 may be formed into a four-sided shape with four sides that are parallel to the side faces in plan view 5A to 5D .
  • Bei dieser Ausführungsform ist die Diodenregion 35 gebildet unter Verwendung eines Abschnittes der SiC-Epitaxialschicht 7. Eine Konzentration einer Verunreinigung vom n-Typ der Diodenregion 35 ist gleich der Konzentration einer Verunreinigung vom n-Typ der SiC-Epitaxialschicht 7. Die Konzentration der Verunreinigung vom n-Typ der Diodenregion 35 kann ggf. nicht kleiner sein als die Konzentration der Verunreinigung vom n-Typ der SiC-Epitaxialschicht 7. D.h., die Diodenregion 35 kann gebildet sein durch Einführen einer Verunreinigung vom n-Typ in einen Flächenschichtabschnitt der SiC-Epitaxialschicht 7.In this embodiment, the diode region is 35 formed using a portion of the SiC epitaxial layer 7th . A concentration of an n-type impurity of the diode region 35 is equal to the concentration of an n-type impurity of the SiC epitaxial layer 7th . The concentration of the n-type impurity of the diode region 35 may not be smaller than the concentration of the n-type impurity of the SiC epitaxial layer 7th . That is, the diode region 35 may be formed by introducing an n-type impurity into a surface layer portion of the SiC epitaxial layer 7th .
  • Das SiC-Halbleiterbauteil 1 beinhaltet eine Schutzregion 36 vom p+-Typ, die in einem Flächenschichtabschnitt der ersten Hauptfläche 3 in der äußeren Region 9 gebildet ist. Die Schutzregion 36 ist in einer Bandform gebildet, die sich in der Draufsicht entlang der Diodenregion 35 erstreckt. Genauer gesagt ist die Schutzregion 36 in einer Endlosform gebildet, die in Draufsicht die Diodenregion 35 umgibt. Die Schutzregion 36 ist in eine vierseitige Ringform gebildet (genauer gesagt eine vierseitige Ringform mit abgeschrägten Eck- bzw. Kantenabschnitten) oder eine kreisförmige Ringform.The SiC semiconductor component 1 includes a protection region 36 of the p + type, which is in a surface layer portion of the first main surface 3 in the outer region 9 is formed. The protected region 36 is formed in a band shape extending along the diode region in plan view 35 extends. More precisely, is the protected region 36 formed in an endless shape, which in plan view the diode region 35 surrounds. The protected region 36 is formed into a four-sided ring shape (more specifically, a four-sided ring shape with chamfered corner or edge portions) or a circular ring shape.
  • Die Schutzregion 36 ist hierdurch als eine Schutzringregion gebildet. Bei dieser Ausführungsform ist die Diodenregion 35 durch die Schutzregion 36 definiert. Ferner ist die aktive Region 8 durch die Schutzregion 36 definiert.The protected region 36 is thereby formed as a guard ring region. In this embodiment, the diode region is 35 through the protected region 36 Are defined. Further is the active region 8th through the protected region 36 Are defined.
  • Eine Verunreinigung vom p -Typ der Schutzregion 36 muss nicht aktiviert werden. In diesem Fall ist die Schutzregion 36 als eine Nicht-Halbleiterregion bzw. nicht halbleitende Region gebildet. Die Verunreinigung vom p-Typ der Schutzregion 36 kann aktiviert werden. In diesem Fall ist die Schutzregion 36 als eine Halbleiterregion vom p-Typ gebildet.A p -type impurity of the protection region 36 does not have to be activated. In this case it is the protected region 36 formed as a non-semiconductor region or non-semiconducting region. The p-type impurity of the protection region 36 can be activated. In this case it is the protected region 36 formed as a p-type semiconductor region.
  • Die Hauptflächen-Isolierschicht 10, die oben beschrieben wurde, beinhaltet eine Diodenöffnung 37, die die Diodenregion 35 freilegt. Die Diodenöffnung 37 legt einen inneren Umfangsrand der Schutzregion 36 frei, und zwar zusätzlich zu der Diodenregion 35. Die Diodenöffnung 37 kann in eine vierseitige Form gebildet sein, mit vier Seiten, die in der Draufsicht parallel sind zu den Seitenflächen 5A bis 5D.The main surface insulating layer 10 , described above, includes a diode opening 37 who have favourited the diode region 35 exposed. The diode opening 37 lays an inner peripheral edge of the protection region 36 free, in addition to the diode region 35 . The diode opening 37 may be formed into a four-sided shape with four sides parallel to the side surfaces in plan view 5A to 5D .
  • Die erste Hauptflächen-Elektrodenschicht 12, die oben beschrieben wurde, tritt von oberhalb der Hauptflächen-Isolierschicht 10 in die Diodenöffnung 37 ein. Innerhalb der Diodenöffnung 37 ist die erste Hauptflächen-Elektrodenschicht 12 elektrisch mit der Diodenregion 35 verbunden. Genauer gesagt bildet die erste Hauptflächen-Elektrodenschicht 12 mit der Diodenregion 35 einen Schottky-Übergang („Schottky junction“) . Die Schottky-Diode D, die die erste Hauptflächen-Elektrodenschicht 12 als eine Anode aufweist und die die Diodenregion 35 als eine Kathode aufweist, wird hierdurch gebildet. Die Passivierungsschicht 13 und die Harzschicht 16, die oben beschrieben wurden, sind auf der Hauptflächen-Isolierschicht 10 gebildet. The first major surface electrode layer 12 , which has been described above, occurs from above the major surface insulating layer 10 into the diode opening 37 a. Inside the diode opening 37 is the first major surface electrode layer 12 electrically to the diode region 35 connected. More specifically, it forms the first major surface electrode layer 12 with the diode region 35 a Schottky junction ("Schottky junction"). The Schottky diode D, which is the first major surface electrode layer 12 as an anode and which has the diode region 35 as a cathode is thereby formed. The passivation layer 13 and the resin layer 16 described above are on the main surface insulating layer 10 educated.
  • 9 ist eine perspektivische Ansicht, die einen SiC-Halbleiterwafer 41 zeigt, der beim Herstellen des SiC-Halbleiterbauteils 1 verwendet wird, das in 3 gezeigt ist. 9 Fig. 13 is a perspective view showing a SiC semiconductor wafer 41 shows that during the manufacture of the SiC semiconductor component 1 used in 3 is shown.
  • Der SiC-Halbleiterwafer 41 ist ein Element, um eine Basis des SiC-Halbleitersubstrats 6 zu bilden bzw. zu sein. Der SiC-Halbleiterwafer 41 beinhaltet ein 4H-SiC-Monokristall als ein Beispiel eines SiC-Monokristalls, das aus einem hexagonalen Kristall gebildet ist. Bei dieser Ausführungsform weist der SiC-Halbleiterwafer 41 eine Konzentration einer Verunreinigung vom n-Typ auf, die der Konzentration der Verunreinigung vom n-Typ des SiC-Halbleitersubstrats 6 entspricht.The SiC semiconductor wafer 41 is an element to a base of the SiC semiconductor substrate 6th to form or to be. The SiC semiconductor wafer 41 includes a 4H-SiC single crystal as an example of a SiC single crystal formed from a hexagonal crystal. In this embodiment, the SiC semiconductor wafer 41 has an n-type impurity concentration corresponding to the n-type impurity concentration of the SiC semiconductor substrate 6.
  • Der SiC-Halbleiterwafer 41 ist in einer Plattenform oder in einer diskoidalen Form („discoid shape“) gebildet. Der SiC-Halbleiterwafer 41 kann in einer Scheibenform („disk shape“) gebildet sein. Der SiC-Halbleiterwafer 41 weist auf einer Seite eine erste Wafer-Hauptfläche 42, auf einer anderen Seite eine zweite Wafer-Hauptfläche 43 und eine Wafer-Seitenfläche 44 auf, die die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 verbindet.The SiC semiconductor wafer 41 is formed in a plate shape or in a discoid shape. The SiC semiconductor wafer 41 can be formed in a disk shape. The SiC semiconductor wafer 41 has a first main wafer surface on one side 42 , on another side a second main wafer surface 43 and a wafer side surface 44 on which is the first major wafer surface 42 and the second major wafer surface 43 connects.
  • Eine Dicke TW des SiC-Halbleiterwafer 41 überschreitet die Dicke TS des SiC-Halbleitersubstrats 6 (TS<TW). Die Dicke TW des SiC-Halbleiterwafers 41 wird eingestellt durch Schleifen auf die Dicke TS des SiC-Halbleitersubstrats 6.A thickness TW of the SiC semiconductor wafer 41 exceeds the thickness TS of the SiC semiconductor substrate 6th (TS <TW). The thickness TW of the SiC semiconductor wafer 41 is adjusted to the thickness TS of the SiC semiconductor substrate by grinding 6th .
  • Die Dicke TW kann ggf. 150 µm überschreiten und ist ggf. nicht größer als 750 µm. Die Dicke TW kann ggf. 150 µm überschreiten und nicht größer sein als 300 µm, ist ggf. nicht kleiner als 300 µm und nicht größer als 450 µm, ist ggf. nicht kleiner als 450 µm und nicht größer als 600 µm oder ist ggf. nicht kleiner als 600 µm und nicht größer als 750 µm. In Anbetracht der Schleifzeit des SiC-Halbleiterwafers 41 überschreitet die Dicke TW vorzugsweise 150 µm und ist nicht größer als 500 µm. Die Dicke TW ist typischerweise nicht kleiner als 300 µm und nicht größer als 450 µm.The thickness TW can possibly exceed 150 μm and possibly not greater than 750 μm. The thickness TW can possibly exceed 150 µm and not be larger than 300 µm, it is possibly not smaller than 300 µm and not larger than 450 µm, it is possibly not smaller than 450 µm and not larger than 600 µm or it is possibly not smaller than 600 µm and not larger than 750 µm. Considering the grinding time of the SiC semiconductor wafer 41 when the thickness TW preferably exceeds 150 µm and is not larger than 500 µm. The thickness TW is typically not smaller than 300 µm and not larger than 450 µm.
  • Bei dieser Ausführungsform weisen die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 hin zu den c-Ebenen des SiC-Monokristall. Die erste Wafer-Hauptfläche 42 weist hin zu der (0001)-Ebene (Siliciumebene) . Die zweite Wafer-Hauptfläche 43 weist hin zu der (000-1)-Ebene (Kohlenstoffebene) des SiC-Monokristalls.In this embodiment, the first wafer main surface 42 and the second major wafer surface 43 towards the c-planes of the SiC monocrystal. The first major wafer surface 42 indicates the (0001) level (silicon level). The second major wafer surface 43 indicates the (000-1) plane (carbon plane) of the SiC monocrystal.
  • Die erste Wafer-Hauptfläche 42 und die zweite Wafer-Hauptfläche 43 haben einen Off-Winkel 9, der in Bezug auf die c-Ebenen des SiC-Monokristalls unter einem Winkel von nicht mehr als 10° in der [11-20]-Richtung geneigt ist. Eine Normalenrichtung Z auf die erste Wafer-Hauptfläche 42 ist um genau („just“) den Off-Winkel θ in Bezug auf die c-Achse ([0001]-Richtung) des SiC-Monokristalls geneigt.The first major wafer surface 42 and the second major wafer surface 43 have an off angle 9 which is inclined with respect to the c-planes of the SiC single crystal at an angle of not more than 10 ° in the [11-20] direction. A normal direction Z to the first main surface of the wafer 42 is exactly ("just") the off angle θ inclined with respect to the c-axis ([0001] direction) of the SiC monocrystal.
  • Der Off-Winkel θ ist ggf. nicht kleiner als 0° und nicht größer als 5,0°. Der Off-Winkel θ kann in einem Winkelbereich von nicht weniger als 0° und nicht größer als 1,0° eingestellt w, von nicht weniger als 1,0° und nicht größer als 1,5°, von nicht weniger als 1,5° und nicht größer als 2,0°, von nicht weniger als 2,0° und nicht größer als 2,5°, von nicht weniger als 2,5° und nicht größer als 3,0°, von nicht weniger als 3,0° und nicht größer als 3,5°, von nicht weniger als 3,5° und nicht größer als 4,0°, von nicht weniger als 4,0° und nicht größer als 4,5° oder von nicht weniger als 4,5° und nicht größer als 5,0°. Der Off-Winkel θ überschreitet vorzugsweise 0°. Der Off-Winkel θ ist ggf. kleiner als 4,0°.The off angle θ is possibly not smaller than 0 ° and not larger than 5.0 °. The off angle θ can be set in an angular range of not less than 0 ° and not greater than 1.0 °, not less than 1.0 ° and not greater than 1.5 °, not less than 1.5 ° and not greater than 2.0 °, not less than 2.0 ° and not greater than 2.5 °, not less than 2.5 ° and not greater than 3.0 °, not less than 3.0 ° and not greater than 3.5 °, of not less than 3.5 ° and not greater than 4.0 °, of not less than 4.0 ° and not greater than 4.5 °, or of not less than 4.5 ° and not greater than 5.0 °. The off angle θ preferably exceeds 0 °. The off angle θ may be less than 4.0 °.
  • Der Off-Winkel θ kann in einen Winkelbereich von nicht kleiner als 3,0° und nicht größer als 4,5° eingestellt sein. In diesem Fall ist der Off-Winkel θ vorzugsweise eingestellt innerhalb eines Winkelbereiches von nicht weniger als 3,0° und nicht mehr als 3,5° oder von nicht weniger als 3,5° und von nicht mehr als 4,0°. Der Off-Winkel θ kann innerhalb eines Winkelbereiches von nicht weniger als 1,5° und von nicht mehr als 3,0° eingestellt sein. In diesem Fall ist der Off-Winkel 9 vorzugsweise eingestellt innerhalb eines Winkelbereiches von nicht weniger als 1,5° und nicht mehr als 2,0° oder von nicht weniger als 2,0° und nicht mehr als 2,5°.The off angle θ can be set in an angular range of not smaller than 3.0 ° and not larger than 4.5 °. In this case it is the off angle θ preferably set within an angular range of not less than 3.0 ° and not more than 3.5 ° or not less than 3.5 ° and not more than 4.0 °. The off angle θ can be set within an angular range of not less than 1.5 ° and not more than 3.0 °. In this case it is the off angle 9 preferably set within an angular range of not less than 1.5 ° and not more than 2.0 ° or not less than 2.0 ° and not more than 2.5 °.
  • Der SiC-Halbleiterwafer 41 beinhaltet einen ersten Wafer-Kantenabschnitt bzw. Wafer-Eckabschnitt 45, der die erste Wafer-Hauptfläche 42 und die Wafer-Seitenfläche 44 verbindet, und beinhaltet einen zweiten Wafer-Kantenabschnitt 46, der die zweite Wafer-Hauptfläche 43 und die Wafer-Seitenfläche 44 verbindet. Der erste Wafer-Kantenabschnitt 45 weist einen ersten abgeschrägten Abschnitt („chamfered portion“) 47 auf, der von der ersten Wafer-Hauptfläche 42 hin zu der Wafer-Seitenfläche 44 nach unten geneigt ist. Der zweite Wafer-Kantenabschnitt 46 weist einen zweiten abgeschrägten Abschnitt 48 auf, der von der zweiten Wafer-Hauptfläche 43 in Richtung hin zu der Wafer-Seitenfläche 44 nach unten geneigt ist.The SiC semiconductor wafer 41 includes a first wafer edge portion or wafer corner portion 45 , which is the first major wafer surface 42 and the wafer face 44 connects, and includes a second wafer edge portion 46 , which is the second major wafer surface 43 and the wafer face 44 connects. The first wafer edge portion 45 has a first beveled section ("chamfered portion") 47 on that of the first major wafer surface 42 towards the wafer side surface 44 is inclined downwards. The second wafer edge portion 46 has a second beveled portion 48 from the second wafer Main area 43 towards the wafer side surface 44 is inclined downwards.
  • Der erste abgeschrägte Abschnitt 47 kann in einer konvex gekrümmten Form gebildet sein. Der zweite abgeschrägte Abschnitt 48 kann in einer konvex gekrümmten Form gebildet sein. Der erste abgeschrägte Abschnitt 47 und der zweite abgeschrägte Abschnitt 48 unterdrücken eine Bruchbildung („cracking“) des SiC-Halbleiterwafers 41.The first beveled section 47 may be formed in a convex curved shape. The second beveled section 48 may be formed in a convex curved shape. The first beveled section 47 and the second beveled portion 48 suppress cracking of the SiC semiconductor wafer 41 .
  • Ein Orientierungsflach bzw. eine Orientierungsabflachung 49, als ein Beispiel einer Markierung, die eine Kristallorientation des SiC-Monokristalls anzeigt, ist in der Wafer-Seitenfläche 44 gebildet. Der Orientierungsflach („orientation flat“) 49 ist ein ausgenommener bzw. gekerbter Abschnitt, der in der Wafer-Seitenfläche 44 gebildet ist. Bei dieser Ausführungsform erstreckt sich der Orientierungsflach 49 geradlinig entlang der a-Achsenrichtung ([11-20]-Richtung) des SiC-Monokristalls.An orientation flat or an orientation flat 49 , as an example of a mark indicating a crystal orientation of the SiC monocrystal, is in the wafer side surface 44 educated. The orientation flat 49 is a recessed or notched section formed in the wafer side surface 44 is formed. In this embodiment, the orientation surface extends 49 straight along the a-axis direction ([11-20] direction) of the SiC monocrystal.
  • Eine Vielzahl von (beispielsweise zwei) Orientierungsflachs 49, die die Kristallorientierungen anzeigen, können in der Wafer-Seitenfläche 44 gebildet werden. Die Vielzahl von (beispielsweise zwei) Orientierungsflachs 49 kann einen ersten Orientierungsflach und einen zweiten Orientierungsflach beinhalten.A variety of (e.g. two) orientation flax 49 that indicate the crystal orientations can be in the wafer side face 44 are formed. The multitude of (for example two) orientation flax 49 may include a first orientation surface and a second orientation surface.
  • Der erste Orientierungsflach kann ein gekerbter Abschnitt sein, der sich geradlinig entlang der a-Achsenrichtung ([11-20]-Richtung) des SiC-Monokristalls erstreckt. Der zweite Orientierungsflach kann ein gekerbter Abschnitt sein, der sich geradlinig entlang der m-Achsenrichtung ([1-100]-Richtung) des SiC-Monokristalls erstreckt.The first orientation flat may be a notched portion that extends straight along the a-axis direction ([11-20] direction) of the SiC single crystal. The second orientation flat may be a notched portion that extends straight along the m-axis direction ([1-100] direction) of the SiC single crystal.
  • In der ersten Wafer-Hauptfläche 42 ist eine Vielzahl von Bauteilbildungsregionen 51 eingestellt, die jeweils einem SiC-Halbleiterbauteil 1 entsprechen. Die Vielzahl von Bauteilbildungsregionen 51 sind in einen Matrix-Array eingestellt, und zwar mit Abständen in der m-Achsenrichtung ([1-100]-Richtung) und der a-Achsenrichtung ([11-20]-Richtung) .In the first main wafer area 42 is a plurality of component forming regions 51 set, each corresponding to a SiC semiconductor component 1. The multitude of component forming regions 51 are set in a matrix array with intervals in the m-axis direction ([1-100] direction) and the a-axis direction ([11-20] direction).
  • Jede Bauteilbildungsregion 51 weist vier Seiten 52A, 52B, 52C und 52D auf, die entlang der Kristallorientation des SiC-Monokristalls orientiert sind. Die vier Seiten 52A bis 52D entsprechen jeweils den vier Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2. D.h., die vier Seiten 52A bis 52D beinhalten die zwei Seiten 52A und 52C, die entlang der m-Achsenrichtung ([1-100]-Richtung) orientiert sind, und die zwei Seiten 52B und 52D, die entlang der a-Achsenrichtung ( [11-20]-Richtung) orientiert sind.Each component formation region 51 has four sides 52A , 52B , 52C and 52D which are oriented along the crystal orientation of the SiC monocrystal. The four sides 52A to 52D correspond to the four side faces 5A to 5D the SiC semiconductor layer 2 . That is, the four sides 52A to 52D contain the two sides 52A and 52C which are oriented along the m-axis direction ([1-100] direction) and the two sides 52B and 52D which are oriented along the a-axis direction ([11-20] direction).
  • Eine Schnitt- bzw. Trennvorgabelinie („cutting schedule line“) 53 einer Gitterform, die sich entlang der m-Achsenrichtung ([1-100]-Richtung) und entlang der a-Achsenrichtung ([11-20]-Richtung) erstreckt, um die Vielzahl von jeweiligen Bauteilbildungsregionen 51 abzugrenzen, ist in der ersten Wafer-Hauptfläche 42 eingestellt bzw. vorgegeben. Die Schnittvorgabelinie 53 beinhaltet eine Vielzahl von ersten Schnittvorgabelinien 54 und eine Vielzahl von zweiten Schnittvorgabelinien 55.A cutting schedule line 53 of a lattice shape extending along the m-axis direction ([1-100] direction) and along the a-axis direction ([11-20] direction), around the plurality of respective component formation regions 51 to be delimited is in the first main wafer area 42 set or specified. The pre-cut line 53 contains a large number of initial cutting guidelines 54 and a plurality of second cutting rule lines 55 .
  • Die Vielzahl von ersten Schnittvorgabelinien 54 erstrecken sich jeweils entlang der m-Achsenrichtung ([1-100]-Richtung). Die Vielzahl von zweiten Schnittvorgabelinien 55 erstrecken sich jeweils entlang der a-Achsenrichtung ([11-20]-Richtung). Nachdem in der Vielzahl von Bauteilbildungsregionen 51 vorbestimmte Strukturen gebildet worden sind, wird die Vielzahl von SiC-Halbleiterbauteilen 1 ausgeschnitten, und zwar durch Schneiden bzw. Trennen des SiC-Halbleiterwafers 41 entlang der Schnittvorgabelinie 53.The multitude of first template lines 54 each extend along the m-axis direction ([1-100] direction). The multitude of second template lines 55 extend along the a-axis direction ([11-20] direction), respectively. After in the variety of component forming regions 51 predetermined structures have been formed, the plurality of SiC semiconductor components 1 are cut out by cutting the SiC semiconductor wafer 41 along the cutting specification line 53 .
  • 10A bis 10M sind Schnittansichten eines Beispiels eines Verfahrens zum Herstellen des SiC-Halbleiterbauteils 1, das in 3 gezeigt ist. In 10A bis 10M ist aus Gründen einer einfacheren Beschreibung nur bzw. genau eine Region, die drei Bauteilbildungsregionen 51 beinhaltet, gezeigt, und eine Illustration von anderen Regionen ist weggelassen. 10A to 10M Fig. 13 are sectional views of an example of a method for manufacturing the SiC semiconductor device 1 , this in 3 is shown. In 10A to 10M is, for the sake of simplicity of description, only or precisely one region, the three component formation regions 51 is shown, and illustration of other regions is omitted.
  • Unter Bezugnahme auf 10A wird als erstes der SiC-Halbleiterwafer 41 vorbereitet (siehe auch 9). Als Nächstes wird die SiC-Epitaxialschicht 7 auf der ersten Wafer-Hauptfläche 42 gebildet. In dem Schritt des Bildens der SiC-Epitaxialschicht 7 wird SiC epitaktisch ausgehend von der ersten Wafer-Hauptfläche 42 aufgewachsen. Eine Dicke TE der SiC-Epitaxialschicht 7 ist ggf. nicht kleiner als 1 µm und nicht größer als 50 µm. Eine SiC-Halbleiter-Waferstruktur 61, die den SiC-Halbleiterwafer 41 und die SiC-Epitaxialschicht 7 beinhaltet, wird hierdurch gebildet.With reference to 10A is the first to be the SiC semiconductor wafer 41 prepared (see also 9 ). Next is the SiC epitaxial layer 7th on the first major wafer surface 42 educated. In the step of forming the SiC epitaxial layer 7th SiC becomes epitaxial starting from the first main wafer surface 42 grew up. A thickness TE of the SiC epitaxial layer 7th is possibly not smaller than 1 µm and not larger than 50 µm. A SiC semiconductor wafer structure 61 who have favourited the SiC semiconductor wafer 41 and the SiC epitaxial layer 7th is formed by it.
  • Die SiC-Halbleiter-Waferstruktur 61 beinhaltet eine erste Hauptfläche 62 und eine zweite Hauptfläche 63. Die erste Hauptfläche 62 und die zweite Hauptfläche 63 entsprechen der ersten Hauptfläche 3 bzw. der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2. Eine Dicke TWS der SiC-Halbleiter-Waferstruktur 61 kann ggf. 150 µm überschreiten und ist ggf. nicht größer als 800 µm. Die Dicke TWS überschreitet vorzugsweise 150 µm und ist vorzugsweise nicht größer als 550 µm.The SiC semiconductor wafer structure 61 includes a first major area 62 and a second major surface 63 . The first major face 62 and the second major surface 63 correspond to the first main area 3 or the second main surface 4th the SiC semiconductor layer 2 . A thickness TWS of the SiC semiconductor wafer structure 61 may possibly exceed 150 µm and may not be larger than 800 µm. The thickness TWS preferably exceeds 150 µm and is preferably not larger than 550 µm.
  • Als Nächstes werden unter Bezugnahme auf 10B die Schutzregionen 36 vom p+-Typ in der ersten Hauptfläche 62 gebildet. Der Schritt des Bildens der Schutzregionen 36 beinhaltet einen Schritt des selektiven Einführens der Verunreinigung vom p-Typ in Flächenschichtabschnitte der ersten Hauptfläche 62, und zwar über eine Ionen-Implantationsmaske (nicht gezeigt). Genauer gesagt werden die Schutzregionen 36 in Flächenschichtabschnitten der SiC-Epitaxialschicht 7 gebildet.Next, referring to FIG 10B the protected regions 36 of the p + type in the first major surface 62 educated. The step of forming the protection regions 36 includes a step of selectively introducing the p-type impurity into surface layer portions of the first major surface 62 , via an ion Implantation mask (not shown). More precisely, the protection regions 36 in surface layer sections of the SiC epitaxial layer 7th educated.
  • Die Schutzregionen 36 grenzen die aktiven Regionen 8 und die äußeren Regionen 9 in der SiC-Halbleiter-Waferstruktur 61 voneinander ab. Die Diodenregionen 35 vom n-Typ werden in Regionen abgegrenzt bzw. eingegrenzt (aktive Regionen 8), die von den Schutzregionen 36 umgeben sind. Die Diodenregionen 35 können gebildet werden durch selektives Einführen der Verunreinigung vom n-Typ in Flächenschichtabschnitte der ersten Hauptfläche 62, und zwar über eine Ionen-Implantationsmaske (nicht gezeigt).The protected regions 36 border the active regions 8th and the outer regions 9 in the SiC semiconductor wafer structure 61 from each other. The diode regions 35 of the n-type are delimited or delimited in regions (active regions 8th ) by the protected regions 36 are surrounded. The diode regions 35 can be formed by selectively introducing the n-type impurity into surface layer portions of the first major surface 62 through an ion implantation mask (not shown).
  • Als Nächstes wird unter Bezugnahme auf 10C die Hauptflächen-Isolierschicht 10 auf der ersten Hauptfläche 62 gebildet. Die Hauptflächen-Isolierschicht 10 beinhaltet Siliciumoxid (SiO2). Die Hauptflächen-Isolierschicht 10 kann gebildet werden durch ein CVD-Verfahren (chemisches Dampfabscheidungsverfahren) oder durch ein Oxidationsbehandlungsverfahren (beispielsweise ein thermisches Oxidationsbehandlungsverfahren) .Next, referring to FIG 10C the main surface insulating layer 10 on the first main area 62 educated. The main surface insulating layer 10 contains silicon oxide (SiO 2 ). The main surface insulating layer 10 may be formed by a CVD method (chemical vapor deposition method) or by an oxidation treatment method (e.g., a thermal oxidation treatment method).
  • Als Nächstes wird unter Bezugnahme auf 10D eine Maske 64, die ein vorbestimmtes Muster hat, auf der Hauptflächen-Isolierschicht 10 gebildet. Die Maske 64 weist in eine Vielzahl von Öffnungen 65 auf. Die Vielzahl von Öffnungen 65 legen jeweils Regionen in der Hauptflächen-Isolierschicht 10 frei, in denen die Diodenöffnungen 37 zu bilden sind.Next, referring to FIG 10D a mask 64 having a predetermined pattern on the main surface insulating layer 10 educated. The mask 64 points into a multitude of openings 65 on. The variety of openings 65 lay regions in the main surface insulating layer, respectively 10 free where the diode openings 37 are to be formed.
  • Als Nächstes werden unnötige Abschnitte der Hauptflächen-Isolierschicht 10 durch ein Ätzverfahren über die Maske 64 entfernt. Die Diodenöffnungen 37 werden hierdurch in der Hauptflächen-Isolierschicht 10 gebildet. Nachdem die Diodenöffnungen 37 gebildet sind, wird die Maske 64 entfernt.Next, unnecessary portions become the main surface insulating layer 10 by an etching process over the mask 64 away. The diode openings 37 are thereby in the main surface insulating layer 10 educated. After the diode openings 37 are formed, the mask 64 away.
  • Als Nächstes wird unter Bezugnahme auf 10E eine Basis-Elektrodenschicht 66, die eine Basis der ersten Hauptflächen-Elektrodenschichten 12 sein soll, in der ersten Hauptfläche 62 gebildet. Die Basis-Elektrodenschicht 66 wird über eine gesamte Fläche bzw. einen gesamten Bereich der ersten Hauptfläche 62 gebildet und bedeckt die Hauptflächen-Isolierschicht 10. Die ersten Hauptflächen-Elektrodenschichten 12 können gebildet werden durch ein Dampfabscheidungsverfahren, ein Sputter-Verfahren oder durch ein Plattierungs-Verfahren.Next, referring to FIG 10E a base electrode layer 66 that is a base of the first major surface electrode layers 12 should be in the first main area 62 educated. The base electrode layer 66 is over an entire area or an entire area of the first main area 62 is formed and covers the main surface insulating layer 10 . The first major surface electrode layers 12 can be formed by a vapor deposition method, a sputtering method, or a plating method.
  • Als Nächstes wird unter Bezugnahme auf Fig. 10F eine Maske 67 mit einem vorbestimmten Muster auf der Basis-Elektrodenschicht 66 gebildet. Die Maske 67 weist Öffnungen 68 auf, die Regionen der Basis-Elektrodenschicht 66 neben Regionen freilegen, bei denen die ersten Hauptflächen-Elektrodenschichten 12 zu bilden sind.Next, referring to Fig. 10F a mask 67 with a predetermined pattern on the base electrode layer 66 educated. The mask 67 has openings 68 on, the regions of the base electrode layer 66 next to expose regions where the first major surface electrode layers 12 are to be formed.
  • Als Nächstes werden nicht notwendige Abschnitte der Basis-Elektrodenschicht 66 durch ein Ätzverfahren über die Maske 67 entfernt. Die Basis-Elektrodenschicht 66 wird hierdurch in die Vielzahl von ersten Hauptflächen-Elektrodenschichten 12 unterteilt. Nachdem die ersten Hauptflächen-Elektrodenschichten 12 gebildet sind, wird die Maske 67 entfernt.Next are unnecessary portions of the base electrode layer 66 by an etching process over the mask 67 away. The base electrode layer 66 is thereby in the plurality of first main surface electrode layers 12 divided. After the first major surface electrode layers 12 are formed, the mask 67 away.
  • Als Nächstes wird unter Bezugnahme auf 10G die Passivierungsschicht 13 auf der ersten Hauptfläche 62 gebildet. Die Passivierungsschicht 13 beinhaltet Siliciumnitrid (SiN) . Die Passivierungsschicht 13 kann durch ein CVD-Verfahren gebildet werden.Next, referring to FIG 10G the passivation layer 13 on the first main area 62 educated. The passivation layer 13 includes silicon nitride (SiN). The passivation layer 13 can be formed by a CVD method.
  • Als Nächstes wird unter Bezugnahme auf 10H die Harzschicht 16 auf die Passivierungsschicht 13 geschichtet bzw. die Passivierungsschicht 13 wird von der Harzschicht 16 überzogen. Die Harzschicht 16 bedeckt insgesamt die aktiven Regionen 8 und die äußeren Regionen 9. Die Harzschicht 16 kann ein Polybenzoxazol als ein Beispiel eines fotoempfindlichen Harzes vom positiven Typ beinhalten.Next, referring to FIG 10H the resin layer 16 on the passivation layer 13 layered or the passivation layer 13 is from the resin layer 16 overdrawn. The resin layer 16 covers all active regions 8th and the outer regions 9 . The resin layer 16 may include a polybenzoxazole as an example of a positive type photosensitive resin.
  • Als Nächstes wird unter Bezugnahme auf 10I die Harzschicht 16 selektiv belichtet und hiernach entwickelt. Die Pad-Öffnungen 18 werden hierdurch in der Harzschicht 16 gebildet. Auch werden Trennstraßen („dicing streets“) 69, die entlang der Schnittvorgabelinie 53 (den Seiten 52A bis 52D der jeweiligen Bauteilbildungsregionen 51) orientiert sind, in der Harzschicht 16 abgegrenzt bzw. demarkiert.Next, referring to FIG 10I the resin layer 16 selectively exposed and then developed. The pad openings 18th are thereby in the resin layer 16 educated. There are also dicing streets 69, which run along the pre-cut line 53 (the pages 52A to 52D of the respective component formation regions 51 ) are oriented in the resin layer 16 delimited or demarked.
  • Als Nächstes werden unnötige Abschnitte der Passivierungsschicht 13 entfernt. Die unnötigen Abschnitte der Passivierungsschicht 13 können durch ein Ätzverfahren über die Harzschicht 16 entfernt werden. Die Sub-Pad-Öffnungen 15 werden hierdurch in der Passivierungsschicht 13 gebildet. Ferner werden die Trenn- bzw. Vereinzelungsstraßen 69, die entlang der Schnittvorgabelinie 53 orientiert sind, in der Passivierungsschicht 13 abgegrenzt.Next are unnecessary portions of the passivation layer 13 away. The unnecessary sections of the passivation layer 13 can be etched over the resin layer 16 removed. The sub-pad openings 15th are thereby in the passivation layer 13 educated. Furthermore, the separating or isolation roads 69 that are along the template line 53 are oriented, in the passivation layer 13 delimited.
  • Bei dieser Ausführungsform wurde der Schritt des Entfernens der nicht-nötigen Abschnitte der Passivierungsschicht 13 unter Verwendung der Harzschicht 16 beschrieben. Die Harzschicht 16 und die Pad-Öffnungen 18 können jedoch gebildet werden, nachdem die Sub-Pad-Öffnungen 15 in der Passivierungsschicht 13 gebildet wurden. In diesem Fall werden vor dem Schritt des Bildens der Harzschicht 16 die nichtnotwendigen Abschnitte der Passivierungsschicht 13 durch ein Ätzverfahren über eine Maske entfernt, um die Sub-Pad-Öffnungen 15 zu bilden. Gemäß diesem Schritt kann die Passivierungsschicht 13 in jede beliebige Form gebildet werden.In this embodiment, the step of removing the unnecessary portions of the passivation layer became 13 using the resin layer 16 described. The resin layer 16 and the pad openings 18th however, can be formed after the sub-pad openings 15th in the passivation layer 13 were formed. In this case, before the step of forming the resin layer 16 the unnecessary sections of the passivation layer 13 removed by an etching process over a mask to the sub-pad openings 15th to build. According to this step, the passivation layer 13 can be formed into any shape.
  • Als Nächstes wird unter Bezugnahme auf 10J die zweite Hauptfläche 63 (zweite Wafer-Hauptfläche 43) geschliffen. Die SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) wird hierdurch dünner gemacht. Ferner werden in der zweiten Hauptfläche 63 (zweite Wafer-Hauptfläche 43) Schleifmarkierungen gebildet. Die SiC-Halbleiter-Waferstruktur 61 wird geschliffen, bis sie die Dicke TWS entsprechend der Dicke TL der SiC-Halbleiterschicht 2 hat. Next, referring to FIG 10Y the second major face 63 (second main wafer surface 43 ) ground. The SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) is thereby made thinner. Furthermore, in the second main area 63 (second main wafer surface 43 ) Grinding marks formed. The SiC semiconductor wafer structure 61 is ground until it has the thickness TWS corresponding to the thickness TL of the SiC semiconductor layer 2.
  • Die SiC-Halbleiter-Waferstruktur 61 kann auf die Dicke TWS von nicht weniger als 40 µm und von nicht mehr als 200 µm geschliffen werden. D.h., der SiC-Halbleiterwafer 41 wird geschliffen, bis er von der Dicke TW entsprechend der Dicke TS des SiC-Halbleitersubstrats 6 ist. Der SiC-Halbleiterwafer 41 kann auf die Dicke TW von nicht weniger als 40 µm und von nicht mehr als 150 µm geschliffen werden.The SiC semiconductor wafer structure 61 can be ground to the thickness TWS of not less than 40 µm and not more than 200 µm. That is, the SiC semiconductor wafer 41 is ground until it is of the thickness TW corresponding to the thickness TS of the SiC semiconductor substrate 6. The SiC semiconductor wafer 41 can be ground to the thickness TW of not less than 40 µm and not more than 150 µm.
  • Als Nächstes werden unter Bezugnahme auf 10K eine Vielzahl von modifizierten Linien 70 (modifizierte Schichten) gebildet, um Basen der modifizierten Linien 22A bis 22D zu werden. In dem Schritt des Bildens der modifizierten Linien 70 wird ein gepulstes Laserlicht von einer Laserlicht-Bestrahlungsvorrichtung 71 auf die SiC-Halbleiter-Waferstruktur 61 abgestrahlt.Next, referring to FIG 10K a variety of modified lines 70 (modified layers) formed around bases of modified lines 22A to 22D to become. In the step of forming the modified lines 70 is a pulsed laser light from a laser light irradiation device 71 on the SiC semiconductor wafer structure 61 radiated.
  • Das Laserlicht wird auf die SiC-Halbleiter-Waferstruktur 61 ausgehend von der Seite der ersten Hauptfläche 62 abgestrahlt und über die Hauptflächen-Isolierschicht 10. Das Laserlicht kann direkt auf die SiC-Halbleiter-Waferstruktur 61 abgestrahlt werden, und zwar ausgehendvon der Seite der zweiten Hauptfläche 63.The laser light is directed onto the SiC semiconductor wafer structure 61 starting from the side of the first main surface 62 radiated and over the main surface insulating layer 10 . The laser light can be directed directly onto the SiC semiconductor wafer structure 61 are emitted, starting from the side of the second main surface 63 .
  • Ein Licht konvergierender Abschnitt (Brennpunkt) des Laserlichtes wird auf in Dickenrichtung mittlere bzw. Zwischenabschnitte („intermediate portions“) der SiC-Halbleiter-Waferstruktur 61 eingestellt. Eine Laserlicht-Bestrahlungsposition in Bezug auf die SiC-Halbleiter-Waferstruktur 61 wird entlang der Schnittvorgabelinie 53 (die vier Seiten 52A bis 52D der jeweiligen Bauteilbildungsregionen 51) bewegt. Genauer gesagt wird die Laserlicht-Bestrahlungsposition in Bezug auf die SiC-Halbleiter-Waferstruktur 61 entlang der ersten Schnittvorgabelinien 54 bewegt. Ferner wird die Laserlicht-Bestrahlungsposition in Bezug auf die SiC-Halbleiter-Waferstruktur 61 entlang der zweiten Schnittvorgabelinien 55 bewegt.A light-converging section (focal point) of the laser light is placed on intermediate portions of the SiC semiconductor wafer structure in the direction of thickness 61 set. A laser light irradiation position with respect to the SiC semiconductor wafer structure 61 will be along the template line 53 (the four sides 52A to 52D of the respective component formation regions 51 ) emotional. More specifically, it becomes the laser light irradiation position with respect to the SiC semiconductor wafer structure 61 along the first cutting guidelines 54 emotional. Further, the laser light irradiation position with respect to the SiC semiconductor wafer structure becomes 61 along the second cutting guidelines 55 emotional.
  • Die Vielzahl von modifizierten Linien 70, die sich entlang der Schnittvorgabelinie 53 (die vier Seiten 52A bis 52D der jeweiligen Bauteilbildungsregionen 51) erstrecken und in denen ein Kristallzustand des SiC-Monokristalls modifiziert ist, so dass sie eine Eigenschaft haben, die sich von anderen Regionen unterscheidet, werden hierdurch in Dickenrichtung mittlere Abschnitte der SiC-Halbleiter-Waferstruktur 61 gebildet.The variety of modified lines 70 that are located along the template line 53 (the four sides 52A to 52D of the respective component formation regions 51 ) and in which a crystal state of the SiC monocrystal is modified to have a property different from other regions, thereby become central portions in the thickness direction of the SiC semiconductor wafer structure 61 educated.
  • Eine Schicht oder eine Vielzahl von jeder der Vielzahl von modifizierten Linien 70 ist oder sind gebildet in einer Beziehung einer Eins-zu-eins-Entsprechung in Bezug auf die vier Seiten 52A bis 52D von jeder Bauteilbildungsregion 51. Bei dieser Ausführungsform sind eine Vielzahl (drei Schichten bei dieser Ausführungsform) der modifizierten Linien 70 bei jeder ersten Schnittvorgabelinie 54 gebildet, und eine Schicht der modifizierten Linie 70 ist bei jeder zweiten Schnittvorgabelinie 55 gebildet.One or a plurality of each of the plurality of modified lines 70 is or are formed in a relationship of one-to-one correspondence with respect to the four sides 52A to 52D from each component formation region 51 . In this embodiment, there are a plurality (three layers in this embodiment) of the modified lines 70 at every first cutting guide line 54 formed, and a layer of the modified line 70 is at every second cutting guide line 55 educated.
  • Die Vielzahl von modifizierten Linien 70 auf der Seite der ersten Schnittvorgabelinie 54 entsprechen den modifizierten Linien 22A (den modifizierten Linien 22C). Die eine Schicht einer modifizierten Linie 70 auf der Seite der zweiten Schnittvorgabelinie 55 entspricht der modifizierten Linie 22B (der modifizierten Linie 22D).The variety of modified lines 70 on the side of the first template line 54 correspond to the modified lines 22A (the modified lines 22C ). One layer of a modified line 70 on the side of the second template line 55 corresponds to the modified line 22B (the modified line 22D ).
  • In einer Schnittansicht sind die Vielzahl von modifizierten Linien 70 auf der Seite der ersten Schnittvorgabelinie 54 entlang der Normalenrichtung Z versetzt gebildet und sind in der a-Achsenrichtung abwechselnd zu der einen Seite und der anderen Seite versetzt gebildet. Die Vielzahl von modifizierten Linien 70 auf der Seite der ersten Schnittvorgabelinie 54 beinhalten eine Schicht oder eine Vielzahl der modifizierten Linien 70, die in der a-Achsenrichtung verschoben gebildet ist bzw. sind, und zwar hin zu einer gegenüberliegenden Seite der ([11-20]-Richtungsseite) in Bezug auf die c-Achsenrichtung des SiC-Monokristalls, und zwar auf einer Basis der modifizierten Linie 70 auf der Seite der zweiten Hauptfläche 63 und/oder der modifizierten Linie 70 auf der Seite der ersten Hauptfläche 62.In a sectional view are the plurality of modified lines 70 on the side of the first template line 54 are formed offset along the normal direction Z and are formed offset in the a-axis direction alternately to the one side and the other side. The variety of modified lines 70 on the side of the first template line 54 include one layer or a plurality of the modified lines 70 formed shifted in the a-axis direction toward an opposite side of the ([11-20] -direction side) with respect to the c-axis direction of the SiC monocrystal on a basis of the modified ones line 70 on the side of the second major surface 63 and / or the modified line 70 on the side of the first major surface 62 .
  • Jede der zwei modifizierten Linien 70, die entlang der Seiten 52A und 52C der Bauteilbildungsregion 51 orientiert sind, beinhalten den modifizierten a-Ebenen-Abschnitt 28. Jeder der zwei modifizierten Linien 70, die entlang der Seiten 52B und 52D der Bauteilbildungsregion 51 orientiert sind, beinhalten den modifizierten m-Ebenen-Abschnitt 29.Any of the two modified lines 70 running along the sides 52A and 52C the component formation region 51 oriented include the modified a-plane section 28 . Each of the two modified lines 70 running along the sides 52B and 52D the component formation region 51 are oriented include the modified m-plane section 29 .
  • Die Vielzahl von modifizierten Linien 70 sind auch Laserverarbeitungsmarkierungen („laser processing marks“), die in den in Dickenrichtung mittleren Abschnitten der SiC-Halbleiter-Waferstruktur 61 gebildet sind. Genauer gesagt sind die modifizierten a-Ebenen-Abschnitte 28 und die modifizierten m-Ebenen-Abschnitte 29 der modifizierten Linien 70 Laserverarbeitungsmarkierungen. Der Licht konvergierende Abschnitt (Brennpunkt), die Laserenergie, das Impulstastverhältnis, die Bestrahlungsgeschwindigkeit, etc., des Laserlichts werden auf geeignete bzw. beliebige Werte eingestellt, und zwar gemäß Positionen, Größen, Formen, Dicken, etc. der zu bildenden modifizierten Linien 70 (modifizierte Linien 22A bis 22D).The variety of modified lines 70 are also laser processing marks ("laser processing marks"), which are in the thickness direction of the middle sections of the SiC semiconductor wafer structure 61 are formed. More specifically, the modified a-plane sections are 28 and the modified m-plane sections 29 of the modified lines 70 Laser processing marks. The light converging portion (focal point), the laser energy, the duty cycle, the irradiation speed, etc., of the laser light are set to appropriate or arbitrary values according to positions, sizes, shapes, thicknesses, etc. of those to be formed modified lines 70 (modified lines 22A to 22D ).
  • Als nächstes wird unter Bezugnahme auf 10L die zweite Hauptflächen-Elektrodenschicht 19 auf der zweiten Hauptfläche 63 gebildet. Die zweite Hauptflächen-Elektrodenschicht 19 kann durch ein Dampfabscheidungsverfahren, ein Sputter-Verfahren oder ein Plattierungs-Verfahren gebildet werden. An der zweiten Hauptfläche 63 (Erdungsfläche bzw. Massefläche) kann eine Glüh- bzw. Erwärmungsbehandlung („annealing treatment“) durchgeführt werden und zwar vor dem Schritt des Bildens der zweiten Hauptflächen-Elektrodenschicht 19. Die Glüh- bzw. Erwärmungsbehandlung („annealing treatment“) kann durch ein Laser-Glühbehandlungsverfahren unter Verwendung von Laserlicht durchgeführt werden.Next, referring to FIG 10L the second major surface electrode layer 19th on the second main surface 63 educated. The second major surface electrode layer 19th can be formed by a vapor deposition method, a sputtering method, or a plating method. On the second main surface 63 An annealing treatment (“annealing treatment”) can be carried out before the step of forming the second main-surface electrode layer (ground surface or ground surface) 19th . The annealing treatment can be carried out by a laser annealing treatment method using laser light.
  • Gemäß dem Laser-Glühbehandlungsverfahren wird der SiC-Monokristall an einem Flächenschichtabschnitt der zweiten Hauptfläche 63 modifiziert, und eine amorphe Si-Schicht wird gebildet. In diesem Fall wird das SiC-Halbleiterbauteil 1, das die amorphe Si-Schicht an einem Flächenschichtabschnitt der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 aufweist, hergestellt. An der zweiten Hauptfläche 4 existieren sowohl die Schleifmarkierungen als auch die amorphe Si-Schicht. Gemäß dem Laser-Glühbehandlungsverfahren kann eine Ohm'sche Eigenschaft der zweiten Hauptflächen-Elektrodenschicht 19 in Bezug auf die zweite Hauptfläche 4 verbessert werden.According to the laser annealing treatment method, the SiC monocrystal is formed on a surface layer portion of the second main surface 63 modified, and an amorphous Si layer is formed. In this case, the SiC semiconductor component 1 which has the amorphous Si layer on a surface layer portion of the second main surface 4th the SiC semiconductor layer 2 is made. On the second main surface 4th Both the abrasive marks and the amorphous Si layer exist. According to the laser annealing treatment method, an ohmic property of the second main surface electrode layer can be obtained 19th in relation to the second major surface 4th be improved.
  • Als Nächstes werden unter Bezugnahme auf 10M die Vielzahl von SiC-Halbleiterbauteilen 1 von der SiC-Halbleiter-Waferstruktur 61 abgeschnitten bzw. abgetrennt. Bei diesem Schritt wird ein tape-förmiges Trägerelement 73 auf der Seite der zweiten Hauptfläche 63 haftend angebracht bzw. angeklebt („adhered“). Als Nächstes wird auf die Schnittvorgabelinie 53 ausgehend von der Seite der zweiten Hauptfläche 63 eine externe Kraft ausgeübt, und zwar über das Trägerelement 73. Die externe Kraft, die auf die Schnittvorgabelinie 53 angewendet bzw. aufgebracht wird, wird durch ein Andruckelement wie eine Klinge („blade“), etc. aufgebracht.Next, referring to FIG 10M the plurality of SiC semiconductor components 1 from the SiC semiconductor wafer structure 61 cut off or severed. This step creates a tape-shaped support element 73 on the side of the second major surface 63 attached or glued on ("adhered"). Next is on the template cutting line 53 starting from the side of the second main surface 63 an external force exerted via the support element 73 . The external force acting on the cutting line 53 is applied or applied, is applied by a pressure element such as a blade, etc.
  • Das Trägerelement 73 kann auf der Seite der ersten Hauptfläche 62 haftend angebracht werden. In diesem Fall kann die externe Kraft auf die Schnittvorgabelinie 53 über das Trägerelement 73 ausgehend der Seite der ersten Hauptfläche 62 aufgebracht werden. Die externe Kraft kann durch ein Andruckelement, wie eine Klinge, etc. aufgebracht werden.The carrier element 73 can be on the side of the first major face 62 be adhered. In this case, the external force can act on the cutting default line 53 over the carrier element 73 starting from the side of the first main surface 62 be applied. The external force can be applied by a pressing member such as a blade, etc.
  • Ein elastisches Trägerelement 73 kann auf der Seite der ersten Hauptfläche 62 oder auf der Seite der zweiten Hauptfläche 63 haftend angebracht werden („adhered“). In diesem Fall kann die SiC-Halbleiter-Waferstruktur 61 gespalten („cleaved“) werden durch Dehnen des elastischen Trägerelementes 73 in der m-Achsenrichtung und der a-Achsenrichtung.An elastic support element 73 can be on the side of the first major face 62 or on the side of the second main surface 63 be attached ("adhered"). In this case, the SiC semiconductor wafer structure 61 are split ("cleaved") by stretching the elastic support element 73 in the m-axis direction and the a-axis direction.
  • Wenn die SiC-Halbleiter-Waferstruktur 61 unter Verwendung des Trägerelementes 73 zu spalten bzw. zu vereinzeln ist, ist es bevorzugt, wenn das Trägerelement 73 mit wenigen Hindernissen auf der Seite der zweiten Hauptfläche 63 haftend angebracht wird. Die SiC-Halbleiter-Waferstruktur 61 wird somit entlang der Schnittvorgabelinie 53 gespalten, und zwar mit den modifizierten Linien 70 als Ausgangspunkte, und die Vielzahl von SiC-Halbleiterbauteilen 1 werden aus der einzelnen SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) abgetrennt bzw. herausgeschnitten bzw. vereinzelt.When the SiC semiconductor wafer structure 61 using the carrier element 73 to be split or to be separated, it is preferred if the carrier element 73 with few obstacles on the side of the second main surface 63 is adhered. The SiC semiconductor wafer structure 61 is thus along the cutting specification line 53 split with the modified lines 70 as starting points, and the plurality of SiC semiconductor components 1 are made from the single SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) separated or cut out or isolated.
  • Abschnitte der modifizierten Linien 70, die entlang der Seiten 52A der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Linien 22A. Abschnitte der modifizierten Linien 70, die entlang der Seiten 52B der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Linien 22B. Abschnitte der modifizierten Linien 70, die entlang der Seiten 52C der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Linien 22C. Abschnitte der modifizierten Linien 70, die entlang der Seiten 52D der jeweiligen Bauteilbildungsregionen 51 orientiert sind, werden die modifizierten Linien 22D. Die SiC-Halbleiterbauteile 1 werden durch Schritte einschließlich der obigen Schritte hergestellt.Sections of the modified lines 70 running along the sides 52A of the respective component formation regions 51 are oriented, the modified lines become 22A . Sections of the modified lines 70 running along the sides 52B of the respective component formation regions 51 are oriented, the modified lines become 22B . Sections of the modified lines 70 running along the sides 52C of the respective component formation regions 51 are oriented, the modified lines become 22C . Sections of the modified lines 70 running along the sides 52D of the respective component formation regions 51 are oriented, the modified lines become 22D . The SiC semiconductor devices 1 are manufactured through steps including the above steps.
  • In einer Schnittansicht werden die Vielzahl von modifizierten Linien 70 auf der Seite der ersten Schnittvorgabelinie 54 abwechselnd versetzt hin zu der einen Seite und der anderen Seite in der a-Achsenrichtung gebildet. Eine gerade Linie, die wenigstens zwei modifizierte Linien 70 von der Vielzahl von modifizierten Linien 70 auf der Seite der ersten Schnittvorgabelinie 54 verbindet, ist ausgehend von einer Normalen auf die auf die erste Hauptfläche 62 in Richtung hin zu der Richtung der gegenüberliegenden Seite in Bezug auf die c-Achse des SiC-Monokristalls geneigt.A sectional view shows the multitude of modified lines 70 on the side of the first template line 54 are formed alternately offset to one side and the other side in the a-axis direction. A straight line that has at least two modified lines 70 from the variety of modified lines 70 on the side of the first template line 54 connects, is based on a normal to the first main surface 62 inclined toward the opposite side direction with respect to the c-axis of the SiC single crystal.
  • Die SiC-Halbleiter-Waferstruktur 61 wird gespalten entlang einer geraden Linie, die zwei zueinander benachbarte modifizierte Linien 70 verbindet, und zwar zusätzlich zu der c-Achsenrichtung des SiC-Monokristalls an der ersten Schnittvorgabelinie 54. Dies kann an den Seitenflächen 5A und 5C der SiC-Halbleiterschicht 2, die in einen Chip herzustellen ist, die Bildung einer geneigten Fläche unterdrücken, die entlang der c-Achsenrichtung des SiC-Monokristalls orientiert ist.The SiC semiconductor wafer structure 61 is split along a straight line that is two adjacent modified lines 70 connects, in addition to the c-axis direction of the SiC monocrystal at the first cutting specification line 54 . This can be done on the side surfaces 5A and 5C of the SiC semiconductor layer 2 to be fabricated into a chip, suppress the formation of an inclined face oriented along the c-axis direction of the SiC single crystal.
  • Bei dieser Ausführungsform wird der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) vor dem Schritte des Bildens der modifizierten Linien 70 (10K) durchgeführt. Der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) kann jedoch zu jedem beliebigen Zeitpunkt nach dem Schritt des Vorbereitens des SiC-Halbleiterwafers 41 (10A) und vor dem Schritt des Bildens der zweiten Hauptflächen-Elektrodenschicht 19 (10L) durchgeführt werden.In this embodiment, the step of grinding the SiC semiconductor wafer structure 61 ( 10Y ) before the steps of making the modified lines 70 ( 10K ) carried out. The step of grinding the SiC semiconductor wafer structure 61 ( 10Y ) can, however, at any time after the step of preparing the SiC semiconductor wafer 41 ( 10A ) and before the step of forming the second major surface electrode layer 19th ( 10L ) be performed.
  • Beispielsweise kann der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) vor dem Schritt des Bildens der SiC-Epitaxialschicht 7 (10A) durchgeführt werden. Auch kann der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) nach dem Schritt des Bildens der modifizierten Linien 70 (10K) durchgeführt werden.For example, the step of grinding the SiC semiconductor wafer structure 61 ( 10Y ) prior to the step of forming the SiC epitaxial layer 7th ( 10A ) be performed. The step of grinding the SiC semiconductor wafer structure can also be used 61 ( 10Y ) after the step of forming the modified lines 70 ( 10K ) be performed.
  • Ferner kann der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) über eine Vielzahl von Zeiten zu jedem beliebigen Zeitpunkt nach dem Schritt des Vorbereitens des SiC-Halbleiterwafers 41 (10A) und vor dem Schritt des Bildens der modifizierten Linien 70 (10K) durchgeführt werden. Auch kann der Schritt des Schleifens der SiC-Halbleiter-Waferstruktur 61 (10J) über eine Vielzahl von Zeiten zu jedem beliebigen Zeitpunkt nach dem Schritt des Vorbereitens des SiC-Halbleiterwafers 41 (10A) und vor dem Schritt des Bildens der zweiten Hauptflächen-Elektrodenschicht 19 (10L) durchgeführt werden.Furthermore, the step of grinding the SiC semiconductor wafer structure 61 ( 10Y ) for a plurality of times at any point in time after the step of preparing the SiC semiconductor wafer 41 ( 10A ) and before the step of forming the modified lines 70 ( 10K ) be performed. The step of grinding the SiC semiconductor wafer structure can also be used 61 ( 10Y ) for a plurality of times at any point in time after the step of preparing the SiC semiconductor wafer 41 ( 10A ) and before the step of forming the second major surface electrode layer 19th ( 10L ) be performed.
  • 11 ist eine perspektivische Ansicht, und zwar bei einer Betrachtung durch ein Abdichtungsharz 79 hindurch, eines Halbleitergehäuses („semi-conductor package“) 74, in dem das SiC-Halbleiterbauteil 1 aufgenommen ist, das in 3 gezeigt ist. 11 Fig. 13 is a perspective view as viewed through a sealing resin 79 through, a semiconductor package ("semi-conductor package") 74 , in which the SiC semiconductor component 1 is received, which in 3 is shown.
  • Unter Bezugnahme auf 11 ist das Halbleitergehäuse 74 bei dieser Ausführungsform von einem sogenannten TO-220-Typ. Das Halbleitergehäuse 74 beinhaltet das SiC-Halbleiterbauteil 1, einen Pad-Abschnitt 75, eine Wärmesenke 76, eine Vielzahl von (bei dieser Ausführungsform zwei) Terminals 77, eine Vielzahl von (bei dieser Ausführungsform zwei) leitfähigen Drähten 78 und ein Abdichtungsharz 79. Der Pad-Abschnitt 75, die Wärmesenke 76 und die Vielzahl von Terminals 77 bilden einen Anschlussrahmen („lead frame“), und zwar als ein Beispiel eines Verbindungsobjektes.With reference to 11 is the semiconductor package 74 in this embodiment of a so-called TO-220 type. The semiconductor package 74 The SiC semiconductor component 1 includes a pad section 75 , a heat sink 76 , a plurality of (in this embodiment two) terminals 77 , a plurality of (in this embodiment two) conductive wires 78 and a sealing resin 79 . The pad section 75 who have favourited heat sink 76 and the multitude of terminals 77 form a lead frame as an example of a connection object.
  • Der Pad-Abschnitt 75 beinhaltet eine Metallplatte. Der Pad-Abschnitt 75 kann Eisen, Gold Silber, Kupfer, Aluminium etc. beinhalten. Der Pad-Abschnitt 75 ist in einer Draufsicht in eine vierseitige Form gebildet. Der Pad-Abschnitt 75 weist eine Ebenenfläche bzw. einen Ebenenbereich auf, der nicht kleiner ist als ein Ebenenbereich („plane area“) des SiC-Halbleiterbauteils 1. Das SiC-Halbleiterbauteil 1 ist auf dem Pad-Abschnitt 75 angeordnet.The pad section 75 includes a metal plate. The pad section 75 can include iron, gold, silver, copper, aluminum, etc. The pad section 75 is formed into a quadrilateral shape in a plan view. The pad section 75 has a plane area or a plane area which is not smaller than a plane area (“plane area”) of the SiC semiconductor component 1. The SiC semiconductor component 1 is on the pad section 75 arranged.
  • Die zweite Hauptflächen-Elektrodenschicht 19 des SiC-Halbleiterbauteils 1 ist elektrisch mit dem Pad-Abschnitt 75 verbunden und zwar über ein leitfähiges Bond-Material 80. Das leitfähige Bond-Material 80 ist in einer Region zwischen der zweiten Hauptflächen-Elektrodenschicht 19 und dem Pad-Abschnitt 75 angeordnet.The second major surface electrode layer 19th of the SiC semiconductor device 1 is electrically connected to the pad portion 75 connected via a conductive bond material 80 . The conductive bond material 80 is in a region between the second major surface electrode layer 19th and the pad section 75 arranged.
  • Das leitfähige Bond-Material 80 kann eine Metallpaste oder ein Lötmittel sein. Die Metallpaste kann eine leitfähige Paste sein, die Au (Gold), Ag (Silber) oder Cu (Kupfer) enthält. Das leitfähige Bond-Material 80 ist vorzugsweise durch Lötmittel gebildet. Das Lötmittel kann ein Lötmittel vom bleifreien Typ sein. Das Lötmittel kann wenigstens eine Art von Material von SnAgCu, SnZnBi, SnCu, SnCuNi und SnSbNi beinhalten.The conductive bond material 80 can be a metal paste or a solder. The metal paste can be a conductive paste containing Au (gold), Ag (silver), or Cu (copper). The conductive bond material 80 is preferably formed by solder. The solder can be a lead-free type solder. The solder may include at least one kind of material from SnAgCu, SnZnBi, SnCu, SnCuNi, and SnSbNi.
  • Die Wärmesenke 76 ist mit einer Seite des Pad-Abschnitts 75 verbunden. Bei dieser Ausführungsform sind der Pad-Abschnitt 75 und die Wärmesenke 76 aus einer einzelnen Metallplatte gebildet. Ein Durchgangsloch 76a ist in der Wärmesenke 76 gebildet. Das Durchgangsloch 76a ist in eine Kreisform gebildet.The heat sink 76 is with one side of the pad section 75 connected. In this embodiment, the pad section 75 and the heat sink 76 formed from a single metal plate. A through hole 76a is in the heat sink 76 educated. The through hole 76a is formed into a circular shape.
  • Die Vielzahl von Terminal 77 sind entlang einer Seite gegenüberliegend der Wärmesenke 76 in Bezug auf den Pad-Abschnitt 75 ausgerichtet. Die Vielzahl von Terminals 77 beinhalten jeweils eine Metallplatte. Die Terminals 77 können Eisen, Gold, Silber, Kupfer, Aluminium etc. beinhalten.The variety of terminal 77 are along one side opposite the heat sink 76 in terms of the pad section 75 aligned. The variety of terminals 77 each include a metal plate. The terminals 77 can include iron, gold, silver, copper, aluminum, etc.
  • Die Vielzahl von Terminals 77 beinhalten ein erstes Terminal 77A und ein zweites Terminal 77B. Das erste Terminal 77A und das zweite Terminal 77B sind mit einem Abstand voneinander entlang einer Seite des Pad-Abschnittes 75 ausgerichtet angeordnet, und zwar gegenüberliegend der Wärmesenke 76. Das erste Terminal 77A und das zweite Terminal 77B erstrecken sich in Bandformen entlang einer Richtung orthogonal zu einer Richtung ihrer Ausrichtung bzw. Beabstandung.The variety of terminals 77 include a first terminal 77A and a second terminal 77B . The first terminal 77A and the second terminal 77B are spaced from each other along one side of the pad section 75 arranged in alignment, namely opposite the heat sink 76 . The first terminal 77A and the second terminal 77B extend in ribbon shapes along a direction orthogonal to a direction of their alignment or spacing.
  • Die Vielzahl von leitfähigen Drähten 78 können Bond-Drähte etc. sein. Die Vielzahl von leitfähigen Drähten 78 beinhalten einen leitfähigen Draht 78A und einen leitfähigen Draht 78B. Der leitfähige Draht 78A ist elektrisch mit dem ersten Terminal 77A und mit der ersten Hauptflächen-Elektrodenschicht 12 des SiC-Halbleiterbauteils 1 verbunden. Das erste Terminal 77A ist hierdurch elektrisch mit der ersten Hauptflächen-Elektrodenschicht 12 des SiC-Halbleiterbauteil 1 verbunden, und zwar über den leitfähigen Draht 78A.The variety of conductive wires 78 can be bond wires etc. The variety of conductive wires 78 contain a conductive wire 78A and a conductive wire 78B . The conductive wire 78A is electric with the first terminal 77A and with the first major surface electrode layer 12 of the SiC semiconductor component 1 connected. The first terminal 77A is thereby electrical with the first major surface electrode layer 12 of the SiC semiconductor component 1 connected via the conductive wire 78A .
  • Der leitfähige Draht 78B ist elektrisch mit dem zweiten Terminal 77B und dem Pad-Abschnitt 75 verbunden. Das zweite Terminal 77B ist hierdurch elektrisch verbunden mit der zweiten Hauptflächen-Elektrodenschicht 19 des SiC-Halbleiterbauteils 1, und zwar über den leitfähigen Draht 78B. Das zweite Terminal 77B kann einstückig mit dem Pad-Abschnitt 75 gebildet sein.The conductive wire 78B is electrical with the second terminal 77B and the pad section 75 connected. The second terminal 77B is thereby electrically connected to the second main surface Electrode layer 19th of the SiC semiconductor component 1, through the conductive wire 78B . The second terminal 77B can be integral with the pad section 75 be educated.
  • Das Abdichtungsharz 79 dichtet das SiC-Halbleiterbauteil 1, den Pad-Abschnitt 75 und die Vielzahl von leitfähigen Drähten 78 ab bzw. versiegelt diese, derart, dass die Wärmesenke 76 und Abschnitte der Vielzahl von Terminals 77 freiliegen. Das Abdichtungsharz 79 ist in einer rechteckigen Parallelepiped-Form gebildet.The sealing resin 79 seals the SiC semiconductor component 1, the pad section 75 and the variety of conductive wires 78 from or seals this, in such a way that the heat sink 76 and sections of the plurality of terminals 77 exposed. The sealing resin 79 is formed in a rectangular parallelepiped shape.
  • Die Konfiguration des Halbleitergehäuses 74 ist nicht auf TO-220 beschränkt. Als das Halbleitergehäuses 74 können ein SOP („small outline package“), ein QFN („quad for non-lead package“), ein DFP („dual flat package“), ein DIP („dual inline package“), ein QFP („quad flat package“), ein SIP („single inline package“) , ein SOJ („small outline J-leaded package“) oder eine beliebige von verschiedenen ähnlichen Konfigurationen angewendet werden.The configuration of the semiconductor package 74 is not limited to TO-220. As the semiconductor package 74 an SOP (“small outline package”), a QFN (“quad for non-lead package”), a DFP (“dual flat package”), a DIP (“dual inline package”), a QFP (“quad flat package "), a SIP (" single inline package "), a SOJ (" small outline J-leaded package "), or any of several similar configurations can be used.
  • 12 ist eine perspektivische Ansicht eines Transferzustandes des SiC-Halbleiterbauteils 1, das in 3 gezeigt ist. 12 FIG. 13 is a perspective view of a transfer state of the SiC semiconductor device 1 shown in FIG 3 is shown.
  • Das SiC-Halbleiterbauteil 1 wird auf dem Pad-Abschnitt 75 des Halbleitergehäuses 74 unter Verwendung einer Halbleiter-Montagevorrichtung montiert. Ein Schritt des Transferierens bzw. Übertragens des SiC-Halbleiterbauteils 1 in die Halbleiter-Montagevorrichtung wird über eine Aufnahme-Düse („pickup nozzle“) PN durchgeführt, die die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 ansaugt und hält.The SiC semiconductor component 1 is on the pad portion 75 of the semiconductor package 74 mounted using a semiconductor mounting device. A step of transferring or transferring the SiC semiconductor component 1 into the semiconductor mounting device is carried out via a pickup nozzle PN, which is the first main surface 3 the SiC semiconductor layer 2 sucks and holds.
  • 13 ist ein Diagramm zum Beschreiben der Struktur eines SiC-Halbleiterbauteils 99 gemäß einem Referenzbeispiel. 13 Fig. 13 is a diagram for describing the structure of a SiC semiconductor device 99 according to a reference example.
  • Mit der Ausnahme davon, dass die Seitenflächen 5A und 5C der SiC-Halbleiterschicht 2 geneigte Flächen haben, die entlang der c-Achse orientiert sind, hat das SiC-Halbleiterbauteil 99 die gleiche Struktur wie das SiC-Halbleiterbauteil 1. Strukturen in 13, die Strukturen entsprechen, die in Bezug auf das SiC-Halbleiterbauteil 1 beschrieben worden sind, sind mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen.With the exception that the side faces 5A and 5C of the SiC semiconductor layer 2 have inclined surfaces which are oriented along the c-axis, the SiC semiconductor component has 99 the same structure as the SiC semiconductor component 1. Structures in 13 that correspond to structures that have been described with respect to the SiC semiconductor device 1 are denoted by the same reference numerals and description thereof is omitted.
  • Die Seitenflächen 5A und 5C, die hin zu den a-Ebenen des SiC-Monokristalls weisen, haben eine physikalische Eigenschaft eines Spaltens bzw. einer Spaltbildung mit bzw. entlang der c-Achse des SiC-Monokristalls als eine Spaltrichtung. Wenn daher die Vielzahl von modifizierten Linien 70 (die modifizierten Linien 22A und 22C) entlang der c-Achse des SiC-Monokristalls oder der Normalenrichtung Z der ersten Hauptfläche 3 gebildet werden, werden die Seitenflächen 5A und 5C geneigte Flächen, die entlang der c-Achse des SiC-Monokristalls orientiert sind.The side faces 5A and 5C which point toward the a planes of the SiC monocrystal have a physical property of cleavage or gap formation with or along the c axis of the SiC monocrystal as a cleavage direction. If therefore the multitude of modified lines 70 (the modified lines 22A and 22C) along the c-axis of the SiC monocrystal or the normal direction Z of the first main surface 3 are formed, the side surfaces 5A and 5C inclined faces which are oriented along the c-axis of the SiC monocrystal.
  • In diesem Fall ist ein scheinbarer („apparent“) Ebenenbereich bzw. -inhalt S der SiC-Halbleiterschicht 2 vergrößert, und zwar um genau einen Ebenenbereich, der den geneigten Flächen entspricht. Genauer gesagt lässt sich der scheinbare Ebenenbereich S der SiC-Halbleiterschicht 2 durch die folgende Formel (1) und die folgende Formel (2) ausdrücken.
    S = SM + SI
    Figure DE212019000150U1_0001
    SI = W × TL × tan  θ
    Figure DE212019000150U1_0002
    In den obigen Formeln (1) und (2) ist „SM“ ein Ebenenbereich bzw. Flächeninhalt der ersten Hauptfläche 3, „SI“ ist ein Ebenenbereich, der durch die geneigten Flächen vergrößert ist bzw. eine Vergrößerung darstellt, „W“ ist die Länge der Seitenflächen 5A und 5C und „θ“ ist der Off-Winkel.
    In this case, an apparent plane area or content S of the SiC semiconductor layer 2 is enlarged, specifically by exactly one plane area which corresponds to the inclined surfaces. More specifically, the apparent plane area S of the SiC semiconductor layer 2 can be expressed by the following formula (1) and the following formula (2).
    S. = SM + SI
    Figure DE212019000150U1_0001
    SI = W. × TL × tan θ
    Figure DE212019000150U1_0002
    In the above formulas (1) and (2), “SM” is a plane area of the first major surface 3 , "SI" is a plane area which is enlarged or represents an enlargement by the inclined surfaces, "W" is the length of the side surfaces 5A and 5C and “θ” is the off angle.
  • Es gibt ein Problem, dass dann, wenn das SiC-Halbleiterbauteil 99 gemäß dem Referenzbeispiel in der Halbleiter-Montagevorrichtung getragen wird, ein Ansaugen durch die Aufnahme-Düse PN von den Seitenflächen 5A und 5C (den geneigten Flächen) der SiC-Halbleiterschicht 2 behindert („obstructed“) werden kann. In diesem Fall kann die Aufnahme-Düse PN das SiC-Halbleiterbauteil 99 nicht geeignet halten, und daher tritt ein Aufnahmefehler („pickup error“) in der Halbleiter-Montagevorrichtung auf.There is a problem that when the SiC semiconductor device 99 according to the reference example is carried in the semiconductor mounting apparatus, suction by the pickup nozzle PN from the side surfaces 5A and 5C (the inclined surfaces) of the SiC semiconductor layer 2 can be “obstructed”. In this case, the pick-up nozzle PN can be the SiC semiconductor component 99 hold unsuitable, and therefore a pickup error occurs in the semiconductor mounting device.
  • Bei dem SiC-Halbleiterbauteil 1 haben andererseits an der SiC-Halbleiterschicht 2 die Seitenflächen 5A und 5C, die zu den a-Ebenen des SiC-Monokristalls weisen, einen Winkel θa, der kleiner ist als der Off-Winkel 9, und zwar in Bezug auf die Normale auf die erste Hauptfläche 3, wenn die Normale 0° beträgt. Genauer gesagt ist der Winkel θa nicht kleiner als 0° und ist kleiner als der Off-Winkel θ (0°≤θa<θ). Das „SI“ in der obigen Formel (1) kann hierdurch reduziert werden und es kann hierdurch das SiC-Halbleiterbauteil 1, welches die Unterdrückung eines Aufnahmefehlers in der Halbleiter-Montagevorrichtung ermöglicht, bereitgestellt werden.In the case of the SiC semiconductor component 1, on the other hand, the side surfaces on the SiC semiconductor layer 2 have 5A and 5C facing the a-planes of the SiC monocrystal make an angle θa that is smaller than the off angle 9 , in relation to the normal to the first main surface 3 when the normal is 0 °. More specifically, the angle θa is not smaller than 0 ° and is smaller than the off angle θ (0 ° ≤θa <θ). The “SI” in the above formula (1) can thereby be reduced, and the SiC semiconductor device 1 that enables the suppression of a pick-up error in the semiconductor mounting device can be provided.
  • Gleichfalls ist oder sind einer oder eine Vielzahl (einer bei dieser Ausführungsform) der geneigten Abschnitte, die in der Richtung der entgegengesetzten Seite in Bezug auf die c-Achse des SiC-Monokristalls ausgehend von der Normalen auf die erste Hauptfläche 3 geneigt sind, in jede der Seitenflächen 5A und 5C eingeführt. Die Bildungsregionen der geneigten Flächen, die sich entlang der c-Achse erstrecken, sind hierdurch reduziert, und das „SI“ in der obigen Formel (1) kann hierdurch reduziert werden. Demzufolge kann das SiC-Halbleiterbauteil 1, das es ermöglicht, dass ein Aufnahmefehler in der Halbleiter-Montagevorrichtung unterdrückt wird, bereitgestellt werden.Likewise, one or a plurality (one in this embodiment) of the inclined portions extending in the direction of the opposite side with respect to the c-axis of the SiC monocrystal from the normal to the first main surface 3 are inclined in each of the side faces 5A and 5C introduced. The formation regions of the inclined surfaces extending along the c-axis are thereby reduced, and the “SI” in the above formula (1) can thereby be reduced become. As a result, the SiC semiconductor device 1 that enables a pick-up failure in the semiconductor mounting device to be suppressed can be provided.
  • Ferner sind bei dem SiC-Halbleiterbauteil 1 die Vielzahl von modifizierten Linien 22A und 22C, die in den Seitenflächen 5A bzw. 5C gebildet sind, in einer Schnittansicht in der a-Achsenrichtung des SiC-Monokristalls voneinander versetzt. Genauer gesagt sind die Vielzahl von modifizierten Linien 22A und 22C in der Schnittansicht in der Normalenrichtung Z voneinander versetzt und sind in der a-Achsenrichtung abwechselnd hin zu der einen Seite und zu der anderen Seite versetzt.Further, in the SiC semiconductor device 1, there are the plurality of modified lines 22A and 22C that in the side faces 5A or. 5C are formed offset from each other in a sectional view in the a-axis direction of the SiC monocrystal. More precisely, the multitude of modified lines 22A and 22C are offset from each other in the normal direction Z in the sectional view and are alternately offset to one side and the other in the a-axis direction.
  • Die Distanz DR in der a-Achsenrichtung von zwei zueinander benachbarten modifizierten Linien 22A und 22C weist einen Wert kleiner als TL×tan θ auf, und zwar unter Verwendung des Off-Winkels θ und der Dicke TL der SiC-Halbleiterschicht 2 (0<DR< TL×tan θ). Ferner hat die weiteste Distanz DD der modifizierten Linien 22A einen Wert kleiner als TL×tan θ (0<DD< TL×tan θ). Eine Neigungsbreite (TL×tan 9) der Seitenflächen 5A und 5C („inclination width“) kann daher geeignet reduziert werden. Das „SI“ in der obigen Formel (1) kann somit geeignet reduziert werden.The distance DR in the a-axis direction from two modified lines adjacent to each other 22A and 22C has a value less than TL × tan θ using the off angle θ and the thickness TL of the SiC semiconductor layer 2 (0 <DR <TL × tan θ ). Furthermore, has the greatest distance DD of the modified lines 22A a value less than TL × tan θ (0 <DD <TL × tan θ ). A slope width (TL × tan 9) of the side surfaces 5A and 5C (“Inclination width”) can therefore be reduced appropriately. The “SI” in the above formula (1) can thus be reduced appropriately.
  • Auch können bei dem SiC-Halbleiterbauteil 1 die Seitenflächen 5A und 5C, die den Winkel θa haben, mit sechs oder weniger Schichten realisiert werden, und zwar für jede der modifizierten Linien 22A und 22C. Eine Zeitreduktion des Schrittes des Bildens der modifizierten Linien 70, die Grundlagen der modifizierten Linien 22A und 22C sein sollen, kann hierdurch erreicht werden.In the case of the SiC semiconductor component 1, the side surfaces can also 5A and 5C having the angle θa can be realized with six or fewer layers for each of the modified lines 22A and 22C . A time reduction in the step of forming the modified lines 70 , the basics of modified lines 22A and 22C can be achieved in this way.
  • In einer Draufsicht beim Betrachten der c-Ebene (Siliciumebene) ausgehend von der c-Achse weist der SiC-Monokristall eine physikalische Eigenschaft auf, dass er entlang der nächsten Atomrichtungen (siehe auch 1 und 2) leicht bricht und entlang von Richtungen, die die nächsten Atomrichtungen schneiden, nicht leicht bricht. Die nächsten Atomrichtungen sind die a-Achsenrichtung und Richtungen äquivalent hierzu. Die Kristallebenen, die entlang der nächsten Atomrichtungen orientiert sind, sind die m-Ebenen und Ebenen äquivalent hierzu. Die Richtungen, die die nächsten Atomrichtungen schneiden, sind die m-Achsenrichtung und Richtungen äquivalent hierzu. Die Kristallebenen, die entlang der Richtungen orientiert sind, die die nächsten Atomrichtungen schneiden, sind die a-Ebenen und Ebenen äquivalent hierzu.In a plan view when looking at the c-plane (silicon plane) starting from the c-axis, the SiC monocrystal has a physical property that it moves along the next atomic directions (see also 1 and 2 ) breaks easily and does not break easily along directions intersecting the nearest atomic directions. The closest atomic directions are the a-axis direction and directions equivalent thereto. The crystal planes that are oriented along the nearest atomic directions are the m-planes and planes equivalent thereto. The directions which the closest atomic directions intersect are the m-axis direction and directions equivalent thereto. The crystal planes oriented along the directions intersecting the next atomic directions are the a-planes and planes equivalent thereto.
  • Daher, selbst wenn in dem Schritt des Bildens der modifizierten Linien 70 die modifizierten Linien 70, die vergleichsweise große Besetzungsverhältnisse („occupying ratios“) haben, an den Kristallebenen nicht gebildet werden, die entlang der nächsten Atomrichtungen des SiC-Monokristalls orientiert sind, kann der SiC-Monokristall geeignet geschnitten (gespalten) werden, da diese Kristallebenen die Eigenschaft haben, vergleichsweise leicht zu brechen (siehe auch 10L). D.h., in dem Schritt des Bildens der modifizierten Linien 70 können die Besetzungsverhältnisse (die Anzahl von Schichten) der modifizierten Linien 70, die entlang der zweiten Schnittvorgabelinien 55 orientiert sind, die sich in der a-Achsenrichtung erstrecken, kleiner gemacht werden als die Besetzungsverhältnisse (die Anzahl von Schichten) der modifizierten Linien 70, die entlang der ersten Schnittvorgabelinien 54 orientiert sind, die sich in der m-Achsenrichtung erstrecken.Therefore, even if in the step of forming the modified lines 70 the modified lines 70 , which have comparatively large occupying ratios, are not formed on the crystal planes that are oriented along the next atomic directions of the SiC monocrystal, the SiC monocrystal can be suitably cut (cleaved) because these crystal planes have the property , comparatively easy to break (see also 10L ). That is, in the step of forming the modified lines 70 can change the occupation ratios (the number of layers) of the modified lines 70 that are along the second cutting rule lines 55 extending in the a-axis direction can be made smaller than the occupation ratios (the number of layers) of the modified lines 70 running along the first cutting guide lines 54 are oriented extending in the m-axis direction.
  • Andererseits sind die modifizierten Linien 70, die die relativ großen Besetzungsverhältnisse (vergleichsweise große Anzahl von Schichten) haben, an den Kristallebenen gebildet, die entlang der Richtungen orientiert sind, die die nächsten Atomrichtungen des SiC-Monokristalls schneiden. Ein nicht-geeignetes Schneiden bzw. Trennen (Spalten) der SiC-Halbleiter-Waferstruktur 61 kann daher unterdrückt werden, und die Erzeugung von Brüchen aufgrund der physikalischen Eigenschaften des SiC-Monokristalls kann somit geeignet unterdrückt werden.On the other hand are the modified lines 70 , which have the relatively large occupancy ratios (comparatively large number of layers), are formed on the crystal planes oriented along the directions intersecting the closest atomic directions of the SiC monocrystal. Unsuitable cutting or separating (splitting) of the SiC semiconductor wafer structure 61 can therefore be suppressed, and generation of cracks due to the physical properties of the SiC single crystal can thus be suppressed appropriately.
  • Bei dem SiC-Halbleiterbauteil 1 kann die physikalische Eigenschaft des SiC-Monokristalls folglich verwendet werden, um die Besetzungsverhältnisse und die Anzahl von Schichten der modifizierten Linien 22A bis 22D in Bezug auf die Seitenflächen 5A bis 5D einzustellen. Bildungsregionen der modifizierten Linien 22A bis 22D in Bezug auf die Seitenflächen 5A bis 5D können hierdurch geeignet reduziert werden. Einflüsse auf die SiC-Halbleiterschicht 2 aufgrund der modifizierten Linien 22A bis 22D können folglich auch reduziert werden. Eine Zeitverringerung des Schrittes des Bildens der modifizierten Linien 70 kann auch erreicht werden.In the SiC semiconductor device 1, the physical property of the SiC monocrystal can thus be used to determine the occupation ratios and the number of layers of the modified lines 22A to 22D in relation to the side faces 5A to 5D adjust. Formation regions of the modified lines 22A to 22D in relation to the side faces 5A to 5D can thereby be reduced appropriately. Influences on the SiC semiconductor layer 2 due to the modified lines 22A to 22D can consequently also be reduced. A time reduction in the step of forming the modified lines 70 can also be achieved.
  • Als Beispiele der Einflüsse auf die SiC-Halbleiterschicht 2 aufgrund der modifizierten Linien können eine Fluktuation von elektrischen Eigenschaften der SiC-Halbleiterschicht 2 aufgrund der modifizierten Linien, das Erzeugen von Brüchen in der SiC-Halbleiterschicht 2 mit den modifizierten Linien als Ausgangspunkte, etc. genannt werden. Eine Fluktuation von Leckstrom-Charakteristika kann als ein Beispiel der Fluktuation von elektrischen Eigenschaften der SiC-Halbleiterschicht 2 aufgrund der modifizierten Linien genannt werden.As examples of the influences on the SiC semiconductor layer 2 due to the modified lines, a fluctuation in electrical properties of the SiC semiconductor layer 2 due to the modified lines, the generation of cracks in the SiC semiconductor layer 2 with the modified lines as starting points, etc. can be mentioned become. A fluctuation in leakage current characteristics can be cited as an example of the fluctuation in electrical properties of the SiC semiconductor layer 2 due to the modified lines.
  • Ein SiC-Halbleiterbauteil kann durch das Abdichtungsharz 79 abgedichtet bzw. versiegelt werden, wie es in 11 gezeigt wurde. In diesem Fall kann angenommen werden, dass mobile Ionen in dem Abdichtungsharz 79 über eine modifizierte Linie in die SiC-Halbleiterschicht 2 eintreten werden. Bei einer Struktur, bei der die Vielzahl von modifizierten Linien mit Abständen entlang der Normalenrichtung Z über gesamte Bereiche der jeweiligen Seitenflächen 5A bis 5D gebildet sind, besteht ein erhöhtes Risiko einer Strompfadbildung aufgrund einer derartigen externen Struktur.A SiC semiconductor device can through the sealing resin 79 be sealed or sealed as described in 11 was shown. In this case, it can be assumed that mobile ions are in the sealing resin 79 will enter the SiC semiconductor layer 2 via a modified line. At a structure in which the plurality of modified lines spaced along the normal direction Z over entire areas of the respective side surfaces 5A to 5D are formed, there is an increased risk of current path formation due to such an external structure.
  • Gleichfalls besteht bei jener Struktur, bei der die Vielzahl von modifizierten Linien entlang der Normalenrichtung Z über die gesamten Bereiche der jeweiligen Seitenflächen 5A bis 5D gebildet sind, auch ein erhöhtes Risiko einer Erzeugung von Brüchen in der SiC-Halbleiterschicht 2. Daher können durch Beschränken der Bildungsregionen der modifizierten Linien 22A bis 22D, und zwar wie bei dem SiC-Halbleiterbauteil 1, eine Fluktuation der elektrischen Charakteristika der SiC-Halbleiterschicht 2 und die Erzeugung von Brüchen unterdrückt werden.Likewise, there is the structure in which the plurality of modified lines along the normal direction Z over the entire areas of the respective side surfaces 5A to 5D are formed, there is also an increased risk of generation of cracks in the SiC semiconductor layer 2. Therefore, by restricting the formation regions of the modified lines 22A to 22D , as in the SiC semiconductor device 1, fluctuation in electrical characteristics of the SiC semiconductor layer 2 and generation of cracks can be suppressed.
  • Ferner wird bei dem SiC-Halbleiterbauteil 1 der Schritt des Dünnermachens der SiC-Halbleiter-Waferstruktur 61 (des SiC-Halbleiterwafers 41) durchgeführt und daher kann die SiC-Halbleiter-Waferstruktur 61 geeignet durch eine kleine Anzahl von Schichten (zum Beispiel sechs Schichten oder weniger, vorzugsweise drei Schichten oder weniger) der modifizierten Linien 70 (der modifizierten Linien 22A bis 22D) geeignet gespalten werden.Further, in the SiC semiconductor device 1, the step of thinning the SiC semiconductor wafer structure becomes 61 (of the SiC semiconductor wafer 41 ) and therefore the SiC semiconductor wafer structure 61 suitably by a small number of layers (e.g., six layers or less, preferably three layers or less) of the modified lines 70 (of the modified lines 22A to 22D ) appropriately split.
  • Mit anderen Worten kann durch die dünnergemachte SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) die SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) geeignet gespalten werden, und zwar ohne das Bilden der modifizierten Linien 70 (modifizierte Linien 22A bis 22D) mit Abständen in der Normalenrichtung Z über einen gesamten Bereich in der Dickenrichtung der SiC-Halbleiter-Waferstruktur 61.In other words, the thinned SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) the SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) appropriately split without forming the modified lines 70 (modified lines 22A to 22D ) at intervals in the normal direction Z over an entire area in the thickness direction of the SiC semiconductor wafer structure 61 .
  • In diesem Fall ist die zweite Hauptfläche 4 durch die Erdungs- bzw. Massefläche gebildet. Das SiC-Halbleiterbauteil 1 beinhaltet vorzugsweise die SiC-Halbleiterschicht 2, die die Dicke TL hat, die nicht kleiner ist als 40 µm und nicht größer als 200 µm. Die SiC-Halbleiterschicht 2, die eine derartige Dicke TL hat, kann geeignet von der SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) ausgeschnitten bzw. abgetrennt werden.In this case it is the second major face 4th formed by the earthing or ground plane. The SiC semiconductor component 1 preferably includes the SiC semiconductor layer 2 which has the thickness TL which is not smaller than 40 µm and not larger than 200 µm. The SiC semiconductor layer 2 which has such a thickness TL can suitably differ from the SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) can be cut out or separated.
  • In der SiC-Halbleiterschicht 2 ist die Dicke TS of des SiC-Halbleitersubstrats 6 ggf. nicht kleiner als 40 µm und nicht größer als 150 µm. Die Dicke TE der SiC-Epitaxialschicht 7 in der SiC-Halbleiterschicht 2 ist ggf. nicht kleiner als 1 µm und nicht größer als 50 µm. Das Dünnermachen der SiC-Halbleiterschicht 2 ist auch wirksam hinsichtlich eines Reduzierens des Widerstandswertes.In the SiC semiconductor layer 2 is the thickness TS of the SiC semiconductor substrate 6th possibly not smaller than 40 µm and not larger than 150 µm. The thickness TE of the SiC epitaxial layer 7th in the SiC semiconductor layer 2 is possibly not smaller than 1 μm and not larger than 50 μm. Making the SiC semiconductor layer 2 thinner is also effective in reducing the resistance value.
  • Gleichfalls werden bei dem SiC-Halbleiterbauteil 1 die modifizierten Linien 22A bis 22D ausgehend von der ersten Hauptfläche 3 mit Abständen in Richtung hin zu der Seite der zweiten Hauptfläche 4 gebildet. Spannungen konzentrieren sich leicht an Kantenabschnitten, die die erste Hauptfläche 3 und die Seitenflächen 5A bis 5D verbinden. Daher kann durch das Bilden der modifizierten Linien 22A bis 22D mit Abständen von den Kantenabschnitten, die die erste Hauptfläche 3 und die Seitenflächen 5A bis 5D verbinden, die Erzeugung von Brüchen an den Kantenabschnitten der SiC-Halbleiterschicht 2 geeignet unterdrückt werden.Likewise, in the SiC semiconductor component 1, the modified lines become 22A to 22D starting from the first main surface 3 at intervals towards the side of the second major surface 4th educated. Tensions are easily concentrated on the edge portions that form the first major surface 3 and the side faces 5A to 5D connect. Therefore, by forming the modified lines 22A to 22D at distances from the edge portions that form the first major surface 3 and the side faces 5A to 5D connect, generation of cracks at the edge portions of the SiC semiconductor layer 2 can be suitably suppressed.
  • Insbesondere werden bei dem SiC-Halbleiterbauteil 1 die modifizierten Linien 22A bis 22D in dem SiC-Halbleitersubstrat 6 gebildet, wohingegen die SiC-Epitaxialschicht 7 vermieden wird. D.h., die modifizierten Linien 22A bis 22D legen die SiC-Epitaxialschicht 7 frei („expose“) , in der ein Hauptabschnitt des funktionalen Bauteils (der Schottky-Diode D bei dieser Ausführungsform) gebildet ist. Daher können Einflüsse auf das funktionale Bauteil aufgrund der modifizierten Linien 22A bis 22D auch geeignet verringert werden.In particular, in the SiC semiconductor component 1, the modified lines become 22A to 22D formed in the SiC semiconductor substrate 6, whereas the SiC epitaxial layer 7th is avoided. That is, the modified lines 22A to 22D lay the SiC epitaxial layer 7th free (“expose”) in which a main portion of the functional component (the Schottky diode D in this embodiment) is formed. Therefore, influences on the functional component due to the modified lines 22A to 22D can also be appropriately reduced.
  • Ferner werden bei dem SiC-Halbleiterbauteil 1 die modifizierten Linien 22A bis 22D mit Abständen ausgehend von der zweiten Hauptfläche 4 in Richtung hin zu der Seite der ersten Hauptfläche 3 gebildet. Spannungen konzentrieren sich leicht an Kantenabschnitten, die die zweite Hauptfläche 4 und die Seitenflächen 5A bis 5D verbinden. Daher kann durch das Bilden der modifizierten Linien 22A bis 22D mit Abständen von den Kantenabschnitten, die die zweite Hauptfläche 4 und die Seitenflächen 5A bis 5D verbinden, die Erzeugung von Brüchen an den Kantenabschnitten der SiC-Halbleiterschicht 2 geeignet unterdrückt werden.Further, in the SiC semiconductor component 1, the modified lines become 22A to 22D with distances starting from the second main surface 4th towards the side of the first major surface 3 educated. Tensions are easily concentrated on the edge portions that form the second major surface 4th and the side faces 5A to 5D connect. Therefore, by forming the modified lines 22A to 22D at distances from the edge portions that form the second major surface 4th and the side faces 5A to 5D connect, generation of cracks at the edge portions of the SiC semiconductor layer 2 can be suitably suppressed.
  • Ferner sind bei dem SiC-Halbleiterbauteil 1 die Hauptflächen-Isolierschicht 10 und die erste Hauptflächen-Elektrodenschicht 12, die auf der ersten Hauptfläche 3 gebildet sind, enthalten. Die Hauptflächen-Isolierschicht 10 weist die Isolierseitenflächen 11A bis 11D auf, die kontinuierlich übergehen in die Seitenflächen 5A bis 5D der SiC-Halbleiterschicht 2. Die Hauptflächen-Isolierschicht 10 verbessert eine Isolationseigenschaft zwischen den Seitenflächen 5A bis 5D und der ersten Hauptflächen-Elektrodenschicht 12, und zwar in der Struktur, bei der die modifizierten Linien 22A bis 22D gebildet werden. Eine Stabilität der elektrischen Eigenschaften der SiC-Halbleiterschicht 2 kann hierdurch in der Struktur verbessert werden, bei der die modifizierten Linien 22A bis 22D in den Seitenflächen 5A bis 5D gebildet sind.Furthermore, in the SiC semiconductor device 1, the main surface insulating layer is 10 and the first major surface electrode layer 12 that is on the first major face 3 are formed. The main surface insulating layer 10 shows the insulating side surfaces 11A to 11D which continuously merge into the side surfaces 5A to 5D the SiC semiconductor layer 2. The major surface insulating layer 10 improves an insulating property between the side surfaces 5A to 5D and the first major surface electrode layer 12 , in the structure where the modified lines 22A to 22D are formed. A stability of the electrical properties of the SiC semiconductor layer 2 can thereby be improved in the structure in which the modified lines 22A to 22D in the side surfaces 5A to 5D are formed.
  • 14A ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil 1, das in 3 gezeigt ist, zeigt, und ist eine perspektivische Ansicht, die ein zweites Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den in Bezug auf das SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen. 14A FIG. 13 is a perspective view showing the SiC semiconductor device 1 shown in FIG 3 and Fig. 13 is a perspective view showing a second configuration example of the modified lines 22A to 22D shows. Below will be Structures that correspond to the structures described with respect to the SiC semiconductor component 1 are given the same reference numerals and a description thereof is omitted.
  • Die modifizierten Linien 22B und 22D gemäß dem ersten Konfigurationsbeispiel sind in Bandformen gebildet, die sich geradlinig entlang der Tangentialrichtung in Bezug auf die erste Hauptfläche 3 erstrecken. Die modifizierten Linien 22B und 22D gemäß dem zweiten Konfigurationsbeispiel sind andererseits in Bandformen gebildet, die sich in Neigungsformen bzw. geneigt erstrecken, und zwar abwärts geneigt ausgehend von der ersten Hauptfläche 3 in Richtung hin zu der zweiten Hauptfläche 4. Genauer gesagt beinhalten die modifizierten Linien 22B und 22D gemäß dem zweiten Konfigurationsbeispiel jeweils eine erste Endabschnittregion 81, eine zweite Endabschnittregion 82 und eine Neigungsregion 83.The modified lines 22B and 22D according to the first configuration example are formed into band shapes that are linearly extended along the tangential direction with respect to the first main surface 3 extend. The modified lines 22B and 22D according to the second configuration example, on the other hand, are formed in band shapes that extend in inclined shapes and that inclined downward from the first main surface 3 towards the second main surface 4th . More specifically, include the modified lines 22B and 22D according to the second configuration example each have a first end portion region 81 , a second end portion region 82 and a slope region 83 .
  • Die ersten Endabschnittregionen 81 sind auf der Seite der ersten Hauptfläche 3 in Nachbarschaften zu den Kantenabschnitten der SiC-Halbleiterschicht 2 positioniert. Die zweiten Endabschnittregionen 82 sind auf der Seite der zweiten Hauptfläche 4 in Bezug auf die ersten Endabschnittregionen 81 in der Nachbarschaft der Kantenabschnitte der SiC-Halbleiterschicht 2 positioniert. Die Neigungsregionen 83 sind ausgehend von der ersten Hauptfläche 3 in Richtung hin zu der zweiten Hauptfläche 4 in Regionen zwischen den ersten Endabschnittregionen 81 und den zweiten Endabschnittregionen 82 nach unten geneigt. Neigungsrichtungen und Neigungswinkel der modifizierten Linien 22B und 22D sind beliebig bzw. frei wählbar und nicht auf die Konfiguration der 14A beschränkt.The first tail regions 81 are on the side of the first major surface 3 positioned in the vicinity of the edge portions of the SiC semiconductor layer 2. The second tail regions 82 are on the side of the second major surface 4th with respect to the first tail regions 81 positioned in the vicinity of the edge portions of the SiC semiconductor layer 2. The slope regions 83 are based on the first main surface 3 towards the second main surface 4th in regions between the first tail regions 81 and the second end portion regions 82 inclined downwards. Directions and angles of inclination of the modified lines 22B and 22D are arbitrary or freely selectable and do not affect the configuration of the 14A limited.
  • Die modifizierten Linien 22B und 22D gemäß dem zweiten Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt) etc. des Laserlichts in dem Schritt des Bildens der modifizierten Linien 70 (die modifizierten Linien 22B und 22D) (siehe auch 10K). Selbst in einem Fall, bei dem die modifizierten Linien 22B und 22D gemäß dem zweiten Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel aufzeigen.The modified lines 22B and 22D according to the second configuration example are formed by adjusting the light converging portion (focus) etc. of the laser light in the step of forming the modified lines 70 (the modified lines 22B and 22D ) (see also 10K ). Even in a case where the modified lines 22B and 22D are formed according to the second configuration example, the same effects as in the case of forming the modified lines can be obtained 22A to 22D according to the first configuration example.
  • Insbesondere können mit den modifizierten Linien 22B und 22D gemäß dem zweiten Konfigurationsbeispiel Spalt-Startpunkte in unterschiedlichen Regionen in der Dickenrichtung der SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiter-Waferstruktur 61 kann daher geeignet gespalten werden, selbst wenn die modifizierten Linien 22B und 22D, die aus einer einzelnen Schicht aufgebaut sind, gebildet werden.In particular, you can use the modified lines 22B and 22D according to the second configuration example, gap starting points in different regions in the thickness direction of the SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) are formed. The SiC semiconductor wafer structure 61 can therefore be properly split even if the modified lines 22B and 22D composed of a single layer.
  • Die modifizierten Linien 22A und 22C können in Bandformen gebildet werden, die sich in Neigungsformen erstrecken, und zwar nach unten geneigt ausgehend von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4, und zwar wie die modifizierten Linien 22B und 22D. D.h., die modifizierten Linien 22A und 22C können jeweils die erste Endabschnittregion 81, die zweite Endabschnittregion 82 und die Neigungsregion 83 beinhalten. Es wird jedoch angenommen bzw. vorausgesetzt, dass die modifizierten Linien 22A und 22C in einer Vielzahl an den Seitenflächen 5A und 5C gebildet werden, und daher besteht nur eine geringe Notwendigkeit, soweit zu gehen, dass eine Steuerung durchgeführt wird, um diese modifizierten Linien 70 während der Laserlichtbestrahlung geneigt zu machen.The modified lines 22A and 22C may be formed in ribbon shapes that extend in sloping shapes sloping downward from the first major surface 3 towards the second main area 4th , like the modified lines 22B and 22D . That is, the modified lines 22A and 22C can each be the first end portion region 81 , the second end portion region 82 and the slope region 83 include. It is assumed, however, that the modified lines 22A and 22C in a variety on the side surfaces 5A and 5C are formed, and hence there is little need to go to the point where control is performed around these modified lines 70 to make inclined during laser light irradiation.
  • 14B ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil 1 zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein drittes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den unter Bezugnahme auf das SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen. 14B FIG. 13 is a perspective view showing the SiC semiconductor device 1 shown in FIG 3 and is a perspective view showing a third configuration example of the modified lines 22A to 22D shows. In the following, structures that correspond to the structures described with reference to the SiC semiconductor device 1 are given the same reference numerals and a description thereof is omitted.
  • Die modifizierten Linien 22B und 22D gemäß dem ersten Konfigurationsbeispiel sind in Bandformen gebildet, die sich geradlinig entlang der Tangentialrichtung auf die bzw. in Bezug auf die erste Hauptfläche 3 erstrecken. Die modifizierten Linien 22B und 22D gemäß dem dritten Konfigurationsbeispiel sind andererseits in Bandformen gebildet, die sich so erstrecken, dass sie in Kurven nach unten geneigt sind (gekrümmte Formen bzw. kurvige Formen), und zwar ausgehend von der ersten Hauptfläche 3 in Richtung hin zu der zweiten Hauptfläche 4. Genauer gesagt beinhalten die modifizierten Linien 22B und 22D gemäß dem dritten Konfigurationsbeispiel jeweils eine erste Endabschnittregion 84, eine zweite Endabschnittregion 85 und eine gekrümmte Region 86.The modified lines 22B and 22D according to the first configuration example are formed in band shapes that extend straightly along the tangential direction on or with respect to the first main surface 3 extend. The modified lines 22B and 22D according to the third configuration example, on the other hand, are formed in band shapes that extend so as to incline downward in curves (curved shapes or curved shapes) from the first main surface 3 towards the second main surface 4th . More specifically, include the modified lines 22B and 22D according to the third configuration example each have a first end portion region 84 , a second end portion region 85 and a curved region 86 .
  • Die ersten Endabschnittregionen 84 sind auf der Seite der ersten Hauptfläche 3 in Nachbarschaft zu den Kantenabschnitten der SiC-Halbleiterschicht 2 positioniert. Die zweiten Endabschnittregionen 85 sind auf der Seite der zweiten Hauptfläche 4 in Bezug auf die ersten Endabschnittregionen 84 in der Nachbarschaft der Kantenabschnitte der SiC-Halbleiterschicht 2 positioniert. Die gekrümmten Regionen 86 sind in Formen nach unten geneigt, die konkav von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 gekrümmt sind und die ersten Endabschnittregionen 84 und die zweiten Endabschnittregionen 85 verbinden. Neigungsrichtungen und Neigungswinkel der modifizierten Linien 22B und 22D sind beliebig bzw. frei wählbar und nicht auf die Konfiguration der 14B beschränkt.The first tail regions 84 are on the side of the first major surface 3 positioned in the vicinity of the edge portions of the SiC semiconductor layer 2. The second tail regions 85 are on the side of the second major surface 4th with respect to the first tail regions 84 positioned in the vicinity of the edge portions of the SiC semiconductor layer 2. The curved regions 86 are inclined downward in shapes that are concave from the first major surface 3 towards the second main area 4th are curved and the first end portion regions 84 and the second end portion regions 85 connect. Directions and angles of inclination of the modified lines 22B and 22D are arbitrary or freely selectable and do not affect the configuration of the 14B limited.
  • Die modifizierten Linien 22B und 22D gemäß dem dritten Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierender Abschnittes (Brennpunkt), etc. des Laserlichts in dem Schritt des Bildens der modifizierten Linien 70 (die modifizierten Linien 22B und 22D) (siehe auch 10K) . Selbst in einem Fall, bei dem die modifizierten Linien 22B und 22D gemäß dem dritten Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel aufzeigen. The modified lines 22B and 22D according to the third configuration example are formed by adjusting the light converging portion (focus), etc. of the laser light in the step of forming the modified lines 70 (the modified lines 22B and 22D ) (see also 10K ). Even in a case where the modified lines 22B and 22D are formed according to the third configuration example, the same effects as in the case of forming the modified lines can be obtained 22A to 22D according to the first configuration example.
  • Insbesondere können bei den modifizierten Linien 22B und 22D gemäß dem dritten Konfigurationsbeispiel die Spaltausgangspunkte in unterschiedlichen Regionen in der Dickenrichtung der SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiter-Waferstruktur 61 kann daher geeignet gespalten werden, selbst wenn die modifizierten Linien 22B und 22D, die durch eine einzelne Schicht ausgebildet sind, gebildet werden.In particular, the modified lines 22B and 22D according to the third configuration example, the gap starting points in different regions in the thickness direction of the SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) are formed. The SiC semiconductor wafer structure 61 can therefore be properly split even if the modified lines 22B and 22D formed by a single layer.
  • Die modifizierten Linien 22A und 22C können so gebildet werden, dass sie in Formen nach unten geneigt sind, die konkav gekrümmt sind, und zwar von der ersten Hauptfläche 3 in Richtung hin zu der zweiten Hauptfläche 4, wie die modifizierten Linien 22B und 22D. D.h., die modifizierten Linien 22A und 22C können jeweils die erste Endabschnittregion 84, die zweite Endabschnittregion 85 und die Neigungsregion bzw. gekrümmte Region 86 beinhalten. Es wird jedoch angenommen bzw. vorausgesetzt, dass die modifizierten Linien 22A und 22C in einer Vielzahl an den Seitenflächen 5A und 5C gebildet werden, und daher besteht nur eine geringe Notwendigkeit, soweit zu gehen, dass eine Steuerung durchgeführt wird, um diese modifizierten Linien 70 während der Laserlichtbestrahlung geneigt bzw. gekrümmt zu machen.The modified lines 22A and 22C can be formed so as to slope downward in shapes that are concavely curved from the first major surface 3 towards the second main surface 4th how the modified lines 22B and 22D . That is, the modified lines 22A and 22C can each be the first end portion region 84 , the second end portion region 85 and the sloping region or curved region 86 include. It is assumed, however, that the modified lines 22A and 22C in a variety on the side surfaces 5A and 5C are formed, and hence there is little need to go to the point where control is performed around these modified lines 70 to make inclined or curved during the laser light irradiation.
  • 14C ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil 1 zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein viertes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den unter Bezugnahme auf das SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen. 14C FIG. 13 is a perspective view showing the SiC semiconductor device 1 shown in FIG 3 and is a perspective view showing a fourth configuration example of the modified lines 22A to 22D shows. In the following, structures that correspond to the structures described with reference to the SiC semiconductor device 1 are given the same reference numerals and a description thereof is omitted.
  • Die modifizierten Linien 22B und 22D gemäß dem ersten Konfigurationsbeispiel sind in Bandformen gebildet, die sich geradlinig entlang der Tangentialrichtung auf die bzw. in Bezug auf die erste Hauptfläche 3 erstrecken. Die modifizierten Linien 22B und 22D gemäß dem vierten Konfigurationsbeispiel sind andererseits in Bandformen gebildet, die sich so erstrecken, dass sie in Kurven nach unten geneigt sind (gekrümmte Formen bzw. kurvige Formen) und zwar ausgehend von der ersten Hauptfläche 3 in Richtung hin zu der zweiten Hauptfläche 4. Genauer gesagt beinhalten die modifizierten Linien 22B und 22D gemäß dem dritten bzw. vierten Konfigurationsbeispiel jeweils eine erste Endabschnittregion 84, eine zweite Endabschnittregion 85 und eine gekrümmte Region 86.The modified lines 22B and 22D according to the first configuration example are formed in band shapes that extend straightly along the tangential direction on or with respect to the first main surface 3 extend. The modified lines 22B and 22D according to the fourth configuration example, on the other hand, are formed in band shapes that extend so as to incline downward in curves (curved shapes) from the first main surface 3 towards the second main surface 4th . More specifically, include the modified lines 22B and 22D according to the third and fourth configuration examples, respectively, a first end portion region 84 , a second end portion region 85 and a curved region 86 .
  • Die ersten Endabschnittregionen 84 sind auf der Seite der ersten Hauptfläche 3 in Nachbarschaft zu den Kantenabschnitten der SiC-Halbleiterschicht 2 positioniert. Die zweiten Endabschnittregionen 85 sind auf der Seite der zweiten Hauptfläche 4 in Bezug auf die ersten Endabschnittregionen 84 in der Nachbarschaft zu den Kantenabschnitten der SiC-Halbleiterschicht 2 positioniert. Die gekrümmten Regionen 86 sind in Formen nach unten geneigt, die konvex von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 gekrümmt sind und die ersten Endabschnittregionen 84 und die zweiten Endabschnittregionen 85 verbinden. Neigungsrichtungen und Neigungswinkel der modifizierten Linien 22B und 22D sind beliebig bzw. frei wählbar und nicht auf die Konfiguration der 14C beschränkt.The first tail regions 84 are on the side of the first major surface 3 positioned in the vicinity of the edge portions of the SiC semiconductor layer 2. The second tail regions 85 are on the side of the second major surface 4th with respect to the first tail regions 84 positioned in the vicinity of the edge portions of the SiC semiconductor layer 2. The curved regions 86 are inclined downward in shapes that are convex from the first major surface 3 towards the second main area 4th are curved and the first end portion regions 84 and the second end portion regions 85 connect. Directions and angles of inclination of the modified lines 22B and 22D are arbitrary or freely selectable and do not affect the configuration of the 14C limited.
  • Die modifizierten Linien 22B und 22D gemäß dem vierten Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierender Abschnittes (Brennpunkt), etc. des Laserlichts in dem Schritt des Bildens der modifizierten Linien 70 (die modifizierten Linien 22B und 22D) (siehe auch 10K). Selbst in einem Fall, bei dem die modifizierten Linien 22B und 22D gemäß dem vierten Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel aufzeigen.The modified lines 22B and 22D according to the fourth configuration example are formed by adjusting the light converging portion (focus), etc. of the laser light in the step of forming the modified lines 70 (the modified lines 22B and 22D ) (see also 10K ). Even in a case where the modified lines 22B and 22D are formed according to the fourth configuration example, the same effects as in the case of forming the modified lines can be obtained 22A to 22D according to the first configuration example.
  • Insbesondere können bei den modifizierten Linien 22B und 22D gemäß dem vierten Konfigurationsbeispiel die Spaltausgangspunkte in unterschiedlichen Regionen in der Dickenrichtung der SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiter-Waferstruktur 61 kann daher geeignet gespalten werden, selbst wenn die modifizierten Linien 22B und 22D, die durch eine einzelne Schicht ausgebildet sind, gebildet werden.In particular, the modified lines 22B and 22D according to the fourth configuration example, the gap starting points in different regions in the thickness direction of the SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) are formed. The SiC semiconductor wafer structure 61 can therefore be properly split even if the modified lines 22B and 22D formed by a single layer.
  • Die modifizierten Linien 22A und 22C können so gebildet werden, dass sie in Formen nach unten geneigt sind, die konvex gekrümmt sind, und zwar von der ersten Hauptfläche 3 in Richtung hin zu der zweiten Hauptfläche 4, wie die modifizierten Linien 22B und 22D. D.h., die modifizierten Linien 22A und 22C können jeweils die erste Endabschnittregion 84, die zweite Endabschnittregion 85 und die Neigungsregion bzw. gekrümmte Region 86 beinhalten. Es wird jedoch angenommen bzw. vorausgesetzt, dass die modifizierten Linien 22A und 22C in einer Vielzahl an den Seitenflächen 5A und 5C gebildet werden, und daher besteht nur eine geringe Notwendigkeit, soweit zu gehen, dass eine Steuerung durchgeführt wird, um diese modifizierten Linien 70 während der Laserlichtbestrahlung geneigt zu machen.The modified lines 22A and 22C may be formed to slope downward in shapes that are convexly curved from the first major surface 3 towards the second main surface 4th how the modified lines 22B and 22D . That is, the modified lines 22A and 22C can each be the first end portion region 84 , the second end portion region 85 and the sloping region or curved region 86 include. It is assumed, however, that the modified lines 22A and 22C in a variety on the side surfaces 5A and 5C educated and hence there is little need to go to the point where control is performed around these modified lines 70 to make inclined during laser light irradiation.
  • 14C ist eine perspektivische Ansicht, die das SiC-Halbleiterbauteil 1 zeigt, das in 3 gezeigt ist, und ist eine perspektivische Ansicht, die ein fünftes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. Nachstehend werden Strukturen, die den unter Bezugnahme auf das SiC-Halbleiterbauteil 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugszeichen versehen und eine Beschreibung hiervon wird weggelassen. 14C FIG. 13 is a perspective view showing the SiC semiconductor device 1 shown in FIG 3 and is a perspective view showing a fifth configuration example of the modified lines 22A to 22D shows. In the following, structures that correspond to the structures described with reference to the SiC semiconductor device 1 are given the same reference numerals and a description thereof is omitted.
  • Die modifizierten Linien 22B und 22D gemäß dem ersten Konfigurationsbeispiel sind in Bandformen gebildet, die sich geradlinig entlang der Tangentialrichtung auf die bzw. in Bezug auf die erste Hauptfläche 3 erstrecken. Andererseits sind die modifizierten Linien 22B und 22D gemäß dem fünften Konfigurationsbeispiel in Bandformen gebildet, die sich in Kurven (gekrümmte Form) erstrecken, und zwar mäanderförmig ausgehend von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4. Genauer gesagt beinhalten die modifizierten Linien 22B und 22D gemäß dem fünften Konfigurationsbeispiel jeweils eine Vielzahl von ersten Regionen 87, eine Vielzahl von zweiten Regionen 88 und eine Vielzahl von Verbindungsregionen 89.The modified lines 22B and 22D according to the first configuration example are formed in band shapes that extend straightly along the tangential direction on or with respect to the first main surface 3 extend. On the other hand are the modified lines 22B and 22D formed according to the fifth configuration example in band shapes, which extend in curves (curved shape), namely in a meandering shape starting from the first main surface 3 towards the second main area 4th . More specifically, include the modified lines 22B and 22D according to the fifth configuration example, a plurality of first regions in each case 87 , a variety of second regions 88 and a variety of connection regions 89 .
  • Die Vielzahl von ersten Regionen 87 sind bei Regionen auf der Seite der ersten Hauptfläche 3 positioniert. Die Vielzahl von zweiten Regionen 88 sind auf der Seite der zweiten Hauptfläche 4 positioniert, und zwar in Bezug auf die Vielzahl von ersten Regionen 87. Jede der Vielzahl von gekrümmten Regionen 86 verbindet die entsprechende erste Region 87 und zweite Region 88.The variety of first regions 87 are on the side of the first main surface for regions 3 positioned. The multitude of second regions 88 are on the side of the second major surface 4th positioned in relation to the plurality of first regions 87 . Any of the plurality of curved regions 86 connects the corresponding first region 87 and second region 88 .
  • Die Mäanderzyklen bzw. -perioden der modifizierten Linien 22B und 22D sind beliebig. Die modifizierten Linien 22B und 22D können jeweils in eine einzelne Bandform gebildet sein, die sich in einer Form erstreckt, die konkav von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 gekrümmt ist. In diesem Fall kann jede der modifizierten Linien 22B und 22D zwei erste Regionen 87, eine zweite Region 88 und zwei Verbindungsregionen 89 beinhalten.The meander cycles or periods of the modified lines 22B and 22D are arbitrary. The modified lines 22B and 22D may each be formed into a single band shape that extends in a shape that is concave from the first major surface 3 towards the second main area 4th is curved. In this case, any of the modified lines 22B and 22D two first regions 87 , a second region 88 and two connecting regions 89 include.
  • Ferner können die modifizierten Linien 22B und 22D jeweils in eine einzelne Bandform gebildet werden, die sich in einer Form erstreckt, die konvex ausgehend von der zweiten Hauptfläche 4 hin zu der ersten Hauptfläche 3 gekrümmt ist. In diesem Fall kann jede der modifizierten Linien 22B und 22D eine erste Region 87, zwei zweite Regionen 88 und zwei Verbindungsregionen 89 beinhalten.Furthermore, the modified lines 22B and 22D can each be formed into a single band shape extending in a shape that is convex from the second major surface 4th towards the first main area 3 is curved. In this case, any of the modified lines 22B and 22D a first region 87 , two second regions 88 and two connecting regions 89 include.
  • Die modifizierten Linien 22B und 22D gemäß dem fünften Konfigurationsbeispiel werden gebildet durch Einstellen des Licht konvergierenden Abschnittes (Brennpunkt) , etc. des Laserlichtes in dem Schritt des Bildens der modifizierten Linien 70 (die modifizierten Linien 22B und 22D) (siehe auch 10K). Selbst in einem Fall, bei dem die modifizierten Linien 22B und 22D gemäß dem fünften Konfigurationsbeispiel gebildet werden, lassen sich die gleichen Wirkungen bzw. Effekte wie in dem Fall des Bildens der modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel aufzeigen.The modified lines 22B and 22D according to the fifth configuration example are formed by adjusting the light converging portion (focal point), etc. of the laser light in the step of forming the modified lines 70 (the modified lines 22B and 22D ) (see also 10K ). Even in a case where the modified lines 22B and 22D are formed according to the fifth configuration example, the same effects as in the case of forming the modified lines can be obtained 22A to 22D according to the first configuration example.
  • Insbesondere können bei den modifizierten Linien 22B und 22D gemäß dem fünften Konfigurationsbeispiel die Spaltausgangspunkte in unterschiedlichen Regionen in der Dickenrichtung der SiC-Halbleiter-Waferstruktur 61 (SiC-Halbleiterwafer 41) gebildet werden. Die SiC-Halbleiter-Waferstruktur 61 kann daher geeignet gespalten werden, selbst wenn die modifizierten Linien 22B und 22D, die durch eine einzelne Schicht ausgebildet sind, gebildet werden.In particular, the modified lines 22B and 22D according to the fifth configuration example, the gap starting points in different regions in the thickness direction of the SiC semiconductor wafer structure 61 (SiC semiconductor wafer 41 ) are formed. The SiC semiconductor wafer structure 61 can therefore be properly split even if the modified lines 22B and 22D formed by a single layer.
  • Es ist offensichtlich, dass die modifizierten Linien 22A und 22C auch in Bandformen gebildet werden können, die sich in Kurven (gekrümmten Formen) erstrecken, die mäanderförmig von der ersten Hauptfläche 3 hin zu der zweiten Hauptfläche 4 verlaufen, und zwar wie die modifizierten Linien 22B und 22D. D.h., die modifizierten Linien 22A und 22C können jeweils die ersten Regionen 87, die zweiten Regionen 88 und die Verbindungsregionen 89 beinhalten. Es wird jedoch vorausgesetzt bzw. angenommen, dass die modifizierten Linien 22A und 22C an den Seitenflächen 5A und 5C in einer Vielzahl gebildet werden, und daher besteht nur eine geringe Notwendigkeit dahingehend, soweit zu gehen, dass eine Steuerung durchgeführt wird, um die modifizierten Linien 70 während der Laserlichtbestrahlung mäanderförmig zu gestalten.It is obvious that the modified lines 22A and 22C can also be formed in band shapes that extend in curves (curved shapes) that meander from the first main surface 3 towards the second main area 4th run like the modified lines 22B and 22D . That is, the modified lines 22A and 22C can each use the first regions 87 , the second regions 88 and the connecting regions 89 include. However, it is assumed or assumed that the modified lines 22A and 22C on the side surfaces 5A and 5C are formed in a plurality, and hence there is little need to go to the point where control is made to the modified lines 70 to make meandering during the laser light irradiation.
  • Das SiC-Halbleiterbauteil 1, welches wenigstens zwei Typen von modifizierten Linien 22A bis 22D gemäß dem ersten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel, dem vierten Konfigurationsbeispiel und dem fünften Konfigurationsbeispiel (nachstehend einfach als das „erste bis fünfte Konfigurationsbeispiel“ bezeichnet) beinhaltet, kann zur gleichen Zeit gebildet werden.The SiC semiconductor device 1 having at least two types of modified lines 22A to 22D according to the first configuration example, the second configuration example, the third configuration example, the fourth configuration example, and the fifth configuration example (hereinafter simply referred to as the “first to fifth configuration examples”) can be formed at the same time.
  • Ferner können Merkmale der modifizierten Linien 22A bis 22D gemäß dem ersten bis fünften Konfigurationsbeispiel miteinander kombiniert werden, und zwar in jedem beliebigen Modus oder in jeder beliebigen Konfiguration. D.h., die modifizierten Linien 22A bis 22D, die Konfigurationen haben, die wenigstens zwei Merkmale aus den Merkmalen der modifizierten Linien 22A bis 22D gemäß dem ersten bis fünften Konfigurationsbeispiel kombinieren, können angewendet werden.Furthermore, features of the modified lines 22A to 22D according to the first to fifth configuration examples can be combined with each other in any mode or in any configuration. That is, the modified lines 22A to 22D that have configurations that include at least two features from the features of the modified lines 22A to 22D according to the first to combine the fifth configuration example can be applied.
  • Die Strukturen der modifizierten Linien 22A bis 22D gemäß Konfigurationsbeispielen sechs bis dreizehn werden nunmehr unter Bezugnahme auf die 14E bis 14M beschrieben. In jedem des sechsten bis dreizehnten Konfigurationsbeispiels wird das SiC-Halbleiterbauteil 1 bereitgestellt, welches es ermöglicht, dass die Einflüsse aufgrund der modifizierten Linien 22A bis 22D auf die SiC-Halbleiterschicht 2 reduziert werden.The structures of the modified lines 22A to 22D according to configuration examples six to thirteen will now be described with reference to FIGS 14E to 14M described. In each of the sixth to thirteenth configuration examples, the SiC semiconductor device 1 is provided, which enables the influences due to the modified lines 22A to 22D be reduced to the SiC semiconductor layer 2.
  • 14E ist eine perspektivische Ansicht bei einer Betrachtung des SiC-Halbleiterbauteils 1, das in 3 gezeigt ist, aus einem Winkel, und ist eine perspektivische Ansicht, die ein sechstes Konfigurationsbeispiel der modifizierten Linien 22A bis 22D zeigt. 14F ist eine perspektivische Ansicht des SiC-Halbleiterbauteils 1, das in 14E gezeigt ist, aus einem anderen Winkel. 14E FIG. 13 is a perspective view when the SiC semiconductor device 1 shown in FIG 3 is shown from an angle, and is a perspective view showing a sixth configuration example of the modified lines 22A to 22D shows. 14F FIG. 13 is a perspective view of the SiC semiconductor device 1 shown in FIG 14E is shown from a different angle.
  • Unter Bezugnahme auf 14E und 14F können die Seitenfläche 5A und die Seitenfläche 5C geneigte Flächen bilden, die dann, wenn man die Normale auf die erste Hauptfläche 3 als eine Basis heranzieht, in Bezug auf die Normale hin zu der c-Achsenrichtung ([0001]-Richtung) des SiC-Monokristalls geneigt sind. In diesem Fall können die Seitenfläche 5A und die Seitenfläche 5C unter einem