JP6202944B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6202944B2
JP6202944B2 JP2013176954A JP2013176954A JP6202944B2 JP 6202944 B2 JP6202944 B2 JP 6202944B2 JP 2013176954 A JP2013176954 A JP 2013176954A JP 2013176954 A JP2013176954 A JP 2013176954A JP 6202944 B2 JP6202944 B2 JP 6202944B2
Authority
JP
Japan
Prior art keywords
guard ring
ring region
silicon carbide
insulating film
field insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013176954A
Other languages
English (en)
Other versions
JP2015046500A (ja
Inventor
陽一郎 樽井
陽一郎 樽井
昌之 今泉
昌之 今泉
油谷 直毅
直毅 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013176954A priority Critical patent/JP6202944B2/ja
Priority to US14/290,253 priority patent/US9184307B2/en
Priority to KR20140100231A priority patent/KR20150026812A/ko
Priority to DE102014216989.5A priority patent/DE102014216989A1/de
Priority to CN201410432842.4A priority patent/CN104425574B/zh
Publication of JP2015046500A publication Critical patent/JP2015046500A/ja
Application granted granted Critical
Publication of JP6202944B2 publication Critical patent/JP6202944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Description

この発明は、ショットキー接合を有する炭化珪素半導体装置およびその製造方法に関するものである。
ショットキーバリアダイオード(SBD)はユニポーラデバイスであるため、通常のバイポーラダイオードと比較してスイッチング損失を小さくできるが、シリコンを構成材料とするSBDは実用的に耐圧が50V程度以下ものしか得られないため、高電圧のインバータ等の用途には向いていない。それに対し炭化珪素を構成材料とするSBDは、容易に数kV程度の耐圧を有するものが得られるので、近年電力変換回路への応用が注目されている。
このような炭化珪素を構成材料とするSBDとしては、例えば特許文献1に記載されているようなデバイスが知られている。特許文献1において開示されたSBDにおいては、静的な高電圧の印加時においてガードリング領域とn型の半導体層との間のPN接合の周囲に発生する空乏層を延ばすために、ショットキー電極をガードリング領域の外周端を越してオーバレイ構造としている。このような構造を採用することにより、空乏層がn型の半導体層中に延びやすくなり、本SBDはより高い電圧阻止能力を保持している。
特開2005−286197号公報 (図1)
ところが、このようなSBDを高周波スイッチング動作をさせると、ショットキー電極の外周端辺りで電界集中が生じ、SBDが耐圧劣化を引き起こすことが懸念される。
すなわち、導通状態から阻止状態に遷移するスイッチング動作時においては、急激に上昇する電圧、すなわち高dv/dtの電圧がSBDに印加される。この時ガードリング領域とn型の半導体層との間のPN接合を充電するために、dv/dtの値に比例した変移電流がSBDのガードリング領域に流れることとなる。ガードリング領域は固有の抵抗値を有しており、dv/dtの値に比例した変移電流が流れるとそこに変移電流に比例した電界がガードリング領域内に発生することとなる。
従来のSBDでは、ショットキー電極のオーバレイ構造を採用しているが、ショットキー電極の外周端には、エッチングにより形成する際にエッチング残渣が先端の尖った形状で発生する。このような先端が尖ったショットキー電極の残渣が存在する状況で、SBDの高周波スイッチング動作を行うと、変移電流により発生する電界が上記残渣部で集中しやすくなり、それによりショットキー電極の外周端辺りでの不具合を招く可能性が懸念される。
この発明は上記のような課題を解決するためになされたもので、高周波スイッチング動作においても耐圧劣化を引き起こす恐れのない炭化珪素半導体装置を提供することを目的とする。
上記課題を解決するため、この発明に係る炭化珪素半導体装置では、第1導電型のドリフト層と、ドリフト層の表面に形成された環状の第2導電型のガードリング領域と、ドリフト層の表面上において、ガードリング領域を取り囲むように形成されたフィールド絶縁膜と、ガードリング領域の内側においてドリフト層の表面を覆うように形成され、外周端がフィールド絶縁膜上に存在するショットキー電極と、ショットキー電極上に形成され、ショットキー電極の外周端を越えてフィールド絶縁膜と接している表面電極パッドとを備え、ガードリング領域は、ガードリング領域より高い不純物濃度を有する第2導電型の高濃度領域を表面電極パッド下に有し、表面電極パッドの外周端は、ガードリング領域の上方に存在し、ショットキー電極の外周端にはエッチング残渣が形成されており、表面電極パッドはエッチング残渣を覆うように形成されている。
上記のような構成としたため、本発明に係る炭化珪素半導体装置によれば、ショットキー電極の端部のエッチング残渣が導電性の表面電極パッドで覆われることとなるため、変移電流によりガードリング領域内発生した電界が形成する等電位面がエッチング残渣の周囲で湾曲することなく、この部分において電界集中を引き起こす恐れはなくなり、その結果として、高周波スイッチング動作においても信頼性の高い炭化珪素半導体装置が得られる、という効果を奏する。
本発明の実施の形態1に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図及び断面図である。 本発明の実施の形態2に係る炭化珪素半導体装置のチップの構成を模式的に示す断面図である。 本発明の実施の形態3に係る炭化珪素半導体装置のチップの構成を模式的に示す断面図である。 本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。 本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。 本発明の実施の形態に係る炭化珪素半導体装置のチップの変形例の構成を模式的に示す断面図である。
<実施の形態1>
図1は本発明の実施の形態1に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図(a)及びA−A断面図(b)である。ここでは炭化珪素基板1の上に、半導体素子としてSBDを備える例を示す。なお、説明の便宜上、図1(a)においては炭化珪素基板1の平面的な位置関係を理解するのに必要な構成要素だけが表示されているので、詳細は図1(b)を参照されたい。
図1(b)に示すように、本実施の形態に係る炭化珪素半導体装置は、比較的不純物濃度の高い第1導電型(ここではn型)の基板層1aおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第1導電型のドリフト層1bからなる炭化珪素基板1を用いて形成されている。材料である炭化珪素は、シリコンよりバンドギャップの広い半導体材料であり、そのため炭化珪素を構成材料とする半導体装置は、シリコンを構成材料とする半導体装置と比較して、より高温での動作が可能となっている。
ドリフト層1bの一方の表面部分には、終端領域としての第2導電型(ここではp型)のガードリング領域2が環状に形成されている。環状に形成されたガードリング領域2の内側及び外側においては、ドリフト層1bが一方の表面に露出している。ガードリング領域2はドリフト層1bとの間にPN接合を形成している。ドリフト層1bの一方の表面上にはさらに、ガードリング領域2を取り囲むように、フィールド絶縁膜3が形成されている。フィールド絶縁膜3はその中央に開口部を有している。本実施の形態においては、フィールド絶縁膜3はシリコン酸化膜であるが、シリコン窒化膜であっても良い。
環状に形成されたガードリング領域2の内側において露出しているドリフト層1bを覆うようにショットキー電極4が形成されており、ドリフト層1bとの間でショットキー接合を形成している。また、ショットキー電極4はガードリング領域2の一部を覆うように延在しており、ガードリング領域2との間でオーミック接触を形成している。さらにショットキー電極4はフィールド絶縁膜3上にも延在しており、その外周端はフィールド絶縁膜3上に存在している。本実施の形態においては、ショットキー電極4は、その構成する金属はチタンであり、その厚みは約200nmである。ショットキー電極4を構成する金属は、炭化珪素基板とショットキー接合を形成する金属であればよく、モリブデン、ニッケル、金等の金属であっても良い。
ショットキー電極4の上には、外部端子との接続のための表面電極パッド5が積層されている。表面電極パッド5は、その外周端がショットキー電極4の外周端を越えてフィールド絶縁膜3に接している。本実施の形態においては、表面電極パッド5は、その構成する金属はアルミニウムであり、その厚みは約4.8μmである。表面電極パッド5を構成する金属は、銅、モリブデン、ニッケル等の金属であっても良く、Al−Siのようなアルミニウム合金であっても良い。
炭化珪素基板1の一方の表面は、その上に形成されたフィールド絶縁膜3、ショットキー電極4及び表面電極パッド5を保護するように保護膜6で覆われている。保護膜6は、外部環境からの応力を緩和するため有機樹脂膜であることが望ましい。また、高温処理に耐える必要があるため、本実施の形態においては、保護膜6にはポリイミド樹脂膜が使用される。外部端子との接続のため、保護膜6は表面電極パッド5上において開口を有している。
炭化珪素基板1の他方の表面には裏面電極7が形成されている。裏面電極7は基板層1aとの間でオーミック接触を形成している。裏面電極7は基板層1aとの間でオーミック接触を形成するような金属であればよく、本実施の形態においてはニッケルであるが、他にアルミニウムやモリブデンであっても良い。
次に本実施の形態に係る炭化珪素半導体装置の製造方法について図4及び図5を用いて説明する。各図において、図1のA−A断面が示されている。
比較的不純物濃度の高い第1導電型の基板層1aおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第1導電型のドリフト層1bから構成される炭化珪素基板1を用意し、公知の方法、例えば写真製版技術により所定の形状にパターニングしたレジスト膜9を用いる選択的なイオン注入により、ドリフト層1bの一方の表面部分に第2導電型のガードリング領域2を形成する(図4a)。ここで、第2導電型の領域には、例えば不純物イオンとしてアルミニウムイオンまたはホウ素イオンが注入され、1500℃以上の高温でアニールされることにより不純物イオンが電気的に活性化され、所定の導電型の領域として形成される。
次に、例えばCVD法により、ドリフト層1bの一方の表面上に1μm程度の厚さのシリコン酸化膜を堆積し、その後写真製版とエッチングにより、中央のシリコン酸化膜を除去し、中央に開口部を有するフィールド絶縁膜3を形成する(図4b)。開口部はガードリング領域2の一部を含む、ガードリング領域2の内側に形成される。
次に、炭化珪素基板1の基板層1aが露出する面に裏面電極7を形成する(図4c)。
次に、スパッタ法によりフィールド絶縁膜3の形成されたドリフト層1bの一方の表面上全面にショットキー電極4となる金属膜8を成膜し、さらに写真製版技術により、所定の形状のレジスト膜9を成膜する(図5a)。
次に、レジスト膜9をマスクとして金属膜8をエッチングし、所望の形状のショットキー電極4を形成する(図5b)。金属膜8をエッチングにおいては、チップへのダメージを軽減するためウェット処理が望ましく、その場合形成されるショットキー電極4の端部は先端の尖った形状になりやすい。ここでは、この先端の尖った部分をエッチング残渣4aと呼ぶ。
次に、エッチング残渣4aを覆うようにショットキー電極4の上に表面電極パッド5を積層し、保護膜6を形成すると本実施の形態に係る炭化珪素半導体装置が完成する(図5c)。
次に本実施の形態に係る炭化珪素半導体装置の作用について説明する。本実施の形態に係る炭化珪素半導体装置において、表面電極パッド5に対して裏面電極7に負の電圧を印加すると、裏面電極7から表面電極パッド5に電流が流れ、本装置は導通状態となる。逆に表面電極パッド5に対して裏面電極7に正の電圧を印加すると、ショットキー接合及びPN接合が電流を阻止し、本装置は阻止状態となる。
導通状態から阻止状態に遷移するスイッチング動作時においては、急激に上昇する電圧、すなわち高dv/dtの電圧が装置に印加される。この時ガードリング領域とn型の半導体層との間のPN接合の周囲には空乏層と呼ばれる電気二重層が発生するが、この空乏層は空乏層容量と呼ばれる静電容量を持っている。この空乏層容量を充電するために、dv/dtの値に比例した変移電流が装置のガードリング領域2内をPN接合からショットキー電極4に向かって流れることとなる。ガードリング領域2は固有の抵抗値を有しており、dv/dtの値に比例した変移電流が流れるとそこに変移電流と上記抵抗値の積に比例した電界がガードリング領域2内に発生することとなる。
従来例のように、ショットキー電極4の端部に先端の尖ったエッチング残渣4aが剥き出しのままとなっていると、変移電流によりガードリング領域2内発生した電界が形成する等電位面がエッチング残渣4aの周囲で湾曲し、この部分に電界集中を引き起こす恐れがあった。
本実施の形態に係る炭化珪素半導体装置においては、表面電極パッド5の外周端がショットキー電極4の外周端を越えてフィールド絶縁膜3と接するように構成したので、ショットキー電極4の端部のエッチング残渣4aが導電性の表面電極パッド5で覆われることとなるため、変移電流によりガードリング領域2内発生した電界が形成する等電位面がエッチング残渣4aの周囲で湾曲することなく、この部分に電界集中を引き起こす恐れはなくなった。
したがって、本実施の形態によれば、高周波スイッチング動作においても信頼性の高い炭化珪素半導体装置が得られる、という効果を奏する。
また、表面電極パッド5の外周端は、ガードリング領域2の上方に存在していることが望ましい。従来例のように表面電極パッド5の外周端をガードリング領域2の外周端を越してオーバレイ構造とすると、変移電流によりガードリング領域内発生した電界が形成する等電位面が、ガードリング領域2の外周端を越えて存在する表面電極パッド5により湾曲し、当該箇所において耐圧劣化を引き起こす可能性があるからである。したがって、このような構成とすることにより、高周波スイッチング動作においてもさらに信頼性の高い炭化珪素半導体装置が得られる、という効果が得られる。
<実施の形態2>
図2は本発明の実施の形態2に係る炭化珪素半導体装置のチップの構成を模式的に示す断面図である。平面図は図1と同様なので省略した。本実施の形態では、ガードリング領域2の中に、その表面から形成され、ガードリング領域2より高い不純物濃度を有するp型の高濃度領域2aが形成されていることを特徴としている。その他の構成については、実施の形態1の構成と同様である。
このような構成とすることにより、高濃度領域2aには空乏層が広がらなくなるため、ガードリング領域2の固有の抵抗値を低減することができ、その抵抗値に比例して発生する電界を緩和することができる。したがって、本実施の形態によれば、高周波スイッチング動作においてもより信頼性の高い炭化珪素半導体装置が得られる、という効果が得られる。
<実施の形態3>
図3は本発明の実施の形態3に係る炭化珪素半導体装置のチップの構成を模式的に示す断面図である。平面図は図1と同様なので省略した。本実施の形態では、フィールド絶縁膜3の開口部がテーパ形状となっていることを特徴としている。その他の構成については、実施の形態1の構成と同様である。
具体的には、フィールド絶縁膜3の開口部はフィールド絶縁膜3の厚みが開口部との境界から外部に遠ざかるにしたがって厚くなるようなテーパ形状を有している。フィールド絶縁膜3の開口部がテーパ形状となることで、ショットキー電極4の端部における電界がより緩和されてチップの信頼性がさらに向上する。したがって、本実施の形態によれば、高周波スイッチング動作においてもより信頼性の高い炭化珪素半導体装置が得られる、という効果が得られる。
なお、以上の実施の形態の説明においては、半導体素子がSBDであり、終端領域にガードリング領域2が設けられた構成を示したが、本発明に係る炭化珪素半導体装置の半導体素子および終端領域の構造はこれに限定されるものではない。例えば、半導体素子は同じくショットキー接合を有するJBS(Junction Barrier Schottky diode)やMPS(Merged PiN Schottky diode)でもよいし、終端領域は、ガードリング領域2に替えてJTE(Junction Termination Extension)を設けてもよいし、図6に示されるように、ガードリング領域2に付加してフィールドリミッティングリング10を設けてもよい。また、第1導電型をn型、第2導電型をp型としたが、その逆であっても、本発明の作用・効果が発揮されることは言うまでもないことである。
この発明に係る炭化珪素半導体装置は、交流から直流への変換、直流から交流への変換、あるいは周波数変換等の電力変換を行う機器に適用することにより、その機器の電力変換効率の向上に寄与することができる。
1 炭化珪素基板
1a 基板層
1b ドリフト層
2 ガードリング領域
2a 高濃度領域
3 フィールド絶縁膜
4 ショットキー電極
4a エッチング残渣
5 表面電極パッド
6 保護膜
7 裏面電極
8 金属膜
9 レジスト膜
10 フィールドリミッティングリング

Claims (3)

  1. 第1導電型のドリフト層と、
    前記ドリフト層の表面に形成された環状の第2導電型のガードリング領域と、
    前記ドリフト層の表面上において、前記ガードリング領域を取り囲むように形成されたフィールド絶縁膜と、
    前記ガードリング領域の内側において前記ドリフト層の表面を覆うように形成され、外周端が前記フィールド絶縁膜上に存在するショットキー電極と、
    前記ショットキー電極上に形成され、前記ショットキー電極の外周端を越えて前記フィールド絶縁膜と接している表面電極パッドと、
    を備え、
    前記ガードリング領域は、前記ガードリング領域より高い不純物濃度を有する第2導電型の高濃度領域を前記表面電極パッド下に有し、
    前記表面電極パッドの外周端は、前記ガードリング領域の上方に存在し
    前記ショットキー電極の外周端にはエッチング残渣が形成されており、
    前記表面電極パッドは前記エッチング残渣を覆うように形成されていることを特徴とする炭化珪素半導体装置。
  2. 前記フィールド絶縁膜の開口部がテーパ形状となっていることを特徴とする請求項1に記載の炭化珪素半導体装置。
  3. 第1導電型の基板層と前記基板層上に形成された第1導電型のドリフト層を有する炭化珪素基板を用意する工程と、
    前記ドリフト層の表面に第2導電型のガードリング領域を形成する工程と、
    前記前記ドリフト層の表面上の一部おいて前記ガードリング領域を取り囲むようにフィールド絶縁膜を形成する工程と、
    前記フィールド絶縁膜上と前記ドリフト層上とに金属膜を形成した後、ウェット処理により前記金属膜をエッチングすることで、外周端が前記フィールド絶縁膜上に存在するとともに前記外周端にエッチング残渣を有するショットキー電極を形成する工程と、
    前記ショットキー電極上において、前記ショットキー電極の外周端を越えて前記フィールド絶縁膜と接し、前記エッチング残渣を覆うように表面電極パッドを形成する工程と
    を備えた炭化珪素半導体装置の製造方法。
JP2013176954A 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法 Active JP6202944B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013176954A JP6202944B2 (ja) 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法
US14/290,253 US9184307B2 (en) 2013-08-28 2014-05-29 Silicon carbide semiconductor device
KR20140100231A KR20150026812A (ko) 2013-08-28 2014-08-05 탄화 규소 반도체장치
DE102014216989.5A DE102014216989A1 (de) 2013-08-28 2014-08-26 Siliziumcarbid-Halbleitervorrichtung
CN201410432842.4A CN104425574B (zh) 2013-08-28 2014-08-28 碳化硅半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013176954A JP6202944B2 (ja) 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017015060A Division JP6640131B2 (ja) 2017-01-31 2017-01-31 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015046500A JP2015046500A (ja) 2015-03-12
JP6202944B2 true JP6202944B2 (ja) 2017-09-27

Family

ID=52470724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013176954A Active JP6202944B2 (ja) 2013-08-28 2013-08-28 炭化珪素半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9184307B2 (ja)
JP (1) JP6202944B2 (ja)
KR (1) KR20150026812A (ja)
CN (1) CN104425574B (ja)
DE (1) DE102014216989A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6065154B2 (ja) * 2014-04-30 2017-01-25 三菱電機株式会社 炭化珪素半導体装置
JP6513339B2 (ja) * 2014-04-30 2019-05-15 三菱電機株式会社 炭化珪素半導体装置
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
JP6477106B2 (ja) * 2015-03-24 2019-03-06 サンケン電気株式会社 半導体装置
JP6241572B2 (ja) 2015-04-14 2017-12-06 三菱電機株式会社 半導体装置
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックIpマネジメント株式会社 半導体素子
JP6678810B2 (ja) * 2017-02-24 2020-04-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP6866326B2 (ja) * 2018-03-19 2021-04-28 株式会社東芝 半導体装置
JP2020047679A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置
CN109786444A (zh) * 2019-02-01 2019-05-21 芜湖启迪半导体有限公司 一种具有沟槽结终端碳化硅器件及其制造方法
CN113728441A (zh) * 2019-04-19 2021-11-30 罗姆股份有限公司 SiC半导体装置
JP7258668B2 (ja) 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
JP2022140933A (ja) 2021-03-15 2022-09-29 株式会社東芝 半導体装置
CN113990918B (zh) * 2021-10-12 2023-10-20 山东大学 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476157A (en) 1981-07-29 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing schottky barrier diode
JPS5827374A (ja) 1981-08-10 1983-02-18 Toshiba Corp シヨツトキ−・バリヤ・ダイオ−ドとその製造方法
US4742377A (en) * 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
JPS6229164A (ja) 1985-07-29 1987-02-07 Tdk Corp シヨツトキ−バリア型半導体装置及びその製造方法
JPH02281757A (ja) * 1989-04-24 1990-11-19 Sony Corp 半導体装置
JP2004127968A (ja) * 2002-09-30 2004-04-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4340757B2 (ja) * 2002-11-25 2009-10-07 独立行政法人産業技術総合研究所 半導体装置
JP2005286197A (ja) 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP4942134B2 (ja) 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP2007235064A (ja) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd ショットキーバリア半導体装置及びその製造方法
JP2008251772A (ja) 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP4512121B2 (ja) 2007-07-27 2010-07-28 旭化成東光パワーデバイス株式会社 ショットキーバリアダイオードの製造方法およびショットキーバリアダイオード
JP5541842B2 (ja) * 2008-03-18 2014-07-09 新電元工業株式会社 炭化珪素ショットキダイオード
JP2012124268A (ja) 2010-12-07 2012-06-28 Nippon Inter Electronics Corp 半導体装置
JP5406171B2 (ja) 2010-12-08 2014-02-05 ローム株式会社 SiC半導体装置
TWM410990U (en) * 2011-02-11 2011-09-01 Pynmax Technology Co Ltd High Antistatic capability schottky diode
CN202067793U (zh) * 2011-03-11 2011-12-07 璟茂科技股份有限公司 高抗静电能力的肖特基二极管
CN103534810B (zh) * 2011-05-18 2017-05-17 罗姆股份有限公司 半导体装置及其制造方法
JP2013120822A (ja) * 2011-12-07 2013-06-17 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2013176954A (ja) 2012-02-29 2013-09-09 Sumitomo Chemical Co Ltd 防眩フィルム製造用金型の製造方法および防眩フィルムの製造方法
JP5928101B2 (ja) * 2012-03-30 2016-06-01 富士電機株式会社 SiC半導体デバイスの製造方法

Also Published As

Publication number Publication date
KR20150026812A (ko) 2015-03-11
DE102014216989A1 (de) 2015-03-05
CN104425574A (zh) 2015-03-18
JP2015046500A (ja) 2015-03-12
US20150060882A1 (en) 2015-03-05
CN104425574B (zh) 2018-09-11
US9184307B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
JP6202944B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6241572B2 (ja) 半導体装置
JP6065154B2 (ja) 炭化珪素半導体装置
JP6745458B2 (ja) 半導体素子
JP7113220B2 (ja) 半導体素子およびその製造方法
JP6513339B2 (ja) 炭化珪素半導体装置
JP6641488B2 (ja) 半導体装置
JP6010773B2 (ja) 半導体素子及びその製造方法
JP2009267032A (ja) 半導体装置とその製造方法
JP2013239607A (ja) 半導体装置
CN108735720B (zh) 半导体元件
JP5943819B2 (ja) 半導体素子、半導体装置
JP2017201683A (ja) 半導体素子
JP5943846B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2012248736A (ja) 半導体装置
JP6640131B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6919713B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP3010045A1 (en) Semiconductor device and a method of manufacturing same
JP2014130913A (ja) 半導体装置及びその駆動方法
JP6233537B2 (ja) 半導体装置および半導体装置の製造方法
JP3879697B2 (ja) 半導体装置
WO2017149743A1 (ja) ワイドギャップ型半導体装置
JP2013152982A (ja) 半導体装置及びこれを備えた半導体モジュール
JP6183234B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170208

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170829

R150 Certificate of patent or registration of utility model

Ref document number: 6202944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250