JP5943819B2 - 半導体素子、半導体装置 - Google Patents
半導体素子、半導体装置 Download PDFInfo
- Publication number
- JP5943819B2 JP5943819B2 JP2012262817A JP2012262817A JP5943819B2 JP 5943819 B2 JP5943819 B2 JP 5943819B2 JP 2012262817 A JP2012262817 A JP 2012262817A JP 2012262817 A JP2012262817 A JP 2012262817A JP 5943819 B2 JP5943819 B2 JP 5943819B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- ring
- semiconductor element
- protective film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 229920005989 resin Polymers 0.000 claims description 67
- 239000011347 resin Substances 0.000 claims description 67
- 230000001681 protective effect Effects 0.000 claims description 47
- 230000015556 catabolic process Effects 0.000 claims description 32
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 31
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 30
- 238000007789 sealing Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 63
- 230000005684 electric field Effects 0.000 description 41
- 239000000758 substrate Substances 0.000 description 16
- 230000002829 reductive effect Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 polyethylene Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Description
この発明は、ＦＬＲ（Field Limiting Ring）を有する半導体素子および半導体装置に関する。
インバーターなどのパワーエレクトロニクス機器の省エネ化のため、それに使用されるＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、ＰＮダイオード、又はＳＢＤ（Schottky Barrier Diode）などの電力用半導体素子の低損失化が求められている。そのため、半導体材料としてＳｉＣを用いた半導体素子の開発が進められている。ＳｉＣは、従来の半導体材料であるシリコン（Ｓｉ）に比べより高い電界まで絶縁破壊しないので、半導体素子の厚みを薄くすることができ、より損失低減を図ることができる。
一般に電力用半導体素子には、その電極端部での電界集中を抑制して耐電圧特性を向上するため、電極端部の電界を緩和する耐圧終端構造が採用される。そのような耐圧終端構造の一例として、特許文献１にはＳｉ半導体素子に設けられたＦＬＲが示されている。ＦＬＲは、半導体素子の電極外周縁のｎ型半導体表面に、複数のリング形状のｐ型半導体領域が同心状に形成された構造を有する。ＦＬＲは、逆方向電圧印加時の半導体素子に生じる空乏層を素子の外周側へ拡大するように働くため、半導体素子の電極端部における電界集中を緩和して耐電圧特性を向上することができる。
例えば特許文献１には、互いに隣接するｐ型半導体リングの間隔を所定の値とすることによって、電界強度をＳｉの絶縁破壊電界である０．３ＭＶ／ｃｍよりも低い値に緩和できることが示されている。
ＳｉＣ半導体素子においてもＳｉ半導体素子と同様にＦＬＲは耐電圧向上に有効である。しかしながらＦＬＲをＳｉＣ半導体素子に適用しようとすると、以下に述べる課題が存在する。
ＳｉＣはＳｉの約１０倍の絶縁破壊電界強度を有するので、ＳｉＣ半導体素子はドリフト層の厚みをＳｉ半導体素子の１／１０程度に薄膜化することが可能である。耐圧終端構造についても同様に、ＳｉＣ半導体素子は耐圧終端構造部で絶縁破壊することなく耐圧終端構造の幅をＳｉ半導体素子の１／１０程度に狭められる。このことにより半導体素子を小型化できる利点がある。しかしながら、耐圧終端構造の幅を狭くすると半導体内部の電界だけでなく半導体外部に漏れ出す電界をも高めることになるため、耐圧終端構造付近のＳｉＣ半導体外部に発生する電界はＳｉ半導体素子の場合に比べて高くなる。特に耐圧終端構造としてＦＬＲを適用した場合、互いに隣接するｐ型半導体リングの間隙近傍に電気力線が集中し急峻な電界分布が生ずる。この半導体素子をエポキシ樹脂やシリコーン樹脂等の封止樹脂で封止すると、ＦＬＲのｐ型半導体リング近傍の高電界により封止樹脂が絶縁破壊して耐電圧特性が低下したり、半導体装置外部の湿度やイオンなどに対する耐環境性が低下して信頼性が劣化するという問題がある。
本発明は上記の課題に鑑みてなされたものであり、耐電圧特性と信頼性を向上する半導体素子または半導体装置の提供を目的とする。
本発明の半導体素子は、活性領域及び平面視で活性領域を囲む耐圧終端領域が形成された第１導電型のドリフト層と、耐圧終端領域上に形成された樹脂保護膜と、を備え、耐圧終端領域には、ドリフト層の表面に平面視で活性領域を囲む第２導電型の半導体層からなる複数のリング状領域が、隣り合うリング状領域の間のドリフト層であるリング間領域を介して設けられ、最内周のリング状領域は活性領域に接し、樹脂保護膜の厚みは、活性領域に接さないリング状領域の幅と当該リング状領域に接するリング間領域の幅との和の最大値を、樹脂保護膜の誘電率の平方根で除した値よりも大きい。
本発明の半導体素子は、活性領域及び平面視で活性領域を囲む耐圧終端領域が形成された第１導電型のドリフト層と、耐圧終端領域上に形成された樹脂保護膜と、を備え、耐圧終端領域には、ドリフト層の表面に平面視で活性領域を囲む第２導電型の半導体層からなる複数のリング状領域が、隣り合うリング状領域の間のドリフト層であるリング間領域を介して設けられ、最内周のリング状領域は活性領域に接し、樹脂保護膜の厚みは、活性領域に接さないリング状領域の幅と当該リング状領域に接するリング間領域の幅との和の最大値を、樹脂保護膜の誘電率の平方根で除した値よりも大きい。樹脂保護膜の厚みを上記のように規定することにより、樹脂保護膜の表面ではリング間領域近傍に発生する局所的な電界の影響をほとんど受けないため、良好な耐電圧特性と高い信頼性が得られる。
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
実施の形態１の半導体装置はＳＢＤである。図１は、実施の形態１の半導体装置であるＳＢＤ１の上面図である。ＳＢＤ１は、半導体素子２と、半導体素子２を封止する封止樹脂９を備えている。図２は、図１のＡ−Ｂ断面図であり、半導体素子２の外周部を含む部分断面を示している。なお、図１，図２においてリードフレーム、ワイヤボンド、封止樹脂外部への取出し電極などのアセンブリ用部材は省略している。
＜Ａ−１．構成＞
実施の形態１の半導体装置はＳＢＤである。図１は、実施の形態１の半導体装置であるＳＢＤ１の上面図である。ＳＢＤ１は、半導体素子２と、半導体素子２を封止する封止樹脂９を備えている。図２は、図１のＡ−Ｂ断面図であり、半導体素子２の外周部を含む部分断面を示している。なお、図１，図２においてリードフレーム、ワイヤボンド、封止樹脂外部への取出し電極などのアセンブリ用部材は省略している。
半導体素子２は、第１導電型であるｎ＋型のＳｉＣ基板３と、ＳｉＣ基板３の上に設けられたｎ型のＳｉＣ半導体層であるドリフト層４と、ドリフト層４のＳｉＣ基板３とは反対の表面に設けられたアノード電極５と、ＳｉＣ基板３のドリフト層４とは反対の表面に設けられたカソード電極６を備えている。図１に示すように、アノード電極５は平面視においてドリフト層４の中心に設けられる。ドリフト層４のうちアノード電極５の下部は、アノード電極５からカソード電極６へ主電流が流れる活性領域５ａとなる。また、活性領域５ａの周囲のドリフト層４は、耐圧終端領域７となる。
さらに半導体素子２は、耐圧終端領域７の上部に設けられた樹脂保護膜８を備えている。樹脂保護膜８は絶縁膜を介して耐圧終端領域７上に形成されても良い。耐圧終端領域７のドリフト層４表面には、第２導電型であるｐ型のＳｉＣからなる複数のリング状領域が形成される。図２では説明の都合上、４本のリング状領域７ａ，７ｃ，７ｅ，７ｇを示しているが、実際には耐圧定格に応じて本数が決められる。
４本のリング状領域７ａ，７ｃ，７ｅ，７ｇは、この順に半導体素子２の内側から活性領域５ａを囲んで同心状に形成される。２つのリング状領域に挟まれたドリフト層４の領域は、リング間領域７ｂ、７ｄ、７ｆとなる。半導体素子２の外側に位置するリング状領域ほど幅が狭く、半導体素子２の外側に位置するリング間領域ほど幅が広い。
最も内側のリング状領域７ａは、活性領域５ａと接触し電気的に導通している。アノード電極５はドリフト層４とショットキー接合し、カソード電極６はＳｉＣ基板３とオーミック接合する。
樹脂保護膜８の厚みは、活性領域５ａに接しないリング状領域７ｃ，７ｅ，７ｇの幅と、それに隣接するリング間領域７ｂ，７ｄ，７ｆの幅の和の最大値を、樹脂保護膜８の誘電率の平方根で除した値よりも大きく設定される。
＜Ａ−２．動作＞
図１を用いて、ＳＢＤ１の動作を説明する。カソード電極６を接地しアノード電極５に正電圧を印加すると、ダイオードの順方向接続となって順方向電流が流れる。一方、アノード電極５を接地しカソード電極６に正電圧を印加すると、ダイオードの逆方向接続となり、アノード電極５とドリフト層４の界面の障壁が増大し電流は流れない。このときドリフト層４の内部には、活性領域５ａと耐圧終端領域７を囲むように空乏層が形成される。空乏層のアノード電極５に接する接地側とカソード電極６側とに挟まれる領域に発生する電界がＳｉＣの絶縁破壊電界を超えない範囲で、ＳＢＤ１は逆方向電圧に対して耐電圧を有することになる。
図１を用いて、ＳＢＤ１の動作を説明する。カソード電極６を接地しアノード電極５に正電圧を印加すると、ダイオードの順方向接続となって順方向電流が流れる。一方、アノード電極５を接地しカソード電極６に正電圧を印加すると、ダイオードの逆方向接続となり、アノード電極５とドリフト層４の界面の障壁が増大し電流は流れない。このときドリフト層４の内部には、活性領域５ａと耐圧終端領域７を囲むように空乏層が形成される。空乏層のアノード電極５に接する接地側とカソード電極６側とに挟まれる領域に発生する電界がＳｉＣの絶縁破壊電界を超えない範囲で、ＳＢＤ１は逆方向電圧に対して耐電圧を有することになる。
ドリフト層４の電界は、耐圧終端領域７がない場合、アノード電極５の端部近傍の空乏層に集中する。しかし、耐圧終端領域７があることにより、空乏層がアノード電極５より外周側に伸びて電界を緩和し耐電圧特性が向上する。半導体素子２の外側ほどリング状領域の幅を狭くし、またリング間領域の幅を広くすることによって、リング状領域とそれに隣接するリング間領域とを合わせた領域中に含まれるｐ型不純物の平均濃度を、半導体素子２の外側に向けて徐々に減少させることができる。これにより、空乏層の厚みが半導体素子２の外側に向けて徐々に薄くなり、耐圧終端領域７の電界緩和効果を最大にすることができる。
ドリフト層４の外側の電界は、耐圧終端領域７の外側からアノード電極５に向かう電気力線による空間的に一様な電界と、リング間領域７ｂ，７ｄ，７ｆ近傍に発生する局所的な電界の重ね合わせとなる。前者の電界は、耐圧終端領域７の外側ほどリング状領域の幅を狭く、リング間領域の幅を広くすることによって、耐圧終端領域７の幅全体に亘って均等に電圧を分担することができるので、一定の値に抑えることが可能である。
一方、後者の電界は、リング状領域７ａ，７ｃ，７ｅ，７ｇに含まれる電荷に起因し、リング間領域７ｂ，７ｄ，７ｆ近傍に発生する局所電界であり、樹脂保護膜８の誘電率の平方根に反比例し、リング状領域の存在する面から離れるに従い急激に減衰する。そのため、活性領域５ａに接しないリング状領域７ｃ，７ｅ，７ｇの幅と、それに隣接するリング間領域７ｂ，７ｄ，７ｆの幅との和を、樹脂保護膜８の誘電率の平方根で除した値より離れた地点において、この電界の値をほとんど０とみなすことができる。
＜Ａ−３．製造工程＞
以下、ＳＢＤ１の製造工程を説明する。まず、ｎ＋型のＳｉＣ基板３を準備する。ＳｉＣ基板３は、電気的に低抵抗な基板の役割をする。基板材料は例えば（０００１）面を主面とする４Ｈ−ＳｉＣ単結晶などを用いることができ、その厚みは必要に応じて研削などにより薄くして任意に定める。次に、ＳｉＣ基板３の片面上に、エピタキシャル成長によりｎ型のドリフト層４を形成する。ドリフト層４の不純物濃度および厚みは任意で、半導体装置の耐圧定格に応じて適宜設計する。
以下、ＳＢＤ１の製造工程を説明する。まず、ｎ＋型のＳｉＣ基板３を準備する。ＳｉＣ基板３は、電気的に低抵抗な基板の役割をする。基板材料は例えば（０００１）面を主面とする４Ｈ−ＳｉＣ単結晶などを用いることができ、その厚みは必要に応じて研削などにより薄くして任意に定める。次に、ＳｉＣ基板３の片面上に、エピタキシャル成長によりｎ型のドリフト層４を形成する。ドリフト層４の不純物濃度および厚みは任意で、半導体装置の耐圧定格に応じて適宜設計する。
次に、ドリフト層４のＳｉＣ基板３と逆側の表面からマスクパターンを通してＡｌやＢなどの不純物イオンを選択的に注入し、複数のリング状領域７ａ，７ｃ，７ｅ，７ｇからなる耐圧終端領域７を形成する。リング状領域７ａ，７ｃ，７ｅ，７ｇの幅は、半導体素子２の外側にいくほど狭く、リング間領域７ｂ、７ｄ、７ｆの幅は、半導体素子２の外側にいくほど広くする。リング状領域７ａ，７ｃ，７ｅ，７ｇのピッチや不純物濃度は、半導体装置の耐圧定格に応じて適宜設計することができる。続いてリング状領域７ａ，７ｃ，７ｅ，７ｇの注入不純物を活性化させるためにアニール処理を行う。
次に、ＳｉＣ基板３のドリフト層４とは反対の面に、スパッタ法によりＮｉやＡｌなどの金属膜を成膜し、カソード電極６を形成する。そして、ＳｉＣ基板３とカソード電極６との間でオーミック接合を得るためのアニールを行う。本実施の形態では、カソード電極６としてＮｉ膜を用いる。
その後、ドリフト層４の表面に、スパッタ法によりＴｉ膜を成膜し、選択的なウェットエッチングによりその外周部を除去してパターニングすることにより、アノード電極５を形成する。このときアノード電極５の外周端と、終端耐圧領域７の最内周部のリング状領域７ａの一部が重なるように、アノード電極５を配置する。そして、アノード電極５とドリフト層４の間でショットキー接合を得るためのアニールを行う。アノード電極５のＴｉ膜上にはワイヤボンドのためのＡＬなどを積層しても良い。アノード電極５の材料としては、Ｔｉの他、Ｍｏ、Ｗ、Ａｌやその合金、あるいはこれらの金属および合金の多層膜を用いてもよい。
次に、アノード電極５上および終端耐圧領域７を含むドリフト層４の全面に、樹脂保護層を塗布して硬化させる。そして硬化した樹脂保護層を溶剤でリング状にパターニングし、その後にキュアすることにより、アノード電極５の上面を露出する開口部を有する樹脂保護膜８を形成する。樹脂保護膜８の材料には誘電率が３．５のポリイミドを用いる。樹脂保護膜８の厚みは、物理的に充分な保護効果を得るためには２μｍ以上が好適である。また、活性領域５ａに接しないリング状領域７ｃ，７ｅ，７ｇの幅と、それに隣接するリング間領域７ｂ，７ｄ，７ｆの幅との和の値の中で最大の値である５μｍを、樹脂保護膜の誘電率３．５の平方根で除すれば２．７μｍになる。よって、樹脂保護膜８の厚みは２．７μｍより大きい３μｍとする。
以上により作製した半導体素子２をリードフレームにダイボンドしワイヤボンドを行った後、封止樹脂９で封止してＳＢＤ１が得られる。封止樹脂９の材質としては、電子材料の封止材として一般的なシリコーン、エポキシ、フェノール、又は各種ゴム等を用いることができるが、ここではシリコーン樹脂で封止した。
＜Ａ−４．計算結果＞
図３に、ＳＢＤ１の耐圧終端領域７上のＳｉＣ表面電界と樹脂保護膜８表面電界の計算結果を示す。なお、リング状領域は３２本とする。ＳｉＣ表面電界は各リング間領域７ｂ，７ｄ，７ｆ近傍に発生する局所電界を反映して複数の電界ピークが略周期的に現れている。一方、樹脂保護膜８表面電界は、各リング間領域７ｂ，７ｄ，７ｆ近傍に発生する局所的な電界のピークが無視できるほど減衰している。これは、樹脂保護膜８の厚みを、活性領域５ａに接しないリング状領域の幅とそれに離接するリング間領域の幅との和の最大値を樹脂保護膜８の誘電率の平方根で除した値よりも厚くしたことによる。
図３に、ＳＢＤ１の耐圧終端領域７上のＳｉＣ表面電界と樹脂保護膜８表面電界の計算結果を示す。なお、リング状領域は３２本とする。ＳｉＣ表面電界は各リング間領域７ｂ，７ｄ，７ｆ近傍に発生する局所電界を反映して複数の電界ピークが略周期的に現れている。一方、樹脂保護膜８表面電界は、各リング間領域７ｂ，７ｄ，７ｆ近傍に発生する局所的な電界のピークが無視できるほど減衰している。これは、樹脂保護膜８の厚みを、活性領域５ａに接しないリング状領域の幅とそれに離接するリング間領域の幅との和の最大値を樹脂保護膜８の誘電率の平方根で除した値よりも厚くしたことによる。
次に、本発明の効果を確かめるために、樹脂保護膜８の厚みが２．４μｍである以外は実施の形態１のＳＢＤ１と同じ構造のＳＢＤを作成し、ＳＢＤ１との比較を行った。
まず、耐電圧特性を測定したところ、実施の形態１のＳＢＤ１も比較例のＳＢＤも共に１９５０Ｖの良好な耐圧を示した。
次に、ＳＢＤ１と比較例のＳＢＤに対し、周囲温度８５℃、相対湿度８５％の条件で逆方向に１８００Ｖの電圧を印加して耐久試験を行った。その結果、比較例のＳＢＤは、試験開始３５０時間後に、樹脂保護膜８の表面の封止樹脂９が絶縁破壊し故障した。一方、実施の形態１のＳＢＤ１は、試験時間１０００時間を超えても故障しなかった。この結果から、実施の形態１のＳＢＤ１では、樹脂保護膜８上に発生する電界が低減され、高温高湿環境下で封止樹脂９の絶縁破壊が防止され信頼性が確保されていることが分かる。
以上のように、実施の形態１に係るＳＢＤ１によれば、良好な耐電圧特性と高い信頼性が得られる。
＜Ａ−５．効果＞
本実施の形態の半導体素子２は、活性領域５ａ及び平面視で活性領域を囲む耐圧終端領域７が形成された第１導電型のドリフト層４と、耐圧終端領域７上に形成された樹脂保護膜８と、を備え、耐圧終端領域７には、ドリフト層４の表面に平面視で活性領域５ａを囲む第２導電型の半導体層からなる複数のリング状領域７ａ，７ｃ，７ｅ，７ｇが、隣り合うリング状領域７ａ，７ｃ，７ｅ，７ｇの間のドリフト層４であるリング間領域７ｂ，７ｄ，７ｆを介して同心状に設けられ、同心状の最内周のリング状領域７ａは活性領域５ａに接し、樹脂保護膜８の厚みは、活性領域５ａに接さないリング状領域７ｃ，７ｅ，７ｇの幅と当該リング状領域７ｃ，７ｅ，７ｇに接するリング間領域７ｂ，７ｄ，７ｆの幅との和の最大値を、樹脂保護膜８の誘電率の平方根で除した値よりも大きい。樹脂保護膜８表面電界は、各リング間領域７ｂ，７ｄ，７ｆ近傍に発生する局所的な電界のピークが無視できるほど減衰するので、半導体素子２を封止樹脂９で封止する場合に、封止樹脂９の絶縁破壊が抑制される。
本実施の形態の半導体素子２は、活性領域５ａ及び平面視で活性領域を囲む耐圧終端領域７が形成された第１導電型のドリフト層４と、耐圧終端領域７上に形成された樹脂保護膜８と、を備え、耐圧終端領域７には、ドリフト層４の表面に平面視で活性領域５ａを囲む第２導電型の半導体層からなる複数のリング状領域７ａ，７ｃ，７ｅ，７ｇが、隣り合うリング状領域７ａ，７ｃ，７ｅ，７ｇの間のドリフト層４であるリング間領域７ｂ，７ｄ，７ｆを介して同心状に設けられ、同心状の最内周のリング状領域７ａは活性領域５ａに接し、樹脂保護膜８の厚みは、活性領域５ａに接さないリング状領域７ｃ，７ｅ，７ｇの幅と当該リング状領域７ｃ，７ｅ，７ｇに接するリング間領域７ｂ，７ｄ，７ｆの幅との和の最大値を、樹脂保護膜８の誘電率の平方根で除した値よりも大きい。樹脂保護膜８表面電界は、各リング間領域７ｂ，７ｄ，７ｆ近傍に発生する局所的な電界のピークが無視できるほど減衰するので、半導体素子２を封止樹脂９で封止する場合に、封止樹脂９の絶縁破壊が抑制される。
また、リング状領域７ａ，７ｃ，７ｅ，７ｇの幅は、同心状の外側に向けて小さく、リング間領域７ｂ，７ｄ，７ｆの幅は、同心状の外側に向けて大きくすることにより、リング状領域７ａ，７ｃ，７ｅ，７ｇとそれに隣接するリング間領域７ｂ，７ｄ，７ｆとを合わせた領域中に含まれるｐ型不純物の平均濃度を、半導体素子２の外側に向けて徐々に減少させることができる。これにより、空乏層の厚みが半導体素子２の外側に向けて徐々に薄くなり、耐圧終端領域７の電界緩和効果を最大にすることができる。
樹脂保護膜８にはポリイミドを含む。ポリイミドは電気絶縁性の樹脂であるため、半導体素子２の表面の絶縁性を確保することが出来る。
また、本実施の形態の半導体素子２は、活性領域５ａとショットキー接合したアノード電極５をさらに備える。ＳＢＤに本発明を適用することにより、ＳＢＤの耐電圧特性が向上する。
また、樹脂保護膜８は絶縁膜を介して耐圧終端領域７上に形成されても良く、絶縁膜を設けることにより耐電圧性能が安定化する。
また、本実施の形態の半導体装置１は、上述の半導体素子２と、半導体素子２を封止する封止樹脂９とを備える。半導体素子２の構成によれば、樹脂保護膜８表面の電界を小さくすることが出来るので、封止樹脂９の絶縁破壊が抑制され、耐電圧特性が向上する。
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
実施の形態２の半導体装置はＭＯＳＦＥＴである。ＭＯＳＦＥＴの上面図は図１と同様である。図４は、ＭＯＳＦＥＴ２１の外周部近傍の部分断面図である。図４において、図２に示したものと同様の機能を有する要素には同一の参照符号を付し、ここではそれらの説明を省略する。なお、ＳＢＤ１におけるアノード電極５及びカソード電極６は、ＭＯＳＦＥＴ２１においてそれぞれソース電極１８及びドレイン電極１９となる。
＜Ｂ−１．構成＞
実施の形態２の半導体装置はＭＯＳＦＥＴである。ＭＯＳＦＥＴの上面図は図１と同様である。図４は、ＭＯＳＦＥＴ２１の外周部近傍の部分断面図である。図４において、図２に示したものと同様の機能を有する要素には同一の参照符号を付し、ここではそれらの説明を省略する。なお、ＳＢＤ１におけるアノード電極５及びカソード電極６は、ＭＯＳＦＥＴ２１においてそれぞれソース電極１８及びドレイン電極１９となる。
ソース電極１８の下部のドリフト層４は活性領域５ａとなる。活性領域５ａのドリフト層４表面には、第２導電型であるｐ型のベース領域１２が複数、間隔を空けて設けられる。また、ベース領域１２の表面には、第１導電型であるｎ＋型のソース領域１３が設けられる。ベース領域１２、ソース領域１３、及びドリフト層４に跨るように、これらの上にはゲート絶縁膜１５が設けられる。ゲート絶縁膜１５上には、ベース領域１２に挟まれたドリフト層４に対向してゲート電極１４が設けられる。ゲート電極１４とソース電極１８の間には、層間絶縁膜１７が設けられる。ゲート電極１４と、ゲート絶縁膜１５と、ゲート絶縁膜１５を介してゲート電極１４と対向するドリフト層４及びベース領域１２と、ゲート電極１４に対向するベース領域１２をドリフト層４と対になって挟むソース領域１３は、一つのＭＯＳＦＥＴセル１０を形成している。すなわち、活性領域５ａのドリフト層４には、ＭＯＳＦＥＴセル１０が所定の間隔で多数配置されている。各ＭＯＳＦＥＴセル１０のゲート電極１４は、ゲート配線（図示せず）を介してゲートパッド（図示せず）に接続される。ベース領域１２の内、ゲート電極１４に対向する領域はチャネル領域１６であり、ゲート電極１４の電圧に応じて主電流が流れる経路となる。
ＭＯＳＦＥＴセル１０の内、耐圧終端領域７に接するＭＯＳＦＥＴセル１０のベース領域１２は、耐圧終端領域７の最も内側のリング状領域７ａの最内周に接触し、これらは電気的に接続されている。耐圧終端領域７の表面には、端部がＭＯＳＦＥＴセル１０のベース領域１２に重なるようにして絶縁膜１１が設けられる。絶縁膜１１を設けることにより耐電圧性能が安定化する。
＜Ｂ−２．動作＞
図４を用いて、ＭＯＳＦＥＴ２１の動作を説明する。まず、ＭＯＳＦＥＴ２１のオン動作では、各ＭＯＳＦＥＴセル１０のゲート電極１４に所定の正電圧を印加する。これにより、チャネル領域１６にｎ型の反転層が形成される。ソース領域１３の電子は、反転層を通ってドリフト層４に注入され、さらにＳｉＣ基板３を通ってドレイン電極１９に流れる。これにより主電流がドレイン電極１９からソース電極１８に流れることになる。
図４を用いて、ＭＯＳＦＥＴ２１の動作を説明する。まず、ＭＯＳＦＥＴ２１のオン動作では、各ＭＯＳＦＥＴセル１０のゲート電極１４に所定の正電圧を印加する。これにより、チャネル領域１６にｎ型の反転層が形成される。ソース領域１３の電子は、反転層を通ってドリフト層４に注入され、さらにＳｉＣ基板３を通ってドレイン電極１９に流れる。これにより主電流がドレイン電極１９からソース電極１８に流れることになる。
次に、ＭＯＳＦＥＴ２１のオフ動作では、各ＭＯＳＦＥＴセル１０のゲート電極１４に所定の負電圧を印加する。これにより、チャネル領域１６のｎ型の反転層が消え、ソース領域１３からドリフト層４への電子の注入が停止する。従ってドレイン電極１９からソース電極１８へ電流は流れなくなる。さらにドリフト層４内部には、活性領域５ａと耐圧終端領域７を囲むように空乏層が形成される。この空乏層内部の電界がＳｉＣの絶縁破壊電界を超えない範囲で、ＭＯＳＦＥＴ２１は耐電圧を有する。耐圧終端領域７の働きは、実施の形態１のＳＢＤ１と同様である。
＜Ｂ−３．製造工程＞
実施の形態２のＭＯＳＦＥＴ２１の製造工程で、実施の形態１のＳＢＤ１の製造工程と異なる工程を以下に説明する。
実施の形態２のＭＯＳＦＥＴ２１の製造工程で、実施の形態１のＳＢＤ１の製造工程と異なる工程を以下に説明する。
耐圧終端領域７の形成の前または後にドリフト層４のＳｉＣ基板３と反対の表面からマスクパターンを通してＡｌやＢなどの不純物イオンを選択的に注入し、ｐ型のベース領域１２を形成する。ベース領域１２の不純物濃度は耐圧終端領域７の不純物濃度より高くし、ＭＯＳＦＥＴ２１の仕様に応じ適宜設計する。続いて、ｐ型のベース領域１２の表面にマスクパターンを通してＮなどの不純物イオンを選択的に注入して、ｎ＋型のソース領域１３を形成する。この後、ベース領域１２とソース電極１８のオーミック接合を得るためにその接合領域に高濃度のＡＬイオンを注入し、ベースコンタクト層を形成しても良い。
次に、ベース領域１２やソース領域１３において注入した不純物イオンを活性化するためにアニール工程を行う。さらに、耐圧終端領域７の表面に、端部がＭＯＳＦＥＴセル１０のベース領域１２に重なるようにして絶縁膜１１を設ける。絶縁膜１１としては熱ＣＶＤ法などによる酸化膜を用いることができる。その後、絶縁膜１１上にポリイミドからなる樹脂保護膜８を厚さ３μｍで形成する。
次に、ＭＯＳＦＥＴセル１０の領域内にゲート絶縁膜１５を設けた後、ゲート電極１４を形成しさらに層間絶縁膜１７を堆積する。その後、ＡＬなどでソース電極１８を形成し、さらに図示しないゲート配線やゲートパッドを形成して、半導体素子２２が作製される。
本実施の形態２に係る半導体装置のＭＯＳＦＥＴによれば、オフ動作時に、実施の形態１のＳＢＤの逆方向接続時と同様に、良好な耐電圧特性が得られるとともに、樹脂保護膜８上に発生する電界が低減され、封止樹脂９の絶縁破壊が防止され高い信頼性が得られる。
＜Ｂ−４．変形例＞
実施の形態１，２では、半導体素子２，２２の内側から外側に向かって、リング状領域７ａ，７ｃ，７ｅ，７ｇの幅を徐々に狭くし、リング間領域７ｂ，７ｄ，７ｆの幅を徐々に広くした。
実施の形態１，２では、半導体素子２，２２の内側から外側に向かって、リング状領域７ａ，７ｃ，７ｅ，７ｇの幅を徐々に狭くし、リング間領域７ｂ，７ｄ，７ｆの幅を徐々に広くした。
しかし、例えば図５に示すＳＢＤ３１のように、活性領域５ａに接しないリング状領域７ｃ，７ｅ，７ｇの幅とそれに隣接するリング間領域７ｂ，７ｄ，７ｆの幅の和を、耐圧終端領域７の全幅に亘り同一にしても良い。これにより、一つのリング状領域とそれに隣接するリング間領域を合わせた領域が、耐圧終端領域７の中で等間隔で配置される。樹脂保護膜８の膜厚の下限は、リング状領域の幅とこれに隣接するリング間領域の幅の和に従って定められるので、耐圧終端領域７の設計が容易になるとともに、樹脂保護膜８の膜厚を最小化することができる。これにより作成工程に使用する樹脂量を削減することができるとともに、樹脂保護膜８から発生する応力を低減し、半導体装置１の熱サイクル寿命やパワーサイクル寿命などの信頼性を向上することができる。
あるいは、一部の隣合うリング状領域７ａ，７ｃ，７ｅ，７ｇの幅を等しくしても良いし、一部の隣合うリング間領域７ｂ，７ｄ，７ｆの幅を等しくしても良い。
また、実施の形態では樹脂保護膜８の材料としてポリイミドを用いたが、これ以外にポリエチレンやポリプロピレンその他の電気絶縁性の高分子化合物を用いても良い。
また、実施の形態では第１導電型をｎ型、第２導電型をｐ型としたが、第１導電型をｐ型、第２導電型をｎ型としてもよい。
また、実施の形態では半導体装置として実施の形態１ではＳＢＤ、実施の形態２ではＭＯＳＦＥＴについて説明したが、ＩＧＢＴやＰＮダイオード等の他の電力用半導体装置にも本発明は適用可能である。
また、実施の形態ではＳｉＣを用いて形成した半導体装置について説明したが、本発明は窒化ガリウム（ＧａＮ）系材料やダイヤモンド等、他のワイドバンドギャップ半導体を用いた半導体装置に対しても同様の効果がある。
＜Ｂ−５．効果＞
変形例に係る半導体素子によれば、活性領域５ａに接しないリング状領域７ｃ，７ｅ，７ｇの幅と、同心状の内側又は外側のいずれかの方向で当該リング状領域７ｃ，７ｅ，７ｇに接するリング間領域７ｂ，７ｄ，７ｆの幅の和を、耐圧終端領域７の全域に亘り同一にすることにより、耐圧終端領域７の設計が容易になるとともに、樹脂保護膜８の膜厚を最小化することができる。これにより作成工程に使用する樹脂量を削減することができるとともに、樹脂保護膜８から発生する応力を低減し、半導体装置１の熱サイクル寿命やパワーサイクル寿命などの信頼性を向上することができる。
変形例に係る半導体素子によれば、活性領域５ａに接しないリング状領域７ｃ，７ｅ，７ｇの幅と、同心状の内側又は外側のいずれかの方向で当該リング状領域７ｃ，７ｅ，７ｇに接するリング間領域７ｂ，７ｄ，７ｆの幅の和を、耐圧終端領域７の全域に亘り同一にすることにより、耐圧終端領域７の設計が容易になるとともに、樹脂保護膜８の膜厚を最小化することができる。これにより作成工程に使用する樹脂量を削減することができるとともに、樹脂保護膜８から発生する応力を低減し、半導体装置１の熱サイクル寿命やパワーサイクル寿命などの信頼性を向上することができる。
また、実施の形態２の半導体装置によれば、活性領域５ａはＭＯＳＦＥＴセル１０を構成する。ＭＯＳＦＥＴに本発明を適用することにより、ＭＯＳＦＥＴの耐電圧特性を向上することが可能である。
また、実施の形態２の半導体装置において、樹脂保護膜８は、絶縁膜１１を介して耐圧終端領域７上に形成される。絶縁膜１１を設けることにより耐電圧性能が安定化する。絶縁膜１１はシリコン酸化物を含んでも良く、このような構成によって、耐電圧特性の向上を図ることが出来る。
また、変形例に係る半導体装置において、ドリフト層４はワイドバンドギャップ半導体層を含む。炭化珪素、窒化ガリウム系材料又はダイヤモンド等のワイドバンドギャップ半導体層によればドリフト層４を従来よりも薄く形成することが出来るが、そのような構成でも本発明を適用することにより、樹脂保護膜８表面の電界をほぼゼロにし、耐電圧特性の向上を図ることが出来る。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１，２１ 半導体装置、２，２２ 半導体素子、３ ＳｉＣ基板、４ ドリフト層、５ アノード電極、６ カソード電極、７ 耐圧終端領域、７ａ，７ｃ，７ｅ，７ｇ リング状領域、７ｂ，７ｄ，７ｆ リング間領域、８ 樹脂保護膜、９ 封止樹脂、１０ ＭＯＳＦＥＴセル、１１ 絶縁膜、１２ ベース領域、１３ ソース領域、１４ ゲート電極、１５ ゲート絶縁膜、１６ チャネル領域、１７ 層間絶縁膜、１８ ソース電極、１９ ドレイン電極。
Claims (11)
- 活性領域及び平面視で前記活性領域を囲む耐圧終端領域が形成された第１導電型のドリフト層と、
前記耐圧終端領域上に形成された樹脂保護膜と、
を備え、
前記耐圧終端領域には、前記ドリフト層の表面に平面視で前記活性領域を囲む第２導電型の半導体層からなる複数のリング状領域が、隣り合う前記リング状領域の間の前記ドリフト層であるリング間領域を介して設けられ、
最内周の前記リング状領域は前記活性領域に接し、
前記樹脂保護膜の厚みは、前記活性領域に接さない前記リング状領域の幅と当該リング状領域に接する前記リング間領域の幅との和の最大値を、前記樹脂保護膜の誘電率の平方根で除した値よりも大きい、
半導体素子。 - 前記リング状領域の幅は、外側に向けて小さく、
前記リング間領域の幅は、外側に向けて大きい、
請求項１に記載の半導体素子。 - 前記樹脂保護膜はポリイミドを含む、
請求項１又は２に記載の半導体素子。 - 前記活性領域に接しない前記リング状領域の幅と、内側又は外側のいずれかの方向で当該リング状領域に接する前記リング間領域の幅の和は、前記耐圧終端領域の全域に亘り同一である、
請求項１〜３のいずれかに記載の半導体素子。 - 前記活性領域とショットキー接合した電極をさらに備える、
請求項１〜４のいずれかに記載の半導体素子。 - 前記活性領域はＭＯＳＦＥＴセルを構成する、
請求項１〜５のいずれかに記載の半導体素子。 - 前記樹脂保護膜は、絶縁膜を介して前記耐圧終端領域上に形成される、
請求項５又は６に記載の半導体素子。 - 前記絶縁膜はシリコン酸化物を含む、
請求項７に記載の半導体素子。 - 前記ドリフト層はワイドバンドギャップ半導体層を含む、
請求項１〜８のいずれかに記載の半導体素子。 - 前記ワイドバンドギャップ半導体層は、炭化珪素、窒化ガリウム系材料又はダイヤモンドである、
請求項９に記載の半導体素子。 - 請求項１〜１０のいずれかに記載の半導体素子と、
前記半導体素子を封止する封止樹脂とを備える、
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012262817A JP5943819B2 (ja) | 2012-11-30 | 2012-11-30 | 半導体素子、半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012262817A JP5943819B2 (ja) | 2012-11-30 | 2012-11-30 | 半導体素子、半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014110277A JP2014110277A (ja) | 2014-06-12 |
| JP2014110277A5 JP2014110277A5 (ja) | 2014-11-20 |
| JP5943819B2 true JP5943819B2 (ja) | 2016-07-05 |
Family
ID=51030755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012262817A Active JP5943819B2 (ja) | 2012-11-30 | 2012-11-30 | 半導体素子、半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5943819B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6457663B2 (ja) * | 2016-01-05 | 2019-01-23 | 株式会社日立製作所 | 半導体装置 |
| JP6647151B2 (ja) * | 2016-06-15 | 2020-02-14 | 株式会社 日立パワーデバイス | 半導体装置およびその製造方法並びに半導体モジュールおよび電力変換装置 |
| JP6611943B2 (ja) * | 2016-07-20 | 2019-11-27 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US11387156B2 (en) * | 2018-07-11 | 2022-07-12 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device including a resin covering a silicon carbide semiconductor chip |
| US20220139794A1 (en) * | 2019-04-09 | 2022-05-05 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor module |
| CN115312586B (zh) * | 2022-09-01 | 2023-10-17 | 江苏长晶科技股份有限公司 | 一种碳化硅功率器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999023703A1 (de) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | Hochspannungsfeste randstruktur für halbleiterbauelemente |
| CN102217070B (zh) * | 2009-09-03 | 2013-09-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP2012156153A (ja) * | 2011-01-21 | 2012-08-16 | Kansai Electric Power Co Inc:The | 半導体装置 |
| JP2012191038A (ja) * | 2011-03-11 | 2012-10-04 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
2012
- 2012-11-30 JP JP2012262817A patent/JP5943819B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014110277A (ja) | 2014-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847621B2 (en) | Semiconductor device with a well region | |
| US10784256B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US10276470B2 (en) | Semiconductor device having an electric field relaxation structure | |
| US9184307B2 (en) | Silicon carbide semiconductor device | |
| JP5943819B2 (ja) | 半導体素子、半導体装置 | |
| JP2013239607A (ja) | 半導体装置 | |
| US11876131B2 (en) | Semiconductor device | |
| US9455326B2 (en) | Wide bandgap semiconductor device | |
| JP2008251772A (ja) | 半導体装置 | |
| JP2010267655A (ja) | 半導体装置 | |
| JP6561759B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2013179728A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2014236153A (ja) | 半導体装置及びその製造方法 | |
| JP2013098316A (ja) | 炭化珪素半導体装置 | |
| US11527660B2 (en) | Semiconductor device with a lifetime killer region in the substrate | |
| JP2017059720A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| JP6384944B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5735611B2 (ja) | ＳｉＣ半導体装置 | |
| JP2017152732A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2012146832A (ja) | 半導体装置 | |
| JP2012227419A (ja) | ワイドギャップ半導体装置 | |
| JP2016058660A (ja) | 半導体装置 | |
| JP2004273647A (ja) | 半導体素子及びその製造方法 | |
| JP5656889B2 (ja) | 半導体装置及びこれを備えた半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141003 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160524 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5943819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |