JP2008251772A - 半導体装置 - Google Patents

Abstract

【課題】安定した耐圧を実現するショットキー電極の終端構造を提供する。
【解決手段】第1導電型の半導体基板１と、半導体基板１上に形成され、活性領域とそれを取り囲む素子終端領域を有する第1導電型の半導体層２と、半導体層２の活性領域の表面に形成され、半導体層２とはショットキー障壁を形成する第1の電極７と、半導体基板の裏面に形成された第２の電極１０と、半導体層の表面で、活性領域端部から素子終端領域にかけて形成された第２導電型の第1半導体領域３と、半導体層の表面で、第１半導体領域の内部表面で、第１の電極７の端部下に形成された第２導電型の第２半導体領域４と、第２半導体領域４上において、第1の電極７と電気的に接続され、且つ活性領域２と離間して形成され、第１の電極とは異なる材料で形成された第３の電極１１とを有する。
【選択図】 図１

Description

本発明は、ショットキー障壁を形成する電極を有する半導体装置に係わる。

従来、電力制御用装置、スイッチング電源、インバータ等に、電力用ダイオードあるいはスイッチング素子が使用されている。この種の半導体装置では、より低損失化を図るために、オン抵抗と耐圧というの相反する特性の改良が必要とされている。また、信頼性向上のためには、スイッチング動作時のサージ電流への耐性向上も必要とされている。

例えば、特許文献１においては、ＳｉＣショットキーダイオードのアノード電極端における逆方向電界集中を避けるために、アノード電極終端部に高不純物濃度のガードリングを設ける構造が開示されている。また、特許文献２においては、ＳｉＣショットキーダイオードにおけるアノード電極終端部のガードリング層の濃度をあまり高くない中濃度に設定し、ガードリング層のアノード電極端部に相当する部分のみを高濃度化することによりサージ電流に対する耐性を向上させている。
特開２００３−１５８２５９号公報 特開２００５−１３５９７２号公報

しかしながら特許文献２の技術では、ショットキーダイオードのアノード電極は、第１導電型低濃度層とはショットキー障壁を有している一方で、ガードリング内第２導電型の第1の半導体領域（中濃度層）およびガードリング内第２導電型の第２の半導体領域（高濃度層）とは比較的高抵抗の接合を有している。

一般的に逆方向電圧が印加された場合、上記ガードリング内第1の半導体領域は同電位になることが望ましいとされているものの、アノード電極とガードリング内の第1の半導体領域および第２の半導体領域との間の抵抗が高いために、これらの領域では同電位になりにくい。このため、素子表面において活性領域外周を取り囲むガードリング内の第1の半導体領域の偏った領域に電界が集中し、活性領域でなく終端部分において耐圧が抑制されてしまう。このように、第1の半導体領域にかかる電圧を半導体外周で均一にすることが必須であることが明らかになった。

また、現実問題として、まったく設計通りの構造を作製することができれば理論的には均一な特性がえられるが、実際のプロセスでは微小であっても合わせずれなどによる素子構造の不均一さが生じる。

また、大面積の素子の特性評価においては、電荷バランスの不均一さにより理論値に比べて耐圧が著しく低下するという問題点があることが分かってきている。
さらに、ＳｉＣショットキーバリアダイオードにおいて、上記第１の半導体領域と第２の半導体領域はイオン注入で形成されることが多いが、第２の半導体領域の濃度をアノード電極間の抵抗を下げるために高くした場合、イオン注入層にダメージが入ることが分かっており、逆方向電圧が印加された場合にこのダメージが逆方向電流を増加させる要因となり耐圧が著しく低下するという問題がある。この問題を回避するために第２の半導体領域はあまり高い濃度に設定しないという方策をとると、アノード電極との界面抵抗を下げることができず、逆方向電圧印加時に第１の半導体領域内の電荷を素子全体で均一にし難くなるというトレードオフが生じる。

また上記ダメージを低減するためにイオン注入温度を高温にするという手段もあるが、素子作製のスループットを考慮するとなるべく室温で注入層を形成したいというニーズがある。

そこで第２の半導体領域をあまり高濃度化せずにアノード電極との界面抵抗をさらに低抵抗化し、第１の半導体領域にかかる電圧を均一にし、安定した耐圧を提供できる半導体デバイスの実現が求められている。

本発明はこのような問題に鑑みてなされたものであり、安定した耐圧を実現することができる構成を有する半導体装置を提供することを目的とする。

上記課題を解決するために本発明の半導体装置の第１は、第1導電型の半導体基板と、前記半導体基板上に形成され、活性領域とそれを取り囲む素子終端領域を有する第1導電型の半導体層と、前記半導体層の前記活性領域の表面に形成され、前記半導体層とはショットキー障壁を形成する第1の電極と、前記半導体基板の裏面に形成された第２の電極と、前記半導体層の表面で、前記活性領域端部から前記素子終端領域にかけて形成された第２導電型の第1半導体領域と、前記第２導電型の第１半導体領域の内部表面で、前記第１の電極の端部下に形成された第２導電型の第２半導体領域と、前記第２の半導体領域上において、前記第1の電極と電気的に接続され、かつ前記活性領域と離間して形成され、前記第１の電極とは異なる材料で形成された第３の電極とを有することを特徴とする。

本発明の半導体装置の第２は、第1導電型の半導体基板と、前記半導体基板上に形成され、活性領域とそれを取り囲む素子終端領域を有する第1導電型の半導体層と、前記半導体層の上に形成され、前記活性領域を露出するように形成されたコンタクトホールを有する絶縁膜と、前記半導体層の表面で、前記活性領域端部から前記素子終端領域にかけて形成された第２導電型の第1半導体領域と、前記第１半導体領域の内部表面で、前記第１半導体領域内に収まるように形成された第２導電型の第２半導体領域と、前記第１の半導体領域の表面内に収まるように、前記コンタクトホールの周縁部における前記第２の半導体領域上に形成されたオーミックコンタクト電極と、前記コンタクトホールを埋め込むように、前記半導体層の前記活性領域上と前記オーミックコンタクト電極上に形成され、前記オーミックコンタクト電極とは異なる材料で形成されるとともに前記活性領域とはショットキー障壁を形成するショットキーコンタクト電極と、前記半導体基板の裏面に形成された裏面電極とを有することを特徴とする。

本発明によれば、逆方向電圧印加時に終端構造に印加される電圧を終端構造全体でほぼ一定にすることができ、電界集中が起こりにくく安定した高い耐圧を得ることが可能になり、さらにサージ耐量にも優れるようになる。

本発明においては、第２の電極に対し第１の電極に逆方向電圧を印加した場合、第１の電極は第２導電型の第２半導体領域と低抵抗接合をなしていることと、第２半導体領域の不純物濃度が１×１０¹⁸〜１×１０²⁰／ｃｍ³であることから、第２半導体領域の電位は、第１の電極の電位と等しくなり、第２半導体領域に接する第２導電型の第1半導体領域の電位も同電位になる。従って第1半導体領域の電位は素子周辺部全てに渡ってほぼ等しくなり、ある特定の点で電界集中するという問題を回避することができ、従って安定して高い耐圧を得ることができる。

また、本発明においては、第２半導体領域と低抵抗接合をなす、前記第1の電極とは別の伝導性材料の領域（第３の電極）を具備することと、終端構造として第1半導体領域を有し、第２半導体領域は第1半導体領域の内部に配置されていることを特徴とする。

第１導電型の半導体層の表面に、第２導電型の第1半導体領域を具備しない構造の場合、第２導電型の第２半導体領域と接合をなす低抵抗領域（第３の電極）の位置の合わせずれなどにより、第３の電極が第1導電型の半導体層と接してしまい、第1導電型の半導体層と第1の電極との間のショットキー接合状態が一部変化してしまう問題が生じる。

然しながら、本発明の構造によれば、万が一第３の電極が第２導電型の第２半導体領域よりも活性領域内側に張り出してしまった場合でも、第２導電型の第1半導体領域と接するに留まるためショットキー界面に影響を与えることがなく、順方向特性には全く影響することなく逆方向特性の向上が可能になる。

また、耐圧構造として具備しているフィールドプレート端の真下は電界集中が起こりやすく、第２導電型の第1半導体領域を具備することによりフィールドプレート端で起こる電界集中を緩和することができる。

以下、本発明の詳細を実施形態を通じて説明する。なお、以下の実施形態では第１導電型をｎ型、第２導電型をｐ型としているが、逆にすることも可能である。またこの構造は仕様に応じて適宜変更可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

（第１の実施形態）
図１は本発明の第１の実施形態に係わる半導体装置の基本構造を示した断面図である。ここではショットキー接合をなす半導体装置の一例として、縦型のショットキーバリアダイオード（ＳＢＤ）について説明する。なお、半導体基板及び半導体層はＳｉＣからなっている。

図１に示すように、低抵抗のｎ型半導体基板１上にｎ^-型半導体層２が形成されている。ｎ^-型半導体層２の表面には、終端構造としてのｐ^-型不純物を含むリサーフ層３およびコンタクトホール端にｐ⁺型不純物濃度を含むエッジターミネーション層４を形成している。またｎ^-型半導体層２の表面にはp^-型リサーフ層３を囲むようにp^-型ガードリング層５が形成されており、耐圧構造として機能する。この場合、ガードリング層は複数層ある方が効果を高くすることができる。

リサーフ層３とガードリング層５は同程度の不純物濃度で、その濃度は例えば１×１０¹⁷〜１×１０¹⁸／ｃｍ³である。また素子終端部には半導体の電位を固定するｎ⁺型チャネルストッパ６を配しており、この濃度は例えば１×１０¹⁸〜２×１０²⁰／ｃｍ³である。

ｎ^-型不純物層２の一部表面とリサーフ層３の一部表面に接するようにアノード電極（第１の電極，ショットキーコンタクト電極）７が設けられている。ここでｎ^-型不純物層２の前記一部表面は活性領域に相当し、この活性領域においてアノード電極７とｎ^-型不純物層２とがショットキー接合を形成している。電極材料はｎ型ＳｉＣとショットキー接合する材料、たとえばＴｉ、Ｎｉ、Ａｕ、Ｍｏであればよく、ここではＮｉを使用する。

アノード電極７上にはこれと電気的に接続されたメタルフィールドプレート８が形成されている。メタルフィールドプレート８は活性領域以外の半導体層２上に絶縁膜９を介して形成される。メタルフィールドプレートの材料としては、最表面はワイヤボンディングしやすいような材料が好ましく、例えばＡｌやＡｕなどがあるが、ここではＡｌを使用する。

またショットキー電極７とメタルフィールドプレート８との界面の密着度があまり良くない場合には、密着度をあげるような材料をショットキー電極７とメタルフィールドプレート８間の中間層としてはさむと良く、ここではＴｉを使用する。また絶縁膜の材料としては、例えばＳｉＯ₂およびＳｉＮが使用されることが多いが、ここではＳｉＯ₂を使用する。

フィールドプレートの端部は逆方向電界が印加された際に電界が集中しやすいので、フィールドプレート端部下にはp^-リサーフ層３またはp^-型ガードリング層５が配置されるとより高耐圧に適す。裏面にはカソード電極（第２の電極、裏面電極）１０が設けられており、この材料は例えばＮｉが使用される。またＮｉの表面にコンタクト抵抗の低い金属層を形成すると更によい。

またp⁺型エッジターミネーション層４とアノード電極７との間には、エッジターミネーション層４とオーミック接合ができるような第３の電極（オーミックコンタクト電極）１１が配置されており、例えばＴｉ／Ａｌにより形成される。このＴｉ／Ａｌ電極１１は９００℃以上で熱処理し、第３の電極とエッジターミネーション層４との間で５×１０^-4Ωｃｍ²以下の抵抗値であることを要件とする。

この第３の電極の他の候補としては、Ｔｉ、Ａｌ、Ａｌ／Ｔｉ／Ａｌなどがあり、全て９００℃以上での熱処理を必要とする。またポリシリコンやＳｉを含むコンポジット膜などの導電性材料を使用することも可能である。この第３の電極はエッジターミネーション層４上に、ショットキー接合部に隣接して配置されるが、ショットキー電極７側の中央方向に数μｍ張り出してもよい。この張り出した部分は、p^-型リサーフ層３との間において半導体装置の特性上の問題はない。

次に、上記半導体装置の動作について説明する。アノード電極に逆方向電圧が印加された場合、前記第３の電極はアノード電極７と同電位になり、第３の電極とオーミック接合をなすエッジターミネーション層４も同電位になるためエッジターミネーション層４に接するリサーフ層３の電位もほぼ同電位になる。従ってリサーフ層３の電位はその全てに渡ってほぼ等しくなる。

電位は、活性領域からはカソード電極１０側へ、リサーフ層３からはカソード電極１０側および素子周辺部へ広がるため、リサーフ層３にも常に高い電界がかかることになる。然しながら、リサーフ層３全体で同電位が保てていれば、電界が一点に集中してそこからの漏れ電流およびアバランシェ電流により素子終端部で耐圧が抑制されてしまう問題を回避することができる。従って、ドリフト層が持つ耐圧値まで素子に逆方向電圧を印加することができる。

また、逆方向電圧が印加されている状態から順方向電圧を印加した場合、素子にはサージ電流が流れることになる。上記エッジターミネーション層４とアノード電極７との間が高抵抗であると、p型層からｎ型層へホールの注入が行われにくく、したがって素子のサージ耐性が脆弱になってしまうという問題があった。然しながら、本発明によれば上記エッジターミネーション層４とアノード電極７との間の低抵抗化が図れるため、エッジターミネーション層へのホールの注入が容易に起こり、素子へのサージ電流を低く抑えることができる。

次に、図１に示した半導体装置の製造方法について説明する。図１の半導体装置は、中心線Ｃ−Ｃ´線に対し線対称なので、以下の図面では右半分だけ図示することにする。まず、図２に示すようにｎ⁺型半導体基板１上にｎ型半導体層２を成膜する。ｎ型半導体層の濃度は３×１０¹⁵〜３×１０¹⁶／ｃｍ³であり、ここでは１×１０¹⁶／ｃｍ³とする。またｎ型半導体層の厚みは数μｍ〜数十μｍであり、ここでは８μｍとする。

その後、図３に示す半導体表面にｎ⁺型チャネルストッパ層６とp^-型リサーフ３およびガードリング５を形成する。マスクパターンを形成することにより選択的に不純物注入層を形成する。ｎ型のイオン種にはＮ(窒素)およびＰ(リン)を用いる。そのドーピング濃度はドリフト層濃度によって決定されるが、完全にｎ⁺ になればよく、例えば約１×１０^１4〜１×１０¹⁶／ｃｍ²であり、ここでは２×１０¹⁵／ｃｍ²とする。

p型リサーフ３およびガードリング５はエピタキシャル濃度と設計耐圧により決定され、例えば約１×１０¹²〜５×１０^１3／ｃｍ²であり、ここでは２×１０^１3／ｃｍ²とする。p型イオン種としてはＳｉＣに対してはアルミ（Ａｌ）、ボロン（Ｂ）などが使用されるが、微細パターンに適すＡｌをここでは使用する。イオン加速エネルギーとしては、例えば３６０〜１０ｋｅＶとする。

その後、p⁺型エッジターミネーション層４を形成する。イオン種は前述同様Ａｌを例にとる。ｐ型エッジターミネーション層４がp^-リサーフ層３内部に包含されるよう、イオン注入エネルギーの最高値としては、上記リサーフ３及びガードリング５の最高エネルギーよりも低くする必要があり、ここでは１８０〜１０ｋｅＶを例にとる。p⁺型エッジターミネーション層４の不純物濃度は１×１０¹⁸〜１×１０²⁰／ｃｍ³とする。これらのウエルを活性化させるために、イオン注入後１５００〜１７５０℃の高温で活性化アニールを行う。

その後図４に示すように、フィールドプレート酸化膜９を酸化および蒸着により形成する。次に裏面にカソード電極１０を形成する。このときの電極材料はオーミック接合しやすい材料が適しており、ここでは例えばＮｉとする。その後表面のフィールドプレート酸化膜９を選択的にエッチングすることにより、ｐ型エッジターミネーション層４のショットキー接合側の一部の上にコンタクトホールを開口、オーミック接合可能なコンタクト電極１１を選択的に蒸着する。電極材料はここではＴｉ／Ａｌとする。

その後のプロセスの都合上、最表面のメタルは、フィールドプレート酸化膜９の開口部エッチングの際一緒にエッチングされないように、後述の熱処理後にフッ酸系に不溶な材料であることが望ましい。その後、約１０００℃の熱処理によりｎ型半導体基板１とカソード電極１０との間、およびp型エッジターミネーション層４と第３の電極１１との間のコンタクトを低抵抗とする。半導体材料と低抵抗コンタクト材料の組み合わせにより、低抵抗にする必要性に応じて熱処理の有無、温度を規定する。

その後図５に示すようにショットキー接合部を開口し、ショットキーメタル７を形成する。ショットキーメタルは、前述のようにｎ型ＳｉＣ層とショットキー接合する金属であればよく、ここでは例えばＮｉとする。また、ショットキーメタル７上に半田付けしやすいようにパッドメタル８を積層すると良く、ここではＡｌを積層する。ショットキーメタル７とパッドメタル８の密着性があまり良くない場合には、ショットキーメタル７とパッドメタル８の間に密着性の良い材料を挟めばよく、例えばＴｉを挿入する。

またパッドメタル８はショットキー界面よりも外側でパターニングし、メタルフィールドプレートとするとさらに高耐圧に適す。裏面電極５の表面にはコンタクト抵抗を下げるため、例えばＴｉ／Ｎｉ／Ａｕ積層構造などを用いると良い。最後に耐圧構造の一環として表面にパッシベーションを施し素子は完成する。

第１の実施形態では、基板としてｎ型半導体を使用する場合について述べたが、導電型を逆にしてｐ型半導体としてもよい。この際、ｐ型不純物としてはＡｌ（アルミニウム）、Ｂ（ボロン）が使用できる。ｎ型イオン注入層の不純物にはＮ（窒素）またはＰ（燐）を使用すればよい。またｎ⁺ 型エッジターミネーション層４とのオーミック接合の金属は、例えばＮｉを熱処理したものを採用すると良い。ショットキー電極としては、例えばＰｔ，Ｍｏが使用できる。半導体基板裏面のオーミック電極には、Ｔｉ，Ａｌ，Ｔｉ／Ａｌが使用できる。半導体層２はｎ型の方がオーミック抵抗は低くなる。

以上、第１の実施形態によれば、逆方向電圧印加時に終端構造に印加される電圧を素子全体でほぼ一定にすることができ、電界集中が起こりにくく安定した高い耐圧を得ることが可能になる。素子を大面積化した場合に本実施形態による構造は特に顕著な効果を表す。また、エッジターミネーション層４の濃度を比較的低くできることから、高濃度イオン注入層の問題点である注入層内のダメージを低減する事ができ、耐圧抑制要因を低減し安定した高耐圧化が図れる。さらに、エッジターミネーション層４を低濃度化できるため、イオン注入で形成する際に高温にしなくてもダメージの問題が低減され、素子作製のスループットが向上する。

（第２の実施形態）
第１の実施形態ではショットキーバリアダイオードを例示したが、本発明は半導体層とショットキー界面を作るデバイスであれば適用することができ、例えば図６に示すような、ショットキー界面に選択的にp型層１２が埋め込まれているＪＢＳ（Junction Barrier controlled Schottky）の構造であっても、安定した耐圧性能を有しスイッチング時におけるサージ耐性のあるＪＢＳを実現することができる。本実施形態においても、半導体基板及び半導体層はＳｉＣからなっている。

さらに、図７に示すような半導体内に違う導電型の領域が選択的に埋め込まれている領域１３を持つショットキーバリアダイオードであっても上述の本発明の効果は十分に得られる。導電型が反対であっても同様の効果が得られることは言うまでもない。

（第３の実施形態）
本発明は図８に示すようなＪ−ＦＥＴ（Junction FET）にも適用できる。本実施形態においても、半導体基板及び半導体層はＳｉＣからなっている。
図８において、参照番号１４はソース電極、１５はゲート領域、１６はソース領域、１７はゲート電極、１８はドレイン電極である。細部は図示できないが、ソース電極１４とゲート電極１７は絶縁されている。

この場合、ソース電極１４と半導体層２は通常オーミック接合となるように作製される場合が多いが、導電型の異なるエッジターミネーション層４とソース電極１４が、必ずしも低抵抗コンタクトになるとは限らない。このような場合に、エッジターミネーション層４とコンタクト抵抗が低くなるような材料でコンタクト層１１を形成することにより、安定した耐圧性能を有し、特にスイッチング時におけるサージ耐性のあるＪ−ＦＥＴを実現できる。

これまでの実施形態では、半導体材料としてＳｉＣを使用してきたが、特に高耐圧化を狙うワイドバンドギャップ半導体材料であるＧａＮおよびダイヤモンドであっても、アノード電極と耐圧構造のエッジターミネーション層とのコンタクト抵抗をさらに低くする材料として利用することができる。この場合、エッジターミネーション材料と低抵抗コンタクト材料の組み合わせにより低抵抗コンタクトの熱処理は必ずしも必要でないことは言うまでもない。

本発明の第１の実施形態に係るＳＢＤ（ショットキーバリアダイオード）の断面図。 第１の実施形態の製造工程を説明する為のショットキーバリアダイオードの断面図。 第１の実施形態の製造工程を説明する為のショットキーバリアダイオードの断面図。 第１の実施形態の製造工程を説明する為のショットキーバリアダイオードの断面図。 第１の実施形態の製造工程を説明する為のショットキーバリアダイオードの断面図。 本発明の第２の実施形態に係るＪＢＳ（ジャンクションバリアコントロールドショットキー）の断面図。 第２の実施形態の変形例に係るＳＢＤの断面図。 本発明の第３の実施形態に係るＪ―ＦＥＴ（ジャンクションＦＥＴ）の断面図。

符号の説明

１…ｎ型半導体基板
２…ｎ型半導体層
３…ｐ型リサーフ層
４…エッジターミネーション層
５…ガードリング
６…ｎ^＋型チャネルストッパ
７…アノード電極
８…メタルフィールドプレート
９…絶縁膜
１０…カソード電極
１１…低抵抗コンタクト
１２…ｐ型ＪＢＳ層
１３…ｐ型埋め込み層
１４…ソース電極
１５…ゲート領域
１６…チャネル領域
１７…ゲート電極
１８…ドレイン電極

Claims (8)

1. 第1導電型の半導体基板と、
   前記半導体基板上に形成され、活性領域とそれを取り囲む素子終端領域を有する第1導電型の半導体層と、
   前記半導体層の前記活性領域の表面に形成され、前記半導体層とはショットキー障壁を形成する第1の電極と、
   前記半導体基板の裏面に形成された第２の電極と、
   前記半導体層の表面で、前記活性領域端部から前記素子終端領域にかけて形成された第２導電型の第1半導体領域と、
   前記第２導電型の第１半導体領域の内部表面で、前記第１の電極の端部下に形成された第２導電型の第２半導体領域と、
   前記第２の半導体領域上において、前記第1の電極と電気的に接続され、かつ前記活性領域と離間して形成され、前記第１の電極とは異なる材料で形成された第３の電極と、
   を有することを特徴とする半導体装置。
2. 前記第２半導体領域と前記第３の電極の接続はオーミック接合であることを特徴とする請求項1に記載の半導体装置。
3. 第1導電型の半導体基板と、
   前記半導体基板上に形成され、活性領域とそれを取り囲む素子終端領域を有する第1導電型の半導体層と、
   前記半導体層の上に形成され、前記活性領域を露出するように形成されたコンタクトホールを有する絶縁膜と、
   前記半導体層の表面で、前記活性領域端部から前記素子終端領域にかけて形成された第２導電型の第1半導体領域と、
   前記第１半導体領域の内部表面で、前記第１半導体領域内に収まるように形成された第２導電型の第２半導体領域と、
   前記第１の半導体領域の表面内に収まるように、前記コンタクトホールの周縁部における前記第２の半導体領域上に形成されたオーミックコンタクト電極と、
   前記コンタクトホールを埋め込むように、前記半導体層の前記活性領域上と前記オーミックコンタクト電極上に形成され、前記オーミックコンタクト電極とは異なる材料で形成されるとともに前記活性領域とはショットキー障壁を形成するショットキーコンタクト電極と、
   前記半導体基板の裏面に形成された裏面電極と、
   を有することを特徴とする半導体装置。
4. 前記第２半導体領域と前記第３の電極若しくはオーミック電極との界面抵抗が５×１０^-4Ωｃｍ²以下であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
5. 前記第1半導体領域における不純物濃度が１×１０¹⁷〜１×１０¹⁸／ｃｍ³であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
6. 前記半導体層の表面で、前記第２導電型の第1半導体領域の周囲を離間して囲むように形成され、不純物濃度が１×１０¹⁷〜１×１０¹⁸／ｃｍ³である第２導電型の第３半導体領域をさらに具備することを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
7. 前記第２半導体領域における不純物濃度が１×１０¹⁸〜１×１０²⁰／ｃｍ³であることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
8. 前記半導体基板及び半導体層はＳｉＣを含むことを特徴とする請求項１乃至７のいずれかに記載の半導体装置。

Images