JP2015220437A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2015220437A
JP2015220437A JP2014105489A JP2014105489A JP2015220437A JP 2015220437 A JP2015220437 A JP 2015220437A JP 2014105489 A JP2014105489 A JP 2014105489A JP 2014105489 A JP2014105489 A JP 2014105489A JP 2015220437 A JP2015220437 A JP 2015220437A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
electric field
semiconductor device
field relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014105489A
Other languages
English (en)
Inventor
和田 圭司
Keiji Wada
圭司 和田
透 日吉
Toru Hiyoshi
透 日吉
光彦 酒井
Mitsuhiko Sakai
光彦 酒井
光亮 内田
Mitsuaki Uchida
光亮 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014105489A priority Critical patent/JP2015220437A/ja
Priority to DE102015207214.2A priority patent/DE102015207214A1/de
Priority to US14/692,458 priority patent/US9224816B2/en
Priority to US14/946,465 priority patent/US9397155B2/en
Publication of JP2015220437A publication Critical patent/JP2015220437A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】電界緩和領域およびその近傍の電極によって耐圧を高めることを可能にする炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置1は、炭化珪素層10と、炭化珪素層10に形成された半導体素子部7を含む素子領域IRと、JTE領域2(第1の電界緩和領域)と、第1の主面10a上に配置され、かつJTE領域2を覆う絶縁膜15b,70と、JTE領域2に電気的に接続されたパッド電極65とを備える。パッド電極65は、素子領域IRからJTE領域2へと向かう周縁方向(X)に、素子領域IR側のJTE領域2の端部から延在する延在部65aを含む。延在部65aは、絶縁膜15b,70を介在して、少なくともJTE領域2の一部に被さる。【選択図】図1

Description

本発明は、炭化珪素半導体装置に関し、特に電界集中を緩和するための炭化珪素半導体装置の構造に関する。
従来、半導体装置を構成する材料として珪素が広く使用されてきた。近年、半導体装置を構成する材料として、炭化珪素の採用が進められつつある。
炭化珪素は、珪素のバンドギャップよりも大きいバンドギャップを有するワイドバンドギャップ半導体である。半導体装置を構成する材料に炭化珪素を採用することによって、半導体装置の高耐圧化および低損失化を図ることができるとともに、高温環境下で半導体装置を使用できる。
半導体装置の高耐圧化を達成するために、半導体装置の材料に加えて、半導体装置の構造について検討が進められている。一例として、炭化珪素半導体装置において、素子領域の外周を囲む外周構造(終端構造とも呼ばれる)が検討されている。炭化珪素半導体装置に高電圧が印加されたときに、外周構造は電界集中を緩和する機能を果たす。電界集中を緩和することによって、炭化珪素半導体装置の耐圧を高くすることができる。
これまでに、炭化珪素半導体装置の有する外周構造に関するさまざまな提案が、文献によって説明されている。たとえば特許文献1は、リサーフ(RESURF;Reduced Surface Field)層と、2つのガードリング層とを備えた高耐圧半導体装置を開示する。2つのガードリング層のうちの一方は、リサーフ層の内部に形成されて、高い不純物濃度を有する。他方のガードリング層は、リサーフ層よりも外側に配置されて、リサーフ層の不純物濃度と同程度の不純物濃度を有する。
たとえば特許文献2は、リサーフ層と、電界緩和層とを備えた炭化珪素半導体装置を開示する。電界緩和層は、リサーフ層から離間して、リサーフ層の内周側に配置される。
たとえば非特許文献1は、炭化珪素半導体装置の1つとしてショットキーバリアダイオードを開示する。このショットキーバリアダイオードは、終端構造を有する。たとえば終端構造は、JTE(Junction Termination Extension)およびリサーフ領域を有する。さらに、非特許文献1は、JTE領域の不純物濃度とショットキーバリアダイオードの耐圧との間の関係を開示する。
たとえば非特許文献2および非特許文献3は、上記のJTE領域の構造および濃度を提案する。
特開2003−101039号公報 特開2008−270412号公報
松波弘之、大谷昇、木本恒暢、中村孝著、「半導体SiC技術と応用」、第2版、日刊工業新聞社、2011年9月30日、p.341およびp.353 Hiroki Niwa, Gan Feng, Jun Suda, and Tsunenobu Kimoto "Breakdown Characteristics of 12-20kV-class 4H-SiC PiN Diodes with Improved Junction Termination Structures", Proceedings of the 2012 24th International Symposium on Power Semiconductor Devices and ICs, 3-7 June 2012, Bruges, Belgium, p381-384 Hiroki Niwa, Jun Suda, and Tsunenobu Kimoto "21.7 kV 4H-SiC PiN Diode with a Space-Modulated Junction Termination Extension ", The Japan Society of Applied Physics, Applied Physics Express 5 (2012) 64001, 64001-1-64001-3
上に挙げられた文献は、炭化珪素半導体装置の内部の構造、あるいは、不純物領域の濃度が、炭化珪素半導体装置の耐圧に及ぼす影響について説明する。しかしながら、これらの文献は、炭化珪素半導体基板の表面あるいは、炭化珪素半導体基板の上方に配置された電極が炭化珪素半導体基板の耐圧に与える影響を説明していない。電極に与えられる電位が、炭化珪素半導体装置に生じる電界に影響を及ぼすことが起こり得る。したがって、炭化珪素半導体装置の耐圧を高めるためには、終端領域(電界緩和領域)の構造だけでなく、その終端構造の近傍に配置された電極の構造も検討する必要がある。
本発明の目的は、電界緩和領域およびその近傍の電極によって耐圧を高めることを可能にする炭化珪素半導体装置を提供することである。
本発明の一態様に係る炭化珪素半導体装置は、第1の主面と、第1の主面の反対側に位置する第2の主面とを有し、かつ、第1の導電型を有する炭化珪素層と、炭化珪素層に形成された半導体素子部を含む素子領域と、第1の導電型と異なる第2の導電型を有し、炭化珪素層の第1の主面に接し、かつ、平面視において素子領域を囲むように、炭化珪素層の内部に配置された第1の電界緩和領域と、第1の主面上に配置され、かつ第1の電界緩和領域を覆う絶縁膜と、第1の電界緩和領域に電気的に接続された電極とを備える。電極は、素子領域から第1の電界緩和領域へと向かう周縁方向に、素子領域側の第1の電界緩和領域の端部から延在する延在部を含む。延在部は、絶縁膜を介在して、少なくとも第1の電界緩和領域の一部に被さる。
上記によれば、電界緩和領域およびその近傍の電極によって耐圧を高めることを可能にする炭化珪素半導体装置を提供することができる。
本発明の第1の実施の形態に係る炭化珪素半導体装置の構造を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置のJTE(Junction Termination Extension)領域およびガードリング領域の構造を概略的に示す平面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の電極構造を変更した構成を示した図である。 図1および図3に示された構造によって得られる、JTE領域の不純物濃度(ドーズ量)と炭化珪素半導体装置の耐圧との間の関係を例示した図である。 図3に示した炭化珪素半導体装置におけるJTE領域のドーズ量と、電界強度との関係を示した図である。 本発明の第2の実施の形態に係る炭化珪素半導体装置を概略的に示す断面模式図である。 本発明の第3の実施の形態に係る炭化珪素半導体装置を概略的に示す断面模式図である。 本発明の第5の実施の形態に係る炭化珪素半導体装置を概略的に示す断面模式図である。 本発明の第6の実施の形態に係る炭化珪素半導体装置を概略的に示す断面模式図である。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。なお、本明細書において「電気的に接続」とは、2つの要素の直接の接続によって、それら2つの要素の間の電気的伝導が生じる場合に限定されず、2つの要素の間の電気的伝導が、それら2つの要素の間に配置される別の要素を介在して生じる場合を含む。
(1)本発明の一態様に係る炭化珪素半導体装置は、第1の主面(10a)と、第1の主面(10a)の反対側に位置する第2の主面(10b)とを有し、かつ、第1の導電型を有する炭化珪素層(10)と、炭化珪素層(10)に形成された半導体素子部(7)を含む素子領域(IR)と、第1の導電型と異なる第2の導電型を有し、炭化珪素層(10)の第1の主面(10a)に接し、かつ、平面視において素子領域(IR)を囲むように、炭化珪素層(10)の内部に配置された第1の電界緩和領域(2)と、第1の主面上(10a)に配置され、かつ第1の電界緩和領域(2)を覆う絶縁膜(15b,70)と、第1の電界緩和領域(2)に電気的に接続された電極(65)とを備える。電極(65)は、素子領域(IR)から第1の電界緩和領域(2)へと向かう周縁方向(X)に、素子領域(IR)側の第1の電界緩和領域(2)の端部(5)から延在する延在部(65a)を含む。延在部(65a)は、絶縁膜(15b,70)を介在して、少なくとも第1の電界緩和領域(2)の一部に被さる。
上記構成によれば、高耐圧化に適した電極構造を有する炭化珪素半導体装置を提供することができる。電極は、素子領域から第1の電界緩和領域へと向かう周縁方向に、素子領域側の第1の電界緩和領域の端部から延在する延在部を含む。延在部は、絶縁膜を介して第1の電界緩和領域の少なくとも一部に被せられる。これにより、第1の電界緩和領域によって電界集中を緩和する効果がより高められる。したがって、炭化珪素半導体装置の高耐圧化を実現することができる。なお、「平面視」との用語は、炭化珪素層の第1の主面から見た視野を意味する。
(2)好ましくは、炭化珪素半導体装置は、第2の電界緩和領域(3)をさらに備える。第2の電界緩和領域(3)は、平面視において第1の電界緩和領域(2)を囲むように、炭化珪素層(10)の内部に配置され、かつ第2の導電型を有する。
上記構成によれば、第1の電界緩和領域に加えて第2の電界緩和領域により、炭化珪素半導体装置における電界集中を緩和することができる。したがって、炭化珪素半導体装置の耐圧をより高めることができる。
(3)好ましくは、絶縁膜(15b,70)は、第1の電界緩和領域(2)および第2の電界緩和領域(3)を覆うように炭化珪素層(10)の第1の主面(10a)に配置される。電極(65)の延在部(65a)は、絶縁膜(15b,70)を介在して、第1の電界緩和領域(2)と、第2の電界緩和領域(3)の少なくとも一部とに被さるように、第1の電界緩和領域(2)の端部(5)から延在する。
上記構成によれば、第1の電界緩和領域および第2の電界緩和領域により電界集中を緩和させる効果を高めることができる。したがって炭化珪素半導体装置の耐圧を高めることができる。
(4)好ましくは、周縁方向(X)に沿った、第1の電界緩和領域(2)の端部(5)からの延在部の幅(w1)は、5μm以上である。
上記構成によれば、第1の電界緩和領域において電界集中を緩和させる効果を高めることができる。したがって炭化珪素半導体装置の耐圧を高めることができる。
(5)好ましくは、周縁方向(X)に沿った、第1の電界緩和領域(2)の幅(w1)は、15μm以上かつ50μm以下である。
上記構成によれば、第1の電界緩和領域において電界集中を緩和させる効果がより高められる。したがって炭化珪素半導体装置の耐圧を高めることができる。
(6)好ましくは、第1の電界緩和領域(2)に含まれる不純物のドーズ量は、1×1013cm-2以上かつ2×1013cm-2以下の範囲内にある。
上記構成によれば、第1の電界緩和領域において電界集中を緩和させる効果がより高められる。したがって炭化珪素半導体装置の耐圧を高めることができる。
(7)好ましくは、第1の電界緩和領域(2)の不純物濃度は、周縁方向(X)に沿って段階的に変化する。
上記構成によれば、第1の電界緩和領域における電界集中をより効果的に緩和することが可能となる。したがって炭化珪素半導体装置の耐圧を高めることができる。
(8)好ましくは、第2の電界緩和領域(3)は、互いに離れて配置された複数の領域(3a〜3i)を含む。複数の領域(3a〜3i)のうち、第1の電界緩和領域(2)に最も近い第1の領域(3a)の少なくとも一部に、絶縁膜(315b,70)を介して延在部(65a)が被せられる。
上記構成によれば、第1の電界緩和領域および第2の電界緩和領域によって電界集中を緩和する効果がより高められる。したがって、炭化珪素半導体装置の高耐圧化を実現することができる。
(9)好ましくは、周縁方向(X)に沿った複数の領域(3a〜3i)の各々の幅(w2〜w10)、および複数の領域(3a〜3i)の各々の不純物濃度のうちの少なくとも一方が、複数の領域(3a〜3i)の間で段階的に変化する。
上記構成によれば、電界集中を緩和する効果がより高められる。したがって炭化珪素半導体装置の耐圧を高めることができる。
(10)好ましくは、半導体素子部(7)は、トランジスタ素子を含む。トランジスタ素子は、ボディ領域(13)を含む。ボディ領域(13)は、第2の導電型を有し、炭化珪素層(10)の内部に配置され、第1の電界緩和領域(2)に電気的に接続される。第1の電界緩和領域(2)の不純物濃度は、ボディ領域(13)の不純物濃度よりも低い。
上記構成によれば、第1の電界緩和領域(2)の不純物濃度は、ボディ領域(13)の不純物濃度よりも低いため、ボディ領域よりも第1の電界緩和領域のほうが、空乏層が広がりやすい。したがって、第1の電界緩和領域において電界集中を緩和することが可能となる。さらに、電極を、ボディ領域と第1の電界緩和領域との境界を跨ぐように配置することができる。これによりボディ領域における電界集中を緩和することも可能になる。
(11)好ましくは、電極は、炭化珪素層(10)とショットキー接合されるショットキー電極(66)を含む。
上記構成によれば、炭化珪素半導体装置がショットキーバリアダイオードである態様において、ショットキーバリアダイオードの高耐圧化を実現することができる。
(12)好ましくは、半導体素子部(7)は、第2導電型不純物領域(19)を含む。第2導電型不純物領域(19)は、炭化珪素層(10)の内部に配置されて、第2の導電型を有し、炭化珪素層(10)とともにダイオードを構成する。電極は、第2導電型不純物領域(19)に電気的に接続されたダイオード電極(67)を含む。第1の電界緩和領域(2)の不純物濃度は、第2導電型不純物領域(19)の不純物濃度よりも低い。
上記構成によれば、炭化珪素半導体装置がPN接合ダイオードである態様において、PN接合ダイオードの高耐圧化を実現することができる。
[本発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を360度とする系を用いている。
<第1の実施の形態>
図1は、本発明の第1の実施の形態に係る炭化珪素半導体装置の構造を概略的に示す断面模式図である。図2は、本発明の一実施の形態に係る炭化珪素半導体装置のJTE(Junction Termination Extension)領域およびガードリング領域の構造を概略的に示す平面模式図である。
図1および図2を参照して、まず本発明の一実施の形態に係る炭化珪素半導体装置としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の構成について説明する。
図1および図2を参照して、炭化珪素半導体装置1は、素子領域IRと、終端領域ORとを有する。終端領域ORは、素子領域IRの外側に配置されて、素子領域IRを囲む。終端領域ORは、炭化珪素半導体装置1における電界集中を緩和するための領域である。
炭化珪素半導体装置1の詳細な構成を以下に説明する。炭化珪素半導体装置1は、炭化珪素層10と、絶縁膜15と、ゲート電極27と、ソース電極16と、ドレイン電極20と、層間絶縁膜70と、層間絶縁膜71と、パッド電極65と、裏面保護電極50とを含む。
炭化珪素層10は、たとえばポリタイプ4Hの六方晶炭化珪素からなり、第1の主面10aと、第2の主面10bとを有している。第2の主面10bは、第1の主面10aとは反対側に位置する。炭化珪素層10の導電型(第1の導電型)は、n型である。
炭化珪素層10は、n+基板11と、ドリフト層12とを有する。n+基板11は、たとえばポリタイプ4Hの六方晶炭化珪素からなる。n+基板11は、たとえばN(窒素)などの不純物(ドナー)を高濃度で含む。n+基板11の不純物濃度は、たとえば1.0×1018cm-3程度である。
ドリフト層12は、たとえばポリタイプ4Hの六方晶炭化珪素からなるエピタキシャル層である。たとえばドリフト層12の厚みは5μm程度以上35μm程度以下である。なお、「厚み」あるいは「深さ」との用語は、炭化珪素層10の第1の主面10aに垂直な方向の長さを意味する。
ドリフト層12の不純物濃度は、n+基板11の不純物濃度よりも低い。ドリフト層12の不純物濃度はたとえば1.0×1015cm-3程度以上1.0×1016cm-3程度以下である。ドリフト層12に含まれる不純物は、たとえば窒素である。
この実施の形態では、炭化珪素層10は、2つの層によって構成される。ただし、炭化珪素層10は、単一の層により実現されていてもよい。あるいは、炭化珪素層10は、3つ以上の層によって構成されていてもよい。
素子領域IRは、炭化珪素層10に形成された半導体素子部7を含む。より詳細には、素子領域IRは、ボディ領域13と、ソース領域14と、p+領域18とを含む。終端領域ORは、JTE領域2と、ガードリング領域3と、フィールドストップ領域4とを含む。ボディ領域13、ソース領域14、p+領域18、JTE領域2、ガードリング領域3、およびフィールドストップ領域4は、炭化珪素層10の内部に配置される。
JTE領域2は、炭化珪素半導体装置1における電界集中を緩和するための第1の電界緩和領域である。図1に示されるように、平面視において、JTE領域2は、ボディ領域13の外側に配置されて、ボディ領域13を囲むように炭化珪素層10の内部に配置される。「平面視」との用語は、炭化珪素層10の第1の主面10aから見た視野を意味する。
JTE領域2は、ボディ領域13と接する。JTE領域2とボディ領域13との境界5が、素子領域IRと終端領域ORとの境界に相当する。
JTE領域2は、第1の導電型と異なる第2の導電型を有する。この実施の形態では、JTE領域2は、p型を有する。JTE領域2に含まれる不純物(アクセプタ)は、たとえばAl(アルミニウム)、B(ホウ素)などである。JTE領域2に含まれる不純物のドーズ量は、1×1013cm-2以上である。好ましくは、JTE領域2に含まれる不純物のドーズ量は、1×1013cm-2以上かつ2×1013cm-2以下の範囲にある。ドーズ量は、たとえば、JTE領域2の深さ方向に沿ってJTE領域2のp型不純物濃度を積分することにより求めることができる。
図2に示された方向Xは、炭化珪素層10第1の主面10aにおける中央部(素子領域IR)から、第1の主面10aにおける周縁部(終端領域OR)へと向かう方向を表す。この明細書において、方向Xは「周縁方向」とも呼ばれる。
この明細書では、周縁方向に沿う長さ、すなわち方向Xに沿う長さを「幅」と呼ぶ。第1の実施の形態において、JTE領域2の幅w1は、15μm以上かつ50μm以下である。第1の主面10aを基準としたJTE領域2の厚みは、たとえば0.3μm以上0.8μm程度以下である。
ガードリング領域3は、炭化珪素半導体装置1における電界集中を緩和するための第2の電界緩和領域である。具体的には、ガードリング領域3は、アルミニウムあるいはホウ素などの不純物を含むp型の領域である。ガードリング領域3に含まれる不純物のドーズ量は、たとえば1×1013cm-2以上である。ガードリング領域3に含まれる不純物のドーズ量を、JTE領域2に含まれる不純物のドーズ量と同じ程度(たとえばJTE領域2に含まれる不純物のドーズ量を基準にして±5%の範囲内)としてもよい。
JTE領域2に加えてガードリング領域3によって、炭化珪素半導体装置1の電界集中を緩和することができる。したがって炭化珪素半導体装置1の耐圧を、より高めることが可能になる。このような理由により、ガードリング領域3を炭化珪素半導体装置1に設けることが好ましい。しかしながら、たとえば炭化珪素半導体装置1にとって必要な耐圧をJTE領域2によって達成できる場合には、ガードリング領域3が、本発明の実施の形態に係る炭化珪素半導体装置1に設けられていなくてもよい。
ガードリング領域3は、複数のガードリング部3a〜3iを有していてもよい。図2に示されるように、平面視において、複数のガードリング部3a〜3iの各々は、環形状を有し、互いに隙間を隔てて配置される。一実施形態では、ガードリング部の数は9である。しかし、ガードリング部の数は特に限定されるものではない。さらに、図1に示された構成では、各ガードリング部は、炭化珪素層10の第1の主面10aに接している。しかし各ガードリング部は、炭化珪素層10の第1の主面10aから離されるように炭化珪素層10(ドリフト層12)の内部に配置されていてもよい。
フィールドストップ領域4は、平面視においてガードリング領域3よりも外側に配置され、かつガードリング領域3を囲む。「外側」とは、炭化珪素層10の端部10cの側に対応する。フィールドストップ領域4は、ガードリング領域3と離間して設けられている。フィールドストップ領域4は、n型の導電型を有する。フィールドストップ領域4の不純物濃度は、ドリフト層12の不純物濃度よりも高い。フィールドストップ領域4は、たとえばP(リン)などの不純物を含む。
ボディ領域13は、p型を有する領域である。ボディ領域13に含まれる不純物(アクセプタ)は、たとえばアルミニウム、ホウ素などである。一実施形態では、ボディ領域13は、炭化珪素層10の第1の主面10aに接するように炭化珪素層10の内部に配置される。
ボディ領域13の不純物濃度は、JTE領域2の不純物濃度よりも高い。言い換えると、JTE領域2の不純物濃度は、ボディ領域13の不純物濃度よりも低い。たとえば、第1の主面10a近傍のボディ領域13の不純物濃度は、1×1016cm-3程度以上5×1017cm-3程度以下である。ボディ領域13の深部における不純物濃度は、たとえば1×1018cm-3程度である。炭化珪素層10の第1の主面10aを基準としたボディ領域13の厚みは、たとえば0.5μm程度以上1.0μm程度以下である。
ソース領域14は、n型を有する領域である。ソース領域14は、ボディ領域13の内部に配置されて、炭化珪素層10の第1の主面10aに接する。ソース領域14は、ボディ領域13によって、ドリフト層12から隔てられる。
ソース領域14は、たとえばP(リン)などの不純物を含む。ソース領域14の不純物濃度は、ドリフト層12の不純物濃度よりも高い。たとえばソース領域14の不純物濃度は、1×1019cm-3程度以上1×1020cm-3程度以下である。
+領域18(コンタクト領域)は、p型の領域であり、たとえばアルミニウムあるいはホウ素などの不純物を含む。p+領域18は、ボディ領域13の内部に配置されるとともに、炭化珪素層10の第1の主面10aに接する。図1に示すように、p+領域18は、ソース領域14と接してもよい。p+領域18の不純物濃度は、ボディ領域13の不純物濃度よりも高い。たとえばp+領域18の不純物濃度は、2×1019cm-3程度以上5×1020cm-3程度以下である。
絶縁膜15は、ゲート絶縁膜15aと、絶縁膜15bとを含む。この実施形態において、絶縁膜15(ゲート絶縁膜15aおよび絶縁膜15b)は、二酸化珪素膜であり、たとえば熱酸化膜である。第1の主面10aを基準としたゲート絶縁膜15aおよび絶縁膜15bの厚みは、たとえば50nm程度である。
ゲート絶縁膜15aは、炭化珪素層10の第1の主面10aにおいて、ボディ領域13に形成されたチャネル領域CHと対向する位置に設けられる。ゲート絶縁膜15aは、一方のソース領域14の上部表面から他方のソース領域14の上部表面にまで延在するように、ボディ領域13、ソース領域14およびドリフト層12に接する。絶縁膜15bは、JTE領域2に接するように、炭化珪素層10の第1の主面10a上に配置される。
ゲート電極27は、ゲート絶縁膜15a上に配置される。ゲート電極27は、一方のソース領域14上から他方のソース領域14上にまで延在して、それら2つのソース領域の間に位置するドリフト層12の部分、および、2つのチャネル領域CHに対向する。ゲート電極27は、たとえば不純物の添加されたポリシリコン、あるいはアルミニウムなどの導電体からなる。
ソース電極16は、ソース領域14およびp+領域18と接して、ソース領域14およびp+領域18に電気的に接続される。好ましくは、ソース電極16はソース領域14およびp+領域18とオーミック接合している。一実施形態では、ソース電極16は、ニッケルおよびシリコンを有する材料からなる。ソース電極16は、チタン、アルミニウムおよびシリコンを有する材料からなっていてもよい。
絶縁膜70は、絶縁膜15bに接するように配置される。層間絶縁膜71は、ゲート絶縁膜15a上に配置されて、ゲート電極27を覆う。絶縁膜70および層間絶縁膜71の各々は、たとえば二酸化珪素膜である。たとえば堆積酸化膜が絶縁膜70および層間絶縁膜71の各々に適用される。
絶縁膜70の厚みおよび絶縁膜15bの厚みの合計は、たとえば0.05μm程度以上かつ2.0μm程度以下であってもよい。したがって、図1に示した構成から、絶縁膜70が省略されてもよい。あるいは、絶縁膜70上に、追加の絶縁膜(たとえば窒化珪素膜)が設けられてもよい。
ドレイン電極20は、炭化珪素層10の第2の主面10bに接して、n+基板11と電気的に接続される。ドレイン電極20は、たとえば上記ソース電極16と同様の構成を有していてもよい。あるいは、ドレイン電極20は、ニッケルなど、n+基板11とオーミック接合可能な他の材料からなっていてもよい。
裏面保護電極50は、ドレイン電極20に接する。したがって裏面保護電極50は、ドレイン電極20に電気的に接続される。裏面保護電極50は、たとえばチタン、ニッケル、銀あるいはそれらの合金からなる。
パッド電極65は、絶縁膜70および層間絶縁膜71に被せられるとともにソース電極16に接する。したがって、パッド電極65は、ソース電極16を介して、ソース領域14およびp+領域18に電気的に接続される。パッド電極65はたとえばアルミニウムからなってもよい。
パッド電極65は、延在部65aを有する。延在部65aは、絶縁膜70および絶縁膜15bを介在して、JTE領域2の少なくとも一部に被せられる。延在部65aは、素子領域IR側のJTE領域2の端部、すなわち境界5から延在する。言い換えると、パッド電極65の一部は、JTE領域2とボディ領域13との境界を跨ぐように、絶縁膜(絶縁膜70および絶縁膜15b)上に配置されている。
炭化珪素半導体装置1の使用時に、炭化珪素層10の電圧がボディ領域13の電圧よりも高くなり得る。この場合、炭化珪素層10とボディ領域13との接合面から空乏層が広がる。JTE領域2は、ボディ領域13と接することによりボディ領域13に電気的に接続されている。したがって炭化珪素層10とJTE領域2との接合面からも空乏層が広がる。
炭化珪素層10とJTE領域2との接合面から広がる空乏層によって、電界集中を緩和することができる。さらに、延在部65aが絶縁膜15b,70を介してJTE領域2に被せられる。
延在部65aは、パッド電極65の一部である。パッド電極65は、ソース電極16を介してボディ領域13に電気的に接続される。さらに、JTE領域2はボディ領域13に電気的に接続される。したがってJTE領域2に印加される電圧は、延在部65aの電圧とほぼ同じ程度である。延在部65aの電圧によって、JTE領域2による電界集中の緩和の効果がより高められる。したがって、炭化珪素半導体装置1の耐圧を高めることができる。
延在部65aの幅w11は、ボディ領域13側に位置するJTE領域2の端部を基準とした延在部65aのX方向(周縁方向)の長さと定義される。ボディ領域13側に位置するJTE領域2の端部とは、上述の境界5に対応する。
幅w11は、電界集中を緩和する効果を高めることを可能にする適切な値を有する。幅w11が5μm未満である場合には、延在部65aによって、電界集中を緩和させる効果が弱くなる。したがって、幅w11は5μm以上であることが好ましい。
この実施の形態では、JTE領域2の幅w1は、15μm以上かつ50μm以下である。幅w1が15μm未満である場合には、炭化珪素半導体装置1のサイズを小さくすることが可能である。しかしJTE領域2において、電界集中を緩和する効果が弱くなりやすい。一方で、JTE領域2の幅w1が50μmを超えた場合、JTE領域2において電界集中を緩和する効果を十分に発揮させることが可能である。しかしながら炭化珪素半導体装置1のサイズが大きくなる。炭化珪素半導体装置1のサイズの増大をできるだけ抑えながら、炭化珪素半導体装置1の耐圧を十分に高くする観点から、JTE領域2の幅w1は、15μm以上かつ50μm以下とされることが好ましい。
JTE領域2に含まれる不純物のドーズ量は、1×1013cm-2以上かつ2×1013cm-2以下の範囲にあることが好ましい。JTE領域2に対する不純物のドーズ量が1×1013cm-2未満であると、JTE領域2の内部での電界が、延在部65aに与えられる電圧による影響を受けやすくなることが考えられる。したがって、たとえば炭化珪素半導体装置1の耐圧が十分に高くならないことが考えられる。
一方、JTE領域2に対する不純物のドーズ量が2×1013cm-2を超えた場合、JTE領域2による電界集中の緩和が弱くなりやすい。たとえば延在部65aによって電界集中の緩和が高められたとしても、炭化珪素半導体装置1の耐圧が十分に高くならないことが考えられる。延在部65aおよびJTE領域2の両方によって電界集中を緩和する観点から、JTE領域2に対する不純物のドーズ量は、1×1013cm-2以上かつ2×1013cm-2以下の範囲にあることが好ましい。
ガードリング領域3において、9本のガードリング部3a〜3iの各々の幅w2〜w10はたとえば5μmである。JTE領域2とガードリング領域3との間隔d1はたとえば2μm程度以上5μm程度以下である。隣り合う2つのガードリング部の間隔d2は、たとえば2μm程度以上5μm程度以下である。たとえば、JTE領域2の端部(JTE領域2とボディ領域13との境界)から、最も外側に位置するガードリング部(図2に示す構成では、ガードリング部3i)の端部までの幅wtは、20μm程度以上かつ200μm程度以下である。
延在部65aによる電界集中の緩和の効果について、さらに詳細に説明する。図3は、本発明の実施の形態に係る炭化珪素半導体装置1の電極構造を変更した構成を示した図である。図3を参照して、パッド電極65は、JTE領域2に被さる延在部を有していない。図3に示す構成と図1に示す構成とを比較するために、図3において、幅w11が示される。図3に示した構成においては、幅w11を負の値と考えることができる。
図4は、図1および図3に示された構造によって得られる、JTE領域2の不純物濃度(ドーズ量)と炭化珪素半導体装置の耐圧との間の関係を例示した図である。図4を参照して、幅w11=−8.5μm(図3の構成)の場合、1.0×1013/cm-2以上2.0×1013/cm-2の不純物濃度(ドーズ量)の範囲に対して、炭化珪素半導体装置の耐圧は、約1200Vから約2000Vまで変化する。これに対して、幅w11=5μm〜25μm(図1の構成)の場合、1.0×1013/cm-2以上2.0×1013/cm-2以下の不純物濃度(ドーズ量)の範囲に対して、炭化珪素半導体装置の耐圧は、約1750Vから約2000Vまでの範囲内で変化する。図4に示されるように、本発明の第1の実施の形態に係る炭化珪素半導体装置1は、延在部65aによって、炭化珪素半導体装置1の耐圧に対するJTE領域2の不純物濃度(ドーズ量)の変動の影響を小さくすることを可能にする。
図5は、図3に示した炭化珪素半導体装置におけるJTE領域2のドーズ量と、電界強度との関係を示した図である。図3および図5を参照して、電界EAは、JTE領域2と接するボディ領域13の端部(JTE領域2と接する)における電界である。電界EBは、JTE領域2の端部(ボディ領域13とは反対側)における電界である。電界E9は、ガードリング部3iの端部における電界である。JTE領域2のドーズ量が1.0×1013/cm-2以上かつ1.4×1013/cm-2以下の範囲において、電界EAが電界EBおよび電界E9よりも高い。
ボディ領域13は高い不純物濃度を有しているため、JTE領域2のドーズ量が低い場合、ボディ領域13の端部において電界集中が生じやすい。図3に示される構成では、パッド電極65は、電界集中の緩和に寄与する延在部を有していない。したがって、ボディ領域13の端部における電界集中により、耐圧が低下しやすいと考えられる。
図4および図5に示されるように、w11≦0という条件において、炭化珪素半導体装置の耐圧を高めるためには、JTE領域2のドーズ量を好適な範囲内に精度よく制御することが求められる。しかし、炭化珪素半導体装置1の製造において、ドーズ量には、ばらつきが生じる。このため、炭化珪素半導体装置1の製造において、JTE領域2の最適なドーズ量を常に達成することは難しい。
しかしながら本発明の第1の実施の形態によれば、パッド電極65の延在部65aにより、JTE領域2のドーズ量が変動する場合においても、炭化珪素半導体装置1の耐圧の変動を小さくすることができる。したがって、高い耐圧を有する炭化珪素半導体装置を高い歩留りで製造することが可能となる。特にJTE領域2のドーズ量が低い場合には、ボディ領域13の端部(境界5近傍の端部)において、電界集中が発生しやすい。しかし、延在部65aによって、パッド電極65は、境界5を跨ぐように絶縁膜70上に配置される。これにより、ボディ領域13の端部における電界集中を緩和することが可能になる。したがって、JTE領域2のドーズ量が低い場合にも、炭化珪素半導体装置の耐圧を高めることができる。
<第2の実施の形態>
図6は、本発明の第2の実施の形態に係る炭化珪素半導体装置を概略的に示す断面模式図である。図6を参照して、延在部65aは、絶縁膜70および絶縁膜15bを介在して、JTE領域2と、ガードリング領域3の少なくとも一部とに被さるように、JTE領域2の端部(境界5)から延在する。
延在部65aは、絶縁膜70および絶縁膜15bを介在して、ガードリング部3aに被さる。ガードリング部3aは、複数のガードリング部のうちのJTE領域2に最も近い領域に対応する。
延在部65aは、ガードリング部3aの全体に被さってもよい。あるいは、延在部65aは、ガードリング部3aの一部に被さっていてもよい。X方向に沿って延在していれば、延在部65aは、ガードリング部3aだけでなく、他のガードリング(たとえばガードリング部3b)にも被さっていてもよい。
なお、JTE領域2の幅w1、JTE領域2のドーズ量、ガードリング領域3のドーズ量の条件に関しては、実施の形態1での対応する条件と同じとすることができる。したがって、これらの条件に関する詳細な説明は繰り返さない。
第2の実施の形態によれば、ガードリング部3aにおける電界集中を延在部65aによって緩和することが可能となる。したがって、第2の実施の形態によれば、第1の実施の形態と同様に、炭化珪素半導体装置の耐圧を高めることができる。
<第3の実施の形態>
図7は、本発明の第3の実施の形態に係る炭化珪素半導体装置を概略的に示す断面模式図である。図7を参照して、JTE領域2は、3つの領域2a,2b,2cを有する。
一実施形態では、領域2a,2b,2cの間では、不純物濃度が段階的に異なる。たとえば領域2aの不純物濃度が最も高く、領域2cの不純物濃度が最も低く、領域2bの不純物濃度が、領域2aの不純物濃度と領域2cの不純物濃度との間にあってもよい。
さらに、領域2a,2b,2cの間では、不純物濃度に加えてX方向の幅が段階的に異なっていてもよい。幅について、たとえば領域2aの幅が最も大きく、領域2cの幅が最も小さく、領域2bの幅が、領域2aの幅と領域2cの幅との間にあってもよい。逆に、領域2aの幅が最も小さくてもよく、領域2cの幅が最も大きくてもよく、領域2bの幅が、領域2aの幅と領域2cの幅との間にあってもよい。
延在部65aは、少なくとも領域2aの一部に被さっていればよい。したがって、図7に示されるように、延在部65aは、領域2a,2bの両方に被さっていてもよい。あるいは、延在部65aは、領域2aのみに被さっていてもよい。あるいは、延在部65aは、領域2a,2b,2cのすべてに被さっていてもよい。
さらに、実施の形態2と同様に、延在部65aは、JTE領域2だけでなく、ガードリング領域3の少なくとも一部にも被さっていてもよい。
JTE領域2の幅w1、JTE領域2のドーズ量、ガードリング領域3のドーズ量の条件に関しては、実施の形態1での対応する条件と同じとすることができる。領域2a,2b,2cの不純物濃度(ドーズ量)は、1.0×1013/cm-2以上2.0×1013/cm-2以下の範囲内で、適切に選択することができる。
第3の実施の形態によれば、JTE領域2の不純物の濃度分布を調整することができるので、JTE領域2によって電界集中を緩和する効果がより高められる。したがって第3の実施の形態によれば、炭化珪素半導体装置の耐圧を高めることができる。
<第4の実施の形態>
本発明の第4の実施の形態に係る炭化珪素半導体装置の断面は、たとえば図1に示した断面模式図と同様である。したがって、図1を参照しつつ第4の実施の形態に係る炭化珪素半導体装置を説明する。
第4の実施の形態において、ガードリング領域3は幅および不純物濃度の少なくとも一方が段階的に変化するように形成された複数のガードリング部3a〜3iを有する。たとえば、ガードリング部3a〜3iは、JTE領域2から離れるほど(境界5から炭化珪素層10の端部10cに向かうにつれて)不純物濃度が小さくなるように形成されていてもよい。あるいは、ガードリング部3a〜3iは、JTE領域2から離れるほど幅が小さくなるように形成されていてもよい。
JTE領域2の幅w1、JTE領域2のドーズ量は、実施の形態1での対応する条件と同じとすることができる。たとえばガードリング部3a〜3iのドーズ量は、1.0×1013/cm-2以上2.0×1013/cm-2以下の範囲内で適切に選択することができる。
第4の実施の形態によれば、複数のガードリング部3a〜3iによって電界集中を緩和する効果がより高められる。したがって炭化珪素半導体装置の耐圧を高めることができる。
<第5の実施の形態>
第1から第4の実施の形態によれば、半導体素子部7は、縦型MOSFETを含む。しかしながら、半導体素子部7は、ダイオードを含んでいてもよい。
図8は、本発明の第5の実施の形態に係る炭化珪素半導体装置を概略的に示す断面模式図である。図8を参照して、半導体素子部7は、ショットキーバリアダイオード(SBD)を含む。具体的には、半導体素子部7は、ショットキー電極66およびp型領域19を備える。ドレイン電極20は、n+基板11にオーミック接合されるオーミック電極21に置き換えられる。
p型領域19は、炭化珪素層10の第1の主面10aに接するように、炭化珪素層10(より特定的には、ドリフト層12)の内部に配置される。ショットキー電極66は、炭化珪素層10(ドリフト層12)にショットキー接合される。さらにショットキー電極66は、p型領域19に電気的に接続される。ショットキー電極66は、たとえばチタン(Ti)からなる。ショットキー電極66として、チタン以外にもたとえばニッケル(Ni)、窒化チタン(TiN)、金(Au)、モリブデン(Mo)およびタングステン(W)などが用いられてもよい。すなわち、ショットキー電極66は、チタン、モリブデン、ニッケル、金およびタングステンからなる群より選択される少なくとも一つの元素を含んでいてもよい。
パッド電極65は、ショットキー電極66上に配置されて、ショットキー電極66に電気的に接続される。パッド電極65は延在部65aを有する。
実施の形態1〜4に係る炭化珪素半導体装置と同様に、パッド電極65の延在部65aが、絶縁膜15bおよび絶縁膜70を介してJTE領域2に被せられる。ショットキー電極66の一部も絶縁膜15bおよび絶縁膜70を介してJTE領域2に被せられてもよい。
JTE領域2に被せられるショットキー電極66の一部の幅は、延在部65aの幅w11と同じでもよく、異なっていてもよい。さらに、実施の形態2と同様に、延在部65aは、絶縁膜15b,70を介して、JTE領域2およびガードリング部3aに被さっていてもよい。
JTE領域2の幅w1、JTE領域2のドーズ量、およびガードリング部3a〜3iのドーズ量は、実施の形態1での対応する条件と同じとすることができる。あるいは、第3の実施の形態と同じく、第5の実施の形態において、JTE領域2は、段階的に幅または不純物濃度が異なる複数の領域を含んでいてもよい。あるいは、第4の実施の形態と同じく、第5の実施の形態において、ガードリング領域3は段階的に幅または不純物濃度が異なるように形成された複数のガードリング部3a〜3iを有していてもよい。
第5の実施の形態によれば、炭化珪素半導体装置がショットキーバリアダイオードである場合、そのダイオードの高耐圧化を実現することができる。
<第6の実施の形態>
図9は、本発明の第6の実施の形態に係る炭化珪素半導体装置を概略的に示す断面模式図である。図9を参照して、半導体素子部7は、PN接合ダイオードを含む。具体的には、半導体素子部7は、コンタクト電極67およびp型領域19を備える。
p型領域19は、第2導電型不純物領域であり、アルミニウムまたはボロンを不純物(アクセプタ)として含む領域である。p型領域19は、炭化珪素層10の第1の主面10aに接するように、炭化珪素層10(より特定的には、ドリフト層12)の内部に配置される。p型領域19と、ドリフト層12とによってPN接合が形成される。
コンタクト電極67は、p型領域19に電気的に接続される。コンタクト電極67は、p型領域19に対してオーミック接合されることが好ましい。
実施の形態1〜4に係る炭化珪素半導体装置と同様に、パッド電極65の延在部65aが、絶縁膜15bおよび絶縁膜70を介してJTE領域2に被せられる。実施の形態1〜4のいずれかに係る炭化珪素半導体装置と同じように、延在部65aのX方向の幅w11を定めることができる。
JTE領域2の幅w1、JTE領域2のドーズ量、およびガードリング部3a〜3iのドーズ量は、実施の形態1での対応する条件と同じとすることができる。あるいは、第3の実施の形態と同じく、第5の実施の形態において、JTE領域2は、段階的に幅または不純物濃度が異なる複数の領域を含んでいてもよい。あるいは、第4の実施の形態と同じく、第6の実施の形態において、ガードリング領域3は段階的に幅または不純物濃度が異なるように形成された複数のガードリング部3a〜3iを有していてもよい。
第6の実施の形態によれば、炭化珪素半導体装置がPN接合ダイオードである場合、そのダイオードの高耐圧化を実現することができる。
図2に示されるように、JTE領域2は、素子領域IRを囲む。延在部65aは、JTE領域2の少なくとも一部に被せられる。したがって、延在部65aは、平面視において、素子領域IRを囲むように配置されてもよい。あるいは、延在部65aは、平面視において、JTE領域2の一部にのみ被せられてもよい。たとえば平面視においてJTE領域2のコーナー部のみに延在部65aが被せられいてもよい。
実施の形態1〜4に係る炭化珪素半導体装置は、半導体素子部にプレーナゲート型のMOSFETを含む。しかしながらMOSFETの構造はプレーナゲート型に限定されない。半導体素子部にトレンチゲート型MOSFETが含まれていてもよい。
トレンチは、ボディ領域13上の部分において、所定の結晶面を有してもよい。「所定の結晶面」は、面方位{0−33−8}を有する第1の面を含む面でもよい。所定の結晶面は、その第1の面を微視的に含み、さらに、面方位{0−11−1}を有する第2の面を微視的に含んでもよい。さらに好ましくは、第1の面および第2の面は、面方位{0−11−2}を有する複合面を含んでもよい。上記「所定の結晶面」を、{000−1}面に対して、巨視的に62°±10°のオフ角を有する面と定義することも可能である。「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なX線回折を用いた方法を用い得る。
さらに、半導体素子部にトランジスタが含まれる実施の形態において、トランジスタはMOSFETに限定されない。半導体素子部に含まれるトランジスタは、IGBT(Insulated Gate Bipolar Transistor)であってもよい。さらに、トランジスタはゲート電極およびゲート絶縁膜を有するものと限定されない。したがって、半導体素子部に含まれるトランジスタが、バイポーラ接合トランジスタであってもよい。
さらに上記の各実施の形態では、炭化珪素層の導電型(第1の導電型)はn型であり、ボディ領域13、JTE領域2、およびガードリング領域3の導電型(第2の導電型)はp型である。p型の領域をn型の炭化珪素層に形成することによって、炭化珪素半導体装置の製造しやすさを向上することができる。しかしながら第1の導電型がp型であり、かつ第2の導電型がn型であってもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 炭化珪素半導体装置
2 JTE領域
2a,2b,2c 領域(JTE領域)
3 ガードリング領域
3a,3b,3i ガードリング部
4 フィールドストップ領域
5 境界
7 半導体素子部
10 炭化珪素層
10a 第1の主面
10b 第2の主面
10c 端部(炭化珪素層)
11 n+基板
12 ドリフト層
13 ボディ領域
14 ソース領域
15,15b,70 絶縁膜
15a ゲート絶縁膜
16 ソース電極
18 p+領域
19 p型領域
20 ドレイン電極
21 オーミック電極
27 ゲート電極
50 裏面保護電極
65 パッド電極
65a 延在部(パッド電極)
66 ショットキー電極
67 コンタクト電極
71 層間絶縁膜
CH チャネル領域
E9,EA,EB 電界
IR 素子領域
OR 終端領域
X 方向

Claims (12)

  1. 第1の主面と、前記第1の主面の反対側に位置する第2の主面とを有し、かつ、第1の導電型を有する炭化珪素層と、
    前記炭化珪素層に形成された半導体素子部を含む素子領域と、
    前記第1の導電型と異なる第2の導電型を有し、前記炭化珪素層の前記第1の主面に接し、かつ、平面視において前記素子領域を囲むように、前記炭化珪素層の内部に配置された第1の電界緩和領域と、
    前記第1の主面上に配置され、かつ前記第1の電界緩和領域を覆う絶縁膜と、
    前記第1の電界緩和領域に電気的に接続された電極とを備え、
    前記電極は、
    前記素子領域から前記第1の電界緩和領域へと向かう周縁方向に、前記素子領域側の前記第1の電界緩和領域の端部から延在する延在部を含み、
    前記延在部は、前記絶縁膜を介在して、少なくとも前記第1の電界緩和領域の一部に被さる、炭化珪素半導体装置。
  2. 前記炭化珪素半導体装置は、
    前記平面視において前記第1の電界緩和領域を囲むように、前記炭化珪素層の内部に配置され、かつ前記第2の導電型を有する第2の電界緩和領域をさらに備える、請求項1に記載の炭化珪素半導体装置。
  3. 前記絶縁膜は、前記第1の電界緩和領域および前記第2の電界緩和領域を覆うように前記炭化珪素層の前記第1の主面に配置され、
    前記電極の前記延在部は、前記絶縁膜を介在して、前記第1の電界緩和領域と、前記第2の電界緩和領域の少なくとも一部とに被さるように、前記第1の電界緩和領域の前記端部から延在する、請求項2に記載の炭化珪素半導体装置。
  4. 前記周縁方向に沿った、前記第1の電界緩和領域の前記端部からの前記延在部の幅は、5μm以上である、請求項1〜請求項3のいずれか1項に記載の炭化珪素半導体装置。
  5. 前記周縁方向に沿った、前記第1の電界緩和領域の幅は、15μm以上かつ50μm以下である、請求項1〜請求項4のいずれか1項に記載の炭化珪素半導体装置。
  6. 前記第1の電界緩和領域に含まれる不純物のドーズ量は、1×1013cm-2以上かつ2×1013cm-2以下の範囲内にある、請求項1〜請求項5のいずれか1項に記載の炭化珪素半導体装置。
  7. 前記第1の電界緩和領域の不純物濃度は、前記周縁方向に沿って段階的に変化する、請求項1〜請求項6のいずれか1項に記載の炭化珪素半導体装置。
  8. 前記第2の電界緩和領域は、互いに離れて配置された複数の領域を含み、
    前記複数の領域のうち、前記第1の電界緩和領域に最も近い第1の領域の少なくとも一部に、前記絶縁膜を介して前記延在部が被せられる、請求項2〜請求項7のいずれか1項に記載の炭化珪素半導体装置。
  9. 前記周縁方向に沿った前記複数の領域の各々の幅、および前記複数の領域の各々の不純物濃度のうちの少なくとも一方が、前記複数の領域の間で段階的に変化する、請求項8に記載の炭化珪素半導体装置。
  10. 前記半導体素子部は、トランジスタ素子を含み、
    前記トランジスタ素子は、
    前記第2の導電型を有し、前記炭化珪素層の内部に配置され、前記第1の電界緩和領域に電気的に接続されたボディ領域を含み、
    前記第1の電界緩和領域の不純物濃度は、前記ボディ領域の不純物濃度よりも低い、請求項1〜請求項9のいずれか1項に記載の炭化珪素半導体装置。
  11. 前記電極は、
    前記炭化珪素層とショットキー接合されるショットキー電極を含む、請求項1〜請求項9のいずれか1項に記載の炭化珪素半導体装置。
  12. 前記半導体素子部は、
    前記炭化珪素層の内部に配置されて、前記第2の導電型を有し、前記炭化珪素層とともにダイオードを構成する第2導電型不純物領域を含み、
    前記電極は、
    前記第2導電型不純物領域に電気的に接続されたダイオード電極を含み、
    前記第1の電界緩和領域の不純物濃度は、前記第2導電型不純物領域の不純物濃度よりも低い、請求項1〜請求項9のいずれか1項に記載の炭化珪素半導体装置。
JP2014105489A 2014-05-21 2014-05-21 炭化珪素半導体装置 Pending JP2015220437A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014105489A JP2015220437A (ja) 2014-05-21 2014-05-21 炭化珪素半導体装置
DE102015207214.2A DE102015207214A1 (de) 2014-05-21 2015-04-21 Siliziumkarbid-Halbleitervorrichtung
US14/692,458 US9224816B2 (en) 2014-05-21 2015-04-21 Silicon carbide semiconductor device
US14/946,465 US9397155B2 (en) 2014-05-21 2015-11-19 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014105489A JP2015220437A (ja) 2014-05-21 2014-05-21 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2015220437A true JP2015220437A (ja) 2015-12-07

Family

ID=54779555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014105489A Pending JP2015220437A (ja) 2014-05-21 2014-05-21 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP2015220437A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018034127A1 (ja) * 2016-08-19 2018-02-22 ローム株式会社 半導体装置
JP2018101662A (ja) * 2016-12-19 2018-06-28 パナソニックIpマネジメント株式会社 半導体素子
US10832922B2 (en) 2015-12-11 2020-11-10 Rohm Co., Ltd. Semiconductor device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
JP2008016461A (ja) * 2006-06-30 2008-01-24 Toshiba Corp 半導体装置
JP2008227239A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP2008251772A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP2008270412A (ja) * 2007-04-18 2008-11-06 Denso Corp 炭化珪素半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012186318A (ja) * 2011-03-05 2012-09-27 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
JP2012190981A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 高耐圧半導体整流装置
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
JP2014086483A (ja) * 2012-10-22 2014-05-12 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
JP2008016461A (ja) * 2006-06-30 2008-01-24 Toshiba Corp 半導体装置
JP2008227239A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP2008251772A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP2008270412A (ja) * 2007-04-18 2008-11-06 Denso Corp 炭化珪素半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012186318A (ja) * 2011-03-05 2012-09-27 Shindengen Electric Mfg Co Ltd 高耐圧半導体装置
JP2012190981A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 高耐圧半導体整流装置
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
JP2014086483A (ja) * 2012-10-22 2014-05-12 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10832922B2 (en) 2015-12-11 2020-11-10 Rohm Co., Ltd. Semiconductor device
WO2018034127A1 (ja) * 2016-08-19 2018-02-22 ローム株式会社 半導体装置
JPWO2018034127A1 (ja) * 2016-08-19 2019-06-13 ローム株式会社 半導体装置
US10892319B2 (en) 2016-08-19 2021-01-12 Rohm Co., Ltd. Semiconductor device
JP7018394B2 (ja) 2016-08-19 2022-02-10 ローム株式会社 半導体装置
JP2018101662A (ja) * 2016-12-19 2018-06-28 パナソニックIpマネジメント株式会社 半導体素子

Similar Documents

Publication Publication Date Title
US9397155B2 (en) Silicon carbide semiconductor device
JP4921880B2 (ja) 高耐圧半導体装置
JP6206339B2 (ja) 炭化珪素半導体装置の製造方法
JP6624592B2 (ja) 半導体素子及びその製造方法
JP5667926B2 (ja) 半導体素子
JP5072991B2 (ja) 半導体装置
JP6244763B2 (ja) 炭化珪素半導体装置
JP5642191B2 (ja) 半導体装置
JP6206862B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016009712A (ja) 炭化珪素半導体装置
JP2014138048A (ja) 炭化珪素半導体装置
JP6244762B2 (ja) 炭化珪素半導体装置
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
JP7030665B2 (ja) 半導体装置
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
JP6277173B2 (ja) 半導体装置
JP6291988B2 (ja) 炭化珪素半導体装置
US10381445B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP5735611B2 (ja) SiC半導体装置
JP2015220437A (ja) 炭化珪素半導体装置
JP6278048B2 (ja) 半導体装置
WO2013179820A1 (ja) 半導体装置
JP2014232838A (ja) 炭化珪素半導体装置
JP2015220438A (ja) 炭化珪素半導体装置
JP6609283B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180529