JP6244762B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6244762B2
JP6244762B2 JP2013189573A JP2013189573A JP6244762B2 JP 6244762 B2 JP6244762 B2 JP 6244762B2 JP 2013189573 A JP2013189573 A JP 2013189573A JP 2013189573 A JP2013189573 A JP 2013189573A JP 6244762 B2 JP6244762 B2 JP 6244762B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
semiconductor device
carbide semiconductor
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013189573A
Other languages
English (en)
Other versions
JP2015056542A (ja
Inventor
透 日吉
透 日吉
和田　圭司
圭司 和田
増田　健良
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013189573A priority Critical patent/JP6244762B2/ja
Priority to PCT/JP2014/069796 priority patent/WO2015037347A1/ja
Priority to US15/021,230 priority patent/US9691859B2/en
Publication of JP2015056542A publication Critical patent/JP2015056542A/ja
Application granted granted Critical
Publication of JP6244762B2 publication Critical patent/JP6244762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置に関する。より特定的には、本発明は、トランジスタ素子とショットキーバリアダイオードとを備えた炭化珪素半導体装置に関する。
近年、半導体装置を構成する材料に炭化珪素（ＳｉＣ）を採用することが進められつつある。炭化珪素基板を採用した半導体装置として、トランジスタ素子とショットキーバリアダイオード（以下、ＳＢＤとも呼ぶ）とを集積化した半導体装置が提案されている。
たとえば特開２００９−１９４１２７号公報（特許文献１）によれば、炭化珪素半導体装置は、ＤＭＯＳＦＥＴ領域と、ＳＢＤ領域とを有する。ＳＢＤ領域は、ＤＭＯＳＦＥＴ領域とは異なる領域である。たとえば特開２００３−２２９５７０号公報（特許文献２）によれば、ＳＢＤは、電界効果トランジスタのドレイン領域のうちのゲート絶縁膜に覆われていない部分と、金属とによって構成される。たとえば特開２００９−８８３２６号公報（特許文献３）によれば、ＳＢＤは、ＭＯＳＦＥＴの２つのセルの間に形成される。
特開２００９−１９４１２７号公報 特開２００３−２２９５７０号公報 特開２００９−８８３２６号公報
特開２００９−１９４１２７号公報は、半導体装置におけるＳＢＤ領域の配置を具体的に開示していない。一般に、半導体装置は半導体チップの形態で実現される。ＳＢＤ領域とＤＭＯＳＦＥＴ領域との両方を半導体装置に配置することにより、半導体チップの面積が増大するという問題が発生する。
さらに、ＤＭＯＳＦＥＴ領域とは異なる領域（たとえばＤＭＯＳＦＥＴ領域の外周部付近）に、ＤＭＯＳＦＥＴの耐圧を確保するための領域が配置されていることも考えられる。このような場合には、ＤＭＯＳＦＥＴの耐圧への影響をできるだけ小さくなるようにＳＢＤを配置する必要がある。しかしながら特開２００９−１９４１２７号公報は、ＤＭＯＳＦＥＴ領域とＳＢＤ領域との境界付近の構造を開示していない。このため、特開２００９−１９４１２７号公報は、上記のような問題を考慮することの必要性も開示していない。
一方、特開２００３−２２９５７０号公報によれば、ＳＢＤがトランジスタセルに一体化される。このため、トランジスタセルのサイズが大きくなる。特開２００３−２２９５７０号公報によれば、複数のトランジスタセルの間にＳＢＤが配置される。このため、複数のトランジスタセル同士の間隔が大きくなる。これらの構成によれば、ＭＯＳＦＥＴの活性領域、すなわちＭＯＳＦＥＴにおいて電流を流すことに寄与する領域の面積が減少する。言い換えると、ある大きさの電流を流すために必要な半導体チップの面積が増加する。
本発明の目的は、活性領域の減少および耐圧の低下を避けつつトランジスタ素子とショットキーバリアダイオードとを集積化することが可能な炭化珪素半導体装置を提供することである。
本発明の一局面に係る炭化珪素半導体装置は、第１の主面と、第１の主面に対して反対側に位置する第２の主面とを有する炭化珪素層を備える。炭化珪素層は、第１の導電型を有し、炭化珪素層の第１の主面を規定するドリフト層と、ドリフト層に設けられて、第１の導電型とは異なる第２の導電型を有し、トランジスタ素子が配置される素子領域の外周部を規定する第１の領域と、ドリフト層において第１の領域の外側に配置され、第２の導電型を有し、第１の領域と電気的に接続される第２の領域とを含む。第１の領域には、ドリフト層を露出させる、少なくとも１つの開口部が設けられる。炭化珪素半導体装置は、開口部に配置されてドリフト層とショットキー接合されたショットキー電極をさらに備える。
本発明によれば、活性領域の減少および耐圧の低下を避けつつトランジスタ素子とショットキーバリアダイオードとを集積化することが可能な炭化珪素半導体装置を提供することができる。
本発明の第１の実施の形態に係る炭化珪素半導体装置１の構成を概略的に示す平面図である。 図１に示した炭化珪素半導体装置１のうちの領域２の部分拡大図である。 図２のＩＩＩ−ＩＩＩ線に沿った一部断面図である。 図２のＩＶ−ＩＶ線に沿った一部断面図である。 開口部３０ａの配置を示すための炭化珪素層１０の概略平面図である。 開口部３０ａを示すためのボディ領域１３ａの部分拡大図である。 第１の実施の形態に係る炭化珪素半導体装置１の等価回路図である。 この実施の形態に係る炭化珪素半導体装置１によって構成されたインバータ回路の一例を示した回路図である。 本発明の第２の実施の形態に係る炭化珪素半導体装置１Ａの構成を概略的に示す平面図である。 図９に示した炭化珪素半導体装置１Ａの内の領域２Ａの部分拡大図である。 図１０のＸＩ−ＸＩ線に沿った一部断面図である。 第２の実施の形態に係る炭化珪素半導体装置１Ａに逆バイアス電圧が印加された状態を模式的に示した断面図である。 本発明の第３の実施の形態に係る炭化珪素半導体装置１Ｂの構成を概略的に示す平面図である。 図１３のＸＩＶ−ＸＩＶ線に沿った一部断面図である。 第３の実施の形態に係る炭化珪素半導体装置１Ｂの他の構成を示す断面図である。
[本願発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。
（１）本発明の実施形態に係る炭化珪素半導体装置（１，１Ａ，１Ｂ）は、第１の主面（１０ａ）と、第１の主面（１０ａ）に対して反対側に位置する第２の主面（１０ｂ）とを有する炭化珪素層（１０）を備える。炭化珪素層（１０）は、第１の導電型を有し、炭化珪素層（１０）の第１の主面（１０ａ）を規定するドリフト層（１２）と、ドリフト層（１２）に設けられて、第１の導電型とは異なる第２の導電型を有し、トランジスタ素子（７）が配置される素子領域（ＣＬ）の外周部を規定する第１の領域（１３ａ）と、ドリフト層（１２）において第１の領域（１３ａ）の外側に配置され、第２の導電型を有し、第１の領域（１３ａ）と電気的に接続される第２の領域（２１）とを含む。第１の領域（１３ａ）には、ドリフト層（１２）を露出させる、少なくとも１つの開口部（３０ａ）が設けられる。炭化珪素半導体装置（１，１Ａ，１Ｂ）は、開口部（３０ａ）に配置されてドリフト層（１２）とショットキー接合されたショットキー電極（２５）をさらに備える。
上記の構成によれば、活性領域の減少および耐圧の低下を避けつつトランジスタ素子とショットキーバリアダイオードとを集積化することが可能な炭化珪素半導体装置を提供することができる。ショットキーバリアダイオードは、素子領域の外周部（第１の領域）に形成される。したがって、素子領域の内部にはトランジスタ素子を高密度に配置することができる。これにより、活性領域、すなわち炭化珪素半導体装置に電流を流すために必要な領域の面積が減少することを避けることができる。さらに、第１の領域の外側には、第１の領域と電気的に接続される第２の領域が形成される。この第２の領域は、炭化珪素半導体装置の耐圧を確保するための終端領域として機能し得る。第１の領域にショットキーバリアダイオードが形成されることにより、第２の領域にショットキーバリアダイオードを形成しなくてもよくなる。これにより、炭化珪素半導体装置の耐圧への影響を回避することが可能となる。
なお、「電気的に接続される」との用語は、直接的な接続だけでなく、導電体を介した間接的な接続を含む。互いに電気的に接続された２つの要素の電位は、必ずしも等しくなくてもよい。
（２）好ましくは、ショットキー電極（２５）は、ドリフト層（１２）と第１の領域（１３ａ）との両方にショットキー接合される。
この構成によれば、ショットキー電極が第１の領域にもショットキー接合されているので、ショットキー電極が第１の領域に対して直接的にキャリアを注入および引き抜くことができる。したがって、より確実に耐圧を確保することができる。
ドリフト層と第１の領域との間に空乏層が存在する場合、ショットキー電極から第１の領域に対してキャリアを注入することで、空乏層をより速やかに縮小することができる。なお、この明細書では、空乏層の縮小を「空乏化の解除」とも呼ぶ。
一方、ドリフト層と第１の領域との間に逆バイアス電圧を印加する場合、ショットキー電極からキャリアを引き抜くことにより、空乏層をより速やかに広げることができる。これにより、耐圧を確保することができる。
（３）好ましくは、炭化珪素半導体装置（１，１Ａ，１Ｂ）は、第１の領域（１３ａ）に配置されて、第１の導電型を有する第３の領域（１４）と、第１の領域（１３ａ）に配置されて、第２の導電型を有する第４の領域（１８）と、第３の領域（１４）、第４の領域（１８）およびショットキー電極（２５）に電気的に接続されるパッド電極（６５）とをさらに備える。
この構成によれば、１つの半導体チップの中に、トランジスタとフリーホイールダイオードとを集積化することができる。これにより、インバータ回路のような、トランジスタとフリーホイールダイオードとを含む回路を、より小型かつ簡素な構成で実現することができる。
（４）好ましくは、少なくとも１つの開口部（３０ａ）は、間隔（ａ１）によって互いに分離された、複数の開口部である。複数の開口部は、素子領域（ＣＬ）において外周部に沿って配置される。
この構成によれば、活性領域、すなわち炭化珪素半導体装置に電流を流すために必要な領域の面積が減少することを避けることができる。さらに、複数の開口部を、互いに間隔を設けて配置することにより、複数の開口部よりも内側の領域と、複数の開口部よりも外側の領域とが分断されることを防ぐことができる。したがって、これら２つの領域の一方（たとえば複数の開口部よりも外側の領域）の電位が浮遊電位になることを防ぐことができる。
（５）好ましくは、複数の開口部の間の間隔の長さ（ａ１）は、一定である。
この構成によれば、複数の開口部よりも内側の領域と複数の開口部よりも外側の領域とが分断されることを防ぐことができる。
（６）好ましくは、開口部（３０ａ）は、第１の領域（１３ａ）を貫通してドリフト層（１２）に達する溝である。ショットキー電極（２５）は、溝を覆うように配置される。
この構成によれば、炭化珪素層とショットキー接合されるショットキー電極の面積を大きくすることができる。したがって、ショットキー電極を通じて、より多くのキャリアを注入および引き抜くことができる。
（７）好ましくは、炭化珪素半導体装置（１，１Ａ，１Ｂ）は、第２の導電型を有し、平面視において第１および第２の領域（１３ａ，２１）を囲むように、ドリフト層（１２）に配置されるガードリング領域（２２）をさらに備える。
この構成によれば、炭化珪素半導体装置の耐圧をより向上させることができる。 なお、「平面視」とは、第１の主面の法線方向に沿って第１の主面（あるいは第２の主面）を見ることに相当する。
（８）好ましくは、第１の導電型は、ｎ型であり、第２の導電型は、ｐ型である。
この構成によれば、炭化珪素半導体装置の製造しやすさを向上することができる。
[本願発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る炭化珪素半導体装置１の構成を概略的に示す平面図である。図１を参照して、本発明の一実施形態に係る炭化珪素半導体装置１は、素子領域ＣＬと、終端領域ＴＭとを有する。素子領域ＣＬには、複数のトランジスタ素子(図１に示さず）が配置される。終端領域ＴＭは、素子領域ＣＬの外側に配置される。さらにこの実施の形態では、終端領域ＴＭは、素子領域ＣＬを囲む。
図２は、図１に示した炭化珪素半導体装置１の領域２の部分拡大図である。領域２は、素子領域ＣＬおよび終端領域ＴＭの両方にまたがる領域である。図３は、図２のＩＩＩ−ＩＩＩ線に沿った一部断面図である。図４は、図２のＩＶ−ＩＶ線に沿った一部断面図である。
図２、図３および図４を参照して、炭化珪素半導体装置１は、炭化珪素層１０と、絶縁膜１５と、ゲート絶縁膜１５ａと、ソース電極１６と、ゲート電極２７と、ショットキー電極２５と、層間絶縁膜７０と、ゲートランナ６６と、ドレイン電極２０と、裏面保護電極５０と、を有する。
炭化珪素層１０は、第１の主面１０ａと、第２の主面１０ｂとを有する。第２の主面１０ｂは、第１の主面１０ａに対して反対側に位置する。
炭化珪素層１０は、ｎ+基板１１と、ドリフト層１２とを有する。ｎ+基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。ｎ+基板１１は、高濃度の不純物（ドナー）を含む。ｎ+基板１１に含まれる不純物の濃度は、たとえば１．０×１０18ｃｍ-3程度である。不純物の種類は、たとえばＮ（窒素）である。
ドリフト層１２は、ｎ+基板１１の上に配置される。ドリフト層１２は、たとえばエピタキシャル成長によって形成された層である。ドリフト層１２は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。ドリフト層１２の表面は、炭化珪素層１０の第１の主面１０ａを規定する。
ドリフト層１２における不純物濃度は、ｎ+基板１１における不純物濃度よりも低い。たとえばドリフト層１２に含まれる不純物濃度は７．５×１０15ｃｍ-3程度である。ドリフト層１２の厚みは、たとえば１０μｍ程度以上３５μｍ程度以下である。ドリフト層１２に含まれる不純物は、たとえば窒素である。
素子領域ＣＬは、トランジスタ素子７が配置される領域である。この実施の形態において、トランジスタ素子７は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
ドリフト層１２には、ボディ領域１３ａ，１３ｂが形成される。ボディ領域１３ａ，１３ｂは、ＭＯＳＦＥＴのボディ領域を実現する。ボディ領域１３ａ，１３ｂの導電型は、ｎ型とは異なるｐ型である。
ボディ領域１３ａは、素子領域ＣＬの外周部を規定する領域である。ボディ領域１３ｂは、素子領域ＣＬにおいて、ボディ領域１３ａよりも内側に配置される。
ボディ領域１３ａ，１３ｂの深部における不純物濃度は１×１０18ｃｍ-3程度である。ボディ領域１３ａ，１３ｂの厚みは、たとえば０．５μｍ程度以上１．０μｍ程度以下である。
ソース領域１４は、ｎ型を有する領域であり、ボディ領域１３ａ，１３ｂに配置される。ソース領域１４に含まれる不純物の濃度は、ドリフト層１２に含まれる不純物の濃度よりも高い。ソース領域１４は、たとえばＰ（リン）などの不純物を、たとえば１×１０20ｃｍ-3程度の濃度で含んでいる。
ｐ+領域１８は、ｐ型を有する領域であり、ボディ領域１３ａ，１３ｂに配置される。ｐ+領域１８はソース領域１４と接するように配置される。ｐ+領域１８に含まれる不純物の濃度は、ボディ領域１３ａ，１３ｂに含まれる不純物の濃度よりも高い。ｐ+領域１８は、たとえばアルミニウムやホウ素などの不純物を、たとえば１×１０20ｃｍ-3程度の濃度で含んでいる。
ゲート絶縁膜１５ａは、ボディ領域１３ａに形成されるチャネル領域ＣＨと対向する位置に設けられる。ゲート絶縁膜１５ａは、炭化珪素層１０の第１の主面１０ａにおいて、ボディ領域１３ａ，１３ｂ、ソース領域１４およびドリフト層１２に接する。
ゲート絶縁膜１５ａは、たとえば二酸化珪素からなる。ゲート絶縁膜１５ａの厚み（第１の主面１０ａの法線方向に沿ったゲート絶縁膜１５ａの寸法）は、たとえば５０ｎｍ程度である。
ゲート電極２７は、ゲート絶縁膜１５ａ上に配置される。ゲート電極２７は、２つのトランジスタ素子７の一方のソース領域１４上から他方のソース領域１４上にまで延在するように、ドリフト層１２、ソース領域１４およびボディ領域１３ａ，１３ｂと対向する。ゲート電極２７は、たとえば不純物が添加されたポリシリコン、あるいはアルミニウムなどの導電体からなっている。
ソース電極１６は、ソース領域１４およびｐ+領域１８に接触することにより、ソース領域１４およびｐ+領域１８に電気的に接続される。好ましくは、ソース電極１６は、ニッケルおよびシリコンを有する材料からなる。ソース電極１６は、チタン、アルミニウムおよびシリコンを有する材料からなっていてもよい。好ましくは、ソース電極１６はソース領域１４およびｐ+領域１８とオーミック接合している。
絶縁膜１５は、炭化珪素層１０の第１の主面１０ａを覆う。絶縁膜１５は、ゲート絶縁膜１５ａと同時に形成される。
層間絶縁膜７０は、絶縁膜１５およびゲート絶縁膜１５ａの上に配置される。層間絶縁膜７０は、たとえば二酸化珪素からなる。
ソースパッド電極６５は、層間絶縁膜７０上に配置される。ソースパッド電極６５は、層間絶縁膜７０に形成されたコンタクトホールを通じてソース電極１６に接触する。これにより、ソースパッド電極６５は、ソース領域１４およびｐ+領域１８に電気的に接続される。ソースパッド電極６５はたとえばアルミニウムからなる。
ドレイン電極２０は、炭化珪素層１０の第２の主面１０ｂに接触する。これにより、ドレイン電極２０はｎ+基板１１と電気的に接続されている。ドレイン電極２０は、たとえば上記ソース電極１６と同様の構成を有していてもよい。あるいは、ドレイン電極２０は、たとえばニッケルなど、ｎ+基板１１とオーミック接合可能な他の材料からなっていてもよい。
裏面保護電極５０は、ドレイン電極２０に接して配置される。裏面保護電極５０は、たとえばチタン、ニッケル、銀、あるいはそれらの合金からなる。
図４に示されるように、ボディ領域１３ａには、開口部３０ａが設けられる。開口部３０ａは、ドリフト層１２を、炭化珪素層の第１の主面１０ａに露出させる。すなわち、開口部３０ａの下の領域の導電型はｎ型である。
ショットキー電極２５は、開口部３０ａを通して、ドリフト層１２にショットキー接合される。ショットキー電極２５および炭化珪素層１０とにより、ショットキーバリアダイオード（ＳＢＤ）がボディ領域１３ａに形成される。ショットキー電極２５の材料は、ドリフト層１２との間でショットキー接合を達成できる金属であれば特に限定されない。ショットキー電極２５の材料は、たとえば、チタン（Ｔｉ）、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）などである。
さらに、ショットキー電極２５は、層間絶縁膜７０に形成されたコンタクトホールを通じてソースパッド電極６５に接触する。これにより、ＭＯＳＦＥＴのソースとＳＢＤのアノードとが電気的に接続される。一方、ＳＢＤのカソード電極は、ＭＯＳＦＥＴのドレイン電極２０と共通である。
ゲートランナ６６およびゲートパッド電極５９（図１参照）は、ゲート電極２７上に配置される。ゲートランナ６６およびゲートパッド電極５９は導体により形成される。ゲートランナ６６は、ゲート電極２７に電気的に接続されるとともにゲートパッド電極５９に電気的に接続される。
終端領域ＴＭは、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域２１、およびガードリング領域２２を含む。ＪＴＥ領域２１およびガードリング領域２２の各々は、導電型としてｐ型を有する。ＪＴＥ領域２１およびガードリング領域２２の各々に含まれる不純物の濃度は、ボディ領域１３ａ，１３ｂの不純物濃度よりも低い。
ＪＴＥ領域２１は、ボディ領域１３ａの外側に配置される。この実施の形態では、ＪＴＥ領域２１がボディ領域１３ａに接触する。これによりＪＴＥ領域２１は、ボディ領域１３ａに電気的に接続される。ただし、ＪＴＥ領域２１とボディ領域１３ａとの間に別のｐ型領域が配置され、ＪＴＥ領域２１とボディ領域１３ａとが、そのｐ型領域によって電気的に接続されてもよい。
ガードリング領域２２は、ＪＴＥ領域２１の外側に配置される。ガードリング領域２２は、ＪＴＥ領域２１と離間して設けられている。図１に示されるように、ガードリング領域２２は、平面視において、ボディ領域１３ａ（第１の領域）およびＪＴＥ領域２１（第２の領域）を囲むようにドリフト層１２に配置される。ガードリング領域２２によって、炭化珪素半導体装置１の耐圧をより向上させることができる。
ガードリング領域２２の数は、単数でもよく複数でもよい。さらに、図示しないものの、終端領域ＴＭは、ガードリング領域２２の外周側に、ｎ型を有するフィールドストップ領域（図示せず）を有していてもよい。
この実施の形態によれば、ガードリング領域２２は、炭化珪素層１０の第１の主面１０ａから離間して設けられている。すなわち炭化珪素層１０の第１の主面１０ａとガードリング領域２２との間には、ｎ型の領域が配置される。しかしガードリング領域２２の上端が、炭化珪素層１０の第１の主面１０ａに一致していてもよい。
図５は、開口部３０ａの配置を示すための炭化珪素層１０の概略平面図である。図５を参照して、複数の開口部３０ａは、素子領域ＣＬにおいて、外周部（ボディ領域１３ａ）に沿って配置される。複数の開口部３０ａを、連続的な領域である開口領域３０によって示す。開口領域３０、すなわち複数の開口部３０ａは、ボディ領域１３ａよりも内側の部分を囲むように配置される。
図６は、開口部３０ａを示すためのボディ領域１３ａの部分拡大図である。図６を参照して、複数の開口部３０ａは、一定の距離ａ１によって互いに分離される。
このような構成により、活性領域、すなわち炭化珪素半導体装置に電流を流すために必要な領域の面積が減少することを避けることができる。さらに、複数の開口部よりも内側の領域と、複数の開口部よりも外側の領域とが分断されることを防ぐことができる。
開口部３０ａにおいてドリフト層１２が露出する。言い換えると開口部３０ａの直下の領域は、ｎ型の領域である。このため、連続的な（言い換えると切れ目のない）１つの開口部をボディ領域１３ａに形成すると、ボディ領域１３ａは、開口部よりも内側の領域と、開口部よりも外側の領域とに分断される。開口部よりも内側の領域には、ソース電極１６およびソースパッド電極６５によって電位が与えられる。一方、開口部よりも外側の領域の電位は、浮遊電位になる。複数の開口部を間隔を設けて配置することで、これら２つの領域が電気的に接続される。したがって、開口部よりも外側の領域の電位が浮遊電位になることを防ぐことができる。
複数の開口部３０ａは、たとえば以下の方法によって形成することができる。まず、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、炭化珪素層１０の第１の主面１０ａ上に、二酸化珪素からなる酸化膜が形成される。そして、酸化膜の上にフォトレジストが塗布される。露光および現像によって、開口パターンを有するフォトレジスト膜が形成される。この開口パターンは、ボディ領域１３ａ，１３ｂに対応する。ただし、開口部３０ａが形成される領域にはフォトレジスト膜が残存している。
当該レジスト膜をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；反応性イオンエッチング）により酸化膜が部分的に除去される。これにより、ボディ領域１３ａ，１３ｂに対応する開口パターンから酸化膜が除去される。ただし、開口部３０ａを形成するための領域には酸化膜が残存する。
次に、イオン注入工程が実施される。イオン注入工程では、炭化珪素層１０の第１の主面１０ａに対して、たとえばアルミニウムなどのイオンが注入される。ボディ領域１３ａ，１３ｂに対応する開口パターンには、イオンが注入される。ただし、開口部３０ａに対応する領域にはイオンが注入されない。この結果、開口部３０ａは、ドリフト層１２を露出させる。
図７は、第１の実施の形態に係る炭化珪素半導体装置１の等価回路図である。図７を参照して、炭化珪素半導体装置１は、ＭＯＳトランジスタＭ１と、ショットキーバリアダイオードＤ１とを有する。
ＭＯＳトランジスタＭ１は、集積化されたトランジスタ素子７を表わしている。ＭＯＳトランジスタＭ１のドレイン電極と、ショットキーバリアダイオードＤ１のカソード電極とは電気的に接続される。ＭＯＳトランジスタＭ１のドレイン電極と、ショットキーバリアダイオードＤ１のカソード電極とは、ドレイン電極２０によって実現される。
ＭＯＳトランジスタＭ１のソース電極と、ショットキーバリアダイオードＤ１のアノード電極とは電気的に接続される。ＭＯＳトランジスタＭ１のソース電極は図３および図４に示すソース電極１６（およびソースパッド電極６５）によって実現される。一方、ショットキーバリアダイオードＤ１のアノード電極は、ショットキー電極２５によって実現される。このショットキー電極２５は、ソース電極１６およびソースパッド電極６５を通じてＭＯＳＦＥＴのソースに電気的に接続される。
図８は、この実施の形態に係る炭化珪素半導体装置１によって構成されたインバータ回路の一例を示した回路図である。図８を参照して、インバータ回路１０１はたとえば単相インバータである。インバータ回路１０１は、正極端子５および負極端子６を介して、直流電源８の正極および負極にそれぞれ接続される。インバータ回路１０１は、直流電源８から供給される直流電力を単相交流に変換する。単相負荷９Ａは、誘導性負荷であり、たとえば単相モータである。ただし単相負荷９Ａの種類は特に限定されるものではない。
インバータ回路１０１は、炭化珪素半導体装置１−１〜１−４を含む。炭化珪素半導体装置１−１〜１−４の各々の構成は、図７に示される構成と同じである。したがって炭化珪素半導体装置１−１〜１−４の各々を、この実施の形態に係る炭化珪素半導体装置１によって実現することができる。
炭化珪素半導体装置１−１，１−２は、正極端子５と負極端子６との間に直列に接続される。同じく、炭化珪素半導体装置１−３，１−４は、正極端子５と負極端子６との間に直列に接続される。
なお、インバータ回路１０１は、三相インバータでもよい。この場合、正極端子５と負極端子６との間に直列に接続される２つの炭化珪素半導体装置を、図８に示す構成に追加すればよい。
インダクタンス成分を含む負荷、すなわち誘導性負荷をスイッチングする際に、サージ電流のような大電流が発生しうる。このサージ電流により、ＭＯＳトランジスタが損傷する可能性がある。ＭＯＳトランジスタの損傷を回避するために、フリーホイールダイオードがＭＯＳトランジスタに逆並列に接続される。
多くの例では、フリーホイールダイオードは、ＭＯＳトランジスタとは別のチップ、あるいはディスクリート素子によって実現される。一方、この実施の形態では、ＭＯＳトランジスタとＳＢＤとが１つの半導体チップに集積化されている。したがって、インバータ回路を、より小型かつ簡素な構成で実現することができる。したがって、コスト面で優れたシステムを構築することが可能になる。
素子領域ＣＬの内部にＳＢＤを配置すると、素子領域ＣＬに配置されるトランジスタ素子の数が減少する。すなわち、炭化珪素半導体装置の活性領域の面積が減少する。この実施の形態によれば、素子領域ＣＬの外周を規定するボディ領域１３ａにＳＢＤが形成される。言い換えると、ボディ領域１３ａよりも内側にはＳＢＤは配置されていない。ＳＢＤよりも内側に、すべてのトランジスタ素子が配置されているので、活性領域の減少を避けることができる。
さらに、ＪＴＥ領域２１およびガードリング領域２２は、炭化珪素半導体装置１の耐圧を確保するための終端領域ＴＭとして機能し得る。この実施の形態では、ボディ領域１３ａにショットキー電極２５が配置される。これにより、ボディ領域１３ａにＳＢＤが形成される。言い換えると終端領域ＴＭにはショットキーバリアダイオードは形成されていない。これにより、炭化珪素半導体装置の耐圧への影響を回避することが可能となる。
さらにこの実施の形態によれば、ボディ領域１３ａに複数の開口部３０ａが形成されるとともに、複数の開口部３０ａの各々において、ショットキー電極２５がドリフト層１２にショットキー接合される。これにより、十分なサイズを有するＳＢＤを実現することができるので、ＳＢＤにより多くの電流を流すことができる。
＜第２の実施の形態＞
図９は、本発明の第２の実施の形態に係る炭化珪素半導体装置１Ａの構成を概略的に示す平面図である。図１および図９を参照して、炭化珪素半導体装置１Ａの構成は、基本的には、第１の実施の形態に係る炭化珪素半導体装置１と同様である。ショットキー電極の配置の点において、第２の実施の形態に係る炭化珪素半導体装置１Ａは、第１の実施の形態に係る炭化珪素半導体装置１と相違する。以下、この点について詳細に説明する。
図１０は、図９に示した炭化珪素半導体装置１Ａの内の領域２Ａの部分拡大図である。領域２Ａは、素子領域ＣＬおよび終端領域ＴＭの両方にまたがる領域である。図１１は、図１０のＸＩ−ＸＩ線に沿った一部断面図である。
図１０および図１１を参照して、ショットキー電極２５は、ドリフト層１２とボディ領域１３ａとの両方を覆うように配置される。言い換えると、平面視において、開口部３０ａは、ショットキー電極２５によって塞がれている。
ショットキー電極２５の端部２５ａは、ボディ領域１３ａに被さっている。したがって、ショットキー電極２５は、ボディ領域１３ａおよびドリフト層１２の両方にショットキー接合される。
なお、第２の実施の形態における開口部３０ａの配置は、第１の実施の形態における開口部３０ａの配置と同様である。すなわち、図５に示されるように、ボディ領域１３ａには、ボディ領域１３ａよりも内側の領域（言い換えると、素子領域ＣＬの内部）を囲むように、開口領域３０が配置される。また、図６に示されるように、複数の開口部３０ａは、一定の距離ａ１によって互いに分離される。
第２の実施の形態によれば、第１の実施の形態と同様の効果を達成することができる。特に、第２の実施の形態によれば、ショットキー電極２５がドリフト層１２だけでなくボディ領域１３ａにもショットキー接合されている。
この構成により、炭化珪素半導体装置１Ａのスイッチング特性を改善することができる。これにより、炭化珪素半導体装置１Ａの耐圧をより高めることができる。この効果について、図面を参照して更に詳細に説明する。
図１２は、第２の実施の形態に係る炭化珪素半導体装置１Ａに逆バイアス電圧が印加された状態を模式的に示した断面図である。図１２を参照して、ＭＯＳＦＥＴ（トランジスタ素子７）がオフの状態において、ドレイン電極２０の電位がソースパッド電極６５の電位よりも高くなるようにドレイン電極２０とソースパッド電極６５との間に電圧が印加される。このような状態は、図８に示すインバータ回路１０１の動作中に発生しうる。この場合、ドリフト層１２とボディ領域１３ａとの境界面（接合部）から空乏層４０が広がる。さらに、ボディ領域１３ａとＪＴＥ領域２１とが電気的に接続されているため、ドリフト層１２とＪＴＥ領域２１との境界面（接合部）から空乏層４０が広がる。さらに、ガードリング領域２２が空乏化される。これにより空乏層４０は終端領域ＴＭ側に延びている。
ＭＯＳＦＥＴのスイッチング速度が速くなると、ｐ型領域に対して正孔を十分に出し入れすることができない可能性がある。このために、ｐｎ接合の空乏化と空乏化の解除との間での円滑な切換えが難しくなる可能性がある。このような場合には、ＭＯＳＦＥＴのスイッチング速度を遅くしなければならない。
この実施の形態では、ショットキー電極２５がドリフト層１２だけでなくボディ領域１３ａにもショットキー接合されている。したがって、ボディ領域１３ａおよびＪＴＥ領域２１に対するキャリアの注入および引抜きを円滑に（より高速に）行なうことができる。これにより、トランジスタ素子７のスイッチング速度の向上を図ることができる。さらに、トランジスタ素子７の耐圧を向上させることもできる。
具体的には、ＳＢＤに順方向電流が流れる場合には、ショットキー電極２５の電位がドレイン電極２０の電位よりも高くなる。この場合には、ドレイン電極２０から注入された電子がショットキー電極２５へと移動可能である。これによりドリフト層１２側に形成された空乏層４０を短時間で縮小（解除）することができる。一方、ショットキー電極２５から、ボディ領域１３ａおよびＪＴＥ領域２１に正孔が注入されることで、ボディ領域１３ａおよびＪＴＥ領域２１の空乏化を短時間で解除できる。
ボディ領域１３ａは、素子領域ＣＬの外側に向かって延在している。さらに、正孔は電子に比べて移動度が小さい。このため、ソース電極１６からの正孔の注入のみではボディ領域１３ａおよびＪＴＥ領域２１の両方の空乏化を解除することは難しい。
この問題を解決するために、ボディ領域１３ａの不純物濃度を高くすることが考えられる。しかし、ボディ領域１３ａおよびＪＴＥ領域２１側に空乏層が広がりにくくなるために、トランジスタ素子７の耐圧が低下する可能性がある。また、炭化珪素半導体では、ｐ型領域の表面に酸化膜によって絶縁膜を形成する場合、ｐ型領域の不純物濃度が高くなるほど、その酸化膜の信頼性が低下しやすい。
この実施の形態によれば、ショットキー電極２５から正孔が注入されることで、ボディ領域１３ａの不純物濃度を高くしなくても、ボディ領域１３ａの部分およびＪＴＥ領域２１に形成された空乏層４０を短時間で解除することができる。
一方、ＳＢＤおよびＭＯＳＦＥＴに逆バイアスが印加される場合には、ショットキー電極２５の電位がドレイン電極２０の電位よりも低くなる。この場合には、ドレイン電極２０によって、ドリフト層１２から電子が引き抜かれる。一方、ソースパッド電極６５およびショットキー電極２５によって、ボディ領域１３ａおよびＪＴＥ領域２１から正孔が引き抜かれる。
この場合にも、ショットキー電極２５がソース電極１６よりも外側に配置されることにより、ショットキー電極２５よりも外側のボディ領域１３ａの部分およびＪＴＥ領域２１から正孔をより早く引き抜くことができる。したがって、空乏層４０をより早く広げることができる。空乏層４０をできるだけ早く広げることによって、空乏層４０に印加される電界の強度を下げることができる。したがって炭化珪素半導体装置１（ＭＯＳＦＥＴ）の耐圧を向上させることができる。
このように、第２の実施の形態によれば、ショットキー電極２５の端部２５ａにより、ボディ領域１３ａに対して直接的に正孔を注入および引抜くことができる。したがって、炭化珪素半導体装置（ＭＯＳＦＥＴ）のスイッチング特性をより高めることができる。さらに、より確実に炭化珪素半導体装置の耐圧を確保することができる。
＜第３の実施の形態＞
図１３は、本発明の第３の実施の形態に係る炭化珪素半導体装置１Ｂの構成を概略的に示す平面図である。図１および図１３を参照して、炭化珪素半導体装置１Ｂの構成は、基本的には、第１の実施の形態に係る炭化珪素半導体装置１と同様である。ＳＢＤの断面形状の点において第３の実施の形態に係る炭化珪素半導体装置１Ｂは、第１の実施の形態に係る炭化珪素半導体装置１と相違する。以下、この点について詳細に説明する。
図１４は、図１３のＸＩＶ−ＸＩＶ線に沿った一部断面図である。図１４を参照して、開口部３０ａは、側壁面ＳＷおよび底面ＢＴを有する溝（トレンチ）である。
側壁面ＳＷは、炭化珪素層１０の主面１０ｂに近づくように、炭化珪素層１０の主面１０ａに対して傾斜した面である。言い換えると、対向する２つの側壁面ＳＷは、炭化珪素層１０の第１の主面１０ａに向かってテーパ状に拡がっている。
側壁面ＳＷは、たとえば｛０００−１｝面に対して５０度以上８０度以下傾斜した面である。より具体的には、側壁面ＳＷは、巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有し得る。なお、「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。
このような開口部３０ａは、たとえば熱エッチングにより形成することができる。本明細書において「熱エッチング」とは、エッチングされる対象を高温下でエッチングガスにさらすことによって行なわれるエッチング処理であり、物理的エッチング作用を実質的に有しない処理である。熱エッチングのプロセスガスは、ハロゲン元素を含有する。より好ましくは、ハロゲン元素は塩素またはフッ素である。具体的には、プロセスガスとして、Ｃｌ2、ＢＣｌ3、ＣＦ4、およびＳＦ6の少なくともいずれかを含有するプロセスガスを用いることができ、特にＣｌ2を好適に用いることができる。
またプロセスガスは、さらに酸素ガスを含有することが好ましい。またプロセスガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスであり得る。
熱エッチングの熱処理温度は、好ましくは７００℃以上１２００℃以下である。この温度の下限は、より好ましくは８００℃、さらに好ましくは９００℃である。これによりエッチング速度を十分実用的な値とすることができる。またこの温度の上限は、より好ましくは１１００℃、さらに好ましくは１０００℃である。熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば７０μｍ／時程度になる。
側壁面ＳＷは、炭化珪素層１０の第１の主面１０ａから、ボディ領域１３ａを貫通してドリフト層１２に達する。底面ＢＴは、ドリフト層１２に形成された面である。言い換えるとボディ領域１３ａとドリフト層１２との接合面は、側壁面ＳＷと交わっている。底面ＢＴは、ドリフト層１２を露出させる。
ショットキー電極２５は、溝の内周面を覆うように配置される。したがって、ショットキー電極２５は、ボディ領域１３ａおよびドリフト層１２の両方にまたがるように配置される。すなわちショットキー電極２５は、ボディ領域１３およびドリフト領域１２の両方にショットキー接合される。なお、図１５に示されるように、開口部３０ａは、ショットキー電極２５によって埋められていてもよい。
第３の実施の形態によれば、第１の実施の形態および第２の実施の形態と同様の効果を達成することができる。特に、第３の実施の形態によれば、炭化珪素層１０（ボディ領域１３ａおよびドリフト層１２）にショットキー接合されるショットキー電極２５の面積を大きくすることができる。したがって、ショットキー電極を通じて、より多くのキャリアを注入および引き抜くことができる。
ＳＢＤに順方向に電流を流す場合において、より多くのキャリア（電子）をショットキー電極２５からドリフト層１２に注入することができる。これにより、ドリフト層１２における空乏化を速やかに解除することも可能になる。
ＳＢＤおよびトランジスタ素子７に逆バイアスが印加される場合には、ショットキー電極２５によって、ボディ領域１３ａおよびＪＴＥ領域２１からより多くの正孔を引き抜くことができる。これにより、空乏層４０をより速く広げることができる。
図１５は、第３の実施の形態に係る炭化珪素半導体装置１Ｂの他の構成を示す断面図である。図１５に示されるように、開口部３０ａから底面ＢＴが省略されてもよい。すなわち、開口部３０ａの断面形状がＶ字形状でもよい。このような構成によれば、開口部３０ａの寸法を小さくすることができる。この構成によれば、側壁面ＳＷがドリフト層１２を露出させる面となる。
なお、複数の開口部３０ａは、ボディ領域１３ａよりも内側の領域を二重に囲むように配置されてもよい。ＳＢＤに流す電流の大きさ等の要因によって、開口部３０ａのサイズ、あるいは個数等を変更することができる。
また、上記の実施の形態では、開口部３０ａの形状は、矩形である。しかし、開口部３０ａの形状は特に限定されるものではない。たとえば開口部３０ａのコーナーが丸みを有していてもよい。あるいは開口部３０ａの形状は、たとえば六角形、円等でもよい。
また、開口部３０ａの個数は、単数でもよい。この場合、開口部３０ａより内側のｐ型領域と開口部３０ａより外側のｐ型領域とが電気的に分離されるのを防ぐために、開口部３０ａが閉じていなければよい。
また、上記実施の形態では、炭化珪素半導体装置に配置されるトランジスタとしてＭＯＳＦＥＴを例示した。しかしながら、この実施の形態にかかる炭化珪素半導体装置に配置されるトランジスタ素子は、ドリフト層およびボディ領域を有していればよい。たとえばトランジスタ素子は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
また、上記実施の形態では、炭化珪素層１０は、ｎ+基板１１と、ｎ型のドリフト層１２とを有する。炭化珪素層１０は、全体として、ｎ型の炭化珪素の層である。つまり、上記実施の形態では、炭化珪素層１０の導電型である第１の導電型はｎ型であり、ボディ領域１３ａおよびＪＴＥ領域２１の導電型である第２の導電型はｐ型である。ｐ型の領域をｎ型の炭化珪素層に形成することによって、炭化珪素半導体装置の製造しやすさを向上することができる。しかしながら第１導電型がｐ型であり、かつ第２導電型がｎ型であってもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１，１Ａ，１Ｂ 炭化珪素半導体装置、２，２Ａ 領域、５ 正極端子、６ 負極端子、７ トランジスタ素子、８ 直流電源、９Ａ 単相負荷、１０ 炭化珪素層、１０ａ 第１の主面（炭化珪素層）、１０ｂ 第２の主面（炭化珪素層）、１１ ｎ+基板、１２ ドリフト層、１３ａ，１３ｂ ボディ領域、１４ ソース領域、１５ 絶縁膜、１５ａ ゲート絶縁膜、１６ ソース電極、１８ ｐ+領域、２０ ドレイン電極、２１ ＪＴＥ領域、２２ ガードリング領域、２５ ショットキー電極、２５ａ 端部（ショットキー電極）、２７ ゲート電極、３０ 開口領域、３０ａ 開口部、４０ 空乏層、５０ 裏面保護電極、５９ ゲートパッド電極、６５ ソースパッド電極、６６ ゲートランナ、７０ 層間絶縁膜、１０１ インバータ回路、ＢＴ 底面、ＣＨ チャネル領域、ＣＬ 素子領域、Ｄ１ ショットキーバリアダイオード、Ｍ１ ＭＯＳトランジスタ、ＳＷ 側壁面、ＴＭ 終端領域、ａ１ 距離。

Claims (8)

  1. 炭化珪素半導体装置であって、
    第１の主面と、前記第１の主面に対して反対側に位置する第２の主面とを有する炭化珪素層と、
    前記第１の主面を覆う絶縁膜とを備え、
    前記炭化珪素層は、
    第１の導電型を有し、前記炭化珪素層の前記第１の主面を規定するドリフト層と、
    前記ドリフト層に設けられて、前記第１の導電型とは異なる第２の導電型を有し、トランジスタ素子が配置される素子領域の外周部を規定する第１の領域と、
    平面視において、前記ドリフト層において前記第１の領域の外側に配置され、前記第２の導電型を有し、前記第１の領域と電気的に接続される第２の領域とを含み、
    前記第１の領域の前記トランジスタ素子が形成されていない領域、かつ、前記絶縁膜で覆われていない領域に、前記ドリフト層を露出させる少なくとも１つの開口部が設けられ、
    前記炭化珪素半導体装置は、
    前記開口部に配置されて前記ドリフト層とショットキー接合されたショットキー電極をさらに備える、炭化珪素半導体装置。
  2. 前記ショットキー電極は、前記ドリフト層と前記第１の領域との両方にショットキー接合される、請求項１に記載の炭化珪素半導体装置。
  3. 前記炭化珪素半導体装置は、
    前記第１の領域に配置されて、前記第１の導電型を有する第３の領域と、
    前記第１の領域に配置されて、前記第２の導電型を有する第４の領域と、
    前記第３の領域、前記第４の領域および前記ショットキー電極に電気的に接続されるパッド電極とをさらに備える、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記少なくとも１つの開口部は、間隔によって互いに分離された、複数の開口部であり、
    前記複数の開口部は、前記素子領域において、前記外周部に沿って配置される、請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記複数の開口部の間の前記間隔の長さは、一定である、請求項４に記載の炭化珪素半導体装置。
  6. 炭化珪素半導体装置であって、
    第１の主面と、前記第１の主面に対して反対側に位置する第２の主面とを有する炭化珪素層と、
    前記第１の主面を覆う絶縁膜とを備え、
    前記炭化珪素層は、
    第１の導電型を有し、前記炭化珪素層の前記第１の主面を規定するドリフト層と、
    前記ドリフト層に設けられて、前記第１の導電型とは異なる第２の導電型を有し、トランジスタ素子が配置される素子領域の外周部を規定する第１の領域と、
    平面視において、前記ドリフト層において前記第１の領域の外側に配置され、前記第２の導電型を有し、前記第１の領域と電気的に接続される第２の領域とを含み、
    前記第１の領域の前記トランジスタ素子が形成されていない領域、かつ、前記絶縁膜で覆われていない領域に、前記第１の領域を貫通して前記ドリフト層に達する溝が形成され、
    前記炭化珪素半導体装置は、
    前記溝の内周面を覆うように配置されて前記ドリフト層とショットキー接合されたショットキー電極をさらに備える、炭化珪素半導体装置。
  7. 前記炭化珪素半導体装置は、
    前記第２の導電型を有し、平面視において前記第１および第２の領域を囲むように、前記ドリフト層に配置されるガードリング領域をさらに備える、請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記第１の導電型は、ｎ型であり、
    前記第２の導電型は、ｐ型である、請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置。
JP2013189573A 2013-09-12 2013-09-12 炭化珪素半導体装置 Active JP6244762B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013189573A JP6244762B2 (ja) 2013-09-12 2013-09-12 炭化珪素半導体装置
PCT/JP2014/069796 WO2015037347A1 (ja) 2013-09-12 2014-07-28 炭化珪素半導体装置
US15/021,230 US9691859B2 (en) 2013-09-12 2014-07-28 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189573A JP6244762B2 (ja) 2013-09-12 2013-09-12 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2015056542A JP2015056542A (ja) 2015-03-23
JP6244762B2 true JP6244762B2 (ja) 2017-12-13

Family

ID=52665469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013189573A Active JP6244762B2 (ja) 2013-09-12 2013-09-12 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US9691859B2 (ja)
JP (1) JP6244762B2 (ja)
WO (1) WO2015037347A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015003559T5 (de) 2014-08-01 2017-04-20 Sumitomo Electric Industries, Ltd. Epitaxialer Wafer und Herstellungsverfahren dafür
WO2016031439A1 (ja) * 2014-08-29 2016-03-03 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6584857B2 (ja) 2015-08-11 2019-10-02 株式会社東芝 半導体装置
DE112016006723T5 (de) * 2016-04-11 2018-12-20 Mitsubishi Electric Corporation Halbleitereinrichtung
JP6542174B2 (ja) * 2016-09-21 2019-07-10 株式会社東芝 半導体装置及び半導体装置の制御方法
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112018006456T5 (de) * 2017-12-19 2020-09-03 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitereinheit und Leistungswandler
CN111354794B (zh) * 2018-12-24 2021-11-05 东南大学 功率半导体器件及其制造方法
JP6808766B2 (ja) * 2019-01-11 2021-01-06 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538870B2 (ja) * 1999-09-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3826828B2 (ja) * 2001-11-27 2006-09-27 日産自動車株式会社 炭化珪素半導体を用いた電界効果トランジスタ
JP5428144B2 (ja) 2007-10-01 2014-02-26 富士電機株式会社 半導体装置
JP2009194127A (ja) * 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
JP5396953B2 (ja) * 2009-03-19 2014-01-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5992094B2 (ja) * 2013-04-03 2016-09-14 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US9691859B2 (en) 2017-06-27
JP2015056542A (ja) 2015-03-23
US20160225855A1 (en) 2016-08-04
WO2015037347A1 (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
JP6244762B2 (ja) 炭化珪素半導体装置
JP6244763B2 (ja) 炭化珪素半導体装置
JP5931149B2 (ja) 半導体装置
US9041173B2 (en) Semiconductor device
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP7029710B2 (ja) 半導体装置
JPWO2019069580A1 (ja) 半導体装置
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2016009712A (ja) 炭化珪素半導体装置
JP7383917B2 (ja) 半導体装置および半導体装置の製造方法
JP2024019464A (ja) 半導体装置
JP6293380B1 (ja) 半導体装置
WO2017187856A1 (ja) 半導体装置
JP2015162579A (ja) 半導体装置
JP7476502B2 (ja) 半導体装置
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP7103435B2 (ja) 半導体装置および半導体装置の製造方法
JP7516782B2 (ja) 半導体装置
JP7400487B2 (ja) 半導体装置
JP2021141179A (ja) 半導体装置
JP2024010716A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6244762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250