JP6542174B2 - 半導体装置及び半導体装置の制御方法 - Google Patents

半導体装置及び半導体装置の制御方法 Download PDF

Info

Publication number
JP6542174B2
JP6542174B2 JP2016184626A JP2016184626A JP6542174B2 JP 6542174 B2 JP6542174 B2 JP 6542174B2 JP 2016184626 A JP2016184626 A JP 2016184626A JP 2016184626 A JP2016184626 A JP 2016184626A JP 6542174 B2 JP6542174 B2 JP 6542174B2
Authority
JP
Japan
Prior art keywords
voltage
gate electrode
electrode
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016184626A
Other languages
English (en)
Other versions
JP2018049950A (ja
Inventor
洋志 河野
洋志 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2016184626A priority Critical patent/JP6542174B2/ja
Priority to US15/445,751 priority patent/US10432190B2/en
Publication of JP2018049950A publication Critical patent/JP2018049950A/ja
Application granted granted Critical
Publication of JP6542174B2 publication Critical patent/JP6542174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/20—Modifications for resetting core switching units to a predetermined state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
    • H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0045—Full bridges, determining the direction of the current through the load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Description

本発明の実施形態は、半導体装置及び半導体装置の制御方法に関する。
次世代の半導体デバイス用の材料として炭化珪素が期待されている。炭化珪素はシリコンと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を実現することができる。
炭化珪素を用いた縦型のＭＯＳＦＥＴはボディダイオードを有する。例えば、ＭＯＳＦＥＴは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、ＭＯＳＦＥＴのオフ時であっても、ボディダイオードにより還流電流を流すことが可能となる。
しかし、ボディダイオードにより還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長し、ＭＯＳＦＥＴのオン抵抗が増大するという問題がある。ＭＯＳＦＥＴのオン抵抗の増大は、ＭＯＳＦＥＴの信頼性の低下を招く。
特開２０１５−１７７０９４号公報
本発明が解決しようとする課題は、信頼性の向上を可能とする半導体装置及び半導体装置の制御方法を提供することにある。
実施形態の半導体装置は、第１のソース電極と、第１のドレイン電極と、第１のゲート電極と、少なくとも一部が前記第１のソース電極と前記第１のドレイン電極との間に設けられ、少なくとも一部が前記第１のゲート電極と前記第１のドレイン電極との間に設けられた炭化珪素層と、を有し、前記炭化珪素層中に前記第１のソース電極がアノード、前記第１のドレイン電極がカソードであり、前記第１のゲート電極に印加される電圧により順方向電圧が変調されるダイオードを有し、所定の閾値電圧を有する第１のトランジスタと、第２のソース電極と、前記第１のソース電極に接続される第２のドレイン電極と、第２のゲート電極とを有する第２のトランジスタと、前記第１のゲート電極及び前記第２のゲート電極に印加される電圧を制御するゲート制御装置であって、前記第１のゲート電極及び前記第２のゲート電極に所定のオフ電圧を印加し、前記第１のドレイン電極の電圧と前記第１のソース電極の電圧の差分が減少し続けている状態で前記第１のゲート電極に印加する電圧を上昇させ、前記第１のゲート電極に印加する電圧を前記閾値電圧未満の電圧において電圧の時間変化率が減少に転ずるよう変化させ、前記ダイオードに順方向電流が流れている状態で前記第１のゲート電極に印加する電圧を電圧の時間変化率が上昇に転ずるように変化させた後、前記第１のゲート電極に所定のオン電圧を印加するよう制御するゲート制御装置と、を備える。
第１の実施形態の半導体装置の回路図。 第１の実施形態の第１のトランジスタの模式断面図。 第１の実施形態のボディダイオードの電流−電圧特性を示す図。 比較形態の半導体装置のゲート電圧のタイミングチャート。 比較形態のインバータ回路の電流経路を示す図。 比較形態のインバータ回路の電流経路を示す図。 第１の実施形態の半導体装置のゲート電圧のタイミングチャート。 第１の実施形態のインバータ回路の電流経路を示す図。 第１の実施形態のインバータ回路の電流経路を示す図。 第１の実施形態のインバータ回路の電流経路を示す図。 第２の実施形態の半導体装置の回路図。 第２の実施形態のインバータ回路の制御方法の説明図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。
（第１の実施形態）
本実施形態の半導体装置は、第１のソース電極と、第１のドレイン電極と、第１のゲート電極と、少なくとも一部が第１のソース電極と第１のドレイン電極との間に設けられ、少なくとも一部が第１のゲート電極と第１のドレイン電極との間に設けられた炭化珪素層と、を有し、炭化珪素層中に第１のソース電極がアノード、第１のドレイン電極がカソードであり、第１のゲート電極に印加される電圧により順方向電圧が変調されるダイオードを有し、所定の閾値電圧を有する第１のトランジスタと、第２のソース電極と、第１のソース電極に接続される第２のドレイン電極と、第２のゲート電極とを有する第２のトランジスタと、第１のゲート電極及び第２のゲート電極に印加される電圧を制御するゲート制御装置であって、第１のゲート電極及び第２のゲート電極に所定のオフ電圧を印加し、第１のドレイン電極の電圧と第１のソース電極の電圧の差分が減少し続けている状態で第１のゲート電極に印加する電圧を上昇させ、第１のゲート電極に印加する電圧を閾値電圧未満の電圧において電圧の時間変化率が減少に転ずるよう変化させ、ダイオードに順方向電流が流れている状態で第１のゲート電極に印加する電圧を電圧の時間変化率が上昇に転ずるように変化させた後、第１のゲート電極に所定のオン電圧を印加するよう制御するゲート制御装置と、を備える。
図１は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、単相インバータ回路である。
本実施形態の単層インバータ回路は、第１のトランジスタ１０、第２のトランジスタ２０、第３のトランジスタ３０、第４のトランジスタ４０、ゲート制御装置５０を備える。インバータ回路は、電源６０、及び、誘導性負荷７０に接続される。インバータ回路は、第１のトランジスタ１０、第２のトランジスタ２０、第３のトランジスタ３０、及び、第４のトランジスタ４０をスイッチング素子として用いて、誘導性負荷７０に印加される電圧の方向を制御する。
図２は、本実施形態の第１のトランジスタ１０の模式断面図である。第１のトランジスタ１０は、炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴである。第１のトランジスタ１０は、例えば、ボディ領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
第１のトランジスタ１０は、電子をキャリアとする縦型のｎチャネル型のＭＯＳＦＥＴである。第１のトランジスタ１０は、所定の閾値電圧（Ｖｔｈ１）を有する。
第１のトランジスタ１０は、炭化珪素層１、第１のソース電極１１、第１のドレイン電極１２、第１のゲート電極１３、ゲート絶縁層１９、層間絶縁層２６を備える。
炭化珪素層１内には、ｎ＋型のドレイン領域２７、ｎ−型のドリフト領域２８、ｐ型のボディ領域２９、ｎ＋型のソース領域２４、ｐ＋型のボディコンタクト領域２５を備える。
炭化珪素層１の少なくとも一部は、第１のソース電極１１と第１のドレイン電極１２との間に設けられる。第１の炭化珪素層１の少なくとも一部は、第１のゲート電極１３と第１のドレイン電極１２との間に設けられる。炭化珪素層１は、単結晶のＳｉＣである。炭化珪素層１は、例えば、４Ｈ−ＳｉＣである。
炭化珪素層１は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面を表面、第２の面を裏面とも称する。
第１の面は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
ｎ＋型のドレイン領域２７は、炭化珪素層１の裏面側に設けられる。ｎ−型のドリフト領域２８は、ドレイン領域２７上に設けられる。ドリフト領域２８のｎ型不純物の不純物濃度は、ドレイン領域２７のｎ型不純物の不純物濃度よりも低い。
ボディ領域２９は、ソース電極１１とドリフト領域２８との間に設けられる。ボディ領域２９とゲート絶縁層１９の接する面は、第１のトランジスタ１０のチャネル領域として機能する。
ソース領域２４は、ソース電極１１とボディ領域２９との間に設けられる。ソース領域２４は、ドリフト領域２８と離間している。ソース領域２４のｎ型不純物の不純物濃度は、ドリフト領域２８のｎ型不純物の不純物濃度よりも高い。
ｐ＋型のボディコンタクト領域２５は、ソース電極１１とボディ領域２９との間に設けられる。ボディコンタクト領域２５のｐ型不純物の不純物濃度は、ボディ領域２９のｐ型不純物の不純物濃度よりも高い。
ゲート電極１３は、導電層である。ゲート電極１３は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
ゲート絶縁層１９は、ゲート電極１３とボディ領域２９との間に設けられる。ゲート絶縁層１９は、例えば、酸化シリコンである。
層間絶縁層２６は、ゲート電極１３上に設けられる。層間絶縁層２６は、例えば、酸化シリコンである。
ソース電極１１は、ソース領域２４、及び、ボディコンタクト領域２５に接する。ソース電極１１は、金属を含む。ソース電極１１を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
ドレイン電極１２は、炭化珪素層１の裏面上に設けられる。ドレイン電極１２は、ドレイン領域２７に接する。ドレイン電極１２は、例えば、金属又は金属半導体化合物である。ドレイン電極１２は、例えば、ニッケルシリサイド、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
第１のトランジスタ１０は、第１のボディダイオード１４と第２のボディダイオード１５（ダイオード）を炭化珪素層１中に有する。
第１のボディダイオード１４は、ソース電極１１をアノード、ドレイン電極１２をカソードとする。第１のボディダイオード１４は、ボディ領域２９ａとドリフト領域２８との間のｐｎ接合で形成される。第１のボディダイオード１４の順方向電圧をＶｆ１とする。
第２のボディダイオード１５は、ソース電極１１をアノード、ドレイン電極１２をカソードとする。第２のボディダイオード１５は、ゲート絶縁層１９に接する部分のボディ領域２９ｂとドリフト領域２８との間のｐｎ接合で形成される。第２のボディダイオード１５の順方向電圧をＶｆ２とする。
図３は、本実施形態のボディダイオードの電流−電圧特性を示す図である。第１のトランジスタ１０の第１のゲート電極１３に印加されるゲート電圧（Ｖｇ）を変化させた場合の順方向特性を示す。
図３から明らかなように、ゲート電圧（Ｖｇ）を変化させることにより、ボディダイオードの順方向電圧Ｖｆが変調される。ゲート電圧（Ｖｇ）を高くすることにより、順方向電圧Ｖｆが低下する。この電流−電圧特性は、ボディダイオードが、ゲート電圧により順方向電圧（Ｖｆ２）が変調される第２のボディダイオード１５を含むことで説明できる。
順方向電圧（Ｖｆ２）が変調するのは、ゲート絶縁層１９に接する部分のボディ領域２９ｂの静電ポテンシャルが、ゲート電圧により変調されｐｎ接合の内蔵電位が変調されることによる。一方、ゲート絶縁層１９から離れたボディ領域２９ａの静電ポテンシャルは、ゲート電圧の影響を受けにくい。したがって、第１のボディダイオード１４の順方向電圧（Ｖｆ１）は変調されない。
したがって、例えば、第１のゲート電極１３に正のゲート電圧を印加することにより、第２のボディダイオード１５の順方向電圧（Ｖｆ２）を、第１のボディダイオード１４の順方向電圧（Ｖｆ１）よりも低くすることができる。例えば、第１のボディダイオード１４の順方向電圧（Ｖｆ１）が３Ｖ〜４Ｖであった場合、ゲート電圧の印加により第２のボディダイオード１５の順方向電圧（Ｖｆ２）を、１．５Ｖ〜２Ｖ程度にすることが可能である。
なお、順方向電圧（Ｖｆ２）が変調により低下した第２のボディダイオード１５は、電子電流だけが流れるユニポーラ動作をする。
第２のトランジスタ２０は、第２のソース電極２１、第２のドレイン電極２２、第２のゲート電極２３を備える。第２のドレイン電極２２は、第１のトランジスタ１０の第１のソース電極１１に接続される。
例えば、第２のトランジスタ２０、第３のトランジスタ３０、及び、第４のトランジスタ４０は、第１のトランジスタ１０と同様の構造を備える。
ゲート制御装置５０は、第１のトランジスタ１０、第２のトランジスタ２０、第３のトランジスタ３０、及び、第４のトランジスタ４０のゲート電極に印加するゲート電圧の印加タイミング、電圧値などを制御する。ゲート制御装置５０は、例えば、ゲート駆動回路、及び、ゲート制御信号発生回路を含む。
ゲート制御装置５０は、例えば、ハードウェア又はハードウェアとソフトウェアとの組み合わせである。ゲート制御装置５０は、例えば、ＩＣ（Ｉｎｔｅｇａｒｔｅｄ Ｃｉｒｃｕｉｔ）又は回路基板などである。ゲート制御装置５０は、複数のＩＣ、あるいは、複数のＩＣと回路基板の組み合わせであってもかまわない。
ゲート制御装置５０は、第１のゲート電極１３及び第２のゲート電極２３に所定のオフ電圧を印加する。その後、第１のドレイン電極１２の電圧と第１のソース電極１１の電圧の差分が減少し続けている状態で、第１のゲート電極１３に印加する電圧を上昇させる。そして、第１のトランジスタ１０の閾値電圧（Ｖｔｈ１）の電圧において電圧の時間変化率が減少に転じ、ダイオードに順方向電流が流れている状態で電圧の時間変化率が上昇に転ずるように変化させた後、第１のゲート電極１３にオン電圧を印加する。ゲート制御装置５０は、第１のゲート電極１３及び第２のゲート電極２３に印加する電圧を制御する機能を備える。
誘導性負荷７０は、例えば、モータである。
次に、第１の実施形態のインバータ回路の作用及び効果について説明する。最初に比較のために比較形態のインバータ回路について、説明する。
比較形態のインバータ回路は、ゲート制御装置５０が、第１のドレイン電極１２の電圧と第１のソース電極１１の電圧の差分が減少し続けている状態で、第１のゲート電極１３に印加する電圧を上昇させ、第１のトランジスタ１０の閾値電圧（Ｖｔｈ１）の電圧において電圧の時間変化率が減少に転じ、ダイオードに順方向電流が流れている状態で電圧の時間変化率が上昇に転ずるように第１のゲート電極１３に印加する電圧を変化させる制御を行う機能を備えない。この点で、第１の実施形態のインバータ回路と異なる。
比較形態のインバータ回路の回路構成は図１の回路図と同様である。したがって、以下、図１を参照して比較形態のインバータ回路の制御方法を説明する。
図４は、比較形態の半導体装置のゲート電圧のタイミングチャートである。図４（ａ）は、第１のトランジスタ１０のゲート電極１３とソース電極１１の間に印加されるゲート電圧（Ｖｇｓ１）と時間との関係を示す。図４（ｂ）は、第２のトランジスタ２０のゲート電極２３とソース電極２１の間に印加されるゲート電圧（Ｖｇｓ２）と時間との関係を示す。
図５、図６は、比較形態のインバータ回路の電流経路を示す図である。インバータ回路に流れる電流を点線矢印で示している。
比較形態のインバータ回路では、時間ｔ０から時間ｔ１の間は、第１のトランジスタ１０のゲート電極１３及び第２のトランジスタ２０のゲート電極２３にオフ電圧（Ｖｏｆｆ）が印加される。したがって、第１のトランジスタ１０及び第２のトランジスタ２０はオフ状態にある。オフ電圧（Ｖｏｆｆ）は例えば、−５Ｖ以上０Ｖ以下である。
時間ｔ１から時間ｔ２の間は、第２のトランジスタ２０のゲート電極２３にオン電圧（Ｖｏｎ）が印加される。オン電圧（Ｖｏｎ）は、第２のトランジスタ２０の閾値電圧（Ｖｔｈ２）よりも高い。第２のトランジスタ２０はオン状態にある。オン電圧（Ｖｏｎ）は、例えば、１５Ｖ以上２０Ｖ以下である。時間ｔ１から時間ｔ２の間、第１のトランジスタ１０はオフ状態にある。
図５は、時間ｔ１から時間ｔ２の間にインバータ回路に流れる電流の電流経路を示す。第３のトランジスタ３０、誘導性負荷７０、第２のトランジスタ２０を電流が流れる。
時間ｔ２で、第２のトランジスタ２０のゲート電極２３にオフ電圧（Ｖｏｆｆ）が印加される。したがって、第１のトランジスタ１０及び第２のトランジスタ２０は共にオフ状態になる。時間ｔ２で、第３のトランジスタ３０もオフ状態にする。
時間ｔ２以降、第１のトランジスタ１０のゲート電極１３及び第２のトランジスタ２０のゲート電極２３にオフ電圧（Ｖｏｆｆ）が印加される。したがって、第１のトランジスタ１０及び第２のトランジスタ２０はオフ状態にある。
第１のトランジスタ１０及び第２のトランジスタ２０は共にオフ状態にすることにより、誘導性負荷７０に印加する電圧の方向を逆転させるまでの間にデッドタイムが設けられる。デッドタイムが設けられることにより、第１のトランジスタ１０と第２のトランジスタ２０を貫通電流が流れることを防止する。仮に、貫通電流が流れると大きな電力損失が生ずる。また、インバータ回路が破壊にいたるおそれがある。
時間ｔ２以降、第２のトランジスタ２０のオフ動作に伴いドレイン電極２２の電位が上昇した後、誘導性負荷に起因する負荷電流が流れ、第１のトランジスタ１０のソース電極１１の電位が上昇する。そして、時間ｔ３で第１のトランジスタ１０のソース電極１１とドレイン電極１２との間の電圧が、第１のボディダイオード１４の順方向電圧（Ｖｆ１）に達する。
図６は、時間ｔ３にインバータ回路に流れる電流の電流経路を示す。負荷電流は、第１のボディダイオード１４を流れ、電源６０に回生される。第１のボディダイオード１４を流れる電流は還流電流と称される。
比較形態のインバータ回路の場合、負荷電流は、バイポーラ動作をする第１のボディダイオード１４を流れる。したがって、第１のトランジスタ１０の炭化珪素層１中に、キャリアの再結合エネルギーにより、積層欠陥が成長する。よって、第１のトランジスタ１０のオン抵抗が増大するという問題が生ずる。
比較形態のインバータ回路では、例えば、負荷電流が第１のボディダイオード１４を流れきった後、時間ｔ５で、第１のトランジスタ１０のゲート電極１３にオン電圧（Ｖｏｎ）が印加される。同時に、第４のトランジスタ４０もオン状態にすることにより、第１のトランジスタ１０及び第４のトランジスタ４０を通って誘導性負荷７０に逆方向の電流が流れる。
次に、図１を参照しつつ本実施形態のインバータ回路の制御方法を説明する。本実施形態のインバータ回路の制御方法は、第１のソース電極と、第１のドレイン電極と、第１のゲート電極と、少なくとも一部が第１のソース電極と第１のドレイン電極との間に設けられ、少なくとも一部が第１のゲート電極と第１のドレイン電極との間に設けられた炭化珪素層と、を有し、炭化珪素層中に第１のソース電極がアノード、第１のドレイン電極がカソードであり、第１のゲート電極に印加される電圧により順方向電圧が変調されるダイオードを有し、所定の閾値電圧を有する第１のトランジスタと、第２のソース電極と、第１のソース電極に接続される第２のドレイン電極と、第２のゲート電極を有する第２のトランジスタと、を制御する制御方法であって、第１のゲート電極及び第２のゲート電極に所定のオフ電圧を印加し、第１のドレイン電極の電圧と第１のソース電極の電圧の差分が減少し続けている状態で第１のゲート電極に印加する電圧を上昇させ、第１のゲート電極に印加する電圧を閾値電圧未満の電圧において電圧の時間変化率が減少に転ずるよう変化させ、ダイオードに順方向電流が流れている状態で第１のゲート電極に印加する電圧を電圧の時間変化率が上昇に転ずるように変化させた後、第１のゲート電極に所定のオン電圧を印加する。
図７は、本実施形態の半導体装置のゲート電圧のタイミングチャートである。図７（ａ）は、第１のトランジスタ１０のゲート電極１３とソース電極１１の間に印加されるゲート電圧（Ｖｇｓ１）と時間との関係を示す。図７（ｂ）は、第２のトランジスタ２０のゲート電極２３とソース電極２１の間に印加されるゲート電圧（Ｖｇｓ２）と時間との関係を示す。
図８、図９、図１０は、本実施形態のインバータ回路の電流経路を示す図である。インバータ回路に流れる電流を点線矢印で示している。
本実施形態のインバータ回路では、時間ｔ０から時間ｔ１の間は、第１のトランジスタ１０のゲート電極１３及び第２のトランジスタ２０のゲート電極２３にオフ電圧（Ｖｏｆｆ）が印加される。したがって、第１のトランジスタ１０及び第２のトランジスタ２０はオフ状態にある。オフ電圧（Ｖｏｆｆ）は例えば、−５Ｖ以上０Ｖ以下である。
時間ｔ１から時間ｔ２の間は、第２のトランジスタ２０のゲート電極２３にオン電圧（Ｖｏｎ）が印加される。オン電圧（Ｖｏｎ）は、第２のトランジスタ２０の閾値電圧（Ｖｔｈ２）よりも高い。第２のトランジスタ２０はオン状態にある。オン電圧（Ｖｏｎ）は、例えば、１５Ｖ以上２０Ｖ以下である。時間ｔ１から時間ｔ２の間、第１のトランジスタ１０はオフ状態にある。
図８は、時間ｔ１から時間ｔ２の間にインバータ回路に流れる電流の電流経路を示す。第３のトランジスタ３０、誘導性負荷７０、第２のトランジスタ２０を電流が流れる。
時間ｔ２で、第２のトランジスタ２０のゲート電極２３にオフ電圧（Ｖｏｆｆ）が印加される。したがって、第１のトランジスタ１０及び第２のトランジスタ２０は共にオフ状態になる。時間ｔ２で、第３のトランジスタ３０もオフ状態となる。
第１のトランジスタ１０及び第２のトランジスタ２０は共にオフ状態にすることにより、誘導性負荷７０に印加する電圧の方向を逆転させるまでの間にデッドタイムが設けられる。
時間ｔ２以降、第２のトランジスタ２０のオフ動作に伴いドレイン電極２２の電位が上昇した後、誘導性負荷に起因する負荷電流が流れ、第１のトランジスタ１０のソース電極１１の電位が上昇する。言い換えれば、第１のドレイン電極１２の電圧と第１のソース電極１１の電圧の差分（Ｖｄｓ）が減少し続ける。
第１のトランジスタ１０のソース電極１１とドレイン電極１２との間の電圧が、第１のボディダイオード１４の順方向電圧Ｖｆ１に達する前に、時間ｔ３にて、第１のトランジスタ１０のゲート電極１３に中間電圧（Ｖｍ）を印加する。
中間電圧（Ｖｍ）は、第１のトランジスタ１０の閾値電圧（Ｖｔｈ１）未満の電圧である。例えば、時間ｔ３から時間ｔ５の間、第１のトランジスタ１０のゲート電極１３に中間電圧（Ｖｍ）が印加される。時間ｔ３から時間ｔ５の間、第１のトランジスタ１０のゲート電極１３には、略一定の中間電圧（Ｖｍ）が印加される。
第１のトランジスタ１０の閾値電圧（Ｖｔｈ１）は、例えば、２．５Ｖ以上３Ｖ以下である。中間電圧（Ｖｍ）は、例えば、０Ｖ以上２Ｖ以下である。第１のトランジスタ１０のゲート電極１３に中間電圧（Ｖｍ）が印加されることにより、第２のボディダイオード１５の順方向電圧（Ｖｆ２）が変調され、低下する。第２のボディダイオード１５の順方向電圧Ｖｆ２は、第１のボディダイオード１４の順方向電圧（Ｖｆ１）よりも小さくなる。
時間ｔ２以降、誘導性負荷７０に起因する負荷電流が流れ、第１のトランジスタ１０のソース電極１１の電位が上昇する。そして、時間ｔ４で第１のトランジスタ１０のソース電極１１とドレイン電極１２との間の電圧が、第２のボディダイオード１５の順方向電圧（Ｖｆ２）に達する。
図９は、時間ｔ４にインバータ回路に流れる電流の電流経路を示す。負荷電流は、第２のボディダイオード１５を流れ、電源６０に回生される。負荷電流は、ユニポーラ動作をする第２のボディダイオード１５を流れる。したがって、第１のトランジスタ１０の炭化珪素層１中に、積層欠陥が成長することはない。よって、第１のトランジスタ１０のオン抵抗の増大が抑制される。
本実施形態では、時間ｔ２から時間ｔ３の所定の時間、第１のトランジスタ１０のゲート電極１３にはオフ電圧が印加される。所定の時間が経過する間に、第１のドレイン電極１２の電圧と第１のソース電極１１の電圧の差分（Ｖｄｓ）が減少する。このため、時間ｔ２で中間電圧（Ｖｍ）を印加する場合に比較して、誤動作による貫通電流の発生を抑制できる。
時間ｔ５にて、第１のトランジスタ１０のゲート電極１３にオン電圧（Ｖｏｎ）が印加される。誘導性負荷７０に起因する負荷電流が流れ続けている状態で、ゲート電極１３にオン電圧（Ｖｏｎ）を印加する。第２のボディダイオード１５に順方向電流が流れ続けている状態で、ゲート電極１３にオン電圧（Ｖｏｎ）を印加する。
オン電圧（Ｖｏｎ）は、第１のトランジスタ１０の閾値電圧（Ｖｔｈ１）よりも高い。時間ｔ５以降、第１のトランジスタ１０はオン状態にある。オン電圧（Ｖｏｎ）は、例えば、１５Ｖ以上２０Ｖ以下である。
時間ｔ２から時間ｔ５の第１のトランジスタ１０のゲート電極１３に印加される電圧の変化は以下のようにも表現できる。第１のドレイン電極１２の電圧と第１のソース電極１１の電圧の差分（Ｖｄｓ）が減少し続けている状態で、第１のトランジスタ１０のゲート電極１３を上昇させる。そして、第１のトランジスタ１０の閾値電圧（Ｖｔｈ１）未満の電圧において電圧の時間変化率が減少に転ずる第１の点（図７中のＰ１）及び電圧の時間変化率が上昇に転ずる第２の点（図７中のＰ２）を有するように第１のゲート電極１３に印加する電圧を変化させる。その後、第１のゲート電極１３に所定のオン電圧（Ｖｏｎ）を印加する。
図１０は、時間ｔ５以降にインバータ回路に流れる電流の電流経路を示す。負荷電流は、オン状態にある第１のトランジスタ１０のチャネルを流れ、電源６０に回生される。負荷電流は、ユニポーラ動作をする第１のトランジスタ１０を流れる。したがって、第１のトランジスタ１０の炭化珪素層１中に、積層欠陥が成長することはない。よって、第１のトランジスタ１０のオン抵抗の増大が抑制される。
また、時間ｔ５以降、第２のボディダイオード１５にかえてオン抵抗の低い第１のトランジスタ１０に負荷電流を流すことにより電力損失を低減することが可能となる。また、負荷電流の回生に要する時間が短縮されインバータ回路の高速化が実現される。
例えば、時間ｔ５では、第４のトランジスタ４０もオン状態にする。負荷電流が第１のトランジスタ１０を流れきった後、第１のトランジスタ１０及び第４のトランジスタ４０を通って誘導性負荷７０に逆方向の電流が流れる。
以上、本実施形態によれば、炭化珪素層中の積層欠陥の成長を抑制し、信頼性の向上を可能とするインバータ回路が実現される。また、インバータ回路の誤動作により、貫通電流が流れることが抑制される。
（第２の実施形態）
本実施形態の半導体装置は、第１のドレイン電極の電圧と第１のソース電極の電圧の差分をモニタするモニタ回路を、更に備え、モニタ回路のモニタ結果に基づき、ゲート制御装置が第１のゲート電極に印加する電圧を上昇させる点で第１の実施形態と異なっている。第１の実施形態と重複する内容については記述を省略する。
図１１は、本実施形態の半導体装置の回路図である。本実施形態の半導体装置は、単相インバータ回路である。
本実施形態の単層インバータ回路は、第１のトランジスタ１０、第２のトランジスタ２０、第３のトランジスタ３０、第４のトランジスタ４０、ゲート制御装置５０、モニタ回路８０を備える。インバータ回路は、電源６０、及び、誘導性負荷７０に接続される。インバータ回路は、第１のトランジスタ１０、第２のトランジスタ２０、第３のトランジスタ３０、及び、第４のトランジスタ４０をスイッチング素子として用いて、誘導性負荷７０に印加される電圧の方向を制御する。
モニタ回路８０は、第１のドレイン電極１２の電圧と第１のソース電極１１の電圧の差分（Ｖｄｓ）をモニタする。モニタ回路８０は、例えば、ハードウェア又はハードウェアとソフトウェアとの組み合わせである。モニタ回路８０は、例えば、ＩＣ又は回路基板などである。複数のＩＣ、あるいは、複数のＩＣと回路基板の組み合わせであってもかまわない。
本実施形態のインバータ回路の制御方法は、モニタ回路８０を用いて、図７の時間ｔ３のタイミングを決定すること以外は、第１の実施形態と同様である。
図１２は、本実施形態のインバータ回路の制御方法の説明図である。横軸が時間、縦軸は第１のドレイン電極１２の電圧と第１のソース電極１１の電圧の差分（Ｖｄｓ）である。時間ｔ２、ｔ３、ｔ４、ｔ５は、図７の時間ｔ２、ｔ３、ｔ４、ｔ５に対応する。
時間ｔ２で、第２のトランジスタ２０のゲート電極２３にオフ電圧（Ｖｏｆｆ）が印加される。したがって、第１のトランジスタ１０及び第２のトランジスタ２０は共にオフ状態になる。
時間ｔ２以降、誘導性負荷に起因する負荷電流が流れ、第１のトランジスタ１０のソース電極１１の電位が上昇する。したがって、電圧の差分（Ｖｄｓ）は、時間ｔ２以降減少を続ける。電圧の差分（Ｖｄｓ）の初期値は、電源６０の電源電圧（Ｖｃｃ）から第２のトランジスタ２０のオン電圧（Ｖｃｈ）引いた電圧（Ｖｃｃ−Ｖｃ）である。
モニタ回路８０により差分（Ｖｄｓ）をモニタし、例えば、差分（Ｖｄｓ）が、差分（Ｖｄｓ）の初期値の１０％になった後に、第１のゲート電極１３に印加する電圧を上昇させる。例えば、図１２に示すように、差分（Ｖｄｓ）が０Ｖ以上、かつ、差分（Ｖｄｓ）の初期値の１０％以下の電圧の範囲で、第１のゲート電極１３に印加する電圧を上昇させる。例えば、差分（Ｖｄｓ）が、差分（Ｖｄｓ）の初期値の１０％になった時点で、第１のゲート電極１３に印加する電圧を上昇させる。
本実施形態のインバータ回路では、差分（Ｖｄｓ）の絶対値が第２のボディダイオード１５の順方向電圧（Ｖｆ２）に達するまでは、第２のボディダイオード１５に電流は流れない。第２のボディダイオード１５の順方向電圧（Ｖｆ２）は第１のゲート電極１３に印加される電圧で変調される。
したがって、第２のボディダイオード１５に還流電流を流す観点からは、差分（Ｖｄｓ）の絶対値が、変調後に想定される第２のボディダイオード１５の順方向電圧（Ｖｆ２）に達する時間（図１２中のｔ４）までは、第１のゲート電極１３に中間電圧（Ｖｍ）を印加する必要はない。
第２のボディダイオード１５の変調後の順方向電圧（Ｖｆ２）は、少なくとも正の値である。したがって、少なくとも、差分（Ｖｄｓ）が０以上の場合は、第２のボディダイオード１５に電流は流れない。よって、第２のボディダイオード１５に還流電流を流す観点からは、差分（Ｖｄｓ）が０以上の領域で、第１のゲート電極１３に中間電圧（Ｖｍ）を印加する必要はない。
一方、差分（Ｖｄｓ）の電圧が高い状態で、第１のゲート電極１３に中間電圧（Ｖｍ）を印加すると、第１のドレイン電極１２と第１のソース電極１１の間にリーク電流が流れ、電力損失が大きくなるおそれがある。また、インバータ回路の誤動作により、貫通電流が流れるおそれがある。
本実施形態によれば、第１のドレイン電極１２の電圧と第１のソース電極１１の間に印加される電圧が十分低下してから、第１のゲート電極１３に中間電圧（Ｖｍ）を印加する。したがって、第１のドレイン電極１２の電圧と第１のソース電極１１の間のリーク電流が抑制される。また、インバータ回路の誤動作により、貫通電流が流れることが抑制される。よって、安定してリーク電流の抑制、貫通電流の抑制が実現できる。
更に、本実施形態によれば、モニタ回路８０により差分（Ｖｄｓ）のモニタ結果が、ゲート制御装置５０にフィードバックされる。したがって、ゲート電極１３に電圧を印加させるタイミングの精度が向上する。よって、精度良くリーク電流の抑制、貫通電流の抑制が実現できる。
以上、本実施形態によれば、第１の実施形態同様、炭化珪素層中の積層欠陥の成長を抑制し、信頼性の向上を可能とするインバータ回路が実現される。更に、安定して精度良くリーク電流の抑制、貫通電流の抑制が実現できるインバータ回路が提供される。
第１及び第２の実施形態では、ＳｉＣの結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣを用いたトランジスタに適用することも可能である。また、炭化珪素層１の表面に（０００１）面以外の面を適用することも可能である。
第１及び第２の実施形態では、ｎチャネル型のＭＯＳＦＥＴを例に説明したが、ｐチャネル型のＭＯＳＦＥＴを適用することも可能である。
第１及び第２の実施形態では、単相インバータ回路を例に説明したが、チョッパー回路、三相インバータ回路などその他の回路にも本発明を適用することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 炭化珪素層
１０ 第１のトランジスタ
１１ 第１のソース電極
１２ 第１のドレイン電極
１３ 第１のゲート電極
１５ 第２のボディダイオード（ダイオード）
２０ 第２のトランジスタ
２１ 第２のソース電極
２２ 第２のドレイン電極
２３ 第３のゲート電極
５０ ゲート制御装置
８０ モニタ回路

Claims (5)

  1. 第１のソース電極と、第１のドレイン電極と、第１のゲート電極と、少なくとも一部が前記第１のソース電極と前記第１のドレイン電極との間に設けられ、少なくとも一部が前記第１のゲート電極と前記第１のドレイン電極との間に設けられた炭化珪素層と、を有し、前記炭化珪素層中に前記第１のソース電極がアノード、前記第１のドレイン電極がカソードであり、前記第１のゲート電極に印加される電圧により順方向電圧が変調されるダイオードを有し、所定の閾値電圧を有する第１のトランジスタと、
    第２のソース電極と、前記第１のソース電極に接続される第２のドレイン電極と、第２のゲート電極とを有する第２のトランジスタと、
    前記第１のゲート電極及び前記第２のゲート電極に印加される電圧を制御するゲート制御装置であって、前記第１のゲート電極及び前記第２のゲート電極に所定のオフ電圧を印加し、前記第１のドレイン電極の電圧と前記第１のソース電極の電圧の差分が減少し続けている状態で前記第１のゲート電極に印加する電圧を上昇させ、前記第１のゲート電極に印加する電圧を前記閾値電圧未満の電圧において電圧の時間変化率が減少に転ずるよう変化させ、前記ダイオードに順方向電流が流れている状態で前記第１のゲート電極に印加する電圧を電圧の時間変化率が上昇に転ずるように変化させた後、前記第１のゲート電極に所定のオン電圧を印加するよう制御するゲート制御装置と、
    を備える半導体装置。
  2. 前記第１のドレイン電極の電圧と前記第１のソース電極の電圧の差分をモニタするモニタ回路を、更に備え、前記モニタ回路のモニタ結果に基づき、前記ゲート制御装置が前記第１のゲート電極に印加する電圧を上昇させる請求項１記載の半導体装置。
  3. 前記差分が、前記差分の初期値の１０％になった後に、前記第１のゲート電極に印加する電圧を上昇させる請求項１又は請求項２記載の半導体装置。
  4. 前記第１のゲート電極に印加する電圧を電圧の時間変化率が減少に転ずるよう変化させた後、電圧の時間変化率が上昇に転ずるように変化させるまでの間、前記第１のゲート電極に印加する電圧を略一定にする請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 第１のソース電極と、第１のドレイン電極と、第１のゲート電極と、少なくとも一部が前記第１のソース電極と前記第１のドレイン電極との間に設けられ、少なくとも一部が前記第１のゲート電極と前記第１のドレイン電極との間に設けられた炭化珪素層と、を有し、前記炭化珪素層中に前記第１のソース電極がアノード、前記第１のドレイン電極がカソードであり、前記第１のゲート電極に印加される電圧により順方向電圧が変調されるダイオードを有し、所定の閾値電圧を有する第１のトランジスタと、
    第２のソース電極と、前記第１のソース電極に接続される第２のドレイン電極と、第２のゲート電極を有する第２のトランジスタと、を制御する制御方法であって、
    前記第１のゲート電極及び前記第２のゲート電極に所定のオフ電圧を印加し、前記第１のドレイン電極の電圧と前記第１のソース電極の電圧の差分が減少し続けている状態で前記第１のゲート電極に印加する電圧を上昇させ、前記第１のゲート電極に印加する電圧を前記閾値電圧未満の電圧において電圧の時間変化率が減少に転ずるよう変化させ、前記ダイオードに順方向電流が流れている状態で前記第１のゲート電極に印加する電圧を電圧の時間変化率が上昇に転ずるように変化させた後、前記第１のゲート電極に所定のオン電圧を印加する半導体装置の制御方法。
JP2016184626A 2016-09-21 2016-09-21 半導体装置及び半導体装置の制御方法 Active JP6542174B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016184626A JP6542174B2 (ja) 2016-09-21 2016-09-21 半導体装置及び半導体装置の制御方法
US15/445,751 US10432190B2 (en) 2016-09-21 2017-02-28 Semiconductor device and method for controlling semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016184626A JP6542174B2 (ja) 2016-09-21 2016-09-21 半導体装置及び半導体装置の制御方法

Publications (2)

Publication Number Publication Date
JP2018049950A JP2018049950A (ja) 2018-03-29
JP6542174B2 true JP6542174B2 (ja) 2019-07-10

Family

ID=61621424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016184626A Active JP6542174B2 (ja) 2016-09-21 2016-09-21 半導体装置及び半導体装置の制御方法

Country Status (2)

Country Link
US (1) US10432190B2 (ja)
JP (1) JP6542174B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
JP7293749B2 (ja) * 2019-03-14 2023-06-20 富士電機株式会社 炭化珪素半導体装置の選別方法
US10819351B1 (en) * 2019-05-28 2020-10-27 Texas Instruments Incorporated Gate driver circuit with a closed loop overdrive generator
JP7251412B2 (ja) * 2019-08-30 2023-04-04 株式会社デンソー 通信装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
JP5277579B2 (ja) 2007-07-25 2013-08-28 日産自動車株式会社 半導体装置
JP4240140B1 (ja) * 2007-09-10 2009-03-18 トヨタ自動車株式会社 給電装置とその駆動方法
JP5454146B2 (ja) * 2008-02-14 2014-03-26 トヨタ自動車株式会社 逆導通半導体素子の駆動方法と半導体装置及び給電装置
JP5844956B2 (ja) * 2009-03-05 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置
US8410489B2 (en) * 2009-04-30 2013-04-02 Panasonic Corporation Semiconductor element, semiconductor device, and power converter
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
CN103733500B (zh) * 2011-09-30 2016-04-06 株式会社日立制作所 半导体驱动电路及使用其的电力转换装置
US8582334B2 (en) * 2011-10-03 2013-11-12 Panasonic Corporation Semiconductor device, power converter and method for controlling the power converter
JP5763026B2 (ja) * 2012-09-24 2015-08-12 株式会社東芝 半導体装置
JP6244762B2 (ja) * 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
JP2015176889A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置
JP2015177094A (ja) 2014-03-17 2015-10-05 株式会社東芝 半導体装置
JP6268038B2 (ja) 2014-05-23 2018-01-24 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置

Also Published As

Publication number Publication date
JP2018049950A (ja) 2018-03-29
US10432190B2 (en) 2019-10-01
US20180083615A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
Brunt et al. 22 kV, 1 cm 2, 4H-SiC n-IGBTs with improved conductivity modulation
US8299737B2 (en) Motor driving circuit
JP4955128B2 (ja) 半導体素子、半導体装置および電力変換器
US8582334B2 (en) Semiconductor device, power converter and method for controlling the power converter
JP6542174B2 (ja) 半導体装置及び半導体装置の制御方法
JP6649183B2 (ja) 半導体装置
JP2006158185A (ja) 電力用半導体装置
KR20150000816A (ko) 반도체 장치
JP2011029386A (ja) 半導体装置および電子機器
US8017996B2 (en) Semiconductor device, and energy transmission device using the same
US10886909B2 (en) Electric assembly including an insulated gate bipolar transistor device and a wide-bandgap transistor device
US9018633B2 (en) Semiconductor device
US11043943B2 (en) Switching of paralleled reverse conducting IGBT and wide bandgap switch
JP4965754B2 (ja) 半導体素子
JP2012104856A (ja) 半導体素子、半導体装置および電力変換器
JP2007082351A (ja) 電力変換装置
US9349853B2 (en) Semiconductor transistor device
CN109216461B (zh) 集成肖特基二极管的u型源槽vdmosfet器件
JP4918626B2 (ja) 半導体素子、半導体装置および電力変換器
Friedrichs SiC based power semiconductor in applications-aspects and prospects
US20160013300A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
JP6329054B2 (ja) スイッチング回路
JP2005175063A (ja) 半導体装置とそれを利用したレベルシフト回路
US11955543B2 (en) Semiconductor device
JP7098927B2 (ja) 炭化珪素ｍｏｓｆｅｔインバータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180830

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190612

R150 Certificate of patent or registration of utility model

Ref document number: 6542174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150