JP2015076592A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015076592A
JP2015076592A JP2013213969A JP2013213969A JP2015076592A JP 2015076592 A JP2015076592 A JP 2015076592A JP 2013213969 A JP2013213969 A JP 2013213969A JP 2013213969 A JP2013213969 A JP 2013213969A JP 2015076592 A JP2015076592 A JP 2015076592A
Authority
JP
Japan
Prior art keywords
type region
conductivity type
region
silicon carbide
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013213969A
Other languages
English (en)
Inventor
増田　健良
Takeyoshi Masuda
健良 増田
和田　圭司
Keiji Wada
圭司 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013213969A priority Critical patent/JP2015076592A/ja
Publication of JP2015076592A publication Critical patent/JP2015076592A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

【課題】オフ時におけるリーク電流を効果的に抑制可能な炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】炭化珪素半導体装置１は、炭化珪素基板１０と、第１の電極２０と、第２の電極２とを備えている。第１の電極２０は、第２の主面１０ｂに接する。炭化珪素基板１０は、第１導電型領域１７と、第１の第２導電型領域３と、第１導電型領域１７によって第１の第２導電型領域３から隔てられる第２の第２導電型領域１３とを含む。平面視において、第１の第２導電型領域３は、第２の第２導電型領域１３と部分的に重なっている。第２の電極２は、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１の第２導電型領域３と接し、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１において第１導電型領域１７および第２の第２導電型領域１３と接する。
【選択図】図１

Description

この発明は、炭化珪素半導体装置およびその製造方法に関するものであり、特に、オフ時におけるリーク電流を効果的に抑制可能な炭化珪素半導体装置およびその製造方法に関するものである。
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）およびＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
特開２０１３−１４０８２４号公報（特許文献１）には、ｎ型炭化珪素からなる半導体層の表面にＳＢＤトレンチが形成され、ＳＢＤトレンチの底面および側面にｐ型炭化珪素層が形成されたＳＢＤが記載されている。当該ＳＢＤによれば、半導体層の表面にトレンチを形成することにより、半導体層の表面における電界強度を弱めることにより、逆方向リーク電流の発生を低減することができるとされている。
特開２０１３−１４０８２４号公報
上記ＳＢＤによれば、隣り合うＳＢＤトレンチの各々の側面に接してｐ型炭化珪素層が形成されている。ＳＢＤに対して逆方向電圧が印加される際に、対向する２つのｐ型炭化珪素層の各々から空乏層が横方向に広がり、リーク電流がカソード電極からアノード電極に流れることを抑制している。しかしながら、上記ＳＢＤではオフ時におけるリーク電流を十分に抑制することが困難であった。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、オフ時におけるリーク電流を効果的に抑制可能な炭化珪素半導体装置およびその製造方法を提供することである。
本発明に係る炭化珪素半導体装置は、炭化珪素基板と、第１の電極と、第２の電極とを備えている。炭化珪素基板は、第１の主面と、第１の主面と反対の第２の主面とを有する。第１の電極は、第２の主面に接する。炭化珪素基板の第１の主面において、第１の主面と連接する第１の側壁部と、第１の側壁部と連接する第１の底部とからなる第１のトレンチが形成されている。炭化珪素基板は、第１のトレンチの第１の側壁部と接し、第２の主面を形成し、かつ第１導電型を有する第１導電型領域と、第１のトレンチの第１の底部および第１導電型領域と接し、かつ第１導電型とは異なる第２導電型を有する第１の第２導電型領域と、第１導電型領域によって第１の第２導電型領域から隔てられ、第１のトレンチの第１の側壁部と接し、かつ第２導電型を有する第２の第２導電型領域とを含む。平面視において、第１の第２導電型領域は、第２の第２導電型領域と部分的に重なっている。第２の電極は、第１のトレンチの第１の底部において第１の第２導電型領域と接し、かつ第１のトレンチの第１の側壁部において第１導電型領域および第２の第２導電型領域と接する。
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面と、第１の主面と反対の第２の主面とを有する炭化珪素基板が準備される。第２の主面に接する第１の電極が形成される。炭化珪素基板の第１の主面において、第１の主面と連接する第１の側壁部と、第１の側壁部と連接する第１の底部とからなる第１のトレンチが形成されている。炭化珪素基板は、第１のトレンチの第１の側壁部と接し、第２の主面を形成し、かつ第１導電型を有する第１導電型領域と、第１のトレンチの第１の底部および第１導電型領域と接し、かつ第１導電型とは異なる第２導電型を有する第１の第２導電型領域と、第１導電型領域によって第１の第２導電型領域から隔てられ、第１のトレンチの第１の側壁部と接し、かつ第２導電型を有する第２の第２導電型領域とを含む。平面視において、第１の第２導電型領域は、第２の第２導電型領域と部分的に重なっている。第１のトレンチの第１の底部において第１の第２導電型領域と接し、かつ第１のトレンチの第１の側壁部において第１導電型領域および第２の第２導電型領域と接する第２の電極が形成される。
本発明によれば、オフ時におけるリーク電流を効果的に抑制可能な炭化珪素半導体装置およびその製造方法を提供することである。
本発明の実施の形態１に係る炭化珪素半導体装置の構成を概略的に示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の第１の変形例の構成を概略的に示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の第２の変形例の構成を概略的に示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の構成を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の構成を概略的に示す平面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置のＳＢＤ領域を概略的に示す平面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の第１の変形例の構成を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の第２の変形例の構成を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。 比較例に係る炭化珪素半導体装置のオフ状態における空乏層の広がりを概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置のオフ状態における空乏層の広がりを概略的に示す断面模式図である。
［本願発明の実施形態の説明］
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
発明者らは、オフ時におけるリーク電流を抑制する方策について鋭意検討を行なった結果、以下のような知見を得て本発明を見出した。
図２２および図２３を参照して、オフ時において、アノード電極２およびカソード電極２０の間に逆方向電圧が印加されると、第１のｐ型領域３から第１の空乏層８ａが広がり、かつ第２のｐ型領域１３から第２の空乏層８ｂが広がる。第１の空乏層８ａおよび第２の空乏層８ｂが接することにより、カソード電極２０からアノード電極２に向かう電流経路が遮断されリーク電流の発生を抑制することができる。
図２２を参照して、第１のｐ型領域３および第２のｐ型領域１３がｎ型領域１７の第２の主面１０ｂと平行な方向に並んで配置されている場合、第１の空乏層８ａおよび第２の空乏層８ｂは、それぞれ第１のｐ型領域３および第２のｐ型領域１３から横方向（ｎ型領域１７の第２の主面１０ｂと平行な方向）に広がる。アノード電極２およびカソード電極２０は、それぞれｎ型領域１７の第１の主面１０ａおよび第２の主面１０ｂ側に配置されているので、電界強度は、第１の主面１０ａから第２の主面１０ｂに向かう方向に変化する。そのため、第２の主面１０ｂの法線方向に沿った直線上に位置する位置ｃ１の電界強度は、位置ｄ１の電界強度よりも高い。結果として、リーク電流は、位置ｃ１から位置ｄ１に向かう方向に流れやすくなる。
図２３を参照して、第１のｐ型領域３および第２のｐ型領域１３がｎ型領域１７の第２の主面１０ｂと垂直な方向に並んで配置されている場合、第１の空乏層８ａおよび第２の空乏層８ｂは、それぞれ第１のｐ型領域３および第２のｐ型領域１３から縦方向（ｎ型領域１７の第２の主面１０ｂと垂直な方向）に広がる。アノード電極２およびカソード電極２０は、それぞれｎ型領域１７の第１の主面１０ａおよび第２の主面１０ｂ側に配置されているので、電界強度は、第１の主面１０ａから第２の主面１０ｂに向かう方向に変化する。そのため、第２の主面１０ｂと平行な方向に沿った直線上に位置する位置ｃ２の電界強度は、位置ｄ２の電界強度とほぼ同等である。結果として、リーク電流は、位置ｃ２から位置ｄ２に向かう方向に流れづらくなる。言い換えれば、平面視（炭化珪素基板１０の第２の主面１０ｂの法線方向に沿って見た視野）において、第１のｐ型領域３が、第２のｐ型領域１３と重なるように第１のｐ型領域３および第２のｐ型領域１３を配置することにより、第１のｐ型領域３および第２のｐ型領域１３に挟まれた領域における炭化珪素基板１０の第２の主面１０ｂに沿った方向の電界強度勾配を低減することができる。結果として、オフ時におけるリーク電流を効果的に抑制することができる。
また空乏層の広がりは、炭化珪素基板１０の第２の主面１０ｂに垂直な方向の方が第２の主面１０ｂに平行な方向よりも大きくなる。そのため、第１のｐ型領域３および第２のｐ型領域１３が第２の主面１０ｂと垂直な方向に並んで配置されている場合における第１の空乏層８ａおよび第２の空乏層８ｂの接触面積は、第１のｐ型領域３および第２のｐ型領域１３が第２の主面１０ｂと平行な方向に並んで配置されている場合における第１の空乏層８ａおよび第２の空乏層８ｂの接触面積よりも大きくなると考えられる。そのため、第１のｐ型領域３および第２のｐ型領域１３が第２の主面１０ｂと垂直な方向に並んで配置されている場合は、第１のｐ型領域３および第２のｐ型領域１３が第２の主面１０ｂと平行な方向に並んで配置されている場合よりも、カソード電極２０からアノード電極２に向かう電流を効果的に遮断することができると考えられる。
（１）実施の形態に係る炭化珪素半導体装置１は、炭化珪素基板１０と、第１の電極２０と、第２の電極２とを備えている。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対の第２の主面１０ｂとを有する。第１の電極２０は、第２の主面１０ｂに接する。炭化珪素基板１０の第１の主面１０ａにおいて、第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる第１のトレンチＴＲ１が形成されている。炭化珪素基板１０は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と接し、第２の主面１０ｂを形成し、かつ第１導電型を有する第１導電型領域１７と、第１のトレンチＴＲ１の第１の底部ＢＴ１および第１導電型領域１７と接し、かつ第１導電型とは異なる第２導電型を有する第１の第２導電型領域３と、第１導電型領域１７によって第１の第２導電型領域３から隔てられ、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と接し、かつ第２導電型を有する第２の第２導電型領域１３とを含む。平面視において、第１の第２導電型領域３は、第２の第２導電型領域１３と部分的に重なっている。第２の電極２は、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１の第２導電型領域３と接し、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１において第１導電型領域１７および第２の第２導電型領域１３と接する。
上記実施の形態に係る炭化珪素半導体装置１によれば、平面視において、第１の第２導電型領域３は、第２の第２導電型領域１３と部分的に重なっている。これにより、第１の第２導電型領域３および第２の第２導電型領域１３に挟まれた領域における炭化珪素基板１０の第２の主面１０ｂに沿った方向の電界強度勾配を低減することができる。結果として、オフ時におけるリーク電流を効果的に抑制することができる。
（２）上記（１）に係る炭化珪素半導体装置１において好ましくは、第２の電極２は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１において第１導電型領域１７と接するショットキー電極２ａを含む。ショットキー電極２ａおよび第１導電型領域１７のショットキー接合を利用することにより、オフ時におけるリーク電流をより効果的に抑制することができる。
（３）上記（２）に係る炭化珪素半導体装置１において好ましくは、ショットキー電極２ａは、第１の第２導電型領域３および第２の第２導電型領域１３の各々に接している。これにより、ショットキー電極２ａの端部における電界集中を効果的に抑制することができる。
（４）上記（１）に係る炭化珪素半導体装置１において好ましくは、第２の電極２は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１において第１導電型領域１７と接する第１のオーミック電極２ａを含む。これにより、順方向の電流を効率的に流すことができる。
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置１において好ましくは、第２の電極２は、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１の第２導電型領域３と接する第２のオーミック電極２ｃを含む。これにより、第１の第２導電型領域３および第１導電型領域１７のＰＮ接合を利用することができるので、オフ時におけるリーク電流をより効果的に抑制することができる。
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置１において好ましくは、第２の主面１０ｂおよび第１の側壁部ＳＷ１の双方に平行な方向に沿って見た場合における、第１の第２導電型領域３が第２の第２導電型領域１３と第２の主面１０ｂの法線方向において重なる幅ａは、第２の主面１０ｂの法線方向に沿った第１の第２導電型領域３と第２の第２導電型領域１３との距離ｂよりも大きい。これにより、オフ時におけるリーク電流をより効果的に抑制することができる。
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置１において好ましくは、第１のトレンチＴＲ１は、炭化珪素基板１０の第２の主面１０ｂから第１の主面１０ａに向かうに従って第１のトレンチＴＲ１の開口幅ｗが大きくなるように形成されている。これにより、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第１の底部ＢＴ１の各々に対する第２の電極２のつきまわりが改善する。
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置１において好ましくは、ゲート絶縁膜１５と、ゲート電極２７とをさらに備える。炭化珪素基板１０は、第１導電型領域１７と接し、かつ第２導電型を有するボディ領域１３ｂと、ボディ領域１３ｂによって第１導電型領域１７と隔てられ、かつ第１導電型を有するソース領域１４とを含む。ゲート絶縁膜１５は、第１導電型領域１７、ボディ領域１３ｂおよびソース領域１４の各々と接する。ゲート電極２７は、ゲート絶縁膜１５を介しボディ領域１３ｂに対向する。これにより、ゲート電極２７およびゲート絶縁膜１５を有するＭＯＳＦＥＴを備えた炭化珪素半導体装置１を提供することができる。
（９）上記（８）に係る炭化珪素半導体装置１において好ましくは、炭化珪素基板１０の第１の主面１０ａにおいて、第１の主面１０ａからソース領域１４およびボディ領域１３ｂを貫通して第１導電型領域１７に至る第２の側壁部ＳＷ２と、第１導電型領域１７に位置する第２の底部ＢＴ２とからなる第２のトレンチＴＲ２が設けられている。ゲート絶縁膜１５は、第２のトレンチＴＲ２の第２の側壁部ＳＷ２および第２の底部ＢＴ２の各々に接する。第１のトレンチは、第２のトレンチよりも外周側に設けられている。それゆえ、第１のトレンチＴＲを有するダイオードは、第２のトレンチＴＲ２を有するＭＯＳＦＥＴよりも炭化珪素基板の外周側に設けられる。これにより、外周耐圧構造に対する電界分布の偏在を防ぐことができる。
（１０）実施の形態に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。第１の主面１０ａと、第１の主面１０ａと反対の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。第２の主面１０ｂに接する第１の電極２０が形成される。炭化珪素基板１０の第１の主面１０ａにおいて、第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる第１のトレンチＴＲ１が形成されている。炭化珪素基板１０は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と接し、第２の主面１０ｂを形成し、かつ第１導電型を有する第１導電型領域１７と、第１のトレンチＴＲ１の第１の底部ＢＴ１および第１導電型領域１７と接し、かつ第１導電型とは異なる第２導電型を有する第１の第２導電型領域３と、第１導電型領域１７によって第１の第２導電型領域３から隔てられ、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と接し、かつ第２導電型を有する第２の第２導電型領域１３とを含む。平面視において、第１の第２導電型領域３は、第２の第２導電型領域１３と部分的に重なっている。第１のトレンチＴＲ１の第１の底部ＢＴ１において第１の第２導電型領域３と接し、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１において第１導電型領域１７および第２の第２導電型領域１３と接する第２の電極２が形成される。
上記実施の形態に係る炭化珪素半導体装置１の製造方法によれば、平面視において、第１の第２導電型領域３は、第２の第２導電型領域１３と部分的に重なっている。これにより、第１の第２導電型領域３および第２の第２導電型領域１３に挟まれた領域における炭化珪素基板１０の第２の主面１０ｂに沿った方向の電界強度勾配を低減することができる。結果として、オフ時におけるリーク電流を効果的に抑制することができる。
（１１）上記（１０）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を準備する工程は、炭化珪素基板１０の第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる第１のトレンチＴＲ１を形成する工程を含む。第１のトレンチＴＲ１を形成する工程は、塩素を含むガスを用いた熱エッチングを行う工程を含む。これにより、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第１の底部ＢＴ１の各々の平坦性が改善する。結果として、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第１の底部ＢＴ１の各々に対する第２の電極２のつきまわりが改善する。
（１２）上記（１１）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を準備する工程は、炭化珪素基板１０の第２の主面１０ｂを構成する炭化珪素単結晶基板１１上に第１の第１導電型領域１２ａを形成する工程と、第１の第１導電型領域１２ａに接する第１の第２導電型領域３を形成する工程と、第１の第１導電型領域１２ａおよび第１の第２導電型領域３の各々に接する第２の第１導電型領域１２ｂを形成する工程と、第２の第１導電型領域１２ａに接して第２の第２導電型領域１３を形成する工程とを含む。第１のトレンチＴＲ１を形成する工程では、第１のトレンチＴＲ１の第１の側壁部ＳＷ１が、第２の第１導電型領域１２ｂおよび第２の第２導電型領域の各々と接するように形成され、かつ第１のトレンチＴＲ１の第１の底部ＢＴ１は、第１の第２導電型領域１２ａと接するように形成される。第１導電型領域１７は、炭化珪素単結晶基板１１、第１の第１導電型領域１２ａおよび第２の第１導電型領域１２ｂから構成される。これにより、第１のトレンチＴＲ１の第１の底部ＢＴ１に第１の第２導電型領域３が接して設けられ、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１に第２の第２導電型領域３が接して設けられた炭化珪素半導体装置１を提供することができる。
（１３）上記（１０）〜（１２）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を形成する工程は、第１導電型領域１７と接し、かつ第２導電型を有するボディ領域１３ｂを形成する工程と、ボディ領域１３ｂによって第１導電型領域１７と隔てられ、かつ第１導電型を有するソース領域１４を形成する工程とを含む。第１導電型領域１７、ボディ領域１３ｂおよびソース領域１４の各々と接するゲート絶縁膜１５が形成される。ゲート絶縁膜１５を介してボディ領域１３ｂに対向するゲート電極２７が形成される。これにより、ゲート電極２７およびゲート絶縁膜１５を有するＭＯＳＦＥＴを備えた炭化珪素半導体装置１を提供することができる。
（１４）上記（１３）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を準備する工程は、第１の主面１０ａからソース領域１４およびボディ領域１３ｂを貫通して第１導電型領域１７に至る第２の側壁部ＳＷ２と、第１導電型領域１７に位置する第２の底部ＢＴ２とからなる第２のトレンチＴＲ２を形成する工程を含む。ゲート絶縁膜１５を形成する工程では、ゲート絶縁膜１５が第２のトレンチＴＲ２の第２の側壁部ＳＷ２および第２の底部ＢＴ２の各々に接して形成される。第１のトレンチＴＲ１を形成する工程および第２のトレンチＴＲ２を形成する工程は同時に実施される。これにより、第１のトレンチＴＲ１および第２のトレンチＴＲ２を効率的に形成することができる。
（１５）上記（１３）または（１４）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を準備する工程の後、ソース領域１４と接するソース電極１６が形成される。第２の電極２を形成する工程は、第１の第２導電型領域３と接するオーミック電極２ｃを形成する工程を含む。ソース電極１６を形成する工程およびオーミック電極２ｃを形成する工程は同時に実施される。これにより、ソース電極１６およびオーミック電極２ｃを効率的に形成することができる。
［本願発明の実施形態の詳細］
次に、本発明の実施の形態についてより詳細に説明する。
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素半導体装置であるダイオード１の構造について説明する。図１に示すように実施の形態１に係るダイオード１は、炭化珪素基板１０と、アノード電極２と、カソード電極２０と、絶縁膜１５とを主に有している。
炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有している。炭化珪素基板１０の第１の主面１０ａには、第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる第１のトレンチＴＲ１が形成されている。炭化珪素基板１０は、ｎ型領域１７（第１導電型領域１７）と、第１のｐ型領域３（第１の第２導電型領域３）と、第２のｐ型領域１３（第２の第２導電型領域１３）とを有している。ｎ型領域１７は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と接し、炭化珪素基板１０の第２の主面１０ｂを形成し、かつｎ型（第１導電型）を有する。第１のｐ型領域３は、第１のトレンチＴＲ１の第１の底部ＢＴ１およびｎ型領域１７と接し、かつｎ型とは異なるｐ型（第２導電型）を有する。第２のｐ型領域１３は、ｎ型領域１７によって第１のｐ型領域３から隔てられ、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と接し、かつｐ型を有する。第１のｐ型領域３の一部は、炭化珪素基板１０の法線方向においてｎ型領域１７および第２の電極２に挟まれている。第２のｐ型領域１３は、炭化珪素基板１０の第１の主面１０ａに接していることが好ましい。
ｎ型領域１７は、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層からなるドリフト領域１２とを含む。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈを有する六方晶炭化珪素単結晶であり、炭化珪素基板１０の第２の主面１０ｂを形成する。炭化珪素単結晶基板１１は、たとえば窒素などの不純物を含みｎ型の導電型を有する。炭化珪素単結晶基板１１が含む窒素などの不純物の濃度は、たとえば５×１０18ｃｍ-3程度である。ドリフト領域１２は、たとえば窒素などの不純物を含みｎ型の導電型を有する。ドリフト領域１２が含む窒素などの不純物の濃度は、たとえば１×１０16ｃｍ-3程度である。ドリフト領域１２は、炭化珪素単結晶基板１１上に設けられている。ドリフト領域１２は、第１のｐ型領域３と接する第１のｎ型領域１２ａと、第１のｎ型領域１２ａおよび第１のｐ型領域３の各々上に設けられ、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第２のｐ型領域１３の各々に接する第２のｎ型領域１２ｂとを含んでいる。第２のｎ型領域１２ｂは、第１のｎ型領域１２ａよりも高い不純物濃度を有していてもよい。
第１のｐ型領域３および第２のｐ型領域１３の各々は、たとえばアルミニウムまたはホウ素などのアクセプタ不純物を含みｐ型の導電型を有する。第１のｐ型領域３が含むアルミニウムなどのアクセプタ不純物の濃度は、たとえば５×１０16ｃｍ-3以上２×１０18ｃｍ-3以下程度であり、第２のｐ型領域１３が含むアルミニウムなどのアクセプタ不純物の濃度は、たとえば１×１０17ｃｍ-3以上２×１０18ｃｍ-3以下程度である。
カソード電極２０（第１の電極２０）は、炭化珪素基板１０の第２の主面１０ｂに接する。平面視において、第１のｐ型領域３は、第２のｐ型領域１３と部分的に重なっている。アノード電極２（第２の電極２）は、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３と接し、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてｎ型領域１７および第２のｐ型領域１３と接する。
好ましくは、アノード電極２は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてｎ型領域１７と接するショットキー電極２ａと、ショットキー電極２ａと接するパッド電極２ｂとを含む。ショットキー電極２ａはｎ型領域１７とショットキー接合している。好ましくは、ショットキー電極２ａは、第１のｐ型領域３および第２のｐ型領域１３の各々に接している。ショットキー電極２ａは、たとえばチタン（Ｔｉ）からなる。パッド電極２ｂは、たとえばアルミニウム（Ａｌ）を含む。好ましくは、炭化珪素基板１０の第２の主面１０ｂに平行な方向に沿ったショットキー電極２ａの幅の最大値は、炭化珪素基板１０の第２の主面１０ｂに平行な方向に沿った第１のｐ型領域３の幅よりも小さい。言い換えれば、炭化珪素基板１０の第２の主面１０ｂの法線方向に沿って炭化珪素基板１０の第２の主面１０ｂからショットキー電極２ａを見た場合に、ショットキー電極２ａは、第１のｐ型領域３の背後に隠れて見えない位置に設けられている。
好ましくは、炭化珪素基板１０の第２の主面１０ｂおよび第１のトレンチＴＲ１の第１の側壁部ＳＷ１の双方に平行な方向に沿って見た場合における、第１のｐ型領域３が第２のｐ型領域１３と炭化珪素基板１０の第２の主面１０ｂの法線方向において重なる幅ａは、炭化珪素基板１０の第２の主面１０ｂの法線方向に沿った第１のｐ型領域３と第２のｐ型領域１３との距離ｂよりも大きい。詳細には、当該幅ａは、絶縁膜１５に接する表面とは反対側の第２のｐ型領域１３の表面１３ａが、第１のトレンチＴＲ１の第１の底部ＢＴ１に沿った第１のｐ型領域３の表面３ａと重なる幅である。当該幅ａは、たとえば０．２μｍ以上３μｍ以下程度である。炭化珪素基板１０の第２の主面１０ｂの法線方向に沿った第１のｐ型領域３と第２のｐ型領域１３との距離ｂは、たとえば０．１μｍ以上３μｍ以下程度である。詳細には、当該距離ｂは、絶縁膜１５に接する表面とは反対側の第２のｐ型領域１３の表面１３ａと、第１のトレンチＴＲ１の第１の底部ＢＴ１に沿った第１のｐ型領域３の表面３ａとの距離である。
好ましくは、第１のトレンチＴＲ１は、炭化珪素基板１０の第２の主面１０ｂから第１の主面１０ａに向かうに従って第１のトレンチＴＲ１の開口幅ｗが大きくなるように形成されている。第１のトレンチＴＲ１の第１の底部ＢＴ１に沿った第１のｐ型領域３の表面３ａに対する第１のトレンチＴＲ１の第１の側壁部ＳＷ１の角度θは、たとえば４０°以上８５°以下程度である。
絶縁膜１５は、炭化珪素基板１０の第１の主面１０ａにおいて第２のｐ型領域１３と接する。絶縁膜１５は、たとえば二酸化珪素からなる。絶縁膜１５は、アノード電極２と接している。アノード電極２のパッド電極２ｂは、絶縁膜１５およびショットキー電極２ａの各々上に設けられている。
カソード電極２０は、ｎ型領域１７の炭化珪素単結晶基板１１と接して設けられている。カソード電極２０は、ｎ型領域１７の炭化珪素単結晶基板１１とオーミック接合している。カソード電極２０は、たとえばＮｉ、ＮｉＳｉまたはＴｉＡｌＳｉなどからなる。裏面保護電極２３は、カソード電極２０の炭化珪素単結晶基板１１と接する面と反対側の面においてカソード電極２０と接している。裏面保護電極２３は、たとえばチタン、ニッケル、銀やそれらからなる合金からなる。
アノード電極２は、ショットキー電極２ａの代わりに、第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてｎ型領域１７と接する第１のオーミック電極２ａを含んでいてもよい。第１のオーミック電極２ａは、ｎ型領域１７とオーミック接合している。本明細書において、ショットキー電極とは、当該電極と炭化珪素基板のｎ型領域１７とのバリアハイトが０ｅＶ以上の電極を意味し、オーミック電極とは、当該電極と炭化珪素基板のｎ型領域１７とのバリアハイトが０ｅＶ未満の電極を意味する。第１のオーミック電極２ａおよび第２のオーミック電極２ｃの各々を構成する材料は、たとえばＮｉＳｉまたはＴｉＡｌＳｉなどである。ショットキー電極２ａを構成する材料は、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)タングステン（Ｗ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ)または白金（Ｐｔ）などである。
図２を参照して、アノード電極２は、ショットキー電極２ａと、第２のオーミック電極２ｃと、パッド電極２ｂとを含んでいてもよい。ショットキー電極２ａは、第１のトレンチＴＲ１の第１の側壁部ＳＷ１において炭化珪素基板１０のｎ型領域１７とショットキー接合している。第２のオーミック電極２ｃは、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３とオーミック接合している。第２のオーミック電極２ｃは、第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてｎ型領域１７と接しているが、第２のｐ型領域１３とは接していない。ショットキー電極２ａは、第２のｐ型領域１３と接しているが、第１のｐ型領域３とは接していない。言い換えれば、第２のオーミック電極２ｃは、断面視において、第１のｐ型領域３および第２のｐ型領域１３の間の位置においてショットキー電極２ａと接している。
図３を参照して、アノード電極２は、ショットキー電極２ａおよびパッド電極２ｂを含んでおり、かつショットキー電極２ａは、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３と接しているが、第１のトレンチＴＲ１の第１の側壁部ＳＷ１において第２のｐ型領域１３と接していなくてもよい。この場合、パッド電極２ｂは、第１のトレンチＴＲ１の第１の側壁部ＳＷ１において、ｎ型領域１７および第２のｐ型領域１３の各々と接している。言い換えれば、パッド電極２ｂは、断面視において、第１のｐ型領域３および第２のｐ型領域１３の間の位置においてショットキー電極２ａと接している。ショットキー電極２ａは、第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてｎ型領域１７と接しており、かつ第１のｐ型領域３および第２のｐ型領域１３の各々に接していなくてもよい。ショットキー電極２ａが、第１のｐ型領域３および第２のｐ型領域１３の各々に接していない場合、パッド電極２ｂが第１のｐ型領域３および第２のｐ型領域１３の各々に接している。なお、図３に示すダイオード１のショットキー電極２ａの代わりに第１のオーミック電極２ａが用いられてもよい。
次に、本発明の実施の形態１に係る炭化珪素半導体装置としてのダイオード１の製造方法について、図４〜図９を参照して説明する。
まず、第１のｎ型領域形成工程（Ｓ１０：図４）が実施される。たとえばポリタイプが４Ｈである六方晶炭化珪素単結晶からなるインゴット（図示しない）をスライスすることにより炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１は、たとえば窒素などのドナー不純物を含んでおり、ｎ型の導電型を有する。炭化珪素単結晶基板１１に含まれる窒素などのドナー不純物の濃度は、たとえば５×１０18ｃｍ-3程度である。
次に、炭化珪素単結晶基板１１上に第１のｎ型領域１２ａがエピタキシャル成長によって形成される。エピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により行うことができる。エピタキシャル成長の際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）などの不純物（ドナー）を導入することが好ましい。これにより、第１のｎ型領域１２ａは、たとえば窒素などの不純物を含み、ｎ型を有する。炭化珪素単結晶基板１１は、炭化珪素基板１０の第２の主面１０ｂを構成する。
次に、第１のｐ型領域形成工程（Ｓ２０：図４）が実施される。たとえば第１のｐ型領域３が形成される領域に開口を有するマスク（図示せず）が第１のｎ型領域１２ａの表面上に形成される。当該マスクを用いて、たとえばＡｌ（アルミニウム）イオンなどの不純物が、第１のｎ型領域１２ａ内に注入されることにより、導電型がｐ型（第２導電型）である第１のｐ型領域３が形成される。第１のｐ型領域３は、第１のｎ型領域１２ａに接して形成される。第１のｐ型領域３は、第１のｎ型領域１２ａから露出している。その後、マスクはエッチングなどにより除去される（図５参照）。
次に、第２のｎ型領域形成工程（Ｓ３０：図４）が実施される。具体的には、図６を参照して、第１のｎ型領域形成工程（Ｓ１０：図４）と同様の方法により、第２のｎ型領域１２ｂが、第１のｎ型領域１２ａおよび第１のｐ型領域３の各々に接するように形成される。言い換えれば、第２のｎ型領域１２ｂは、第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂによって第１のｐ型領域３を取り囲むように形成される。第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂはドリフト領域１２を構成する。
次に、第２のｐ型領域形成工程（Ｓ４０：図４）が実施される。具体的には、図７を参照して、第２のｎ型領域１２ｂの第１のｎ型領域１２ａと接する主面とは反対の主面１０ａ全面に対して、たとえばＡｌイオンが注入されることにより、導電型がｐ型の第２のｐ型領域１３が形成される。第２のｐ型領域１３は、第２のｎ型領域１２ｂに接して形成される。言い換えれば、第２のｐ型領域１３は、第２のｎ型領域１２ｂによって第１のｐ型領域３から離間されるように形成される。第２のｐ型領域１３は、炭化珪素基板１０の第１の主面１０ａを構成する。第１のｎ型領域１２ａ、第２のｎ型領域１２ｂおよび炭化珪素単結晶基板１１はｎ型領域１７を構成する。
次に、活性化アニール工程（Ｓ５０：図４）が実施される。具体的には、アルゴンなどの不活性ガス雰囲気中、１８００℃程度の温度で炭化珪素基板１０が加熱される。これにより、第１のｐ型領域形成工程（Ｓ２０：図４）および第２のｐ型領域形成工程（Ｓ４０：図４）により炭化珪素基板１０にイオン注入された不純物が活性化され所望のキャリアが生成する。
次に、トレンチ形成工程（Ｓ６０：図４）が実施される。具体的には、炭化珪素基板１０の第１の主面１０ａ上に二酸化珪素からなるマスクが形成される。当該マスクを用いて、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｉｎｇ Ｐｌａｓｍａ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を行うことにより、炭化珪素基板１０の第１の主面１０ａの法線方向にほぼ沿った側壁部を有する凹部が形成される。次に、当該凹部に対して塩素を含むガスを用いた熱エッチングが行われる。熱エッチングは、たとえば、塩素などの反応性ガスを含む雰囲気中において炭化珪素基板１０を加熱することによって行い得る。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。これにより、炭化珪素基板１０の第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる第１のトレンチＴＲ１が形成される。第１のトレンチＴＲ１は、第１の底部ＢＴ１が第１のｐ型領域３と接し、かつ第１の側壁部ＳＷ１が第２のｐ型領域１３およびｎ型領域１７の各々と接するように形成される（図８参照）。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。上述のように熱処理温度を７００℃以上１０００℃以下とした場合、炭化珪素のエッチング速度はたとえば約７０μｍ／時になる。好ましくは、第１のトレンチＴＲ１は、炭化珪素基板１０の第２の主面１０ｂから第１の主面１０ａに向かうに従って、開口幅ｗが大きくなるように形成される。
以上により、第１の主面１０ａと、第１の主面１０ａと反対の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０の第１の主面１０ａにおいて、第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる第１のトレンチＴＲ１が形成されている。炭化珪素基板１０は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と接し、第２の主面１０ｂを形成し、かつｎ型を有するｎ型領域１７と、第１のトレンチＴＲ１の第１の底部ＢＴ１およびｎ型領域１７と接し、かつｎ型とは異なるｐ型を有する第１のｐ型領域３と、ｎ型領域１７によって第１のｐ型領域３から隔てられ、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と接し、かつｐ型を有する第２のｐ型領域１３とを含む。平面視において、第１のｐ型領域３は、第２のｐ型領域１３と部分的に重なっている。
次に、電極形成工程（Ｓ７０：図４）が実施される。具体的には、たとえばチタンなどのショットキー電極２ａが、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３と接し、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１において第２のｐ型領域１３およびｎ型領域１７の各々と接するように形成される。ショットキー電極２ａが形成された炭化珪素基板１０が、たとえば４００℃以上５００℃以下程度でアニールされる。これにより、炭化珪素基板１０のｎ型領域１７とショットキー接合するショットキー電極２ａが形成される。また絶縁膜１５は、炭化珪素基板１０の第１の主面１０ａにおいて第２のｐ型領域と接するように形成される（図９参照）。
次に、配線形成工程（Ｓ８０：図４）が実施される。具体的には、ショットキー電極２ａおよび絶縁膜１５の各々に接するようにパッド電極２ｂ（図１参照）が形成される。パッド電極２ｂは、たとえばアルミニウムを含む。ショットキー電極２ａおよびパッド電極２ｂはアノード電極２（第２の電極２）を構成する。
次に、炭化珪素基板１０の第２の主面１０ｂ側の研削が行われた後、炭化珪素基板１０の第２の主面１０ｂに接するカソード電極２０（第１の電極２０）が形成される。カソード電極２０は、たとえばレーザーアニール法により加熱されることにより、炭化珪素基板１０のｎ型領域１７とオーミック接合する。次に、カソード電極２０と接して裏面保護電極２３が形成される。以上により、図１に示すダイオード１が完成する。
次に、実施の形態１に係るダイオード１およびその製造方法の作用効果について説明する。
実施の形態１に係るダイオード１によれば、平面視において、第１のｐ型領域３は、第２のｐ型領域１３と部分的に重なっている。これにより、第１のｐ型領域３および第２のｐ型領域１３に挟まれた領域おける炭化珪素基板１０の第２の主面１０ｂに沿った方向の電界強度勾配を低減することができる。結果として、オフ時におけるリーク電流を効果的に抑制することができる。
また実施の形態１に係るダイオード１によれば、第２の電極２は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてｎ型領域１７と接するショットキー電極２ａを含む。ショットキー電極２ａおよびｎ型領域１７のショットキー接合を利用することにより、オフ時におけるリーク電流をより効果的に抑制することができる。言い換えれば、実施の形態１に係るダイオード１は、従来型のショットキーバリアダイオードよりもリーク電流を抑制することができるので、ショットキー電極としてよりバリアハイトの低い材料を選択することが可能となる。結果として、ショットキーバリアダイオードの電流の立ち上がりが早くなる。
さらに実施の形態１に係るダイオード１によれば、ショットキー電極２ａは、第１のｐ型領域３および第２のｐ型領域１３の各々に接している。これにより、ショットキー電極２ａの端部における電界集中を効果的に抑制することができる。
さらに実施の形態１に係るダイオード１によれば、第２の電極２は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてｎ型領域１７と接する第１のオーミック電極２ａを含む。これにより、順方向の電流を効率的に流すことができる。
さらに実施の形態１に係るダイオード１によれば、第２の電極２は、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３と接する第２のオーミック電極２ｃを含む。これにより、第１のｐ型領域３およびｎ型領域１７のＰＮ接合を利用することができるので、オフ時におけるリーク電流をより効果的に抑制することができる。
さらに実施の形態１に係るダイオード１によれば、第２の主面１０ｂおよび第１の側壁部ＳＷ１の双方に平行な方向に沿って見た場合における、第１のｐ型領域３が第２のｐ型領域１３と第２の主面１０ｂの法線方向において重なる幅ａは、第２の主面１０ｂの法線方向に沿った第１のｐ型領域３と第２のｐ型領域１３との距離ｂよりも大きい。これにより、オフ時におけるリーク電流をより効果的に抑制することができる。
さらに実施の形態１に係るダイオード１によれば、第１のトレンチＴＲ１は、炭化珪素基板１０の第２の主面１０ｂから第１の主面１０ａに向かうに従って第１のトレンチＴＲ１の開口幅ｗが大きくなるように形成されている。これにより、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第１の底部ＢＴ１の各々に対する第２の電極２のつきまわりが改善する。
実施の形態１に係るダイオード１の製造方法によれば、平面視において、第１のｐ型領域３は、第２のｐ型領域１３と部分的に重なっている。これにより、第１のｐ型領域３および第２のｐ型領域１３に挟まれた領域おける炭化珪素基板１０の第２の主面１０ｂに沿った方向の電界強度勾配を低減することができる。結果として、オフ時におけるリーク電流を効果的に抑制することができる。
また実施の形態１に係るダイオード１の製造方法によれば、炭化珪素基板１０を準備する工程は、炭化珪素基板１０の第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる第１のトレンチＴＲ１を形成する工程を含む。第１のトレンチＴＲ１を形成する工程は、塩素を含むガスを用いた熱エッチングを行う工程を含む。これにより、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第１の底部ＢＴ１の各々の平坦性が改善する。結果として、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第１の底部ＢＴ１の各々に対する第２の電極２のつきまわりが改善する。
さらに実施の形態１に係るダイオード１の製造方法によれば、炭化珪素基板１０を準備する工程は、炭化珪素基板１０の第２の主面１０ｂを構成する炭化珪素単結晶基板１１上に第１のｎ型領域１２ａを形成する工程と、第１のｎ型領域１２ａに接する第１のｐ型領域３を形成する工程と、第１のｎ型領域１２ａおよび第１のｐ型領域３の各々に接する第２のｎ型領域１２ｂを形成する工程と、第２のｎ型領域１２ｂに接して第２のｐ型領域１３を形成する工程とを含む。第１のトレンチＴＲ１を形成する工程では、第１のトレンチＴＲ１の第１の側壁部ＳＷ１が、第２のｎ型領域１２ｂおよび第２のｐ型領域１３の各々と接するように形成され、かつ第１のトレンチＴＲ１の第１の底部ＢＴ１は、第１のｐ型領域１２ａと接するように形成される。ｎ型領域１７は、炭化珪素単結晶基板１１、第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂから構成される。これにより、第１のトレンチＴＲ１の第１の底部ＢＴ１に第１のｐ型領域３が接して設けられ、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１に第２のｐ型領域１３が接して設けられたダイオード１を提供することができる。
（実施の形態２）
次に、本発明の実施の形態２に係る炭化珪素半導体装置１の構造について説明する。
図１０を参照して、実施の形態２に係る炭化珪素半導体装置１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、層間絶縁膜２１と、ドレイン電極２０と、ソース電極１６と、第２の電極２と、裏面保護電極２３とを主に有している。
炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対の第２の主面１０ｂとを有し、炭化珪素単結晶基板１１を含む。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈを有する六方晶炭化珪素単結晶からなる。炭化珪素基板１０は、ドリフト領域１２と、第２のｐ型領域１３（ボディ領域１３）と、ソース領域１４と、コンタクト領域１８と、第１のｐ型領域３と、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域４と、ガードリング領域６と、フィールドストップ領域７とを主に有する。ドリフト領域１２および炭化珪素単結晶基板１１はｎ型領域１７を構成する。
炭化珪素基板１０の第１の主面１０ａに、第１のトレンチＴＲ１および第２のトレンチＴＲ２が設けられている。第１のトレンチＴＲ１は、第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる。第２のトレンチＴＲ２は、第１の主面１０ａと連接する第２の側壁部ＳＷ２と、第２の側壁部ＳＷ２と連接する第２の底部ＢＴ２とからなる。第１の側壁部ＳＷ１および第２の側壁部ＳＷ２の各々は、第１の主面１０ａからソース領域１４および第２のｐ型領域１３を貫通してｎ型領域１７に至る。第１の底部ＢＴ１および第２の底部ＢＴ２の各々は、ｎ型領域１７に接する。第２のトレンチの第２の側壁部ＳＷ２は、第２のｐ型領域１３上において、ＭＯＳＦＥＴのチャネル面を含む。第１のトレンチＴＲ１は、第２のトレンチＴＲ２よりも炭化珪素基板１０の外周側に設けられている。
ｎ型領域１７は、たとえば窒素などのドナー不純物を含むｎ型の領域である。ｎ型領域１７の炭化珪素単結晶基板１１は、炭化珪素基板１０の第２の主面１０ｂを構成する。ドリフト領域１２は第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂからなる。第２のｎ型領域１２ｂは、第１のｎ型領域１２ａ上に設けられている。第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂの厚みは、たとえばそれぞれ９μｍおよび３μｍである。ｎ型領域１７は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１と、第２のトレンチＴＲ２の第２の側壁部ＳＷ２と、第２のトレンチＴＲ２の第２の底部ＢＴ２とに接する。
第１のｐ型領域３は、たとえばアルミニウムやホウ素などのアクセプタ不純物を含みｐ型領域である。第１のｐ型領域３はｎ型領域１７と接して設けられている。第１のｐ型領域３が含むアルミニウムなどのアクセプタ不純物の濃度は、たとえば５×１０16ｃｍ-3以上２×１０18ｃｍ-3以下程度である。好ましくは、第１のｐ型領域３は、第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂの境界面に沿った面に接するように設けられている。第１のｐ型領域３は、第１のトレンチＴＲ１の第１の底部ＢＴ１に接して設けられている。
第２のｐ型領域１３およびボディ領域１３ｂの各々は、たとえばアルミニウムやホウ素などのアクセプタ不純物を含むｐ型領域である。第２のｐ型領域１３およびボディ領域１３ｂの各々はｎ型領域１７と接して設けられており、ｎ型領域１７によって第１のｐ型領域３と隔てられている。第２のｐ型領域１３およびボディ領域１３ｂの各々が含むアルミニウムなどのアクセプタ不純物の濃度は、たとえば１×１０17ｃｍ-3以上２×１０18ｃｍ-3以下程度である。第２のｐ型領域１３およびボディ領域１３ｂの各々は、第１のｐ型領域３よりも炭化珪素基板１０の第１の主面１０ａ側に設けられている。好ましくは、第２のｐ型領域１３およびボディ領域１３ｂの各々のアクセプタ不純物の濃度は、ドリフト領域１２のドナー不純物の濃度よりも高い。第２のｐ型領域１３は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第２のトレンチＴＲ２の第２の側壁部ＳＷ２の各々に接して設けられている。ボディ領域１３ｂは、第２のトレンチＴＲ２の第２の側壁部ＳＷ２に接して設けられている。第２のｐ型領域１３は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第２のトレンチＴＲ２の第２の側壁部ＳＷ２を繋ぐように設けられていてもよい。なお、第２のｐ型領域１３は、第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第２のトレンチＴＲ２の第２の側壁部ＳＷ２を繋ぐように設けられている場合、第２のｐ型領域１３はボディ領域１３を兼ねる。
平面視において、第１のｐ型領域３は、第２のｐ型領域１３と部分的に重なっている。好ましくは、炭化珪素基板１０の第２の主面１０ｂおよび第１のトレンチＴＲ１の第１の側壁部ＳＷ１の双方に平行な方向に沿って見た場合における、第１のｐ型領域３が第２のｐ型領域１３と炭化珪素基板１０の第２の主面１０ｂの法線方向において重なる幅ａ（図１参照）は、炭化珪素基板１０の第２の主面１０ｂの法線方向に沿った第１のｐ型領域３と第２のｐ型領域１３との距離ｂ（図１参照）よりも大きい。
ソース領域１４は、たとえばリンなどの不純物を含むｎ型領域である。ソース領域１４は、第２のｐ型領域１３によってｎ型領域１７から隔てられるように第２のｐ型領域１３上に設けられている。ソース領域１４のドナー不純物の濃度は、たとえば２×１０19ｃｍ-3程度である。ソース領域１４のドナー濃度は、第２のｐ型領域１３のアクセプタ濃度よりも高い。ソース領域１４はコンタクト領域１８と共に炭化珪素基板１０の第１の主面１０ａを構成している。
コンタクト領域１８は、たとえばアルミニウムなどのアクセプタ不純物を含むｐ型領域である。コンタクト領域１８は、ソース領域１４に囲まれて設けられており、第２のｐ型領域１３につながっている。コンタクト領域１８のアクセプタ不純物の濃度は、第２のｐ型領域１３のアクセプタ不純物の濃度よりも高い。コンタクト領域１８のアクセプタ不純物の濃度は、たとえば１×１０20ｃｍ-3程度である。
炭化珪素基板１０には、炭化珪素基板１０の第１の主面１０ａおよび第２の主面１０ｂの間に位置する第３の底部ＢＴ３と、第３の底部ＢＴ３と第１の主面１０ａとを繋ぐ第３の側壁部ＳＷ３とからなる段差部ＳＴが設けられていてもよい。段差部ＳＴは、第１のトレンチＴＲ１および第２のトレンチＴＲ２の各々よりも外周側に設けられている。段差部ＳＴの第３の底部ＢＴ３は、炭化珪素基板１０の外縁１０ｃに接している。段差部ＳＴの第３の底部ＢＴ３に接して絶縁層２２が設けられている。絶縁層２２は、たとえば二酸化珪素からなり、段差部ＳＴの第３の底部ＢＴ３においてＪＴＥ領域４、ガードリング領域６およびフィールドストップ領域７の各々に接している。
好ましくは、第１のトレンチＴＲ１の第１の側壁部ＳＷ１、第２のトレンチＴＲ２の第２の側壁部ＳＷ２および段差部ＳＴの第３の側壁部ＳＷ３の各々は特殊面を含む。特殊面とは、面方位｛０−３３−８｝を有する第１の面を含む面である。より好ましくは、特殊面は、第１の面を微視的に含み、さらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む。さらに好ましくは、第１の面および第２の面は、面方位｛０−１１−２｝を有する複合面を含む。また特殊面は、｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する面である。
ＪＴＥ領域４およびガードリング領域６の各々は、たとえばアルミニウムなどのアクセプタ不純物を含んでおり、ｐ型の導電型を有する。ＪＴＥ領域４およびガードリング領域６が含むアルミニウムなどの不純物の濃度は、たとえばそれぞれ１×１０18ｃｍ-3程度および２×１０17ｃｍ-3程度である。ガードリング領域６は、ＪＴＥ領域４と離間して設けられており、ＪＴＥ領域４よりも外周側に位置する。フィールドストップ領域７は、たとえばリンなどのドナー不純物を含んでおり、ｎ型の導電型を有する。フィールドストップ領域７が含むリンなどのドナー不純物の濃度は、たとえば１×１０18ｃｍ-3程度である。フィールドストップ領域７は、ガードリング領域６よりも外周側に位置している。ＪＴＥ領域４、ガードリング領域６およびフィールドストップ領域７の各々は、ｎ型領域１７と接する。ＪＴＥ領域４、ガードリング領域６およびフィールドストップ領域７の各々は、段差部ＳＴの第３の底部ＢＴ３に接して設けられている。
第２の電極２は、ショットキー電極２ａおよびパッド電極２ｂを含む。ショットキー電極２ａは、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３と接し、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてｎ型領域１７、第２のｐ型領域１３およびソース領域１４と接する。ショットキー電極２ａはｎ型領域１７とショットキー接合している。好ましくは、ショットキー電極２ａは、第１のｐ型領域３および第２のｐ型領域１３の各々に接している。ショットキー電極２ａは、たとえばチタン（Ｔｉ）からなる。パッド電極２ｂは、たとえばアルミニウム（Ａｌ）を含む。
ショットキー電極２ａは、第１のトレンチＴＲ１の外周側に形成された段差部ＳＴの第３の側壁部ＳＷ３と、第３の底部ＢＴ３の一部とに接して設けられていてもよい。ショットキー電極２ａは、段差部ＳＴの第３の側壁部ＳＷ３においてｎ型領域１７、第２のｐ型領域１３およびソース領域１４の各々に接しており、段差部ＳＴの第３の底部ＢＴ３において第１のｐ型領域３およびＪＴＥ領域４の各々と接していてもよい。
ゲート絶縁膜１５は、第２のトレンチＴＲ２の第２の側壁部ＳＷ２および第２の底部ＢＴ２の各々に接する。ゲート絶縁膜１５は、ソース領域１４およびｎ型領域１７をつなぐように第２のｐ型領域１３上に設けられている。ゲート絶縁膜１５は、第２のトレンチＴＲ２の第２の側壁部ＳＷ２において第２のｐ型領域１３およびソース領域１４の各々と接し、かつ第２のトレンチＴＲ２の第２の側壁部ＳＷ２および第２の底部ＢＴ２の各々においてｎ型領域１７に接している。ゲート絶縁膜１５は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４と接する。
ゲート電極２７はゲート絶縁膜１５に接し、かつ第２のトレンチＴＲ２の内部に設けられている。ゲート電極２７は、ゲート絶縁膜１５を介して第２のｐ型領域１３、ソース領域１４およびｎ型領域１７の各々に対向するように設けられている。
ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４およびコンタクト領域１８の各々と接して設けられている。ソース電極１６は、たとえばＴｉＡｌＳｉを含む。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々とオーミック接合している。ソース電極１６は、ゲート絶縁膜１５と接していてもよい。
層間絶縁膜２１は、ゲート電極２７およびゲート絶縁膜１５に接して設けられ、ゲート電極２７とソース電極１６とを電気的に絶縁している。層間絶縁膜２１は、たとえば二酸化珪素からなる。パッド電極２ｂは、ソース電極１６およびショットキー電極２ａの各々と電気的に接続されている。パッド電極２ｂは、たとえばアルミニウムを含む。パッド電極２ｂは、層間絶縁膜２１を覆うように形成されている。
ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。ドレイン電極２０は、たとえばＮｉＳｉ（ニッケルシリサイド）など、炭化珪素単結晶基板１１とオーミックコンタクト可能な材料からなっている。これにより、ドレイン電極２０は炭化珪素単結晶基板１１と電気的に接続されている。裏面保護電極２３は、ドレイン電極２０の炭化珪素単結晶基板１１とは反対側の主面に接して形成されている。裏面保護電極２３は、たとえばＴｉ層と、Ｐｔ層と、Ａｕ層とからなる積層構造を有している。
図１１を参照して、炭化珪素半導体装置１の平面構造について説明する。炭化珪素半導体装置１は、ＭＯＳＦＥＴ領域ＭＲと、ＳＢＤ領域ＳＲと、終端領域ＯＲとを有している。ＭＯＳＦＥＴ領域ＭＲは、たとえば第１のトレンチＴＲ１を有するＭＯＳＦＥＴが形成された領域である。ＭＯＳＦＥＴ領域ＭＲは、ＭＯＳＦＥＴを構成するｎ型領域１７、第１のｐ型領域１３、ソース領域１４、コンタクト領域１８、ゲート絶縁膜１５、ソース電極１６、ゲート電極２７およびドレイン電極２０を含んでいてもよい。ＳＢＤ領域ＳＲは、たとえば第２のトレンチＴＲ２を有するダイオードが形成された環状の領域であり、平面視（炭化珪素基板１０の第２の主面１０ｂの法線方向に沿って見た視野）においてＭＯＳＦＥＴ領域ＭＲを取り囲むように形成されている。ＳＢＤ領域ＳＲは、ＳＢＤを構成するショットキー電極２ａと、第１のｐ型領域３と、第２のｐ型領域１３と、ｎ型領域１７と、第２の電極２と、ドレイン電極２０とを含んでいてもよい。終端領域ＯＲは、たとえばガードリング領域６およびフィールドストップ領域７などが形成された環状の領域である。終端領域ＯＲは、平面視において、ＳＢＤ領域ＳＲを取り囲むように形成されている。なお、ＳＢＤ領域ＳＲには、実施の形態１で説明したダイオードが形成されていることが好ましい。
図１２を参照して、平面視において、環状のＳＢＤ領域ＳＲに沿ってショットキー電極２ａは複数設けられており、当該複数のショットキー電極２ａの各々を電気的に接続するようにパッド電極２ｂが設けられていてもよい。言い換えれば、複数のショットキー電極２ａの各々は、ＭＯＳＦＥＴ領域ＭＲの外周側に設けられており、平面視においてＭＯＳＦＥＴ領域ＭＲを取り囲むように環状のＳＢＤ領域ＳＲに設けられていてもよい。
図１３を参照して、炭化珪素基板１０の第１の主面１０ａの外周側において段差部ＳＴが設けられていなくてもよい。炭化珪素基板１０の第１の主面１０ａの外周側において段差部ＳＴが設けられていない場合、ガードリング領域６は、第１のガードリング領域６ａおよび第２のガードリング領域６ｂを有しており、フィールドストップ領域は、第１のフィールドストップ領域７ａおよび第２のフィールドストップ領域７ｂを有していてもよい。第１のガードリング領域６ａおよび第１のフィールドストップ領域７ａの各々は、炭化珪素基板１０の第１の主面１０ａにおいて絶縁膜１５と接している。絶縁膜１５上にはパッド電極２ｂと接する絶縁層２２が設けられている。第２のガードリング領域６ｂおよび第２のフィールドストップ領域７ｂの各々は、ｎ型領域１７に埋め込まれるように、第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂに挟まれて設けられている。第２のガードリング領域６ｂおよび第２のフィールドストップ領域７ｂの各々は、第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂの境界面に沿った面に接していてもよい。
図１４を参照して、ガードリング領域６およびフィールドストップ領域７の各々は、絶縁層２２から離間していてもよい。ガードリング領域６が絶縁層２２から離間している場合、ガードリング領域６およびフィールドストップ領域７の各々は第１のｎ型領域１２ａに埋め込まれており、第１のｎ型領域１２ａによって絶縁層２２から隔てられている。言い換えれば、ガードリング領域６およびフィールドストップ領域７の各々は、第１のｎ型領域１２ａによって段差部ＳＴの第３の底部ＢＴ３から離間している。第１のｐ型領域３およびＪＴＥ領域４の各々は、段差部ＳＴの第３の底部ＢＴ３に接していてもよい。
次に、実施の形態２に係る炭化珪素半導体装置１の製造方法の一例について説明する。
まず、第１のｎ型領域形成工程（Ｓ１０：図１５）が実施される。第１のｎ型領域形成工程（Ｓ１０：図１５）では、実施の形態１に記載した第１のｎ型領域形成工程（Ｓ１０：図４）と同様の方法により、炭化珪素単結晶基板１１上に第１のｎ型領域１２ａが形成される。図１６を参照して、具体的には、エピタキシャル成長によって第１のｎ型領域１２ａが炭化珪素単結晶基板１１上に形成される。エピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ法により行うことができる。エピタキシャル成長の際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）などの不純物（ドナー）を導入することが好ましい。第１のｎ型領域１２ａが含む窒素などの不純物濃度は、たとえば７．０×１０15ｃｍ-3程度である。第１のｎ型領域１２ａの厚みは、たとえば９μｍ程度である。
次に、第１のｐ型領域形成工程（Ｓ２０：図１５）が実施される。第１のｐ型領域形成工程（Ｓ２０：図１５）では、実施の形態１に記載した第１のｐ型領域形成工程（Ｓ２０：図４）と同様の方法により、第１のｎ型領域１２ａに接し、炭化珪素単結晶基板１１と接する主面とは反対側の第１のｎ型領域１２ａの主面から露出する第１のｐ型領域３が形成される。図１７を参照して、具体的には、第１のｎ型領域１２ａに対して、注入マスク（図示せず）を用いて、アルミニウムなどのアクセプタイオン（ｐ型を付与するための不純物イオン）の注入が行われることにより、第１のｐ型領域３、ＪＴＥ領域４およびガードリング領域６が形成される。同様に、第１のｎ型領域１２ａに対して、注入マスク（図示せず）を用いて、リンなどのドナーイオン（ｎ型を付与するための不純物イオン）の注入が行われることにより、フィールドストップ領域７が形成される。第１のｐ型領域３、ＪＴＥ領域４、ガードリング領域６およびフィールドストップ領域７の各々は、第１のｎ型領域１２ａに接し、炭化珪素単結晶基板１１と接する主面とは反対側の第１のｎ型領域１２ａの主面から露出する。
次に、第２のｎ型領域形成工程（Ｓ３０：図１５）が実施される。第２のｎ型領域形成工程（Ｓ３０：図１５）では、実施の形態１に記載した第２のｎ型領域形成工程（Ｓ３０：図４）と同様の方法により、第１のｐ型領域３および第１のｎ型領域１２ａ上に第２のｎ型領域１２ｂが形成される。図１８を参照して、たとえばＣＶＤにより、第１のｐ型領域３、ＪＴＥ領域４、ガードリング領域６、フィールドストップ領域７および第１のｎ型領域１２ａの各々上に、第２のｎ型領域１２ｂが形成される。これにより第１のｐ型領域３、ＪＴＥ領域４、ガードリング領域６およびフィールドストップ領域７の各々は、第２のｎ型領域１２ｂと接し、かつ第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂによって構成されるドリフト領域１２に埋め込まれる。第２のｎ型領域１２ｂは第１のｎ型領域１２ａの形成方法と同様の方法によって形成され得る。第２のｎ型領域１２ｂが含む窒素などの不純物濃度は、たとえば１．０×１０16ｃｍ-3程度である。第２のｎ型領域１２ｂの厚みは、たとえば３μｍ程度である。
次に、第２のｐ型領域形成工程（Ｓ４０：図１５）が実施される。第２のｐ型領域形成工程（Ｓ４０：図１５）では、実施の形態１に記載した第１のｐ型領域形成工程（Ｓ４０：図４）と同様の方法により、第２のｎ型領域１２ｂに接する第２のｐ型領域１３が形成される。具体的には、図１９を参照して、第２のｎ型領域１２ｂの第１のｎ型領域１２ａと接する主面と反対側の主面に対して、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するためのアクセプタ―不純物がイオン注入されることにより、第２のｎ型領域１２ｂと接する第２のｐ型領域１３が形成される。次に、たとえばリン（Ｐ）などの、ｎ型を付与するためのドナー不純物が、第２のｐ型領域１３内に第２のｐ型領域１３の深さよりも浅い注入深さでイオン注入されることにより、第２のｐ型領域１３と接し、かつ第２のｐ型領域１３により第２のｎ型領域１２ｂと隔てられたｎ型のソース領域１４が形成される。次に、ソース領域１４の一部に対して、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するためのアクセプタ―不純物がイオン注入されることにより、ソース領域１４に側面を囲まれ、かつ第２のｐ型領域１３と接するコンタクト領域１８が形成される。ソース領域１４およびコンタクト領域１８は、炭化珪素基板１０の第１の主面１０ａを構成する。なおイオン注入の代わりに、不純物の添加をともなうエピタキシャル成長が用いられて、第２のｐ型領域１３およびソース領域１４が形成されてもよい。
次に、活性化アニール工程（Ｓ５０：図１５）が実施される。イオン注入工程によって炭化珪素基板１０に注入された不純物を活性化するために、当該炭化珪素基板１０に対して熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
次に、トレンチ形成工程（Ｓ６０：図１５）が実施される。具体的には、炭化珪素基板１０の第１の主面１０ａ上において、第１のトレンチＴＲ１および第２のトレンチＴＲ２が形成される位置に開口を有するマスクが形成される。当該マスクを用いて、炭化珪素基板１０の第１の主面１０ａに対して、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥが行われることにより、炭化珪素基板１０の第１の主面１０ａの法線方向にほぼ沿った側壁部を有する凹部が形成される。次に、当該凹部に対して塩素を含むガスを用いた熱エッチングが行われる。熱エッチングは、たとえば、塩素などの反応性ガスを含む雰囲気中において炭化珪素基板１０を加熱することによって行い得る。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。これにより、炭化珪素基板１０の第１の主面１０ａと連接する第１の側壁部ＳＷ１と、第１の側壁部ＳＷ１と連接する第１の底部ＢＴ１とからなる第１のトレンチＴＲ１と、炭化珪素基板１０の第１の主面１０ａと連接する第２の側壁部ＳＷ２と、第２の側壁部ＳＷ２と連接する第２の底部ＢＴ２とからなる第２のトレンチＴＲ２が形成される（図２０参照）。第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第２のトレンチＴＲ２の第２の側壁部ＳＷ２の各々は、第１の主面１０ａからソース領域１４および第２のｐ型領域１３を貫通してｎ型領域１７に至るように形成される。第２のトレンチＴＲ２の第２の側壁部ＳＷ２の内周側の第２のｐ型領域１３は、ボディ領域１３ｂとなる。好ましくは、第１のトレンチＴＲ１および第２のトレンチＴＲ２は同時に形成される。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。上述のように熱処理温度を７００℃以上１０００℃以下とした場合、炭化珪素のエッチング速度はたとえば約７０μｍ／時になる。第１のトレンチＴＲ１および第２のトレンチＴＲ２の各々は、炭化珪素基板１０の第２の主面１０ｂから第１の主面１０ａに向かうに従って、開口幅ｗが大きくなるように形成される。第１のトレンチＴＲ１の第１の側壁部ＳＷ１および第２のトレンチＴＲ２の第２の側壁部ＳＷ２の各々は、ソース領域１４、第２のｐ型領域１３およびｎ型領域１７の各々と接するように形成される。第１のトレンチＴＲ１の第１の底部ＢＴ１は、第１のｐ型領域１２ａと接するように形成される。好ましくは、第２のトレンチＴＲ２の第２の底部ＢＴ２は、第１のｎ型領域１２ａおよび第２のｎ型領域１２ｂの境界面付近に位置するように形成される。第２のトレンチＴＲ２は、第１のトレンチＴＲ１よりも内周側に位置するように形成される。
同様に、第１のトレンチＴＲ１よりも外周側に段差部ＳＴが形成されてもよい。具体的には、段差部ＳＴが形成される位置に開口を有するマスクが炭化珪素基板１０の第１の主面１０ａ上に形成される。次に、第１のトレンチＴＲ１および第２のトレンチＴＲ２の形成と同様の方法により、炭化珪素基板１０の第１の主面１０ａと連接し、ソース領域１４および第２のｐ型領域１３を貫通し、ｎ型領域１７に致る第３の側壁部ＳＷ３と、第３の側壁部ＳＷ３と連接し、かつ第１のｐ型領域３、ＪＴＥ領域４、ガードリング領域６およびフィールドストップ領域７と接する第３の底部ＢＴ３とからなる段差部ＳＴが形成される。段差部ＳＴの第３の底部ＢＴ３は、炭化珪素基板１０の外縁１０ｃと連接する。
好ましくは、第１のトレンチＴＲ１の第１の側壁部ＳＷ１、第２のトレンチＴＲ２の第２の側壁部ＳＷ２および段差部ＳＴの第３の側壁部ＳＷ３の各々に、上述した特殊面が自己形成される。次に、マスクがエッチングなど任意の方法により除去される。
次に、ゲート絶縁膜形成工程（Ｓ６１：図１５）が実施される。具体的には、第１の主面１０ａに第１のトレンチＴＲ１および第２のトレンチＴＲ２が形成された炭化珪素基板１０が、酸素雰囲気中においてたとえば１３００℃程度の温度で１時間程度保持される。これにより、炭化珪素基板１０の第１の主面１０ａと、第２のトレンチＴＲ２の第２の側壁部ＳＷ２および第２の底部ＢＴ２の各々とに接するゲート絶縁膜１５が熱酸化により形成される。ゲート絶縁膜１５は、第２のトレンチＴＲ２の第２の側壁部ＳＷ２においてｎ型領域１７、第２のｐ型領域１３およびソース領域１４の各々と接する。ゲート絶縁膜１５は、第２のトレンチＴＲ２の第２の底部ＢＴ２においてｎ型領域１７と接する。
次に、ＮＯアニール工程が実施されてもよい。具体的には、窒素を含む雰囲気中においてゲート絶縁膜１５が形成された炭化珪素基板１０が１３００℃程度の温度で熱処理される。窒素を含む気体とは、たとえば一酸化窒素（ＮＯ）、一酸化二窒素、二酸化窒素およびアンモニアなどである。好ましくは、ゲート絶縁膜１５が形成された炭化珪素基板１０が、窒素を含む気体中において、１３００℃以上１５００℃以下の温度で、たとえば１時間程度保持される。
次に、Ａｒアニール工程が実施されてもよい。具体的には、アルゴンなどの不活性ガス雰囲気中において、ゲート絶縁膜１５が形成された炭化珪素基板１０が１３００℃程度の温度で熱処理される。好ましくは、アルゴンガス中において、ゲート絶縁膜１５が形成された炭化珪素基板１０が、たとえば１１００℃以上１５００℃以下の温度で１時間程度保持される。より好ましくは、ゲート絶縁膜１５が形成された炭化珪素基板１０は、１３００℃以上１５００℃以下の温度に保持される。
次に、ゲート電極形成工程（Ｓ６２：図１５）が実施される。ゲート絶縁膜１５上に接するゲート電極２７が形成される。具体的には、第２のトレンチＴＲ２の内部の領域をゲート電極２７によって埋めるように、ゲート絶縁膜１５上にゲート電極２７が形成される。たとえば、ゲート電極２７として、導体またはドープされたポリシリコンが第２のトレンチＴＲ２の内部に形成される。ゲート電極２７は、ゲート絶縁膜１５を介して第２のｐ型領域１３に対向するように形成される。次に、ゲート電極２７の露出面を覆うように、ゲート電極２７およびゲート絶縁膜１５上に層間絶縁膜２１が形成される。
次に、オーミック電極形成工程（Ｓ６３：図１５）が実施される。ソース領域１４およびコンタクト領域１８の各々が層間絶縁膜２１およびゲート絶縁膜１５から露出するように、層間絶縁膜２１およびゲート絶縁膜１５に対してエッチングが行われる。次に、たとえばスパッタリングにより、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４およびコンタクト領域１８の各々に接するように、たとえばＮｉＳｉ、ＴｉＳｉ、ＴｉＡｌまたはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含むソース電極１６が形成される。次に、ソース電極１６がソース領域１４およびコンタクト領域１８の各々に接して設けられた炭化珪素基板１０が、たとえば９００℃以上１１００℃以下の温度で５分程度加熱される。これにより、ソース電極１６の少なくとも一部がシリサイド化し、ソース領域１４とオーミック接合するソース電極１６が形成される。
図２に示すように、第２の電極２は、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３と接する第２のオーミック電極２ｃを有していてもよい。第２の電極２が第２のオーミック電極２ｃを有している場合、ソース電極１６および第２のオーミック電極２ｃの形成は同時に実施されてもよい。具体的には、たとえばスパッタリングにより、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４およびコンタクト領域１８の各々に接するソース電極１６と、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３と接する第２のオーミック電極２ｃとが形成される。次に、ソース電極１６および第２のオーミック電極２ｃが形成された炭化珪素基板１０が、たとえば９００℃以上１１００℃以下の温度で５分程度加熱される。これにより、ソース電極１６および第２のオーミック電極２ｃの各々の少なくとも一部がシリサイド化し、ソース領域１４とオーミック接合するソース電極１６と、第１のｐ型領域３とオーミック接合する第２のオーミック電極２ｃとが形成される。
次に、ショットキー電極形成工程（Ｓ７０：図１５）が実施される。具体的には、たとえばチタンなどのショットキー電極２ａが、第１のトレンチＴＲ１の第１の底部ＢＴ１において第１のｐ型領域３と接し、かつ第１のトレンチＴＲ１の第１の側壁部ＳＷ１においてソース領域１４、第２のｐ型領域１３およびｎ型領域１７の各々と接するように形成される。その後、ショットキー電極２ａが形成された炭化珪素基板１０が、たとえば４００℃以上５００℃以下程度の温度でアニールされる。これにより、炭化珪素基板１０のｎ型領域１７とショットキー接合するショットキー電極２ａが形成される。
次に、配線形成工程（Ｓ８０：図１５）が実施される。具体的には、ショットキー電極２ａおよびソース電極１６の各々に接するようにパッド電極２ｂ（図１参照）が形成される。パッド電極２ｂたとえばアルミニウムからなる。ショットキー電極２ａおよびパッド電極２ｂはアノード電極２（第２の電極２）を構成する。
次に、炭化珪素基板１０の第２の主面１０ｂ側の研削が行われた後、炭化珪素基板１０の第２の主面１０ｂに接するドレイン電極２０（第１の電極２０）が形成される。ドレイン電極２０は、たとえばレーザーアニールにより加熱されることにより、炭化珪素基板１０のｎ型領域１７とオーミック接合する。次に、ドレイン電極２０と接して裏面保護電極２３が形成される。以上により、図１０に示す炭化珪素半導体装置１が完成する。
次に、実施の形態２に係る炭化珪素半導体装置１の作用効果について説明する。
実施の形態２に係る炭化珪素半導体装置１によれば、ゲート絶縁膜１５と、ゲート電極２７とをさらに備える。炭化珪素基板１０は、第１導電型領域１７と接し、かつ第２導電型を有する第２のｐ型領域１３と、第２のｐ型領域１３によって第１導電型領域１７と隔てられ、かつ第１導電型を有するソース領域１４とを含む。ゲート絶縁膜１５は、第１導電型領域１７、第２のｐ型領域１３およびソース領域１４の各々と接する。ゲート電極２７は、ゲート絶縁膜１５を介して第２のｐ型領域１３に対向する。これにより、ゲート電極２７およびゲート絶縁膜１５を有するＭＯＳＦＥＴを備えた炭化珪素半導体装置１を提供することができる。
また実施の形態２に係る炭化珪素半導体装置１によれば、炭化珪素基板１０の第１の主面１０ａにおいて、第１の主面１０ａからソース領域１４および第２のｐ型領域１３を貫通して第１導電型領域１７に至る第２の側壁部ＳＷ２と、第１導電型領域１７に位置する第２の底部ＢＴ２とからなる第２のトレンチＴＲ２が設けられている。ゲート絶縁膜１５は、第２のトレンチＴＲ２の第２の側壁部ＳＷ２および第２の底部ＢＴ２の各々に接する。第１のトレンチは、第２のトレンチよりも炭化珪素基板の外周側に設けられている。それゆえ、第１のトレンチＴＲを有するダイオードは、第２のトレンチＴＲ２を有するＭＯＳＦＥＴよりも外周側に設けられる。これにより、外周耐圧構造に対する電界分布の偏在を防ぐことができる。
実施の形態２に係る炭化珪素半導体装置１の製造方法によれば、炭化珪素基板１０を形成する工程は、第１導電型領域１７と接し、かつ第２導電型を有する第２のｐ型領域１３を形成する工程と、第２のｐ型領域１３によって第１導電型領域１７と隔てられ、かつ第１導電型を有するソース領域１４を形成する工程とを含む。第１導電型領域１７、第２のｐ型領域１３およびソース領域１４の各々と接するゲート絶縁膜１５が形成される。ゲート絶縁膜１５を介して第２のｐ型領域１３に対向するゲート電極２７が形成される。これにより、ゲート電極２７およびゲート絶縁膜１５を有するＭＯＳＦＥＴを備えた炭化珪素半導体装置１を提供することができる。
また実施の形態２に係る炭化珪素半導体装置１の製造方法によれば、炭化珪素基板１０を準備する工程は、第１の主面１０ａからソース領域１４および第２のｐ型領域１３を貫通して第１導電型領域１７に至る第２の側壁部ＳＷ２と、第１導電型領域１７に位置する第２の底部ＢＴ２とからなる第２のトレンチＴＲ２を形成する工程を含む。ゲート絶縁膜１５を形成する工程では、ゲート絶縁膜１５が第２のトレンチＴＲ２の第２の側壁部ＳＷ２および第２の底部ＢＴ２の各々に接して形成される。第１のトレンチＴＲ１を形成する工程および第２のトレンチＴＲ２を形成する工程は同時に実施される。これにより、第１のトレンチＴＲ１および第２のトレンチＴＲ２を効率的に形成することができる。
さらに実施の形態２に係る炭化珪素半導体装置１の製造方法によれば、炭化珪素基板１０を準備する工程の後、ソース領域１４と接するソース電極１６が形成される。第２の電極２を形成する工程は、第１の第２導電型領域３と接するオーミック電極２ｃを形成する工程を含む。ソース電極１６を形成する工程およびオーミック電極２ｃを形成する工程は同時に実施される。これにより、ソース電極１６およびオーミック電極２ｃを効率的に形成することができる。
なお上記各実施の形態では、炭化珪素半導体装置が有するＭＯＳＦＥＴとして、トレンチ型ＭＯＳＦＥＴを例に挙げて説明したが、当該ＭＯＳＦＥＴはプレナー型ＭＯＳＦＥＴであってもよい。またＭＯＳＦＥＴの代わりにＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が用いられてもよい。また上記各実施の形態では、ｎ型を第１導電型とし、ｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、ｎ型を第２導電型としてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素半導体装置（ダイオード）
２ 第２の電極（アノード電極）
２ａ ショットキー電極（第１のオーミック電極）
２ｂ パッド電極
２ｃ オーミック電極（第２のオーミック電極）
３ 第１の第２導電型領域（第１のｐ型領域）
３ａ，１３ａ 表面
４ ＪＴＥ領域
６ ガードリング領域
６ａ 第１のガードリング領域
６ｂ 第２のガードリング領域
７ フィールドストップ領域
８ａ 第１の空乏層
８ｂ 第２の空乏層
１０ 炭化珪素基板
１０ａ 第１の主面（主面）
１０ｂ 第２の主面
１０ｃ 外縁
１１ 炭化珪素単結晶基板
１２ ドリフト領域
１２ａ 第１の第１導電型領域（第１のｎ型領域）
１２ｂ 第２の第１導電型領域（第２のｎ型領域）
１３ 第２のｐ型領域（ボディ領域）
１３ｂ ボディ領域
１４ ソース領域
１５ ゲート絶縁膜（絶縁膜）
１６ ソース電極
１７ 第１導電型領域（ｎ型領域）
１８ コンタクト領域
２０ 第１の電極（カソード電極、ドレイン電極）
２１ 層間絶縁膜
２２ 絶縁層
２３ 裏面保護電極
２７ ゲート電極
ＢＴ１ 第１の底部
ＢＴ２ 第２の底部
ＢＴ３ 第３の底部
ＭＲ ＭＯＳＦＥＴ領域
ＯＲ 終端領域
ＳＴ 段差部
ＳＷ１ 第１の側壁部
ＳＷ２ 第２の側壁部
ＳＷ３ 第３の側壁部
ＴＲ１ 第１のトレンチ
ＴＲ２ 第２のトレンチ
ａ 幅
ｂ 距離
ｗ 開口幅

Claims (15)

  1. 第１の主面と、前記第１の主面と反対の第２の主面とを有する炭化珪素基板と、
    前記第２の主面に接する第１の電極とを備え、
    前記炭化珪素基板の前記第１の主面において、前記第１の主面と連接する第１の側壁部と、前記第１の側壁部と連接する第１の底部とからなる第１のトレンチが形成されており、
    前記炭化珪素基板は、前記第１のトレンチの前記第１の側壁部と接し、前記第２の主面を形成し、かつ第１導電型を有する第１導電型領域と、前記第１のトレンチの前記第１の底部および前記第１導電型領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第１の第２導電型領域と、前記第１導電型領域によって前記第１の第２導電型領域から隔てられ、前記第１のトレンチの前記第１の側壁部と接し、かつ前記第２導電型を有する第２の第２導電型領域とを含み、
    平面視において、前記第１の第２導電型領域は、前記第２の第２導電型領域と部分的に重なっており、さらに、
    前記第１のトレンチの前記第１の底部において前記第１の第２導電型領域と接し、かつ前記第１のトレンチの前記第１の側壁部において前記第１導電型領域および前記第２の第２導電型領域と接する第２の電極とを備えた、炭化珪素半導体装置。
  2. 前記第２の電極は、前記第１のトレンチの前記第１の側壁部において前記第１導電型領域と接するショットキー電極を含む、請求項１に記載の炭化珪素半導体装置。
  3. 前記ショットキー電極は、前記第１の第２導電型領域および前記第２の第２導電型領域の各々に接している、請求項２に記載の炭化珪素半導体装置。
  4. 前記第２の電極は、前記第１のトレンチの前記第１の側壁部において前記第１導電型領域と接する第１のオーミック電極を含む、請求項１に記載の炭化珪素半導体装置。
  5. 前記第２の電極は、前記第１のトレンチの前記第１の底部において前記第１の第２導電型領域と接する第２のオーミック電極を含む、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記第２の主面および前記第１の側壁部の双方に平行な方向に沿って見た場合における、前記第１の第２導電型領域が前記第２の第２導電型領域と前記第２の主面の法線方向において重なる幅は、前記第２の主面の法線方向に沿った前記第１の第２導電型領域と前記第２の第２導電型領域との距離よりも大きい、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記第１のトレンチは、前記炭化珪素基板の前記第２の主面から前記第１の主面に向かうに従って前記第１のトレンチの開口幅が大きくなるように形成されている、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記炭化珪素基板は、前記第１導電型領域と接し、かつ前記第２導電型を有するボディ領域と、前記ボディ領域によって前記第１導電型領域と隔てられ、かつ前記第１導電型を有するソース領域とを含み、さらに、
    前記第１導電型領域、前記ボディ領域および前記ソース領域の各々と接するゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極とを備えた、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置。
  9. 前記炭化珪素基板の前記第１の主面において、前記第１の主面から前記ソース領域および前記ボディ領域を貫通して前記第１導電型領域に至る第２の側壁部と、前記第１導電型領域に位置する第２の底部とからなる第２のトレンチが設けられており、
    前記ゲート絶縁膜は、前記第２のトレンチの前記第２の側壁部および前記第２の底部の各々に接し、
    前記第１のトレンチは、前記第２のトレンチよりも前記炭化珪素基板の外周側に設けられている、請求項８に記載の炭化珪素半導体装置。
  10. 第１の主面と、前記第１の主面と反対の第２の主面とを有する炭化珪素基板を準備する工程と、
    前記第２の主面に接する第１の電極を形成する工程とを備え、
    前記炭化珪素基板の前記第１の主面において、前記第１の主面と連接する第１の側壁部と、前記第１の側壁部と連接する第１の底部とからなる第１のトレンチが形成されており、
    前記炭化珪素基板は、前記第１のトレンチの前記第１の側壁部と接し、前記第２の主面を形成し、かつ第１導電型を有する第１導電型領域と、前記第１のトレンチの前記第１の底部および前記第１導電型領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第１の第２導電型領域と、前記第１導電型領域によって前記第１の第２導電型領域から隔てられ、前記第１のトレンチの前記第１の側壁部と接し、かつ前記第２導電型を有する第２の第２導電型領域とを含み、
    平面視において、前記第１の第２導電型領域は、前記第２の第２導電型領域と部分的に重なっており、さらに、
    前記第１のトレンチの前記第１の底部において前記第１の第２導電型領域と接し、かつ前記第１のトレンチの前記第１の側壁部において前記第１導電型領域および前記第２の第２導電型領域と接する第２の電極を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
  11. 前記炭化珪素基板を準備する工程は、前記炭化珪素基板の前記第１の主面と連接する前記第１の側壁部と、前記第１の側壁部と連接する前記第１の底部とからなる前記第１のトレンチを形成する工程を含み、
    前記第１のトレンチを形成する工程は、塩素を含むガスを用いた熱エッチングを行う工程を含む、請求項１０に記載の炭化珪素半導体装置の製造方法。
  12. 前記炭化珪素基板を準備する工程は、前記炭化珪素基板の前記第２の主面を構成する炭化珪素単結晶基板上に第１の第１導電型領域を形成する工程と、前記第１の第１導電型領域に接する前記第１の第２導電型領域を形成する工程と、前記第１の第１導電型領域および前記第１の第２導電型領域の各々に接する第２の第１導電型領域を形成する工程と、前記第２の第１導電型領域に接して前記第２の第２導電型領域を形成する工程とを含み、
    前記第１のトレンチを形成する工程では、前記第１のトレンチの前記第１の側壁部が、前記第２の第１導電型領域および前記第２の第２導電型領域の各々と接するように形成され、かつ前記第１のトレンチの前記第１の底部は、前記第１の第２導電型領域と接するように形成され、
    前記第１導電型領域は、前記炭化珪素単結晶基板、前記第１の第１導電型領域および前記第２の第１導電型領域から構成される、請求項１１に記載の炭化珪素半導体装置の製造方法。
  13. 前記炭化珪素基板を形成する工程は、前記第１導電型領域と接し、かつ前記第２導電型を有するボディ領域を形成する工程と、前記ボディ領域によって前記第１導電型領域と隔てられ、かつ前記第１導電型を有するソース領域を形成する工程とを含み、さらに、
    前記第１導電型領域、前記ボディ領域および前記ソース領域の各々と接するゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極を形成する工程とを備えた、請求項１０〜請求項１２のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  14. 前記炭化珪素基板を準備する工程は、前記第１の主面から前記ソース領域および前記ボディ領域を貫通して前記第１導電型領域に至る第２の側壁部と、前記第１導電型領域に位置する第２の底部とからなる第２のトレンチを形成する工程を含み、
    前記ゲート絶縁膜を形成する工程では、前記ゲート絶縁膜が前記第２のトレンチの前記第２の側壁部および前記第２の底部の各々に接して形成され、
    前記第１のトレンチを形成する工程および前記第２のトレンチを形成する工程は同時に実施される、請求項１３に記載の炭化珪素半導体装置の製造方法。
  15. 前記炭化珪素基板を準備する工程の後、前記ソース領域と接するソース電極を形成する工程をさらに備え、
    前記第２の電極を形成する工程は、前記第１の第２導電型領域と接するオーミック電極を形成する工程を含み、
    前記ソース電極を形成する工程および前記オーミック電極を形成する工程は同時に実施される、請求項１３または請求項１４に記載の炭化珪素半導体装置の製造方法。
JP2013213969A 2013-10-11 2013-10-11 炭化珪素半導体装置およびその製造方法 Pending JP2015076592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013213969A JP2015076592A (ja) 2013-10-11 2013-10-11 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013213969A JP2015076592A (ja) 2013-10-11 2013-10-11 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015076592A true JP2015076592A (ja) 2015-04-20

Family

ID=53001195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013213969A Pending JP2015076592A (ja) 2013-10-11 2013-10-11 炭化珪素半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2015076592A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182235A (ja) * 2017-04-20 2018-11-15 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
JP2018182234A (ja) * 2017-04-20 2018-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10236348B2 (en) 2016-11-15 2019-03-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device with double trench and method of making same
WO2019054459A1 (ja) * 2017-09-14 2019-03-21 株式会社デンソー 半導体装置およびその製造方法
JP2019096795A (ja) * 2017-11-24 2019-06-20 国立研究開発法人産業技術総合研究所 半導体装置
JP2019102554A (ja) * 2017-11-29 2019-06-24 国立研究開発法人産業技術総合研究所 半導体装置
WO2019198416A1 (ja) * 2018-04-13 2019-10-17 住友電気工業株式会社 半導体装置
CN110911398A (zh) * 2018-09-14 2020-03-24 株式会社东芝 半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575098A (ja) * 1991-09-12 1993-03-26 Shindengen Electric Mfg Co Ltd 半導体装置
JP2000507395A (ja) * 1996-03-27 2000-06-13 エービービー リサーチ リミテッド 注入工程を使用してＳｉＣ半導体層を有する半導体デバイスを製造する方法、および当該方法により製造したデバイス
JP2009224485A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法
JP2012059841A (ja) * 2010-09-07 2012-03-22 Toshiba Corp 半導体装置
WO2012105609A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体装置
JP2013110243A (ja) * 2011-11-21 2013-06-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575098A (ja) * 1991-09-12 1993-03-26 Shindengen Electric Mfg Co Ltd 半導体装置
JP2000507395A (ja) * 1996-03-27 2000-06-13 エービービー リサーチ リミテッド 注入工程を使用してＳｉＣ半導体層を有する半導体デバイスを製造する方法、および当該方法により製造したデバイス
JP2009224485A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc ダイオードとその製造方法
JP2012059841A (ja) * 2010-09-07 2012-03-22 Toshiba Corp 半導体装置
WO2012105609A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体装置
JP2013110243A (ja) * 2011-11-21 2013-06-06 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236348B2 (en) 2016-11-15 2019-03-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor device with double trench and method of making same
JP2018182234A (ja) * 2017-04-20 2018-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018182235A (ja) * 2017-04-20 2018-11-15 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法
CN111344866A (zh) * 2017-09-14 2020-06-26 株式会社电装 半导体装置及其制造方法
WO2019054459A1 (ja) * 2017-09-14 2019-03-21 株式会社デンソー 半導体装置およびその製造方法
JP2019054087A (ja) * 2017-09-14 2019-04-04 株式会社デンソー 半導体装置およびその製造方法
CN111344866B (zh) * 2017-09-14 2023-06-16 株式会社电装 半导体装置及其制造方法
US10964809B2 (en) 2017-09-14 2021-03-30 Denso Corporation Semiconductor device and manufacturing process therefor
JP2019096795A (ja) * 2017-11-24 2019-06-20 国立研究開発法人産業技術総合研究所 半導体装置
JP7067698B2 (ja) 2017-11-24 2022-05-16 国立研究開発法人産業技術総合研究所 半導体装置
JP7029711B2 (ja) 2017-11-29 2022-03-04 国立研究開発法人産業技術総合研究所 半導体装置
JP2019102554A (ja) * 2017-11-29 2019-06-24 国立研究開発法人産業技術総合研究所 半導体装置
CN111954933A (zh) * 2018-04-13 2020-11-17 住友电气工业株式会社 半导体装置
WO2019198416A1 (ja) * 2018-04-13 2019-10-17 住友電気工業株式会社 半導体装置
JPWO2019198416A1 (ja) * 2018-04-13 2021-05-13 住友電気工業株式会社 半導体装置
US11189722B2 (en) 2018-04-13 2021-11-30 Sumitomo Electric Industries, Ltd. Semiconductor device
JP7314930B2 (ja) 2018-04-13 2023-07-26 住友電気工業株式会社 半導体装置
CN111954933B (zh) * 2018-04-13 2024-03-01 住友电气工业株式会社 半导体装置
JP2020047636A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置
CN110911398A (zh) * 2018-09-14 2020-03-24 株式会社东芝 半导体装置
JP7039429B2 (ja) 2018-09-14 2022-03-22 株式会社東芝 半導体装置

Similar Documents

Publication Publication Date Title
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
US20140197422A1 (en) Silicon carbide semiconductor device
JP5994604B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2013105353A1 (ja) 半導体装置およびその製造方法
US9613809B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2015019014A (ja) 半導体装置およびその製造方法
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
US9263527B2 (en) Silicon carbide semiconductor device and method of manufacturing same
WO2018088063A1 (ja) 炭化珪素半導体装置
WO2015012009A1 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2017179377A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
US20150236148A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2015191923A (ja) 炭化珪素半導体装置およびその製造方法
WO2017051616A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2013110336A (ja) 半導体装置およびその製造方法
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6256075B2 (ja) 炭化珪素半導体装置
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP2019057629A (ja) 炭化珪素半導体装置
JP2014127660A (ja) 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法
WO2013094328A1 (ja) 半導体装置およびその製造方法
JP2014232838A (ja) 炭化珪素半導体装置
JP2017147471A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170905