JPWO2017179377A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2017179377A1
JPWO2017179377A1 JP2018511945A JP2018511945A JPWO2017179377A1 JP WO2017179377 A1 JPWO2017179377 A1 JP WO2017179377A1 JP 2018511945 A JP2018511945 A JP 2018511945A JP 2018511945 A JP2018511945 A JP 2018511945A JP WO2017179377 A1 JPWO2017179377 A1 JP WO2017179377A1
Authority
JP
Japan
Prior art keywords
region
main surface
impurity
impurity region
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018511945A
Other languages
English (en)
Other versions
JP6587265B2 (ja
Inventor
透 日吉
透 日吉
増田　健良
健良 増田
小杉　亮治
亮治 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Electric Industries Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sumitomo Electric Industries Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2017179377A1 publication Critical patent/JPWO2017179377A1/ja
Application granted granted Critical
Publication of JP6587265B2 publication Critical patent/JP6587265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜とを有している。炭化珪素基板は、第１不純物領域と、第２不純物領域と、第３不純物領域と、第４不純物領域と、第５不純物領域と、第６不純物領域とを含む。炭化珪素基板の第１主面には、側面と、底部とにより規定されるトレンチが設けられている。第６不純物領域は、底部に対面する第１領域と、炭化珪素基板の第２主面と対面する第２領域とを有する。第１領域の不純物濃度は、第２領域の不純物濃度よりも高い。第２主面に対して垂直な方向において、第４不純物領域の第５主面は、第２不純物領域の第６主面と第２主面との間にある。

Description

本開示は、炭化珪素半導体装置およびその製造方法に関する。本出願は、２０１６年４月１４日に出願した日本特許出願である特願２０１６−０８１１１８号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
たとえば特開２０１２−６４６５９号公報（特許文献１）、特開２０１３−１６５１９７号公報（特許文献２）および特開２０１３−１６５１９８号公報（特許文献３）などには、炭化珪素基板の主表面にゲートトレンチが設けられたトレンチ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。炭化珪素基板の内部には、ｎ型領域とｐ型領域とが交互に繰り返し並べられたスーパージャンクション構造が設けられている。
特開２０１２−６４６５９号公報 特開２０１３−１６５１９７号公報 特開２０１３−１６５１９８号公報
本開示に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜と、第１電極と、第２電極とを備えている。炭化珪素基板は、第１主面と、第１主面と反対側の第２主面とを有する。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域と、第１不純物領域から隔てられるように第２不純物領域上に設けられ、かつ第１導電型を有する第３不純物領域と、第３不純物領域および第２不純物領域を貫通し、第１不純物領域に接し、かつ第２導電型を有する第４不純物領域と、第１不純物領域に接し、第１不純物領域と第２主面との間にあり、かつ第１導電型を有する第５不純物領域と、第５不純物領域と接し、かつ第２導電型を有する第６不純物領域とを含む。第１主面には、第３不純物領域および第２不純物領域を貫通して第１不純物領域に至る側面と、側面と連なる底部とにより規定されるトレンチが設けられている。第６不純物領域は、底部に対面する第３主面を有する第１領域と、第１領域と接し、かつ第２主面と対面する第４主面を有する第２領域とを有する。第１領域の不純物濃度は、第２領域の不純物濃度よりも高い。第４不純物領域は、第２主面に対面する第５主面を有する。第２不純物領域は、第２主面に対面する第６主面を有する。第２主面に対して垂直な方向において、第５主面は、第６主面と第２主面との間にある。ゲート絶縁膜は、側面および底部に接する。第１電極は、第１主面において第３不純物領域および第４不純物領域と接する。第２電極は、第２主面と接する。
本開示に係る炭化珪素半導体装置の製造方法は、以下の工程を備えている。第１主面と、第１主面と反対側の第２主面とを有する炭化珪素基板が準備される。側面および底部に接するゲート絶縁膜が形成される。第１主面において第３不純物領域および第４不純物領域と接する第１電極が形成される。第２主面と接する第２電極が形成される。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域と、第１不純物領域から隔てられるように第２不純物領域上に設けられ、かつ第１導電型を有する第３不純物領域と、第３不純物領域および第２不純物領域を貫通し、第１不純物領域に接し、かつ第２導電型を有する第４不純物領域と、第１不純物領域に接し、第１不純物領域と第２主面との間にあり、かつ第１導電型を有する第５不純物領域と、第５不純物領域と接し、かつ第２導電型を有する第６不純物領域とを含む。第１主面には、第３不純物領域および第２不純物領域を貫通して第１不純物領域に至る側面と、側面と連なる底部とにより規定されるトレンチが設けられている。第６不純物領域は、底部に対面する第３主面を有する第１領域と、第１領域と接し、かつ第２主面と対面する第４主面を有する第２領域とを有する。第１領域の不純物濃度は、第２領域の不純物濃度よりも高い。第４不純物領域は、第２主面に対面する第５主面を有する。第２不純物領域は、第２主面に対面する第６主面を有する。第２主面に対して垂直な方向において、第５主面は、第６主面と第２主面との間にある。
図１は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 図２は、第２ピラー領域における不純物濃度の分布を示す図である。 図３は、本実施形態に係る炭化珪素半導体装置の第１変形例の構成を示す断面模式図であり、図４のＩＩＩ−ＩＩＩ線に沿った矢視断面模式図である。 図４は、図３のＩＶ−ＩＶ線に沿った矢視断面模式図である。 図５は、図４のＶ−Ｖ線に沿った矢視断面模式図である。 図６は、本実施形態に係る炭化珪素半導体装置の第２変形例の構成を示す断面模式図である。 図７は、本実施形態に係る炭化珪素半導体装置の第３変形例の構成を示す断面模式図である。 図８は、本実施形態に係る炭化珪素半導体装置の第４変形例の構成を示す断面模式図である。 図９は、本実施形態に係る炭化珪素半導体装置の第５変形例の構成を示す断面模式図である。 図１０は、本実施形態に係る炭化珪素半導体装置の第６変形例の構成を示す断面模式図である。 図１１は、本実施形態に係る炭化珪素半導体装置の第７変形例の構成を示す断面模式図である。 図１２は、第２ピラー領域における不純物濃度の分布の変形例を示す図である。 図１３は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 図１４は、炭化珪素基板を準備する工程が含む工程を概略的に示すフロー図である。 図１５は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１６は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１７は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 図１８は、本実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図であり、図１９のＸＶＩＩＩ−ＸＶＩＩＩ線に沿った矢視断面模式図である。 図１９は、図１８のＸＩＸ−ＸＩＸ線に沿った矢視断面模式図である。 図２０は、本実施形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図であり、図２１のＸＸ−ＸＸ線に沿った矢視断面模式図である。 図２１は、図２０のＸＸＩ−ＸＸＩ線に沿った矢視断面模式図である。 図２２は、本実施形態に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。 図２３は、本実施形態に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。 図２４は、本実施形態に係る炭化珪素半導体装置の製造方法の第８工程を示す断面模式図である。 図２５は、本実施形態に係る炭化珪素半導体装置の製造方法の第９工程を示す断面模式図である。 図２６は、本実施形態に係る炭化珪素半導体装置の製造方法の第１０工程を示す断面模式図である。 図２７は、実施例１および実施例２に係るＭＯＳＦＥＴの構造を示す断面模式図である。 図２８は、リーク電流と、ドレイン電極およびソース電極間の電圧（ＶＤＳ）との関係を示す図である。 図２９は、特性オン抵抗と、電流拡がり層の不純物濃度との関係を示す図である。
[本開示が解決しようとする課題]
本開示の目的は、ゲート絶縁膜の底部における電界集中を緩和可能な炭化珪素半導体装置およびその製造方法を提供することである。
[本開示の効果]
本開示によれば、ゲート絶縁膜の底部における電界集中を緩和可能な炭化珪素半導体装置およびその製造方法を提供することができる。
［本開示の実施形態の概要］
まず、本開示の実施形態の概要について説明する。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
（１）本開示に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、ゲート絶縁膜２１と、第１電極２３と、第２電極２０とを備えている。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素基板１０は、第１導電型を有する第１不純物領域１１と、第１不純物領域１１上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域１２と、第１不純物領域１１から隔てられるように第２不純物領域１２上に設けられ、かつ第１導電型を有する第３不純物領域１３と、第３不純物領域１３および第２不純物領域１２を貫通し、第１不純物領域１１に接し、かつ第２導電型を有する第４不純物領域１４と、第１不純物領域１１に接し、第１不純物領域１１と第２主面２との間にあり、かつ第１導電型を有する第５不純物領域１５と、第５不純物領域１５と接し、かつ第２導電型を有する第６不純物領域１６とを含む。第１主面１には、第３不純物領域１３および第２不純物領域１２を貫通して第１不純物領域１１に至る側面ＳＷと、側面ＳＷと連なる底部ＢＴとにより規定されるトレンチＴＲが設けられている。第６不純物領域１６は、底部ＢＴに対面する第３主面３を有する第１領域３１と、第１領域３１と接し、かつ第２主面２と対面する第４主面４を有する第２領域３２とを有する。第１領域３１の不純物濃度は、第２領域３２の不純物濃度よりも高い。第４不純物領域１４は、第２主面に対面する第５主面５を有する。第２不純物領域１２は、第２主面２に対面する第６主面６を有する。第２主面２に対して垂直な方向において、第５主面５は、第６主面６と第２主面２との間にある。ゲート絶縁膜２１は、側面ＳＷおよび底部ＢＴに接する。第１電極２３は、第１主面１において第３不純物領域１３および第４不純物領域１４と接する。第２電極２０は、第２主面２と接する。
上記（１）に係る炭化珪素半導体装置１００によれば、炭化珪素基板１０は、第１導電型を有する第５不純物領域１５と、第５不純物領域１５と接し、かつ第２導電型を有する第６不純物領域１６とを含む。第５不純物領域１５および第６不純物領域１６は互いに電荷を補償し合うスーパージャンクション構造を構成する。そのため、炭化珪素半導体装置１００の耐圧を向上することができる。
また第６不純物領域１６は、底部ＢＴに対面する第３主面３を有する第１領域３１と、第１領域３１と接し、かつ第２主面２と対面する第４主面４を有する第２領域３２とを有する。これにより、炭化珪素半導体装置に逆方向バイアスを印加した際、第２領域３２が完全に空乏化した場合であっても、第１領域３１が完全に空乏化することを抑制することができる。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
さらに第２主面２に対して垂直な方向において、第４不純物領域１４の第５主面５は、第２不純物領域１２の第６主面６と第２主面２との間にある。そのため、第４不純物領域１４と第１領域３１との間で等電位面が形成される。第４不純物領域１４は第１電極２３と繋がっているため、等電位面は第１電極２３の電位（すなわち０Ｖ）に近づく。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。そのため、ゲート絶縁膜が破壊されることを抑制することができる。よって、ゲート絶縁膜の信頼性を向上することができる。
（２）上記（１）に係る炭化珪素半導体装置１００において、第１領域３１の不純物濃度の最大値は、第２領域３２の不純物濃度の平均値の１０倍以上であってもよい。これにより、炭化珪素半導体装置に逆方向バイアスを印加した際、第１領域３１が空乏化することをさらに抑制することができる。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
（３）上記（１）または（２）に係る炭化珪素半導体装置１００において、第１領域３１は、底部ＢＴから離間していてもよい。これにより、電流の流れる領域を広くすることができる。結果として、オン抵抗を低減することができる。
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１００において、第２主面２に平行な方向において、第２領域３２の幅は、底部ＢＴの幅以上であってもよい。これにより、トレンチＴＲの底部ＢＴの電界集中を緩和することができる。
（５）上記（４）に係る炭化珪素半導体装置１００において、第２主面２に平行な方向において、底部ＢＴの幅は、第３主面３の幅以上であってもよい。これにより、電流の流れる領域を広くすることができる。結果として、オン抵抗を低減することができる。
（６）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１００において、第２主面２に平行な方向において、第３主面３の幅は、第２領域３２の幅以下であってもよい。これにより、電流の流れる領域を広くすることができる。結果として、オン抵抗を低減することができる。
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置１００において、側面ＳＷと、第１主面１とがなす角度θは、９０°以上であってもよい。これにより、チャネル領域における移動度を高くすることができる。結果として、オン抵抗を低減することができる。
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置１００において、第１不純物領域１１の不純物濃度は、２×１０16ｃｍ-3よりも高く１×１０18ｃｍ-3未満であってもよい。これにより、オン抵抗を低減しながら、高い耐圧を維持することができる。
（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置１００において、第１領域３１の不純物濃度は、第１不純物領域１１の不純物濃度よりも高くてもよい。これにより、炭化珪素半導体装置に逆方向バイアスを印加した際、第１不純物領域１１に空乏層を延ばすことができる。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
（１０）上記（１）〜（９）のいずれかに係る炭化珪素半導体装置１００において、第１不純物領域１１の不純物濃度は、第５不純物領域１５の不純物濃度よりも高くてもよい。これにより、オン抵抗を低減することができる。
（１１）上記（１）〜（１０）のいずれかに係る炭化珪素半導体装置１００において、第２不純物領域１２の不純物濃度は、第１不純物領域１１の不純物濃度よりも高くてもよい。これにより、第２不純物領域１２と第１不純物領域１１との境界から第２不純物領域１２内に空乏層が広がることで、第２不純物領域１２がパンチスルーすることを抑制することができる。
（１２）上記（１）〜（１１）のいずれかに係る炭化珪素半導体装置１００において、第２主面２に対して垂直な方向において、第１領域３１の厚みは、０．１μｍ以上であってもよい。第１領域３１が完全に空乏化することを避けることができ、トレンチＴＲの底部ＢＴに電界が集中することをさらに抑制することができる。
（１３）上記（１）〜（１２）のいずれかに係る炭化珪素半導体装置１００において、ゲート絶縁膜２１は、側面ＳＷと接する第１部分２１ｂと、底部ＢＴと接する第２部分２１ｃとを有していてもよい。第２部分２１ｃの厚みは、第１部分２１ｂの厚みよりも大きい。これにより、底部ＢＴに高い電界が印加された場合であっても、ゲート絶縁膜が破壊されることを抑制することができる。
（１４）上記（１）〜（１３）のいずれかに係る炭化珪素半導体装置１００において、第２主面２に対して垂直な方向において、第５主面５は、第６主面６と底部ＢＴとの間にあってもよい。これにより、電流が流れる領域が広くなるため、オン抵抗をさらに低減することができる。
（１５）上記（１）〜（１３）のいずれかに係る炭化珪素半導体装置１００において、第２主面２に対して垂直な方向において、第５主面５は、底部ＢＴと第３主面３との間にあってもよい。これにより、オン抵抗を低減しつつ、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
（１６）上記（１）〜（１３）のいずれかに係る炭化珪素半導体装置１００において、第２主面２に対して垂直な方向において、第５主面５は、第３主面３と第１領域３１および第２領域３２の境界面７との間にあってもよい。これにより、第４不純物領域１４と第１領域３１との間で等電位面が形成され易くなる。結果として、トレンチＴＲの底部ＢＴに電界が集中することをさらに抑制することができる。
（１７）本開示に係る炭化珪素半導体装置１００の製造方法は、以下の工程を備えている。第１主面１と、第１主面１と反対側の第２主面２とを有する炭化珪素基板１０が準備される。側面ＳＷおよび底部ＢＴに接するゲート絶縁膜２１が形成される。第１主面１において第３不純物領域１３および第４不純物領域１４と接する第１電極２３が形成される。第２主面２と接する第２電極２０が形成される。炭化珪素基板１０は、第１導電型を有する第１不純物領域１１と、第１不純物領域１１上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域１２と、第１不純物領域１１から隔てられるように第２不純物領域１２上に設けられ、かつ第１導電型を有する第３不純物領域１３と、第３不純物領域１３および第２不純物領域１２を貫通し、第１不純物領域１１に接し、かつ第２導電型を有する第４不純物領域１４と、第１不純物領域１１に接し、第１不純物領域１１と第２主面２との間にあり、かつ第１導電型を有する第５不純物領域１５と、第５不純物領域１５と接し、かつ第２導電型を有する第６不純物領域１６とを含む。第１主面１には、第３不純物領域１３および第２不純物領域１２を貫通して第１不純物領域１１に至る側面ＳＷと、側面ＳＷと連なる底部ＢＴとにより規定されるトレンチＴＲが設けられている。第６不純物領域１６は、底部ＢＴに対面する第３主面３を有する第１領域３１と、第１領域３１と接し、かつ第２主面２と対面する第４主面４を有する第２領域３２とを有する。第１領域３１の不純物濃度は、第２領域３２の不純物濃度よりも高い。第４不純物領域１４は、第２主面に対面する第５主面５を有する。第２不純物領域１２は、第２主面２に対面する第６主面６を有する。第２主面２に対して垂直な方向において、第５主面５は、第６主面６と第２主面２との間にある。
上記（１７）に係る炭化珪素半導体装置１００の製造方法によれば、炭化珪素基板１０は、第１導電型を有する第５不純物領域１５と、第５不純物領域１５と接し、かつ第２導電型を有する第６不純物領域１６とを含む。第５不純物領域１５および第６不純物領域１６は互いに電荷を補償し合うスーパージャンクション構造を構成する。そのため、炭化珪素半導体装置１００の耐圧を向上することができる。
また第６不純物領域１６は、底部ＢＴに対面する第３主面３を有する第１領域３１と、第１領域３１と接し、かつ第２主面２と対面する第４主面４を有する第２領域３２とを有する。これにより、炭化珪素半導体装置に逆方向バイアスを印加した際、第２領域３２が完全に空乏化した場合であっても、第１領域３１が完全に空乏化することを抑制することができる。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
さらに第２主面２に対して垂直な方向において、第４不純物領域１４の第５主面５は、第２不純物領域１２の第６主面６と第２主面２との間にある。そのため、第４不純物領域１４と第１領域３１との間で等電位面が形成される。第４不純物領域１４は第１電極２３と繋がっているため、等電位面は第１電極２３の電位（すなわち０Ｖ）に近づく。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。そのため、ゲート絶縁膜が破壊されることを抑制することができる。よって、ゲート絶縁膜の信頼性を向上することができる。
（１８）上記（１７）に係る炭化珪素半導体装置１００の製造方法において、炭化珪素基板１０を準備する工程は、第１導電型の第１エピタキシャル層６１を形成する工程と、第１エピタキシャル層６１上に、第１導電型の第２エピタキシャル層６２を形成する工程と、第２エピタキシャル層６２に対して第１導電型を付与可能な不純物イオンを注入する工程とを含んでいてもよい。第２エピタキシャル層６２は、活性領域となる第１部分１７と、第１部分１７を囲みかつ終端領域となる第２部分１９とを有している。不純物イオンを注入する工程では、第２部分１９に対して不純物イオンを注入することなく、第１部分１７に対して不純物イオンが注入されることにより第１不純物領域１１が形成される。活性領域となる第１部分１７の不純物濃度を高くすることで、オン抵抗を低減することができる。終端領域となる第２部分１９の不純物濃度を低くすることで、耐圧を高く維持することができる。
［本開示の実施形態の詳細］
以下、実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
まず、本実施形態に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ１００の構成について説明する。
図１に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜２１と、ゲート電極２４と、層間絶縁膜２２と、ソース電極２３と、ドレイン電極２０とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０および炭化珪素エピタキシャル層４０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、たとえば窒素（Ｎ）などのｎ型不純物を含みｎ型（第１導電型）を有する。炭化珪素基板の第１主面１の最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。
第１主面１は、｛０００１｝面または｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００−１）面または（０００−１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、たとえば＜１１−２０＞方向であってもよいし、＜１−１００＞方向であってもよい。オフ角は、たとえば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。
炭化珪素エピタキシャル層４０は、電流拡がり層１１（第１不純物領域）と、ボディ領域１２（第２不純物領域）と、ソース領域１３（第３不純物領域）と、コンタクト領域１４（第４不純物領域）と、第１ピラー領域１５（第５不純物領域）と、第２ピラー領域１６（第６不純物領域）とを主に有する。
電流拡がり層１１は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。電流拡がり層１１が含むｎ型不純物の濃度は、たとえば１×１０17ｃｍ-3程度である。電流拡がり層１１のｎ型不純物の濃度は、２×１０16ｃｍ-3よりも高く１×１０18ｃｍ-3未満であってもよい。電流拡がり層１１のｎ型不純物の濃度は、３×１０16ｃｍ-3以上であってもよいし、５×１０16ｃｍ-3以上であってもよい。電流拡がり層１１のｎ型不純物の濃度は、５×１０17ｃｍ-3以下であってもよいし、１×１０17ｃｍ-3以下であってもよい。電流拡がり層１１のｎ型不純物の濃度は、たとえば第１ピラー領域１５のｎ型不純物の濃度よりも高い。電流拡がり層１１は、第１ピラー領域１５および第２ピラー１６領域上にある。電流拡がり層１１の厚みは、たとえば０．５μｍ以上２．０μｍ以下である。
ボディ領域１２は電流拡がり層１１上に設けられている。ボディ領域１２は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。ボディ領域１２のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3程度である。ボディ領域１２のｐ型不純物の濃度は、１×１０17ｃｍ-3以上２×１０18ｃｍ-3以下であってもよい。ボディ領域１２の厚みは、たとえば０．２μｍ以上１．０μｍ以下である。好ましくは、ボディ領域１２のｐ型不純物の濃度は、電流拡がり層１１のｎ型不純物の濃度よりも高い。好ましくは、ボディ領域１２のｐ型不純物の濃度は、電流拡がり層１１のｎ型不純物の濃度の２倍以上である。ボディ領域１２は、第２主面２に対面する第６主面６を有する。ボディ領域１２は、第６主面６において電流拡がり層１１と接する。
ソース領域１３は、ボディ領域１２によって電流拡がり層１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、たとえば窒素またはリン（Ｐ）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１３は、第１主面１を構成している。好ましくは、ソース領域１３のｎ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高い。ソース領域１３が含むｎ型不純物の濃度は、たとえば２×１０19ｃｍ-3程度である。ソース領域１３のｎ型不純物の濃度は、１×１０19ｃｍ-3以上２×１０20ｃｍ-3以下であってもよい。ソース領域１３の厚みは、たとえば０．１μｍ以上０．５μｍ以下である。
コンタクト領域１４は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１４のｐ型不純物の濃度は、たとえばボディ領域１２のｐ型不純物の濃度よりも高い。コンタクト領域１４は、ソース領域１３およびボディ領域１２を貫通し、電流拡がり層１１に接する。コンタクト領域１４は、第２主面２に対面する第５主面５を有する。コンタクト領域１４は、第１主面１を構成する。コンタクト領域１４のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上３×１０20ｃｍ-3以下である。
第１主面１におけるコンタクト領域１４のｐ型不純物の濃度は、たとえば第５主面５におけるコンタクト領域１４のｐ型不純物の濃度よりも高くてもよい。第１主面１におけるコンタクト領域１４のｐ型不純物の濃度は、たとえば１×１０20ｃｍ-3程度である。第５主面５におけるコンタクト領域１４のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3程度である。第２主面２に対して垂直な方向において、第５主面５は、第６主面６と第２主面２との間にある。具体的には、第２主面２に対して垂直な方向において、第５主面５は、たとえば第６主面６と底部ＢＴとの間にある。
第１ピラー領域１５は、電流拡がり層１１に接する。第１ピラー領域１５は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。第１ピラー領域１５は、電流拡がり層１１と第２主面２との間にある。第１ピラー領域１５のｎ型不純物の濃度は、たとえば３×１０16ｃｍ-3程度である。第１ピラー領域１５のｎ型不純物の濃度は、炭化珪素単結晶基板５０のｎ型不純物の濃度よりも低い。
第２ピラー領域１６は、第１ピラー領域１５と接する。第２ピラー領域１６は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。第２ピラー領域１６のｐ型不純物の濃度は、たとえば３×１０16ｃｍ-3程度である。第１ピラー領域１５と第２ピラー領域１６とは、第２主面２と平行な方向において交互に繰り返し配置されている。第１ピラー領域１５および第２ピラー領域１６はスーパージャンクション構造を構成する。第１ピラー領域１５の幅Ｗ４と第２ピラー領域１６の幅Ｗ３との合計の値は、セルピッチＣＰである。第１ピラー領域１５の幅Ｗ４が５μｍであり、第２ピラー領域１６の幅Ｗ３が２μｍの場合、セルピッチＣＰは７μｍである。セルピッチＣＰは、たとえば３μｍ以上１０μｍ以下である。第２ピラー領域１６の幅Ｗ３は、たとえばセルピッチＣＰの２０％以上８０％以下である。
第１主面１には、側面ＳＷと底部ＢＴとにより規定されるトレンチＴＲが設けられている。側面ＳＷは、ソース領域１３およびボディ領域１２を貫通して電流拡がり層１１に至る。底部ＢＴは、側面ＳＷと連なる。底部ＢＴは、電流拡がり層１１に位置する。底部ＢＴは、たとえば第２主面２と平行な平面である。側面ＳＷと、第１主面１とがなす角度θは、たとえば９０°である。角度θは、９０°以上であってもよい。トレンチＴＲは、たとえば第２主面２と平行な方向に沿ってストライプ状に伸長している。側面ＳＷは、たとえば｛１１−２０｝面（すなわちａ面）または｛１−１００｝面（すなわちｍ面）である。トレンチＴＲは、ハニカム状に伸長していてもよし、アイランド状に点在していてもよい。トレンチＴＲの深さは、たとえば０．５μｍ以上２．０μｍ以下である。
第２ピラー領域１６は、第１領域３１と、第２領域３２とを有する。第１領域３１は、底部ＢＴに対面する第３主面３を有する。第２領域３２は、第１領域３１と接する。第２領域３２は、第２主面２と対面する第４主面４を有する。第２領域３２は、第１領域３１と第２主面２との間にある。第１領域３１のｐ型不純物の濃度は、第２領域３２のｐ型不純物の濃度よりも高い。第２ピラー領域１６の伸長方向は、トレンチＴＲの底部ＢＴの伸長方向と同じである。好ましくは、第２ピラー領域１６は、トレンチＴＲの底部ＢＴの全面に対面している。
図２に示されるように、第２主面２に対して垂直な方向Ｘにおいて、第１領域３１におけるｐ型不純物の濃度が異なっていてもよい。たとえば、第１領域３１は、第３主面３から第４主面４に向かうに従って、ｐ型不純物の濃度が増加する領域と、最大値を示す位置と、ｐ型不純物の濃度が減少する領域とを有している。第１領域３１において、ｐ型不純物の濃度が最大値を示す位置は、たとえば第３主面３と、第１領域３１と第２領域３２との境界面７（図１参照）との間にある。図２に示されるように、第２主面２に対して垂直な方向Ｘにおいて、第２領域３２におけるｐ型不純物の濃度は一定であってもよい。第１領域３１のｐ型不純物の濃度の最大値ＮＡ１は、たとえば第２領域３２のｐ型不純物の濃度の平均値ＮＡ２の１０倍以上であり、好ましくは２０倍以上であり、より好ましくは５０倍以上である。第１領域３１のｐ型不純物の濃度は、電流拡がり層１１のｎ型不純物の濃度よりも高くてもよい。
図１に示されるように、第１領域３１は、底部ＢＴから離間していてもよい。第２主面２に対して垂直な方向Ｘにおいて、第１領域３１と底部ＢＴとの間の距離Ｈ３は、たとえば０．１μｍ以上１μｍ以下である。第２主面２に対して垂直な方向Ｘにおいて、第１領域３１の厚みＨ１は、たとえば０．１μｍ以上であり、好ましくは０．１３μｍ以上であり、より好ましくは０．２μｍ以上である。第１領域３１の厚みＨ１は、たとえば１μｍ以下である。典型的には、第２主面２に対して垂直な方向Ｘにおいて、第２領域３２の厚みＨ２は、第１領域３１の厚みＨ１よりも大きい。第２領域３２の厚みＨ２は、たとえば３μｍ以上７μｍ以下である。耐圧仕様が１２００Ｖの場合、第２領域３２の厚みＨ２は、たとえば５μｍ以上７μｍ以下である。耐圧仕様が６００Ｖの場合、第２領域３２の厚みＨ２は、たとえば３μｍ以上５μｍ以下である。
第２主面２に平行な方向Ｙにおいて、第２領域３２の幅Ｗ３は、たとえば底部ＢＴの幅Ｗ１と同じであってもよいし、底部ＢＴの幅Ｗ１以上であってもよい。第２領域３２の幅Ｗ３は、たとえば２μｍ以上３μｍ以下である。第２主面２に平行な方向Ｙにおいて、底部ＢＴの幅Ｗ１は、第３主面３の幅と同じであってもよいし、第３主面３の幅以上であってもよい。本実施形態に係るＭＯＳＦＥＴ１００においては、底部ＢＴの幅Ｗ１は、第１領域３１の幅とほぼ同じである。第１領域３１の幅Ｗ２は、第２領域３２の幅Ｗ３とほぼ同じである。
図１に示されるように、ゲート絶縁膜２１は、側面ＳＷおよび底部ＢＴに接する。ゲート絶縁膜２１は、たとえば、側面ＳＷと接する第１部分２１ｂと、底部ＢＴと接する第２部分２１ｃと、第１主面１と接する第３部分２１ａとを有している。好ましくは、第２部分２１ｃの厚みは、第１部分２１ｂの厚みよりも大きい。第１部分２１ｂの厚みとは、側面ＳＷに対して垂直な方向における第１部分２１ｂの厚みである。第２部分２１ｃの厚みとは、底部ＢＴに対して垂直な方向における第２部分２１ｃの厚みである。好ましくは、第２部分２１ｃの厚みは、第１部分２１ｂの厚みの１．５倍以上２０倍以下である。
ゲート絶縁膜２１は、たとえば酸化膜である。ゲート絶縁膜２１は、たとえば二酸化珪素を含む材料により構成されている。第２部分２１ｃは、底部ＢＴにおいて電流拡がり層１１と接する。第１部分２１ｂは、側面ＳＷにおいてソース領域１３、ボディ領域１２および電流拡がり層１１の各々と接する。第３部分２１ａは、第１主面１においてソース領域１３と接していてもよい。
ゲート電極２４は、ゲート絶縁膜２１上に設けられている。ゲート電極２４は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極２４は、ゲート絶縁膜２１の第１部分２１ｂと、第２部分２１ｃと、第３部分２１ａとに接していてもよい。ゲート電極２４は、トレンチＴＲの内部に配置されている。
ソース電極２３は、第１主面１上に設けられている。ソース電極２３は、第１主面１において、ソース領域１３およびコンタクト領域１４に接している。ソース電極２３は、たとえばＴｉと、Ａｌと、Ｓｉとを含む材料から構成されている。ソース電極２３は、ソース領域１３とオーミック接合している。好ましくは、ソース電極２３は、コンタクト領域１４とオーミック接合している。
ドレイン電極２０は、第２主面２と接する。ドレイン電極２０は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極２０は、第１ピラー領域１５と電気的に接続されている。ドレイン電極２０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。
層間絶縁膜２２は、ゲート電極２４およびゲート絶縁膜２１に接して設けられている。層間絶縁膜２２は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜２２は、ゲート電極２４とソース電極２３とを電気的に絶縁している。層間絶縁膜２２の一部は、トレンチＴＲの内部に設けられていてもよい。
次に、第１変形例に係るＭＯＳＦＥＴの構成について説明する。
図３に示されるように、第２主面２に垂直な方向Ｘにおいて、コンタクト領域１４の第５主面５は、第１領域３１および第２領域３２の境界面７と同じ位置にあってもよい。図４および図５に示されるように、コンタクト領域１４は、接続部３３により、第１領域３１と電気的に接続されていてもよい。接続部３３は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。接続部３３の導電型は、コンタクト領域１４および第１領域３１の導電型と同じである。接続部３３のｐ型不純物の濃度は、第１領域３１のｐ型不純物の濃度と同じであってもよい。
図４に示されるように、第１領域３１の長手方向（伸長方向）は、コンタクト領域１４の長手方向（伸長方向）と同じであってもよい。第１領域３１は、底部ＢＴに沿って設けられている。第２主面２に対して垂直な方向Ｘから見て、底部ＢＴは、第１領域３１と重なっている。接続部３３は、第１領域３１の長手方向の一方側の端面および他方側の端面において第１ピラー領域１５と接している。言い換えれば、第２主面２に対して垂直な方向Ｘから見て、接続部３３は、第１ピラー領域１５に挟まれている。
図５に示されるように、接続部３３は、第２主面２に対して垂直な方向の一方側の端面において電流拡がり層１１と接し、他方側の端面において第１ピラー領域１５と接する。言い換えれば、第２主面２に対して垂直な方向Ｘおよび第２主面２に対して平行な方向Ｙの双方に対して垂直な方向から見て（以降、断面視とも称する）、接続部３３は、電流拡がり層１１および第１ピラー領域１５に挟まれている。接続部３３は、ボディ領域１２に対面する。電流拡がり層１１は、ボディ領域１２と接続部３３とに挟まれている。
次に、第２変形例に係るＭＯＳＦＥＴの構成について説明する。
図６に示されるように、第１領域３１の第３主面３の幅Ｗ２は、底部ＢＴの幅Ｗ１よりも大きくてもよい。同様に、第２領域３２の幅Ｗ３は、底部ＢＴの幅Ｗ１よりも大きくてもよい。第２主面２と平行な方向Ｙにおいて、第１領域３１の側部は、トレンチＴＲの側面ＳＷと、コンタクト領域１４の側部との間にある。第１領域３１の一部は、ボディ領域１２に対面している。第２主面２に対して垂直な方向から見て、第１領域３１および第２領域３２の一部は、ボディ領域１２と重なっている。
次に、第３変形例に係るＭＯＳＦＥＴの構成について説明する。
図７に示されるように、第２主面２に平行な方向Ｙにおいて、第１領域３１の第３主面３の幅Ｗ２は、底部ＢＴの幅Ｗ１よりも小さくてもよい。第２主面２に平行な方向Ｙにおいて、第１領域３１の第３主面３の幅Ｗ２は、第２領域３２の幅Ｗ３以下であってもよいし、第２領域３２の幅Ｗ３よりも小さくてもよい。第２領域３２の幅Ｗ３は、底部ＢＴの幅Ｗ１よりも大きい。第２主面２と平行な方向Ｙにおいて、トレンチＴＲの側面ＳＷと、第１領域３１の側部は、第２領域３２の側部との間にある。第２領域３２の一部は、ボディ領域１２および底部ＢＴに対面している。第２主面２に対して垂直な方向から見て、第１領域３１は、底部ＢＴに包含されていてもよい。
次に、第４変形例に係るＭＯＳＦＥＴの構成について説明する。
図８に示されるように、トレンチＴＲの側面ＳＷと、第１主面１との角度θが９０°よりも大きくてもよい。側面ＳＷは、たとえば｛０００１｝面に対して５０°以上７０°以下傾斜した面であってもよい。具体的には、側面ＳＷは、（０００−１）面に対して５０°以上７０°以下傾斜した面である。これにより、チャネル領域における移動度を高くすることができる。側面ＳＷは、たとえば（０−３３−８）面を含んでいてもよい。第２主面２から第１主面１に向かう方向においてトレンチＴＲの幅は広がっている。第１領域３１は、底部ＢＴおよび側面ＳＷの双方に対して対面している。言い換えれば、第２主面２に対して垂直な方向において、底部ＢＴおよび側面ＳＷは、第１領域３１と重なっている。
次に、第５変形例に係るＭＯＳＦＥＴの構成について説明する。
図９に示されるように、第２主面２に対して垂直な方向において、コンタクト領域１４の第５主面５は、底部ＢＴと第３主面３との間にあってもよい。言い換えれば、第５主面５は、底部ＢＴよりも第２主面２側に位置し、かつ第３主面３よりも１主面１側に位置する。コンタクト領域１４の側面は、トレンチＴＲの角部Ｃに対面している。
次に、第６変形例に係るＭＯＳＦＥＴの構成について説明する。
図１０に示されるように、第２主面２に対して垂直な方向において、第５主面５は、第３主面３と、第１領域３１および第２領域３２の境界面７との間にあってもよい。言い換えれば、第５主面５は、第３主面３よりも第２主面２側に位置し、かつ境界面７よりも第１主面１側にある。コンタクト領域１４の側面は、トレンチＴＲの角部Ｃと、第１領域３１の側面とに対面している。コンタクト領域１４の側面は、電流拡がり層１１と、第１ピラー領域１５とに接する。第５主面５は、第１ピラー領域１５に接する。
次に、第７変形例に係るＭＯＳＦＥＴの構成について説明する。
図１１に示されるように、第１領域３１は、トレンチＴＲの底部ＢＴに接していてもよい。第１領域３１は、底部ＢＴの一部に接していてもよいし、底部ＢＴの全部に接していてもよい。第１領域３１の幅Ｗ２は、底部ＢＴの幅Ｗ１よりも広くてもよいし、狭くてもよいし、同じでもよい。第１領域３１が底部ＢＴと接していることにより、トレンチＴＲの底部ＢＴに電界が集中することを効果的に抑制することができる。
図１２に示されるように、第１領域３１のｐ型不純物の濃度は、第３主面３から第４主面４に向かってほぼ一定であってもよい。たとえば第１領域３１がエピタキシャル成長により形成される場合は、第１領域３１のｐ型不純物の濃度はほぼ一定になる。第１領域３１のｐ型不純物の濃度の平均値ＮＡ１は、第２領域３２のｐ型不純物の濃度の平均値ＮＡ２よりも小さい。
なお、上記各不純物領域におけるｐ型不純物の濃度およびｎ型不純物の濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。また、第３主面３、第４主面４、第５主面５および第６主面６は、ｐ型領域とｎ型領域との境界面である。ｐ型領域とｎ型領域との境界面の位置は、たとえばＳＩＭＳにより特定することができる。
次に、本実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。
まず、炭化珪素基板を準備する工程（Ｓ１０：図１３）が実施される。たとえば昇華法によって製造された炭化珪素インゴット（図示せず）がスライスされることにより、炭化珪素単結晶基板５０が準備される。次に、第１エピタキシャル層６１を形成する工程（Ｓ１１：図１４）が実施される。たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素（Ｈ2）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素単結晶基板５０上に第１エピタキシャル層６１が形成される（図１５参照）。エピタキシャル成長の際、たとえば窒素などのｎ型不純物が第１エピタキシャル層６１に導入される。第１エピタキシャル層６１は、ｎ型の導電型を有する。第１エピタキシャル層６１のｎ型不純物の濃度は、炭化珪素単結晶基板５０のｎ型不純物の濃度よりも低い。
次に、第２領域を形成する工程（Ｓ１２：図１４）が実施される。たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、第１エピタキシャル層６１の表面に凹部が設けられる。次に、たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたＣＶＤ法により、第１エピタキシャル層６１に設けられた凹部内にｐ型エピタキシャル層が形成される（図１６参照）。エピタキシャル成長の際、たとえばアルミニウムなどのｐ型不純物がｐ型エピタキシャル層に導入される。これにより、第２領域３２が形成される。第２領域３２の幅Ｗ３は、たとえば２μｍ以上３μｍ以下である。なお、ｐ型エピタキシャル層を形成する代わりに、第１エピタキシャル層６１に対してアルミニウムイオンなどのｐ型不純物イオンが注入されることにより、第２領域３２が形成されてもよい。
次に、第１領域を形成する工程（Ｓ１３：図１４）が実施される。たとえば、アルミニウムなどのｐ型不純物イオンが、第２領域３２の表層部に注入されることにより、第１領域３１が形成される（図１７）。第１領域３１が含むｐ型不純物の濃度は、第２領域３２が含むｐ型不純物の濃度よりも高い。第１領域３１の厚みＨ１は、たとえば０．１μｍ以上１μｍ以下である。第２領域３２の厚みＨ２は、第１領域３１の厚みＨ１よりも大きい。第２領域３２の厚みＨ２は、たとえば３μｍ以上７μｍ以下である。第１エピタキシャル層６１において、第１領域３１および第２領域３２以外の領域は、第１ピラー領域１５となる。第１領域３１および第２領域３２は、第２ピラー領域１６を構成する。
次に、第２エピタキシャル層６２を形成する工程（Ｓ１４：図１４）が実施される。たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたＣＶＤ法により、第１エピタキシャル層６１上に第２エピタキシャル層６２が形成される（図１８参照）。エピタキシャル成長の際、たとえば窒素などのｎ型不純物が第２エピタキシャル層６２導入される。第２エピタキシャル層６２は、ｎ型の導電型を有する。図１９に示されるように、第２エピタキシャル層６２は、活性領域となる第１部分１７と、第１部分１７を囲みかつ終端領域となる第２部分１９とを有している。終端領域は、ガードリングまたはフィールドストップなどの耐圧構造が形成される領域である。
次に、ｎ型不純物イオンを注入する工程（Ｓ１５：図１４）が実施される。たとえば、窒素などのｎ型を付与可能なｎ型不純物イオンが、矢印Ａの方向に沿って第２エピタキシャル層６２に対して注入される（図２０参照）。具体的には、第２部分１９に対してｎ型不純物イオンを注入することなく、第１部分１７に対してｎ型不純物イオンが注入される（図２１参照）。これにより、電流拡がり層１１が形成される。図２１に示されるように、第２主面２に対して垂直な方向から見て、電流拡がり層１１は、第１部分１７と第２部分１９との境界部１８に取り囲まれるように形成される。電流拡がり層１１のｎ型不純物の濃度は、第２エピタキシャル層６２の第２部分１９のｎ型不純物の濃度よりも高い。
次に、ｐ型不純物イオンを注入する工程（Ｓ１６：図１４）が実施される。たとえば、コンタクト領域１４が形成される領域上に開口部を有するマスク層が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層６２に注入される。これにより、第１ｐ型領域１４ａが形成される（図２２参照）。
次に、第３エピタキシャル層６３を形成する工程（Ｓ１７：図１４）が実施される。たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたＣＶＤ法により、第２エピタキシャル層６２上に第３エピタキシャル層６３が形成される（図１８参照）。エピタキシャル成長の際、たとえば窒素などのｎ型不純物が第３エピタキシャル層６３導入される。第３エピタキシャル層６３は、ｎ型の導電型を有する。次に、たとえばアルミニウムイオンなどのｐ型不純物イオンが、第３エピタキシャル層６３に対して注入されることにより、ボディ領域１２が形成される。次に、ボディ領域１２に対して、たとえばリンイオンなどのｎ型不純物イオンが、ボディ領域１２よりも浅い深さで注入されることによりソース領域１３が形成される。ボディ領域１２およびソース領域１３が第３エピタキシャル層６３を構成する（図２３参照）。
次に、ｐ型不純物イオンを注入する工程（Ｓ１８：図１４）が実施される。たとえば、コンタクト領域１４が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第３エピタキシャル層６３に注入される。これにより、第２ｐ型領域１４ｂが形成される（図２２参照）。第２ｐ型領域１４ｂは、第１ｐ型領域１４ａと繋がるように形成される。第１ｐ型領域１４ａおよび第２ｐ型領域１４ｂは、コンタクト領域１４を構成する。コンタクト領域１４およびソース領域１３は、第１主面１を構成する。
次に、炭化珪素基板１０に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
次に、トレンチを形成する工程（Ｓ１９：図１４）が実施される。まず第１主面１上に、開口部を有するマスク層（図示せず）が形成される。マスク層として、たとえばシリコン酸化膜などを用いることができる。開口部はトレンチＴＲ（図１）の位置に対応して形成される。次に、マスク層の開口部において、ソース領域１３と、ボディ領域１２と、電流拡がり層１１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、トレンチＴＲが形成される。トレンチＴＲは、第１主面１に対してほぼ垂直な側面ＳＷと、側面ＳＷと連なりかつ第１主面１とほぼ平行な底部ＢＴとにより規定される。トレンチＴＲの底部ＢＴの幅Ｗ１は、第２ピラー領域１６の幅Ｗ３と同じであってもよいし、小さくてもよいし、大きくてもよい。
以上により、炭化珪素基板１０が準備される（図２４参照）。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素基板１０は、ｎ型を有する電流拡がり層１１と、電流拡がり層１１上に設けられ、ｐ型を有するボディ領域１２と、電流拡がり層１１から隔てられるようにボディ領域１２上に設けられ、かつｎ型を有するソース領域１３と、ソース領域１３およびボディ領域１２を貫通し、電流拡がり層１１に接し、かつｐ型を有するコンタクト領域１４と、電流拡がり層１１に接し、電流拡がり層１１と第２主面２との間にあり、かつｎ型を有する第１ピラー領域１５と、第１ピラー領域１５と接し、かつｐ型を有する第２ピラー領域１６とを含む。
第１主面１には、ソース領域１３およびボディ領域１２を貫通して第１ピラー領域１５に至る側面ＳＷと、側面ＳＷと連なる底部ＢＴとにより規定されるトレンチＴＲが設けられている。第２ピラー領域１６は、底部ＢＴに対面する第３主面３を有する第１領域３１と、第１領域３１と接し、かつ第２主面２と対面する第４主面４を有する第２領域３２とを有する。第１領域３１のｐ型不純物の濃度は、第２領域３２のｐ型不純物の濃度よりも高い。コンタクト領域１４は、第２主面に対面する第５主面５を有する。ボディ領域１２は、第２主面２に対面する第６主面６を有する。第２主面２に対して垂直な方向において、第５主面５は、第６主面６と第２主面２との間にある。
次に、ゲート絶縁膜を形成する工程（Ｓ２０：図１３）が実施される。たとえば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、ボディ領域１２と、電流拡がり層１１と、コンタクト領域１４とに接するゲート絶縁膜２１が形成される。具体的には、炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、第１主面１と、側面ＳＷおよび底部ＢＴに接するゲート絶縁膜２１が形成される（図２５参照）。
ゲート絶縁膜２１は、たとえば、側面ＳＷと接する第１部分２１ｂと、底部ＢＴと接する第２部分２１ｃと、第１主面１と接する第３部分２１ａとを有している。第２部分２１ｃの厚みは、第１部分２１ｂの厚みよりも大きい。第２部分２１ｃは、底部ＢＴにおいて電流拡がり層１１と接する。第１部分２１ｂは、側面ＳＷにおいてソース領域１３、ボディ領域１２および電流拡がり層１１の各々と接する。第３部分２１ａは、第１主面１においてソース領域１３およびコンタクト領域１４に接する。
次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、たとえば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜２１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
ＮＯアニール後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜２１とボディ領域１２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、ゲート電極を形成する工程（Ｓ３０：図１３）が実施される。ゲート電極２４は、ゲート絶縁膜２１上に形成される。ゲート電極２４は、たとえばＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極２４は、ソース領域１３と、ボディ領域１２と、電流拡がり層１１との各々に対面するように形成される。
次に、層間絶縁膜２２を形成する工程（Ｓ４０：図１３）が実施される。具体的には、ゲート電極２４を覆い、かつゲート絶縁膜２１と接するように層間絶縁膜２２が形成される。層間絶縁膜２２は、たとえば、ＣＶＤ法により形成される。層間絶縁膜２２は、たとえば二酸化珪素を含む材料である。層間絶縁膜２２の一部は、トレンチＴＲの内部に形成されてもよい。
次に、ソース電極を形成する工程（Ｓ５０：図１３）が実施される。たとえば、層間絶縁膜２２およびゲート絶縁膜２１に開口部が形成されるようにエッチングが行われることにより、当該開口部にソース領域１３およびコンタクト領域１４が層間絶縁膜２２およびゲート絶縁膜２１から露出する（図２６参照）。次に、第１主面１においてソース領域１３およびコンタクト領域１４に接するソース電極２３が形成される。ソース電極２３は、たとえばスパッタリング法により形成される。ソース電極２３は、たとえばＴｉ、ＡｌおよびＳｉを含む材料から構成される。
次に、合金化アニールが実施される。ソース領域１３およびコンタクト領域１４と接するソース電極２３が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、ソース電極２３の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３とオーミック接合するソース電極２３が形成される。好ましくは、ソース電極２３は、コンタクト領域１４とオーミック接合する。
次に、ドレイン電極を形成する工程（Ｓ６０：図１３）が実施される。たとえばスパッタリング法により、第２主面２と接するドレイン電極２０が形成される。ドレイン電極２０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。以上により、本実施形態に係るＭＯＳＦＥＴ１００（図１）が完成する。
なお、側面ＳＷと第１主面１とのなす角度θが９０°よりも大きいトレンチＴＲを形成する場合においては、トレンチを形成する工程（Ｓ１９：図１４）において、さらに熱エッチングが行われることが望ましい。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣＬ3、ＳＦ6、またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。上記熱エッチングにより、トレンチＴＲの側面ＳＷは、（０００−１）面に対して５０°以上７０°以下傾斜した面になる（図８参照）。側面ＳＷは、たとえば（０−３３−８）面を含んでいてもよい。
なお上記実施の形態では、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。また上記実施の形態では、炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
次に、本実施形態に係るＭＯＳＦＥＴの作用効果について説明する。
本実施形態に係るＭＯＳＦＥＴ１００によれば、炭化珪素基板１０は、ｎ型を有する第１ピラー領域１５と、第１ピラー領域１５と接し、かつｐ型を有する第２ピラー領域１６とを含む。第１ピラー領域１５および第２ピラー領域１６は互いに電荷を補償し合うスーパージャンクション構造を構成する。そのため、ＭＯＳＦＥＴ１００の耐圧を向上することができる。
また第２ピラー領域１６は、底部ＢＴに対面する第３主面３を有する第１領域３１と、第１領域３１と接し、かつ第２主面２と対面する第４主面４を有する第２領域３２とを有する。これにより、ＭＯＳＦＥＴに逆方向バイアスを印加した際、第２領域３２が完全に空乏化した場合であっても、第１領域３１が完全に空乏化することを抑制することができる。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
さらに第２主面２に対して垂直な方向において、コンタクト領域１４の第５主面５は、ボディ領域１２の第６主面６と第２主面２との間にある。そのため、コンタクト領域１４と第１領域３１との間で等電位面が形成される。コンタクト領域１４はソース電極２３と繋がっているため、等電位面はソース電極２３の電位（すなわち０Ｖ）に近づく。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。そのため、ゲート絶縁膜が破壊されることを抑制することができる。よって、ゲート絶縁膜の信頼性を向上することができる。
また本実施形態に係るＭＯＳＦＥＴ１００によれば、第１領域３１の不純物濃度の最大値は、第２領域３２の不純物濃度の平均値の１０倍以上である。これにより、ＭＯＳＦＥＴ１００に逆方向バイアスを印加した際、第１領域３１が空乏化することをさらに抑制することができる。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第１領域３１は、底部ＢＴから離間している。これにより、電流の流れる領域を広くすることができる。結果として、オン抵抗を低減することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に平行な方向において、第２領域３２の幅は、底部ＢＴの幅以上である。これにより、トレンチＴＲの底部ＢＴの電界集中を緩和することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に平行な方向において、底部ＢＴの幅は、第３主面３の幅以上である。これにより、電流の流れる領域を広くすることができる。結果として、オン抵抗を低減することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に平行な方向において、第３主面３の幅は、第２領域３２の幅以下である。これにより、電流の流れる領域を広くすることができる。結果として、オン抵抗を低減することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、側面ＳＷと、第１主面１とがなす角度θは、９０°以上である。これにより、チャネル領域における移動度を高くすることができる。結果として、オン抵抗を低減することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、電流拡がり層１１のｎ型不純物の濃度は、２×１０16ｃｍ-3よりも高く１×１０18ｃｍ-3未満である。これにより、オン抵抗を低減しながら、高い耐圧を維持することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第１領域３１のｐ型不純物の濃度は、電流拡がり層１１のｎ型不純物の濃度よりも高くてもよい。これにより、炭化珪素半導体装置に逆方向バイアスを印加した際、電流拡がり層１１に空乏層を延ばすことができる。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、電流拡がり層１１の不純物濃度は、第１ピラー領域１５の不純物濃度よりも高い。これにより、オン抵抗を低減することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、ボディ領域１２の不純物濃度は、電流拡がり層１１の不純物濃度よりも高い。これにより、ボディ領域１２と電流拡がり層１１との境界からボディ領域１２内に空乏層が広がることで、ボディ領域１２がパンチスルーすることを抑制することができる。また本実施形態に係るＭＯＳＦＥＴ１００によれば、ソース領域１３のｎ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高い。これにより、ボディ領域１２とソース領域１３との境界からボディ領域１２内に空乏層が広がることで、ボディ領域１２がパンチスルーすることを抑制することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に対して垂直な方向において、第１領域３１の厚みは、０．１μｍ以上である。トレンチＴＲの底部ＢＴに電界が集中することをさらに抑制することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、ゲート絶縁膜２１は、側面ＳＷと接する第１部分２１ｂと、底部ＢＴと接する第２部分２１ｃとを有している。第２部分２１ｃの厚みは、第１部分２１ｂの厚みよりも大きい。これにより、底部ＢＴに高い電界が印加された場合であっても、ゲート絶縁膜が破壊されることを抑制することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に対して垂直な方向において、第５主面５は、第６主面６と底部ＢＴとの間にある。これにより、電流が流れる領域が広くなるため、オン抵抗をさらに低減することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に対して垂直な方向において、第５主面５は、底部ＢＴと第３主面３との間にあってもよい。これにより、オン抵抗を低減しつつ、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第２主面２に対して垂直な方向において、第５主面５は、第３主面３と第１領域３１および第２領域３２の境界面７との間にあってもよい。これにより、コンタクト領域１４と第１領域３１との間で等電位面が形成され易くなる。結果として、結果として、トレンチＴＲの底部ＢＴに電界が集中することをさらに抑制することができる。
本実施形態に係るＭＯＳＦＥＴ１００の製造方法によれば、炭化珪素基板１０は、ｎ型を有する第１ピラー領域１５と、第１ピラー領域１５と接し、かつｐ型を有する第２ピラー領域１６とを含む。第１ピラー領域１５および第２ピラー領域１６は互いに電荷を補償し合うスーパージャンクション構造を構成する。そのため、ＭＯＳＦＥＴ１００の耐圧を向上することができる。
また第２ピラー領域１６は、底部ＢＴに対面する第３主面３を有する第１領域３１と、第１領域３１と接し、かつ第２主面２と対面する第４主面４を有する第２領域３２とを有する。これにより、ＭＯＳＦＥＴに逆方向バイアスを印加した際、第２領域３２が完全に空乏化した場合であっても、第１領域３１が完全に空乏化することを抑制することができる。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。
さらに第２主面２に対して垂直な方向において、コンタクト領域１４の第５主面５は、ボディ領域１２の第６主面６と第２主面２との間にある。そのため、コンタクト領域１４と第１領域３１との間で等電位面が形成される。コンタクト領域１４はソース電極２３と繋がっているため、等電位面はソース電極２３の電位（すなわち０Ｖ）に近づく。結果として、トレンチＴＲの底部ＢＴに電界が集中することを抑制することができる。そのため、ゲート絶縁膜が破壊されることを抑制することができる。よって、ゲート絶縁膜の信頼性を向上することができる。
また本実施形態に係るＭＯＳＦＥＴ１００の製造方法によれば、炭化珪素基板１０を準備する工程は、第１導電型の第１エピタキシャル層６１を形成する工程と、第１エピタキシャル層６１上に、第１導電型の第２エピタキシャル層６２を形成する工程と、第２エピタキシャル層６２に対して第１導電型を付与可能な不純物イオンを注入する工程とを含んでいる。第２エピタキシャル層６２は、活性領域となる第１部分１７と、第１部分１７を囲みかつ終端領域となる第２部分１９とを有している。不純物イオンを注入する工程では、第２部分１９に対して不純物イオンを注入することなく、第１部分１７に対して不純物イオンが注入されることにより第１不純物領域１１が形成される。活性領域となる第１部分１７の不純物濃度を高くすることで、オン抵抗を低減することができる。終端領域となる第２部分１９の不純物濃度を低くすることで、耐圧を高く維持することができる。
まず、電流拡がり層１１におけるｎ型不純物の濃度が異なる４つのシミュレーションサンプルが準備された（図２７参照）。具体的には、サンプル１〜４に係るＭＯＳＦＥＴの電流拡がり層１１におけるｎ型不純物の濃度を、それぞれ５×１０15ｃｍ-3、１×１０16ｃｍ-3、１×１０17ｃｍ-3および１×１０18ｃｍ-3とした。サンプル１〜４に係るＭＯＳＦＥＴにおいて、電流拡がり層１１におけるｎ型不純物の濃度以外の構成は同じである。具体的には、図２７に示されるように、ＭＯＳＦＥＴの炭化珪素エピタキシャル層４０は、電流拡がり層１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１４と、第１ピラー領域１５と、第２ピラー領域１６とを主に有している。
電流拡がり層１１の厚みＨ８を１μｍとした。第２エピタキシャル層の厚みＨ６を１．５μｍとした。第１ピラー領域１５が含むｎ型不純物の濃度を３×１０16ｃｍ-3とした。第１ピラー領域１５の厚みＨ７を６μｍとした。第１ピラー領域１５の幅Ｗ４を５．０μｍとした。第２ピラー領域１６は、第１領域３１と、第２領域３２とを含んでいる。第１領域３１が含むｐ型不純物の濃度を２×１０18ｃｍ-3とした。第２領域３２が含むｐ型不純物の濃度を７×１０16ｃｍ-3とした。第２領域３２の厚みＨ２を３μｍとした。第２ピラー領域１６の幅Ｗ３を２．０μｍとした。コンタクト領域１４は、第１コンタクト領域部１４ｃと、第２コンタクト領域部１４ｄとを有している。第１コンタクト領域部１４ｃが含むｐ型不純物の濃度を１×１０20ｃｍ-3とした。第１コンタクト領域部１４ｃの厚みＨ４を０．５μｍとした。第２コンタクト領域部１４ｄが含むｐ型不純物の濃度を８×１０17ｃｍ-3とした。第２コンタクト領域部１４ｄの厚みＨ５を１．３μｍとした。
サンプル１〜４に係るＭＯＳＦＥＴを用いて、電流拡がり層１１とＭＯＳＦＥＴの耐圧との関係を調べた。具体的には、ドレイン電極およびソース電極の間に印加される電圧ＶＤＳとリーク電流との関係がシミュレーションにより求められた。図２８に示されるように、サンプル１および２に係るＭＯＳＦＥＴの耐圧は、共に約８００Ｖであった。サンプル３および４に係るＭＯＳＦＥＴの耐圧は、それぞれ約６００Ｖおよび約５０Ｖであった。なお、リーク電流が１×１０-2Ａ／ｃｍ2におけるＶＤＳを耐圧と仮定した。電流拡がり層１１におけるｎ型不純物の濃度が１×１０17ｃｍ-3の場合（サンプル３）には、耐圧を維持する能力があるけれども、電流拡がり層１１におけるｎ型不純物の濃度が１×１０18ｃｍ-3の場合（サンプル４）には、耐圧を維持する能力が急激に低下する。以上の結果より、電流拡がり層１１におけるｎ型不純物の濃度を１×１０18ｃｍ-3よりも低く設定することが望ましいことが明らかになった。
次に、電流拡がり層１１におけるｎ型不純物の濃度が異なる９つのシミュレーションサンプルが準備された（図２７参照）。具体的には、９種類のサンプルに係るＭＯＳＦＥＴの電流拡がり層１１におけるｎ型不純物の濃度を、それぞれ１．３×１０16ｃｍ-3、１．５×１０16ｃｍ-3、２．０×１０16ｃｍ-3、３．０×１０16ｃｍ-3、５．０×１０16ｃｍ-3、１．０×１０17ｃｍ-3、２．０×１０17ｃｍ-3、５．０×１０17ｃｍ-3および１×１０18ｃｍ-3とした。実施例２に係るＭＯＳＦＥＴの電流拡がり層１１におけるｎ型不純物の濃度以外の構成は、実施例１に係るＭＯＳＦＥＴの構成と同じである。
実施例２に係るＭＯＳＦＥＴを用いて、特性オン抵抗がシミュレーションにより計算された。ドレイン電極とソース電極との間の電圧を２Ｖとした。ゲート電圧を１５Ｖとした。図２９に示されるように、上記９種類のサンプルに係るＭＯＳＦＥＴの特性オン抵抗は、それぞれ３．５４０４ｍΩｃｍ2、１．０５２０ｍΩｃｍ2、０．３７０７ｍΩｃｍ2、０．１５８２ｍΩｃｍ2、０．０７３９ｍΩｃｍ2、０．０３３２ｍΩｃｍ2、０．０１７３ｍΩｃｍ2、０．００８４ｍΩｃｍ2および０．００５３ｍΩｃｍ2であった。ＭＯＳＦＥＴのオン抵抗は、チャネル抵抗、ドリフト抵抗、基板抵抗およびその他の抵抗に分けられる。図２７に示されるＭＯＳＦＥＴのオン抵抗の合計を１ｍΩｃｍ2として規格化した場合、チャネル抵抗、ドリフト抵抗、基板抵抗およびその他の抵抗は、それぞれ０．４ｍΩｃｍ2、０．３ｍΩｃｍ2、０．２ｍΩｃｍ2および０．１ｍΩｃｍ2である。図２９に示されるように、領域Ａ１においては、電流拡がり層の抵抗が他の要素の抵抗よりも大きくなり、電流拡がり層の抵抗が支配的になる。領域Ａ２においては、電流拡がり層の抵抗が他の要素の抵抗と同程度になる。領域Ａ３においては、電流拡がり層の抵抗が他の要素の抵抗に比べて小さくなり、不純物濃度の変化に対する電流拡がり層の抵抗の変化は、無視できる程度に小さい。
電流拡がり層の抵抗は、ドリフト抵抗（つまり第１ピラー領域の抵抗）と同程度以下であることが望ましい。具体的には、電流拡がり層の抵抗は、０．３ｍΩｃｍ2以下であることが望ましい。この場合、電流拡がり層は、２．０×１０16ｃｍ-3よりも高くなる。電流拡がり層の抵抗は、その他の抵抗と同程度以下であることがより望ましい。具体的には、電流拡がり層の抵抗は、０．１ｍΩｃｍ2以下であることがより望ましい。この場合、電流拡がり層は、５．０×１０16ｃｍ-3以上となる。以上の結果より、電流拡がり層１１におけるｎ型不純物の濃度を２×１０16ｃｍ-3よりも高くすることが望ましいことが明らかになった。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 第１主面、２ 第２主面、３ 第３主面、４ 第４主面、５ 第５主面、６ 第６主面、７ 境界面、１０ 炭化珪素基板、１１ 電流拡がり層（第１不純物領域）、１２ ボディ領域（第２不純物領域）、１３ ソース領域（第３不純物領域）、１４ コンタクト領域（第４不純物領域）、１４ａ 第１ｐ型領域、１４ｂ 第２ｐ型領域、１５ 第１ピラー領域（第５不純物領域）、１６ 第２ピラー領域（第６不純物領域）、１７，２１ｂ 第１部分、１８ 境界部、１９，２１ｃ 第２部分、２０ ドレイン電極（第２電極）、２１ ゲート絶縁膜、２１ａ 第３部分、２２ 層間絶縁膜、２３ ソース電極（第１電極）、２４ ゲート電極、３１ 第１領域、３２ 第２領域、３３ 接続部、４０ 炭化珪素エピタキシャル層、５０ 炭化珪素単結晶基板、６１ 第１エピタキシャル層、６２ 第２エピタキシャル層、６３ 第３エピタキシャル層、１００ 炭化珪素半導体装置（ＭＯＳＦＥＴ）、ＢＴ 底部、Ｃ 角部、ＳＷ 側面、ＴＲ トレンチ。

Claims (18)

  1. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、
    前記炭化珪素基板は、
    第１導電型を有する第１不純物領域と、
    前記第１不純物領域上に設けられ、前記第１導電型と異なる第２導電型を有する第２不純物領域と、
    前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、かつ前記第１導電型を有する第３不純物領域と、
    前記第３不純物領域および前記第２不純物領域を貫通し、前記第１不純物領域に接し、かつ前記第２導電型を有する第４不純物領域と、
    前記第１不純物領域に接し、前記第１不純物領域と前記第２主面との間にあり、かつ前記第１導電型を有する第５不純物領域と、
    前記第５不純物領域と接し、かつ前記第２導電型を有する第６不純物領域とを含み、
    前記第１主面には、前記第３不純物領域および前記第２不純物領域を貫通して前記第１不純物領域に至る側面と、前記側面と連なる底部とにより規定されるトレンチが設けられており、
    前記第６不純物領域は、前記底部に対面する第３主面を有する第１領域と、前記第１領域と接し、かつ前記第２主面と対面する第４主面を有する第２領域とを有し、
    前記第１領域の不純物濃度は、前記第２領域の不純物濃度よりも高く、
    前記第４不純物領域は、前記第２主面に対面する第５主面を有し、
    前記第２不純物領域は、前記第２主面に対面する第６主面を有し、
    前記第２主面に対して垂直な方向において、前記第５主面は、前記第６主面と前記第２主面との間にあり、さらに、
    前記側面および前記底部に接するゲート絶縁膜と、
    前記第１主面において前記第３不純物領域および前記第４不純物領域と接する第１電極と、
    前記第２主面と接する第２電極とを備えた、炭化珪素半導体装置。
  2. 前記第１領域の不純物濃度の最大値は、前記第２領域の不純物濃度の平均値の１０倍以上である、請求項１に記載の炭化珪素半導体装置。
  3. 前記第１領域は、前記底部から離間している、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記第２主面に平行な方向において、前記第２領域の幅は、前記底部の幅以上である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記第２主面に平行な方向において、前記底部の幅は、前記第３主面の幅以上である、請求項４に記載の炭化珪素半導体装置。
  6. 前記第２主面に平行な方向において、前記第３主面の幅は、前記第２領域の幅以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記側面と、前記第１主面とがなす角度は、９０°以上である、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記第１不純物領域の不純物濃度は、２×１０16ｃｍ-3よりも高く１×１０18ｃｍ-3未満である、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置。
  9. 前記第１領域の不純物濃度は、前記第１不純物領域の不純物濃度よりも高い、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記第１不純物領域の不純物濃度は、前記第５不純物領域の不純物濃度よりも高い、請求項１〜請求項９のいずれか１項に記載の炭化珪素半導体装置。
  11. 前記第２不純物領域の不純物濃度は、前記第１不純物領域の不純物濃度よりも高い、請求項１〜請求項１０のいずれか１項に記載の炭化珪素半導体装置。
  12. 前記第２主面に対して垂直な方向において、前記第１領域の厚みは、０．１μｍ以上である、請求項１〜請求項１１のいずれか１項に記載の炭化珪素半導体装置。
  13. 前記ゲート絶縁膜は、前記側面と接する第１部分と、前記底部と接する第２部分とを有し、
    前記第２部分の厚みは、前記第１部分の厚みよりも大きい、請求項１〜請求項１２のいずれか１項に記載の炭化珪素半導体装置。
  14. 前記第２主面に対して垂直な方向において、前記第５主面は、前記第６主面と前記底部との間にある、請求項１〜請求項１３のいずれか１項に記載の炭化珪素半導体装置。
  15. 前記第２主面に対して垂直な方向において、前記第５主面は、前記底部と前記第３主面との間にある、請求項１〜請求項１３のいずれか１項に記載の炭化珪素半導体装置。
  16. 前記第２主面に対して垂直な方向において、前記第５主面は、前記第３主面と前記第１領域および前記第２領域の境界面との間にある、請求項１〜請求項１３のいずれか１項に記載の炭化珪素半導体装置。
  17. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を準備する工程を備え、
    前記炭化珪素基板は、
    第１導電型を有する第１不純物領域と、
    前記第１不純物領域上に設けられ、前記第１導電型と異なる第２導電型を有する第２不純物領域と、
    前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、かつ前記第１導電型を有する第３不純物領域と、
    前記第３不純物領域および前記第２不純物領域を貫通し、前記第１不純物領域に接し、かつ前記第２導電型を有する第４不純物領域と、
    前記第１不純物領域に接し、前記第１不純物領域と前記第２主面との間にあり、かつ前記第１導電型を有する第５不純物領域と、
    前記第５不純物領域と接し、かつ前記第２導電型を有する第６不純物領域とを含み、
    前記第１主面には、前記第３不純物領域および前記第２不純物領域を貫通して前記第１不純物領域に至る側面と、前記側面と連なる底部とにより規定されるトレンチが設けられており、
    前記第６不純物領域は、前記底部に対面する第３主面を有する第１領域と、前記第１領域と接し、かつ前記第２主面と対面する第４主面を有する第２領域とを有し、
    前記第１領域の不純物濃度は、前記第２領域の不純物濃度よりも高く、
    前記第４不純物領域は、前記第２主面に対面する第５主面を有し、
    前記第２不純物領域は、前記第２主面に対面する第６主面を有し、
    前記第２主面に対して垂直な方向において、前記第５主面は、前記第６主面と前記第２主面との間にあり、さらに、
    前記側面および前記底部に接するゲート絶縁膜を形成する工程と、
    前記第１主面において前記第３不純物領域および前記第４不純物領域と接する第１電極を形成する工程と、
    前記第２主面と接する第２電極を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
  18. 前記炭化珪素基板を準備する工程は、
    前記第１導電型の第１エピタキシャル層を形成する工程と、
    前記第１エピタキシャル層上に、前記第１導電型の第２エピタキシャル層を形成する工程と、
    前記第２エピタキシャル層に対して前記第１導電型を付与可能な不純物イオンを注入する工程とを含み、
    前記第２エピタキシャル層は、活性領域となる第１部分と、前記第１部分を囲みかつ終端領域となる第２部分とを有し、
    前記不純物イオンを注入する工程では、前記第２部分に対して前記不純物イオンを注入することなく、前記第１部分に対して前記不純物イオンが注入されることにより前記第１不純物領域が形成される、請求項１７に記載の炭化珪素半導体装置の製造方法。
JP2018511945A 2016-04-14 2017-03-22 炭化珪素半導体装置およびその製造方法 Active JP6587265B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016081118 2016-04-14
JP2016081118 2016-04-14
PCT/JP2017/011409 WO2017179377A1 (ja) 2016-04-14 2017-03-22 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017179377A1 true JPWO2017179377A1 (ja) 2018-11-22
JP6587265B2 JP6587265B2 (ja) 2019-10-09

Family

ID=60041505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018511945A Active JP6587265B2 (ja) 2016-04-14 2017-03-22 炭化珪素半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10756188B2 (ja)
JP (1) JP6587265B2 (ja)
DE (1) DE112017002020B4 (ja)
WO (1) WO2017179377A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139596B2 (ja) 2017-12-06 2022-09-21 富士電機株式会社 半導体装置及びその製造方法
JP7263178B2 (ja) * 2019-08-02 2023-04-24 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7169459B2 (ja) * 2019-10-11 2022-11-10 株式会社デンソー スイッチング素子
WO2021124800A1 (ja) * 2019-12-20 2021-06-24 住友電気工業株式会社 炭化珪素半導体装置
CN115803891A (zh) 2020-07-10 2023-03-14 住友电气工业株式会社 碳化硅半导体装置
WO2022131084A1 (ja) * 2020-12-18 2022-06-23 住友電気工業株式会社 炭化珪素半導体装置
WO2022270245A1 (ja) * 2021-06-23 2022-12-29 住友電気工業株式会社 炭化珪素半導体装置
US20230411446A1 (en) * 2022-06-21 2023-12-21 Wolfspeed, Inc. Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069040A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006310621A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置
WO2015049838A1 (ja) * 2013-10-02 2015-04-09 株式会社デンソー 炭化珪素半導体装置
WO2016002769A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
WO2016002766A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
WO2016157606A1 (ja) * 2015-03-30 2016-10-06 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621441B2 (ja) 2010-09-14 2014-11-12 株式会社デンソー 半導体装置の製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5867134B2 (ja) 2012-02-13 2016-02-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013165197A (ja) 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9184248B2 (en) * 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
JP2016081118A (ja) 2014-10-10 2016-05-16 株式会社 みずほ銀行 決済支援システム、決済支援方法及び決済支援プログラム
JP6720962B2 (ja) * 2015-09-09 2020-07-08 住友電気工業株式会社 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
US10415154B2 (en) * 2015-12-02 2019-09-17 Mitsubishi Electric Corporation Silicon carbide epitaxial substrate and silicon carbide semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069040A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2006310621A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置
WO2015049838A1 (ja) * 2013-10-02 2015-04-09 株式会社デンソー 炭化珪素半導体装置
WO2016002769A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
WO2016002766A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
WO2016157606A1 (ja) * 2015-03-30 2016-10-06 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20190074360A1 (en) 2019-03-07
WO2017179377A1 (ja) 2017-10-19
US10756188B2 (en) 2020-08-25
DE112017002020T5 (de) 2019-01-03
DE112017002020B4 (de) 2023-03-02
JP6587265B2 (ja) 2019-10-09

Similar Documents

Publication Publication Date Title
JP6587265B2 (ja) 炭化珪素半導体装置およびその製造方法
US9099553B2 (en) Semiconductor device and method for manufacturing same
WO2012169224A1 (ja) 半導体装置
JP5994604B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2012164707A (ja) 半導体装置およびその製造方法
JP6135364B2 (ja) 炭化珪素半導体装置およびその製造方法
US20130292702A1 (en) Semiconductor device and method for manufacturing same
WO2018088063A1 (ja) 炭化珪素半導体装置
JP6075120B2 (ja) 炭化珪素半導体装置
US20130119407A1 (en) Method for manufacturing semiconductor device, and semiconductor device
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
US20150279940A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US8809945B2 (en) Semiconductor device having angled trench walls
US20150171170A1 (en) Silicon carbide semiconductor device and method of manufacturing same
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
JP6256075B2 (ja) 炭化珪素半導体装置
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6439606B2 (ja) 炭化珪素半導体装置
JP2019057629A (ja) 炭化珪素半導体装置
JP7395972B2 (ja) 炭化珪素半導体装置
JP2016143788A (ja) 炭化珪素半導体装置の製造方法
JP6658257B2 (ja) 炭化珪素半導体装置
JP2023104657A (ja) 炭化珪素半導体装置
JP2023023614A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190904

R150 Certificate of patent or registration of utility model

Ref document number: 6587265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250