JP6658257B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6658257B2
JP6658257B2 JP2016086255A JP2016086255A JP6658257B2 JP 6658257 B2 JP6658257 B2 JP 6658257B2 JP 2016086255 A JP2016086255 A JP 2016086255A JP 2016086255 A JP2016086255 A JP 2016086255A JP 6658257 B2 JP6658257 B2 JP 6658257B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
impurity region
type
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016086255A
Other languages
English (en)
Other versions
JP2017195333A (ja
Inventor
光彦 酒井
光彦 酒井
透 日吉
透 日吉
田中　聡
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016086255A priority Critical patent/JP6658257B2/ja
Priority to US16/095,532 priority patent/US10608107B2/en
Priority to PCT/JP2017/007296 priority patent/WO2017183301A1/ja
Publication of JP2017195333A publication Critical patent/JP2017195333A/ja
Application granted granted Critical
Publication of JP6658257B2 publication Critical patent/JP6658257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Description

本開示は、炭化珪素半導体装置に関する。
たとえば国際公開２０１２／０１７７９８号（特許文献１）には、耐圧保持層の表面にトレンチが設けられたトレンチ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が記載されている。
国際公開２０１２／０１７７９８号
本開示の一態様の目的は、ゲート絶縁膜の信頼性を向上可能な炭化珪素半導体装置を提供することである。
本開示の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜とを備えている。炭化珪素基板は、主面を有する。ゲート絶縁膜は、炭化珪素基板上にある。炭化珪素基板は、ｎ型を有する第１不純物領域と、第１不純物領域に接し、かつｐ型を有する第２不純物領域と、第１不純物領域および第２不純物領域上にあり、第１不純物領域よりも高い不純物濃度を有し、かつｎ型を有する第３不純物領域と、第３不純物領域上にあり、かつｐ型を有するボディ領域と、ボディ領域上にあり、ボディ領域によって第３不純物領域から隔てられており、かつｎ型を有するソース領域とを含む。主面には、側面と、側面と連なる底面とにより規定されたトレンチが設けられている。ゲート絶縁膜は、側面において、ソース領域と、ボディ領域と、第３不純物領域と接し、かつ底面において、第３不純物領域と接している。主面に対して垂直な方向から見て、第２不純物領域は、底面を包含しており、かつ第２不純物領域の面積は、底面の面積より大きく、底面の面積の３倍以下である。第２不純物領域の不純物濃度は、１×１０19ｃｍ-3を超え、１×１０21ｃｍ-3以下である。
本開示の一態様によれば、ゲート絶縁膜の信頼性を向上可能な炭化珪素半導体装置を提供することができる。
本実施形態に係る炭化珪素半導体装置の構成を示し、かつ図２のＩ−Ｉ線に沿った断面模式図である。 本実施形態に係る炭化珪素半導体装置の第２不純物領域とトレンチとの関係を示す平面模式図である。 第１変形例に係る炭化珪素半導体装置の第２不純物領域とトレンチとの関係を示す平面模式図である。 第２変形例に係る炭化珪素半導体装置の第２不純物領域とトレンチとの関係を示す平面模式図である。 第３変形例に係る炭化珪素半導体装置の構成を示す断面模式図である。 第３変形例に係る炭化珪素半導体装置の第２不純物領域とトレンチとの関係を示す平面模式図である。 第４変形例に係る炭化珪素半導体装置の第２不純物領域とトレンチとの関係を示す平面模式図である。 第５変形例に係る炭化珪素半導体装置の第２不純物領域とトレンチとの関係を示す平面模式図である。 第６変形例に係る炭化珪素半導体装置の構成を示す断面模式図である。 第６変形例に係る炭化珪素半導体装置の第２不純物領域とトレンチとの関係を示す平面模式図である。 第７変形例に係る炭化珪素半導体装置の第２不純物領域とトレンチとの関係を示す平面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第７工程を示す断面模式図である。 本実施形態に係る炭化珪素半導体装置の製造方法の第８工程を示す断面模式図である。 第８変形例に係る炭化珪素半導体装置の構成を示す断面模式図である。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿った矢視断面模式図である。 第９変形例に係る炭化珪素半導体装置の構成を示す断面模式図である。 図２３のＸＸＩＶ−ＸＸＩＶ線に沿った矢視断面模式図である。 サンプル２および４〜６に係る炭化珪素基板１０の構造を示す断面模式図である。 サンプル１および３に係る炭化珪素基板１０の構造を示す断面模式図である。 サンプル３に係る炭化珪素基板１０の第１主面において撮影された画像を示す図である。 サンプル１に係る炭化珪素基板１０のｐ型領域の表面において撮影された画像を示す図である。
［本開示の実施形態の概要］
まず、本開示の実施形態の概要について説明する。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
（１）本開示の一態様に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、ゲート絶縁膜１５とを備えている。炭化珪素基板１０は、主面１を有する。ゲート絶縁膜１５は、炭化珪素基板１０上にある。炭化珪素基板１０は、ｎ型を有する第１不純物領域２１と、第１不純物領域２１に接し、かつｐ型を有する第２不純物領域２２と、第１不純物領域２１および第２不純物領域２２上にあり、第１不純物領域２１よりも高い不純物濃度を有し、かつｎ型を有する第３不純物領域２３と、第３不純物領域２３上にあり、かつｐ型を有するボディ領域１３と、ボディ領域１３上にあり、ボディ領域１３によって第３不純物領域２３から隔てられており、かつｎ型を有するソース領域１４とを含む。主面１には、側面３と、側面３と連なる底面４とにより規定されたトレンチ６が設けられている。ゲート絶縁膜１５は、側面３において、ソース領域１４と、ボディ領域１３と、第３不純物領域２３と接し、かつ底面４において、第３不純物領域２３と接している。主面１に対して垂直な方向から見て、第２不純物領域２２は、底面４を包含しており、かつ第２不純物領域２２の面積は、底面４の面積より大きく、底面４の面積の３倍以下である。第２不純物領域２２の不純物濃度は、１×１０19ｃｍ-3を超え、１×１０21ｃｍ-3以下である。
炭化珪素単結晶基板上に炭化珪素層をエピタキシャル成長により形成する際、炭化珪素単結晶基板に存在していた貫通らせん転位が炭化珪素層に引き継がれる。炭化珪素層の成長に伴って、貫通らせん転位は炭化珪素層中を伸展する。貫通らせん転位がトレンチの底面に到達して露出すると、当該底面上に形成されたゲート絶縁膜の信頼性が低下する場合がある。
発明者らは鋭意研究の結果、トレンチ６の底面４を包含するように第２不純物領域２２（すなわち格子の乱れ）を設け、第２不純物領域２２の不純物濃度を１×１０19ｃｍ-3を超え１×１０21ｃｍ-3以下とすることにより、第２不純物領域２２で貫通らせん転位９の伸展を抑制し、貫通らせん転位９が底面４に達しないようにすることが可能であることを見出した（図１参照）。結果として、底面４上に形成されるゲート絶縁膜１５の信頼性を向上することができる。
（２）上記（１）に係る炭化珪素半導体装置１００において、主面１に対して垂直な方向から見て、第２不純物領域２２の外縁２６は、底面４の全周囲において、底面４の外縁５から離間していてもよい。これにより、ゲート絶縁膜１５の信頼性をより向上することができる。
（３）上記（１）または（２）に係る炭化珪素半導体装置１００において、主面１に対して垂直な方向における第２不純物領域２２の厚み５４は、０．７μｍ以上であってもよい。これにより、ゲート絶縁膜１５の信頼性をより向上することができる。
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１００において、主面１に対して平行な方向において、トレンチ６の開口部７の幅５２は、底面４の幅５１よりも大きく、かつ第２不純物領域２２の幅５３よりも小さくてもよい。これにより、第２不純物領域２２がトレンチ６の開口部７を包含するため、貫通らせん転位がトレンチ６の側面３に達することを抑制することができる。結果として、ゲート絶縁膜１５の信頼性をより向上することができる。
（５）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１００において、主面１に対して平行な方向において、第２不純物領域２２の幅５３は、底面４の幅５１よりも大きく、かつトレンチ６の開口部７の幅５２よりも小さくてもよい。これにより、第２不純物領域２２の幅が大きくなり過ぎることを抑制することができるので、オン抵抗を低減しつつ、ゲート絶縁膜１５の信頼性を向上することができる。
［本開示の実施形態の詳細］
以下、本開示の実施形態（以降、本実施形態と称する）の詳細について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
まず、本実施形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
図１に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、層間絶縁膜２５と、ソース電極１６と、ソース配線１９と、ドレイン電極２０とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層２４を含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対側にある第２主面２とを有する。炭化珪素エピタキシャル層２４は第１主面１を構成し、炭化珪素単結晶基板１１は第２主面２を構成する。
第１主面１は、たとえば｛０００−１｝面または｛０００−１｝面から２°以上８°以下オフした面である。第１主面１は、たとえば（０００−１）面または（０００−１）面から２°以上８°以下オフした面である。炭化珪素単結晶基板１１および炭化珪素エピタキシャル層２４は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。炭化珪素単結晶基板１１は、たとえば窒素などのｎ型不純物を含みｎ型の導電型を有する。炭化珪素エピタキシャル層２４は、ドリフト領域１２と、ｐ型領域２２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを主に含む。
ドリフト領域１２は、第１不純物領域２１と、第３不純物領域２３とを有する。第１不純物領域２１は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。第１不純物領域２１のｎ型不純物の濃度は、たとえば７×１０15ｃｍ-3程度である。炭化珪素単結晶基板１１のｎ型不純物の濃度は、第１不純物領域２１のｎ型不純物の濃度よりも高くてもよい。
第３不純物領域２３は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。第３不純物領域２３のｎ型不純物の濃度は、第１不純物領域２１のｎ型不純物の濃度よりも高い。第３不純物領域２３のｎ型不純物の濃度は、たとえば３×１０16ｃｍ-3程度である。第３不純物領域２３は、第１不純物領域２１およびｐ型領域２２上にある。第３不純物領域２３の底面は、第１不純物領域２１およびｐ型領域２２の頂面に接している。
ｐ型領域２２は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。ｐ型領域２２のｐ型不純物の濃度は、１×１０19ｃｍ-3を超え、１×１０21ｃｍ-3以下である。ｐ型領域２２のｐ型不純物の濃度は、たとえば５×１０19ｃｍ-3以上であってもよいし、１×１０20ｃｍ-3以上であってもよい。ｐ型領域２２のｐ型不純物の濃度は、５×１０20ｃｍ-3以下であってもよいし、１×１０20ｃｍ-3以下であってもよい。ｐ型不純物の濃度は、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定可能である。
ｐ型領域２２は、第１不純物領域２１に接する。具体的には、ｐ型領域２２の底面および側面が第１不純物領域２１に接し、ｐ型領域２２の頂面は、第３不純物領域２３に接する。言い換えれば、ｐ型領域２２は、第１不純物領域２１と、第３不純物領域２３とに挟まれている。第１主面１に対して垂直な方向における第２不純物領域２２の厚み５４は、たとえば０．７μｍ以上であり、好ましくは０．３μｍ以上であり、より好ましくは０．５μｍ以上である。第２不純物領域２２の厚み５４の上限は特に限定されないが、第２不純物領域２２の厚み５４は、たとえば１．５μｍ以下である。
ボディ領域１３は第３不純物領域２３上にある。ボディ領域１３の底面は、第３不純物領域２３の頂面に接している。ボディ領域１３は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。ボディ領域１３のｐ型不純物の濃度は、第３不純物領域２３のｎ型不純物の濃度よりも低くてもよい。ゲート絶縁膜１５と対向するボディ領域１３の領域において、チャネルが形成可能である。
ソース領域１４は、ボディ領域１３上にある。ソース領域１４の底面は、ボディ領域１３の頂面と接する。ソース領域１４は、ボディ領域１３によって第３不純物領域２３から隔てられている。ソース領域１４は、たとえば窒素またはリンなどのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１４は、炭化珪素基板１０の第１主面１の一部を構成する。ソース領域１４のｎ型不純物の濃度は、第３不純物領域２３のｎ型不純物の濃度よりも高くてもよい。
コンタクト領域１８は、ボディ領域１３と、ソース領域１４とに接している。コンタクト領域１８は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１８が含むｐ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高くてもよい。コンタクト領域１８は、第３不純物領域２３と第１主面１とを繋ぐ。コンタクト領域１８は、ソース領域１４およびボディ領域１３を貫通して設けられている。第１主面１と垂直な方向において、コンタクト領域１８の底面は、たとえばボディ領域１３の底面と、トレンチ６の底面４との間にある。
炭化珪素基板１０の第１主面１には、側面３と、底面４とにより規定されたトレンチ６が設けられている。底面４は、側面３と連なる。側面３は、ボディ領域１３とソース領域１４を貫通して第３不純物領域２３に至っている。底面４は、第３不純物領域２３に位置している。好ましくは、側面３と底面４に沿った面とがなす角度θは９０°であってもよいし、９０°よりも小さくてもよい。角度θは、たとえば５４．７°である。
断面視（第２主面２と平行な方向から見た視野）において、トレンチ６の幅が底面４に向かってテーパ状に狭まるように側面３が傾斜していてもよい。側面３は、たとえば（０００−１）面に対して５２°以上７２°以下傾斜している。側面３は、第１主面１に対してほぼ垂直であってもよい。底面４は、第１主面１とほぼ平行であってもよい。断面視において、トレンチ６は、Ｕ字状またはＶ字状の形状を有してもよい。ソース領域１４およびボディ領域１３は、トレンチ６の側面３に露出している。第３不純物領域２３は、トレンチ６の側面３および底面４の双方に露出している。
ゲート絶縁膜１５は、炭化珪素基板１０上にある。ゲート絶縁膜１５は、たとえば熱酸化膜である。ゲート絶縁膜１５は、たとえば二酸化珪素を含む材料により構成されている。ゲート絶縁膜１５の厚みは、たとえば４５ｎｍ程度である。ゲート絶縁膜１５は、側面３において、ソース領域１４と、ボディ領域１３と、第３不純物領域２３と接している。ゲート絶縁膜１５は、底面４において、第３不純物領域２３と接している。ゲート絶縁膜１５は、第１主面１においてソース領域１４と接していてもよい。
ゲート電極２７は、トレンチ６の内部においてゲート絶縁膜１５上に設けられている。ゲート電極２７は、たとえば不純物を含むポリシリコンにより構成されている。ゲート電極２７は、ソース領域１４と、ボディ領域１３と、第３不純物領域２３とに対面するように設けられている。
ソース電極１６は、第１主面１においてソース領域１４およびコンタクト領域１８と接している。ソース電極１６は、たとえばＴｉと、Ａｌと、Ｓｉとを含む材料から構成されている。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８とオーミック接合している。ソース配線１９はソース電極１６に接している。ソース配線１９は、たとえばアルミニウムを含む材料から構成されている。
層間絶縁膜２５は、ゲート電極２７およびゲート絶縁膜１５に接して設けられている。層間絶縁膜２５は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜２５は、ゲート電極２７とソース電極１６とを電気的に絶縁している。ドレイン電極２０は、第２主面２において炭化珪素単結晶基板１１と接しており、ドリフト領域１２と電気的に接続されている。ドレイン電極２０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。
図２に示されるように、第１主面１に対して垂直な方向から見て、第２不純物領域２２と、トレンチ６の開口部７と、底面４とは、長方形の部分を有する。言い換えれば、第２不純物領域２２と、トレンチ６の開口部７と、底面４とは、長手方向６０の寸法と、短手方向５０の寸法とを有する。長手方向６０および短手方向５０は、第１主面１に対してほぼ平行である。長手方向６０は、短手方向５０に対してほぼ垂直である。
図１および図２に示されるように、第１主面１に平行な方向において、トレンチ６の開口部７の幅５２は、底面４の幅５１よりも大きく、かつ第２不純物領域２２の幅５３よりも小さくてもよい。第２不純物領域２２は、底面４の全面および側面３の全面に対面している。第２不純物領域２２は、第１主面１の一部に対面している。トレンチ６の開口部７は、第１主面１と側面３との境界部により規定される。
図２に示されるように、第１主面１に対して垂直な方向から見て、第２不純物領域２２は、底面４を包含している。第１主面１に対して垂直な方向から見て、第２不純物領域２２の面積は、底面４の面積より大きく、底面４の面積の３倍以下である。第２不純物領域２２の面積は、たとえば底面４の面積の２．５倍以下であってもよいし、２倍以下であってもよい。好ましくは、第２不純物領域２２の面積は、第１主面１におけるトレンチ６の開口部７により囲まれる面積より大きい。
第１主面１に対して垂直な方向から見て、第２不純物領域２２の外縁２６は、底面４の全周囲において、底面４の外縁５から離間していてもよい。同様に、第１主面１に対して垂直な方向から見て、第２不純物領域２２の外縁２６は、開口部７の全周囲において、開口部７の外縁から離間していてもよい。言い換えれば、第１主面１に対して垂直な方向から見て、第２不純物領域２２は、開口部７を包含している。第２不純物領域２２の長手方向６０において、トレンチ６の開口部７の幅６２は、底面４の幅６１よりも大きく、かつ第２不純物領域２２の幅６３よりも小さくてもよい。
（第１変形例）
次に、第１変形例に係るＭＯＳＦＥＴ１００の構成について説明する。第１変形例の係るＭＯＳＦＥＴ１００の構成は、以下で説明する構成において、図１に示すＭＯＳＦＥＴの構成と異なっており、その他の構成については図１に示すＭＯＳＦＥＴの構成とほぼ同じである。図３に示されるように、第２不純物領域２２の長手方向６０において、トレンチ６の開口部７の幅６２は、底面４の幅６１とほぼ同じであってもよい。第２不純物領域２２の長手方向６０において、トレンチ６の開口部７の幅６２および底面４の幅６１は、第２不純物領域２２の幅６３よりも小さくてもよい。
（第２変形例）
次に、第２変形例に係るＭＯＳＦＥＴ１００の構成について説明する。第２変形例の係るＭＯＳＦＥＴ１００の構成は、以下で説明する構成において、図１に示すＭＯＳＦＥＴの構成と異なっており、その他の構成については図１に示すＭＯＳＦＥＴの構成とほぼ同じである。図４に示されるように、第２不純物領域２２の長手方向６０において、トレンチ６の開口部７の幅６２は、第２不純物領域２２の幅６３とほぼ同じであってもよい。同様に、第２不純物領域２２の長手方向６０において、底面４の幅６１は、第２不純物領域２２の幅６３とほぼ同じであってもよい。
（第３変形例）
次に、第３変形例に係るＭＯＳＦＥＴ１００の構成について説明する。第３変形例の係るＭＯＳＦＥＴ１００の構成は、以下で説明する構成において、図１に示すＭＯＳＦＥＴの構成と異なっており、その他の構成については図１に示すＭＯＳＦＥＴの構成とほぼ同じである。図５に示されるように、第１主面１に対して平行な方向において、第２不純物領域２２の幅５３は、底面４の幅５１よりも大きく、かつトレンチ６の開口部７の幅５２よりも小さくてもよい。
図６に示されるように、第２不純物領域２２の長手方向６０において、第２不純物領域２２の幅６３は、トレンチ６の開口部７の幅６２よりも小さく、かつ底面４の幅６１よりも大きてもよい。同様に、第２不純物領域２２の短手方向５０において、第２不純物領域２２の幅６３は、トレンチ６の開口部７の幅６２よりも小さく、かつ底面４の幅６１よりも大きてもよい。
（第４変形例）
次に、第４変形例に係るＭＯＳＦＥＴ１００の構成について説明する。第４変形例の係るＭＯＳＦＥＴ１００の構成は、以下で説明する構成において、図５に示すＭＯＳＦＥＴの構成と異なっており、その他の構成については図５に示すＭＯＳＦＥＴの構成とほぼ同じである。図７に示されるように、第２不純物領域２２の長手方向６０において、第２不純物領域２２の幅６３は、トレンチ６の開口部７の幅６２よりも大きく、かつ底面４の幅６１よりも大きてもよい。第２不純物領域２２の長手方向６０において、トレンチ６の開口部７の幅６２は、底面４の幅６１とほぼ同じであってもよい。
（第５変形例）
次に、第５変形例に係るＭＯＳＦＥＴ１００の構成について説明する。第５変形例の係るＭＯＳＦＥＴ１００の構成は、以下で説明する構成において、図５に示すＭＯＳＦＥＴの構成と異なっており、その他の構成については図５に示すＭＯＳＦＥＴの構成とほぼ同じである。図８に示されるように、第２不純物領域２２の長手方向６０において、第２不純物領域２２の幅６３は、底面４の幅６１とほぼ同じであってもよい。第２不純物領域２２の長手方向６０において、トレンチ６の開口部７の幅６２は、底面４の幅６１とほぼ同じであってもよい。
（第６変形例）
次に、第６変形例に係るＭＯＳＦＥＴ１００の構成について説明する。第６変形例の係るＭＯＳＦＥＴ１００の構成は、以下で説明する構成において、図１に示すＭＯＳＦＥＴの構成と異なっており、その他の構成については図１に示すＭＯＳＦＥＴの構成とほぼ同じである。図９に示されるように、第１主面１に対して平行な方向において、第２不純物領域２２の幅５３は、底面４の幅５１とほぼ同じであり、かつトレンチ６の開口部７の幅５２よりも小さくてもよい。
図１０に示されるように、第２不純物領域２２の長手方向６０において、第２不純物領域２２の幅６３は、トレンチ６の開口部７の幅６２よりも小さく、かつ底面４の幅６１よりも大きくてもよい。第２不純物領域２２の短手方向５０において、第２不純物領域２２の幅６３は、トレンチ６の開口部７の幅６２よりも小さく、かつ底面４の幅６１とほぼ同じであってもよい。
（第７変形例）
次に、第７変形例に係るＭＯＳＦＥＴ１００の構成について説明する。第７変形例の係るＭＯＳＦＥＴ１００の構成は、以下で説明する構成において、図９に示すＭＯＳＦＥＴの構成と異なっており、その他の構成については図９に示すＭＯＳＦＥＴの構成とほぼ同じである。図１１に示されるように、第２不純物領域２２の長手方向６０において、第２不純物領域２２の幅６３は、トレンチ６の開口部７の幅６２よりも大きく、かつ底面４の幅６１よりも大きくてもよい。第２不純物領域２２の長手方向６０において、トレンチ６の開口部７の幅６２は、底面４の幅６１とほぼ同じであってもよい。
なお、上記においては、第２不純物領域２２は長方形の部分を有する場合について説明したが、第２不純物領域２２は長方形の部分を有する場合に限定されない。第２不純物領域２２の形状は、たとえば六角形などの多角形であってもよいし、ハニカム形状であってもよい。
次に、本実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。
まず、炭化珪素基板を準備する工程（Ｓ１０：図１２）が実施される。たとえば昇華法を用いて炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板の最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用い、ドーパントガスとしてアンモニア（ＮＨ3）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素単結晶基板１１上に第１不純物領域２１がエピタキシャル成長する（図１３参照）。第１不純物領域２１の厚みは、たとえば９μｍである。第１不純物領域２１が含む窒素原子の濃度は、たとえば７×１０15ｃｍ-3程度である。
次に、第１不純物領域２１の表面８にマスク層（図示せず）が形成される。マスク層は、ｐ型領域２２が形成される領域上に開口部を有する。当該マスク層を用いて、第１不純物領域２１の表面８に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入される。これにより、第１不純物領域２１の表面８に露出するｐ型領域２２が形成される（図１４参照）。ｐ型領域２２の厚みは、たとえば０．７μｍ以上１μｍ以下である。ｐ型領域２２のｐ型不純物の濃度は、１×１０19ｃｍ-3を超え、１×１０21ｃｍ-3以下である。次に、マスク層が第１不純物領域２１の表面８から除去される。
次に、たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素ガスを用い、ドーパントガスとしてアンモニアを用いたＣＶＤ法により、第１不純物領域２１およびｐ型領域２２上に第３不純物領域２３がエピタキシャル成長する（図１５参照）。第３不純物領域２３の厚みは、たとえば３μｍである。第３不純物領域２３が含む窒素原子の濃度は、たとえば３×１０16ｃｍ-3程度である。
次に、イオン注入工程が実施される。第３不純物領域２３の表面１に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入される。これにより、第３不純物領域２３と接するｐ型層１３が形成される（図１６参照）。ｐ型層１３の厚みは、たとえば０．９μｍである。次に、ｐ型層１３の表面１に対して、たとえばリンなどのｎ型不純物がイオン注入される。これにより、ｎ型の導電型を有するソース領域１４が形成される（図１７参照）。ソース領域１４の厚みは、たとえば０．４μｍである。ソース領域１４は、第１主面１を構成する。ソース領域１４が含むｎ型不純物の濃度は、ｐ型層１３が含むｐ型不純物の濃度よりも高い。次に、ソース領域１４に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、コンタクト領域１８が形成される。コンタクト領域１８は、ソース領域１４およびｐ型層１３を貫通し、第３不純物領域２３に接するように形成される。コンタクト領域１８が含むｐ型不純物の濃度は、ソース領域１４が含むｎ型不純物の濃度よりも高い。
次に、炭化珪素基板１０にイオン注入された不純物を活性化するため活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
次に、トレンチを形成する工程（Ｓ２０：図１２）が実施される。たとえば、ソース領域１４およびコンタクト領域１８から構成される第１主面１上に、トレンチ６（図１）が形成される位置上に開口を有するマスク１７が形成される。マスク１７を用いて、ソース領域１４と、ボディ領域１３と、第３不純物領域２３の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、トレンチ６が形成されるべき領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面１上にマスク１７が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
上記熱エッチングにより、炭化珪素基板１０の第１主面１にトレンチ６が形成される（図１８参照）。トレンチ６は、側面３と、底面４とにより規定される。側面３は、ソース領域１４と、ボディ領域１３と、第３不純物領域２３とにより構成される。底面４は、第３不純物領域２３により構成される。側面３と、底面４に沿った面との間の角度θは、たとえば５４．７°である。次に、マスク１７が第１主面１から除去される。
次に、ゲート絶縁膜を形成する工程（Ｓ３０：図１２）が実施される。たとえば、炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、底面４において第３不純物領域２３と接し、かつ側面３において第３不純物領域２３と、ボディ領域１３と、ソース領域１４とに接し、かつ第１主面１においてソース領域１４と接するゲート絶縁膜１５が形成される（図１９参照）。
炭化珪素基板１０を熱酸化することによりゲート絶縁膜１５を形成した後に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、たとえば１１００℃以上１３００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜１５とボディ領域１３との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、窒素原子の導入が可能であれば、ＮＯガス以外のガス（たとえばＮ2Ｏ）が雰囲気ガスとして用いられてもよい。ＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜１５とボディ領域１３との界面領域における界面準位の形成がさらに抑制される。
次に、ゲート電極を形成する工程（Ｓ４０：図１２）が実施される。たとえば、トレンチ６の内部においてゲート絶縁膜１５に接するゲート電極２７が形成される。ゲート電極２７は、トレンチ６の内部に配置され、ゲート絶縁膜１５上においてトレンチ６の側面３および底面４の各々と対面するように形成される。ゲート電極２７は、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
次に、層間絶縁膜を形成する工程（Ｓ５０：図１２）が形成される。たとえば、ゲート電極２７を覆い、かつゲート絶縁膜１５と接するように層間絶縁膜２５が形成される。好ましくは、層間絶縁膜２５は、堆積法により形成され、より好ましくは化学気相成長法により形成される。層間絶縁膜２５は、たとえば二酸化珪素を含む材料からなる。次に、ソース領域１４およびコンタクト領域１８上に開口部が形成されるように、層間絶縁膜２５およびゲート絶縁膜１５の一部がエッチングされる。これにより、コンタクト領域１８およびソース領域１４がゲート絶縁膜１５から露出する（図２０参照）。
次に、ソース電極を形成する工程（Ｓ６０：図１２）が実施される。次に、第１主面１においてソース領域１４およびコンタクト領域１８に接するソース電極１６が形成される。ソース電極１６は、たとえばスパッタリング法により形成される。ソース電極１６は、たとえばＴｉ、ＡｌおよびＳｉを含む材料からなる。次に、合金化アニールが実施される。具体的には、ソース領域１４およびコンタクト領域１８と接するソース電極１６が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、ソース電極１６の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１４とオーミック接合するソース電極１６が形成される。好ましくは、ソース電極１６は、コンタクト領域１８とオーミック接合する。
次に、ソース電極１６と電気的に接続されるソース配線１９が形成される。ソース配線１９は、ソース電極１６および層間絶縁膜２５上に形成される。次に、第２主面２において、炭化珪素基板１０バックグラインディングされる。これにより、炭化珪素基板１０が薄くされる。次に、第２主面２と接するようにドレイン電極２０が形成される。以上により、本実施形態に係るＭＯＳＦＥＴ１００（図１）が製造される。
なお、上記実施形態においては、炭化珪素半導体装置がＭＯＳＦＥＴの場合について説明したが、炭化珪素半導体装置は、ＭＯＳＦＥＴに限定されない。炭化珪素半導体装置は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。
次に、本実施形態に係るＭＯＳＦＥＴの作用効果について説明する。
本実施形態に係るＭＯＳＦＥＴ１００によれば、トレンチ６の底面４を包含するようにｐ型領域２２が設けられ、ｐ型領域２２のアルミニウム原子の濃度は１×１０19ｃｍ-3を超え１×１０21ｃｍ-3以下である。これにより、ｐ型領域２２で貫通らせん転位９の伸展を抑制し、貫通らせん転位９が底面４に達しないようにすることが可能である。またｐ型領域２２を設けることで、底面４における電界集中を緩和することができる。結果として、底面４上に形成されるゲート絶縁膜１５の信頼性を向上することができる。
また本実施形態に係るＭＯＳＦＥＴ１００によれば、第１主面１に対して垂直な方向から見て、第２不純物領域２２の外縁２６は、底面４の全周囲において、底面４の外縁５から離間している。これにより、ゲート絶縁膜１５の信頼性をより向上することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第１主面１に対して垂直な方向における第２不純物領域２２の厚み５４は、０．７μｍ以上である。これにより、ゲート絶縁膜１５の信頼性をより向上することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第１主面１に対して平行な方向において、トレンチ６の開口部７の幅５２は、底面４の幅５１よりも大きく、かつｐ型領域２２の幅５３よりも小さい。これにより、ｐ型領域２２がトレンチ６の開口部７を包含するため、貫通らせん転位９がトレンチ６の側面３に達することを抑制することができる。結果として、ゲート絶縁膜１５の信頼性をより向上することができる。
さらに本実施形態に係るＭＯＳＦＥＴ１００によれば、第１主面１に対して平行な方向において、ｐ型領域２２の幅５３は、底面４の幅５１よりも大きく、かつトレンチ６の開口部７の幅５２よりも小さい。これにより、ｐ型領域２２の幅が大きくなり過ぎることを抑制することができるので、オン抵抗を低減しつつ、ゲート絶縁膜１５の信頼性を向上することができる。
（第８変形例）
次に、第８変形例に係る炭化珪素半導体装置１００の構成について説明する。
図２１に示されるように、本変形例に係る炭化珪素半導体装置１００は、ジャンクションバリアショットキーダイオード（以下、ＪＢＳと称す）であり、炭化珪素基板１０と、ショットキー電極４２と、フィールド酸化膜３６と、アノード電極３８と、パッシベーション膜３７と、カソード電極４１とを主に有している。炭化珪素基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素エピタキシャル層２４とを含む。炭化珪素エピタキシャル層２４は、第１主面１を構成する。
第１主面１は、｛０００１｝面がオフ角だけオフ方向に傾斜した面である。オフ方向は、たとえば[１１−２０]方向である。言い換えれば、炭化珪素エピタキシャル層２４のステップフロー方向が、[１１−２０]方向である。オフ角は、たとえば４°である。炭化珪素単結晶基板１１は、第２主面２を構成する。炭化珪素単結晶基板１１は、第１ｐ型領域２２と、第１ｎ型領域３１とを有する。第１ｐ型領域２２は、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。第１ｐ型領域２２のｐ型不純物の濃度は、１×１０19ｃｍ-3を超え、１×１０21ｃｍ-3以下である。第１ｐ型領域２２は、たとえばイオン注入により形成される。第１ｐ型領域２２は、炭化珪素エピタキシャル層２４に接している。第１ｐ型領域２２は、第２主面２から離間している。第１ｎ型領域３１は、たとえば窒素などのｎ型不純物を含んでおり、ｎ型の導電型を有する。
炭化珪素基板１０は、第２ｐ型領域３２と、第３ｐ型領域３３と、第４ｐ型領域３４と、第５ｐ型領域３５と、第２ｎ型領域３９とを有する。第２ｐ型領域３２と、第３ｐ型領域３３と、第４ｐ型領域３４と、第５ｐ型領域３５とは、たとえばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。第２ｎ型領域３９は、たとえば窒素などのｎ型不純物を含んでおり、ｎ型の導電型を有する。第２ｐ型領域３２が含むｐ型不純物の濃度は、第３ｐ型領域３３が含むｐ型不純物の濃度とほぼ同じである。第４ｐ型領域３４が含むｐ型不純物の濃度は、第５ｐ型領域３５が含むｐ型不純物の濃度とほぼ同じである。第３ｐ型領域３３が含むｐ型不純物の濃度は、第４ｐ型領域３４が含むｐ型不純物の濃度よりも高くてもよい。
第２ｐ型領域３２は、第１主面１においてショットキー電極４２と接している。第２ｐ型領域３２の側面および底面は、第２ｎ型領域３９と接している。第３ｐ型領域３３は、第１主面１においてショットキー電極４２と接している。第３ｐ型領域３３の側面および底面は、第４ｐ型領域３４と接している。第４ｐ型領域３４は、第１主面１においてショットキー電極４２およびフィールド酸化膜３６に接している。第４ｐ型領域３４の側面および底面は、第２ｎ型領域３９と接している。第５ｐ型領域３５は、第１主面１においてフィールド酸化膜３６に接している。第５ｐ型領域３５の側面および底面は、第２ｎ型領域３９と接している。
図２１に示されるように、第１ｐ型領域２２は、炭化珪素単結晶基板１１中を伸展する基底面転位２９が炭化珪素エピタキシャル層２４に引き継がれることを抑制可能に構成されている。具体的には、第１ｐ型領域２２は、炭化珪素エピタキシャル層２４の第２ｐ型領域３２に基底面転位２９が伝搬しないように、炭化珪素単結晶基板１１中に配置されている。基底面転位２９は、たとえば＜１１−２０＞方向に伝播する。つまり、第１ｐ型領域２２と、第２ｐ型領域３２とは、[１１−２０]方向に平行な直線上に配置されている。
第１ｐ型領域２２の幅６１は、たとえば２μｍ以上３μｍ以下である。第１ｐ型領域２２の厚み６２は、たとえば０．７μｍ以上１．３μｍ以下である。炭化珪素単結晶基板１１の厚み６８は、たとえば２００μｍである。第２ｐ型領域３２の幅６３は、たとえば２μｍである。隣り合う２つの第２ｐ型領域３２の間隔６４は、たとえば４μｍである。第２ｐ型領域３２の厚みは、たとえば０．８μｍである。炭化珪素エピタキシャル層２４の厚み６７は、たとえば１０μｍ以上３０μｍ以下である。
ショットキー電極４２は、第１主面１上に設けられている。ショットキー電極４２は、たとえばチタン（Ｔｉ）と窒化チタン（ＴｉＮ）との積層膜である。チタンの厚みは、たとえば０．１μｍである。窒化チタンの厚みは、たとえば０．１５μｍである。ショットキー電極４２は、フィールド酸化膜３６の一部に乗り上げている。フィールド酸化膜３６の厚みは、たとえば１μｍである。パッシベーション膜３７は、アノード電極３８およびフィールド酸化膜３６上に設けられている。アノード電極３８は、たとえばＡｌＳｉＣｕにより構成されている。カソード電極４１は、第２主面２において炭化珪素単結晶基板１１と接している。
図２２に示されるように、第１主面１に対して垂直な方向から見て、第１ｐ型領域２２および第２ｐ型領域３２の伸長方向（長手方向）は、たとえば[１１−２０]方向に対して垂直な[１−１００]方向である。第１主面１に対して垂直な方向から見て、[１１−２０]方向における第１ｐ型領域２２の幅は、[１１−２０]方向に対して垂直な[１−１００]方向における第１ｐ型領域２２の幅よりも小さい。第１主面１に対して垂直な方向から見て、第１ｐ型領域２２は、第２ｐ型領域３２に対して［１１−２０］方向にシフトしている。第１主面１に対して垂直な方向から見て、第１ｐ型領域２２は、第２ｐ型領域３２と一部重なっていてもよいし、全く重ならなくてもよい。
（第９変形例）
次に、第９変形例に係る炭化珪素半導体装置１００の構成について説明する。
第９変形例に係るＪＢＳ１００の構成は、以下で説明する構成において、第８変形例に係るＪＢＳの構成と異なっており、その他の構成については第８変形例に係るＪＢＳの構成とほぼ同じである。
図２３に示されるように、基底面転位２９は、第１主面１に対して平行な方向から見て、第１主面１に対してほぼ垂直な方向に伸展している。第１ｐ型領域２２は、第２主面２から第２ｐ型領域３２に向かう基底面転位２９の伝播を阻止するように、第２ｐ型領域３２と対面するように炭化珪素単結晶基板１１中に配置されている。第１ｐ型領域２２と、第２ｐ型領域３２とは、第１主面１に対して垂直な直線上に配置されている。
図２４に示されるように、第１主面１に対して垂直な方向から見て、第１ｐ型領域２２および第２ｐ型領域３２の伸長方向（長手方向）は、たとえば [１−１００]方向である。第１主面１に対して垂直な方向から見て、[１１−２０]方向における第１ｐ型領域２２の幅は、[１１−２０]方向に対して垂直な[１−１００]方向における第１ｐ型領域２２の幅よりも大きい。第１主面１に対して垂直な方向から見て、第１ｐ型領域２２は、第２ｐ型領域３２とほぼ完全に重なっている。
（評価）
（サンプル準備）
まず、サンプル１〜６に係る炭化珪素基板１０が準備された。サンプル１〜５に係る炭化珪素基板１０は、炭化珪素単結晶基板１１と、第１不純物領域２１と、ｐ型領域２２と、第３不純物領域２３とを有する。第１不純物領域２１は、炭化珪素単結晶基板１１上にあり、ｎ型の導電型を有する。第１不純物領域２１の厚みは、９μｍである。ｐ型領域２２は、第１不純物領域２１上にある。ｐ型領域２２の厚みは、０．７μｍである。第３不純物領域２３は、ｐ型領域２２上にある。第３不純物領域２３の厚みは、３μｍである。サンプル１、２、３、４、５および６に係るｐ型領域２２のアルミニウム原子の濃度（不純物濃度）は、それぞれ、１×１０16ｃｍ-3未満、１×１０16ｃｍ-3以上１×１０17ｃｍ-3未満、１×１０17ｃｍ-3以上１×１０18ｃｍ-3未満、１×１０18ｃｍ-3以上１×１０19ｃｍ-3未満、１×１０19ｃｍ-3以上１×１０20ｃｍ-3未満および１×１０20ｃｍ-3以上である。ｐ型領域２２のアルミニウム原子の濃度は、イオン注入におけるドーズ量を制御することにより調整した。
サンプル２および４〜６に係る炭化珪素基板１０は、図２５に示す構造を有している。つまり、ｐ型領域２２は、第１不純物領域２１の表面の全面に設けられている。サンプル１および３に係る炭化珪素基板１０は、図２６に示す構造を有している。つまり、ｐ型領域２２は、第１不純物領域２１の表面のある部分には設けられているが、他の部分には設けられていない。ｐ型領域２２の幅は、６〜７μｍ程度である。ｐ型領域２２のピッチは、１０μｍ程度である。
（欠陥密度の測定方法）
共焦点微分干渉顕微鏡を用いて各サンプルに係る炭化珪素基板１０の欠陥密度が測定された。共焦点微分干渉顕微鏡として、レーザーテック株式会社製のＷＡＳＡＶＩシリーズＳＩＣＡが使用された。開口部の幅が２μｍ以上であって、かつ深さが１０ｎｍ以上であるピットが欠陥としてカウントされた。観察領域を、１ｍｍ×１ｍｍとした。観察領域における欠陥の数を測定領域の面積で除することにより、欠陥密度が求められた。
（欠陥密度の測定結果）
サンプル１に係る炭化珪素基板１０の第１主面１において撮影された領域には、欠陥が全くないか、もしくはあったとしても非常に浅くて観測できない程度である。図２７は、サンプル３に係る炭化珪素基板１０のｐ型領域２２に対面する第１主面１の部分において撮影された画像を示している。図２７に示されるように、撮影された領域には、欠陥３０が低密度で存在している。撮影領域において測定された欠陥３０の数は、６個である。欠陥３０の密度は、約６００個／ｃｍ2である。図２８は、サンプル１に係る炭化珪素基板１０の第３不純物領域２３がない状態におけるｐ型領域２２の表面において撮影された画像である。図２８に示されるように、撮影された領域には、欠陥３０が高密度で存在している。撮影領域において測定された欠陥３０の数は、４４個である。欠陥３０の密度は、約４４００個／ｃｍ2である。
表１は、不純物濃度（アルミニウム原子の濃度）と、欠陥密度との関係を示している。表１において、「Ａ」、「Ｂ」、「Ｃ」および「Ｄ」は、それぞれ、欠陥密度が極めて低い（具体的には、５個／ｃｍ2以下）、欠陥密度が低い、欠陥密度が中程度、欠陥密度が高いことを示している。
Figure 0006658257
表１に示されるように、ｐ型領域２２の不純物濃度を高くすることにより、欠陥密度が低くなる。具体的には、ｐ型領域２２の不純物濃度を１×１０19ｃｍ-3以上とすることにより、炭化珪素基板１０の第１主面１における欠陥密度を極めて低くすることができることが確認された。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 主面（第１主面、表面）
２ 第２主面
３ 側面
４ 底面
５，２６ 外縁
６ トレンチ
７ 開口部
８ 表面
９ 貫通らせん転位
１０ 炭化珪素基板
１１ 炭化珪素単結晶基板
１２ ドリフト領域
１３ ボディ領域（ｐ型層）
１４ ソース領域
１５ ゲート絶縁膜
１６ ソース電極
１７ マスク
１８ コンタクト領域
１９ ソース配線
２０ ドレイン電極
２１ 第１不純物領域
２２ ｐ型領域（第２不純物領域、第１ｐ型領域）
２３ 第３不純物領域
２４ 炭化珪素エピタキシャル層
２５ 層間絶縁膜
２７ ゲート電極
２９ 基底面転位
３０ 欠陥
３１ 第１ｎ型領域
３２ 第２ｐ型領域
３３ 第３ｐ型領域
３４ 第４ｐ型領域
３５ 第５ｐ型領域
３６ フィールド酸化膜
３７ パッシベーション膜
３８ アノード電極
３９ 第２ｎ型領域
４１ カソード電極
４２ ショットキー電極
５０ 短手方向
６０ 長手方向
１００ ＭＯＳＦＥＴ（炭化珪素半導体装置）

Claims (5)

  1. 主面を有する炭化珪素基板と、
    前記炭化珪素基板上にあるゲート絶縁膜とを備え、
    前記炭化珪素基板は、
    ｎ型を有する第１不純物領域と、
    前記第１不純物領域に接し、かつｐ型を有する第２不純物領域と、
    前記第１不純物領域および前記第２不純物領域上にあり、前記第１不純物領域よりも高い不純物濃度を有し、かつｎ型を有する第３不純物領域と、
    前記第３不純物領域上にあり、かつｐ型を有するボディ領域と、
    前記ボディ領域上にあり、前記ボディ領域によって前記第３不純物領域から隔てられており、かつｎ型を有するソース領域とを含み、
    前記主面には、側面と、前記側面と連なる底面とにより規定されたトレンチが設けられており、
    前記ゲート絶縁膜は、前記側面において、前記ソース領域と、前記ボディ領域と、前記第３不純物領域と接し、かつ前記底面において、前記第３不純物領域と接しており、
    前記主面に対して垂直な方向から見て、
    前記第２不純物領域は、前記底面を包含しており、かつ前記第２不純物領域の面積は、前記底面の面積より大きく、前記底面の面積の３倍以下であり、
    前記第２不純物領域の不純物濃度は、１×１０19ｃｍ-3を超え、１×１０21ｃｍ-3以下である、炭化珪素半導体装置。
  2. 前記主面に対して垂直な方向から見て、
    前記第２不純物領域の外縁は、前記底面の全周囲において、前記底面の外縁から離間している、請求項１に記載の炭化珪素半導体装置。
  3. 前記主面に対して垂直な方向における前記第２不純物領域の厚みは、０．７μｍ以上である、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記主面に対して平行な方向において、前記トレンチの開口部の幅は、前記底面の幅よりも大きく、かつ前記第２不純物領域の幅よりも小さい、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記主面に対して平行な方向において、前記第２不純物領域の幅は、前記底面の幅よりも大きく、かつ前記トレンチの開口部の幅よりも小さい、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
JP2016086255A 2016-04-22 2016-04-22 炭化珪素半導体装置 Active JP6658257B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016086255A JP6658257B2 (ja) 2016-04-22 2016-04-22 炭化珪素半導体装置
US16/095,532 US10608107B2 (en) 2016-04-22 2017-02-27 Silicon carbide semiconductor device
PCT/JP2017/007296 WO2017183301A1 (ja) 2016-04-22 2017-02-27 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016086255A JP6658257B2 (ja) 2016-04-22 2016-04-22 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2017195333A JP2017195333A (ja) 2017-10-26
JP6658257B2 true JP6658257B2 (ja) 2020-03-04

Family

ID=60116734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016086255A Active JP6658257B2 (ja) 2016-04-22 2016-04-22 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US10608107B2 (ja)
JP (1) JP6658257B2 (ja)
WO (1) WO2017183301A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021210600A1 (ja) * 2020-04-17 2021-10-21 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450241B2 (ja) * 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5721308B2 (ja) * 2008-03-26 2015-05-20 ローム株式会社 半導体装置
JP5741583B2 (ja) 2010-08-03 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP2014175518A (ja) * 2013-03-11 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6127628B2 (ja) * 2013-03-21 2017-05-17 住友電気工業株式会社 炭化珪素半導体装置
US9978840B2 (en) * 2014-06-30 2018-05-22 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
DE112016003510B4 (de) * 2015-10-16 2023-11-16 Fuji Electric Co., Ltd. HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
JP6759563B2 (ja) * 2015-11-16 2020-09-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6918302B2 (ja) * 2016-12-20 2021-08-11 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20190172943A1 (en) 2019-06-06
WO2017183301A1 (ja) 2017-10-26
JP2017195333A (ja) 2017-10-26
US10608107B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
JP5504597B2 (ja) 炭化ケイ素半導体装置およびその製造方法
US9608074B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP6587265B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2012169224A1 (ja) 半導体装置
US10777676B2 (en) Silicon carbide semiconductor device
US20130292702A1 (en) Semiconductor device and method for manufacturing same
US20170207311A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP6256148B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
US8809945B2 (en) Semiconductor device having angled trench walls
US9299790B2 (en) Silicon carbide semiconductor device
US10211284B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2019057629A (ja) 炭化珪素半導体装置
JP6658257B2 (ja) 炭化珪素半導体装置
US20220376065A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
WO2020115951A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2016143788A (ja) 炭化珪素半導体装置の製造方法
US9647081B2 (en) Method for manufacturing silicon carbide semiconductor device
US9966437B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6939959B2 (ja) 半導体装置
US20230361211A1 (en) Silicon carbide semiconductor device
JP2023023614A (ja) 炭化珪素半導体装置
JP2023104657A (ja) 炭化珪素半導体装置
JP6511848B2 (ja) 半導体装置
JP2019192699A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6658257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250