JP2023023614A - 炭化珪素半導体装置 - Google Patents

Abstract

【課題】エピタキシャル層の形成回数を低減できる炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、第１主面と、第１主面と反対側の第２主面とを有する炭化珪素基板を備え、炭化珪素基板は、ドリフト領域と、ボディ領域とソース領域と、を有し、第１主面には、ソース領域及びボディ領域を貫通してドリフト領域に至る側面と、側面と連なる底面とにより規定されるゲートトレンチが設けられており、炭化珪素基板は、ゲートトレンチと第２主面との間に設けられ、第２導電型を有する第１電界緩和領域を更に有し、第１電界緩和領域は、ゲートトレンチの底面よりも第２主面側に位置する第１領域と、第１領域から第１主面側に突出する第２領域と、を有し、ドリフト領域の一部が第２領域とボディ領域との間にあり、第１主面を基準とした、第１電界緩和領域の第２導電型の不純物の実効濃度のピーク深さは１．０μｍ以下である。【選択図】図１

Description

本開示は、炭化珪素半導体装置に関する。

炭化珪素半導体装置の一つとして、ソース領域及びボディ領域を貫通するゲートトレンチを備えたＭＯＳ型電界効果トランジスタ（Metal Oxide Semiconductor Field Effect Transistor：ＭＯＳＦＥＴ）が開示されている（例えば、特許文献１、２）。

特開２０１４－４１９９０号公報 特開２０１７－１３９４４１号公報

従来の炭化珪素半導体装置を製造するためには、炭化珪素単結晶基板の上に複数回のエピタキシャル層の形成を行う必要がある。コストの低減のためには、エピタキシャル層の形成回数を低減することが望まれる。

本開示は、エピタキシャル層の形成回数を低減できる炭化珪素半導体装置を提供することを目的とする。

本開示の炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有し、前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、前記炭化珪素基板は、前記ゲートトレンチと前記第２主面との間に設けられ、前記第２導電型を有する第１電界緩和領域を更に有し、前記第１電界緩和領域は、前記底面よりも前記第２主面側に位置する第１領域と、前記第１領域から前記第１主面側に突出する第２領域と、を有し、前記ドリフト領域の一部が前記第２領域と前記ボディ領域との間にあり、前記第１主面を基準とした、前記第１電界緩和領域の前記第２導電型の不純物の実効濃度のピーク深さは１．０μｍ以下である。

本開示によれば、エピタキシャル層の形成回数を低減できる。

図１は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その１）である。 図２は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その２）である。 図３は、実施形態に係る炭化珪素半導体装置における層間絶縁膜及び第１主面の構成を示す図である。 図４は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。 図５は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。 図６は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。 図７は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。 図８は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。 図９は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その６）である。 図１０は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その７）である。 図１１は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その８）である。 図１２は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その９）である。 図１３は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１０）である。 図１４は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１１）である。 図１５は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１２）である。 図１６は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１３）である。 図１７は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１４）である。 図１８は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１５）である。 図１９は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１６）である。 図２０は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１７）である。 図２１は、実施形態の変形例に係る炭化珪素半導体装置の構成を示す断面図である。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有し、前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、前記炭化珪素基板は、前記ゲートトレンチと前記第２主面との間に設けられ、前記第２導電型を有する第１電界緩和領域を更に有し、前記第１電界緩和領域は、前記底面よりも前記第２主面側に位置する第１領域と、前記第１領域から前記第１主面側に突出する第２領域と、を有し、前記ドリフト領域の一部が前記第２領域と前記ボディ領域との間にあり、前記第１主面を基準とした、前記第１電界緩和領域の前記第２導電型の不純物の実効濃度のピーク深さは１．０μｍ以下である。

第１主面を基準とした、第１電界緩和領域の第２導電型の不純物の実効濃度のピーク深さは１．０μｍ以下である。このため、複数回のエピタキシャル層の形成を行わずとも、ソース領域、ボディ領域、ドリフト領域及び第１電界緩和領域を適切に形成できる。また、第１電界緩和領域が第２領域を含むため、オフ時に高いドレイン電圧が印加されたとしても、ボディ領域への電界の侵入を抑制し、ドレインリークを抑制できる。

〔２〕 〔１〕において、前記炭化珪素基板は、前記第１電界緩和領域と前記ボディ領域とを電気的に接続し、前記第２導電型を有する第１接続領域を有してもよい。この場合、第１電界緩和領域とボディ領域とを同電位に制御してドレインリークを抑制しやすい。

〔３〕 〔２〕において、前記第１接続領域は、前記ゲートトレンチの長手方向において周期的に配置されていてもよい。この場合、オン電流の電流経路を十分に確保しながら、ドレインリークを抑制できる。

〔４〕 〔１〕～〔３〕において、前記炭化珪素基板は、前記側面との間に前記ボディ領域を挟み、前記ボディ領域につながり、前記第２導電型を有する第２電界緩和領域を有し、前記第２電界緩和領域の下端面は、前記第１領域の上端面よりも前記第１主面側にあってもよい。この場合、第１電界緩和領域の第２領域と第２電界緩和領域との間でドリフト領域の一部が挟まれるため、ドレインリークを抑制しやすい。

〔５〕 〔４〕において、前記炭化珪素基板は、前記第１電界緩和領域と前記第２電界緩和領域とを電気的に接続し、前記第２導電型を有する第２接続領域を有してもよい。この場合、第１電界緩和領域と第２電界緩和領域とを同電位に制御してドレインリークを抑制しやすい。

〔６〕 〔５〕において、前記第２接続領域は、前記ゲートトレンチの長手方向において周期的に配置されていてもよい。この場合、オン電流の電流経路を十分に確保しながら、ドレインリークを抑制できる。

〔７〕 〔１〕～〔６〕において、前記炭化珪素基板は、前記側面との間に前記ソース領域を挟み、前記ソース領域につながり、前記第１導電型を有するコンタクト領域を有し、前記コンタクト領域は、前記ソース領域よりも厚くてもよい。この場合、コンタクト領域にソース電極をオーミック接合させやすい。

〔８〕 〔１〕～〔７〕において、前記ゲートトレンチの前記側面は、｛０－３３－８｝面を含んでもよい。側面が｛０－３３－８｝面を含むことで、ゲートトレンチの側面において良好な移動度が得られ、チャネル抵抗を低減することができる。

［本開示の実施形態］
本開示の実施形態は、いわゆる縦型のＭＯＳＦＥＴ（炭化珪素半導体装置）に関する。図１及び図２は、実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図３は、実施形態に係る炭化珪素半導体装置における層間絶縁膜及び第１主面の構成を示す図である。図１は、図３中のI-I線に沿った断面図に相当する。図２は、図３中のII-II線に沿った断面図に相当する。

図１～図３に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０と、バリアメタル膜８４と、パッシベーション膜８５とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０及び炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）等のｎ型不純物を含みｎ型の導電型（第１導電型）を有する。

第１主面１は、｛０００１｝面又は｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００－１）面又は（０００－１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、例えば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、例えば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。

炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、電流拡散領域１４と、下部電界緩和領域１６と、上部電界緩和領域１７と、第１コンタクト領域１９と、第２コンタクト領域１８と、下部接続領域３１と、上部接続領域３２とを主に有する。

ドリフト領域１１は、例えば窒素又はリン（Ｐ）等のｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１は、例えば第３領域１１Ｃと、第４領域１１Ｄと、第５領域１１Ｅとを主に有している。

電流拡散領域１４はドリフト領域１１上に設けられている。電流拡散領域１４は、例えばリン等のｎ型不純物を含み、ｎ型の導電型を有する。電流拡散領域１４は、第２主面２に対して垂直な方向において、ボディ領域１２と第３領域１１Ｃとの間にある。電流拡散領域１４は、ボディ領域１２及び第３領域１１Ｃに接している。電流拡散領域１４は、ボディ領域１２よりも第２主面２側にある。電流拡散領域１４は、第３領域１１Ｃよりも第１主面１側にある。電流拡散領域１４は、側面３にも接している。電流拡散領域１４のｎ型不純物の実効濃度のピーク値は、短絡電流の抑制のために、好ましくは５×１０^１７ｃｍ^－３以下である。電流拡散領域１４のｎ型不純物の実効濃度のピーク値は、オン抵抗の抑制のために、好ましくは２×１０^１７ｃｍ^－３以上である。電流拡散領域１４はドリフト領域の一部を構成する。

ボディ領域１２は電流拡散領域１４上に設けられている。ボディ領域１２は、例えばアルミニウム（Ａｌ）等のｐ型不純物を含み、ｐ型の導電型（第２導電型）を有する。ボディ領域１２は、第２主面２に対して垂直な方向において、ソース領域１３と電流拡散領域１４との間にある。ボディ領域１２は、ソース領域１３及び電流拡散領域１４に接している。ボディ領域１２は、ソース領域１３よりも第２主面２側にある。ボディ領域１２は、電流拡散領域１４よりも第１主面１側にある。ボディ領域１２は、側面３にも接している。ボディ領域１２は、側面３につながる下端面９４を備える。下端面９４は、電流拡散領域１４の上端面に接する。第１主面１を基準とした下端面９４の深さＤ２は、例えば０．２μｍ以上０．５μｍ以下である。ボディ領域１２のｐ型不純物の実効濃度は、例えば５×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。ボディ領域１２のｐ型不純物の実効濃度のピーク値は、好ましくは２×１０^１８ｃｍ^－３以上である。短チャネル効果（パンチスルー）は、ｐｎ接合領域からチャネル領域内に空乏層が広がってチャネル領域全体が空乏層になることによって発生し得る。ボディ領域１２のｐ型不純物の実効濃度を高くすることによって、チャネル領域に形成される空乏層の広がりを低減することができる。

ソース領域１３は、第２主面２に対して垂直な方向において、ボディ領域１２上にある。ソース領域１３は、ボディ領域１２に接している。ソース領域１３は、ボディ領域１２によって電流拡散領域１４から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、ボディ領域１２よりも第１主面１側にある。ソース領域１３は、側面３にも接している。ソース領域１３は、側面３につながる下端面９７を備える。下端面９７は、ボディ領域１２の上端面に接する。ソース領域１３は、第１厚さＴ１を備えている。第１厚さＴ１は、例えば０．１μｍ以上０．３μｍ以下である。ソース領域１３はゲート絶縁膜８１に覆われている。ソース領域１３はゲート絶縁膜８１に直接接している。ソース領域１３は、例えば窒素又はリン等のｎ型不純物を含み、ｎ型の導電型を有する。ソース領域１３は、第１主面１を構成する。ソース領域１３のｎ型不純物の実効濃度は、例えば５×１０^１８ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。ソース領域１３の第１主面１におけるｎ型不純物の実効濃度は、シート抵抗の低減のために、好ましくは１×１０^１９ｃｍ^－３以上である。

第１コンタクト領域１９は、例えば窒素又はリン等のｎ型不純物を含み、ｎ型の導電型を有する。第１コンタクト領域１９は、側面３との間にソース領域１３を挟む。つまり、ソース領域１３は、第１主面１と平行な方向において、側面３と第１コンタクト領域１９との間にある。第１コンタクト領域１９は、ソース領域１３よりもゲートトレンチ５から離間する側にある。第１コンタクト領域１９はソース領域１３につながる。第１コンタクト領域１９は、第１主面１を構成する。第１コンタクト領域１９の下端面９６は、ソース領域１３の下端面９７よりも第２主面２側にある。第１コンタクト領域１９はソース領域１３よりも厚い。第１コンタクト領域１９は、第１厚さＴ１より大きい第２厚さＴ２を備えている。第２厚さＴ２は、第１厚さＴ１の１．１倍以上５．０倍以下であってもよい。第２厚さＴ２は、例えば０．２μｍ以上である。第２厚さＴ２は、０．２μｍ以上０．５μｍ以下であってもよい。第１コンタクト領域１９のｎ型不純物の実効濃度は、ソース領域１３のｎ型不純物の実効濃度とほぼ同じであってもよい。第１コンタクト領域１９のｎ型不純物の実効濃度は、例えば５×１０^１８ｃｍ^－３以上５×１０^１９ｃｍ^－３以下である。第１コンタクト領域１９は、第１導電型を有するコンタクト領域の一例である。

第２コンタクト領域１８は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。第２コンタクト領域１８のｐ型不純物の実効濃度は、例えばボディ領域１２のｐ型不純物の実効濃度よりも高い。第２コンタクト領域１８は、第１コンタクト領域１９を貫通し、ボディ領域１２に接する。第２コンタクト領域１８は、第１主面１を構成する。第２コンタクト領域１８のｐ型不純物の実効濃度は、例えば１×１０^１８ｃｍ^－３以上１×１０^２０ｃｍ^－３以下である。

第１主面１には、側面３と底面４とにより規定されるゲートトレンチ５が設けられている。側面３は、ソース領域１３、ボディ領域１２、電流拡散領域１４及びドリフト領域１１を貫通して下部電界緩和領域１６に至る。底面４は、側面３と連なる。底面４は、下部電界緩和領域１６に位置する。底面４は、例えば第２主面２と平行な平面である。底面４を含む平面に対する側面３の角度θ１は、例えば４５°以上６５°以下である。角度θ１は、例えば５０°以上であってもよい。角度θ１は、例えば６０°以下であってもよい。側面３は、好ましくは、｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。ゲートトレンチ５は、例えば第１主面１と平行な第１方向に沿ってストライプ状に伸長している。第１主面１に垂直な方向から平面視したときに、複数のゲートトレンチ５が、第１方向に垂直な第２方向に一定の間隔で設けられている。複数のゲートトレンチ５が、例えばアレイ状に設けられていてもよい。

下部電界緩和領域１６は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。下部電界緩和領域１６は、電流拡散領域１４と第２主面２との間にある。第１主面１に垂直な方向から平面視したときに、下部電界緩和領域１６はゲートトレンチ５と重なる部分を含む。例えば、下部電界緩和領域１６は、ゲートトレンチ５の底面４と第２主面２との間にあり、下部電界緩和領域１６の上端面は、例えばゲートトレンチ５の底面４を含む。下部電界緩和領域１６の上端面の一部は、電流拡散領域１４の下端面の一部に対向している。下部電界緩和領域１６は、第１主面１に垂直な方向から平面視したときに、電流拡散領域１４とボディ領域１２と側面３とが互いに接する第１位置９１よりもゲートトレンチ５から離間する側に側端面９２を有する。下部電界緩和領域１６は、ソース電極６０に電気的に接続されていてもよい。下部電界緩和領域１６のｐ型不純物の実効濃度は、例えば５×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。第１主面１を基準とした、下部電界緩和領域１６のｐ型不純物の実効濃度のピーク深さＤ１は、例えば１．０μｍ以下である。ピーク深さＤ１は、０．８μｍ以上１．０μｍ以下であってもよい。第１主面１に垂直な方向における下部電界緩和領域１６の厚さは、０．４μｍ以上０．６μｍ以下であってもよい。下部電界緩和領域１６は第１電界緩和領域の一例である。

また、下部電界緩和領域１６は、第１領域１６Ａと、第２領域１６Ｂとを有する。第１領域１６Ａは、ゲートトレンチ５の底面４よりも第２主面２側に位置する。第２領域１６Ｂは、第１領域１６Ａから第１主面１側に突出する。第２領域１６Ｂは、第１主面１に垂直な方向から平面視したときに、第１位置９１と側端面９２との間にある。電流拡散領域１４の下端面は、第２領域１６Ｂにならって第１主面１側に凹状に窪んだ部分を含む。

上部電界緩和領域１７は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。上部電界緩和領域１７は、側面３との間にボディ領域１２を挟む。つまり、ボディ領域１２は、第１主面１と平行な方向において、側面３と上部電界緩和領域１７との間にある。上部電界緩和領域１７は、ボディ領域１２よりもゲートトレンチ５から離間する側にある。上部電界緩和領域１７はボディ領域１２につながる。上部電界緩和領域１７は、第１コンタクト領域１９及び第２コンタクト領域１８よりも第２主面２側にある。上部電界緩和領域１７は、第１主面１に垂直な方向から平面視したときに、第１コンタクト領域１９及び第２コンタクト領域１８と重なってもよい。

上部電界緩和領域１７の下端面９３は、ボディ領域１２の下端面９４よりも第２主面２側にある。つまり、第１主面１を基準とした下端面９３の深さＤ３は、下端面９４の深さＤ２よりも大きい。上部電界緩和領域１７の下端面９３は、下部電界緩和領域１６の第１領域１６Ａの上端面９５よりも第１主面１側にある。つまり、上部電界緩和領域１７の下端面９３は、ゲートトレンチ５の底面４よりも第１主面１側にある。上部電界緩和領域１７が電流拡散領域１４を貫通していてもよい。上部電界緩和領域１７のｐ型不純物の実効濃度は、好ましくは１×１０^１８ｃｍ^－３以上２×１０^１９ｃｍ^－３以下である。これは、良好な耐圧及び短絡耐量を得るためである。また、上部電界緩和領域１７のｐ型不純物の実効濃度が１×１０^１８ｃｍ^－３以上２×１０^１９ｃｍ^－３以下であると、電流拡散領域１４を確保しやすい。上部電界緩和領域１７は第２電界緩和領域の一例である。

ドリフト領域１１の第３領域１１Ｃは、電流拡散領域１４と下部電界緩和領域１６との間にある。第３領域１１Ｃは、電流拡散領域１４及び下部電界緩和領域１６に接している。第３領域１１Ｃは、電流拡散領域１４よりも第２主面２側にある。第３領域１１Ｃは、下部電界緩和領域１６よりも第１主面１側にある。第３領域１１Ｃのｎ型不純物の実効濃度は、例えば５×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下である。

第４領域１１Ｄは、第３領域１１Ｃよりも第２主面２側にある。第４領域１１Ｄは、第３領域１１Ｃと連なっている。第４領域１１Ｄは、第２主面２と平行な方向において下部電界緩和領域１６と接している。第４領域１１Ｄと下部電界緩和領域１６とは、第２主面２と平行な同一平面に位置していてもよい。第４領域１１Ｄのｎ型不純物の実効濃度は、第３領域１１Ｃのｎ型不純物の実効濃度よりも高くてもよい。第４領域１１Ｄのｎ型不純物の実効濃度は、例えば５×１０^１６ｃｍ^－３以上５×１０^１７ｃｍ^－３以下である。

第５領域１１Ｅは、第４領域１１Ｄよりも第２主面２側にある。第５領域１１Ｅは、第４領域１１Ｄと連なっている。第５領域１１Ｅは、下部電界緩和領域１６と接している。第５領域１１Ｅは、下部電界緩和領域１６よりも第２主面２側にある。第５領域１１Ｅは、第４領域１１Ｄと炭化珪素単結晶基板５０との間にあってもよい。第５領域１１Ｅは、炭化珪素単結晶基板５０に連なっていてもよい。第５領域１１Ｅのｎ型不純物の実効濃度は、第４領域１１Ｄのｎ型不純物の実効濃度よりも低くてもよい。第５領域１１Ｅのｎ型不純物の実効濃度は、例えば５×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下である。

ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３及び底面４に接する。ゲート絶縁膜８１は、底面４において下部電界緩和領域１６と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２、電流拡散領域１４及び第３領域１１Ｃの各々と接している。ゲート絶縁膜８１は、第１主面１においてソース領域１３と接していてもよい。

ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、例えば導電性不純物を含むポリシリコン（ポリＳｉ）から構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。ゲート電極８２の一部は、第１主面１上に配置されていてもよい。

層間絶縁膜８３は、ゲート電極８２及びゲート絶縁膜８１に接して設けられている。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。

層間絶縁膜８３及びゲート絶縁膜８１には、第２方向に一定の間隔でコンタクトホール８６が形成されている。コンタクトホール８６は、第１主面１に垂直な方向から平面視したときに、第２方向で隣り合うコンタクトホール８６の間にゲートトレンチ５が位置するように設けられている。コンタクトホール８６は、第１方向に延びる。コンタクトホール８６を通じて、ソース領域１３、第１コンタクト領域１９及び第２コンタクト領域１８が層間絶縁膜８３及びゲート絶縁膜８１から露出している。第２コンタクト領域１８は、第１方向（ゲートトレンチ５の長手方向）において、全体にわたって配置されている必要はなく、例えば、図３に示されるように、周期的に配置されていてよい。

下部接続領域３１は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。下部接続領域３１は、第２方向で隣り合う下部電界緩和領域１６の間にあり、これら第２方向で隣り合う下部電界緩和領域１６の両方に接している。下部接続領域３１と下部電界緩和領域１６とは、第２主面２と平行な同一平面に位置していてもよい。下部接続領域３１は、第１方向において周期的に配置されている。下部接続領域３１は、例えば、第１方向において第２コンタクト領域１８と同じ周期で配置されている。下部接続領域３１のｐ型不純物の実効濃度は、下部電界緩和領域１６のｐ型不純物の実効濃度とほぼ同じであってもよい。下部接続領域３１のｐ型不純物の実効濃度は、例えば1×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。

上部接続領域３２は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。上部接続領域３２は、第２主面２に対して垂直な方向において、下部接続領域３１と上部電界緩和領域１７との間にあり、下部接続領域３１及び上部電界緩和領域１７に接している。上部接続領域３２は、上部電界緩和領域１７の第２主面２側にある。上部接続領域３２は、下部接続領域３１の第１主面１側にある。上部接続領域３２は、下部接続領域３１と同様に、第１方向において周期的に配置されている。上部接続領域３２は、第１方向において上部接続領域３２と同じ周期で配置されている。上部接続領域３２のｐ型不純物の実効濃度は、例えば１×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。

第２コンタクト領域１８がボディ領域１２に接し、ボディ領域１２が上部電界緩和領域１７に接し、上部電界緩和領域１７が上部接続領域３２に接し、上部接続領域３２が下部接続領域３１に接し、上部接続領域３２が下部電界緩和領域１６に接する。このように、下部電界緩和領域１６は電気的に第２コンタクト領域１８に接続されている。上部電界緩和領域１７、下部接続領域３１及び上部接続領域３２は、下部電界緩和領域１６とボディ領域１２とを電気的に接続する第１接続領域３３として機能する。また、下部接続領域３１及び上部接続領域３２は、下部電界緩和領域１６と上部電界緩和領域１７とを電気的に接続する第２接続領域３４として機能する。

バリアメタル膜８４は、層間絶縁膜８３の上面及び側面と、ゲート絶縁膜８１の側面とを覆う。バリアメタル膜８４は、層間絶縁膜８３及びゲート絶縁膜８１の各々と接している。バリアメタル膜８４は、例えば窒化チタン（ＴｉＮ）を含む材料から構成されている。

ソース電極６０は、第１主面１に接する。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、第１主面１において、ソース領域１３、第２コンタクト領域１８及び第１コンタクト領域１９に接していてもよい。コンタクト電極６１は、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成されている。コンタクト電極６１が、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。コンタクト電極６１は、第１コンタクト領域１９とオーミック接合している。コンタクト電極６１は、第２コンタクト領域１８とオーミック接合していてもよい。ソース配線６２は、バリアメタル膜８４の上面及び側面と、コンタクト電極６１の上面とを覆う。ソース配線６２は、バリアメタル膜８４及びコンタクト電極６１の各々と接している。ソース配線６２は、例えばアルミニウムを含む材料から構成されている。

パッシベーション膜８５は、ソース配線６２の上面を覆う。パッシベーション膜８５は、ソース配線６２と接している。パッシベーション膜８５は、例えばポリイミドを含む材料から構成されている。

ドレイン電極７０は、第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、例えばニッケルシリサイドを含む材料から構成されている。ドレイン電極７０がチタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合している。

第２主面２に対して垂直な方向において、下部電界緩和領域１６の上端面が底面４から離間していてもよい。この場合、例えば、底面４がドリフト領域１１に位置してもよく、側面３が、ソース領域１３、ボディ領域１２及び電流拡散領域１４を貫通してドリフト領域１１に至ってもよい。例えば、下部電界緩和領域１６の上端面と底面４との間に、第３領域１１Ｃがあってもよい。

炭化珪素単結晶基板５０と第５領域１１Ｅとの間に、例えば窒素等のｎ型不純物を含み、ｎ型の導電型を有するバッファ層が設けられていてもよい。バッファ層のｎ型不純物の実効濃度は、第５領域１１Ｅのｎ型不純物の実効濃度よりも高くてもよい。

本開示において、ｐ型不純物の実効濃度とは、ｐ型不純物の濃度とｎ型不純物の濃度との差分であり、ｎ型不純物の実効濃度とは、ｎ型不純物の濃度とｐ型不純物の濃度との差分である。実効濃度は、例えば以下の手順１～手順４で測定することができる。

（手順１） 半導体装置の表面を観察することにより素子領域を特定する。

（手順２） 図２に示す半導領域の断面が現れるように半導体装置を加工する。例えば、集束イオンビーム（Focused Ion Beam：ＦＩＢ）装置を用いて半導体装置の断面加工を行う。

（手順３） 走査電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）を用いて、不純物が注入された領域の導電型がｐ型かｎ型かの判定を行う。例えば加速電圧が３ｋＶ、倍率が１００００倍の条件でＳＥＭ観察を行った場合、明るい領域がｐ型領域であり、暗い領域がｎ型領域である。

（手順４） 上記の断面におけるｐ型領域及びｎ型領域について走査型拡がり抵抗顕微鏡（Scanning Spreading Resistance Microscopy：ＳＳＲＭ）を用いて不純物濃度を測定する。ｐ型領域の濃度がｐ型不純物の実効濃度であり、ｎ型領域の濃度がｎ型不純物の実効濃度である。

次に、実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。図４～図２０は、実施形態に係るＭＯＳＦＥＴ１００の製造方法を示す断面図である。図４～図６、図８～図１０及び図１２～図２０は、図１と同様に、図３中のI-I線に沿った断面図に相当する。図７、図１１及び図１４は、図２と同様に、図３中のII-II線に沿った断面図に相当する。

まず、図４に示されるように、炭化珪素単結晶基板５０が準備される。例えば昇華法によって製造された炭化珪素インゴット（図示せず）がスライスされることにより、炭化珪素単結晶基板５０が準備される。炭化珪素単結晶基板５０上にバッファ層（図示せず）が形成されてもよい。バッファ層は、例えば原料ガスとしてシラン（ＳｉＨ_４）とプロパン（Ｃ_３Ｈ_８）との混合ガスを用い、キャリアガスとして例えば水素（Ｈ_２）を用いた化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により形成することができる。バッファ層のエピタキシャル成長の際に、例えば窒素等のｎ型不純物がバッファ層に導入されてもよい。

次に、同じく図４に示されるように、エピタキシャル層２１が形成される。例えば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとして例えば水素を用いたＣＶＤ法により、炭化珪素単結晶基板５０上にエピタキシャル層２１が形成される。エピタキシャル成長の際、例えば窒素等のｎ型不純物がエピタキシャル層２１に導入される。エピタキシャル層２１は、ｎ型の導電型を有する。エピタキシャル層２１のｎ型不純物の実効濃度は、バッファ層のｎ型不純物の実効濃度よりも低くてもよい。

次に、図５に示されるように、下部電界緩和領域１６及び下部接続領域３１の各々が形成される領域上に開口部１５１を有するマスク層１５０が形成される。マスク層１５０は、例えば二酸化珪素を含む材料により構成される。マスク層１５０の形成では、二酸化珪素膜の形成後、フォトレジストのマスクを用いた二酸化珪素膜のエッチングが行われる。このエッチングは、開口部１５１の下端において上端よりも開口面積が小さくなる条件で行われる。

次に、図６及び図７に示されるように、例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンがエピタキシャル層２１に注入される。これにより、下部電界緩和領域１６及び下部接続領域３１が形成される。下部電界緩和領域１６及び下部接続領域３１の各々は、エピタキシャル層２１の表面に露出しないように、エピタキシャル層２１の内部に形成される。下部電界緩和領域１６及び下部接続領域３１は、同時に形成されてもよいし、別々に形成されてもよい。下部電界緩和領域１６及び下部接続領域３１の形成の際のｐ型不純物イオンの注入エネルギは、７００ｋｅＶ以上１２００ｋｅＶ以下とされてもよい。第１主面１を基準とした、下部電界緩和領域１６及び下部接続領域３１のｐ型不純物の実効濃度のピーク深さは、例えば０．８μｍ以上１．０μｍ以下とされてもよい。

下部電界緩和領域１６及び下部接続領域３１の形成に用いられるマスク層１５０の開口部１５１の開口面積は、下端において上端よりも小さくなっている。このため、下部電界緩和領域１６は、開口部１５１の側壁面の第２主面２側において開口部１５１の中央よりも浅く形成されやすく、第１領域１６Ａ及び第２領域１６Ｂを備えるように形成される。

次に、図８に示されるように、ボディ領域１２が形成される。例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンがエピタキシャル層２１の表面全体に対して注入される。これにより、ボディ領域１２が形成される。ボディ領域１２の形成の際のｐ型不純物イオンの注入エネルギは、２００ｋｅＶ以上４００ｋｅＶ以下とされてもよい。ボディ領域１２の厚さは、例えば０．２μｍ以上０．５μｍ以下である。

次に、図９に示されるように、電流拡散領域１４が形成される。例えばリンイオン等のｎ型を付与可能なｎ型不純物イオンがエピタキシャル層２１の表面全体に対して注入される。これにより、電流拡散領域１４が形成される。電流拡散領域１４の形成の際のｎ型不純物イオンの注入エネルギは、３００ｋｅＶ以上８００ｋｅＶ以下とされてもよい。

次に、図１０に示されるように、ソース領域１３が形成される。例えば、リンイオン等のｎ型を付与可能なｎ型不純物イオンがエピタキシャル層２１の表面全体に対して注入される。これにより、ソース領域１３が形成される。ソース領域１３の形成の際のｎ型不純物イオンの注入エネルギは、５０ｋｅＶ以上１５０ｋｅＶ以下とされてもよい。ソース領域１３の厚さは、例えば０．１μｍ以上０．３μｍ以下である。

次に、図１１に示されるように、上部接続領域３２が形成される。例えば、上部接続領域３２が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンがドリフト領域１１に注入される。これにより、上部接続領域３２が形成される。上部接続領域３２の形成の際のｐ型不純物イオンの注入エネルギは、４００ｋｅＶ以上９００ｋｅＶ以下とされてもよい。

次に、図１２に示されるように、上部電界緩和領域１７が形成される。例えば、上部電界緩和領域１７が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンがエピタキシャル層２１に注入される。これにより、上部電界緩和領域１７が形成される。上部電界緩和領域１７の形成の際のｐ型不純物イオンの注入エネルギは、３００ｋｅＶ以上８００ｋｅＶ以下とされてもよい。

次に、図１３に示されるように、第１コンタクト領域１９が形成される。例えば、第１コンタクト領域１９が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばリンイオン等のｎ型を付与可能なｎ型不純物イオンがエピタキシャル層２１に注入される。これにより、第１コンタクト領域１９が形成される。第１コンタクト領域１９の形成の際のｎ型不純物イオンの注入エネルギは、１００ｋｅＶ以上３００ｋｅＶ以下とされてもよい。上部電界緩和領域１７の形成に用いたマスク層を、そのまま第１コンタクト領域１９の形成に用いてもよい。

次に、図１４に示されるように、第２コンタクト領域１８が形成される。例えば、第２コンタクト領域１８が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンが第１コンタクト領域１９及びボディ領域１２に注入される。これにより、ボディ領域１２と接する第２コンタクト領域１８が形成される。第２コンタクト領域１８の形成の際のｐ型不純物イオンの注入エネルギは、５０ｋｅＶ以上３００ｋｅＶ以下とされてもよい。エピタキシャル層２１のうち、エピタキシャル層２１の形成後に不純物イオンの注入が行われていない部分からドリフト領域１１が構成される。

次に、炭化珪素基板１０に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、例えば１７００℃程度である。活性化アニールの時間は、例えば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、例えばアルゴン（Ａｒ）雰囲気である。

次に、図１５に示されるように、ゲートトレンチ５が形成される。例えば、第１主面１上に、ゲートトレンチ５が形成される位置上に開口を有するマスク層（図示せず）が形成される。マスク層を用いて、ソース領域１３の一部と、ボディ領域１２の一部と、電流拡散領域１４の一部と、ドリフト領域１１の一部とがエッチングにより除去される。エッチングの方法としては、例えば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、例えば反応ガスとして六フッ化硫黄（ＳＦ_６）又はＳＦ_６と酸素（Ｏ_２）との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ５が形成されるべき領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部（図示せず）が形成される。

次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面１上にマスク層が形成された状態で、例えば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子及びフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、例えば、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、ＳＦ_６又は四フッ化炭素（ＣＦ_４）を含む。例えば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、例えば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素ガス、アルゴンガス又はヘリウムガス等を用いることができる。

上記熱エッチングにより、炭化珪素基板１０の第１主面１にゲートトレンチ５が形成される。ゲートトレンチ５は、側面３と、底面４とにより規定される。側面３は、ソース領域１３と、ボディ領域１２と、電流拡散領域１４と、ドリフト領域１１とにより構成される。底面４は、下部電界緩和領域１６により構成される。側面３と、底面４を含む平面との間の角度θ１は、例えば４５°以上６５°以下である。次に、マスク層が第１主面１から除去される。

次に、図１６に示されるように、ゲート絶縁膜８１が形成される。例えば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、ボディ領域１２と、電流拡散領域１４と、ドリフト領域１１と、下部電界緩和領域１６と、第１コンタクト領域１９と、第２コンタクト領域１８とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０が、酸素を含む雰囲気中において、例えば１３００℃以上１４００℃以下の温度で加熱される。これにより、第１主面１と、側面３及び底面４に接するゲート絶縁膜８１が形成される。なお、ゲート絶縁膜８１が熱酸化により形成された場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１主面１、側面３及び底面４が若干移動したものとする。

次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、例えば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。

ＮＯアニール後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、例えば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、例えば１時間程度である。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガス等の他の不活性ガスが用いられてもよい。

次に、図１７に示されるように、ゲート電極８２が形成される。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、例えば減圧ＣＶＤ（Low Pressure - Chemical Vapor Deposition：ＬＰ－ＣＶＤ）法により形成される。ゲート電極８２は、ソース領域１３と、ボディ領域１２と、電流拡散領域１４と、ドリフト領域１１との各々に対面するように形成される。

次に、図１８に示されるように、層間絶縁膜８３が形成される。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、例えば、ＣＶＤ法により形成される。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に形成されてもよい。

次に、図１９に示されるように、層間絶縁膜８３及びゲート絶縁膜８１にコンタクトホール８６が形成される。コンタクトホール８６に第１コンタクト領域１９及び第２コンタクト領域１８が層間絶縁膜８３及びゲート絶縁膜８１から露出する。ソース領域１３は、好ましくは、ゲート絶縁膜８１及び層間絶縁膜８３に覆われたままとする。

次に、図２０に示されるように、バリアメタル膜８４、コンタクト電極６１及びドレイン電極７０が形成される。例えば、層間絶縁膜８３の上面及び側面と、ゲート絶縁膜８１の側面とを覆うバリアメタル膜８４が形成される。第１主面１に垂直な方向から平面視したときに、ソース領域１３はバリアメタル膜８４の側端面の内側にあることが好ましい。バリアメタル膜８４は、例えば窒化チタンを含む材料から構成される。バリアメタル膜８４は、例えばスパッタリング法による成膜及び反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）より形成される。次に、第１主面１において第１コンタクト領域１９及び第２コンタクト領域１８に接するコンタクト電極６１用の金属膜（図示せず）が形成される。コンタクト電極６１用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極６１用の金属膜は、例えばニッケルを含む材料から構成される。次に、第２主面２において炭化珪素単結晶基板５０に接するドレイン電極７０用の金属膜（図示せず）が形成される。ドレイン電極７０用の金属膜は、例えばスパッタリング法により形成される。ドレイン電極７０用の金属膜は、例えばニッケルを含む材料から構成される。

次に、合金化アニールが実施される。コンタクト電極６１用の金属膜及びドレイン電極７０用の金属膜が、例えば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部及びドレイン電極７０用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、第１コンタクト領域１９とオーミック接合するコンタクト電極６１と、炭化珪素単結晶基板５０とオーミック接合するドレイン電極７０とが形成される。第１主面１に垂直な方向から平面視したときに、ソース領域１３がバリアメタル膜８４の側端面の内側にあれば、コンタクト電極６１は、コンタクト電極６１の側端面がソース領域１３と第１コンタクト領域１９との境界面よりもゲートトレンチ５から離間するように形成される。シリサイド化に第１コンタクト領域１９の一部が消費されるが、ソース領域１３はゲート絶縁膜８１及び層間絶縁膜８３に覆われているため、ソース領域１３は消費されない。コンタクト電極６１は、第２コンタクト領域１８とオーミック接合してもよい。コンタクト電極６１が、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。ドレイン電極７０が、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。

次に、ソース配線６２が形成される。具体的には、コンタクト電極６１及びバリアメタル膜８４を覆うソース配線６２が形成される。ソース配線６２は、例えばスパッタリング法による成膜及びＲＩＥより形成される。ソース配線６２は、例えばアルミニウムを含む材料から構成される。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。

次に、パッシベーション膜８５が形成される。具体的には、ソース配線６２を覆うパッシベーション膜８５が形成される。パッシベーション膜８５は、例えばポリイミドを含む材料から構成される。パッシベーション膜８５は、例えば塗布法により形成される。

このようにして、実施形態に係るＭＯＳＦＥＴ１００が完成する。

次に、本実施形態に係るＭＯＳＦＥＴの作用効果について説明する。

本実施形態に係るＭＯＳＦＥＴ１００では、第１主面１を基準とした、下部電界緩和領域１６のｐ型不純物の実効濃度のピーク深さが１．０μｍ以下である。このため、複数回のエピタキシャル層の形成を行わずとも、ソース領域１３、ボディ領域１２、電流拡散領域１４、ドリフト領域１１及び下部電界緩和領域１６をイオン注入により適切に形成できる。また、下部電界緩和領域１６が第２領域１６Ｂを含むため、オフ時に高いドレイン電圧が印加されたとしても、ボディ領域１２への電界の侵入を抑制し、ドレインリークを抑制できる。

ピーク深さＤ１が小さい場合には、上記の製造方法のように、下部電界緩和領域１６の形成後にエピタキシャル層の再成長が必要とされない。このため、エピタキシャル層の再成長に伴うコストを低減することができる。また、下部電界緩和領域１６の形成の際にも、高エネルギのイオン注入は必要とされない。このため、高エネルギのイオン注入に伴うコストの上昇を回避することができる。

また、ソース領域１３の第１厚さＴ１が小さいほど、短絡時のドレイン電流が低減され、短絡耐量を向上することができる。その一方で、第１コンタクト領域１９の第２厚さＴ２が第１厚さＴ１よりも大きいため、コンタクト電極６１の形成時に第１コンタクト領域１９の一部が消費されたとしても、コンタクト電極６１を含むソース電極６０を第１コンタクト領域１９にオーミック接合させやすい。

下部電界緩和領域１６とボディ領域１２とが、下部接続領域３１、上部接続領域３２及び上部電界緩和領域１７を介して互いに電気的に接続されている。このため、下部電界緩和領域１６とボディ領域１２とを同電位に制御してドレインリークを抑制しやすい。また、下部接続領域３１及び上部接続領域３２が第１方向で周期的に配置されている。このため、オン電流の電流経路を十分に確保しながら、ドレインリークを抑制しやすい。

上部電界緩和領域１７の下端面９３が下部電界緩和領域１６の第１領域１６Ａの上端面９５よりも第１主面１側にある。このため、下部電界緩和領域１６の第２領域１６Ｂと上部電界緩和領域１７との間で電流拡散領域１４及びドリフト領域１１の第３領域１１Ｃが挟まれ、ドレインリークを抑制しやすい。

下部電界緩和領域１６と上部電界緩和領域１７とが、下部接続領域３１及び上部接続領域３２を介して互いに電気的に接続されている。このため、下部電界緩和領域１６と上部電界緩和領域１７とを同電位に制御してドレインリークを抑制しやすい。

また、電流拡散領域１４のｎ型不純物の実効濃度を高くすることで、第２領域１６Ｂが設けられていても、オン抵抗の上昇を抑制できる。

［変形例］
次に、実施形態の変形例について説明する。変形例は、主にゲートトレンチの形状の点で実施形態と相違する。図２１は、実施形態の変形例に係るＭＯＳＦＥＴ（炭化珪素半導体装置）の構成を示す断面図である。図２１は、図３中のI-I線に沿った断面と同様の断面を示す。

図２１に示されるように、変形例に係るＭＯＳＦＥＴ２００では、ゲートトレンチ５が垂直トレンチである。つまり、底面４を含む平面に対する側面３の角度θ１は、９０°であってもよい。他の構成は実施形態と同様である。

このような変形例によっても実施形態と同様の効果を得ることができる。

上記実施形態及び参考例では、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。上記実施形態及び参考例では、炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、例えば絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）等であってもよい。上記各不純物領域におけるｐ型不純物の実効濃度及びｎ型不純物の実効濃度は、例えば走査型静電容量顕微鏡（Scanning Capacitance Microscope：ＳＣＭ）法又は二次イオン質量分析（Secondary Ion Mass Spectrometry：ＳＩＭＳ）法等により測定可能である。ｐ型領域とｎ型領域との境界面（つまりｐｎ接合界面）の位置は、例えばＳＣＭ法又はＳＩＭＳ法等により特定できる。電流拡散領域中の多数キャリアの実効濃度の分布は、実効濃度を測定せずとも、例えば電流拡散領域とボディ領域とのｐｎ接合により生成される空乏層の厚さの分布に基づいて特定できる。空乏層の厚さは、例えばＳＣＭ法又はＳＩＭＳ法等により特定できる。

なお、ゲートトレンチは、ハニカム状に伸長していてもよいし、アイランド状に点在していてもよい。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

１ 第１主面
２ 第２主面
３ 側面
４ 底面
５ ゲートトレンチ
１０ 炭化珪素基板
１１ ドリフト領域
１１Ｃ 第３領域
１１Ｄ 第４領域
１１Ｅ 第５領域
１２ ボディ領域
１３ ソース領域
１４ 電流拡散領域
１６ 下部電界緩和領域
１６Ａ 第１領域
１６Ｂ 第２領域
１７ 上部電界緩和領域
１８ 第２コンタクト領域
１９ 第１コンタクト領域
２１ エピタキシャル層
３１ 下部接続領域
３２ 上部接続領域
３３ 第１接続領域
３４ 第２接続領域
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
８４ バリアメタル膜
８５ パッシベーション膜
８６ コンタクトホール
９１ 第１位置
９２ 側端面
９３、９４、９６、９７ 下端面
９５ 上端面
１００、２００ ＭＯＳＦＥＴ
１５０ マスク層
１５１ 開口部

Claims (8)

1. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、
   前記炭化珪素基板は、
   第１導電型を有するドリフト領域と、
   前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
   前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、
   を有し、
   前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、
   前記炭化珪素基板は、前記ゲートトレンチと前記第２主面との間に設けられ、前記第２導電型を有する第１電界緩和領域を更に有し、
   前記第１電界緩和領域は、
   前記底面よりも前記第２主面側に位置する第１領域と、
   前記第１領域から前記第１主面側に突出する第２領域と、
   を有し、
   前記ドリフト領域の一部が前記第２領域と前記ボディ領域との間にあり、
   前記第１主面を基準とした、前記第１電界緩和領域の前記第２導電型の不純物の実効濃度のピーク深さは１．０μｍ以下である炭化珪素半導体装置。
2. 前記炭化珪素基板は、前記第１電界緩和領域と前記ボディ領域とを電気的に接続し、前記第２導電型を有する第１接続領域を有する請求項１に記載の炭化珪素半導体装置。
3. 前記第１接続領域は、前記ゲートトレンチの長手方向において周期的に配置されている請求項２に記載の炭化珪素半導体装置。
4. 前記炭化珪素基板は、前記側面との間に前記ボディ領域を挟み、前記ボディ領域につながり、前記第２導電型を有する第２電界緩和領域を有し、
   前記第２電界緩和領域の下端面は、前記第１領域の上端面よりも前記第１主面側にある請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
5. 前記炭化珪素基板は、前記第１電界緩和領域と前記第２電界緩和領域とを電気的に接続し、前記第２導電型を有する第２接続領域を有する請求項４に記載の炭化珪素半導体装置。
6. 前記第２接続領域は、前記ゲートトレンチの長手方向において周期的に配置されている請求項５に記載の炭化珪素半導体装置。
7. 前記炭化珪素基板は、前記側面との間に前記ソース領域を挟み、前記ソース領域につながり、前記第１導電型を有するコンタクト領域を有し、
   前記コンタクト領域は、前記ソース領域よりも厚い請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。
8. 前記ゲートトレンチの前記側面は、｛０－３３－８｝面を含む請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置。

Images