JP7156314B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP7156314B2
JP7156314B2 JP2019570328A JP2019570328A JP7156314B2 JP 7156314 B2 JP7156314 B2 JP 7156314B2 JP 2019570328 A JP2019570328 A JP 2019570328A JP 2019570328 A JP2019570328 A JP 2019570328A JP 7156314 B2 JP7156314 B2 JP 7156314B2
Authority
JP
Japan
Prior art keywords
trench
impurity region
silicon carbide
region
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019570328A
Other languages
English (en)
Other versions
JPWO2019155783A1 (ja
Inventor
光亮 内田
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2019155783A1 publication Critical patent/JPWO2019155783A1/ja
Application granted granted Critical
Publication of JP7156314B2 publication Critical patent/JP7156314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、炭化珪素半導体装置に関する。本出願は、2018年2月6日に出願した日本特許出願である特願2018-019588号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
特開2014-160715号公報(特許文献1)には、炭化珪素基板の主面にゲートトレンチが設けられたトレンチ型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)が開示されている。
特開2014-160715号公報
本開示に係る炭化珪素半導体装置は、炭化珪素基板と、第1絶縁膜と、ゲート電極と、第2絶縁膜とを備えている。炭化珪素基板は、第1主面と、第1主面と反対側の第2主面とを有している。第1主面には、第1トレンチと、第2トレンチとが設けられている。第1トレンチは、第1側面と、第1側面に連なる第1底面とにより規定されている。第2トレンチは、第2側面と、第2側面に連なる第2底面とにより規定されている。炭化珪素基板は、第1導電型を有する第1不純物領域と、第1不純物領域に接し、かつ第1導電型と異なる第2導電型を有する第2不純物領域と、第1不純物領域から隔てられるように第2不純物領域上に設けられ、かつ第1導電型を有する第3不純物領域と、第2主面と第2底面との間に設けられ、かつ第2導電型を有する第4不純物領域とを含んでいる。第1絶縁膜は、第1側面および第1底面の各々に接している。ゲート電極は、第1絶縁膜上に設けられている。第2絶縁膜は、第2側面および第2底面の各々に接している。第2不純物領域は、第4不純物領域と電気的に接続され、かつ第2側面に沿って第4不純物領域に向かって延在する接続領域を有している。
本開示に係る炭化珪素半導体装置は、炭化珪素基板と、第1絶縁膜と、ゲート電極と、第2絶縁膜と、ソース電極と、埋込部と、層間絶縁膜とを備えている。炭化珪素基板は、第1主面と、第1主面と反対側の第2主面とを有している。第1主面には、第1トレンチと、第2トレンチとが設けられている。第1トレンチは、第1側面と、第1側面に連なる第1底面とにより規定されている。第2トレンチは、第2側面と、第2側面に連なる第2底面とにより規定されている。炭化珪素基板は、第1導電型を有する第1不純物領域と、第1不純物領域に接し、かつ第1導電型と異なる第2導電型を有する第2不純物領域と、第1不純物領域から隔てられるように第2不純物領域上に設けられ、かつ第1導電型を有する第3不純物領域と、第2主面と第2底面との間に設けられ、かつ第2導電型を有する第4不純物領域とを含んでいる。第1絶縁膜は、第1側面および第1底面の各々に接している。ゲート電極は、第1絶縁膜上に設けられている。第2絶縁膜は、第2側面および第2底面の各々に接している。ソース電極は、第3不純物領域と電気的に接続されている。埋込部は、第2絶縁膜上に設けられている。層間絶縁膜は、ゲート電極および埋込部の各々を覆っている。第2不純物領域は、第4不純物領域と電気的に接続され、かつ第2側面に沿って第4不純物領域に向かって延在する接続領域を有している。第2主面に対して垂直な方向から見て、単位セルあたりにおいて、第2トレンチの開口部の面積は、第1トレンチの開口部の面積よりも小さい。第2主面に対して垂直な方向から見て、単位セルあたりにおいて、ソース電極の面積は、第2トレンチの開口部の面積よりも大きい。第2主面に対して垂直な方向から見て、第2トレンチの開口部の面積は、第2底面の面積よりも大きい。第2主面に対して垂直な方向から見て、第1トレンチは、第2主面に平行な第1方向に延在しており、かつ第2トレンチは、第1方向において第1トレンチの隣りに設けられている。
図1は、図3のI-I線に沿った矢視断面模式図である。 図2は、図3のII-II線に沿った矢視断面模式図である。 図3は、本実施形態に係る炭化珪素半導体装置の構成を示す平面模式図である。 図4は、本実施形態に係る炭化珪素半導体装置の第2トレンチの構成を示す平面模式図である。 図5は、本実施形態の第1変形例に係る炭化珪素半導体装置の構成を示す断面模式図である。 図6は、本実施形態の第2変形例に係る炭化珪素半導体装置の構成を示す断面模式図である。 図7は、本実施形態の第3変形例に係る炭化珪素半導体装置の構成を示す平面模式図である。 図8は、図7のVIII-VIII線に沿った矢視断面模式図である。 図9は、図7のIX-IX線に沿った矢視断面模式図である。 図10は、本実施形態の第4変形例に係る炭化珪素半導体装置の構成を示す平面模式図である。 図11は、図10のXI-XI線に沿った矢視断面模式図である。 図12は、図10のXII-XII線に沿った矢視断面模式図である。 図13は、本実施形態の第5変形例に係る炭化珪素半導体装置の構成を示す平面模式図である。 図14は、図13のXIV領域の拡大模式図である。 図15は、図14のXV-XV線に沿った矢視断面模式図である。 図16は、図14のXVI-XVI線に沿った矢視断面模式図である。 図17は、図14のXVII-XVII線に沿った矢視断面模式図である。 図18は、本実施形態の第6変形例に係る炭化珪素半導体装置の構成を示す断面模式図であり、図14のXV-XV線の部分に対応する。 図19は、本実施形態の第6変形例に係る炭化珪素半導体装置の構成を示す断面模式図であり、図14のXVII-XVII線の部分に対応する。 図20は、本実施形態の第7変形例に係る炭化珪素半導体装置の構成を示す断面模式図であり、図14のXVII-XVII線の部分に対応する。 図21は、本実施形態に係る炭化珪素半導体装置の製造方法の第1工程を示す断面模式図である。 図22は、本実施形態に係る炭化珪素半導体装置の製造方法の第2工程を示す断面模式図である。 図23は、本実施形態に係る炭化珪素半導体装置の製造方法の第3工程を示す断面模式図である。 図24は、本実施形態に係る炭化珪素半導体装置の製造方法の第4工程を示す断面模式図である。 図25は、本実施形態に係る炭化珪素半導体装置の製造方法の第5工程を示す断面模式図である。 図26は、本実施形態に係る炭化珪素半導体装置の製造方法の第6工程を示す断面模式図である。
[本開示の実施形態の概要]
まず、本開示の実施形態の概要について説明する。
(1)本開示に係る炭化珪素半導体装置100は、炭化珪素基板10と、第1絶縁膜33と、ゲート電極31と、第2絶縁膜34とを備えている。炭化珪素基板10は、第1主面41と、第1主面41と反対側の第2主面42とを有している。第1主面41には、第1トレンチ1と、第2トレンチ2とが設けられている。第1トレンチ1は、第1側面3と、第1側面3に連なる第1底面4とにより規定されている。第2トレンチ2は、第2側面6と、第2側面6に連なる第2底面7とにより規定されている。炭化珪素基板10は、第1導電型を有する第1不純物領域11と、第1不純物領域11に接し、かつ第1導電型と異なる第2導電型を有する第2不純物領域12と、第1不純物領域11から隔てられるように第2不純物領域12上に設けられ、かつ第1導電型を有する第3不純物領域13と、第2主面42と第2底面7との間に設けられ、かつ第2導電型を有する第4不純物領域14とを含んでいる。第1絶縁膜33は、第1側面3および第1底面4の各々に接している。ゲート電極31は、第1絶縁膜33上に設けられている。第2絶縁膜34は、第2側面6および第2底面7の各々に接している。第2不純物領域12は、第4不純物領域14と電気的に接続され、かつ第2側面6に沿って第4不純物領域14に向かって延在する接続領域22を有している。
(2)上記(1)に係る炭化珪素半導体装置100によれば、第2主面42に対して垂直な方向から見て、単位セル120あたりにおいて、第2トレンチ2の開口部8の面積は、第1トレンチ1の開口部5の面積よりも小さくてもよい。
(3)上記(1)または(2)に係る炭化珪素半導体装置100は、第3不純物領域13と電気的に接続されているソース電極36をさらに備えていてもよい。第2主面42に対して垂直な方向から見て、単位セル120あたりにおいて、ソース電極36の面積は、第2トレンチ2の開口部8の面積よりも大きくてもよい。
(4)上記(1)~(3)のいずれかに係る炭化珪素半導体装置100によれば、第4不純物領域14は、第2底面7から隔てられていてもよい。
(5)上記(1)~(3)のいずれかに係る炭化珪素半導体装置100によれば、第4不純物領域14は、第2底面7に接していてもよい。
(6)上記(1)~(5)のいずれかに係る炭化珪素半導体装置100によれば、第2主面42に対して垂直な方向から見て、第1トレンチ1は、ストライプ形状を有していてもよい。
(7)上記(1)~(6)のいずれかに係る炭化珪素半導体装置100によれば、第2主面42に対して垂直な方向から見て、第2トレンチ2の開口部8の面積は、第2底面7の面積よりも大きくてもよい。
(8)上記(1)~(7)のいずれかに係る炭化珪素半導体装置100によれば、第1側面3と第1底面4とがなす角度θ1は80°以上100°以下であり、かつ第2側面6と第2底面7とがなす角度θ2は、第1側面3と第1底面4とがなす角度θ1よりも大きくてもよい。
(9)上記(1)~(8)のいずれかに係る炭化珪素半導体装置100によれば、第2絶縁膜34上に設けられた埋込部32と、ゲート電極31および埋込部32の各々を覆う層間絶縁膜35とをさらに備えていてもよい。
(10)上記(1)~(9)のいずれかに係る炭化珪素半導体装置100によれば、第2主面42に対して垂直な方向から見て、第4不純物領域14は、第1底面4に重なっている第1部分61を有していてもよい。
(11)上記(10)に係る炭化珪素半導体装置100によれば、炭化珪素基板10は、第3不純物領域13に接し、かつ第2導電型を有する第5不純物領域15をさらに有していてもよい。第2主面に対して垂直な方向から見て、第4不純物領域14は、第5不純物領域15に重なっており、かつ第1部分61と電気的に接続された第2部分62を有していてもよい。
(12)上記(1)~(11)のいずれかに係る炭化珪素半導体装置100によれば、第2主面42に対して垂直な方向から見て、第1トレンチ1は、第2主面42に平行な第1方向101に延在しており、かつ第2トレンチ2は、第1方向101において第1トレンチ1の隣りに設けられていてもよい。
(13)本開示に係る炭化珪素半導体装置100は、炭化珪素基板10と、第1絶縁膜33と、ゲート電極31と、第2絶縁膜34と、ソース電極36と、埋込部32と、層間絶縁膜35とを備えている。炭化珪素基板10は、第1主面41と、第1主面41と反対側の第2主面42とを有している。第1主面41には、第1トレンチ1と、第2トレンチ2とが設けられている。第1トレンチ1は、第1側面3と、第1側面3に連なる第1底面4とにより規定されている。第2トレンチ2は、第2側面6と、第2側面6に連なる第2底面7とにより規定されている。炭化珪素基板10は、第1導電型を有する第1不純物領域11と、第1不純物領域11に接し、かつ第1導電型と異なる第2導電型を有する第2不純物領域12と、第1不純物領域11から隔てられるように第2不純物領域12上に設けられ、かつ第1導電型を有する第3不純物領域13と、第2主面42と第2底面7との間に設けられ、かつ第2導電型を有する第4不純物領域14とを含んでいる。第1絶縁膜33は、第1側面3および第1底面4の各々に接している。ゲート電極31は、第1絶縁膜33上に設けられている。第2絶縁膜34は、第2側面6および第2底面7の各々に接している。ソース電極36は、第3不純物領域13と電気的に接続されている。埋込部32は、第2絶縁膜34上に設けられている。層間絶縁膜35は、ゲート電極31および埋込部32の各々を覆っている。第2不純物領域12は、第4不純物領域14と電気的に接続され、かつ第2側面6に沿って第4不純物領域14に向かって延在する接続領域22を有している。第2主面42に対して垂直な方向から見て、単位セル120あたりにおいて、第2トレンチ2の開口部8の面積は、第1トレンチ1の開口部5の面積よりも小さい。第2主面42に対して垂直な方向から見て、単位セル120あたりにおいて、ソース電極36の面積は、第2トレンチ2の開口部8の面積よりも大きい。第2主面42に対して垂直な方向から見て、第2トレンチ2の開口部8の面積は、第2底面7の面積よりも大きい。第2主面42に対して垂直な方向から見て、第1トレンチ1は、第2主面42に平行な第1方向101に延在しており、かつ第2トレンチ2は、第1方向101において第1トレンチ1の隣りに設けられている。
[本開示の実施形態の詳細]
以下、実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また結晶学上の指数が負であることは、通常、”-”(バー)を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
まず、本実施形態に係る炭化珪素半導体装置の一例としてのMOSFET100の構成について説明する。
図1および図2に示されるように、本実施形態に係るMOSFET100は、炭化珪素基板10と、ゲート電極31と、埋込部32と、ソース電極36と、ドレイン電極51と、第1絶縁膜33と、第2絶縁膜34と、第3絶縁膜39と、層間絶縁膜35と、ソース配線37とを主に有している。炭化珪素基板10は、炭化珪素単結晶基板50と、炭化珪素単結晶基板50上にある炭化珪素エピタキシャル層18とを含む。炭化珪素基板10は、第1主面41と、第1主面41と反対側の第2主面42とを有する。炭化珪素エピタキシャル層18は、第1主面41を構成する。炭化珪素単結晶基板50は、第2主面42を構成する。炭化珪素単結晶基板50および炭化珪素エピタキシャル層18は、たとえばポリタイプ4Hの六方晶炭化珪素から構成されている。炭化珪素単結晶基板50は、たとえば窒素(N)などのn型不純物を含みn型(第1導電型)を有する。
第1主面41は、{0001}面または{0001}面に対して、オフ方向に8°以下のオフ角だけ傾斜した面である。好ましくは、第1主面41は、(000-1)面または(000-1)面に対して、オフ方向に8°以下のオフ角だけ傾斜した面である。オフ方向は、たとえば<11-20>方向であってもよいし、<1-100>方向であってもよい。オフ角は、たとえば1°以上であってもよいし、2°以上であってもよい。オフ角は、6°以下であってもよいし、4°以下であってもよい。
炭化珪素エピタキシャル層18は、ドリフト領域11(第1不純物領域11)と、第2不純物領域12と、ソース領域13(第3不純物領域13)と、第4不純物領域14と、第5不純物領域15(コンタクト領域15)とを主に有している。ドリフト領域11は、たとえば窒素などのn型不純物を含み、n型の導電型を有する。ドリフト領域11は、たとえば第1ドリフト層16と、第2ドリフト層17とを有している。第1ドリフト層16のn型不純物の濃度は、第2ドリフト層17のn型不純物の濃度と同じであってもよいし、第2ドリフト層17のn型不純物の濃度よりも低くてもよい。
第2不純物領域12は、ドリフト領域11に接している。第2不純物領域12は、たとえばアルミニウム(Al)などのp型不純物を含み、p型(第2導電型)の導電型を有する。第2不純物領域12のp型不純物の濃度は、ドリフト領域11のn型不純物の濃度よりも高くてもよい。
ソース領域13は、第2不純物領域12によってドリフト領域11から隔てられるように第2不純物領域12上に設けられている。ソース領域13は、たとえば窒素またはリン(P)などのn型不純物を含んでおり、n型の導電型を有する。ソース領域13は、第1主面41の一部を構成している。ソース領域13のn型不純物の濃度は、第2不純物領域12のp型不純物の濃度よりも高くてもよい。ソース領域13のn型不純物の濃度は、たとえば1×1019cm-3程度である。
第1主面41には、第1トレンチ1と、第2トレンチ2とが設けられている。第1トレンチ1は、第1側面3と、第1底面4とにより規定されている。第1底面4は、第1側面3に連なっている。第1側面3は、ソース領域13および第2不純物領域12の各々を貫通している。第1側面3は、ドリフト領域11に至っている。第1底面4は、ドリフト領域11に位置している。第1底面4は、第1主面41とほぼ平行である。第1側面3は、ソース領域13、第2不純物領域12およびドリフト領域11の各々により構成されている。第1底面4は、ドリフト領域11により構成されている。第1側面3と第1底面4とがなす第1角度θ1は、たとえば90°よりも大きくてもよい。第1角度θ1は、たとえば115°以上135°以下である。
第2トレンチ2は、第2側面6と、第2底面7とにより規定されている。第2底面7は、第2側面6に連なっている。第2側面6は、ソース領域13を貫通していてもよい。第1側面3は、第2不純物領域12に至っている。第2底面7は、第2不純物領域12に位置している。第2底面7は、第2主面42とほぼ平行である。第2側面6は、ソース領域13および第2不純物領域12の各々により構成されている。第2底面7は、第2不純物領域12により構成されている。第2側面6と第2底面7とがなす第2角度θ2は、たとえば90°よりも大きくてもよい。第2角度θ2は、たとえば115°以上135°以下である。
第2不純物領域12は、ボディ領域21と、第1接続領域22と、第2接続領域23とを有している。ボディ領域21はドリフト領域11上に設けられている。第1トレンチ1の第1側面3に接するボディ領域21の部分は、チャネルを形成可能である。第1接続領域22は、第4不純物領域14と電気的に接続されている。第1接続領域22は、第2側面6に沿って第4不純物領域14に向かって延在している。第1接続領域22は、ボディ領域21および第4不純物領域14の各々に連なっている。
第1接続領域22は、ボディ領域21と第2接続領域23との間にある。第1接続領域22は、ボディ領域21から見て、ソース領域13とは反対側に設けられていてもよい。第1接続領域22は、ドリフト領域11と第2側面6とに挟まれている。第1接続領域22は、第2側面6の一部を構成している。第2接続領域23は、第1接続領域22に連なっている。第2接続領域23は、第2底面7と第4不純物領域14との間に設けられている。第2接続領域23は、第1接続領域22に取り囲まれていてもよい。第2接続領域23は、第2底面7および第4不純物領域14の各々に接している。第2接続領域23は、第2底面7を構成している。
第4不純物領域14は、たとえばアルミニウム(Al)などのp型不純物を含み、p型(第2導電型)の導電型を有する。第4不純物領域14のp型不純物の濃度は、たとえば5×1017cm-3以上5×1018cm-3以下である。第4不純物領域14は、第2主面42と第2底面7との間に設けられている。第4不純物領域14の不純物濃度は、第2不純物領域12の不純物濃度よりも高くてもよい。第4不純物領域14は、第2底面7から隔てられていてもよい。第4不純物領域14の上端部40は、ソース領域13に対面していてもよい。上端部40は、第1トレンチ1の第1側面3に対面する位置まで延在していてもよいし、第1底面4の一部に対面する位置まで延在していてもよい。
第1絶縁膜33は、ゲート絶縁膜である。第1絶縁膜33は、たとえば二酸化珪素を含む材料により構成されている。第1絶縁膜33は、第1側面3および第1底面4の各々に接している。第1絶縁膜33は、第1底面4においてドリフト領域11と接している。第1絶縁膜33は、第1側面3においてソース領域13、ボディ領域21およびドリフト領域11の各々と接している。
ゲート電極31は、第1絶縁膜33上に設けられている。ゲート電極31は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極31は、第1トレンチ1の内部に配置されている。ゲート電極31は、ソース領域13、ボディ領域21およびドリフト領域11の各々に対面している。
第2絶縁膜34は、第2側面6および第2底面7の各々に接している。第2絶縁膜34は、たとえば二酸化珪素を含む材料により構成されている。第2絶縁膜34は、第2底面7において第2接続領域23と接している。第2絶縁膜34は、第2側面6においてソース領域13、ボディ領域21および第1接続領域22の各々と接していてもよい。
埋込部32は、第2絶縁膜34上に設けられている。埋込部32は、たとえば導電性不純物を含むポリシリコンから構成されている。埋込部32は、第2トレンチ2の内部に配置されている。埋込部32は、ソース領域13および第2不純物領域12の各々に対面している。埋込部32は、たとえばゲート電極31から電気的に離間していてもよい。なお、埋込部32は、第2トレンチ2を埋めることができればよく、導電体であってもよいし、絶縁体であってもよい。
第3絶縁膜39は、第1主面41上に設けられている。第3絶縁膜39は、第1絶縁膜33と第2絶縁膜34との間にある。第3絶縁膜39は、第1絶縁膜33および第2絶縁膜34の各々に接している。第3絶縁膜39は、第1主面41においてソース領域13と接していてもよい。図2に示されるように、第3絶縁膜39は、ソース電極36に接していてもよい。
層間絶縁膜35は、第1トレンチ1および第2トレンチ2の各々を覆うように設けられている。具体的には、層間絶縁膜35は、第1絶縁膜33、ゲート電極31、第2絶縁膜34、埋込部32および第3絶縁膜39の各々に接している。層間絶縁膜35は、ゲート電極31および埋込部32の各々を覆っている。層間絶縁膜35は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜35は、ゲート電極31とソース電極36とを電気的に絶縁している。
ドレイン電極51は、第2主面42に接する。ドレイン電極51は、第2主面42において炭化珪素単結晶基板50と接している。ドレイン電極51は、ドリフト領域11と電気的に接続されている。ドレイン電極51は、たとえばNiSiまたはTiAlSiを含む材料から構成されている。
図2に示されるように、コンタクト領域15は、第1主面41の一部を構成している。コンタクト領域15は、たとえばアルミニウムなどのp型不純物を含んでおり、p型の導電型を有する。コンタクト領域15は、ソース領域13を貫通し、ボディ領域21に接する。コンタクト領域15は、ソース領域13に接している。コンタクト領域15は、第4不純物領域14に対面していてもよい。コンタクト領域15のp型不純物の濃度は、たとえばボディ領域21のp型不純物の濃度よりも高い。コンタクト領域15のp型不純物の濃度は、たとえば1×1018cm-3以上1×1020cm-3以下である。
ソース電極36は、第1主面41上に設けられている。ソース電極36は、ソース領域13と電気的に接続されている。ソース電極36は、第1主面41において、ソース領域13およびコンタクト領域15に接していてもよい。ソース電極36は、たとえばTiとAlとSiとを含む材料から構成されている。ソース電極36は、ソース領域13とオーミック接合している。ソース電極36は、コンタクト領域15とオーミック接合していてもよい。
ソース配線37は、ソース電極36に接続されている。ソース配線37は、ソース電極36および層間絶縁膜35の各々を覆っている。ソース配線37は、たとえばアルミニウムを含む材料により構成されている。図1に示されるように、ソース配線37は、層間絶縁膜35上に設けられている。ソース配線37は、第1トレンチ1および第2トレンチ2の各々を覆っていてもよい。同様に、ソース配線37は、ゲート電極31および埋込部32の各々を覆っていてもよい。
図3に示されるように、第2主面42に対して垂直な方向から見て、第1トレンチ1は、ストライプ形状を有している。具体的には、第1トレンチ1は、第2主面42に平行な第1方向101に延在している。第1方向101は、たとえば<11-20>方向である。第1方向101に沿った第1トレンチ1の長さは、第2方向102に沿った第1トレンチ1の長さよりも大きい。第2方向102は、第2主面42に平行であり、かつ第1方向101に垂直な方向である。第2方向102は、たとえば<1-100>方向である。別の観点から言えば、第1方向101および第2方向102は、それぞれ第1トレンチ1の長手方向および短手方向である。第1トレンチ1は、第2方向102において間隔を隔てて複数設けられていてもよい。
第2主面42に対して垂直な方向から見て、第2トレンチ2は、第1トレンチ1の隣りに配置されている。具体的には、第2トレンチ2は、第2方向102において隣り合う2つの第1トレンチ1の間に設けられていてもよい。第2トレンチ2は、第1方向101において隣り合う2つのソース電極36の間に設けられていてもよい。第1方向101に沿った第2トレンチ2の長さは、第1方向101に沿った第1トレンチ1の長さよりも小さい。
第2主面42に対して垂直な方向から見て、コンタクト領域15は、第1方向101に沿って延在している。第1方向101に沿ったコンタクト領域15の長さは、第2方向102に沿ったコンタクト領域15の長さよりも大きくてもよい。別の観点から言えば、第1方向101および第2方向102は、それぞれコンタクト領域15の長手方向および短手方向である。コンタクト領域15は、第1トレンチ1の長手方向と平行な方向に延在している。
第2主面42に対して垂直な方向から見て、第4不純物領域14は、第1方向101に沿って延在している。第1方向101に沿った第4不純物領域14の長さは、第2方向102に沿った第4不純物領域14の長さよりも大きい。別の観点から言えば、第1方向101および第2方向102は、それぞれ第4不純物領域14の長手方向および短手方向である。第4不純物領域14は、第1トレンチ1の長手方向と平行な方向に延在している。第2主面42に対して垂直な方向から見て、コンタクト領域15は、第4不純物領域14と重なっていてもよい。第2方向102に沿った第4不純物領域14の長さは、第2方向102に沿ったコンタクト領域15の長さよりも大きくてもよい。
第2主面42に対して垂直な方向から見て、ソース電極36は、第1方向101に沿って延在している。第1方向101に沿ったソース電極36の長さは、第2方向102に沿ったソース電極36の長さよりも大きい。別の観点から言えば、第1方向101および第2方向102は、それぞれソース電極36の長手方向および短手方向である。ソース電極36は、第1トレンチ1の長手方向と平行な方向に延在している。第1方向101に沿ったソース電極36の長さは、第1方向101に沿った第1トレンチ1の長さよりも小さくてもよい。
第2主面42に対して垂直な方向から見て、ソース電極36は、第4不純物領域14と重なっていてもよい。第2方向102に沿ったソース電極36の長さは、第2方向102に沿った第4不純物領域14の長さよりも小さくてもよい。第1方向101に沿ったソース電極36の長さは、第1方向101に沿った第4不純物領域14の長さよりも小さくてもよい。第2主面42に対して垂直な方向から見て、ソース電極36は、コンタクト領域15と重なっている。第2方向102に沿ったソース電極36の長さは、第2方向102に沿ったコンタクト領域15の長さよりも大きくてもよい。第1方向101に沿ったソース電極36の長さは、第1方向101に沿ったコンタクト領域15の長さよりも小さくてもよい。
図3に示されるように、本実施形態によれば、第1トレンチ1は、第2方向102において周期的に設けられている。隣り合う2つの第1トレンチ1の間隔は、Xである。第2トレンチ2は、第1方向101において周期的に設けられている。隣り合う2つの第2トレンチ2の間隔は、Yである。単位セル120は、第1トレンチ1および第2トレンチ2の周期パターンの単位となる領域である。本実施形態においては、第1方向101において幅Xを有する領域と、第2方向102において幅Yを有する領域とにより規定される領域が単位セル120とされる。
第2主面42に対して垂直な方向から見て、単位セル120あたりにおいて、第2トレンチ2の第2開口部8の面積は、第1トレンチ1の第1開口部5の面積よりも小さくてもよい。第1トレンチ1の第1開口部5の面積は、第2トレンチ2の第2開口部8の面積の3倍以上であってもよいし、10倍以上であってもよい。第1トレンチ1の第1開口部5の面積の上限は特に限定されないが、第1トレンチ1の第1開口部5の面積は、第2トレンチ2の第2開口部8の面積の20倍以下であってもよい。
第2主面42に対して垂直な方向から見て、単位セル120あたりにおいて、ソース電極36の面積は、第2トレンチ2の第2開口部8の面積よりも大きくてもよい。ソース電極36の面積は、第2トレンチ2の第2開口部8の面積の3倍以上であってもよいし、10倍以上であってもよい。ソース電極36の面積の上限は特に限定されないが、ソース電極36の面積は、第2トレンチ2の第2開口部8の面積の20倍以下であってもよい。
図3に示されるように、第2方向102における第2トレンチ2の周期は、第2方向102における第1トレンチ1の周期の2倍であってもよい。具体的には、第2方向102において隣り合う2つの第2トレンチ2の間には、1つのソース電極36と、当該1つのソース電極36を挟む2つの第1トレンチ1が配置されていてもよい。
代替的に、第4不純物領域14は、第1トレンチ1の長手方向に対して垂直であって、かつ第2主面42に平行な方向に延在していてもよい。別の観点から言えば、第4不純物領域14は、第2方向102に沿って延在するように設けられていてもよい。この場合、第4不純物領域14の長手方向および短手方向は、それぞれ第2方向102および第1方向101となる。
次に、第2トレンチ2の平面形状について説明する。
図4に示されるように、第2トレンチ2は、第2側面6と第2底面7との境界部9を有する。第2主面42に対して垂直な方向から見て、境界部9は、第1曲率部91と、第1曲率部91に連なる第1直線部92とを有している。第1直線部92は、たとえば第1方向101に沿って延在する。第1曲率部91は、たとえば円弧状である。第2トレンチ2の第2開口部8は、第2曲率部81と、第2曲率部81に連なる第2直線部82とを有している。第2直線部82は、たとえば第1方向101に沿って延在する。第2曲率部81は、たとえば円弧状である。第2主面42に対して垂直な方向から見て、第2トレンチ2の第2開口部8の面積は、第2底面7の面積よりも大きくてもよい。別の観点から言えば、第2トレンチ2の幅は、第2底面7から第1主面41に向かって拡がっていてもよい。
次に、本実施形態の第1変形例に係る炭化珪素半導体装置100の構成について説明する。
図5に示されるように、第1変形例に係る炭化珪素半導体装置100によれば、第4不純物領域14は、第2トレンチ2の第2底面7に接していてもよい。言い換えれば、第2底面7は、第4不純物領域14により構成されていてもよい。第2トレンチ2の第2側面6は、ソース領域13と、ボディ領域21と、接続領域22および第4不純物領域14の各々により構成されていてもよい。第2主面42に対して垂直な方向において、第4不純物領域14の上端部40は、第2底面7よりも第1主面41側に位置していてもよい。
代替的に、第2主面42に対して垂直な方向において、第4不純物領域14の上端部40は、第2底面7と同じ位置に配置されていてもよい。この場合、第2側面6は、ソース領域13と、ボディ領域21および接続領域22の各々により構成される。
次に、本実施形態の第2変形例に係る炭化珪素半導体装置100の構成について説明する。
図6に示されるように、第1トレンチ1は、垂直トレンチであってもよい。言い換えれば、第1側面3と第1底面4とがなす第1角度θ1は、90°であってもよい。この場合、第2方向102において、第1底面4の幅は、第1開口部5の幅とほぼ同じである。垂直トレンチは、図5に示すMOSFET100の第1トレンチ1に採用されてもよい。
製造ばらつきなどにより、第1角度θ1は、90°から少しずれていてもよい。具体的には、第1側面3と第1底面4とがなす第1角度θ1は、80°以上100°以下であってもよい。第2側面6と第2底面7とがなす第2角度θ2は、第1側面3と第1底面4とがなす第1角度θ1よりも大きくてもよい。第2角度θ2は、たとえば115°以上135°以下である。
次に、本実施形態の第3変形例に係る炭化珪素半導体装置100の構成について説明する。
図7に示されるように、第2主面42に対して垂直な方向から見て、第4不純物領域14は、第1トレンチ1の第1底面4に重なっている第1部分61と、第2トレンチ2の第2底面7に重なっている第3部分63とを有していてもよい。第1部分61は、第1底面4の長手方向に沿って延在している。別の観点から言えば、第1部分61は、第1方向101に沿って延在している。第1部分61の長手方向および短手方向は、それぞれ第1方向101および第2方向102である。第2方向102において、第1部分61の幅は、第1トレンチ1の第1開口部5の幅よりも大きくてもよいし、第1トレンチ1の第1開口部5の幅と同じであってもよい。
図7に示されるように、第2主面42に対して垂直な方向から見て、第3部分63は、第2底面7の一部に重なっており、第2底面7の残りの部分に重なっていなくてもよい。第3部分63は、たとえば第1部分61の短手方向に沿って延在している。第3部分63は、隣り合う2つの第1部分61を繋いでいる。第3部分63の長手方向は、第1部分61の短手方向と同じであってもよい。別の観点から言えば、第3部分63の長手方向および短手方向は、それぞれ第2方向102および第1方向101であってもよい。第1方向101において、第3部分63の幅は、第2トレンチ2の第2開口部8の幅よりも小さくてもよい。第2方向102において、第3部分63の幅は、第2トレンチ2の第2開口部8の幅よりも大きくてもよい。
図8および図9に示されるように、第1部分61は、第1底面4と第2主面42との間にある。第1部分61は、第1底面4から離間していてもよい。第1部分61と第1底面4との間には、第2ドリフト層17が設けられている。第3部分63は、第2不純物領域12に接している。第3部分63は、第2底面7と第2主面42との間にある。第3部分63と第2底面7との間には、第2不純物領域12が設けられていてもよいし、第3部分63が第2底面7に接していてもよい。図9に示されるように、コンタクト領域15と第2主面42との間には、第3部分63が設けられていなくてもよい。同様に、ソース電極36と第2主面42との間には、第3部分63が設けられていなくてもよい。
次に、本実施形態の第4変形例に係る炭化珪素半導体装置100の構成について説明する。本実施形態の第4変形例に係る炭化珪素半導体装置100は、第4不純物領域14がさらに第2部分62を有している構成において第3変形例に係る炭化珪素半導体装置100と主に異なっており、その他の構成については、第3変形例に係る炭化珪素半導体装置100の構成と同様である。
図10に示されるように、第2主面42に対して垂直な方向から見て、第4不純物領域14は、コンタクト領域15に重なっている第2部分62をさらに有していてもよい。つまり、第4不純物領域14は、第1部分61と、第2部分62と、第3部分63とを有していてもよい。第2部分62は、第1部分61と電気的に接続されている。第2部分62は、第3部分63を介して第1部分61と接続されている。
第2部分62は、コンタクト領域15の長手方向に沿って延在している。別の観点から言えば、第2部分62は、第1方向101に沿って延在している。第2部分62の長手方向および短手方向は、それぞれ第1方向101および第2方向102である。第2部分62は、第1部分61と平行に配置されていてもよい。第2方向102において、第2部分62の幅は、コンタクト領域15の幅よりも小さくてもよいし、コンタクト領域15の幅と同じであってもよい。第2主面42に対して垂直な方向から見て、第2部分62の一部は、第2トレンチ2の第2底面7に重なっていてもよい。
図10に示されるように、第2方向102において、第1部分61の幅は、第1トレンチ1の第1開口部5の幅よりも小さくてもよい。第1方向101において、第1部分61の幅は、第2部分62の幅よりも大きくてもよい。第2方向102において、第2部分62の幅は、第2トレンチ2の第2開口部8の幅よりも小さくてもよい。第2方向102において、第2部分62の幅は、ソース電極36の幅よりも小さくてもよい。
図11および図12に示されるように、第1部分61は、第1底面4と第2主面42との間に設けられている。第1部分61と第1底面4との間には、第2ドリフト層17が設けられている。第2部分62は、コンタクト領域15と第2主面42との間に設けられている。同様に、第2部分62は、ソース電極36と第2主面42との間に設けられている。第3部分63は、第2不純物領域12に接している。第3部分63は、第2底面7と第2主面42との間に設けられている。
次に、本実施形態の第5変形例に係る炭化珪素半導体装置100の構成について説明する。
図13に示されるように、第2主面42に対して垂直な方向から見て、第2トレンチ2は、第1方向101において第1トレンチ1の隣りに設けられていてもよい。第1トレンチ1は、第2主面42に平行な第1方向101に延在している。言い換えれば、第1トレンチ1の長手方向は、第1方向101である。第1トレンチ1は、第1トレンチ1の短手方向である第2方向102において複数並べられている。第2方向102において、第2トレンチ2は、複数の第1トレンチ1に対して1つの割合で設けられている。第1方向101において、第1トレンチ1および第2トレンチ2は、交互に設けられていてもよい。複数のコンタクト領域15の各々は、第1方向101に沿って間隔を隔てて設けられている。同様に、複数のコンタクト領域15の各々は、第2方向102に沿って間隔を隔てて設けられている。
図14に示されるように、第2主面42に対して垂直な方向から見て、第2トレンチ2は、コンタクト領域15に取り囲まれていてもよい。具体的には、第2トレンチ2の第2開口部8は、コンタクト領域15により構成されていてもよい。第2主面42に対して垂直な方向から見て、第1方向101における第2トレンチ2と第1トレンチ1との間の距離は、第2方向102における第2トレンチ2と第1トレンチ1との間の距離よりも短くてもよい。
図15に示されるように、第2側面6の一部および第1主面41の一部は、コンタクト領域15により構成されている。第2側面6は、コンタクト領域15と、第2不純物領域12とにより構成されている。第2底面7は、第2不純物領域12により構成されている。別の観点から言えば、第2側面6および第2底面7の各々は、p型不純物領域により構成されている。コンタクト領域15および第2不純物領域12は、第2側面6において、第2絶縁膜34に接している。第2不純物領域12は、第2底面7において、第2絶縁膜34に接している。コンタクト領域15は、第1主面41において、第3絶縁膜39に接している。
図16に示されるように、第1主面41上に第4絶縁膜38が設けられている。第4絶縁膜38は、第1絶縁膜33および第2絶縁膜34の各々に連なっている。第4絶縁膜38は、第1絶縁膜33および第2絶縁膜34の間に設けられている。第4絶縁膜38上には、導電膜60が設けられている。導電膜60は、ゲート電極31および埋込部32の各々に連なっている。導電膜60は、ゲート電極31および埋込部32の間に設けられている。導電膜60の厚み103は、たとえば300nm以上400nm以下である。
上記の通り、埋込部32は、ゲート電極31と電気的に繋がっていてもよい。この場合、第2側面6および第2底面7は、p型不純物領域で構成されることが望ましい。第2側面6および第2底面7の一部がn型不純物領域で構成されている場合には、第2絶縁膜34を介したn型不純物領域と埋込部32との間でリーク電流が発生する可能性がある。一方、第2側面6および第2底面7がp型不純物領域で構成されていると、p型不純物領域はトンネルする電子を有しないため、第2絶縁膜34を介したp型不純物領域と埋込部32との間でリーク電流が発生することを抑制することができる。
図16に示されるように、第1主面41の一部は、コンタクト領域15により構成されている。コンタクト領域15は、第1主面41において、第4絶縁膜38に接している。第4絶縁膜38は、導電膜60とコンタクト領域15との間に設けられている。導電膜60は、第4絶縁膜38および層間絶縁膜35の各々に接している。導電膜60は、第4絶縁膜38と層間絶縁膜35との間に設けられている。
図15および図16に示されるように、ソース配線37は、第1配線層43と、第2配線層44とを有していてもよい。第1配線層43は、層間絶縁膜35上に設けられている。第2配線層44は、第1配線層43上に設けられている。図15に示されるように、第1配線層43の一部は、第1主面41に接していてもよい。ソース電極36は、第1配線層43に接していてもよい。層間絶縁膜35は、第1配線層43によって、第2配線層44から隔てられている。第1配線層43は、たとえば窒化チタン(TiN)から構成されている。第2配線層44は、たとえばアルミニウムを含む材料から構成されている。
図15に示されるように、第4不純物領域14は、第2トレンチ2の第2底面7に対向している。第4不純物領域14は、第2方向102(図14参照)に沿って延在している。第4不純物領域14は、第2トレンチ2の第2方向102における両側に位置している第1トレンチ1の近傍まで延在している。第4不純物領域14は、第2トレンチ2の第2方向102における両側に位置している第1トレンチ1の第1底面4には対向していなくてもよい。第4不純物領域14は、第2不純物領域12と、コンタクト領域15と、ソース領域13とに対向していてもよい。
図16に示されるように、第4不純物領域14は、第1方向101(図14参照)に沿って延在している。第4不純物領域14は、第2トレンチ2の第1方向101における両側に位置している第1トレンチ1の近傍まで延在している。第4不純物領域14は、第2トレンチ2の第1方向101における両側に位置している第1トレンチ1の第1底面4および第1側面3の各々に対向していてもよい。第4不純物領域14は、第4絶縁膜38と、導電膜60とに対向していてもよい。
図17に示されるように、第4不純物領域14は、第1トレンチ1の第1底面4に対向せず、かつコンタクト領域15に対向する第2部分62を有していてもよい。別の観点から言えば、第2主面42に対して垂直な方向から見て、第2部分62は、第2方向102において隣り合う2つの第1トレンチ1の間に設けられていてもよい。第2方向102において隣り合う2つの第2部分62の間には、第1ドリフト層16が設けられていてもよい。第2方向102において、第2部分62の幅105は、コンタクト領域15の幅106よりも大きくてもよい。
次に、本実施形態の第6変形例に係る炭化珪素半導体装置100の構成について説明する。本実施形態の第6変形例に係る炭化珪素半導体装置100は、第4不純物領域14の構成において、第5変形例に係る炭化珪素半導体装置100と異なっており、その他の構成については、第5変形例に係る炭化珪素半導体装置100と同様である。
図18に示されるように、第4不純物領域14は、第2トレンチ2の第2方向102における両側に位置している第1トレンチ1の第1底面4および第1側面3の各々に対向するように、第2方向102に延在していてもよい。第4不純物領域14は、第2トレンチ2の第2方向102における隣の第1トレンチ1を横切って、さらに隣の第1トレンチ1の第1底面4に対向するように延在していてもよい。
図19に示されるように、第4不純物領域14は、第1トレンチ1の第1底面4に対向する第1部分61と、コンタクト領域15に対向する第2部分62とを有していてもよい。別の観点から言えば、第2主面に対して垂直な方向から見て、第4不純物領域14は、第1底面4に重なっている第1部分61と、コンタクト領域15に重なっている第2部分62を有していてもよい。第2部分62は、第1部分61と電気的に接続されていてもよい。第1部分61と、第2部分62とは、第2方向102において交互に設けられていてもよい。第2方向102において隣り合う第1部分61と第2部分62との間には、第1ドリフト層16が設けられていてもよい。第2方向102において、第2部分62の幅105は、コンタクト領域15の幅106よりも小さくてもよい。この場合、電流経路が増大するのでオン抵抗を下げることができる。また第2方向102において、第2部分62の幅105は、コンタクト領域15の幅106よりも大きくてもよい。この場合、第2部分62の端部において電界集中を緩和できるので耐圧を上げることができる。
次に、本実施形態の第7変形例に係る炭化珪素半導体装置100の構成について説明する。本実施形態の第7変形例に係る炭化珪素半導体装置100は、第4不純物領域14の構成において、第6変形例に係る炭化珪素半導体装置100と異なっており、その他の構成については、第6変形例に係る炭化珪素半導体装置100と同様である。
図20に示されるように、第4不純物領域14は、第1トレンチ1の第1底面4に対向する第1部分61を有しており、コンタクト領域15に対向していなくてもよい。別の観点から言えば、第2主面42に対して垂直な方向から見て、第4不純物領域14は、第1底面4に重なっている第1部分61を有しており、コンタクト領域15に重なっていない。第1部分61は、第2方向102において離間して複数設けられていてもよい。第2方向102において隣り合う第1部分61の間には、第1ドリフト層16が設けられていてもよい。第2方向102において、第1部分61の幅111は、第1開口部5の幅104よりも小さくてもよい。この場合、電流経路が増大するのでオン抵抗を下げることができる。また、第2方向102において、第1部分61の幅111は、第1開口部5の幅104よりも大きくてもよい。この場合、第1部分61の端部において電界集中を緩和できるので耐圧を上げることができる。第2方向102において、隣り合う2つの第1部分61の間隔112は、第1部分61の幅111よりも大きくてもよい。
次に、本実施形態に係るMOSFET100の製造方法について説明する。
まず、炭化珪素基板を準備する工程が実施される。たとえば昇華法によって製造された炭化珪素インゴット(図示せず)がスライスされることにより、炭化珪素単結晶基板50が準備される。次に、第1ドリフト層16を形成する工程が実施される。たとえば原料ガスとしてシラン(SiH4)とプロパン(C38)との混合ガスを用い、キャリアガスとしてたとえば水素(H2)を用いたCVD(Chemical Vapor Deposition)法により、炭化珪素単結晶基板50上に第1ドリフト層16が形成される(図21参照)。エピタキシャル成長の際、たとえば窒素などのn型不純物が第1ドリフト層16に導入される。第1ドリフト層16は、n型の導電型を有する。
次に、第4不純物領域を形成する工程が実施される。たとえば、第4不純物領域14が形成される領域上に開口部を有するマスク層(図示せず)が形成される。次に、たとえばアルミニウムなどのp型不純物が第1ドリフト層16に注入される。これにより、第4不純物領域14が形成される(図22参照)。第4不純物領域14は、第1ドリフト層16に接し、かつ第1ドリフト層16の表面に露出するように形成される。
次に、第2ドリフト層を形成する工程が実施される。たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたCVD法により、第1ドリフト層16上に第2ドリフト層17が形成される。エピタキシャル成長の際、たとえば窒素などのn型不純物が第2ドリフト層17に導入される。第2ドリフト層17は、n型の導電型を有する。第2ドリフト層17は、第4不純物領域14および第1ドリフト層16の各々に接する。
次に、ソース領域を形成する工程が実施される。たとえばリン(P)などのn型不純物が第2ドリフト層17の表面全体に対してイオン注入される。これにより、ソース領域13が形成される。ソース領域13は、第2ドリフト層17に接し、かつ第2ドリフト層17の表面に露出するように形成される(図23参照)。ソース領域13は、第1主面41を構成する。次に、コンタクト領域を形成する工程が実施される。たとえばコンタクト領域15が形成される領域上に開口部を有するマスク層(図示せず)が形成される。次に、たとえばアルミニウムなどのp型不純物がソース領域13に注入される。これによりソース領域13と接するコンタクト領域15(図2参照)が形成される。
次に、第2トレンチを形成する工程が実施される。具体的には、第2トレンチ2(図1参照)が形成される位置上に開口を有するマスク(図示せず)が形成される。マスクを用いて、ソース領域13の一部と、ドリフト領域11の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとして六フッ化硫黄(SF6)またはSF6と酸素(O2)との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、第2トレンチ2が形成されるべき領域に、第1主面41に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第1主面41とほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第1主面41上にマスクが形成された状態で、たとえば、少なくとも1種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも1種類以上のハロゲン原子は、塩素(Cl)原子およびフッ素(F)原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素(Cl2)、三塩化ホウ素(BCl3)、SF6または四フッ化炭素(CF4)を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば800℃以上900℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
上記熱エッチングにより、第1主面41に第2トレンチ2が形成される(図24参照)。第2トレンチ2は、第2側面6と、第2底面7とにより規定される。第2側面6は、ソース領域13とドリフト領域11とにより構成される。第2底面7は、ドリフト領域11により構成される。第2側面6と第2底面7とがなす第2角度θ2は、たとえば115°以上135°以下である。次に、マスクが第1主面41から除去される。
次に、第2不純物領域を形成する工程が実施される。第1主面41全面に対して、たとえばアルミニウムなどのp型不純物が第2ドリフト層17に注入される。これにより、第4不純物領域14に接する第2不純物領域12が形成される(図25参照)。第2不純物領域12は、ボディ領域21と、第1接続領域22と、第2接続領域23とを含む。ボディ領域21は、ソース領域13に接するように形成される。第1接続領域22は、第2トレンチ2の第2側面6に露出するように形成される。第2接続領域23は、第2底面7に露出するように形成される。
次に、炭化珪素基板10に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは1500℃以上1900℃以下であり、たとえば1700℃程度である。活性化アニールの時間は、たとえば30分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばAr雰囲気である。
次に、第1トレンチを形成する工程が実施される。具体的には、第1トレンチ1(図1参照)が形成される位置上に開口を有するマスク(図示せず)が形成される。マスクを用いて、ソース領域13の一部と、ボディ領域21の一部と、ドリフト領域11の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとして六フッ化硫黄(SF6)またはSF6と酸素(O2)との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、第1トレンチ1が形成されるべき領域に、第1主面41に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第1主面41とほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第1主面41上にマスクが形成された状態で、たとえば、少なくとも1種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも1種類以上のハロゲン原子は、塩素原子およびフッ素原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素、三塩化ホウ素、SF6または四フッ化炭素を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば800℃以上900℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
上記熱エッチングにより、第1主面41に第1トレンチ1が形成される(図26参照)。第1トレンチ1は、第1側面3と、第1底面4とにより規定される。第1側面3は、ソース領域13とボディ領域21とドリフト領域11とにより構成される。第1底面4は、ドリフト領域11により構成される。第1側面3と第1底面4とがなす第1角度θ1は、たとえば115°以上135°以下である。次に、マスクが第1主面41から除去される。
次に、絶縁膜を形成する工程が実施される。たとえば炭化珪素基板10を熱酸化することにより、第1絶縁膜33、第2絶縁膜34および第3絶縁膜39が形成される。具体的には、炭化珪素基板10が、酸素を含む雰囲気中において、たとえば1300℃以上1400℃以下の温度で加熱される。これにより、第1側面3および第1底面4の各々に接する第1絶縁膜33と、第2側面6および第2底面7の各々に接する第2絶縁膜34と、第1主面41に接する第3絶縁膜39とが形成される。
次に、一酸化窒素(NO)ガス雰囲気中において炭化珪素基板10に対して熱処理(NOアニール)が行われてもよい。NOアニールにおいて、炭化珪素基板10が、たとえば1100℃以上1400℃以下の条件下で1時間程度保持される。これにより、第1絶縁膜33とボディ領域21との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
NOアニール後、雰囲気ガスとしてアルゴン(Ar)を用いるArアニールが行われてもよい。Arアニールの加熱温度は、たとえば上記NOアニールの加熱温度以上である。Arアニールの時間は、たとえば1時間程度である。これにより、第1絶縁膜33とボディ領域21との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Arガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、ゲート電極および埋込部を形成する工程が実施される。ゲート電極31は、第1絶縁膜33上に形成される。埋込部32は、第2絶縁膜34上に形成される。ゲート電極31および埋込部32は、たとえばLP-CVD(Low Pressure Chemical Vapor Deposition)法により形成される。ゲート電極31および埋込部32は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極31は、第1トレンチ1の少なくとも一部を埋めるように形成される。埋込部32は、第2トレンチ2の少なくとも一部を埋めるように形成される。これにより、ゲート電極31の上面は、埋込部32の上面とほぼ同じ高さになる。
次に、層間絶縁膜を形成する工程が実施される。層間絶縁膜35は、たとえば、CVD法により形成される。層間絶縁膜35は、たとえば二酸化珪素を含む材料である。層間絶縁膜35は、ゲート電極31と、埋込部32と、第1絶縁膜33と、第2絶縁膜34と、第3絶縁膜39とを覆うように形成される。
次に、ソース電極を形成する工程が実施される。ソース領域13およびコンタクト領域15が露出するように、層間絶縁膜35および第3絶縁膜39の各々の一部がエッチングにより除去される。次に、第1主面41においてソース領域13およびコンタクト領域15に接するソース電極36が形成される。ソース電極36は、たとえばスパッタリング法により形成される。ソース電極36は、たとえばTi、AlおよびSiを含む材料から構成される。
次に、合金化アニールが実施される。ソース領域13およびコンタクト領域15と接するソース電極36が、たとえば900℃以上1100℃以下の温度で5分程度保持される。これにより、ソース電極36の少なくとも一部が、炭化珪素基板10が含む珪素と反応してシリサイド化する。これにより、ソース領域13とオーミック接合するソース電極36が形成される。ソース電極36は、コンタクト領域15とオーミック接合してもよい。次に、ソース配線37が形成される。ソース配線37は、たとえばアルミニウムを含む材料から構成されている。ソース配線37は、ソース電極36に接し、かつ層間絶縁膜35を覆うように形成される。
次に、ドレイン電極を形成する工程が実施される。たとえばスパッタリング法により、第2主面42と接するドレイン電極51が形成される。ドレイン電極51は、たとえばNiSiまたはTiAlSiを含む材料から構成されている。以上により、本実施形態に係るMOSFET100(図1および図2参照)が完成する。
なお上記実施の形態では、n型を第1導電型とし、かつp型を第2導電型して説明したが、p型を第1導電型とし、かつn型を第2導電型としてもよい。また上記実施の形態では、炭化珪素半導体装置100としてMOSFETを例に挙げて説明したが、炭化珪素半導体装置100は、たとえばIGBT(Insulated Gate Bipolar Transistor)などであってもよい。さらに上記各不純物領域におけるp型不純物の濃度およびn型不純物の濃度は、たとえばSCM(Scanning Capacitance Microscope)またはSIMS(Secondary Ion Mass Spectrometry)などにより測定可能である。またp型領域とn型領域との境界面(つまりPN界面)の位置は、たとえばSCMまたはSIMSなどにより特定することができる。
次に、本実施形態に係る炭化珪素半導体装置の作用効果について説明する。
本実施形態に係る炭化珪素半導体装置100によれば、第1主面41には、第1トレンチ1と、第2トレンチ2とが設けられている。第2不純物領域12は、第4不純物領域14と電気的に接続され、かつ第2トレンチ2の第2側面6に沿って第4不純物領域14に向かって延在する接続領域22を有している。
第1主面41に第2トレンチ2を設ける場合には、注入マスクを使用することなく、第1主面41の全面に対してイオン注入を行うことにより接続領域22を形成することができる。そのため、簡易なプロセスで、第4不純物領域14を第2不純物領域12に接続することができる。結果として、第4不純物領域14が第2不純物領域12に接続されていない場合(つまり、フローティングの場合)と比較して、炭化珪素半導体装置のスイッチング特性を向上することができる。
また本実施形態に係る炭化珪素半導体装置100によれば、第2主面42に対して垂直な方向から見て、単位セル120あたりにおいて、第2トレンチ2の開口部8の面積は、第1トレンチ1の開口部5の面積よりも小さくてもよい。接続領域22を形成する領域を小さくすることにより、チャネル領域を広く確保することができる。結果として、オン抵抗を低減することができる。
さらに本実施形態に係る炭化珪素半導体装置100によれば、第3不純物領域13と電気的に接続されているソース電極36をさらに備えていてもよい。第2主面42に対して垂直な方向から見て、単位セル120あたりにおいて、ソース電極36の面積は、第2トレンチ2の開口部8の面積よりも大きくてもよい。接続領域22を形成する領域を小さくすることにより、ソース電極36の面積を広く確保することができる。結果として、ソース電極36と炭化珪素基板10との接触抵抗を低減することができる。
さらに本実施形態に係る炭化珪素半導体装置100によれば、第2主面42に対して垂直な方向から見て、第2トレンチ2の開口部8の面積は、第2底面7の面積よりも大きくてもよい。これにより、斜めイオン注入を用いることなく、接続領域22を形成することができる。
さらに本実施形態に係る炭化珪素半導体装置100によれば、第2絶縁膜34上に設けられた埋込部32と、ゲート電極31および埋込部32の各々を覆う層間絶縁膜35とをさらに有している。これにより、第2トレンチ2が埋められるため、第2トレンチ2上に設けられる層間絶縁膜35に凹みが形成されることを抑制することができる。結果として、層間絶縁膜35上に設けられたソース配線37内に空洞が形成されることを抑制することができる。
さらに本実施形態に係る炭化珪素半導体装置100によれば、第2主面42に対して垂直な方向から見て、第1トレンチ1は、第2主面42に平行な第1方向101に延在しており、かつ第2トレンチ2は、第1方向101において第1トレンチ1の隣りに設けられていてもよい。これにより、第2トレンチ2が第2方向102において第1トレンチ1の隣りに設けられている場合と比較して、セルピッチを低減することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 第1トレンチ、2 第2トレンチ、3 第1側面、4 第1底面、5 開口部(第1開口部)、6 第2側面、7 第2底面、8 開口部(第2開口部)、9 境界部、10 炭化珪素基板、11 第1不純物領域(ドリフト領域)、12 第2不純物領域、13 第3不純物領域(ソース領域)、14 第4不純物領域、15 第5不純物領域(コンタクト領域)、16 第1ドリフト層、17 第2ドリフト層、18 炭化珪素エピタキシャル層、21 ボディ領域、22 第1接続領域(接続領域)、23 第2接続領域、31 ゲート電極、32 埋込部、33 第1絶縁膜、34 第2絶縁膜、35 層間絶縁膜、36 ソース電極、37 ソース配線、38 第4絶縁膜、39 第3絶縁膜、40 上端部、41 第1主面、42 第2主面、43 第1配線層、44 第2配線層、50 炭化珪素単結晶基板、51 ドレイン電極、60 導電膜、61 第1部分、62 第2部分、63 第3部分、81 第2曲率部、82 第2直線部、91 第1曲率部、92 第1直線部、100 炭化珪素半導体装置(MOSFET)、101 第1方向、102 第2方向、103 厚み、104,105,106,111 幅、112 間隔、120 単位セル。

Claims (11)

  1. 第1主面と、前記第1主面と反対側の第2主面とを有する炭化珪素基板を備えた炭化珪素半導体装置であって、
    前記第1主面には、第1トレンチと、第2トレンチとが設けられており、
    前記第1トレンチは、第1側面と、前記第1側面に連なる第1底面とにより規定されており、
    前記第2トレンチは、第2側面と、前記第2側面に連なる第2底面とにより規定されており、
    前記炭化珪素基板は、
    第1導電型を有する第1不純物領域と、
    前記第1不純物領域上に接し、かつ前記第1導電型と異なる第2導電型を有する第2不純物領域と、
    前記第1不純物領域から隔てられるように前記第2不純物領域上に設けられ、かつ前記第1導電型を有する第3不純物領域と、
    前記第2主面と前記第2底面との間に設けられ、かつ前記第2導電型を有する第4不純物領域とを含み、
    前記炭化珪素半導体装置は、さらに、
    前記第1側面および前記第1底面の各々に接する第1絶縁膜と、
    前記第1絶縁膜上に設けられたゲート電極と、
    前記第2側面および前記第2底面の各々に接する第2絶縁膜とを備え、
    前記第2不純物領域は、前記第4不純物領域と電気的に接続され、かつ前記第2側面に沿って前記第4不純物領域に向かって延在する接続領域を有し、
    前記第2主面に対して垂直な方向から見て、単位セルあたりにおいて、前記第2トレンチの開口部の面積は、前記第1トレンチの開口部の面積よりも小さく、
    前記第2絶縁膜上に設けられた埋込部と、
    前記ゲート電極および前記埋込部の各々を覆う層間絶縁膜とをさらに備えた、炭化珪素半導体装置。
  2. 前記第3不純物領域と電気的に接続されているソース電極をさらに備え、
    前記第2主面に対して垂直な方向から見て、単位セルあたりにおいて、前記ソース電極の面積は、前記第2トレンチの開口部の面積よりも大きい、請求項1に記載の炭化珪素半導体装置。
  3. 前記第4不純物領域は、前記第2底面から隔てられている、請求項1または請求項2に記載の炭化珪素半導体装置。
  4. 前記第4不純物領域は、前記第2底面に接している、請求項1または請求項2に記載の炭化珪素半導体装置。
  5. 前記第2主面に対して垂直な方向から見て、前記第1トレンチは、ストライプ形状を有している、請求項1~請求項のいずれか1項に記載の炭化珪素半導体装置。
  6. 前記第2主面に対して垂直な方向から見て、前記第2トレンチの開口部の面積は、前記第2底面の面積よりも大きい、請求項1~請求項のいずれか1項に記載の炭化珪素半導体装置。
  7. 前記第1側面と前記第1底面とがなす角度は80°以上100°以下であり、かつ前記第2側面と前記第2底面とがなす角度は、前記第1側面と前記第1底面とがなす角度よりも大きい、請求項1~請求項のいずれか1項に記載の炭化珪素半導体装置。
  8. 前記第2主面に対して垂直な方向から見て、前記第4不純物領域は、前記第1底面に重なっている第1部分を有している、請求項1~請求項のいずれか1項に記載の炭化珪素半導体装置。
  9. 前記炭化珪素基板は、前記第3不純物領域に接し、かつ前記第2導電型を有する第5不純物領域をさらに有し、
    前記第2主面に対して垂直な方向から見て、前記第4不純物領域は、前記第5不純物領域に重なっており、かつ前記第1部分と電気的に接続された第2部分を有している、請求項に記載の炭化珪素半導体装置。
  10. 前記第2主面に対して垂直な方向から見て、前記第1トレンチは、前記第2主面に平行な第1方向に延在しており、かつ前記第2トレンチは、前記第1方向において前記第1トレンチの隣りに設けられている、請求項1~請求項のいずれか1項に記載の炭化珪素半導体装置。
  11. 第1主面と、前記第1主面と反対側の第2主面とを有する炭化珪素基板を備えた炭化珪素半導体装置であって、
    前記第1主面には、第1トレンチと、第2トレンチとが設けられており、
    前記第1トレンチは、第1側面と、前記第1側面に連なる第1底面とにより規定されており、
    前記第2トレンチは、第2側面と、前記第2側面に連なる第2底面とにより規定されており、
    前記炭化珪素基板は、
    第1導電型を有する第1不純物領域と、
    前記第1不純物領域上に接し、かつ前記第1導電型と異なる第2導電型を有する第2不純物領域と、
    前記第1不純物領域から隔てられるように前記第2不純物領域上に設けられ、かつ前記第1導電型を有する第3不純物領域と、
    前記第2主面と前記第2底面との間に設けられ、かつ前記第2導電型を有する第4不純物領域とを含み、
    前記炭化珪素半導体装置は、さらに、
    前記第1側面および前記第1底面の各々に接する第1絶縁膜と、
    前記第1絶縁膜上に設けられたゲート電極と、
    前記第2側面および前記第2底面の各々に接する第2絶縁膜と、
    前記第3不純物領域と電気的に接続されているソース電極と、
    前記第2絶縁膜上に設けられた埋込部と、
    前記ゲート電極および前記埋込部の各々を覆う層間絶縁膜とを備え、
    前記第2不純物領域は、前記第4不純物領域と電気的に接続され、かつ前記第2側面に沿って前記第4不純物領域に向かって延在する接続領域を有し、
    前記第2主面に対して垂直な方向から見て、単位セルあたりにおいて、前記第2トレンチの開口部の面積は、前記第1トレンチの開口部の面積よりも小さく、
    前記第2主面に対して垂直な方向から見て、前記単位セルあたりにおいて、前記ソース電極の面積は、前記第2トレンチの開口部の面積よりも大きく、
    前記第2主面に対して垂直な方向から見て、前記第2トレンチの開口部の面積は、前記第2底面の面積よりも大きく、
    前記第2主面に対して垂直な方向から見て、前記第1トレンチは、前記第2主面に平行な第1方向に延在しており、かつ前記第2トレンチは、前記第1方向において前記第1トレンチの隣りに設けられている、炭化珪素半導体装置。
JP2019570328A 2018-02-06 2018-12-27 炭化珪素半導体装置 Active JP7156314B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018019588 2018-02-06
JP2018019588 2018-02-06
PCT/JP2018/048045 WO2019155783A1 (ja) 2018-02-06 2018-12-27 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019155783A1 JPWO2019155783A1 (ja) 2021-01-14
JP7156314B2 true JP7156314B2 (ja) 2022-10-19

Family

ID=67548909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019570328A Active JP7156314B2 (ja) 2018-02-06 2018-12-27 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US11784217B2 (ja)
JP (1) JP7156314B2 (ja)
CN (1) CN111670502A (ja)
DE (1) DE112018007026T5 (ja)
WO (1) WO2019155783A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395972B2 (ja) 2019-11-11 2023-12-12 住友電気工業株式会社 炭化珪素半導体装置
DE112021001954T5 (de) * 2020-06-26 2023-02-23 Rohm Co., Ltd. Halbleiterbauelement
WO2022131084A1 (ja) * 2020-12-18 2022-06-23 住友電気工業株式会社 炭化珪素半導体装置
WO2023100500A1 (ja) * 2021-11-30 2023-06-08 住友電気工業株式会社 炭化珪素半導体装置
WO2023223590A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ
WO2023223588A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ
WO2023228473A1 (ja) * 2022-05-25 2023-11-30 住友電気工業株式会社 炭化珪素半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093459A (ja) 2004-09-24 2006-04-06 Toyota Motor Corp トレンチゲート型半導体装置およびその製造方法
JP2014107571A (ja) 2012-11-26 2014-06-09 Infineon Technologies Austria Ag 半導体素子
JP2014175314A (ja) 2013-03-05 2014-09-22 Rohm Co Ltd 半導体装置
JP6177812B2 (ja) 2013-02-05 2017-08-09 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2018195782A (ja) 2017-05-22 2018-12-06 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964819B2 (ja) 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP5858934B2 (ja) * 2011-02-02 2016-02-10 ローム株式会社 半導体パワーデバイスおよびその製造方法
JP6143490B2 (ja) 2013-02-19 2017-06-07 ローム株式会社 半導体装置およびその製造方法
JP6715567B2 (ja) 2014-12-16 2020-07-01 富士電機株式会社 半導体装置
JP2019096631A (ja) 2016-04-07 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
JP7201336B2 (ja) * 2017-05-17 2023-01-10 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093459A (ja) 2004-09-24 2006-04-06 Toyota Motor Corp トレンチゲート型半導体装置およびその製造方法
JP2014107571A (ja) 2012-11-26 2014-06-09 Infineon Technologies Austria Ag 半導体素子
JP6177812B2 (ja) 2013-02-05 2017-08-09 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2014175314A (ja) 2013-03-05 2014-09-22 Rohm Co Ltd 半導体装置
JP2018195782A (ja) 2017-05-22 2018-12-06 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
JPWO2019155783A1 (ja) 2021-01-14
DE112018007026T5 (de) 2020-11-12
US20210399090A1 (en) 2021-12-23
US11784217B2 (en) 2023-10-10
WO2019155783A1 (ja) 2019-08-15
CN111670502A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
JP7156314B2 (ja) 炭化珪素半導体装置
WO2013058037A1 (ja) 炭化珪素半導体装置およびその製造方法
US20190140056A1 (en) Silicon carbide semiconductor device and method for manufacturing same
CN112368809A (zh) 碳化硅半导体器件及其制造方法
KR20140097130A (ko) 반도체 장치 및 그 제조 방법
JP6950398B2 (ja) 炭化珪素半導体装置
WO2018042835A1 (ja) 炭化珪素半導体装置およびその製造方法
JP7395972B2 (ja) 炭化珪素半導体装置
US20220384566A1 (en) Silicon carbide semiconductor device
JP7156313B2 (ja) 炭化珪素半導体装置
WO2022209089A1 (ja) 炭化珪素半導体装置
US20230395664A1 (en) Silicon carbide semiconductor device
WO2022102262A1 (ja) 炭化珪素半導体装置
WO2022131084A1 (ja) 炭化珪素半導体装置
WO2023026803A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2021095609A1 (ja) 炭化珪素半導体装置
WO2022137649A1 (ja) 炭化珪素半導体装置
WO2023167147A1 (ja) 炭化珪素半導体装置
WO2022270245A1 (ja) 炭化珪素半導体装置
JP2023104657A (ja) 炭化珪素半導体装置
JP2023057352A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2023023614A (ja) 炭化珪素半導体装置
JP2019192699A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2024030124A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7156314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150