JPWO2019155783A1 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JPWO2019155783A1
JPWO2019155783A1 JP2019570328A JP2019570328A JPWO2019155783A1 JP WO2019155783 A1 JPWO2019155783 A1 JP WO2019155783A1 JP 2019570328 A JP2019570328 A JP 2019570328A JP 2019570328 A JP2019570328 A JP 2019570328A JP WO2019155783 A1 JPWO2019155783 A1 JP WO2019155783A1
Authority
JP
Japan
Prior art keywords
trench
impurity region
silicon carbide
main surface
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019570328A
Other languages
English (en)
Other versions
JP7156314B2 (ja
Inventor
光亮 内田
光亮 内田
透 日吉
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2019155783A1 publication Critical patent/JPWO2019155783A1/ja
Application granted granted Critical
Publication of JP7156314B2 publication Critical patent/JP7156314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素基板の第１主面には、第１トレンチと、第２トレンチとが設けられている。第１トレンチは、第１側面と、第１底面とにより規定されている。第２トレンチは、第２側面と、第２底面とにより規定されている。炭化珪素基板は、第１不純物領域と、第２不純物領域と、第３不純物領域と、第４不純物領域とを含んでいる。第１絶縁膜は、第１側面および第１底面の各々に接している。ゲート電極は、第１絶縁膜上に設けられている。第２絶縁膜は、第２側面および第２底面の各々に接している。第２不純物領域は、第４不純物領域と電気的に接続され、かつ第２側面に沿って第４不純物領域に向かって延在する接続領域を有している。

Description

本開示は、炭化珪素半導体装置に関する。本出願は、２０１８年２月６日に出願した日本特許出願である特願２０１８−０１９５８８号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
特開２０１４−１６０７１５号公報（特許文献１）には、炭化珪素基板の主面にゲートトレンチが設けられたトレンチ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。
特開２０１４−１６０７１５号公報
本開示に係る炭化珪素半導体装置は、炭化珪素基板と、第１絶縁膜と、ゲート電極と、第２絶縁膜とを備えている。炭化珪素基板は、第１主面と、第１主面と反対側の第２主面とを有している。第１主面には、第１トレンチと、第２トレンチとが設けられている。第１トレンチは、第１側面と、第１側面に連なる第１底面とにより規定されている。第２トレンチは、第２側面と、第２側面に連なる第２底面とにより規定されている。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域に接し、かつ第１導電型と異なる第２導電型を有する第２不純物領域と、第１不純物領域から隔てられるように第２不純物領域上に設けられ、かつ第１導電型を有する第３不純物領域と、第２主面と第２底面との間に設けられ、かつ第２導電型を有する第４不純物領域とを含んでいる。第１絶縁膜は、第１側面および第１底面の各々に接している。ゲート電極は、第１絶縁膜上に設けられている。第２絶縁膜は、第２側面および第２底面の各々に接している。第２不純物領域は、第４不純物領域と電気的に接続され、かつ第２側面に沿って第４不純物領域に向かって延在する接続領域を有している。
本開示に係る炭化珪素半導体装置は、炭化珪素基板と、第１絶縁膜と、ゲート電極と、第２絶縁膜と、ソース電極と、埋込部と、層間絶縁膜とを備えている。炭化珪素基板は、第１主面と、第１主面と反対側の第２主面とを有している。第１主面には、第１トレンチと、第２トレンチとが設けられている。第１トレンチは、第１側面と、第１側面に連なる第１底面とにより規定されている。第２トレンチは、第２側面と、第２側面に連なる第２底面とにより規定されている。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域に接し、かつ第１導電型と異なる第２導電型を有する第２不純物領域と、第１不純物領域から隔てられるように第２不純物領域上に設けられ、かつ第１導電型を有する第３不純物領域と、第２主面と第２底面との間に設けられ、かつ第２導電型を有する第４不純物領域とを含んでいる。第１絶縁膜は、第１側面および第１底面の各々に接している。ゲート電極は、第１絶縁膜上に設けられている。第２絶縁膜は、第２側面および第２底面の各々に接している。ソース電極は、第３不純物領域と電気的に接続されている。埋込部は、第２絶縁膜上に設けられている。層間絶縁膜は、ゲート電極および埋込部の各々を覆っている。第２不純物領域は、第４不純物領域と電気的に接続され、かつ第２側面に沿って第４不純物領域に向かって延在する接続領域を有している。第２主面に対して垂直な方向から見て、単位セルあたりにおいて、第２トレンチの開口部の面積は、第１トレンチの開口部の面積よりも小さい。第２主面に対して垂直な方向から見て、単位セルあたりにおいて、ソース電極の面積は、第２トレンチの開口部の面積よりも大きい。第２主面に対して垂直な方向から見て、第２トレンチの開口部の面積は、第２底面の面積よりも大きい。第２主面に対して垂直な方向から見て、第１トレンチは、第２主面に平行な第１方向に延在しており、かつ第２トレンチは、第１方向において第１トレンチの隣りに設けられている。
図１は、図３のＩ−Ｉ線に沿った矢視断面模式図である。 図２は、図３のＩＩ−ＩＩ線に沿った矢視断面模式図である。 図３は、本実施形態に係る炭化珪素半導体装置の構成を示す平面模式図である。 図４は、本実施形態に係る炭化珪素半導体装置の第２トレンチの構成を示す平面模式図である。 図５は、本実施形態の第１変形例に係る炭化珪素半導体装置の構成を示す断面模式図である。 図６は、本実施形態の第２変形例に係る炭化珪素半導体装置の構成を示す断面模式図である。 図７は、本実施形態の第３変形例に係る炭化珪素半導体装置の構成を示す平面模式図である。 図８は、図７のＶＩＩＩ−ＶＩＩＩ線に沿った矢視断面模式図である。 図９は、図７のＩＸ−ＩＸ線に沿った矢視断面模式図である。 図１０は、本実施形態の第４変形例に係る炭化珪素半導体装置の構成を示す平面模式図である。 図１１は、図１０のＸＩ−ＸＩ線に沿った矢視断面模式図である。 図１２は、図１０のＸＩＩ−ＸＩＩ線に沿った矢視断面模式図である。 図１３は、本実施形態の第５変形例に係る炭化珪素半導体装置の構成を示す平面模式図である。 図１４は、図１３のＸＩＶ領域の拡大模式図である。 図１５は、図１４のＸＶ−ＸＶ線に沿った矢視断面模式図である。 図１６は、図１４のＸＶＩ−ＸＶＩ線に沿った矢視断面模式図である。 図１７は、図１４のＸＶＩＩ−ＸＶＩＩ線に沿った矢視断面模式図である。 図１８は、本実施形態の第６変形例に係る炭化珪素半導体装置の構成を示す断面模式図であり、図１４のＸＶ−ＸＶ線の部分に対応する。 図１９は、本実施形態の第６変形例に係る炭化珪素半導体装置の構成を示す断面模式図であり、図１４のＸＶＩＩ−ＸＶＩＩ線の部分に対応する。 図２０は、本実施形態の第７変形例に係る炭化珪素半導体装置の構成を示す断面模式図であり、図１４のＸＶＩＩ−ＸＶＩＩ線の部分に対応する。 図２１は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図２２は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図２３は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 図２４は、本実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。 図２５は、本実施形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。 図２６は、本実施形態に係る炭化珪素半導体装置の製造方法の第６工程を示す断面模式図である。
［本開示の実施形態の概要］
まず、本開示の実施形態の概要について説明する。
（１）本開示に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、第１絶縁膜３３と、ゲート電極３１と、第２絶縁膜３４とを備えている。炭化珪素基板１０は、第１主面４１と、第１主面４１と反対側の第２主面４２とを有している。第１主面４１には、第１トレンチ１と、第２トレンチ２とが設けられている。第１トレンチ１は、第１側面３と、第１側面３に連なる第１底面４とにより規定されている。第２トレンチ２は、第２側面６と、第２側面６に連なる第２底面７とにより規定されている。炭化珪素基板１０は、第１導電型を有する第１不純物領域１１と、第１不純物領域１１に接し、かつ第１導電型と異なる第２導電型を有する第２不純物領域１２と、第１不純物領域１１から隔てられるように第２不純物領域１２上に設けられ、かつ第１導電型を有する第３不純物領域１３と、第２主面４２と第２底面７との間に設けられ、かつ第２導電型を有する第４不純物領域１４とを含んでいる。第１絶縁膜３３は、第１側面３および第１底面４の各々に接している。ゲート電極３１は、第１絶縁膜３３上に設けられている。第２絶縁膜３４は、第２側面６および第２底面７の各々に接している。第２不純物領域１２は、第４不純物領域１４と電気的に接続され、かつ第２側面６に沿って第４不純物領域１４に向かって延在する接続領域２２を有している。
（２）上記（１）に係る炭化珪素半導体装置１００によれば、第２主面４２に対して垂直な方向から見て、単位セル１２０あたりにおいて、第２トレンチ２の開口部８の面積は、第１トレンチ１の開口部５の面積よりも小さくてもよい。
（３）上記（１）または（２）に係る炭化珪素半導体装置１００は、第３不純物領域１３と電気的に接続されているソース電極３６をさらに備えていてもよい。第２主面４２に対して垂直な方向から見て、単位セル１２０あたりにおいて、ソース電極３６の面積は、第２トレンチ２の開口部８の面積よりも大きくてもよい。
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１００によれば、第４不純物領域１４は、第２底面７から隔てられていてもよい。
（５）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１００によれば、第４不純物領域１４は、第２底面７に接していてもよい。
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置１００によれば、第２主面４２に対して垂直な方向から見て、第１トレンチ１は、ストライプ形状を有していてもよい。
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置１００によれば、第２主面４２に対して垂直な方向から見て、第２トレンチ２の開口部８の面積は、第２底面７の面積よりも大きくてもよい。
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置１００によれば、第１側面３と第１底面４とがなす角度θ１は８０°以上１００°以下であり、かつ第２側面６と第２底面７とがなす角度θ２は、第１側面３と第１底面４とがなす角度θ１よりも大きくてもよい。
（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置１００によれば、第２絶縁膜３４上に設けられた埋込部３２と、ゲート電極３１および埋込部３２の各々を覆う層間絶縁膜３５とをさらに備えていてもよい。
（１０）上記（１）〜（９）のいずれかに係る炭化珪素半導体装置１００によれば、第２主面４２に対して垂直な方向から見て、第４不純物領域１４は、第１底面４に重なっている第１部分６１を有していてもよい。
（１１）上記（１０）に係る炭化珪素半導体装置１００によれば、炭化珪素基板１０は、第３不純物領域１３に接し、かつ第２導電型を有する第５不純物領域１５をさらに有していてもよい。第２主面に対して垂直な方向から見て、第４不純物領域１４は、第５不純物領域１５に重なっており、かつ第１部分６１と電気的に接続された第２部分６２を有していてもよい。
（１２）上記（１）〜（１１）のいずれかに係る炭化珪素半導体装置１００によれば、第２主面４２に対して垂直な方向から見て、第１トレンチ１は、第２主面４２に平行な第１方向１０１に延在しており、かつ第２トレンチ２は、第１方向１０１において第１トレンチ１の隣りに設けられていてもよい。
（１３）本開示に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、第１絶縁膜３３と、ゲート電極３１と、第２絶縁膜３４と、ソース電極３６と、埋込部３２と、層間絶縁膜３５とを備えている。炭化珪素基板１０は、第１主面４１と、第１主面４１と反対側の第２主面４２とを有している。第１主面４１には、第１トレンチ１と、第２トレンチ２とが設けられている。第１トレンチ１は、第１側面３と、第１側面３に連なる第１底面４とにより規定されている。第２トレンチ２は、第２側面６と、第２側面６に連なる第２底面７とにより規定されている。炭化珪素基板１０は、第１導電型を有する第１不純物領域１１と、第１不純物領域１１に接し、かつ第１導電型と異なる第２導電型を有する第２不純物領域１２と、第１不純物領域１１から隔てられるように第２不純物領域１２上に設けられ、かつ第１導電型を有する第３不純物領域１３と、第２主面４２と第２底面７との間に設けられ、かつ第２導電型を有する第４不純物領域１４とを含んでいる。第１絶縁膜３３は、第１側面３および第１底面４の各々に接している。ゲート電極３１は、第１絶縁膜３３上に設けられている。第２絶縁膜３４は、第２側面６および第２底面７の各々に接している。ソース電極３６は、第３不純物領域１３と電気的に接続されている。埋込部３２は、第２絶縁膜３４上に設けられている。層間絶縁膜３５は、ゲート電極３１および埋込部３２の各々を覆っている。第２不純物領域１２は、第４不純物領域１４と電気的に接続され、かつ第２側面６に沿って第４不純物領域１４に向かって延在する接続領域２２を有している。第２主面４２に対して垂直な方向から見て、単位セル１２０あたりにおいて、第２トレンチ２の開口部８の面積は、第１トレンチ１の開口部５の面積よりも小さい。第２主面４２に対して垂直な方向から見て、単位セル１２０あたりにおいて、ソース電極３６の面積は、第２トレンチ２の開口部８の面積よりも大きい。第２主面４２に対して垂直な方向から見て、第２トレンチ２の開口部８の面積は、第２底面７の面積よりも大きい。第２主面４２に対して垂直な方向から見て、第１トレンチ１は、第２主面４２に平行な第１方向１０１に延在しており、かつ第２トレンチ２は、第１方向１０１において第１トレンチ１の隣りに設けられている。
［本開示の実施形態の詳細］
以下、実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
まず、本実施形態に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ１００の構成について説明する。
図１および図２に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート電極３１と、埋込部３２と、ソース電極３６と、ドレイン電極５１と、第１絶縁膜３３と、第２絶縁膜３４と、第３絶縁膜３９と、層間絶縁膜３５と、ソース配線３７とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層１８とを含む。炭化珪素基板１０は、第１主面４１と、第１主面４１と反対側の第２主面４２とを有する。炭化珪素エピタキシャル層１８は、第１主面４１を構成する。炭化珪素単結晶基板５０は、第２主面４２を構成する。炭化珪素単結晶基板５０および炭化珪素エピタキシャル層１８は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、たとえば窒素（Ｎ）などのｎ型不純物を含みｎ型（第１導電型）を有する。
第１主面４１は、｛０００１｝面または｛０００１｝面に対して、オフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面４１は、（０００−１）面または（０００−１）面に対して、オフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、たとえば＜１１−２０＞方向であってもよいし、＜１−１００＞方向であってもよい。オフ角は、たとえば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。
炭化珪素エピタキシャル層１８は、ドリフト領域１１（第１不純物領域１１）と、第２不純物領域１２と、ソース領域１３（第３不純物領域１３）と、第４不純物領域１４と、第５不純物領域１５（コンタクト領域１５）とを主に有している。ドリフト領域１１は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１は、たとえば第１ドリフト層１６と、第２ドリフト層１７とを有している。第１ドリフト層１６のｎ型不純物の濃度は、第２ドリフト層１７のｎ型不純物の濃度と同じであってもよいし、第２ドリフト層１７のｎ型不純物の濃度よりも低くてもよい。
第２不純物領域１２は、ドリフト領域１１に接している。第２不純物領域１２は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。第２不純物領域１２のｐ型不純物の濃度は、ドリフト領域１１のｎ型不純物の濃度よりも高くてもよい。
ソース領域１３は、第２不純物領域１２によってドリフト領域１１から隔てられるように第２不純物領域１２上に設けられている。ソース領域１３は、たとえば窒素またはリン（Ｐ）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１３は、第１主面４１の一部を構成している。ソース領域１３のｎ型不純物の濃度は、第２不純物領域１２のｐ型不純物の濃度よりも高くてもよい。ソース領域１３のｎ型不純物の濃度は、たとえば１×１０19ｃｍ-3程度である。
第１主面４１には、第１トレンチ１と、第２トレンチ２とが設けられている。第１トレンチ１は、第１側面３と、第１底面４とにより規定されている。第１底面４は、第１側面３に連なっている。第１側面３は、ソース領域１３および第２不純物領域１２の各々を貫通している。第１側面３は、ドリフト領域１１に至っている。第１底面４は、ドリフト領域１１に位置している。第１底面４は、第１主面４１とほぼ平行である。第１側面３は、ソース領域１３、第２不純物領域１２およびドリフト領域１１の各々により構成されている。第１底面４は、ドリフト領域１１により構成されている。第１側面３と第１底面４とがなす第１角度θ１は、たとえば９０°よりも大きくてもよい。第１角度θ１は、たとえば１１５°以上１３５°以下である。
第２トレンチ２は、第２側面６と、第２底面７とにより規定されている。第２底面７は、第２側面６に連なっている。第２側面６は、ソース領域１３を貫通していてもよい。第１側面３は、第２不純物領域１２に至っている。第２底面７は、第２不純物領域１２に位置している。第２底面７は、第２主面４２とほぼ平行である。第２側面６は、ソース領域１３および第２不純物領域１２の各々により構成されている。第２底面７は、第２不純物領域１２により構成されている。第２側面６と第２底面７とがなす第２角度θ２は、たとえば９０°よりも大きくてもよい。第２角度θ２は、たとえば１１５°以上１３５°以下である。
第２不純物領域１２は、ボディ領域２１と、第１接続領域２２と、第２接続領域２３とを有している。ボディ領域２１はドリフト領域１１上に設けられている。第１トレンチ１の第１側面３に接するボディ領域２１の部分は、チャネルを形成可能である。第１接続領域２２は、第４不純物領域１４と電気的に接続されている。第１接続領域２２は、第２側面６に沿って第４不純物領域１４に向かって延在している。第１接続領域２２は、ボディ領域２１および第４不純物領域１４の各々に連なっている。
第１接続領域２２は、ボディ領域２１と第２接続領域２３との間にある。第１接続領域２２は、ボディ領域２１から見て、ソース領域１３とは反対側に設けられていてもよい。第１接続領域２２は、ドリフト領域１１と第２側面６とに挟まれている。第１接続領域２２は、第２側面６の一部を構成している。第２接続領域２３は、第１接続領域２２に連なっている。第２接続領域２３は、第２底面７と第４不純物領域１４との間に設けられている。第２接続領域２３は、第１接続領域２２に取り囲まれていてもよい。第２接続領域２３は、第２底面７および第４不純物領域１４の各々に接している。第２接続領域２３は、第２底面７を構成している。
第４不純物領域１４は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。第４不純物領域１４のｐ型不純物の濃度は、たとえば５×１０17ｃｍ-3以上５×１０18ｃｍ-3以下である。第４不純物領域１４は、第２主面４２と第２底面７との間に設けられている。第４不純物領域１４の不純物濃度は、第２不純物領域１２の不純物濃度よりも高くてもよい。第４不純物領域１４は、第２底面７から隔てられていてもよい。第４不純物領域１４の上端部４０は、ソース領域１３に対面していてもよい。上端部４０は、第１トレンチ１の第１側面３に対面する位置まで延在していてもよいし、第１底面４の一部に対面する位置まで延在していてもよい。
第１絶縁膜３３は、ゲート絶縁膜である。第１絶縁膜３３は、たとえば二酸化珪素を含む材料により構成されている。第１絶縁膜３３は、第１側面３および第１底面４の各々に接している。第１絶縁膜３３は、第１底面４においてドリフト領域１１と接している。第１絶縁膜３３は、第１側面３においてソース領域１３、ボディ領域２１およびドリフト領域１１の各々と接している。
ゲート電極３１は、第１絶縁膜３３上に設けられている。ゲート電極３１は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極３１は、第１トレンチ１の内部に配置されている。ゲート電極３１は、ソース領域１３、ボディ領域２１およびドリフト領域１１の各々に対面している。
第２絶縁膜３４は、第２側面６および第２底面７の各々に接している。第２絶縁膜３４は、たとえば二酸化珪素を含む材料により構成されている。第２絶縁膜３４は、第２底面７において第２接続領域２３と接している。第２絶縁膜３４は、第２側面６においてソース領域１３、ボディ領域２１および第１接続領域２２の各々と接していてもよい。
埋込部３２は、第２絶縁膜３４上に設けられている。埋込部３２は、たとえば導電性不純物を含むポリシリコンから構成されている。埋込部３２は、第２トレンチ２の内部に配置されている。埋込部３２は、ソース領域１３および第２不純物領域１２の各々に対面している。埋込部３２は、たとえばゲート電極３１から電気的に離間していてもよい。なお、埋込部３２は、第２トレンチ２を埋めることができればよく、導電体であってもよいし、絶縁体であってもよい。
第３絶縁膜３９は、第１主面４１上に設けられている。第３絶縁膜３９は、第１絶縁膜３３と第２絶縁膜３４との間にある。第３絶縁膜３９は、第１絶縁膜３３および第２絶縁膜３４の各々に接している。第３絶縁膜３９は、第１主面４１においてソース領域１３と接していてもよい。図２に示されるように、第３絶縁膜３９は、ソース電極３６に接していてもよい。
層間絶縁膜３５は、第１トレンチ１および第２トレンチ２の各々を覆うように設けられている。具体的には、層間絶縁膜３５は、第１絶縁膜３３、ゲート電極３１、第２絶縁膜３４、埋込部３２および第３絶縁膜３９の各々に接している。層間絶縁膜３５は、ゲート電極３１および埋込部３２の各々を覆っている。層間絶縁膜３５は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜３５は、ゲート電極３１とソース電極３６とを電気的に絶縁している。
ドレイン電極５１は、第２主面４２に接する。ドレイン電極５１は、第２主面４２において炭化珪素単結晶基板５０と接している。ドレイン電極５１は、ドリフト領域１１と電気的に接続されている。ドレイン電極５１は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。
図２に示されるように、コンタクト領域１５は、第１主面４１の一部を構成している。コンタクト領域１５は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１５は、ソース領域１３を貫通し、ボディ領域２１に接する。コンタクト領域１５は、ソース領域１３に接している。コンタクト領域１５は、第４不純物領域１４に対面していてもよい。コンタクト領域１５のｐ型不純物の濃度は、たとえばボディ領域２１のｐ型不純物の濃度よりも高い。コンタクト領域１５のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
ソース電極３６は、第１主面４１上に設けられている。ソース電極３６は、ソース領域１３と電気的に接続されている。ソース電極３６は、第１主面４１において、ソース領域１３およびコンタクト領域１５に接していてもよい。ソース電極３６は、たとえばＴｉとＡｌとＳｉとを含む材料から構成されている。ソース電極３６は、ソース領域１３とオーミック接合している。ソース電極３６は、コンタクト領域１５とオーミック接合していてもよい。
ソース配線３７は、ソース電極３６に接続されている。ソース配線３７は、ソース電極３６および層間絶縁膜３５の各々を覆っている。ソース配線３７は、たとえばアルミニウムを含む材料により構成されている。図１に示されるように、ソース配線３７は、層間絶縁膜３５上に設けられている。ソース配線３７は、第１トレンチ１および第２トレンチ２の各々を覆っていてもよい。同様に、ソース配線３７は、ゲート電極３１および埋込部３２の各々を覆っていてもよい。
図３に示されるように、第２主面４２に対して垂直な方向から見て、第１トレンチ１は、ストライプ形状を有している。具体的には、第１トレンチ１は、第２主面４２に平行な第１方向１０１に延在している。第１方向１０１は、たとえば＜１１−２０＞方向である。第１方向１０１に沿った第１トレンチ１の長さは、第２方向１０２に沿った第１トレンチ１の長さよりも大きい。第２方向１０２は、第２主面４２に平行であり、かつ第１方向１０１に垂直な方向である。第２方向１０２は、たとえば＜１−１００＞方向である。別の観点から言えば、第１方向１０１および第２方向１０２は、それぞれ第１トレンチ１の長手方向および短手方向である。第１トレンチ１は、第２方向１０２において間隔を隔てて複数設けられていてもよい。
第２主面４２に対して垂直な方向から見て、第２トレンチ２は、第１トレンチ１の隣りに配置されている。具体的には、第２トレンチ２は、第２方向１０２において隣り合う２つの第１トレンチ１の間に設けられていてもよい。第２トレンチ２は、第１方向１０１において隣り合う２つのソース電極３６の間に設けられていてもよい。第１方向１０１に沿った第２トレンチ２の長さは、第１方向１０１に沿った第１トレンチ１の長さよりも小さい。
第２主面４２に対して垂直な方向から見て、コンタクト領域１５は、第１方向１０１に沿って延在している。第１方向１０１に沿ったコンタクト領域１５の長さは、第２方向１０２に沿ったコンタクト領域１５の長さよりも大きくてもよい。別の観点から言えば、第１方向１０１および第２方向１０２は、それぞれコンタクト領域１５の長手方向および短手方向である。コンタクト領域１５は、第１トレンチ１の長手方向と平行な方向に延在している。
第２主面４２に対して垂直な方向から見て、第４不純物領域１４は、第１方向１０１に沿って延在している。第１方向１０１に沿った第４不純物領域１４の長さは、第２方向１０２に沿った第４不純物領域１４の長さよりも大きい。別の観点から言えば、第１方向１０１および第２方向１０２は、それぞれ第４不純物領域１４の長手方向および短手方向である。第４不純物領域１４は、第１トレンチ１の長手方向と平行な方向に延在している。第２主面４２に対して垂直な方向から見て、コンタクト領域１５は、第４不純物領域１４と重なっていてもよい。第２方向１０２に沿った第４不純物領域１４の長さは、第２方向１０２に沿ったコンタクト領域１５の長さよりも大きくてもよい。
第２主面４２に対して垂直な方向から見て、ソース電極３６は、第１方向１０１に沿って延在している。第１方向１０１に沿ったソース電極３６の長さは、第２方向１０２に沿ったソース電極３６の長さよりも大きい。別の観点から言えば、第１方向１０１および第２方向１０２は、それぞれソース電極３６の長手方向および短手方向である。ソース電極３６は、第１トレンチ１の長手方向と平行な方向に延在している。第１方向１０１に沿ったソース電極３６の長さは、第１方向１０１に沿った第１トレンチ１の長さよりも小さくてもよい。
第２主面４２に対して垂直な方向から見て、ソース電極３６は、第４不純物領域１４と重なっていてもよい。第２方向１０２に沿ったソース電極３６の長さは、第２方向１０２に沿った第４不純物領域１４の長さよりも小さくてもよい。第１方向１０１に沿ったソース電極３６の長さは、第１方向１０１に沿った第４不純物領域１４の長さよりも小さくてもよい。第２主面４２に対して垂直な方向から見て、ソース電極３６は、コンタクト領域１５と重なっている。第２方向１０２に沿ったソース電極３６の長さは、第２方向１０２に沿ったコンタクト領域１５の長さよりも大きくてもよい。第１方向１０１に沿ったソース電極３６の長さは、第１方向１０１に沿ったコンタクト領域１５の長さよりも小さくてもよい。
図３に示されるように、本実施形態によれば、第１トレンチ１は、第２方向１０２において周期的に設けられている。隣り合う２つの第１トレンチ１の間隔は、Ｘである。第２トレンチ２は、第１方向１０１において周期的に設けられている。隣り合う２つの第２トレンチ２の間隔は、Ｙである。単位セル１２０は、第１トレンチ１および第２トレンチ２の周期パターンの単位となる領域である。本実施形態においては、第１方向１０１において幅Ｘを有する領域と、第２方向１０２において幅Ｙを有する領域とにより規定される領域が単位セル１２０とされる。
第２主面４２に対して垂直な方向から見て、単位セル１２０あたりにおいて、第２トレンチ２の第２開口部８の面積は、第１トレンチ１の第１開口部５の面積よりも小さくてもよい。第１トレンチ１の第１開口部５の面積は、第２トレンチ２の第２開口部８の面積の３倍以上であってもよいし、１０倍以上であってもよい。第１トレンチ１の第１開口部５の面積の上限は特に限定されないが、第１トレンチ１の第１開口部５の面積は、第２トレンチ２の第２開口部８の面積の２０倍以下であってもよい。
第２主面４２に対して垂直な方向から見て、単位セル１２０あたりにおいて、ソース電極３６の面積は、第２トレンチ２の第２開口部８の面積よりも大きくてもよい。ソース電極３６の面積は、第２トレンチ２の第２開口部８の面積の３倍以上であってもよいし、１０倍以上であってもよい。ソース電極３６の面積の上限は特に限定されないが、ソース電極３６の面積は、第２トレンチ２の第２開口部８の面積の２０倍以下であってもよい。
図３に示されるように、第２方向１０２における第２トレンチ２の周期は、第２方向１０２における第１トレンチ１の周期の２倍であってもよい。具体的には、第２方向１０２において隣り合う２つの第２トレンチ２の間には、１つのソース電極３６と、当該１つのソース電極３６を挟む２つの第１トレンチ１が配置されていてもよい。
代替的に、第４不純物領域１４は、第１トレンチ１の長手方向に対して垂直であって、かつ第２主面４２に平行な方向に延在していてもよい。別の観点から言えば、第４不純物領域１４は、第２方向１０２に沿って延在するように設けられていてもよい。この場合、第４不純物領域１４の長手方向および短手方向は、それぞれ第２方向１０２および第１方向１０１となる。
次に、第２トレンチ２の平面形状について説明する。
図４に示されるように、第２トレンチ２は、第２側面６と第２底面７との境界部９を有する。第２主面４２に対して垂直な方向から見て、境界部９は、第１曲率部９１と、第１曲率部９１に連なる第１直線部９２とを有している。第１直線部９２は、たとえば第１方向１０１に沿って延在する。第１曲率部９１は、たとえば円弧状である。第２トレンチ２の第２開口部８は、第２曲率部８１と、第２曲率部８１に連なる第２直線部８２とを有している。第２直線部８２は、たとえば第１方向１０１に沿って延在する。第２曲率部８１は、たとえば円弧状である。第２主面４２に対して垂直な方向から見て、第２トレンチ２の第２開口部８の面積は、第２底面７の面積よりも大きくてもよい。別の観点から言えば、第２トレンチ２の幅は、第２底面７から第１主面４１に向かって拡がっていてもよい。
次に、本実施形態の第１変形例に係る炭化珪素半導体装置１００の構成について説明する。
図５に示されるように、第１変形例に係る炭化珪素半導体装置１００によれば、第４不純物領域１４は、第２トレンチ２の第２底面７に接していてもよい。言い換えれば、第２底面７は、第４不純物領域１４により構成されていてもよい。第２トレンチ２の第２側面６は、ソース領域１３と、ボディ領域２１と、接続領域２２および第４不純物領域１４の各々により構成されていてもよい。第２主面４２に対して垂直な方向において、第４不純物領域１４の上端部４０は、第２底面７よりも第１主面４１側に位置していてもよい。
代替的に、第２主面４２に対して垂直な方向において、第４不純物領域１４の上端部４０は、第２底面７と同じ位置に配置されていてもよい。この場合、第２側面６は、ソース領域１３と、ボディ領域２１および接続領域２２の各々により構成される。
次に、本実施形態の第２変形例に係る炭化珪素半導体装置１００の構成について説明する。
図６に示されるように、第１トレンチ１は、垂直トレンチであってもよい。言い換えれば、第１側面３と第１底面４とがなす第１角度θ１は、９０°であってもよい。この場合、第２方向１０２において、第１底面４の幅は、第１開口部５の幅とほぼ同じである。垂直トレンチは、図５に示すＭＯＳＦＥＴ１００の第１トレンチ１に採用されてもよい。
製造ばらつきなどにより、第１角度θ１は、９０°から少しずれていてもよい。具体的には、第１側面３と第１底面４とがなす第１角度θ１は、８０°以上１００°以下であってもよい。第２側面６と第２底面７とがなす第２角度θ２は、第１側面３と第１底面４とがなす第１角度θ１よりも大きくてもよい。第２角度θ２は、たとえば１１５°以上１３５°以下である。
次に、本実施形態の第３変形例に係る炭化珪素半導体装置１００の構成について説明する。
図７に示されるように、第２主面４２に対して垂直な方向から見て、第４不純物領域１４は、第１トレンチ１の第１底面４に重なっている第１部分６１と、第２トレンチ２の第２底面７に重なっている第３部分６３とを有していてもよい。第１部分６１は、第１底面４の長手方向に沿って延在している。別の観点から言えば、第１部分６１は、第１方向１０１に沿って延在している。第１部分６１の長手方向および短手方向は、それぞれ第１方向１０１および第２方向１０２である。第２方向１０２において、第１部分６１の幅は、第１トレンチ１の第１開口部５の幅よりも大きくてもよいし、第１トレンチ１の第１開口部５の幅と同じであってもよい。
図７に示されるように、第２主面４２に対して垂直な方向から見て、第３部分６３は、第２底面７の一部に重なっており、第２底面７の残りの部分に重なっていなくてもよい。第３部分６３は、たとえば第１部分６１の短手方向に沿って延在している。第３部分６３は、隣り合う２つの第１部分６１を繋いでいる。第３部分６３の長手方向は、第１部分６１の短手方向と同じであってもよい。別の観点から言えば、第３部分６３の長手方向および短手方向は、それぞれ第２方向１０２および第１方向１０１であってもよい。第１方向１０１において、第３部分６３の幅は、第２トレンチ２の第２開口部８の幅よりも小さくてもよい。第２方向１０２において、第３部分６３の幅は、第２トレンチ２の第２開口部８の幅よりも大きくてもよい。
図８および図９に示されるように、第１部分６１は、第１底面４と第２主面４２との間にある。第１部分６１は、第１底面４から離間していてもよい。第１部分６１と第１底面４との間には、第２ドリフト層１７が設けられている。第３部分６３は、第２不純物領域１２に接している。第３部分６３は、第２底面７と第２主面４２との間にある。第３部分６３と第２底面７との間には、第２不純物領域１２が設けられていてもよいし、第３部分６３が第２底面７に接していてもよい。図９に示されるように、コンタクト領域１５と第２主面４２との間には、第３部分６３が設けられていなくてもよい。同様に、ソース電極３６と第２主面４２との間には、第３部分６３が設けられていなくてもよい。
次に、本実施形態の第４変形例に係る炭化珪素半導体装置１００の構成について説明する。本実施形態の第４変形例に係る炭化珪素半導体装置１００は、第４不純物領域１４がさらに第２部分６２を有している構成において第３変形例に係る炭化珪素半導体装置１００と主に異なっており、その他の構成については、第３変形例に係る炭化珪素半導体装置１００の構成と同様である。
図１０に示されるように、第２主面４２に対して垂直な方向から見て、第４不純物領域１４は、コンタクト領域１５に重なっている第２部分６２をさらに有していてもよい。つまり、第４不純物領域１４は、第１部分６１と、第２部分６２と、第３部分６３とを有していてもよい。第２部分６２は、第１部分６１と電気的に接続されている。第２部分６２は、第３部分６３を介して第１部分６１と接続されている。
第２部分６２は、コンタクト領域１５の長手方向に沿って延在している。別の観点から言えば、第２部分６２は、第１方向１０１に沿って延在している。第２部分６２の長手方向および短手方向は、それぞれ第１方向１０１および第２方向１０２である。第２部分６２は、第１部分６１と平行に配置されていてもよい。第２方向１０２において、第２部分６２の幅は、コンタクト領域１５の幅よりも小さくてもよいし、コンタクト領域１５の幅と同じであってもよい。第２主面４２に対して垂直な方向から見て、第２部分６２の一部は、第２トレンチ２の第２底面７に重なっていてもよい。
図１０に示されるように、第２方向１０２において、第１部分６１の幅は、第１トレンチ１の第１開口部５の幅よりも小さくてもよい。第１方向１０１において、第１部分６１の幅は、第２部分６２の幅よりも大きくてもよい。第２方向１０２において、第２部分６２の幅は、第２トレンチ２の第２開口部８の幅よりも小さくてもよい。第２方向１０２において、第２部分６２の幅は、ソース電極３６の幅よりも小さくてもよい。
図１１および図１２に示されるように、第１部分６１は、第１底面４と第２主面４２との間に設けられている。第１部分６１と第１底面４との間には、第２ドリフト層１７が設けられている。第２部分６２は、コンタクト領域１５と第２主面４２との間に設けられている。同様に、第２部分６２は、ソース電極３６と第２主面４２との間に設けられている。第３部分６３は、第２不純物領域１２に接している。第３部分６３は、第２底面７と第２主面４２との間に設けられている。
次に、本実施形態の第５変形例に係る炭化珪素半導体装置１００の構成について説明する。
図１３に示されるように、第２主面４２に対して垂直な方向から見て、第２トレンチ２は、第１方向１０１において第１トレンチ１の隣りに設けられていてもよい。第１トレンチ１は、第２主面４２に平行な第１方向１０１に延在している。言い換えれば、第１トレンチ１の長手方向は、第１方向１０１である。第１トレンチ１は、第１トレンチ１の短手方向である第２方向１０２において複数並べられている。第２方向１０２において、第２トレンチ２は、複数の第１トレンチ１に対して１つの割合で設けられている。第１方向１０１において、第１トレンチ１および第２トレンチ２は、交互に設けられていてもよい。複数のコンタクト領域１５の各々は、第１方向１０１に沿って間隔を隔てて設けられている。同様に、複数のコンタクト領域１５の各々は、第２方向１０２に沿って間隔を隔てて設けられている。
図１４に示されるように、第２主面４２に対して垂直な方向から見て、第２トレンチ２は、コンタクト領域１５に取り囲まれていてもよい。具体的には、第２トレンチ２の第２開口部８は、コンタクト領域１５により構成されていてもよい。第２主面４２に対して垂直な方向から見て、第１方向１０１における第２トレンチ２と第１トレンチ１との間の距離は、第２方向１０２における第２トレンチ２と第１トレンチ１との間の距離よりも短くてもよい。
図１５に示されるように、第２側面６の一部および第１主面４１の一部は、コンタクト領域１５により構成されている。第２側面６は、コンタクト領域１５と、第２不純物領域１２とにより構成されている。第２底面７は、第２不純物領域１２により構成されている。別の観点から言えば、第２側面６および第２底面７の各々は、ｐ型不純物領域により構成されている。コンタクト領域１５および第２不純物領域１２は、第２側面６において、第２絶縁膜３４に接している。第２不純物領域１２は、第２底面７において、第２絶縁膜３４に接している。コンタクト領域１５は、第１主面４１において、第３絶縁膜３９に接している。
図１６に示されるように、第１主面４１上に第４絶縁膜３８が設けられている。第４絶縁膜３８は、第１絶縁膜３３および第２絶縁膜３４の各々に連なっている。第４絶縁膜３８は、第１絶縁膜３３および第２絶縁膜３４の間に設けられている。第４絶縁膜３８上には、導電膜６０が設けられている。導電膜６０は、ゲート電極３１および埋込部３２の各々に連なっている。導電膜６０は、ゲート電極３１および埋込部３２の間に設けられている。導電膜６０の厚み１０３は、たとえば３００ｎｍ以上４００ｎｍ以下である。
上記の通り、埋込部３２は、ゲート電極３１と電気的に繋がっていてもよい。この場合、第２側面６および第２底面７は、ｐ型不純物領域で構成されることが望ましい。第２側面６および第２底面７の一部がｎ型不純物領域で構成されている場合には、第２絶縁膜３４を介したｎ型不純物領域と埋込部３２との間でリーク電流が発生する可能性がある。一方、第２側面６および第２底面７がｐ型不純物領域で構成されていると、ｐ型不純物領域はトンネルする電子を有しないため、第２絶縁膜３４を介したｐ型不純物領域と埋込部３２との間でリーク電流が発生することを抑制することができる。
図１６に示されるように、第１主面４１の一部は、コンタクト領域１５により構成されている。コンタクト領域１５は、第１主面４１において、第４絶縁膜３８に接している。第４絶縁膜３８は、導電膜６０とコンタクト領域１５との間に設けられている。導電膜６０は、第４絶縁膜３８および層間絶縁膜３５の各々に接している。導電膜６０は、第４絶縁膜３８と層間絶縁膜３５との間に設けられている。
図１５および図１６に示されるように、ソース配線３７は、第１配線層４３と、第２配線層４４とを有していてもよい。第１配線層４３は、層間絶縁膜３５上に設けられている。第２配線層４４は、第１配線層４３上に設けられている。図１５に示されるように、第１配線層４３の一部は、第１主面４１に接していてもよい。ソース電極３６は、第１配線層４３に接していてもよい。層間絶縁膜３５は、第１配線層４３によって、第２配線層４４から隔てられている。第１配線層４３は、たとえば窒化チタン（ＴｉＮ）から構成されている。第２配線層４４は、たとえばアルミニウムを含む材料から構成されている。
図１５に示されるように、第４不純物領域１４は、第２トレンチ２の第２底面７に対向している。第４不純物領域１４は、第２方向１０２（図１４参照）に沿って延在している。第４不純物領域１４は、第２トレンチ２の第２方向１０２における両側に位置している第１トレンチ１の近傍まで延在している。第４不純物領域１４は、第２トレンチ２の第２方向１０２における両側に位置している第１トレンチ１の第１底面４には対向していなくてもよい。第４不純物領域１４は、第２不純物領域１２と、コンタクト領域１５と、ソース領域１３とに対向していてもよい。
図１６に示されるように、第４不純物領域１４は、第１方向１０１（図１４参照）に沿って延在している。第４不純物領域１４は、第２トレンチ２の第１方向１０１における両側に位置している第１トレンチ１の近傍まで延在している。第４不純物領域１４は、第２トレンチ２の第１方向１０１における両側に位置している第１トレンチ１の第１底面４および第１側面３の各々に対向していてもよい。第４不純物領域１４は、第４絶縁膜３８と、導電膜６０とに対向していてもよい。
図１７に示されるように、第４不純物領域１４は、第１トレンチ１の第１底面４に対向せず、かつコンタクト領域１５に対向する第２部分６２を有していてもよい。別の観点から言えば、第２主面４２に対して垂直な方向から見て、第２部分６２は、第２方向１０２において隣り合う２つの第１トレンチ１の間に設けられていてもよい。第２方向１０２において隣り合う２つの第２部分６２の間には、第１ドリフト層１６が設けられていてもよい。第２方向１０２において、第２部分６２の幅１０５は、コンタクト領域１５の幅１０６よりも大きくてもよい。
次に、本実施形態の第６変形例に係る炭化珪素半導体装置１００の構成について説明する。本実施形態の第６変形例に係る炭化珪素半導体装置１００は、第４不純物領域１４の構成において、第５変形例に係る炭化珪素半導体装置１００と異なっており、その他の構成については、第５変形例に係る炭化珪素半導体装置１００と同様である。
図１８に示されるように、第４不純物領域１４は、第２トレンチ２の第２方向１０２における両側に位置している第１トレンチ１の第１底面４および第１側面３の各々に対向するように、第２方向１０２に延在していてもよい。第４不純物領域１４は、第２トレンチ２の第２方向１０２における隣の第１トレンチ１を横切って、さらに隣の第１トレンチ１の第１底面４に対向するように延在していてもよい。
図１９に示されるように、第４不純物領域１４は、第１トレンチ１の第１底面４に対向する第１部分６１と、コンタクト領域１５に対向する第２部分６２とを有していてもよい。別の観点から言えば、第２主面に対して垂直な方向から見て、第４不純物領域１４は、第１底面４に重なっている第１部分６１と、コンタクト領域１５に重なっている第２部分６２を有していてもよい。第２部分６２は、第１部分６１と電気的に接続されていてもよい。第１部分６１と、第２部分６２とは、第２方向１０２において交互に設けられていてもよい。第２方向１０２において隣り合う第１部分６１と第２部分６２との間には、第１ドリフト層１６が設けられていてもよい。第２方向１０２において、第２部分６２の幅１０５は、コンタクト領域１５の幅１０６よりも小さくてもよい。この場合、電流経路が増大するのでオン抵抗を下げることができる。また第２方向１０２において、第２部分６２の幅１０５は、コンタクト領域１５の幅１０６よりも大きくてもよい。この場合、第２部分６２の端部において電界集中を緩和できるので耐圧を上げることができる。
次に、本実施形態の第７変形例に係る炭化珪素半導体装置１００の構成について説明する。本実施形態の第７変形例に係る炭化珪素半導体装置１００は、第４不純物領域１４の構成において、第６変形例に係る炭化珪素半導体装置１００と異なっており、その他の構成については、第６変形例に係る炭化珪素半導体装置１００と同様である。
図２０に示されるように、第４不純物領域１４は、第１トレンチ１の第１底面４に対向する第１部分６１を有しており、コンタクト領域１５に対向していなくてもよい。別の観点から言えば、第２主面４２に対して垂直な方向から見て、第４不純物領域１４は、第１底面４に重なっている第１部分６１を有しており、コンタクト領域１５に重なっていない。第１部分６１は、第２方向１０２において離間して複数設けられていてもよい。第２方向１０２において隣り合う第１部分６１の間には、第１ドリフト層１６が設けられていてもよい。第２方向１０２において、第１部分６１の幅１１１は、第１開口部５の幅１０４よりも小さくてもよい。この場合、電流経路が増大するのでオン抵抗を下げることができる。また、第２方向１０２において、第１部分６１の幅１１１は、第１開口部５の幅１０４よりも大きくてもよい。この場合、第１部分６１の端部において電界集中を緩和できるので耐圧を上げることができる。第２方向１０２において、隣り合う２つの第１部分６１の間隔１１２は、第１部分６１の幅１１１よりも大きくてもよい。
次に、本実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。
まず、炭化珪素基板を準備する工程が実施される。たとえば昇華法によって製造された炭化珪素インゴット（図示せず）がスライスされることにより、炭化珪素単結晶基板５０が準備される。次に、第１ドリフト層１６を形成する工程が実施される。たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素（Ｈ2）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素単結晶基板５０上に第１ドリフト層１６が形成される（図２１参照）。エピタキシャル成長の際、たとえば窒素などのｎ型不純物が第１ドリフト層１６に導入される。第１ドリフト層１６は、ｎ型の導電型を有する。
次に、第４不純物領域を形成する工程が実施される。たとえば、第４不純物領域１４が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムなどのｐ型不純物が第１ドリフト層１６に注入される。これにより、第４不純物領域１４が形成される（図２２参照）。第４不純物領域１４は、第１ドリフト層１６に接し、かつ第１ドリフト層１６の表面に露出するように形成される。
次に、第２ドリフト層を形成する工程が実施される。たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたＣＶＤ法により、第１ドリフト層１６上に第２ドリフト層１７が形成される。エピタキシャル成長の際、たとえば窒素などのｎ型不純物が第２ドリフト層１７に導入される。第２ドリフト層１７は、ｎ型の導電型を有する。第２ドリフト層１７は、第４不純物領域１４および第１ドリフト層１６の各々に接する。
次に、ソース領域を形成する工程が実施される。たとえばリン（Ｐ）などのｎ型不純物が第２ドリフト層１７の表面全体に対してイオン注入される。これにより、ソース領域１３が形成される。ソース領域１３は、第２ドリフト層１７に接し、かつ第２ドリフト層１７の表面に露出するように形成される（図２３参照）。ソース領域１３は、第１主面４１を構成する。次に、コンタクト領域を形成する工程が実施される。たとえばコンタクト領域１５が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムなどのｐ型不純物がソース領域１３に注入される。これによりソース領域１３と接するコンタクト領域１５（図２参照）が形成される。
次に、第２トレンチを形成する工程が実施される。具体的には、第２トレンチ２（図１参照）が形成される位置上に開口を有するマスク（図示せず）が形成される。マスクを用いて、ソース領域１３の一部と、ドリフト領域１１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとして六フッ化硫黄（ＳＦ6）またはＳＦ6と酸素（Ｏ2）との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、第２トレンチ２が形成されるべき領域に、第１主面４１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面４１とほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面４１上にマスクが形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素（Ｃｌ2）、三塩化ホウ素（ＢＣｌ3）、ＳＦ6または四フッ化炭素（ＣＦ4）を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
上記熱エッチングにより、第１主面４１に第２トレンチ２が形成される（図２４参照）。第２トレンチ２は、第２側面６と、第２底面７とにより規定される。第２側面６は、ソース領域１３とドリフト領域１１とにより構成される。第２底面７は、ドリフト領域１１により構成される。第２側面６と第２底面７とがなす第２角度θ２は、たとえば１１５°以上１３５°以下である。次に、マスクが第１主面４１から除去される。
次に、第２不純物領域を形成する工程が実施される。第１主面４１全面に対して、たとえばアルミニウムなどのｐ型不純物が第２ドリフト層１７に注入される。これにより、第４不純物領域１４に接する第２不純物領域１２が形成される（図２５参照）。第２不純物領域１２は、ボディ領域２１と、第１接続領域２２と、第２接続領域２３とを含む。ボディ領域２１は、ソース領域１３に接するように形成される。第１接続領域２２は、第２トレンチ２の第２側面６に露出するように形成される。第２接続領域２３は、第２底面７に露出するように形成される。
次に、炭化珪素基板１０に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
次に、第１トレンチを形成する工程が実施される。具体的には、第１トレンチ１（図１参照）が形成される位置上に開口を有するマスク（図示せず）が形成される。マスクを用いて、ソース領域１３の一部と、ボディ領域２１の一部と、ドリフト領域１１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとして六フッ化硫黄（ＳＦ6）またはＳＦ6と酸素（Ｏ2）との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、第１トレンチ１が形成されるべき領域に、第１主面４１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面４１とほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面４１上にマスクが形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素原子およびフッ素原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素、三塩化ホウ素、ＳＦ6または四フッ化炭素を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
上記熱エッチングにより、第１主面４１に第１トレンチ１が形成される（図２６参照）。第１トレンチ１は、第１側面３と、第１底面４とにより規定される。第１側面３は、ソース領域１３とボディ領域２１とドリフト領域１１とにより構成される。第１底面４は、ドリフト領域１１により構成される。第１側面３と第１底面４とがなす第１角度θ１は、たとえば１１５°以上１３５°以下である。次に、マスクが第１主面４１から除去される。
次に、絶縁膜を形成する工程が実施される。たとえば炭化珪素基板１０を熱酸化することにより、第１絶縁膜３３、第２絶縁膜３４および第３絶縁膜３９が形成される。具体的には、炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、第１側面３および第１底面４の各々に接する第１絶縁膜３３と、第２側面６および第２底面７の各々に接する第２絶縁膜３４と、第１主面４１に接する第３絶縁膜３９とが形成される。
次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、たとえば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、第１絶縁膜３３とボディ領域２１との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
ＮＯアニール後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、第１絶縁膜３３とボディ領域２１との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、ゲート電極および埋込部を形成する工程が実施される。ゲート電極３１は、第１絶縁膜３３上に形成される。埋込部３２は、第２絶縁膜３４上に形成される。ゲート電極３１および埋込部３２は、たとえばＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極３１および埋込部３２は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極３１は、第１トレンチ１の少なくとも一部を埋めるように形成される。埋込部３２は、第２トレンチ２の少なくとも一部を埋めるように形成される。これにより、ゲート電極３１の上面は、埋込部３２の上面とほぼ同じ高さになる。
次に、層間絶縁膜を形成する工程が実施される。層間絶縁膜３５は、たとえば、ＣＶＤ法により形成される。層間絶縁膜３５は、たとえば二酸化珪素を含む材料である。層間絶縁膜３５は、ゲート電極３１と、埋込部３２と、第１絶縁膜３３と、第２絶縁膜３４と、第３絶縁膜３９とを覆うように形成される。
次に、ソース電極を形成する工程が実施される。ソース領域１３およびコンタクト領域１５が露出するように、層間絶縁膜３５および第３絶縁膜３９の各々の一部がエッチングにより除去される。次に、第１主面４１においてソース領域１３およびコンタクト領域１５に接するソース電極３６が形成される。ソース電極３６は、たとえばスパッタリング法により形成される。ソース電極３６は、たとえばＴｉ、ＡｌおよびＳｉを含む材料から構成される。
次に、合金化アニールが実施される。ソース領域１３およびコンタクト領域１５と接するソース電極３６が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、ソース電極３６の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３とオーミック接合するソース電極３６が形成される。ソース電極３６は、コンタクト領域１５とオーミック接合してもよい。次に、ソース配線３７が形成される。ソース配線３７は、たとえばアルミニウムを含む材料から構成されている。ソース配線３７は、ソース電極３６に接し、かつ層間絶縁膜３５を覆うように形成される。
次に、ドレイン電極を形成する工程が実施される。たとえばスパッタリング法により、第２主面４２と接するドレイン電極５１が形成される。ドレイン電極５１は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。以上により、本実施形態に係るＭＯＳＦＥＴ１００（図１および図２参照）が完成する。
なお上記実施の形態では、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。また上記実施の形態では、炭化珪素半導体装置１００としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置１００は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。さらに上記各不純物領域におけるｐ型不純物の濃度およびｎ型不純物の濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。またｐ型領域とｎ型領域との境界面（つまりＰＮ界面）の位置は、たとえばＳＣＭまたはＳＩＭＳなどにより特定することができる。
次に、本実施形態に係る炭化珪素半導体装置の作用効果について説明する。
本実施形態に係る炭化珪素半導体装置１００によれば、第１主面４１には、第１トレンチ１と、第２トレンチ２とが設けられている。第２不純物領域１２は、第４不純物領域１４と電気的に接続され、かつ第２トレンチ２の第２側面６に沿って第４不純物領域１４に向かって延在する接続領域２２を有している。
第１主面４１に第２トレンチ２を設ける場合には、注入マスクを使用することなく、第１主面４１の全面に対してイオン注入を行うことにより接続領域２２を形成することができる。そのため、簡易なプロセスで、第４不純物領域１４を第２不純物領域１２に接続することができる。結果として、第４不純物領域１４が第２不純物領域１２に接続されていない場合（つまり、フローティングの場合）と比較して、炭化珪素半導体装置のスイッチング特性を向上することができる。
また本実施形態に係る炭化珪素半導体装置１００によれば、第２主面４２に対して垂直な方向から見て、単位セル１２０あたりにおいて、第２トレンチ２の開口部８の面積は、第１トレンチ１の開口部５の面積よりも小さくてもよい。接続領域２２を形成する領域を小さくすることにより、チャネル領域を広く確保することができる。結果として、オン抵抗を低減することができる。
さらに本実施形態に係る炭化珪素半導体装置１００によれば、第３不純物領域１３と電気的に接続されているソース電極３６をさらに備えていてもよい。第２主面４２に対して垂直な方向から見て、単位セル１２０あたりにおいて、ソース電極３６の面積は、第２トレンチ２の開口部８の面積よりも大きくてもよい。接続領域２２を形成する領域を小さくすることにより、ソース電極３６の面積を広く確保することができる。結果として、ソース電極３６と炭化珪素基板１０との接触抵抗を低減することができる。
さらに本実施形態に係る炭化珪素半導体装置１００によれば、第２主面４２に対して垂直な方向から見て、第２トレンチ２の開口部８の面積は、第２底面７の面積よりも大きくてもよい。これにより、斜めイオン注入を用いることなく、接続領域２２を形成することができる。
さらに本実施形態に係る炭化珪素半導体装置１００によれば、第２絶縁膜３４上に設けられた埋込部３２と、ゲート電極３１および埋込部３２の各々を覆う層間絶縁膜３５とをさらに有している。これにより、第２トレンチ２が埋められるため、第２トレンチ２上に設けられる層間絶縁膜３５に凹みが形成されることを抑制することができる。結果として、層間絶縁膜３５上に設けられたソース配線３７内に空洞が形成されることを抑制することができる。
さらに本実施形態に係る炭化珪素半導体装置１００によれば、第２主面４２に対して垂直な方向から見て、第１トレンチ１は、第２主面４２に平行な第１方向１０１に延在しており、かつ第２トレンチ２は、第１方向１０１において第１トレンチ１の隣りに設けられていてもよい。これにより、第２トレンチ２が第２方向１０２において第１トレンチ１の隣りに設けられている場合と比較して、セルピッチを低減することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 第１トレンチ、２ 第２トレンチ、３ 第１側面、４ 第１底面、５ 開口部（第１開口部）、６ 第２側面、７ 第２底面、８ 開口部（第２開口部）、９ 境界部、１０ 炭化珪素基板、１１ 第１不純物領域（ドリフト領域）、１２ 第２不純物領域、１３ 第３不純物領域（ソース領域）、１４ 第４不純物領域、１５ 第５不純物領域（コンタクト領域）、１６ 第１ドリフト層、１７ 第２ドリフト層、１８ 炭化珪素エピタキシャル層、２１ ボディ領域、２２ 第１接続領域（接続領域）、２３ 第２接続領域、３１ ゲート電極、３２ 埋込部、３３ 第１絶縁膜、３４ 第２絶縁膜、３５ 層間絶縁膜、３６ ソース電極、３７ ソース配線、３８ 第４絶縁膜、３９ 第３絶縁膜、４０ 上端部、４１ 第１主面、４２ 第２主面、４３ 第１配線層、４４ 第２配線層、５０ 炭化珪素単結晶基板、５１ ドレイン電極、６０ 導電膜、６１ 第１部分、６２ 第２部分、６３ 第３部分、８１ 第２曲率部、８２ 第２直線部、９１ 第１曲率部、９２ 第１直線部、１００ 炭化珪素半導体装置（ＭＯＳＦＥＴ）、１０１ 第１方向、１０２ 第２方向、１０３ 厚み、１０４，１０５，１０６，１１１ 幅、１１２ 間隔、１２０ 単位セル。

Claims (13)

  1. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備えた炭化珪素半導体装置であって、
    前記第１主面には、第１トレンチと、第２トレンチとが設けられており、
    前記第１トレンチは、第１側面と、前記第１側面に連なる第１底面とにより規定されており、
    前記第２トレンチは、第２側面と、前記第２側面に連なる第２底面とにより規定されており、
    前記炭化珪素基板は、
    第１導電型を有する第１不純物領域と、
    前記第１不純物領域上に接し、かつ前記第１導電型と異なる第２導電型を有する第２不純物領域と、
    前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、かつ前記第１導電型を有する第３不純物領域と、
    前記第２主面と前記第２底面との間に設けられ、かつ前記第２導電型を有する第４不純物領域とを含み、
    前記炭化珪素半導体装置は、さらに、
    前記第１側面および前記第１底面の各々に接する第１絶縁膜と、
    前記第１絶縁膜上に設けられたゲート電極と、
    前記第２側面および前記第２底面の各々に接する第２絶縁膜とを備え、
    前記第２不純物領域は、前記第４不純物領域と電気的に接続され、かつ前記第２側面に沿って前記第４不純物領域に向かって延在する接続領域を有する、炭化珪素半導体装置。
  2. 前記第２主面に対して垂直な方向から見て、単位セルあたりにおいて、前記第２トレンチの開口部の面積は、前記第１トレンチの開口部の面積よりも小さい、請求項１に記載の炭化珪素半導体装置。
  3. 前記第３不純物領域と電気的に接続されているソース電極をさらに備え、
    前記第２主面に対して垂直な方向から見て、単位セルあたりにおいて、前記ソース電極の面積は、前記第２トレンチの開口部の面積よりも大きい、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記第４不純物領域は、前記第２底面から隔てられている、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記第４不純物領域は、前記第２底面に接している、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記第２主面に対して垂直な方向から見て、前記第１トレンチは、ストライプ形状を有している、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記第２主面に対して垂直な方向から見て、前記第２トレンチの開口部の面積は、前記第２底面の面積よりも大きい、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記第１側面と前記第１底面とがなす角度は８０°以上１００°以下であり、かつ前記第２側面と前記第２底面とがなす角度は、前記第１側面と前記第１底面とがなす角度よりも大きい、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置。
  9. 前記第２絶縁膜上に設けられた埋込部と、
    前記ゲート電極および前記埋込部の各々を覆う層間絶縁膜とをさらに備えた、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記第２主面に対して垂直な方向から見て、前記第４不純物領域は、前記第１底面に重なっている第１部分を有している、請求項１〜請求項９のいずれか１項に記載の炭化珪素半導体装置。
  11. 前記炭化珪素基板は、前記第３不純物領域に接し、かつ前記第２導電型を有する第５不純物領域をさらに有し、
    前記第２主面に対して垂直な方向から見て、前記第４不純物領域は、前記第５不純物領域に重なっており、かつ前記第１部分と電気的に接続された第２部分を有している、請求項１０に記載の炭化珪素半導体装置。
  12. 前記第２主面に対して垂直な方向から見て、前記第１トレンチは、前記第２主面に平行な第１方向に延在しており、かつ前記第２トレンチは、前記第１方向において前記第１トレンチの隣りに設けられている、請求項１〜請求項１１のいずれか１項に記載の炭化珪素半導体装置。
  13. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備えた炭化珪素半導体装置であって、
    前記第１主面には、第１トレンチと、第２トレンチとが設けられており、
    前記第１トレンチは、第１側面と、前記第１側面に連なる第１底面とにより規定されており、
    前記第２トレンチは、第２側面と、前記第２側面に連なる第２底面とにより規定されており、
    前記炭化珪素基板は、
    第１導電型を有する第１不純物領域と、
    前記第１不純物領域上に接し、かつ前記第１導電型と異なる第２導電型を有する第２不純物領域と、
    前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、かつ前記第１導電型を有する第３不純物領域と、
    前記第２主面と前記第２底面との間に設けられ、かつ前記第２導電型を有する第４不純物領域とを含み、
    前記炭化珪素半導体装置は、さらに、
    前記第１側面および前記第１底面の各々に接する第１絶縁膜と、
    前記第１絶縁膜上に設けられたゲート電極と、
    前記第２側面および前記第２底面の各々に接する第２絶縁膜と、
    前記第３不純物領域と電気的に接続されているソース電極と、
    前記第２絶縁膜上に設けられた埋込部と、
    前記ゲート電極および前記埋込部の各々を覆う層間絶縁膜とを備え、
    前記第２不純物領域は、前記第４不純物領域と電気的に接続され、かつ前記第２側面に沿って前記第４不純物領域に向かって延在する接続領域を有し、
    前記第２主面に対して垂直な方向から見て、単位セルあたりにおいて、前記第２トレンチの開口部の面積は、前記第１トレンチの開口部の面積よりも小さく、
    前記第２主面に対して垂直な方向から見て、前記単位セルあたりにおいて、前記ソース電極の面積は、前記第２トレンチの開口部の面積よりも大きく、
    前記第２主面に対して垂直な方向から見て、前記第２トレンチの開口部の面積は、前記第２底面の面積よりも大きく、
    前記第２主面に対して垂直な方向から見て、前記第１トレンチは、前記第２主面に平行な第１方向に延在しており、かつ前記第２トレンチは、前記第１方向において前記第１トレンチの隣りに設けられている、炭化珪素半導体装置。
JP2019570328A 2018-02-06 2018-12-27 炭化珪素半導体装置 Active JP7156314B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018019588 2018-02-06
JP2018019588 2018-02-06
PCT/JP2018/048045 WO2019155783A1 (ja) 2018-02-06 2018-12-27 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019155783A1 true JPWO2019155783A1 (ja) 2021-01-14
JP7156314B2 JP7156314B2 (ja) 2022-10-19

Family

ID=67548909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019570328A Active JP7156314B2 (ja) 2018-02-06 2018-12-27 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US11784217B2 (ja)
JP (1) JP7156314B2 (ja)
CN (1) CN111670502A (ja)
DE (1) DE112018007026T5 (ja)
WO (1) WO2019155783A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395972B2 (ja) * 2019-11-11 2023-12-12 住友電気工業株式会社 炭化珪素半導体装置
WO2021261397A1 (ja) * 2020-06-26 2021-12-30 ローム株式会社 半導体装置
WO2022131084A1 (ja) * 2020-12-18 2022-06-23 住友電気工業株式会社 炭化珪素半導体装置
JPWO2023100500A1 (ja) * 2021-11-30 2023-06-08
WO2023223588A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ
CN118613920A (zh) * 2022-05-19 2024-09-06 住友电气工业株式会社 半导体芯片
WO2023228473A1 (ja) * 2022-05-25 2023-11-30 住友電気工業株式会社 炭化珪素半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093459A (ja) * 2004-09-24 2006-04-06 Toyota Motor Corp トレンチゲート型半導体装置およびその製造方法
JP2014107571A (ja) * 2012-11-26 2014-06-09 Infineon Technologies Austria Ag 半導体素子
JP2014175314A (ja) * 2013-03-05 2014-09-22 Rohm Co Ltd 半導体装置
JP6177812B2 (ja) * 2013-02-05 2017-08-09 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2018195782A (ja) * 2017-05-22 2018-12-06 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964819B2 (ja) 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP5858934B2 (ja) * 2011-02-02 2016-02-10 ローム株式会社 半導体パワーデバイスおよびその製造方法
JP6143490B2 (ja) 2013-02-19 2017-06-07 ローム株式会社 半導体装置およびその製造方法
JP6715567B2 (ja) * 2014-12-16 2020-07-01 富士電機株式会社 半導体装置
JP2019096631A (ja) * 2016-04-07 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
JP7280666B2 (ja) * 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093459A (ja) * 2004-09-24 2006-04-06 Toyota Motor Corp トレンチゲート型半導体装置およびその製造方法
JP2014107571A (ja) * 2012-11-26 2014-06-09 Infineon Technologies Austria Ag 半導体素子
JP6177812B2 (ja) * 2013-02-05 2017-08-09 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
JP2014175314A (ja) * 2013-03-05 2014-09-22 Rohm Co Ltd 半導体装置
JP2018195782A (ja) * 2017-05-22 2018-12-06 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US20210399090A1 (en) 2021-12-23
US11784217B2 (en) 2023-10-10
WO2019155783A1 (ja) 2019-08-15
JP7156314B2 (ja) 2022-10-19
CN111670502A (zh) 2020-09-15
DE112018007026T5 (de) 2020-11-12

Similar Documents

Publication Publication Date Title
JP7156314B2 (ja) 炭化珪素半導体装置
JP5742657B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6806162B2 (ja) 炭化珪素半導体装置
US20190140056A1 (en) Silicon carbide semiconductor device and method for manufacturing same
KR20140049986A (ko) 반도체 장치의 제조 방법
WO2018042835A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6950398B2 (ja) 炭化珪素半導体装置
WO2021124800A1 (ja) 炭化珪素半導体装置
JP7395972B2 (ja) 炭化珪素半導体装置
JP7156313B2 (ja) 炭化珪素半導体装置
WO2023026803A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2022209089A1 (ja) 炭化珪素半導体装置
WO2022102262A1 (ja) 炭化珪素半導体装置
WO2021095609A1 (ja) 炭化珪素半導体装置
WO2022137649A1 (ja) 炭化珪素半導体装置
WO2022113609A1 (ja) 炭化珪素半導体装置
WO2022131084A1 (ja) 炭化珪素半導体装置
JP2019192699A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2023057352A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2024124052A (ja) 炭化珪素半導体装置
JP2023023614A (ja) 炭化珪素半導体装置
JP2023104657A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7156314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150