JP2019192699A - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019192699A JP2019192699A JP2018080871A JP2018080871A JP2019192699A JP 2019192699 A JP2019192699 A JP 2019192699A JP 2018080871 A JP2018080871 A JP 2018080871A JP 2018080871 A JP2018080871 A JP 2018080871A JP 2019192699 A JP2019192699 A JP 2019192699A
- Authority
- JP
- Japan
- Prior art keywords
- gate trench
- region
- active region
- main surface
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 103
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000012535 impurity Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 24
- 239000000460 chlorine Substances 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 210000000746 body region Anatomy 0.000 description 52
- 239000010410 layer Substances 0.000 description 45
- 239000007789 gas Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 12
- 238000000137 annealing Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- -1 titanium aluminum silicon Chemical compound 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】信頼性を向上可能な炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体装置は、活性領域と、終端領域とを備えている。活性領域は、主表面を有する。終端領域は、主表面に垂直な方向から見て活性領域を取り囲んでいる。活性領域は、第１活性領域部と、主表面に垂直な方向から見て第１活性領域部を取り囲みかつ終端領域に接する第２活性領域部とを含んでいる。活性領域には、ゲートトレンチが設けられている。ゲートトレンチは、第１活性領域部に設けられた第１ゲートトレンチ部と、第２活性領域部に設けられかつ第１ゲートトレンチ部に連なる第２ゲートトレンチ部と有している。第２ゲートトレンチ部の深さは、第１ゲートトレンチ部の深さよりも小さい。【選択図】図１
Description
本開示は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
特開２０１５−１８５７５１号公報（特許文献１）は、半導体基板の表面にゲートトレンチが設けられたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。
本開示の目的は、信頼性を向上可能な炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することである。
本開示に係る炭化珪素半導体装置は、活性領域と、終端領域とを備えている。活性領域は、主表面を有する。終端領域は、主表面に垂直な方向から見て活性領域を取り囲んでいる。活性領域は、第１活性領域部と、主表面に垂直な方向から見て第１活性領域部を取り囲みかつ終端領域に接する第２活性領域部とを含んでいる。活性領域には、ゲートトレンチが設けられている。ゲートトレンチは、第１活性領域部に設けられた第１ゲートトレンチ部と、第２活性領域部に設けられかつ第１ゲートトレンチ部に連なる第２ゲートトレンチ部と有している。第２ゲートトレンチ部の深さは、第１ゲートトレンチ部の深さよりも小さい。
本開示に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。主表面を有する炭化珪素基板が準備される。開口を有するマスク層が主表面上に形成される。マスク層を用いて炭化珪素基板を塩素含有ガスでエッチングすることにより、主表面にゲートトレンチが形成される。炭化珪素基板は、活性領域と、主表面に垂直な方向から見て活性領域を取り囲む終端領域とを含んでいる。活性領域は、第１活性領域部と、主表面に垂直な方向から見て第１活性領域部を取り囲みかつ終端領域に接する第２活性領域部とを有している。ゲートトレンチは、第１活性領域部に設けられた第１ゲートトレンチ部と、第２活性領域部に設けられかつ第１ゲートトレンチ部に連なる第２ゲートトレンチ部と有している。第２ゲートトレンチ部の深さは、第１ゲートトレンチ部の深さよりも小さい。主表面に垂直な方向から見て、開口は、＜１１−２０＞方向に沿って延在しており、開口の延在方向に垂直な方向において、第２活性領域部上の開口の幅は、第１活性領域部上における開口の幅よりも小さい。
本開示によれば、信頼性を向上可能な炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。
［本開示の実施形態の概要］
まず、本開示の実施形態の概要について説明する。
まず、本開示の実施形態の概要について説明する。
（１）本開示に係る炭化珪素半導体装置１００は、活性領域４３と、終端領域４４とを備えている。活性領域４３は、主表面３１を有する。終端領域４４は、主表面３１に垂直な方向から見て活性領域４３を取り囲んでいる。活性領域４３は、第１活性領域部４１と、主表面３１に垂直な方向から見て第１活性領域部４１を取り囲みかつ終端領域４４に接する第２活性領域部４２とを含んでいる。活性領域４３には、ゲートトレンチ５が設けられている。ゲートトレンチ５は、第１活性領域部４１に設けられた第１ゲートトレンチ部１と、第２活性領域部４２に設けられかつ第１ゲートトレンチ部１に連なる第２ゲートトレンチ部２と有している。第２ゲートトレンチ部２の深さは、第１ゲートトレンチ部１の深さよりも小さい。
（２）上記（１）に係る炭化珪素半導体装置１００において、主表面３１に垂直な方向から見て、ゲートトレンチ５は、＜１１−２０＞方向に沿って延在していてもよい。主表面３１に平行であり、かつゲートトレンチ５の延在方向に垂直な方向において、第２ゲートトレンチ部２の幅は、第１ゲートトレンチ部１の幅よりも小さくてもよい。
（３）上記（１）または（２）に係る炭化珪素半導体装置１００において、第１ゲートトレンチ部１は、主表面３１に連なる第１側面２１と、第１側面２１に連なる底面２７と、底面２７および主表面３１の各々に連なる第２側面２２とにより構成されていてもよい。第２ゲートトレンチ部２は、主表面３１に連なる第３側面２３と、第３側面２３および主表面３１の各々に連なる第４側面２４とにより構成されていてもよい。
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１００において、活性領域４３は、第１導電型を有する第１不純物領域１１と、第１不純物領域１１上に設けられ、第１導電型と異なる第２導電型を有する第２不純物領域１２と、第１不純物領域１１から隔てられるように第２不純物領域１２上に設けられ、かつ第１導電型を有する第３不純物領域１３とを有していてもよい。第２ゲートトレンチ部２の底２９は、第２不純物領域１２にあってもよい。
（５）本開示に係る炭化珪素半導体装置１００の製造方法は以下の工程を備えている。主表面３１を有する炭化珪素基板１０が準備される。開口を有するマスク層が主表面３１上に形成される。マスク層を用いて炭化珪素基板１０を塩素含有ガスでエッチングすることにより、主表面３１にゲートトレンチ５が形成される。炭化珪素基板１０は、活性領域４３と、主表面３１に垂直な方向から見て活性領域４３を取り囲む終端領域４４とを含んでいる。活性領域４３は、第１活性領域部４１と、主表面３１に垂直な方向から見て第１活性領域部４１を取り囲みかつ終端領域４４に接する第２活性領域部４２とを有している。ゲートトレンチ５は、第１活性領域部４１に設けられた第１ゲートトレンチ部１と、第２活性領域部４２に設けられかつ第１ゲートトレンチ部１に連なる第２ゲートトレンチ部２と有している。第２ゲートトレンチ部２の深さは、第１ゲートトレンチ部１の深さよりも小さい。主表面３１に垂直な方向から見て、開口は、＜１１−２０＞方向に沿って延在しており、開口の延在方向に垂直な方向において、第２活性領域部４２上の開口の幅は、第１活性領域部４１上における開口の幅よりも小さい。
［本開示の実施形態の詳細］
以下、実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
以下、実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
まず、本実施形態に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ１００の構成について説明する。
図１に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０を有している。炭化珪素基板１０は、活性領域４３と、終端領域４４とを有している。図１に示されるように、第１主面３１（図２参照）に垂直な方向から見て、終端領域４４は、活性領域４３を取り囲んでいる。終端領域４４には、たとえばガードリング（図示せず）が設けられている。ガードリングは、活性領域４３を取り囲んでいる。活性領域４３は、第１活性領域部４１と、第２活性領域部４２とを含んでいる。図１に示されるように、第１主面３１に垂直な方向から見て、第２活性領域部４２は、第１活性領域部４１を取り囲んでいる。第２活性領域部４２は、終端領域４４に接している。別の観点から言えば、第２活性領域部４２は、第１活性領域部４１と終端領域４４との間に位置している。
活性領域４３の第１主面３１は、たとえば（０００−１）面である。別の観点から言えば、第１主面３１は、たとえばカーボン面である。第１主面３１は、たとえば（０００−１）面に対してオフ方向に８°以下のオフ角だけ傾斜した面であってもよい。オフ方向は、たとえば＜１１−２０＞方向であってもよいし、＜１−１００＞方向であってもよい。オフ角は、たとえば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。
図１に示されるように、活性領域４３には、ゲートトレンチ５が設けられている。ゲートトレンチ５は、第１ゲートトレンチ部１と、第２ゲートトレンチ部２と有している。第２ゲートトレンチ部２は、第１ゲートトレンチ部１に連なっている。第１ゲートトレンチ部１は、第１活性領域部４１に設けられている。第２ゲートトレンチ部２は、第２活性領域部４２に設けられている。第２ゲートトレンチ部２は、第１ゲートトレンチ部１の両側に設けられている。ゲートトレンチ５は、第１方向１０１に沿って延在している。第２方向１０２は、第１主面３１に対して垂直な方向から見て、第１方向１０１に対して垂直な方向である。ゲートトレンチ５の長手方向は、第１方向１０１に沿った方向である。ゲートトレンチ５の短手方向は、第２方向１０２に沿った方向である。なおゲートトレンチ５は、第２方向１０２において複数並べられていてもよい。
第１主面３１が（０００−１）面である場合、第１方向１０１は、たとえば＜１１−２０＞方向である。第１主面３１が（０００−１）面に対して傾斜している場合、第１方向１０１は、＜１１−２０＞方向が第１主面３１に投影された方向である。つまり、第１主面３１に垂直な方向から見て、ゲートトレンチ５は、＜１１−２０＞方向に沿って延在している。同様に、第１主面３１が（０００−１）面である場合、第２方向１０２は、たとえば＜１−１００＞方向である。第１主面３１が（０００−１）面に対して傾斜している場合、第２方向１０２は、＜１−１００＞方向が第１主面３１に投影された方向である。
図１に示されるように、第１主面３１に対して垂直な方向から見て、ゲートトレンチ５の延在方向に垂直な方向（つまり第２方向１０２に平行な方向）において、第２ゲートトレンチ部２の幅１２２は、第１ゲートトレンチ部１の幅１２１よりも小さい。第１ゲートトレンチ部１の幅１２１は、たとえば２μｍ以上５μｍ以下である。第２ゲートトレンチ部２の幅１２２は、たとえば１μｍ以上３μｍ以下である。
図１に示されるように、第１主面３１に対して垂直な方向から見て、ゲートトレンチ５の延在方向（つまり第１方向１０１に平行な方向）において、第２ゲートトレンチ部２の長さ１３２は、第１ゲートトレンチ部１の長さ１３１よりも小さい。第２ゲートトレンチ部２の長さ１３２は、たとえば３μｍ以上１０μｍ以下である。第１ゲートトレンチ部１の長さ１３１は、第１ゲートトレンチ部１の幅１２１よりも大きい。第２ゲートトレンチ部２の長さ１３２は、第２ゲートトレンチ部２の幅１２２よりも大きくてもよい。
図２は、図１のＩＩ−ＩＩ線に沿った断面模式図である。図２に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０とをさらに有している。なお図１においては、ゲートトレンチ５が設けられた炭化珪素基板１０のみを記載しており、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０とは省略されている。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含んでいる。炭化珪素基板１０の活性領域４３は、第１主面３１（主表面３１）と、第１主面３１と反対側の第２主面３２とを有する。炭化珪素エピタキシャル層４０は第１主面３１を構成する。炭化珪素単結晶基板５０は第２主面３２を構成する。炭化珪素単結晶基板５０および炭化珪素エピタキシャル層４０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、たとえば窒素（Ｎ）などのｎ型不純物を含みｎ型（第１導電型）を有する。
炭化珪素エピタキシャル層４０は、バッファ層１７と、ドリフト領域１１（第１不純物領域１１）と、ボディ領域１２（第２不純物領域１２）と、ソース領域１３（第３不純物領域１３）と、コンタクト領域１８とを主に有している。バッファ層１７は、炭化珪素単結晶基板５０上に設けられている。バッファ層１７は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。バッファ層１７が含むｎ型不純物の濃度は、炭化珪素単結晶基板５０が含むｎ型不純物の濃度よりも低くてもよい。ドリフト領域１１は、バッファ層１７上に設けられている。ドリフト領域１１は、たとえば窒素などのｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１が含むｎ型不純物の濃度は、バッファ層１７が含むｎ型不純物の濃度よりも低くてもよい。
ボディ領域１２はドリフト領域１１上に設けられている。ボディ領域１２は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。ボディ領域１２のｐ型不純物の濃度は、ドリフト領域１１のｎ型不純物の濃度よりも高くてもよい。ボディ領域１２は、第１主面３１および第２主面３２の各々から離間している。
ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、たとえば窒素またはリン（Ｐ）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１３は、第１主面３１を構成している。ソース領域１３のｎ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高くてもよい。ソース領域１３のｎ型不純物の濃度は、たとえば１×１０19ｃｍ-3程度である。
コンタクト領域１８は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１８のｐ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高くてもよい。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接している。コンタクト領域１８は、第１主面３１の一部を構成する。コンタクト領域１８のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
図２に示されるように、第１ゲートトレンチ部１は、第１側面２１と、第１底面２７と、第２側面２２とにより構成されている。第１側面２１は、第１主面３１に連なっている。第１底面２７は、第１側面２１に連なっている。第２側面２２は、第１底面２７および第１主面３１の各々に連なっている。第１側面２１および第２側面２２の各々は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至っている。別の観点から言えば、第１側面２１および第２側面２２の各々は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とによって構成されている。第１底面２７は、ドリフト領域１１にある。別の観点から言えば、第１底面２７は、ドリフト領域１１によって構成されている。第１底面２７は、たとえば第２主面３２と平行な平面である。第１底面２７を含む平面に対する第２側面２２の角度θ１は、たとえば４５°以上６５°以下である。角度θ１は、たとえば５０°以上であってもよい。角度θ１は、たとえば６０°以下であってもよい。
ゲート絶縁膜８１は、たとえば酸化膜である。ゲート絶縁膜８１は、たとえば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、第１側面２１、第２側面２２および第１底面２７に接する。ゲート絶縁膜８１は、第１底面２７においてドリフト領域１１と接している。ゲート絶縁膜８１は、第１側面２１および第２側面２２の各々において、ソース領域１３、ボディ領域１２およびドリフト領域１１と接している。ゲート絶縁膜８１は、第１主面３１においてソース領域１３と接していてもよい。
ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。具体的には、ゲート電極８２は、第１ゲートトレンチ部１および第２ゲートトレンチ部２の各々の内部に配置されている。ゲート電極８２の一部は、第１主面３１上に配置されていてもよい。ゲート電極８２は、ドリフト領域１１、ボディ領域１２およびソース領域１３に対向している。
ソース電極６０は、第１主面３１に接している。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。ソース配線６２は、コンタクト電極６１上に設けられている。コンタクト電極６１は、第１主面３１において、ソース領域１３に接している。コンタクト電極６１は、第１主面３１において、コンタクト領域１８に接していてもよい。コンタクト電極６１は、たとえばＴｉ（チタン）と、Ａｌ（アルミニウム）と、Ｓｉ（シリコン）とを含む材料から構成されている。コンタクト電極６１は、ソース領域１３とオーミック接合している。コンタクト電極６１は、コンタクト領域１８とオーミック接合していてもよい。
ドレイン電極７０は、第２主面３２に接する。ドレイン電極７０は、第２主面３２において炭化珪素単結晶基板５０に接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、たとえばＮｉＳｉ（ニッケルシリコン）またはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む材料から構成されている。
層間絶縁膜８３は、ゲート電極８２およびゲート絶縁膜８１の各々に接して設けられている。層間絶縁膜８３は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。具体的には、層間絶縁膜８３の一部は、第１ゲートトレンチ部１および第２ゲートトレンチ部２の各々の内部に設けられていてもよい。ソース配線６２は、層間絶縁膜８３を覆っていてもよい。ソース配線６２は、たとえばＡｌを含む材料により構成されている。
図３は、図１のＩＩＩ−ＩＩＩ線に沿った断面模式図である。図３に示されるように、第２ゲートトレンチ部２は、たとえば第３側面２３と、第４側面２４とにより構成されている。第３側面２３は、第１主面３１に連なっている。第４側面２４は、第３側面２３および第１主面３１の各々に連なっている。第３側面２３と第４側面２４との境界は、第２ゲートトレンチ部２の底２９である。図３に示されるように、第２ゲートトレンチ部２の延在方向に対して垂直な断面において、第２ゲートトレンチ部２は、Ｖ字型である。第２ゲートトレンチ部２は、第２主面３２に向かって尖っている。
第３側面２３および第４側面２４の各々は、ソース領域１３を貫通してボディ領域１２に至っている。別の観点から言えば、第３側面２３および第４側面２４の各々は、ソース領域１３と、ボディ領域１２とによって構成されている。第２ゲートトレンチ部２の底２９は、ボディ領域１２にあってもよい。別の観点から言えば、第２ゲートトレンチ部２の底２９は、ボディ領域１２によって構成されている。当該底２９を通りかつ第２主面３２に平行な面に対する第４側面２４の角度θ２は、たとえば４５°以上６５°以下である。角度θ２は、たとえば５０°以上であってもよい。角度θ２は、たとえば６０°以下であってもよい。第２ゲートトレンチ部２の底２９は、ボディ領域１２を突き抜けてドリフト領域１１に位置していてもよい。第２ゲートトレンチ部２の底２９が、第１ゲートトレンチ部１の第１底面２７よりも浅い場合には、第１ゲートトレンチ部１の第１底面２７と同じ深さの場合と比較して、第２ゲートトレンチ部２の底２９における電界集中が緩和される。そのため、炭化珪素半導体装置１００の耐圧は向上する。第２ゲートトレンチ部２の底２９が、ボディ領域１２内に位置している場合には、第２ゲートトレンチ部２の底２９における電界集中はさらに緩和される。そのため、炭化珪素半導体装置１００の耐圧はさらに向上する。
ゲート絶縁膜８１は、第３側面２３、第４側面２４および底２９の各々に接している。ゲート絶縁膜８１は、底２９においてボディ領域１２と接している。ゲート絶縁膜８１は、第３側面２３および第４側面２４の各々において、ソース領域１３およびボディ領域１２と接している。ゲート絶縁膜８１は、第１主面３１においてソース領域１３と接していてもよい。第３側面２３、第４側面２４および底２９の各々は、ドリフト領域１１から離間している。
図４に示されるように、第２ゲートトレンチ部２の深さ１１２は、第１ゲートトレンチ部１の深さ１１１よりも小さい。第１ゲートトレンチ部１の深さ１１１は、第２主面３２に対して垂直な方向における第１主面３１と第１底面２７との間の距離である。第２ゲートトレンチ部２の深さ１１２は、第２主面３２に対して垂直な方向における第１主面３１と底２９との間の距離である。
図４に示されるように、第１主面３１に平行であり、かつゲートトレンチ５の延在方向に垂直な方向（つまり第２方向１０２）において、第２ゲートトレンチ部２の幅１２２は、第１ゲートトレンチ部１の幅１２１よりも小さい。第１ゲートトレンチ部１の幅１２１は、第１側面２１と第１主面３１との接点と、第２側面２２と第１主面３１との接点との間の距離である。第２ゲートトレンチ部２の幅１２２は、第３側面２３と第１主面３１との接点と、第４側面２４と第１主面３１との接点との間の距離である。
次に、本実施形態に係るＭＯＳＦＥＴの第１変形例の構成について説明する。
図５に示されるように、ゲートトレンチ５は、第１ゲートトレンチ部１と、第２ゲートトレンチ部２と、第３ゲートトレンチ部３とにより構成されていてもよい。第３ゲートトレンチ部３は、第１ゲートトレンチ部１と、第２ゲートトレンチ部２との間に位置している。第３ゲートトレンチ部３は、第１ゲートトレンチ部１および第２ゲートトレンチ部２の各々に連なっている。第１ゲートトレンチ部１は、第１活性領域部４１に設けられている。第２ゲートトレンチ部２は、第２活性領域部４２に設けられている。第３ゲートトレンチ部３は、第１活性領域部４１と第２活性領域部４２との境界を交差するように設けられている。第３ゲートトレンチ部３は、第１ゲートトレンチ部１の両側に設けられている。
図５に示されるように、ゲートトレンチ５は、第１ゲートトレンチ部１と、第２ゲートトレンチ部２と、第３ゲートトレンチ部３とにより構成されていてもよい。第３ゲートトレンチ部３は、第１ゲートトレンチ部１と、第２ゲートトレンチ部２との間に位置している。第３ゲートトレンチ部３は、第１ゲートトレンチ部１および第２ゲートトレンチ部２の各々に連なっている。第１ゲートトレンチ部１は、第１活性領域部４１に設けられている。第２ゲートトレンチ部２は、第２活性領域部４２に設けられている。第３ゲートトレンチ部３は、第１活性領域部４１と第２活性領域部４２との境界を交差するように設けられている。第３ゲートトレンチ部３は、第１ゲートトレンチ部１の両側に設けられている。
図５に示されるように、第２方向１０２における第３ゲートトレンチ部３の幅は、第１方向１０１に沿った方向において変化している。別の観点から言えば、第２方向１０２における第３ゲートトレンチ部３の幅は、第１ゲートトレンチ部１から第２ゲートトレンチ部２に向かうにつれて小さくなる。
図６に示されるように、第３ゲートトレンチ部３は、たとえば第５側面２５と、第２底面２８と、第６側面２６とにより構成されている。第５側面２５は、第１主面３１に連なっている。第２底面２８は、第５側面２５に連なっている。第６側面２６は、第２底面２８および第１主面３１の各々に連なっている。第５側面２５および第６側面２６の各々は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至っていてもよい。別の観点から言えば、第５側面２５および第６側面２６の各々は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とによって構成されていてもよい。第２底面２８は、ドリフト領域１１にあってもよい。別の観点から言えば、第２底面２８は、ドリフト領域１１によって構成されていてもよい。第２底面２８を含む平面に対する第６側面２６の角度θ３は、たとえば４５°以上６５°以下である。角度θ３は、たとえば５０°以上であってもよい。角度θ１は、たとえば６０°以下であってもよい。
図７に示されるように、第３ゲートトレンチ部３の深さ１１３は、第１ゲートトレンチ部１の深さ１１１よりも小さく、かつ第２ゲートトレンチ部２の深さ１１２よりも大きい。第３ゲートトレンチ部３の深さ１１３は、第２主面３２に対して垂直な方向における第１主面３１と第２底面２８との間の距離である。第１ゲートトレンチ部１から第２ゲートトレンチ部２に向かうに従って、第３ゲートトレンチ部３の深さ１１３は、単調に減少していてもよい。
図７に示されるように、第１主面３１に平行であり、かつゲートトレンチ５の延在方向に垂直な方向（第２方向１０２）において、第３ゲートトレンチ部３の幅１２３は、第１ゲートトレンチ部１の幅１２１よりも小さく、かつ第２ゲートトレンチ部２の幅１２２よりも大きくてもよい。第３ゲートトレンチ部３の幅は、第５側面２５と第１主面３１との接点と、第６側面２６と第１主面３１との接点との間の距離である。第１ゲートトレンチ部１から第２ゲートトレンチ部２に向かうに従って、第３ゲートトレンチ部３の幅１２３は、単調に減少していてもよい。
なお、第３ゲートトレンチ部３の延在方向に対して垂直な断面において、第３ゲートトレンチ部３は、Ｖ字型であってもよい。この場合、第３ゲートトレンチ部３は、第５側面２５と、第６側面２６とにより構成されている。第５側面２５は、第１主面３１に連なっている。第６側面２６は、第５側面２５および第１主面３１の各々に連なっている。第５側面２５と第６側面２６との境界は、第３ゲートトレンチ部３の底である。
第５側面２５および第６側面２６の各々は、ソース領域１３を貫通してボディ領域１２に至っていてもよい。別の観点から言えば、第５側面２５および第６側面２６の各々は、ソース領域１３と、ボディ領域１２とによって構成されていてもよい。第３ゲートトレンチ部３の底は、ボディ領域１２にあってもよい。別の観点から言えば、第３ゲートトレンチ部３の底は、ボディ領域１２によって構成されていてもよい。
次に、本実施形態に係るＭＯＳＦＥＴの第２変形例の構成について説明する。
図８に示されるように、ゲートトレンチ５は、第１ゲートトレンチ部１と、第３ゲートトレンチ部３とにより構成されていてもよい。第１方向１０１に平行な方向において、第３ゲートトレンチ部３は、第１ゲートトレンチ部１の両側に設けられている。第３ゲートトレンチ部３は、第１ゲートトレンチ部１に連なっている。第１ゲートトレンチ部１は、第１活性領域部４１に設けられている。第３ゲートトレンチ部３は、第２活性領域部４２に設けられている。第３ゲートトレンチ部３の底２９は、ボディ領域１２に位置していてもよいし、ドリフト領域１１に位置していてもよい。第２方向１０２における第３ゲートトレンチ部３の幅は、第１ゲートトレンチ部１から離れるに従って小さくなっていてもよい。
図８に示されるように、ゲートトレンチ５は、第１ゲートトレンチ部１と、第３ゲートトレンチ部３とにより構成されていてもよい。第１方向１０１に平行な方向において、第３ゲートトレンチ部３は、第１ゲートトレンチ部１の両側に設けられている。第３ゲートトレンチ部３は、第１ゲートトレンチ部１に連なっている。第１ゲートトレンチ部１は、第１活性領域部４１に設けられている。第３ゲートトレンチ部３は、第２活性領域部４２に設けられている。第３ゲートトレンチ部３の底２９は、ボディ領域１２に位置していてもよいし、ドリフト領域１１に位置していてもよい。第２方向１０２における第３ゲートトレンチ部３の幅は、第１ゲートトレンチ部１から離れるに従って小さくなっていてもよい。
次に、本実施形態に係るＭＯＳＦＥＴの第３変形例の構成について説明する。
図９に示されるように、ゲートトレンチ５は、第１ゲートトレンチ部１と、第２ゲートトレンチ部２と、第３ゲートトレンチ部３と、第４ゲートトレンチ部４とを有していてもよい。第４ゲートトレンチ部４は、第１方向１０１に平行な方向に延在している。第２方向１０２における第４ゲートトレンチ部４の幅は、一定である。第１主面３１に対して垂直な方向から見て、第４ゲートトレンチ部４の開口部の形状は、たとえば長方形である。第４ゲートトレンチ部４は、たとえば第２活性領域部４２に設けられている。
図９に示されるように、ゲートトレンチ５は、第１ゲートトレンチ部１と、第２ゲートトレンチ部２と、第３ゲートトレンチ部３と、第４ゲートトレンチ部４とを有していてもよい。第４ゲートトレンチ部４は、第１方向１０１に平行な方向に延在している。第２方向１０２における第４ゲートトレンチ部４の幅は、一定である。第１主面３１に対して垂直な方向から見て、第４ゲートトレンチ部４の開口部の形状は、たとえば長方形である。第４ゲートトレンチ部４は、たとえば第２活性領域部４２に設けられている。
図９に示されるように、第４ゲートトレンチ部４は、第２方向１０２に平行な方向において、第１ゲートトレンチ部１の両側に設けられている。別の観点から言えば、第１ゲートトレンチ部１は、一対の第４ゲートトレンチ部４の間に位置している。同様に、第４ゲートトレンチ部４は、第２方向１０２に平行な方向において、第２ゲートトレンチ部２の両側に設けられている。別の観点から言えば、第１ゲートトレンチ部１は、一対の第４ゲートレンチ部の間に位置している。同様に、第４ゲートトレンチ部４は、第２方向１０２に平行な方向において、第３ゲートトレンチ部３の両側に設けられている。別の観点から言えば、第３ゲートトレンチ部３は、一対の第４ゲートレンチ部の間に位置している。第４ゲートレンチ部は、第１ゲートレンチ部、第２ゲートレンチ部および第３ゲートトレンチ部３の各々から離間している。
図１０は、図９のＸ−Ｘ線に沿った断面模式図である。図１０に示されるように、第４ゲートトレンチ部４は、たとえば第７側面３７と、第８側面３８とにより構成されている。第７側面３７は、第１主面３１に連なっている。第８側面３８は、第７側面３７および第１主面３１の各々に連なっている。第７側面３７と第８側面３８との境界は、第４ゲートトレンチ部４の底２９である。図１０に示されるように、第４ゲートトレンチ部４の延在方向に対して垂直な断面において、第４ゲートトレンチ部４は、Ｖ字型であってもよい。第４ゲートトレンチ部４は、第２主面３２に向かって尖っていてもよい。
第７側面３７および第８側面３８の各々は、ソース領域１３を貫通してボディ領域１２に至っていてもよい。別の観点から言えば、第７側面３７および第８側面３８の各々は、ソース領域１３と、ボディ領域１２とによって構成されていてもよい。第４ゲートトレンチ部４の底２９は、ボディ領域１２にあってもよい。別の観点から言えば、第２ゲートトレンチ部２の底２９は、ボディ領域１２によって構成されていてもよい。当該底２９を通りかつ第２主面３２に平行な面に対する第８側面３８の角度θ４は、たとえば４５°以上６５°以下である。角度θ４は、たとえば５０°以上であってもよい。角度θ２は、たとえば６０°以下であってもよい。
図１０に示されるように、ゲート絶縁膜８１は、第７側面３７、第８側面３８および底２９の各々に接する。ゲート絶縁膜８１は、底２９においてボディ領域１２と接していてもよい。ゲート絶縁膜８１は、第７側面３７および第８側面３８の各々において、ソース領域１３およびボディ領域１２と接している。ゲート絶縁膜８１は、第１主面３１においてソース領域１３と接していてもよい。第７側面３７、第８側面３８および底２９の各々は、ドリフト領域１１から離間していてもよい。
第４ゲートトレンチ部４の深さ１１４は、第１ゲートトレンチ部１の深さ１１１よりも小さい。第４ゲートトレンチ部４の深さ１１４は、第２ゲートトレンチ部２の深さ１１２とほぼ同じであってもよい。第４ゲートトレンチ部４の深さ１１４は、第３ゲートトレンチ部３の深さ１１３よりも小さくてもよい。第４ゲートトレンチ部４の深さ１１４は、第２主面３２に対して垂直な方向における第１主面３１と底２９との間の距離である（図１０参照）。
図９に示されるように、第１主面３１に平行であり、かつゲートトレンチ５の延在方向に垂直な方向（つまり第２方向１０２）において、第４ゲートトレンチ部４の幅１２４は、第１ゲートトレンチ部１の幅１２１よりも小さい。第４ゲートトレンチ部４の幅１２４は、第２ゲートトレンチ部２の幅１２２とほぼ同じであってもよい。第４ゲートトレンチ部４の幅１２４は、第３ゲートトレンチ部３の幅１２３よりも小さくてもよい。図１０に示されるように、第４ゲートトレンチ部４の幅１２４は、第７側面３７と第１主面３１との接点と、第８側面３８と第１主面３１との接点との間の距離である。
次に、本実施形態に係る炭化珪素半導体装置の製造方法について説明する。
図１１に示されるように、本実施形態に係る炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程（Ｓ１０）と、マスク層を形成する工程（Ｓ２０）と、ゲートトレンチを形成する工程（Ｓ３０）とを主に有している。
図１１に示されるように、本実施形態に係る炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程（Ｓ１０）と、マスク層を形成する工程（Ｓ２０）と、ゲートトレンチを形成する工程（Ｓ３０）とを主に有している。
まず、炭化珪素基板を準備する工程（Ｓ１０）が実施される。たとえば昇華法によって製造された炭化珪素インゴット（図示せず）がスライスされることにより、炭化珪素単結晶基板５０が準備される。炭化珪素単結晶基板５０の最大径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。次に、バッファ層１７を形成する工程が実施される。たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素（Ｈ2）を用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素単結晶基板５０上にバッファ層１７が形成される。エピタキシャル成長の際、たとえば窒素などのｎ型不純物がバッファ層１７に導入される。
次に、たとえば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとしてたとえば水素を用いたＣＶＤ法により、バッファ層１７上にドリフト領域１１が形成される（図１２参照）。エピタキシャル成長の際、たとえば窒素などのｎ型不純物がドリフト領域１１に導入される。ドリフト領域１１は、ｎ型の導電型を有する。ドリフト領域１１のｎ型不純物の濃度は、バッファ層１７のｎ型不純物の濃度よりも低い。
次に、イオン注入工程が実施される。たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがドリフト領域１１の表面全体に対して注入される。これにより、ボディ領域１２が形成される。次に、たとえばリン（Ｐ）などのｎ型不純物がボディ領域１２の表面全体に対してイオン注入される。これにより、ソース領域１３が形成される。次に、コンタクト領域１８が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがソース領域１３に注入される。これによりソース領域１３およびボディ領域１２の各々と接するコンタクト領域１８が形成される（図１３参照）。
次に、炭化珪素基板１０に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。以上により、炭化珪素基板１０が準備される。炭化珪素基板１０は、第１主面３１と、第２主面３２とを有する。ソース領域１３およびコンタクト領域１８は、第１主面３１を構成する。
次に、マスク層を形成する工程（Ｓ２０）が実施される。図１４に示されるように、たとえ炭化珪素基板１０上にマスク層５４が形成される。マスク層５４には、開口５３が形成されている。第１主面３１に対して垂直な方向から見て、開口５３の形状は、たとえばゲートトレンチ５の形状の相似形となっている。炭化珪素基板１０は、活性領域４３と、終端領域４４とを有している。第１主面３１に垂直な方向から見て、終端領域４４は、活性領域４３を取り囲んでいる。終端領域４４には、たとえばガードリング（図示せず）が設けられている。ガードリングは、活性領域４３を取り囲んでいる。活性領域４３は、第１活性領域部４１と、第２活性領域部４２とを含んでいる。第１主面３１に対して垂直な方向から見て、第２活性領域部４２は、第１活性領域部４１を取り囲んでいる。第２活性領域部４２は、終端領域４４に接している。第２活性領域部４２は、第１活性領域部４１と終端領域４４との間に位置している。マスク層５４は、活性領域４３と、終端領域４４とに接している。
マスク層５４に設けられた開口５３は、第１開口部５１と、第２開口部５２と有している。第２開口部５２は、第１開口部５１に連なっている。第１開口部５１は、第１活性領域部４１上に設けられている。第２開口部５２は、第２活性領域部４２上に設けられている。開口５３は、第１方向１０１に沿って延在している。第１主面３１が（０００−１）面である場合、第１方向１０１は、たとえば＜１１−２０＞方向である。第１主面３１が（０００−１）面に対して傾斜している場合、第１方向１０１は、＜１１−２０＞方向が第１主面３１に投影された方向である。つまり、主表面３１に垂直な方向から見て、開口５３は、＜１１−２０＞方向に沿って延在している。同様に、第１主面３１が（０００−１）面である場合、第２方向１０２は、たとえば＜１−１００＞方向である。第１主面３１が（０００−１）面に対して傾斜している場合、第２方向１０２は、＜１−１００＞方向が第１主面３１に投影された方向である。
図１４に示されるように、第１主面３１に対して垂直な方向から見て、開口５３の延在方向に垂直な方向（つまり第２方向１０２に平行な方向）において、第２開口部５２の幅１４２は、第１開口部５１の幅１４１よりも小さい。第１開口部５１の幅１４１は、たとえば２μｍ以上５μｍ以下である。第２開口部５２の幅１４２は、たとえば１μｍ以上３μｍ以下である。
図１４に示されるように、第１主面３１に対して垂直な方向から見て、開口５３の延在方向（つまり第１方向１０１に平行な方向）において、第２開口部５２の長さ１５２は、第１開口部５１の長さ１５１よりも小さい。第２開口部５２の長さ１５２は、たとえば３μｍ以上１０μｍ以下である。第１開口部５１の長さ１５１は、第１開口部５１の幅１４１よりも大きい。第２開口部５２の長さ１５２は、第２開口部５２の幅１４２よりも大きい。
図１５は、熱エッチング前における図１４のＸＶ−ＸＶ線に沿った断面模式図である。図１６は、熱エッチング前における図１４のＸＶＩ−ＸＶＩ線に沿った断面模式図である。図１５および図１６に示されるように、マスク層５４は、ソース領域１３と、コンタクト領域１８とに接している。マスク層５４に設けられた開口５３は、ソース領域１３上に位置している。
次に、ゲートトレンチを形成する工程（Ｓ３０）が実施される。まず、開口５３を有するマスク層５４が第１主面３１上に形成された状態で、炭化珪素基板１０がエッチングされる。具体的には、たとえばソース領域１３の一部と、ボディ領域１２の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。たとえば反応ガスとして六フッ化硫黄（ＳＦ6）またはＳＦ6と酸素（Ｏ2）との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ５が形成されるべき領域に、第１主面３１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面３１とほぼ平行な底２９とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面３１上にマスク層５４が形成された状態で、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素（Ｃｌ2）、三塩化ホウ素（ＢＣｌ3）、ＳＦ6または四フッ化炭素（ＣＦ4）を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。熱エッチングにより、炭化珪素基板１０の第１主面３１にゲートトレンチ５が形成される。
図１７は、熱エッチング後における図１４のＸＶ−ＸＶ線に沿った断面模式図である。図１７に示されるように、第１ゲートトレンチ部１は、第１側面２１と、第１底面２７と、第２側面２２とにより構成されている。第１側面２１は、第１主面３１に連なっている。第１底面２７は、第１側面２１に連なっている。第２側面２２は、第１底面２７および第１主面３１の各々に連なっている。図１７に示されるように、第２方向１０２において、第１ゲートトレンチ部１の幅１２１は、第１開口部５１の幅１４１よりも大きい。
第１側面２１および第２側面２２の各々は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至っている。別の観点から言えば、第１側面２１および第２側面２２の各々は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とによって構成されている。第１底面２７は、ドリフト領域１１にある。別の観点から言えば、第１底面２７は、ドリフト領域１１によって構成されている。第１底面２７は、たとえば第２主面３２と平行な平面である。第１底面２７を含む平面に対する第２側面２２の角度θ１は、たとえば４５°以上６５°以下である。角度θ１は、たとえば５０°以上であってもよい。角度θ１は、たとえば６０°以下であってもよい。
図１８は、熱エッチング後における図１４のＸＶＩ−ＸＶＩ線に沿った断面模式図である。図１８に示されるように、第２ゲートトレンチ部２は、たとえば第３側面２３と、第４側面２４とにより構成されている。第３側面２３は、第１主面３１に連なっている。第４側面２４は、第３側面２３および第１主面３１の各々に連なっている。第３側面２３と第４側面２４との境界は、第２ゲートトレンチ部２の底２９である。図１８に示されるように、第２ゲートトレンチ部２の延在方向に対して垂直な断面において、第２ゲートトレンチ部２は、Ｖ字型である。第２ゲートトレンチ部２は、第２主面３２に向かって尖っている。
図１８に示されるように、第２方向１０２において、第２ゲートトレンチ部２の幅１２２は、第２開口部５２の幅１４２よりも大きい。第２方向１０２において、第２ゲートトレンチ部２の幅１２２は、第１ゲートトレンチ部１の幅１２１よりも小さい。第１主面３１に垂直な方向において、第２ゲートトレンチ部２の深さ１１２は、第１ゲートトレンチ部１の深さ１１１よりも小さい。
第３側面２３および第４側面２４の各々は、ソース領域１３を貫通してボディ領域１２に至っている。別の観点から言えば、第３側面２３および第４側面２４の各々は、ソース領域１３と、ボディ領域１２とによって構成されている。第２ゲートトレンチ部２の底２９は、ボディ領域１２にあってもよい。別の観点から言えば、第２ゲートトレンチ部２の底２９は、ボディ領域１２によって構成されている。当該底２９を通りかつ第２主面３２に平行な面に対する第４側面２４の角度θ２は、たとえば４５°以上６５°以下である。角度θ２は、たとえば５０°以上であってもよい。角度θ２は、たとえば６０°以下であってもよい。本実施形態の製造方法の場合には、角度θ２は、角度θ１と等しい。
次に、ゲート絶縁膜を形成する工程が実施される。たとえば炭化珪素基板１０を熱酸化することにより、図１９に示されるように、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、コンタクト領域１８と、第１主面３１とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、ゲートトレンチ５に接するゲート絶縁膜８１が形成される。
次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、たとえば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
ＮＯアニール後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、ゲート電極を形成する工程が実施される。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、たとえばＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極８２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１との各々に対面するように形成される。
次に、層間絶縁膜８３を形成する工程が実施される。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、たとえば、ＣＶＤ法により形成される。層間絶縁膜８３は、たとえば二酸化珪素を含む材料である。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に形成されてもよい。
次に、コンタクト電極を形成する工程が実施される。たとえば、層間絶縁膜８３およびゲート絶縁膜８１に開口部が形成されるようにエッチングが行われることにより、当該開口部にソース領域１３およびコンタクト領域１８が層間絶縁膜８３およびゲート絶縁膜８１から露出する。次に、第１主面３１においてソース領域１３およびコンタクト領域１８に接するコンタクト電極６１が形成される。コンタクト電極６１は、たとえばスパッタリング法により形成される。コンタクト電極６１は、たとえばＴｉ、ＡｌおよびＳｉを含む材料から構成される。
次に、合金化アニールが実施される。ソース領域１３およびコンタクト領域１８と接するコンタクト電極６１が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、コンタクト電極６１の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３とオーミック接合するコンタクト電極６１が形成される。コンタクト電極６１は、コンタクト領域１８とオーミック接合してもよい。
次に、ドレイン電極を形成する工程が実施される。たとえばスパッタリング法により、第２主面３２と接するドレイン電極７０が形成される。ドレイン電極７０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。以上により、本実施形態に係るＭＯＳＦＥＴ１００（図１）が完成する。なお、本実施形態に係るＭＯＳＦＥＴ１００の第１〜第３変形例は、マスク層５４の開口５３の形状をゲートトレンチ５の形状に適合するように変更することにより製造することができる。マスク層５４の開口５３の形状は、ゲートトレンチ５の形状とほぼ相似形である。
上記実施の形態では、ｎ型を第１導電型とし、かつｐ型を第２導電型して説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。また上記実施の形態では、炭化珪素半導体装置としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。さらに上記各不純物領域におけるｐ型不純物の濃度およびｎ型不純物の濃度は、たとえばＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ）またはＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などにより測定可能である。またｐ型領域とｎ型領域との境界面（つまりＰＮ界面）の位置は、たとえばＳＣＭまたはＳＩＭＳなどにより特定することができる。
次に、本実施形態に係る炭化珪素半導体装置の作用効果について説明する。
マスク層５４を用いて炭化珪素基板１０を熱エッチングしてゲートトレンチ５を形成する際、活性領域４３の中央部におけるエッチングマスク層としてのマスク層５４の開口５３の面積比率は、活性領域４３の外周部におけるマスク層５４の開口５３の面積比率よりも大きくなる。そのため、活性領域４３の外周部は、活性領域４３の中央部と比較して、非消費エッチングガスの比率が高くなる。結果として、活性領域４３の外周部は、活性領域４３の中央部と比較して、エッチング速度が高くなる（マイクロローディング効果）。従って、活性領域４３の外周部に形成されたゲートトレンチ５の深さは、活性領域４３の中央部に形成されたゲートトレンチ５の深さよりも大きくなる。そのため、完成した炭化珪素半導体装置１００においては、均一なゲートトレンチ５の深さに適した終端領域４４の構造を設計していた場合であっても、活性領域４３の外周部ではゲートトレンチ５の深さが大きくなり、設計で検討した以上にゲートトレンチ５上のゲート絶縁膜に強い電界が印加される。結果として、活性領域４３の外周部ではゲート絶縁膜が破壊されやすくなり、炭化珪素半導体装置１００の信頼性が低下する場合がある。
マスク層５４を用いて炭化珪素基板１０を熱エッチングしてゲートトレンチ５を形成する際、活性領域４３の中央部におけるエッチングマスク層としてのマスク層５４の開口５３の面積比率は、活性領域４３の外周部におけるマスク層５４の開口５３の面積比率よりも大きくなる。そのため、活性領域４３の外周部は、活性領域４３の中央部と比較して、非消費エッチングガスの比率が高くなる。結果として、活性領域４３の外周部は、活性領域４３の中央部と比較して、エッチング速度が高くなる（マイクロローディング効果）。従って、活性領域４３の外周部に形成されたゲートトレンチ５の深さは、活性領域４３の中央部に形成されたゲートトレンチ５の深さよりも大きくなる。そのため、完成した炭化珪素半導体装置１００においては、均一なゲートトレンチ５の深さに適した終端領域４４の構造を設計していた場合であっても、活性領域４３の外周部ではゲートトレンチ５の深さが大きくなり、設計で検討した以上にゲートトレンチ５上のゲート絶縁膜に強い電界が印加される。結果として、活性領域４３の外周部ではゲート絶縁膜が破壊されやすくなり、炭化珪素半導体装置１００の信頼性が低下する場合がある。
本実施形態に係る炭化珪素半導体装置１００の製造方法によれば、第２活性領域部４２（活性領域４３の外周部）上のマスク層５４の開口５３の幅は、第１活性領域部４１（活性領域４３の中央部）上におけるマスク層５４の開口５３の幅よりも小さい。これにより、第２活性領域部４２上のマスク層５４の開口５３には、第１活性領域部４１上におけるマスク層５４の開口５３よりも、エッチングガスが入り込みづらくなる。そのため、第２活性領域部４２に形成されたゲートトレンチ５の深さが過度に大きくなることを抑制することができる。結果として、第２活性領域部４２に形成されたゲートトレンチ５上のゲート絶縁膜が破壊されることを抑制することができる。結果として、炭化珪素半導体装置１００の信頼性を向上することができる。
また活性領域４３の外周部に形成されたゲートトレンチ５の深さが、活性領域４３の中央部に形成されたゲートトレンチ５の深さよりも大きくなる場合、活性領域４３の外周部に形成されたゲートトレンチ５上のゲート絶縁膜が破壊されやすくなる。この場合、活性領域４３の外周部に形成されたゲートトレンチ５上のゲート絶縁膜が破壊されないように、炭化珪素半導体装置１００の耐圧を上げることが必要となる。炭化珪素半導体装置１００の耐圧を上げる方法としては、エピタキシャル層（ドリフト領域１１）の厚みを大きくする方法と、ドリフト領域１１の不純物濃度を低減する方法とがある。ドリフト領域１１を厚くすると、エピタキシャル成長の時間が長くなるため、炭化珪素半導体装置１００の製造コストが高くなる。ドリフト領域１１の不純物濃度を低減すると、不純物濃度の均一性が悪化する。結果として、歩留まりが悪化し、炭化珪素半導体装置１００の製造コストが高くなる。
本開示に係る炭化珪素半導体装置１００によれば、第２活性領域部４２（活性領域４３の外周部）に設けられた第２ゲートトレンチ部２の深さは、第１活性領域部４１（活性領域４３の中央部）に設けられた第１ゲートトレンチ部１の深さよりも小さい。そのため、活性領域４３の外周部に形成されたゲートトレンチ５上のゲート絶縁膜が破壊されないように、炭化珪素半導体装置１００の耐圧を上げる必要がなく、活性領域４３の中央部に形成されたゲートトレンチ５に合わせて耐圧を設計することができる。結果として、炭化珪素半導体装置１００の製造コストが高くなることを抑制しつつ、炭化珪素半導体装置１００の信頼性を向上することができる。
さらに本開示に係る炭化珪素半導体装置１００によれば、第２ゲートトレンチ部２の底２９は、ボディ領域１２にある。オフ状態においては、ボディ領域１２とドリフト領域１１との境界付近に形成される空乏層によって電界が遮断される。そのため、第２ゲートトレンチ部２の底２９に電界が集中することを緩和することができる。結果として、炭化珪素半導体装置１００の信頼性をさらに向上することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 第１ゲートトレンチ部
２ 第２ゲートトレンチ部
３ 第３ゲートトレンチ部
４ 第４ゲートトレンチ部
５ ゲートトレンチ
１０ 炭化珪素基板
１１ 第１不純物領域（ドリフト領域）
１２ 第２不純物領域（ボディ領域）
１３ 第３不純物領域（ソース領域）
１７ バッファ層
１８ コンタクト領域
２１ 第１側面
２２ 第２側面
２３ 第３側面
２４ 第４側面
２５ 第５側面
２６ 第６側面
２７ 第１底面（底面）
２８ 第２底面
２９ 底
３１ 第１主面（主表面）
３２ 第２主面
３７ 第７側面
３８ 第８側面
４０ 炭化珪素エピタキシャル層
４１ 第１活性領域部
４２ 第２活性領域部
４３ 活性領域
４４ 終端領域
５０ 炭化珪素単結晶基板
５１ 第１開口部
５２ 第２開口部
５３ 開口
５４ マスク層
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
１００ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
１０１ 第１方向
１０２ 第２方向
２ 第２ゲートトレンチ部
３ 第３ゲートトレンチ部
４ 第４ゲートトレンチ部
５ ゲートトレンチ
１０ 炭化珪素基板
１１ 第１不純物領域（ドリフト領域）
１２ 第２不純物領域（ボディ領域）
１３ 第３不純物領域（ソース領域）
１７ バッファ層
１８ コンタクト領域
２１ 第１側面
２２ 第２側面
２３ 第３側面
２４ 第４側面
２５ 第５側面
２６ 第６側面
２７ 第１底面（底面）
２８ 第２底面
２９ 底
３１ 第１主面（主表面）
３２ 第２主面
３７ 第７側面
３８ 第８側面
４０ 炭化珪素エピタキシャル層
４１ 第１活性領域部
４２ 第２活性領域部
４３ 活性領域
４４ 終端領域
５０ 炭化珪素単結晶基板
５１ 第１開口部
５２ 第２開口部
５３ 開口
５４ マスク層
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
１００ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
１０１ 第１方向
１０２ 第２方向
Claims (5)
- 主表面を有する活性領域と、
前記主表面に垂直な方向から見て前記活性領域を取り囲む終端領域とを備え、
前記活性領域は、第１活性領域部と、前記主表面に垂直な方向から見て前記第１活性領域部を取り囲みかつ前記終端領域に接する第２活性領域部とを含み、
前記活性領域には、ゲートトレンチが設けられており、
前記ゲートトレンチは、前記第１活性領域部に設けられた第１ゲートトレンチ部と、前記第２活性領域部に設けられかつ前記第１ゲートトレンチ部に連なる第２ゲートトレンチ部と有し、
前記第２ゲートトレンチ部の深さは、前記第１ゲートトレンチ部の深さよりも小さい、炭化珪素半導体装置。 - 前記主表面に垂直な方向から見て、前記ゲートトレンチは、＜１１−２０＞方向に沿って延在しており、
前記主表面に平行であり、かつ前記ゲートトレンチの延在方向に垂直な方向において、前記第２ゲートトレンチ部の幅は、前記第１ゲートトレンチ部の幅よりも小さい、請求項１に記載の炭化珪素半導体装置。 - 前記第１ゲートトレンチ部は、前記主表面に連なる第１側面と、前記第１側面に連なる底面と、前記底面および前記主表面の各々に連なる第２側面とにより構成されており、
前記第２ゲートトレンチ部は、前記主表面に連なる第３側面と、前記第３側面および前記主表面の各々に連なる第４側面とにより構成されている、請求項１または請求項２に記載の炭化珪素半導体装置。 - 前記活性領域は、
第１導電型を有する第１不純物領域と、
前記第１不純物領域上に設けられ、前記第１導電型と異なる第２導電型を有する第２不純物領域と、
前記第１不純物領域から隔てられるように前記第２不純物領域上に設けられ、かつ前記第１導電型を有する第３不純物領域とを有しており、
前記第２ゲートトレンチ部の底は、前記第２不純物領域にある、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。 - 主表面を有する炭化珪素基板を準備する工程と、
開口を有するマスク層を前記主表面上に形成する工程と、
前記マスク層を用いて前記炭化珪素基板を塩素含有ガスでエッチングすることにより、前記主表面にゲートトレンチを形成する工程とを備え、
前記炭化珪素基板は、活性領域と、前記主表面に垂直な方向から見て前記活性領域を取り囲む終端領域と含み、
前記活性領域は、第１活性領域部と、前記主表面に垂直な方向から見て前記第１活性領域部を取り囲みかつ前記終端領域に接する第２活性領域部とを有し、
前記ゲートトレンチは、前記第１活性領域部に設けられた第１ゲートトレンチ部と、前記第２活性領域部に設けられかつ前記第１ゲートトレンチ部に連なる第２ゲートトレンチ部と有し、
前記第２ゲートトレンチ部の深さは、前記第１ゲートトレンチ部の深さよりも小さく、
前記主表面に垂直な方向から見て、前記開口は、＜１１−２０＞方向に沿って延在しており、前記開口の延在方向に垂直な方向において、前記第２活性領域部上の前記開口の幅は、前記第１活性領域部上における前記開口の幅よりも小さい、炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018080871A JP2019192699A (ja) | 2018-04-19 | 2018-04-19 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018080871A JP2019192699A (ja) | 2018-04-19 | 2018-04-19 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019192699A true JP2019192699A (ja) | 2019-10-31 |
Family
ID=68390895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018080871A Pending JP2019192699A (ja) | 2018-04-19 | 2018-04-19 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019192699A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012124056A1 (ja) * | 2011-03-15 | 2012-09-20 | トヨタ自動車株式会社 | 半導体装置 |
| JP2016012677A (ja) * | 2014-06-30 | 2016-01-21 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2016225455A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2018
- 2018-04-19 JP JP2018080871A patent/JP2019192699A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012124056A1 (ja) * | 2011-03-15 | 2012-09-20 | トヨタ自動車株式会社 | 半導体装置 |
| JP2016012677A (ja) * | 2014-06-30 | 2016-01-21 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2016225455A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8686438B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP7156314B2 (ja) | 炭化珪素半導体装置 | |
| US20130023113A1 (en) | Method for manufacturing semiconductor device | |
| JP6806162B2 (ja) | 炭化珪素半導体装置 | |
| JPWO2017179377A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2015076592A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6256148B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US20130119407A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| US8809945B2 (en) | Semiconductor device having angled trench walls | |
| JP6950398B2 (ja) | 炭化珪素半導体装置 | |
| US9806167B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| WO2018042835A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2015204409A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US20220384566A1 (en) | Silicon carbide semiconductor device | |
| JP7395972B2 (ja) | 炭化珪素半導体装置 | |
| JP2019192699A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2016143788A (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2023026803A1 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| US20220359666A1 (en) | Silicon carbide semiconductor device | |
| WO2020166326A1 (ja) | 炭化珪素半導体チップおよび炭化珪素半導体装置 | |
| WO2022270245A1 (ja) | 炭化珪素半導体装置 | |
| WO2021024972A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2021024810A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2023023614A (ja) | 炭化珪素半導体装置 | |
| JP2023104657A (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201021 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220329 |