JP2024030124A - 炭化珪素半導体装置 - Google Patents

Abstract

【課題】入力容量を低減できる炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、第１主面を有する炭化珪素基板を備える。炭化珪素基板は、第１導電型を有するドリフト領域と、第２導電型を有するボディ領域と、第１導電型を有するソース領域と、を有する。第１主面には、ソース領域及びボディ領域を貫通してドリフト領域に至る側面と、側面と連なる底面とにより規定され、第１主面に平行な仮想直線Ｌ１に沿って延びる複数のゲートトレンチ５が設けられている。側面は、仮想直線に沿って延び、かつ、互いに離れた第１側面及び第２側面を有する。ゲート電極８２は、第１主面に垂直な平面視で、第１側面の上端部と第２側面の上端部との間にある第１領域８２Ａと、仮想直線に沿って隣り合うゲートトレンチの間にある第２領域８２Ｂと、第１領域と第２領域との間にあり、第１領域及び第２領域に電気的に接続された第３領域８２Ｃと、を有する。【選択図】図３

Description

本開示は、炭化珪素半導体装置に関する。

炭化珪素半導体装置の一つとして、主面に複数のゲート電極用のトレンチが形成された炭化珪素半導体装置が開示されている（特許文献１）。

特開２０１３－２５８３６９号公報

従来の炭化珪素半導体装置では入力容量が大きい。

本開示は、入力容量を低減できる炭化珪素半導体装置を提供することを目的とする。

本開示の炭化珪素半導体装置は、第１主面を有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有し、前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な仮想直線に沿って延びる複数のゲートトレンチが設けられており、前記ゲートトレンチの各々の前記側面および前記底面と、前記第１主面とに接するゲート絶縁膜と、前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、を更に有し、前記側面は、前記仮想直線に沿って延び、かつ互いに離れた第１側面および第２側面を有し、前記ゲート電極は、前記第１主面に垂直な平面視で、前記第１側面の上端部と前記第２側面の上端部との間にある第１領域と、前記仮想直線に沿って隣り合う前記ゲートトレンチの間にある第２領域と、前記第１領域と前記第２領域との間にあり、前記第１領域および前記第２領域に電気的に接続された第３領域と、を有する。

本開示によれば、入力容量を低減できる。

図１は、第１実施形態に係る炭化珪素半導体装置の構成を示す斜視断面図（その１）である。 図２は、第１実施形態に係る炭化珪素半導体装置の構成を示す斜視断面図（その２）である。 図３は、第１実施形態に係る炭化珪素半導体装置におけるゲート電極および第１主面の構成を示す図である。 図４は、第１実施形態に係る炭化珪素半導体装置の構成を示す断面図（その１）である。 図５は、第１実施形態に係る炭化珪素半導体装置の構成を示す断面図（その２）である。 図６は、第１実施形態に係る炭化珪素半導体装置の構成を示す断面図（その３）である。 図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 図９は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 図１０は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 図１１は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 図１２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 図１３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。 図１４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その８）である。 図１５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その９）である。 図１６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１０）である。 図１７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１１）である。 図１８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１２）である。 図１９は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１３）である。 図２０は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１４）である。 図２１は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１５）である。 図２２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１６）である。 図２３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１７）である。 図２４は、第２実施形態に係る炭化珪素半導体装置におけるゲート電極および第１主面の構成を示す図である。 図２５は、第２実施形態に係る炭化珪素半導体装置の構成を示す断面図である。 図２６は、第３実施形態に係る炭化珪素半導体装置の構成を示す断面図である。 図２７は、第３実施形態に係る炭化珪素半導体装置の製造方法を示す断面図である。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本開示では数字の前に負の符号を付している。また、以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、半導体装置の姿勢について限定するものではない。また、ＸＹ面視を平面視といい、任意の点からみて、＋Ｚ方向を上方、上側または上ということがあり、－Ｚ方向を下方、下側または下ということがある。

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面を有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有し、前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な仮想直線に沿って延びる複数のゲートトレンチが設けられており、前記ゲートトレンチの各々の前記側面および前記底面と、前記第１主面とに接するゲート絶縁膜と、前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、を更に有し、前記側面は、前記仮想直線に沿って延び、かつ互いに離れた第１側面および第２側面を有し、前記ゲート電極は、前記第１主面に垂直な平面視で、前記第１側面の上端部と前記第２側面の上端部との間にある第１領域と、前記仮想直線に沿って隣り合う前記ゲートトレンチの間にある第２領域と、前記第１領域と前記第２領域との間にあり、前記第１領域および前記第２領域に電気的に接続された第３領域と、を有する。

平面視で、ゲート電極の第１領域が第１側面の上端部と第２側面の上端部との間にあるため、ゲート電極とソース領域との間の寄生容量が小さく、入力容量を低減できる。

〔２〕 〔１〕において、前記底面を含む仮想平面と前記第１領域の上面と間の距離は、前記仮想平面と前記第１主面との間の距離よりも小さくてもよい。この場合、ゲート電極８２とソース領域１３との間の寄生容量を小さくしやすい。

〔３〕 〔１〕において、前記第３領域の第２上面の少なくとも一部は前記第１領域の第１上面から傾斜していてもよい。この場合、ゲート電極からゲート電極の上に形成される絶縁膜に作用する熱応力の集中を緩和できる。

〔４〕 〔３〕において、前記第１主面に垂直かつ前記仮想直線に平行な断面視で、前記第１主面と前記第２上面とがなす角度の最大値は、前記第１主面と前記側面とがなす角度の最大値よりも小さくてもよい。この場合、熱応力の集中を特に緩和しやすい。

〔５〕 〔１〕から〔４〕のいずれかにおいて、前記平面視で、前記第２領域の幅は、前記第１領域の幅以下であってもよい。この場合、第２領域とソース領域との間の寄生容量をより低減し、入力容量をより一層低減できる。

〔６〕 〔１〕から〔５〕のいずれかにおいて、前記ゲート電極を覆う絶縁膜を有し、前記絶縁膜の上面は、曲率が連続的に変化する曲面であってもよい。絶縁膜の上に形成されるソース電極から絶縁膜に作用する熱応力の集中を緩和できる。

〔７〕 〔１〕から〔６〕のいずれかにおいて、前記第１側面および前記第２側面は、｛０－３３－８｝面を含んでもよい。第１側面および第２側面が｛０－３３－８｝面を含むことで、ゲートトレンチの側面において良好な移動度が得られ、チャネル抵抗を低減できる。

［本開示の実施形態］
（第１実施形態）
第１実施形態について説明する。第１実施形態は、炭化珪素を用いたいわゆる縦型のＭＯＳ型電界効果トランジスタ（field effect transistor：ＦＥＴ）に関し、このＭＯＳ型ＦＥＴは炭化珪素半導体装置の一例である。図１および図２は、第１実施形態に係る炭化珪素半導体装置の構成を示す斜視断面図である。図２は、炭化珪素半導体装置の内部構造の一部を透視で示す。図３は、第１実施形態に係る炭化珪素半導体装置におけるゲート電極および第１主面の構成を示す図である。図４から図６は、第１実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図４は、図３中のIV-IV線に沿った断面図に相当する。図５は、図３中のV-V線に沿った断面図に相当する。図６は、図３中のVI-VI線に沿った断面図に相当する。

図１から図６に示されるように、第１実施形態に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０と、バリアメタル膜８４と、パッシベーション膜８５とを主に有している。

炭化珪素基板１０は、第１主面１と、第１主面１とは反対の第２主面２とを有する。第１主面１および第２主面２はＸＹ平面に平行であり、第１主面１は第２主面２からみて＋Ｚ方向にある。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０および炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）等のｎ型不純物を含み、ｎ型の導電型（第１導電型）を有する。

第１主面１は、｛０００１｝面または｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００－１）面または（０００－１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、例えば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、例えば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。

炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、電界緩和領域１６と、接続領域１７と、コンタクト領域１８とを主に有する。

ドリフト領域１１は、窒素またはリン（Ｐ）等のｎ型不純物を含み、ｎ型の導電型を有する。

ボディ領域１２は、アルミニウム（Ａｌ）等のｐ型不純物を含み、ｐ型の導電型を有する。ボディ領域１２はドリフト領域１１の上に設けられている。

ソース領域１３は、窒素またはリン等のｎ型不純物を含み、ｎ型の導電型を有する。ソース領域１３はボディ領域１２の上に設けられている。ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられている。ソース領域１３は第１主面１を構成する。

コンタクト領域１８は、アルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。コンタクト領域１８は第１主面１を構成する。

第１主面１に、側面３と底面４とにより規定される複数のゲートトレンチ５が設けられている。ゲートトレンチ５は、例えばＹ軸に沿って延びる。Ｙ軸に沿って複数のゲートトレンチ５が一定の間隔で配置されている。また、Ｘ軸に沿って複数のゲートトレンチ５が一定の間隔で配置されている。複数のゲートトレンチ５がアレイ状に設けられていてもよい。側面３は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１の一部とを貫通し、ドリフト領域１１に至る。底面４は側面３と連なる。底面４はドリフト領域１１に位置する。例えば、底面４は第１主面１および第２主面２と平行である。Ｙ軸に垂直な断面視で、底面４を含む仮想平面Ｐ１に対する側面３の角度θ１は、例えば４５°以上６５°以下である。角度θ１は、例えば５０°以上であってもよい。角度θ１は、例えば６０°以下であってもよい。本開示では、Ｙ軸に平行な仮想直線Ｌ１を用いて各部位の位置関係を説明することがある。

側面３は、Ｙ軸に沿って延びる第１側面３Ａおよび第２側面３Ｂを有する。第１側面３Ａおよび第２側面３ＢはＹ軸に平行である。第１側面３Ａおよび第２側面３Ｂは、Ｘ軸に沿って互いに離れている。第１側面３Ａおよび第２側面３Ｂは、好ましくは｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。第２側面３Ｂは第１側面３Ａからみて－Ｘ方向にある。

電界緩和領域１６は、アルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。電界緩和領域１６は、ゲートトレンチ５の底面４と第２主面２との間にある。電界緩和領域１６の上端面は、例えばゲートトレンチ５の底面４と第２主面２との間にある。電界緩和領域１６の上端面の一部は、ボディ領域１２の下端面の一部に対向する。電界緩和領域１６は、ゲートトレンチ５と同様に、Ｙ軸に沿って延びる。第１主面１に垂直な平面視で、電界緩和領域１６はゲートトレンチ５と重なる。第１主面１に垂直な平面視で、Ｙ軸に沿って電界緩和領域１６が複数のゲートトレンチ５と重なっていてもよい。また、Ｘ軸に沿って複数の電界緩和領域１６が一定の間隔で配置されている。複数の電界緩和領域１６がストライプ状に設けられていてもよい。

接続領域１７は、アルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。接続領域１７は、コンタクト領域１８と電界緩和領域１６とを電気的に接続する。接続領域１７は、第１主面１に垂直な平面視で、Ｙ軸に沿って隣り合うゲートトレンチ５の間に設けられている。接続領域１７は電界緩和領域１６に接する。接続領域１７は少なくともボディ領域１２またはコンタクト領域１８の一方に接する。接続領域１７がボディ領域１２およびコンタクト領域１８の各々に接してもよい。接続領域１７は、電界緩和領域１６とコンタクト領域１８との間にある。

ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３および底面４に接する。ゲート絶縁膜８１は、底面４においてドリフト領域１１と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２およびドリフト領域１１と接する。ゲート絶縁膜８１は、第１主面１においてソース領域１３と接していてもよい。

ゲート電極８２は、ゲート絶縁膜８１の上に設けられている。ゲート電極８２は、例えば導電性不純物を含むポリシリコン（ポリＳｉ）から構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。

ゲート電極８２は、ゲートトレンチ５と同様に、Ｙ軸に沿って延びる。第１主面１に垂直な平面視で、ゲート電極８２は複数のゲートトレンチ５と重なる。ゲート電極８２は、第１主面１に垂直な平面視で、第１領域８２Ａと、第２領域８２Ｂと、第３領域８２Ｃとを有する。第１主面１に垂直な平面視で、第１領域８２Ａは、ゲートトレンチ５と重なり、第１側面３Ａの上端部６Ａと前記第２側面３Ｂの上端部６Ｂとの間にある。第２領域８２Ｂは、第１主面１に垂直な平面視でＹ軸に沿って隣り合うゲートトレンチ５の間にある。第２領域８２Ｂは、第１主面１上にある。第３領域８２Ｃは、第１主面１に垂直な平面視で第１領域８２Ａと第２領域８２Ｂとの間にあり、第１領域８２Ａおよび第２領域８２Ｂに電気的に接続されている。第２領域８２Ｂも第１領域８２Ａに電気的に接続されている。

また、底面４を含む仮想平面Ｐ１と第１領域８２Ａの上面３１と間の距離Ｄ１は、仮想平面Ｐ１と第１主面１との間の距離Ｄ２よりも小さい。第２領域８２Ｂの幅Ｗ２は第１領域８２Ａの幅Ｗ１より大きくてもよい。第１領域８２Ａの上面３１は第１上面の一例である。

層間絶縁膜８３はゲート電極８２を覆う。層間絶縁膜８３はゲート電極８２およびゲート絶縁膜８１に接する。層間絶縁膜８３は、例えば酸化膜である。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを互いに電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。層間絶縁膜８３の上面は、曲率が連続的に変化する曲面であってもよい。層間絶縁膜８３の上面は、ゲートトレンチ５の上方において＋Ｚ方向に凸となる曲面である。

層間絶縁膜８３およびゲート絶縁膜８１には、Ｘ軸に沿って一定の間隔でコンタクトホール９０が形成されている。コンタクトホール９０は、Ｘ軸に沿って隣り合うコンタクトホール９０の間にゲートトレンチ５が位置するように配置されている。コンタクトホール９０はＹ軸に沿って延びる。コンタクトホール９０を通じて、ソース領域１３およびコンタクト領域１８が層間絶縁膜８３およびゲート絶縁膜８１から露出している。

バリアメタル膜８４は、層間絶縁膜８３の上面と、ゲート絶縁膜８１の側面とを覆う。バリアメタル膜８４は、層間絶縁膜８３およびゲート絶縁膜８１の各々と接している。バリアメタル膜８４は、例えば窒化チタン（ＴｉＮ）を含む材料から構成されている。

ソース電極６０は第１主面１に接する。ソース電極６０は、コンタクトホール９０内に設けられたコンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、第１主面１において、ソース領域１３およびコンタクト領域１８に接している。コンタクト電極６１は、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成されている。コンタクト電極６１が、チタン（Ｔｉ）と、アルミニウムと、シリコンとを含む材料から構成されていてもよい。コンタクト電極６１は、ソース領域１３およびコンタクト領域１８とオーミック接合している。ソース配線６２は、バリアメタル膜８４の上面および側面と、コンタクト電極６１の上面とを覆う。ソース配線６２は、バリアメタル膜８４およびコンタクト電極６１の各々と接している。ソース配線６２は、例えばアルミニウムを含む材料から構成されている。

パッシベーション膜８５は、ソース配線６２の上面を覆う。パッシベーション膜８５はソース配線６２と接している。パッシベーション膜８５は、例えばポリイミドを含む材料から構成されている。パッシベーション膜８５に、ソース配線６２の一部が露出する開口部８６が形成されている。

ドレイン電極７０は第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、例えばニッケルシリサイドを含む材料から構成されている。ドレイン電極７０がチタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合している。

炭化珪素単結晶基板５０とドリフト領域１１との間に、窒素等のｎ型不純物を含み、ｎ型の導電型を有するバッファ層が設けられていてもよい。

次に、第１実施形態に係る炭化珪素半導体装置１００の製造方法について説明する。図７～図２３は、第１実施形態に係る炭化珪素半導体装置１００の製造方法を示す断面図である。図７～図１５は、図４に示す断面の変化を示す。図１６～図２３は、図６に示す断面の変化を示す。

まず、図７に示されるように、炭化珪素単結晶基板５０を準備する。次に、炭化珪素単結晶基板５０の上に炭化珪素エピタキシャル層４０を形成する。例えば、炭化珪素単結晶基板５０は、窒素等のｎ型不純物を含み、ｎ型の導電型を有する。例えば、炭化珪素エピタキシャル層４０は窒素等のｎ型不純物を添加したエピタキシャル成長により形成できる。このようにして、第１主面１と、第２主面２とを有する炭化珪素基板１０が得られる。

次に、図８および図１６に示されるように、炭化珪素エピタキシャル層４０へのイオン注入を行い、ボディ領域１２、ソース領域１３、電界緩和領域１６、接続領域１７およびコンタクト領域１８を形成する。炭化珪素エピタキシャル層４０の残部がドリフト領域１１となる。ボディ領域１２、電界緩和領域１６、接続領域１７またはコンタクト領域１８を形成するためのイオン注入においては、例えばアルミニウム等のｐ型不純物をイオン注入する。ソース領域１３を形成するためのイオン注入においては、例えばリン等のｎ型不純物をイオン注入する。

次に、図９および図１７に示されるように、ソース領域１３、ボディ領域１２およびドリフト領域１１に複数のゲートトレンチ５を形成する。ゲートトレンチ５は、次のようにして形成できる。

まず、ゲートトレンチ５を形成しようとする領域上に開口を有するマスク（図示せず）を形成する。次に、マスクを用いて、ソース領域１３の一部と、ボディ領域１２の一部と、ドリフト領域１１の一部とをエッチングにより除去する。エッチングは、例えば反応性イオンエッチング（reactive ion etching：ＲＩＥ）である。エッチングにより、ゲートトレンチ５を形成しようとする領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部が形成される。

次に、凹部において熱エッチングを行う。熱エッチングは、第１主面１上にマスクが形成された状態で、例えば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、例えば、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、六フッ化硫黄（ＳＦ_６）または四フッ化炭素（ＣＦ_４）を含む。例えば、塩素ガスと酸素（Ｏ_２）ガスとの混合ガスを反応ガスとして用い、熱処理温度を８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素（Ｎ_２）ガス、アルゴン（Ａｒ）ガスまたはヘリウム（Ｈｅ）ガス等を用いることができる。

上記熱エッチングにより、第１主面１にゲートトレンチ５が形成される。ゲートトレンチ５は、ドリフト領域１１からなる底面４と、ソース領域１３およびボディ領域１２を貫通して底面４に連なる側面３とを有する。熱エッチング後に、マスクを第１主面１から除去する。

次に、図１０および図１８に示されるように、ゲート絶縁膜８１を形成する。例えば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、コンタクト領域１８とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０を、酸素を含む雰囲気中において、例えば１３００℃以上１４００℃以下の温度で加熱する。これにより、第１主面１と、側面３と、底面４とに接するゲート絶縁膜８１が形成される。なお、ゲート絶縁膜８１が熱酸化により形成された場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１主面１、側面３および底面４が若干移動したものとする。

次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）を行ってもよい。ＮＯアニールにおいて、炭化珪素基板１０が、例えば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。

次に、図１１および図１９に示されるように、導電性不純物を含むゲート電極用のポリシリコン膜９１を形成する。ポリシリコン膜９１は、ゲート絶縁膜８１上に形成される。ポリシリコン膜９１は、例えば減圧ＣＶＤ（low pressure - chemical vapor deposition：ＬＰ－ＣＶＤ）法により形成される。

次に、図１２および図２０に示されるように、ポリシリコン膜９１の第２領域８２Ｂを形成しようとする領域と第３領域８２Ｃを形成しようとする領域の一部との上にマスク９２を形成する。マスク９２の材料は、例えばフォトレジストである。次に、マスク９２を用いてポリシリコン膜９１のＲＩＥを行うことで、ポリシリコン膜９１から、第１領域８２Ａ、第２領域８２Ｂおよび第３領域８２Ｃを備えたゲート電極８２を形成する。

次に、図１３および図２１に示されるように、マスク９２を除去し、層間絶縁膜８３を形成する。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、例えば、ＣＶＤ法により形成される。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜８３の一部がゲートトレンチ５の内部に形成されてもよい。次に、層間絶縁膜８３およびゲート絶縁膜８１のエッチングを行うことで、層間絶縁膜８３およびゲート絶縁膜８１にコンタクトホール９０を形成する。この結果、ソース領域１３およびコンタクト領域１８が層間絶縁膜８３およびゲート絶縁膜８１から露出する。

次に、図１４および図２２に示されるように、熱処理（リフロー）により層間絶縁膜８３の表面の角ばりを緩和して、層間絶縁膜８３の上面を、曲率が連続的に変化する曲面とする。層間絶縁膜８３の材料がＢＰＳＧ（boronic phosphoric silicate glass）である場合、熱処理の温度は、例えば８００℃以上である。次に、層間絶縁膜８３の上面と、ゲート絶縁膜８１の側面とを覆うバリアメタル膜８４を形成する。バリアメタル膜８４は、例えばスパッタリング法による成膜およびＲＩＥにより形成される。バリアメタル膜８４は、例えば窒化チタンを含む材料から構成される。

次に、第１主面１においてソース領域１３およびコンタクト領域１８に接するコンタクト電極６１用の金属膜（図示せず）を形成する。コンタクト電極６１用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極６１用の金属膜は、例えばニッケルを含む材料から構成される。次に、合金化アニールを行う。コンタクト電極６１用の金属膜が、例えば９００℃以上１１００℃以下の温度で５分間程度保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。この結果、ソース領域１３およびコンタクト領域１８とオーミック接合するコンタクト電極６１が形成される。コンタクト電極６１が、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。

次に、図１５および図２３に示されるように、ソース配線６２を形成する。具体的には、コンタクト電極６１およびバリアメタル膜８４を覆うソース配線６２が形成される。ソース配線６２は、例えばスパッタリング法により形成される。ソース配線６２は、例えばアルミニウムまたは銅を含む材料から構成される。ソース配線６２がアルミニウムおよび銅を含む材料から構成されてもよい。例えば、ソース配線６２は、アルミニウム膜またはアルミニウム合金膜である。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。

次に、ソース配線６２を覆うパッシベーション膜８５を形成する（図１参照）。パッシベーション膜８５は、例えばポリイミドを含む材料から構成される。パッシベーション膜８５は、例えば塗布法により形成される。パッシベーション膜８５をプラズマＣＶＤ法により形成してもよい。次に、パッシベーション膜８５に、ソース配線６２の一部が露出する開口部８６を形成する。ポリイミドが感光性を備える場合、露光および現像により開口部８６を形成できる。また、第２主面２において炭化珪素単結晶基板５０とオーミック接合するドレイン電極７０を形成する。

このようにして、炭化珪素半導体装置１００を製造できる。

第１実施形態に係る炭化珪素半導体装置１００では、平面視で、ゲート電極８２の第１領域８２Ａが、第１側面３Ａの上端部６Ａと第２側面３Ｂの上端部６Ｂとの間にある。このため、ゲート電極８２とソース領域１３との間の寄生容量が小さく、入力容量を低減できる。また、Ｙ軸に沿って隣り合うゲートトレンチ５内の第１領域８２Ａは第２領域８２Ｂおよび第３領域８２Ｃを介して互いに電気的に接続されている。このため、Ｙ軸に沿って隣り合うゲートトレンチ５内の第１領域８２Ａの電位を共通に制御できる。

仮想平面Ｐ１と第１領域８２Ａの上面３１と間の距離Ｄ１が、仮想平面Ｐ１と第１主面１との間の距離Ｄ２よりも小さいことで、ゲート電極８２とソース領域１３との間の寄生容量を小さくしやすい。

層間絶縁膜８３の上面が、曲率が連続的に変化する曲面であることで、ソース電極６０から層間絶縁膜８３に作用する熱応力の集中を緩和できる。このため、例えば動作時の熱サイクル耐性を向上できる。

（第２実施形態）
第２実施形態について説明する。第２実施形態は、主として、ゲート電極８２の第２領域８２Ｂの形態の点で第１実施形態と相違する。図２４は、第２実施形態に係る炭化珪素半導体装置におけるゲート電極および第１主面の構成を示す図である。図２５は、第２実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図２５は、図２４中のXXV-XXV線に沿った断面図に相当する。

図２４および図２５に示されるように、第２実施形態に係る炭化珪素半導体装置２００では、第１主面１に垂直な平面視で、第２領域８２Ｂの幅Ｗ２が第１領域８２Ａの幅Ｗ１以下である。

第２実施形態の他の構成は第１実施形態と同じである。

第２実施形態に係る炭化珪素半導体装置２００を製造する際には、例えば、マスク９２の平面形状を第１実施形態における形状から変更すればよい。

第２実施形態によっても第１実施形態と同じ効果が得られる。また、第２実施形態では、第２領域８２Ｂの幅Ｗ２が第１領域８２Ａの幅Ｗ１以下であるため、第２領域８２Ｂとソース領域１３およびコンタクト領域１８との間の寄生容量を低減できる。従って、入力容量をより一層低減できる。

また、第１実施形態では、Ｘ軸に沿った方向で隣り合うゲート電極８２の間の最短距離は、隣り合う第２領域８２Ｂの間の距離に依存するのに対し、第２実施形態では、隣り合う第１領域８２Ａの間の距離に依存する。従って、第２実施形態によれば、ゲート電極８２の個数密度を高め、より大きな電流を流すことが可能となる。

更に、第１実施形態と第２実施形態との間で隣り合う第１領域８２Ａの間の距離が共通であれば、第２実施形態では、層間絶縁膜８３の形成時において、第１領域８２Ａに対して凸状になっている第２領域８２Ｂの周辺での層間絶縁膜８３の優先的な成長を抑制しやすい。このため、コンタクトホール９０をより安定して形成しやすい。例えば、コンタクトホール９０を形成する際の残膜を低減したり、エッチング不足を低減したりできる。また、第１実施形態よりも広くコンタクトホール９０を形成しやすいため、ソース配線６２の表面の平坦性を向上できる。

（第３実施形態）
第３実施形態について説明する。第３実施形態は、主として、ゲート電極８２の第１領域８２Ａの形態の点で第１実施形態と相違する。図２６は、第３実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図２６は、図６と同じく、図３中のVI-VI線に沿った断面図に相当する。

図２６に示されるように、第３実施形態に係る炭化珪素半導体装置３００では、第３領域８２Ｃの上面３３が第１領域８２Ａの上面３１および第２領域８２Ｂの上面３２に連なる。上面３３が複数の平面を含んでいてもよく、上面３３が曲面を含んでいてもよい。側面３が曲面を含んでいてもよく、側面３が曲面を含んでいてもよい。また、上面３３の少なくとも一部が上面３１から傾斜している。Ｘ軸に垂直な断面視、すなわち第１主面１に垂直かつＹ軸に平行な断面視で、第１主面１と上面３３とがなす角度θ２の最大値は、第１主面１と側面３とがなす角度θ３の最大値よりも小さい。上面３１および３２が底面４と平行であってもよい。第３領域８２Ｃの上面３３は第２上面の一例である。

第３実施形態の他の構成は第１実施形態と同じである。

次に、第３実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。図２７は、第３実施形態に係る炭化珪素半導体装置３００の製造方法を示す断面図である。

第３実施形態に係る炭化珪素半導体装置３００を製造する際には、まず、第１実施形態と同じく、ポリシリコン膜９１の形成（図１１および図１９参照）までの処理を行う。次に、図２７に示されるように、第１実施形態と同じく、ポリシリコン膜９１の第２領域８２Ｂを形成しようとする領域と第３領域８２Ｃを形成しようとする領域の一部との上にマスク９２を形成する。次に、マスク９２を用いてポリシリコン膜９１のケミカルドライエッチングを行うことで、ポリシリコン膜９１から、第１領域８２Ａ、第２領域８２Ｂおよび第３領域８２Ｃを備えたゲート電極８２を形成する。ケミカルドライエッチングの異方性は、ＲＩＥの異方性よりも低いため、第３領域８２Ｃの上面３３の少なくとも一部が第１領域８２Ａの上面から傾斜する。

その後、マスク９２を除去し、第１実施形態と同じく、層間絶縁膜８３の形成以降の処理を行う。

このようにして、炭化珪素半導体装置３００を製造できる。

第３実施形態によっても第１実施形態と同じ効果が得られる。また、第３領域８２Ｃの上面３３の少なくとも一部が第１領域８２Ａの上面３１から傾斜しているため、ゲート電極８２から層間絶縁膜８３に作用する熱応力の集中を緩和できる。特に、Ｘ軸に垂直な断面視で角度θ２の最大値が角度θ３の最大値よりも小さいことで、熱応力の集中を緩和しやすい。このため、例えば製造過程での層間絶縁膜８３の破損を抑制したり、動作時の熱サイクル耐性を向上したりできる。

第２実施形態において、第３実施形態のように、Ｘ軸に垂直な断面視で角度θ２の最大値が角度θ３の最大値より小さくてもよい。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

１ 第１主面
２ 第２主面
３ 側面
３Ａ 第１側面
３Ｂ 第２側面
４ 底面
５ ゲートトレンチ
６Ａ、６Ｂ 上端部
１０ 炭化珪素基板
１１ ドリフト領域
１２ ボディ領域
１３ ソース領域
１６ 電界緩和領域
１７ 接続領域
１８ コンタクト領域
３１ 上面（第１上面）
３２ 上面
３３ 上面（第２上面）
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８２Ａ 第１領域
８２Ｂ 第２領域
８２Ｃ 第３領域
８３ 層間絶縁膜
８４ バリアメタル膜
８５ パッシベーション膜
８６ 開口部
９０ コンタクトホール
９１ ポリシリコン膜
９２ マスク
１００、２００、３００ 炭化珪素半導体装置
Ｄ１、Ｄ２ 距離
Ｌ１ 仮想直線
Ｐ１ 仮想平面
Ｗ１、Ｗ２ 幅
θ１、θ２、θ３ 角度

Claims (7)

1. 第１主面を有する炭化珪素基板を備え、
   前記炭化珪素基板は、
   第１導電型を有するドリフト領域と、
   前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
   前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、
   を有し、
   前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な仮想直線に沿って延びる複数のゲートトレンチが設けられており、
   前記ゲートトレンチの各々の前記側面および前記底面と、前記第１主面とに接するゲート絶縁膜と、
   前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極と、
   を更に有し、
   前記側面は、前記仮想直線に沿って延び、かつ互いに離れた第１側面および第２側面を有し、
   前記ゲート電極は、前記第１主面に垂直な平面視で、
   前記第１側面の上端部と前記第２側面の上端部との間にある第１領域と、
   前記仮想直線に沿って隣り合う前記ゲートトレンチの間にある第２領域と、
   前記第１領域と前記第２領域との間にあり、前記第１領域および前記第２領域に電気的に接続された第３領域と、
   を有する、炭化珪素半導体装置。
2. 前記底面を含む仮想平面と前記第１領域の第１上面と間の距離は、前記仮想平面と前記第１主面との間の距離よりも小さい、請求項１に記載の炭化珪素半導体装置。
3. 前記第３領域の第２上面の少なくとも一部は前記第１領域の第１上面から傾斜している、請求項１に記載の炭化珪素半導体装置。
4. 前記第１主面に垂直かつ前記仮想直線に平行な断面視で、
   前記第１主面と前記第２上面とがなす角度の最大値は、前記第１主面と前記側面とがなす角度の最大値よりも小さい、請求項３に記載の炭化珪素半導体装置。
5. 前記平面視で、前記第２領域の幅は、前記第１領域の幅以下である、請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。
6. 前記ゲート電極を覆う絶縁膜を有し、
   前記絶縁膜の上面は、曲率が連続的に変化する曲面である、請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。
7. 前記第１側面および前記第２側面は、｛０－３３－８｝面を含む、請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。

Images