JP2024031011A - 炭化珪素半導体装置 - Google Patents

Abstract

【課題】チャネル移動度に優れた炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、第１面と、前記第１面と反対の第２面とを有するフィン状の突起を有する炭化珪素基板と、前記第１面及び前記第２面の上に設けられるゲート絶縁膜と、前記ゲート絶縁膜の上に設けられるゲート電極と、を有し、前記第１面及び前記第２面の面方位が｛０－３３－８｝面である。【選択図】図１

Description

本開示は、炭化珪素半導体装置に関する。

炭化珪素半導体装置の一つとして、炭化珪素基板の一方の面にソース電極及びドレイン電極が形成された、いわゆる横型のトランジスタが知られている。

特表２０１４－５１０４０１号公報

従来の炭化珪素半導体装置では、移動度の低い結晶面が利用されているため、チャネル移動度が低い。

本開示は、チャネル移動度に優れた炭化珪素半導体装置を提供することを目的とする。

本開示の炭化珪素半導体装置は、第１面と、前記第１面と反対の第２面とを有するフィン状の突起を有する炭化珪素基板と、前記第１面及び前記第２面の上に設けられるゲート絶縁膜と、前記ゲート絶縁膜の上に設けられるゲート電極と、を有し、前記第１面及び前記第２面の面方位が｛０－３３－８｝面である。

本開示によれば、チャネル移動度に優れた炭化珪素半導体装置を提供できる。

図１は、第１実施形態に係る炭化珪素半導体装置を示す斜視図である。 図２は、第１実施形態に係る炭化珪素半導体装置を示す第１断面の断面図である。 図３は、第１実施形態に係る炭化珪素半導体装置を示す第２断面の断面図である。 図４は、第１実施形態に係る炭化珪素半導体装置が有する突起の第１例を示す概略図である。 図５は、第１実施形態に係る炭化珪素半導体装置が有する突起の第２例を示す概略図である。 図６Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その１）である。 図６Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その１）である。 図７Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その２）である。 図７Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その２）である。 図８Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その３）である。 図８Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その３）である。 図９Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その４）である。 図９Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その４）である。 図１０Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その５）である。 図１０Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その５）である。 図１１Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その６）である。 図１１Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その６）である。 図１２Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その７）である。 図１２Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その７）である。 図１３Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その８）である。 図１３Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その８）である。 図１４Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その９）である。 図１４Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その９）である。 図１５Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第１断面の断面図（その１０）である。 図１５Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第２断面の断面図（その１０）である。 図１６は、第２実施形態に係る炭化珪素半導体装置を示す斜視図である。 図１７は、第２実施形態に係る炭化珪素半導体装置を示す第３断面の断面図である。 図１８は、第２実施形態に係る炭化珪素半導体装置を示す第４断面の断面図である。 図１９Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その１）である。 図１９Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その１）である。 図２０Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その２）である。 図２０Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その２）である。 図２１Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その３）である。 図２１Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その３）である。 図２２Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その４）である。 図２２Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その４）である。 図２３Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その５）である。 図２３Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その５）である。 図２４Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その６）である。 図２４Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その６）である。 図２５Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その７）である。 図２５Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その７）である。 図２６Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その８）である。 図２６Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その８）である。 図２７Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その９）である。 図２７Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その９）である。 図２８Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その１０）である。 図２８Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その１０）である。 図２９Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その１１）である。 図２９Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その１１）である。 図３０Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その１２）である。 図３０Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その１２）である。 図３１Ａは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第３断面の断面図（その１３）である。 図３１Ｂは、第１実施形態に係る炭化珪素半導体装置の製造方法を示す第４断面の断面図（その１３）である。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１面と、前記第１面と反対の第２面とを有するフィン状の突起を有する炭化珪素基板と、前記第１面及び前記第２面の上に設けられるゲート絶縁膜と、前記ゲート絶縁膜の上に設けられるゲート電極と、を有し、前記第１面及び前記第２面の面方位が｛０－３３－８｝面である。この場合、高い移動度を持つ｛０－３３－８｝面をチャネルに利用できるため、チャネル移動度に優れた炭化珪素半導体装置が得られる。

〔２〕 〔１〕において、前記突起は、前記第１面及び前記第２面と連なる第３面を更に有し、前記第３面の上には、前記ゲート絶縁膜及び前記ゲート電極がこの順に設けられ、前記第３面の面方位が｛０００１｝面であってもよい。この場合、３つの面をチャネルに利用できるため、より優れたチャネル移動度が得られる。

〔３〕 〔１〕又は〔２〕において、前記突起は、第１方向に沿って延在し、前記第１方向と直交する断面において、前記ゲート電極の下面位置での前記突起の幅が５５ｎｍ以下であってもよい。この場合、突起の全体にチャネルが形成されやいため、より優れたチャネル移動度が得られる。

〔４〕 〔１〕から〔３〕のいずれかにおいて、前記突起は、第１方向に沿って延在し、前記突起は、前記第１方向において前記ゲート電極を挟んで設けられる第１半導体領域及び第２半導体領域を有し、前記第１半導体領域及び前記第２半導体領域は、第１導電型を有し、前記第１半導体領域とオーミック接合するソース電極と、前記第２半導体領域とオーミック接合するドレイン電極と、を有していてもよい。この場合、チャネル移動度に優れた横型の炭化珪素半導体装置が得られる。

〔５〕 〔１〕から〔３〕のいずれかにおいて、前記突起は、第１方向に沿って延在し、前記突起は、前記第１方向において前記ゲート電極を挟んで設けられる第１半導体領域及び第２半導体領域を有し、前記炭化珪素基板は、前記突起が設けられる第１主面と、前記第１主面と反対の第２主面とを有し、前記炭化珪素基板は、前記第２半導体領域に隣接して設けられ、かつ前記第２主面に露出する第３半導体領域を有し、前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域は、第１導電型を有し、前記第１半導体領域とオーミック接合するソース電極と、前記第３半導体領域と前記第２主面においてオーミック接合するドレイン電極と、を有していてもよい。この場合、チャネル移動度に優れた縦型の炭化珪素半導体装置が得られる。

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。

〔第１実施形態〕
第１実施形態は、いわゆる横型のＭＯＳＦＥＴ（炭化珪素半導体装置）に関する。

（炭化珪素半導体装置）
第１実施形態に係る炭化珪素半導体装置１Ａについて説明する。図１は、第１実施形態に係る炭化珪素半導体装置１Ａを示す斜視図である。図２は、第１実施形態に係る炭化珪素半導体装置１Ａを示す第１断面の断面図である。第１断面は、図１中のI－I線で切断した断面に相当する。図３は、第１実施形態に係る炭化珪素半導体装置１Ａを示す第２断面の断面図である。第２断面は、図１中のII－II線で切断した断面に相当する。

図１から図３に示されるように、炭化珪素半導体装置１Ａは、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０と、パッシベーション膜９０とを主に有する。図１においては、層間絶縁膜８３、ソース電極６０、ドレイン電極７０、パッシベーション膜９０等の図示を省略する。

炭化珪素基板１０は、炭化珪素単結晶基板２０と、突起３０とを含む。

炭化珪素単結晶基板２０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成される。炭化珪素単結晶基板２０は、例えば窒素（Ｎ）等のｎ型不純物を含み、ｎ型の導電型を有する。炭化珪素単結晶基板２０は、第１主面２０ａと、第１主面２０ａと反対の第２主面２０ｂとを有する。第１主面２０ａは、｛０００１｝面であってよい。

突起３０は、第１主面２０ａ上に設けられる。突起３０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成される。突起３０は、例えばアルミニウム（Ａｌ）等のｐ型不純物を添加したエピタキシャル成長により形成される。突起３０は、第１主面２０ａと平行な第１方向に沿って延在する。

突起３０は、第１側面３０ａと、第１側面３０ａと反対の第２側面３０ｂと、第１側面３０ａ及び第２側面３０ｂと連なる上面３０ｃとにより規定されるフィン状を有する。第１側面３０ａ及び第２側面３０ｂは、｛０－３３－８｝面を有する。この場合、高い移動度を持つ｛０－３３－８｝面をチャネルに利用できるため、チャネル移動度に優れた炭化珪素半導体装置１Ａが得られる。第１側面３０ａは、第１主面２０ａに対して角度θ１だけ傾斜した面である。角度θ１は、例えば５４．７°±３°であってよい。第２側面３０ｂは、第１主面２０ａに対して角度θ２だけ傾斜した面である。角度θ２は、例えば５４．７°±３°であってよい。上面３０ｃは、例えば第１主面２０ａと平行な平面である。上面３０ｃは、｛０００１｝面であってよい。この場合、３つの面をチャネルに利用できるため、より優れたチャネル移動度が得られる。

第１方向と直交する断面において、ゲート電極８２の下面位置での突起３０の幅Ｗ１は５５ｎｍ以下であってよい。この場合、突起３０の全体にチャネルが形成されやいため、より優れたチャネル移動度が得られる。

突起３０は、ボディ領域３１と、ソース領域３２と、ドレイン領域３３とを有する。

ボディ領域３１は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。

ソース領域３２は、第１方向においてボディ領域３１の隣に設けられる。ソース領域３２は、ボディ領域３１に接する。ソース領域３２は、例えば窒素又はリン（Ｐ）等のｎ型不純物を含み、ｎ型の導電型を有する。

ドレイン領域３３は、第１方向においてボディ領域３１の隣に設けられる。ドレイン領域３３は、ボディ領域３１に接する。ドレイン領域３３は、第１方向において、ボディ領域３１によってソース領域３２から隔てられるように設けられる。第１主面２０ａに垂直な方向から平面視したときに、ドレイン領域３３とソース領域３２とは、第１方向においてゲート電極８２を挟んで設けられる。ドレイン領域３３は、例えば窒素又はリン等のｎ型不純物を含み、ｎ型の導電型を有する。ドレイン領域３３のｎ型不純物の実効濃度は、ソース領域３２のｎ型不純物の実効濃度と同じ又はほぼ同じであってよい。

ゲート絶縁膜８１は、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃの上に設けられる。ゲート絶縁膜８１は、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃにおいてボディ領域３１に接する。ゲート絶縁膜８１は、第１主面２０ａにおいて炭化珪素単結晶基板２０と接していてもよい。ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成される。

ゲート電極８２は、ゲート絶縁膜８１の上に設けられる。ゲート電極８２は、例えば第１主面２０ａと平行でありかつ第１方向と直交する第２方向に沿って延在する。ゲート電極８２は、例えば導電性不純物を含むポリシリコンから構成される。

層間絶縁膜８３は、ゲート電極８２に接して設けられる。層間絶縁膜８３は、ゲート電極８２とソース電極６０及びドレイン電極７０とを電気的に絶縁する。層間絶縁膜８３の一部は、ソース領域３２及びドレイン領域３３に接していてもよい。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。

ソース電極６０は、ソース領域３２の上に設けられる。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、ソース領域３２に接する。コンタクト電極６１は、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成される。コンタクト電極６１は、チタン（Ｔｉ）と、アルミニウムと、シリコン（Ｓｉ）とを含む材料から構成されてもよい。コンタクト電極６１は、ソース領域３２とオーミック接合する。ソース配線６２は、コンタクト電極６１の上に設けられる。ソース配線６２は、コンタクト電極６１及び層間絶縁膜８３に接する。ソース配線６２は、例えばアルミニウムを含む材料から構成される。

ドレイン電極７０は、ドレイン領域３３の上に設けられる。ドレイン電極７０は、コンタクト電極７１と、ドレイン配線７２とを有する。コンタクト電極７１は、ドレイン領域３３に接する。コンタクト電極７１は、例えばニッケルシリサイドを含む材料から構成される。コンタクト電極７１は、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。コンタクト電極７１は、ドレイン領域３３とオーミック接合する。ドレイン配線７２は、コンタクト電極７１の上に設けられる。ドレイン配線７２は、コンタクト電極７１及び層間絶縁膜８３に接する。ドレイン配線７２は、例えばアルミニウムを含む材料から構成される。

パッシベーション膜９０は、ソース配線６２、ドレイン配線７２及び層間絶縁膜８３の上に設けられる。パッシベーション膜９０は、ソース配線６２、ドレイン配線７２及び層間絶縁膜８３に接する。パッシベーション膜９０は、例えばポリイミドを含む材料から構成される。

以上に説明した第１実施形態に係る炭化珪素半導体装置１Ａによれば、第１側面３０ａと第２側面３０ｂとを有するフィン状の突起３０を有する炭化珪素基板１０を有し、第１側面３０ａ及び第２側面３０ｂの面方位が｛０－３３－８｝面である。この場合、高い移動度を持つ｛０－３３－８｝面をチャネルに利用できるため、チャネル移動度に優れた横型の炭化珪素半導体装置１Ａが得られる。

また、第１実施形態に係る炭化珪素半導体装置１Ａは、バルク型の電界効果トランジスタを有するので、炭化珪素単結晶基板２０にバイアスを印加できる。これにより、ＦｉｎＦＥＴ（Fin Field Effect Transistor）において生じうる閾値変動に容易に対応できる。

（突起の配置）
第１実施形態に係る炭化珪素半導体装置１Ａが有する突起３０の配置について説明する。

図４は、第１実施形態に係る炭化珪素半導体装置１Ａが有する突起３０の第１例を示す概略図である。図４は、第１主面２０ａに垂直な方向から突起３０を平面視した図である。図４に示される例では、１つの突起３０が第１方向に沿って延在する。突起３０は、第１方向において間隔をあけて設けられるソース配線６２、ゲート電極８２及びドレイン配線７２に覆われる。ソース配線６２及びドレイン配線７２は、第１方向においてゲート電極８２を挟んで設けられる。

図５は、第１実施形態に係る炭化珪素半導体装置１Ａが有する突起３０の第２例を示す概略図である。図５は、第１主面２０ａに垂直な方向から突起３０を平面視した図である。図５に示される例では、３つの突起３０が並列に設けられる。具体的には、第１主面２０ａに垂直な方向から平面視したときに、３つの突起３０が第１方向に垂直な第２方向に一定の間隔で設けられる。各突起３０は、第１方向に沿って延在する。各突起３０は、第１方向において間隔を開けて設けられるソース配線６２、ゲート電極８２及びドレイン配線７２に覆われる。ソース配線６２及びドレイン配線７２は、第１方向においてゲート電極８２を挟んで設けられる。３つの突起３０が並列に設けられる場合、ドレイン出力を増やすことができる。

図４では突起３０が１つである場合を示し、図５では突起３０が３つである場合を示したが、突起３０の数は限定されない。例えば、突起３０は２つであってもよく、４つ以上であってもよい。

（炭化珪素半導体装置の製造方法）
第１実施形態に係る炭化珪素半導体装置１Ａの製造方法について説明する。図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ、図１１Ａ、図１２Ａ、図１３Ａ、図１４Ａ及び図１５Ａは、第１実施形態に係る炭化珪素半導体装置１Ａの製造方法を示す第１断面の断面図である。第１断面は、図１中のI－I線で切断した断面に相当する。図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂ、図１２Ｂ、図１３Ｂ、図１４Ｂ及び図１５Ｂは、第１実施形態に係る炭化珪素半導体装置１Ａの製造方法を示す第２断面の断面図である。第２断面は、図１中のII－II線で切断した断面に相当する。

まず、図６Ａ及び図６Ｂに示されるように、炭化珪素単結晶基板２０を準備する。炭化珪素単結晶基板２０は、例えば窒素等のｎ型不純物を含み、ｎ型の導電型を有する。炭化珪素単結晶基板２０は、第１主面２０ａと、第１主面２０ａと反対の第２主面２０ｂとを有する。

次に、図７Ａ及び図７Ｂに示されるように、第１主面２０ａ上に炭化珪素エピタキシャル層３０Ｘを形成する。炭化珪素エピタキシャル層３０Ｘは、例えばアルミニウム等のｐ型不純物を添加したエピタキシャル成長により形成できる。

次に、図８Ａ及び図８Ｂに示されるように、第１方向に沿って延在し、第１側面３０ａと第２側面３０ｂと上面３０ｃとを有するフィン状を有する突起３０を形成する。突起３０は、次のようにして形成できる。

まず、突起３０を形成しない領域上に開口を有するマスク（図示せず）を形成する。次に、マスクを用いて、炭化珪素エピタキシャル層３０Ｘをエッチングにより除去する。エッチングにより、突起３０を形成する領域上に、第１主面２０ａに対してほぼ垂直な側部と、側部と連続的に設けられかつ第１主面２０ａとほぼ平行な上部とを有する凸部が形成される。

次に、凸部において熱エッチングを行う。熱エッチングは、マスクが形成された状態で、例えば少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子及びフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、例えば塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、六フッ化硫黄（ＳＦ_６）又は四フッ化炭素（ＣＦ_４）を含む。例えば、塩素ガスと酸素（Ｏ_２）ガスとの混合ガスを反応性ガスとして用い、熱処理温度を８００℃以上９００℃以下として、熱エッチングが行われる。反応性ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素（Ｎ_２）ガス、アルゴン（Ａｒ）ガス又はヘリウム（Ｈｅ）ガス等を利用できる。

上記の熱エッチングにより、第１主面２０ａ上に突起３０が形成される。突起３０は、第１側面３０ａと、第２側面３０ｂと、上面３０ｃとを有する。第１側面３０ａ及び第２側面３０ｂは、｛０－３３－８｝面を有する。上面３０ｃは、｛０００１｝面を有する。熱エッチングの後、マスクを除去する。このようにして、炭化珪素単結晶基板２０と突起３０とを有する炭化珪素基板１０が得られる。

次に、図９Ａ及び図９Ｂに示されるように、突起３０にソース領域３２及びドレイン領域３３を形成するためのイオン注入を行う。イオン注入においては、例えば窒素又はリン等のｎ型不純物を注入する。これにより、突起３０にソース領域３２及びドレイン領域３３が形成される。突起３０のうち、不純物イオンの注入が行われていない部分からボディ領域３１が構成される。次に、突起３０に注入された不純物イオンを活性化するために活性化アニールを行う。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、例えばアルゴン（Ａｒ）雰囲気である。

次に、図１０Ａ及び図１０Ｂに示されるように、ゲート絶縁膜８１を形成する。例えば、炭化珪素基板１０を熱酸化することにより、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃにおいてボディ領域３１と接し、第１主面２０ａにおいて炭化珪素単結晶基板２０に接するゲート絶縁膜８１を形成する。具体的には、炭化珪素基板１０を、酸素を含む雰囲気において、例えば１３００℃以上１４００℃以下の温度で加熱する。これにより、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃにおいてボディ領域３１と接し、第１主面２０ａにおいて炭化珪素単結晶基板２０に接するゲート絶縁膜８１が形成される。なお、ゲート絶縁膜８１が熱酸化により形成される場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化した後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１側面３０ａ、第２側面３０ｂ、上面３０ｃ及び第１主面２０ａが若干移動したものとする。

次に、一酸化窒素（ＮＯ）ガス雰囲気において炭化珪素基板１０に対して熱処理（ＮＯアニール）を行ってもよい。ＮＯアニールにおいて、炭化珪素基板１０が、例えば１１００℃以上１４００℃以下の条件下で保持される。これにより、ゲート絶縁膜８１とボディ領域３１との界面領域に窒素原子が導入される。その結果、界面領域における界面順位の形成が抑制されることで、チャネル移動度が向上する。

次に、図１１Ａ及び図１１Ｂに示されるように、ゲート電極８２を形成する。ゲート電極８２は、ゲート絶縁膜８１の上に形成される。ゲート電極８２は、例えば減圧ＣＶＤ（low pressure-chemical vapor deposition：ＬＰ－ＣＶＤ）法により形成される。ゲート電極８２は、ボディ領域３１と対面するように設けられる。

次に、図１２Ａ及び図１２Ｂに示されるように、層間絶縁膜８３を形成する。具体的には、ゲート電極８２を覆い、かつソース領域３２及びドレイン領域３３に接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、例えばＣＶＤ法により形成される。

次に、図１３Ａ及び図１３Ｂに示されるように、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃにおいてソース領域３２及びドレイン領域３３に接するコンタクト電極６１，７１用の金属膜（図示せず）を形成する。コンタクト電極６１，７１用の金属膜は、例えばスパッタリング法により形成される。次に、合金化アニールを行う。コンタクト電極６１，７１用の金属膜が、例えば９００℃以上１１００℃以下の温度で保持される。これにより、コンタクト電極６１，７１用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域３２及びドレイン領域３３とオーミック接合するコンタクト電極６１，７１が形成される。

次に、図１４Ａ及び図１４Ｂに示されるように、ソース配線６２及びドレイン配線７２を形成する。具体的には、コンタクト電極６１を覆うソース配線６２と、コンタクト電極７１を覆うドレイン配線７２とが形成される。ソース配線６２及びドレイン配線７２は、例えばスパッタリング法により形成される。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０と、コンタクト電極７１とドレイン配線７２とを有するドレイン電極７０とが形成される。

次に、図１５Ａ及び図１５Ｂに示されるように、パッシベーション膜９０を形成する。具体的には、ソース配線６２、ドレイン配線７２及び層間絶縁膜８３を覆うパッシベーション膜９０を形成する。パッシベーション膜９０は、例えば塗布法により形成される。

このようにして、電界効果トランジスタを含む炭化珪素半導体装置１Ａを製造できる。

〔第２実施形態〕
第２実施形態は、いわゆる縦型のＭＯＳＦＥＴ（炭化珪素半導体装置）に関する。

（炭化珪素半導体装置）
第２実施形態に係る炭化珪素半導体装置１Ｂについて説明する。図１６は、第２実施形態に係る炭化珪素半導体装置１Ｂを示す斜視図である。図１７は、第２実施形態に係る炭化珪素半導体装置１Ｂを示す第３断面の断面図である。第３断面は、図１６中のIII－III線で切断した断面に相当する。図１８は、第２実施形態に係る炭化珪素半導体装置１Ｂを示す第４断面の断面図である。第４断面は、図１６中のIV－IV線で切断した断面に相当する。

図１６から図１８に示されるように、炭化珪素半導体装置１Ｂは、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０と、パッシベーション膜９０とを主に有する。図１６においては、層間絶縁膜８３、ソース電極６０、パッシベーション膜９０等の図示を省略する。

炭化珪素基板１０は、炭化珪素単結晶基板２０と、突起３０とを含む。

炭化珪素単結晶基板２０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成される。炭化珪素単結晶基板２０は、例えば窒素等のｎ型不純物を含み、ｎ型の導電型を有する。炭化珪素単結晶基板２０は、第１主面２０ａと、第１主面２０ａと反対の第２主面２０ｂとを有する。第１主面２０ａは、｛０００１｝面であってよい。

突起３０は、第１主面２０ａ上に設けられる。突起３０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成される。突起３０は、例えばアルミニウム等のｐ型不純物を添加したエピタキシャル成長により形成される。突起３０は、第１主面２０ａと平行な第１方向に沿って延在する。

突起３０は、第１側面３０ａと、第１側面３０ａと反対の第２側面３０ｂと、第１側面３０ａ及び第２側面３０ｂと連なる上面３０ｃとにより規定されるフィン状を有する。第１側面３０ａ及び第２側面３０ｂは、｛０－３３－８｝面を有する。この場合、高い移動度を持つ｛０－３３－８｝面をチャネルに利用できるため、チャネル移動度に優れた炭化珪素半導体装置１Ａが得られる。第１側面３０ａは、第１主面２０ａに対して角度θ１だけ傾斜した面である。角度θ１は、例えば５４．７°±３°であってよい。第２側面３０ｂは、第１主面２０ａに対して角度θ２だけ傾斜した面である。角度θ２は、例えば５４．７°±３°であってよい。上面３０ｃは、例えば第１主面２０ａと平行な平面である。上面３０ｃは、｛０００１｝面であってよい。この場合、３つの面をチャネルに利用できるため、より優れたチャネル移動度が得られる。

第１方向と直交する断面において、ゲート電極８２の下面位置での突起３０の幅Ｗ１は５５ｎｍ以下であってよい。この場合、突起３０の全体にチャネルが形成されやいため、より優れたチャネル移動度が得られる。

突起３０は、ボディ領域３１と、ソース領域３２と、第１接続領域３４と、第２接続領域３５とを有する。

ボディ領域３１は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。ボディ領域３１は、第１領域３１Ａと、第２領域３１Ｂとを有する。第１領域３１Ａは、炭化珪素単結晶基板２０の上に設けられる。第１領域３１Ａは、第１主面２０ａに接する。第２領域３１Ｂは、第１領域３１Ａの上に設けられる。第２領域３１Ｂは、第１領域３１Ａ、ソース領域３２、第２接続領域３５及びゲート絶縁膜８１に接する。

ソース領域３２は、第１領域３１Ａの上に設けられる。ソース領域３２は、第１方向において第２領域３１Ｂの隣に設けられる。ソース領域３２は、第２領域３１Ｂに接する。ソース領域３２は、例えば窒素又はリン等のｎ型不純物を含み、ｎ型の導電型を有する。

第１接続領域３４は、炭化珪素単結晶基板２０の上に設けられる。第１接続領域３４は、第１主面２０ａに接する。第１接続領域３４は、第１方向において第１領域３１Ａの隣に設けられる。第１接続領域３４は、第１領域３１Ａに接する。第１主面２０ａに垂直な方向から平面視したときに、第１接続領域３４とソース領域３２とは、第１方向においてゲート電極８２を挟んで設けられる。第１接続領域３４は、例えば窒素又はリン等のｎ型不純物を含み、ｎ型の導電型を有する。

第２接続領域３５は、第１接続領域３４の上に設けられる。第２接続領域３５は、第１方向において第２領域３１Ｂの隣に設けられる。第２接続領域３５は、第２領域３１Ｂに接する。第２接続領域３５は、第１方向において、第２領域３１Ｂによってソース領域３２から隔てられるように設けられる。第１主面２０ａに垂直な方向から平面視したときに、第２接続領域３５とソース領域３２とは、第１方向においてゲート電極８２を挟んで設けられる。第２接続領域３５は、例えば窒素又はリン等のｎ型不純物を含み、ｎ型の導電型を有する。第２接続領域３５のｎ型不純物の実効濃度は、ソース領域３２のｎ型不純物の実効濃度と同じ又はほぼ同じであってよい。第２接続領域３５のｎ型不純物の実効濃度は、第１接続領域３４のｎ型不純物の実効濃度よりも高くてよい。

ゲート絶縁膜８１は、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃの上に設けられる。ゲート絶縁膜８１は、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃにおいてボディ領域３１に接する。ゲート絶縁膜８１は、第１主面２０ａにおいて炭化珪素単結晶基板２０と接していてもよい。ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成される。

ゲート電極８２は、ゲート絶縁膜８１の上に設けられる。ゲート電極８２は、例えば第１主面２０ａと平行でありかつ第１方向と直交する第２方向に沿って延在する。ゲート電極８２は、例えば導電性不純物を含むポリシリコンから構成される。

層間絶縁膜８３は、ゲート電極８２に接して設けられる。層間絶縁膜８３は、ゲート電極８２を覆う。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁する。層間絶縁膜８３の一部は、ソース領域３２及び第２接続領域３５に接していてもよい。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。

ソース電極６０は、ソース領域３２の上に設けられる。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、ソース領域３２に接する。コンタクト電極６１は、例えばニッケルシリサイドを含む材料から構成される。コンタクト電極６１は、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。コンタクト電極６１は、ソース領域３２とオーミック接合する。ソース配線６２は、コンタクト電極６１の上に設けられる。ソース配線６２は、コンタクト電極６１及び層間絶縁膜８３に接する。ソース配線６２は、例えばアルミニウムを含む材料から構成される。

ドレイン電極７０は、第２主面２０ｂに接する。ドレイン電極７０は、第２主面２０ｂにおいて炭化珪素単結晶基板２０に接する。ドレイン電極７０は、第１接続領域３４と電気的に接続される。ドレイン電極７０は、例えばニッケルシリサイドを含む材料から構成されている。ドレイン電極７０は、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板２０とオーミック接合している。

パッシベーション膜９０は、ソース配線６２及び層間絶縁膜８３の上に設けられる。パッシベーション膜９０は、ソース配線６２及び層間絶縁膜８３に接する。パッシベーション膜９０は、例えばポリイミドを含む材料から構成される。

以上に説明した第２実施形態に係る炭化珪素半導体装置１Ｂによれば、第１側面３０ａと第２側面３０ｂとを有するフィン状の突起３０を有する炭化珪素基板１０を有し、第１側面３０ａ及び第２側面３０ｂの面方位が｛０－３３－８｝面である。この場合、高い移動度を持つ｛０－３３－８｝面をチャネルに利用できるため、チャネル移動度に優れた縦型の炭化珪素半導体装置１Ａが得られる。

（炭化珪素半導体装置の製造方法）
第２実施形態に係る炭化珪素半導体装置１Ｂの製造方法について説明する。図１９Ａ、図２０Ａ、図２１Ａ、図２２Ａ、図２３Ａ、図２４Ａ、図２５Ａ、図２６Ａ、図２７Ａ、図２８Ａ、図２９Ａ、図３０Ａ及び図３１Ａは、第２実施形態に係る炭化珪素半導体装置１Ｂの製造方法を示す第３断面の断面図である。第３断面は、図１６中のIII－III線で切断した断面に相当する。図１９Ｂ、図２０Ｂ、図２１Ｂ、図２２Ｂ、図２３Ｂ、図２４Ｂ、図２５Ｂ、図２６Ｂ、図２７Ｂ、図２８Ｂ、図２９Ｂ、図３０Ｂ及び図３１Ｂは、第２実施形態に係る炭化珪素半導体装置１Ｂの製造方法を示す第４断面の断面図である。第４断面は、図１６中のIV－IV線で切断した断面に相当する。

まず、図１９Ａ及び図１９Ｂに示されるように、炭化珪素単結晶基板２０を準備する。炭化珪素単結晶基板２０は、例えば窒素等のｎ型不純物を含み、ｎ型の導電型を有する。炭化珪素単結晶基板２０は、第１主面２０ａと、第１主面２０ａと反対の第２主面２０ｂとを有する。

次に、図２０Ａ及び図２０Ｂに示されるように、第１主面２０ａ上に第１炭化珪素エピタキシャル層３０Ｙを形成する。第１炭化珪素エピタキシャル層３０Ｙは、例えばアルミニウム等のｐ型不純物を添加したエピタキシャル成長により形成できる。

次に、図２１Ａ及び図２１Ｂに示されるように、第１炭化珪素エピタキシャル層３０Ｙに第１接続領域３４を形成するためのイオン注入を行う。イオン注入においては、例えば窒素又はリン等のｎ型不純物を注入する。

次に、図２２Ａ及び図２２Ｂに示されるように、第１炭化珪素エピタキシャル層３０Ｙ上に第２炭化珪素エピタキシャル層３０Ｚを形成する。第２炭化珪素エピタキシャル層３０Ｚは、例えばアルミニウム等のｐ型不純物を添加したエピタキシャル成長により形成できる。

次に、図２３Ａ及び図２３Ｂに示されるように、第１方向に沿って延在し、第１側面３０ａと第２側面３０ｂと上面３０ｃとを有するフィン状を有する突起３０を形成する。突起３０は、次のようにして形成できる。

まず、突起３０を形成しない領域上に開口を有するマスク（図示せず）を形成する。次に、マスクを用いて、第１炭化珪素エピタキシャル層３０Ｙ及び第２炭化珪素エピタキシャル層３０Ｚをエッチングにより除去する。エッチングにより、突起３０を形成する領域上に、第１主面２０ａに対してほぼ垂直な側部と、側部と連続的に設けられかつ第１主面２０ａとほぼ平行な上部とを有する凸部が形成される。

次に、凸部において熱エッチングを行う。熱エッチングは、マスクが形成された状態で、例えば少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素原子及びフッ素原子の少なくともいずれかを含む。当該雰囲気は、例えば塩素、三塩化ホウ素、六フッ化硫黄又は四フッ化炭素を含む。例えば、塩素ガスと酸素ガスとの混合ガスを反応性ガスとして用い、熱処理温度を８００℃以上９００℃以下として、熱エッチングが行われる。反応性ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素ガス、アルゴンガス又はヘリウムガス等を利用できる。

上記の熱エッチングにより、第１主面２０ａ上に突起３０が形成される。突起３０は、第１側面３０ａと、第２側面３０ｂと、上面３０ｃとを有する。第１側面３０ａ及び第２側面３０ｂは、｛０－３３－８｝面を有する。上面３０ｃは、｛０００１｝面を有する。熱エッチングの後、マスクを除去する。このようにして、炭化珪素単結晶基板２０と突起３０とを有する炭化珪素基板１０が得られる。

次に、図２４Ａ及び図２４Ｂに示されるように、突起３０にソース領域３２及び第２接続領域３５を形成するためのイオン注入を行う。イオン注入においては、例えば窒素又はリン等のｎ型不純物を注入する。これにより、突起３０にソース領域３２及び第２接続領域３５が形成される。突起３０のうち、不純物イオンの注入が行われていない部分からボディ領域３１が構成される。ボディ領域３１は、第１領域３１Ａと、第２領域３１Ｂとを有する。次に、突起３０に注入された不純物イオンを活性化するために活性化アニールを行う。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、例えばアルゴン雰囲気である。

次に、図２５Ａ及び図２５Ｂに示されるように、ゲート絶縁膜８１を形成する。例えば、炭化珪素基板１０を熱酸化することにより、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃにおいてボディ領域３１と接し、第１主面２０ａにおいて炭化珪素単結晶基板２０に接するゲート絶縁膜８１を形成する。具体的には、炭化珪素基板１０を、酸素を含む雰囲気において、例えば１３００℃以上１４００℃以下の温度で加熱する。これにより、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃにおいてボディ領域３１と接し、第１主面２０ａにおいて炭化珪素単結晶基板２０に接するゲート絶縁膜８１が形成される。なお、ゲート絶縁膜８１が熱酸化により形成される場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化した後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１側面３０ａ、第２側面３０ｂ、上面３０ｃ及び第１主面２０ａが若干移動したものとする。

次に、一酸化窒素ガス雰囲気において炭化珪素基板１０に対して熱処理（ＮＯアニール）を行ってもよい。ＮＯアニールにおいて、炭化珪素基板１０が、例えば１１００℃以上１４００℃以下の条件下で保持される。これにより、ゲート絶縁膜８１とボディ領域３１との界面領域に窒素原子が導入される。その結果、界面領域における界面順位の形成が抑制されることで、チャネル移動度が向上する。

次に、図２６Ａ及び図２６Ｂに示されるように、ゲート電極８２を形成する。ゲート電極８２は、ゲート絶縁膜８１の上に形成される。ゲート電極８２は、例えば減圧ＣＶＤ法により形成される。ゲート電極８２は、ボディ領域３１と対面するように設けられる。

次に、図２７Ａ及び図２７Ｂに示されるように、層間絶縁膜８３を形成する。具体的には、ゲート電極８２を覆うように層間絶縁膜８３が形成される。層間絶縁膜８３は、例えばＣＶＤ法により形成される。

次に、図２８Ａ及び図２８Ｂに示されるように、第１側面３０ａ、第２側面３０ｂ及び上面３０ｃにおいてソース領域３２に接するコンタクト電極６１用の金属膜（図示せず）を形成する。コンタクト電極６１用の金属膜は、例えばスパッタリング法により形成される。次に、合金化アニールを行う。コンタクト電極６１用の金属膜が、例えば９００℃以上１１００℃以下の温度で保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域３２とオーミック接合するコンタクト電極６１が形成される。

次に、図２９Ａ及び図２９Ｂに示されるように、ソース配線６２を形成する。具体的には、コンタクト電極６１を覆うソース配線６２が形成される。ソース配線６２は、例えばスパッタリング法により形成される。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。

次に、図３０Ａ及び図３０Ｂに示されるように、パッシベーション膜９０を形成する。具体的には、ソース配線６２及び層間絶縁膜８３を覆うパッシベーション膜９０を形成する。パッシベーション膜９０は、例えば塗布法により形成される。

次に、図３１Ａ及び図３１Ｂに示されるように、第２主面２０ｂを研磨し、炭化珪素単結晶基板２０を薄化する。次に、第２主面２０ｂにおいて炭化珪素単結晶基板２０に接するドレイン電極７０用の金属膜（図示せず）を形成する。ドレイン電極７０用の金属膜は、例えばスパッタリング法により形成される。次に、合金化アニールを行う。ドレイン電極７０用の金属膜が、例えば９００℃以上１１００℃以下の温度で保持される。これにより、ドレイン電極７０用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、炭化珪素単結晶基板２０とオーミック接合するドレイン電極７０が形成される。

このようにして、電界効果トランジスタを含む炭化珪素半導体装置１Ｂを製造できる。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

１Ａ、１Ｂ 炭化珪素半導体装置
１０ 炭化珪素基板
２０ 炭化珪素単結晶基板
２０ａ 第１主面
２０ｂ 第２主面
３０ 突起
３０ａ 第１側面
３０ｂ 第２側面
３０ｃ 上面
３０Ｘ 炭化珪素エピタキシャル層
３０Ｙ 第１炭化珪素エピタキシャル層
３０Ｚ 第２炭化珪素エピタキシャル層
３１ ボディ領域
３１Ａ 第１領域
３１Ｂ 第２領域
３２ ソース領域
３３ ドレイン領域
３４ 第１接続領域
３５ 第２接続領域
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
７１ コンタクト電極
７２ ドレイン配線
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
９０ パッシベーション膜

Claims (5)

1. 第１面と、前記第１面と反対の第２面とを有するフィン状の突起を有する炭化珪素基板と、
   前記第１面及び前記第２面の上に設けられるゲート絶縁膜と、
   前記ゲート絶縁膜の上に設けられるゲート電極と、
   を有し、
   前記第１面及び前記第２面の面方位が｛０－３３－８｝面である、
   炭化珪素半導体装置。
2. 前記突起は、前記第１面及び前記第２面と連なる第３面を更に有し、
   前記第３面の上には、前記ゲート絶縁膜及び前記ゲート電極がこの順に設けられ、
   前記第３面の面方位が｛０００１｝面である、
   請求項１に記載の炭化珪素半導体装置。
3. 前記突起は、第１方向に沿って延在し、
   前記第１方向と直交する断面において、前記ゲート電極の下面位置での前記突起の幅が５５ｎｍ以下である、
   請求項１に記載の炭化珪素半導体装置。
4. 前記突起は、第１方向に沿って延在し、
   前記突起は、前記第１方向において前記ゲート電極を挟んで設けられる第１半導体領域及び第２半導体領域を有し、
   前記第１半導体領域及び前記第２半導体領域は、第１導電型を有し、
   前記第１半導体領域とオーミック接合するソース電極と、
   前記第２半導体領域とオーミック接合するドレイン電極と、
   を有する、
   請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
5. 前記突起は、第１方向に沿って延在し、
   前記突起は、前記第１方向において前記ゲート電極を挟んで設けられる第１半導体領域及び第２半導体領域を有し、
   前記炭化珪素基板は、前記突起が設けられる第１主面と、前記第１主面と反対の第２主面とを有し、
   前記炭化珪素基板は、前記第２半導体領域に隣接して設けられ、かつ前記第２主面に露出する第３半導体領域を有し、
   前記第１半導体領域、前記第２半導体領域及び前記第３半導体領域は、第１導電型を有し、
   前記第１半導体領域とオーミック接合するソース電極と、
   前記第３半導体領域と前記第２主面においてオーミック接合するドレイン電極と、
   を有する、
   請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。

Images