JP2023031664A - 炭化珪素半導体装置 - Google Patents

Abstract

【課題】電界集中に伴うゲート絶縁膜の破壊を抑制できる炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、ソース領域１３およびボディ領域１２を貫通してドリフト領域に至る側面３と、側面と連なる底面４とにより規定され、第１主面１に平行な仮想直線に沿って延びるゲートトレンチ５とゲート絶縁膜８１を有する。側面は、第１側面３１と、第２側面３２と、第３側面と、を有する。ゲート絶縁膜は、第１側面に連なる第１領域５１に接し、第１厚さＴ１を備えた第１部分７１と、第２側面に連なる第２領域５２に接し、第２厚さＴ２を備えた第２部分７２と、第３側面に連なる第３領域に接し、第３厚さを備えた第３部分と、を有する。第３厚さは、第１厚さ及び第２厚さよりも大きい。【選択図】図６

Description

本開示は、炭化珪素半導体装置に関する。

炭化珪素半導体装置の一つとして、炭化珪素基板にゲートトレンチが形成され、ゲートトレンチ内にゲート絶縁膜を介してゲート電極が設けられたトレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開示されている（例えば、特許文献１）。

特開２０１５－９５５１１号公報

従来のトレンチゲート型ＭＯＳＦＥＴによれば、所期の目的は達成されるものの、ゲートトレンチの上端の近傍においてゲート絶縁膜に電界が集中し、ゲート絶縁膜が破壊するおそれがある。

本開示は、電界集中に伴うゲート絶縁膜の破壊を抑制できる炭化珪素半導体装置を提供することを目的とする。

本開示の炭化珪素半導体装置は、第１主面と、前記第１主面とは反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、前記ボディ領域上に設けられ、かつ前記第２導電型を有するコンタクト領域と、を有し、前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な仮想直線に沿って延びるゲートトレンチが設けられており、前記側面、前記底面及び前記第１主面に接するゲート絶縁膜を更に有し、前記側面は、前記仮想直線に沿って延びる第１側面と、前記第１主面に平行な方向で前記第１側面から離れ、前記仮想直線に沿って延びる第２側面と、前記第１側面と前記第２側面とに連なる第３側面と、を有し、前記ゲート絶縁膜は、前記第１主面の前記第１側面に連なる第１領域に接し、第１厚さを備えた第１部分と、前記第１主面の前記第２側面に連なる第２領域に接し、第２厚さを備えた第２部分と、前記第１主面の前記第３側面に連なる第３領域に接し、第３厚さを備えた第３部分と、を有し、前記第３厚さは、前記第１厚さ及び前記第２厚さよりも大きい。

本開示によれば、電界集中に伴うゲート絶縁膜の破壊を抑制できる。

図１は、実施形態に係る炭化珪素半導体装置における層間絶縁膜及び第１主面の構成を示す図である。 図２は、実施形態に係る炭化珪素半導体装置における第１主面の構成を示す図である。 図３は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その１）である。 図４は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その２）である。 図５は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その３）である。 図６は、ゲートトレンチ、ゲート絶縁膜及びゲート電極を示す断面図（その１）である。 図７は、ゲートトレンチ、ゲート絶縁膜及びゲート電極を示す断面図（その２）である。 図８は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。 図９は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。 図１０は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。 図１１は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。 図１２は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。 図１３は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その６）である。 図１４は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その７）である。 図１５は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その８）である。 図１６は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その９）である。 図１７は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１０）である。 図１８は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１１）である。 図１９は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１２）である。 図２０は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１３）である。 図２１は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１４）である。 図２２は、ゲート絶縁膜の形成方法を示す断面図（その１）である。 図２３は、ゲート絶縁膜の形成方法を示す断面図（その２）である。 図２４は、ゲート絶縁膜の形成方法を示す断面図（その３）である。 図２５は、ゲート絶縁膜の形成方法を示す断面図（その４）である。 図２６は、実施形態の変形例に係る炭化珪素半導体装置の構成を示す断面図である。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。また、本開示においては、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面と記載し、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面と記載し、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面と記載する。なお、便宜上、Ｚ１－Ｚ２方向を上下方向とし、Ｚ１側を上側、Ｚ２側を下側とする。また、平面視とは、Ｚ１側から対象物を視ることをいい、平面形状とは、対象物をＺ１側から視た形状のことをいう。

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面と、前記第１主面とは反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、前記ボディ領域上に設けられ、かつ前記第２導電型を有するコンタクト領域と、を有し、前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な仮想直線に沿って延びるゲートトレンチが設けられており、前記側面、前記底面及び前記第１主面に接するゲート絶縁膜を更に有し、前記側面は、前記仮想直線に沿って延びる第１側面と、前記第１主面に平行な方向で前記第１側面から離れ、前記仮想直線に沿って延びる第２側面と、前記第１側面と前記第２側面とに連なる第３側面と、を有し、前記ゲート絶縁膜は、前記第１主面の前記第１側面に連なる第１領域に接し、第１厚さを備えた第１部分と、前記第１主面の前記第２側面に連なる第２領域に接し、第２厚さを備えた第２部分と、前記第１主面の前記第３側面に連なる第３領域に接し、第３厚さを備えた第３部分と、を有し、前記第３厚さは、前記第１厚さ及び前記第２厚さよりも大きい。

ゲート絶縁膜の第３部分の第３厚さが、第１部分の第１厚さ及び第２部分の第２厚さよりも大きいため、第３部分におけるゲート絶縁膜の破壊を抑制し、優れた信頼性を確保できる。なお、ゲート絶縁膜の全体を厚くすることでゲート絶縁膜の破壊を抑制することも可能であるが、その場合には、ゲート絶縁膜の形成時のアライメントずれ等によりボディ領域上のゲート絶縁膜が過度に厚くなるおそれがある。これに対し、本炭化珪素半導体装置では、アライメントずれ等が生じたとしても、第１部分及び第２部分の近傍において、ボディ領域上のゲート絶縁膜が過度に厚くなることを抑制できる。従って、ゲート絶縁膜の厚さのばらつきに伴うチャネル抵抗及び閾値電圧等の特性のばらつきを抑制できる。

〔２〕 〔１〕において、前記第３側面は、前記底面に連なり、前記第１主面に平行な面に対して第１角度で傾斜する第１領域と、前記第１領域と前記第１主面とをつなぎ、前記第１主面に平行な面に対して前記第１角度よりも小さい第２角度で傾斜する第２領域と、を有してもよい。この場合、第３部分での電界集中を緩和しやすい。

〔３〕 〔１〕又は〔２〕において、前記側面は、前記第１側面と前記第２側面とに前記第３側面とは反対側で連なる第４側面を有し、前記ゲート絶縁膜は、前記第１主面の前記第４側面に連なる第４領域に接し、第４厚さを備えた第４部分を有し、前記第４厚さは、前記第１厚さ及び前記第２厚さよりも大きくてもよい。この場合、第４部分におけるゲート絶縁膜の破壊を抑制し、優れた信頼性を確保できる。

〔４〕 〔３〕において、前記第３側面は、前記底面に連なり、前記第１主面に平行な面に対して第１角度で傾斜する第１面を有し、前記第４側面は、前記底面に連なり、前記第１主面に平行な面に対して第３角度で傾斜する第３面を有し、前記第１角度は、前記第３角度よりも大きく、前記第３厚さは、前記第４厚さよりも大きくてもよい。第４部分よりも第３部分に電界が集中しやすいが、第３厚さが第４厚さよりも大きいため、ゲート絶縁膜の破壊を抑制できる。

〔５〕 〔４〕において、前記第１主面は、前記炭化珪素基板の｛０００－１｝面が、前記仮想直線が延びる方向に向けて角度θだけ傾斜した面であり、前記第１角度と前記第３角度との差は２θであってもよい。角度θのオフ角を有する炭化珪素基板を用いることで、良好な結晶性のエピタキシャル層を成長させやすい。また、このような炭化珪素基板の熱エッチングによりゲートトレンチを形成することで、ダメージが少ない良好な側面を得やすい。この場合、第１角度と第３角度との差は２θとなる。

〔６〕 〔１〕～〔５〕において、前記ゲートトレンチが複数、一定の間隔で前記仮想直線と重なって設けられていてもよい。この場合、ゲートトレンチの間を通じて炭化珪素基板内の電界集中を緩和するための領域を設けることができる。

〔７〕 〔１〕～〔６〕において、前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極を有し、前記第１主面に垂直な方向からの平面視で、前記ゲート電極は、前記第１部分と前記第２部分との間に、前記第１部分及び前記第２部分から離れて設けられていてもよい。この場合、第１部分及び第２部分での電界集中を回避してゲート絶縁膜の破壊を抑制できる。

〔８〕 〔１〕～〔７〕において、前記ゲートトレンチの前記第１側面及び前記第２側面は、｛０－３３－８｝面を含んでもよい。この場合、ゲートトレンチの側面において良好な移動度が得られ、チャネル抵抗を低減することができる。

［本開示の実施形態］
本開示の実施形態は、いわゆる縦型のＭＯＳＦＥＴ（炭化珪素半導体装置）に関する。図１は、実施形態に係る炭化珪素半導体装置における層間絶縁膜及び第１主面の構成を示す図である。図２は、実施形態に係る炭化珪素半導体装置における第１主面の構成を示す図である。図３～図５は、実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図３は、図１及び図２中のIII-III線に沿った断面図に相当する。図４は、図１及び図２中のVI-VI線に沿った断面図に相当する。図５は、図１及び図２中のV-V線に沿った断面図に相当する。

図１～図５に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極６３と、バリアメタル膜８４と、パッシベーション膜８５とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１とは反対側の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０及び炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）等のｎ型不純物を含みｎ型（第１導電型）を有する。

第１主面１は、｛０００１｝面又は｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００－１）面又は（０００－１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、例えば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、例えば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。

炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、電界緩和領域１６と、接続領域１７と、コンタクト領域１８とを主に有する。

ドリフト領域１１は炭化珪素単結晶基板５０上に設けられている。ドリフト領域１１は炭化珪素単結晶基板５０よりも第１主面１側にある。ドリフト領域１１は炭化珪素単結晶基板５０に連なっていてもよい。ドリフト領域１１は、例えば窒素又はリン（Ｐ）等のｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１は、例えば第３領域１１Ｃと、第４領域１１Ｄと、第５領域１１Ｅとを主に有する。

ボディ領域１２はドリフト領域１１上に設けられている。ボディ領域１２は、例えばアルミニウム（Ａｌ）等のｐ型不純物を含み、ｐ型の導電型（第２導電型）を有する。ボディ領域１２はドリフト領域１１よりも第１主面１側（Ｚ１側）にある。ドリフト領域１１はボディ領域１２よりも第２主面２側（Ｚ２側）にある。ボディ領域１２はドリフト領域１１に接している。

ソース領域１３はボディ領域１２上に設けられている。ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられている。ソース領域１３は、例えば窒素又はリン等のｎ型不純物を含み、ｎ型の導電型を有する。ソース領域１３はボディ領域１２よりも第１主面１側にある。ボディ領域１２はソース領域１３よりも第２主面２側にある。ソース領域１３はボディ領域１２に接している。ソース領域１３は第１主面１を構成する。ソース領域１３はゲート絶縁膜８１に覆われている。ソース領域１３はゲート絶縁膜８１に直接接している。

コンタクト領域１８は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。コンタクト領域１８のｐ型不純物の実効濃度は、例えばボディ領域１２のｐ型不純物の実効濃度よりも高い。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。コンタクト領域１８は第１主面１を構成する。コンタクト領域１８は、例えば第１領域１８Ａと、第２領域１８Ｂとを主に有する。

第１主面１には、側面３と底面４とにより規定されるゲートトレンチ５が設けられている。側面３は、ソース領域１３、ボディ領域１２及びドリフト領域１１を貫通してドリフト領域１１に至る。底面４は、側面３と連なる。側面３に、ソース領域１３、ボディ領域１２及びドリフト領域１１が接している。底面４は、ドリフト領域１１位置する。底面４は、例えば第２主面２と平行な平面である。ゲートトレンチ５の詳細については後述する。

特に図１及び図２に示されるように、平面視で、つまり第１主面１に垂直な方向から平面視したときに、ゲートトレンチ５は、第１主面１と平行なＹ１－Ｙ２方向（第１方向）に延びる仮想直線Ｌ１と重なる。平面視でゲートトレンチ５は仮想直線Ｌ１上にある。仮想直線Ｌ１上には、複数のゲートトレンチ５が一定の間隔で設けられている。例えば、複数のゲートトレンチ５が第１周期Ｆ１で仮想直線Ｌ１と重なって設けられている。また、平面視で、複数のゲートトレンチ５が、Ｙ１－Ｙ２方向に垂直なＸ１－Ｘ２方向（第２方向）に一定の間隔で設けられている。複数のゲートトレンチ５が、例えばアレイ状に設けられていてもよい。

電界緩和領域１６は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。電界緩和領域１６は、ゲートトレンチ５の底面４と第２主面２との間にある。つまり、電界緩和領域１６は、ゲートトレンチ５の底面４から離れている。電界緩和領域１６は、ゲートトレンチ５と同様に、平面視で仮想直線Ｌ１と重なる。平面視で電界緩和領域１６は仮想直線Ｌ１上にある。仮想直線Ｌ１上において、電界緩和領域１６は複数のゲートトレンチ５に共通に設けられていてもよい。また、平面視で複数の電界緩和領域１６がＸ１－Ｘ２方向に一定の間隔で設けられている。複数の電界緩和領域１６がストライプ状に設けられていてもよい。

ドリフト領域１１の第５領域１１Ｅは、電界緩和領域１６よりも第２主面２側にある。第５領域１１Ｅは、電界緩和領域１６と接している。第５領域１１Ｅは、炭化珪素単結晶基板５０よりも第１主面１側にある。第５領域１１Ｅは、電界緩和領域１６と炭化珪素単結晶基板５０とに挟まれていてもよい。第５領域１１Ｅは、炭化珪素単結晶基板５０に連なっていてもよい。炭化珪素単結晶基板５０と第５領域１１Ｅとの間に、例えば窒素等のｎ型不純物を含み、ｎ型の導電型を有するバッファ層が設けられていてもよい。

第４領域１１Ｄは、第５領域１１Ｅよりも第１主面１側にある。第４領域１１Ｄは、第５領域１１Ｅと連なっている。第４領域１１Ｄは、Ｘ１－Ｘ２方向において電界緩和領域１６と接している。第４領域１１Ｄと電界緩和領域１６とは、第２主面２と平行な同一平面に位置していてもよい。

第３領域１１Ｃは、ボディ領域１２よりも第２主面２側にあり、電界緩和領域１６及び第４領域１１Ｄよりも第１主面１側にある。第３領域１１Ｃは、第４領域１１Ｄと連なっている。第３領域１１Ｃは、ボディ領域１２と、電界緩和領域１６及び第４領域１１Ｄとに挟まれている。第３領域１１Ｃは、ボディ領域１２、電界緩和領域１６及び第４領域１１Ｄの各々と接している。第３領域１１Ｃの上端面は、例えばゲートトレンチ５の底面４を含む。

ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３及び底面４に接する。ゲート絶縁膜８１は、底面４においてドリフト領域１１と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２及びドリフト領域１１の各々と接している。ゲート絶縁膜８１は、第１主面１においてソース領域１３及びコンタクト領域１８に接していてもよい。ゲート絶縁膜８１の詳細については後述する。

ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、例えば導電性不純物を含むポリシリコン（ポリＳｉ）から構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。ゲート電極８２の詳細については後述する。

層間絶縁膜８３は、ゲート電極８２及びゲート絶縁膜８１に接して設けられている。層間絶縁膜８３は、例えば酸化膜である。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。

層間絶縁膜８３は、ゲートトレンチ５及び電界緩和領域１６と同様に、平面視で仮想直線Ｌ１と重なる。仮想直線Ｌ１上において、層間絶縁膜８３は複数のゲートトレンチ５に共通に設けられていてもよい。平面視で、層間絶縁膜８３及びゲート絶縁膜８１には、Ｘ１－Ｘ２方向に一定の間隔でコンタクトホール９０が形成されている。コンタクトホール９０は、平面視で、Ｘ１－Ｘ２方向で隣り合うコンタクトホール９０の間にゲートトレンチ５が位置するように設けられている。コンタクトホール９０はＹ１－Ｙ２方向に延びる。コンタクトホール９０を通じて、ソース領域１３及びコンタクト領域１８が層間絶縁膜８３及びゲート絶縁膜８１から露出している。

特に図１及び図２に示されるように、コンタクト領域１８の第１領域１８Ａは、Ｙ１－Ｙ２方向で隣り合うゲートトレンチ５の間を通じてＸ１－Ｘ２方向に延び、仮想直線Ｌ１と交差する。第１領域１８Ａの一部は、Ｙ１－Ｙ２方向で隣り合うゲートトレンチ５の間において、層間絶縁膜８３により覆われていてもよい。Ｚ１－Ｚ２方向で第１領域１８Ａと層間絶縁膜８３との間にゲート絶縁膜８１及びゲート電極８２が挟まれていてもよい。第１領域１８Ａの他の一部は、Ｘ１－Ｘ２方向で隣り合う２本の仮想直線Ｌ１の間において、コンタクトホール９０を通じて層間絶縁膜８３から露出していてもよい。

第２領域１８Ｂは、コンタクトホール９０を通じて層間絶縁膜８３から露出している。第２領域１８Ｂは、Ｘ１－Ｘ２方向で隣り合うゲートトレンチ５の間に設けられている。第２領域１８ＢはＸ１－Ｘ２方向でゲートトレンチ５の両側に設けられている。Ｘ１－Ｘ２方向で、ゲートトレンチ５と第２領域１８Ｂとの間にはソース領域１３の一部（狭窄部分）が挟まれている。第２領域１８Ｂは各第１領域１８ＡからＹ１側及びＹ２側に延びる。Ｙ１－Ｙ２方向で隣り合う２つの第１領域１８Ａの間において、一方の第１領域１８ＡからＹ１側に延びる第２領域１８Ｂと、他方の第１領域１８ＡからＹ２側に延びる第２領域１８Ｂとの間で、ソース領域１３の一部がコンタクトホール９０を通じて層間絶縁膜８３から露出している。

特に図１に示されるように、第１領域１８Ａと、第２領域１８Ｂと、ソース領域１３とがコンタクトホール９０を通じて層間絶縁膜８３から露出している。ソース領域１３の、ゲートトレンチ５と第２領域１８Ｂとの間に挟まれた部分（狭窄部分）は、層間絶縁膜８３に覆われている。つまり、平面視で、ソース領域１３の狭窄部分がソース電極６０から離れている。

接続領域１７は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。接続領域１７は、コンタクト領域１８の第１領域１８Ａと電界緩和領域１６とを電気的に接続する。接続領域１７は、仮想直線Ｌ１上で電界緩和領域１６に接する。接続領域１７は、第１領域１８Ａと同様に、Ｘ１－Ｘ２方向に延びていてもよい。接続領域１７は、平面視で、Ｙ１－Ｙ２方向で隣り合うゲートトレンチ５の間に設けられていてもよい。接続領域１７は、第１領域１８Ａ又はボディ領域１２に接する。接続領域１７は、ボディ領域１２及び第１領域１８Ａの各々に接してもよい。接続領域１７は第１領域１８Ａに直接接してもよい。第１領域１８Ａにボディ領域１２が直接接し、ボディ領域１２に接続領域１７が直接接してもよい。接続領域１７は、Ｚ１－Ｚ２方向で、電界緩和領域１６と第１領域１８Ａとの間にある。接続領域１７は、第１領域１８Ａよりも第２主面２側にある。接続領域１７は、電界緩和領域１６よりも第１主面１側にある。例えば、接続領域１７は第１領域１８Ａ及び電界緩和領域１６の各々に接していてもよい。接続領域１７が、Ｚ１－Ｚ２方向で電界緩和領域１６と第１領域１８Ａとの間にあり、第１領域１８Ａ及び電界緩和領域１６の各々に接していると、第１領域１８Ａと電界緩和領域１６との間の直列抵抗が低減される。

Ｙ１－Ｙ２方向に並ぶ複数のゲートトレンチ５を一つのゲートトレンチ集合体と仮定すれば、ゲートトレンチ集合体が、第１領域１８Ａ及び接続領域１７により複数のゲートトレンチ５に分断されているとみなすことができる。

バリアメタル膜８４は、層間絶縁膜８３の上面及び側面と、ゲート絶縁膜８１の側面とを覆う。バリアメタル膜８４は、層間絶縁膜８３及びゲート絶縁膜８１の各々と接している。バリアメタル膜８４は、例えば窒化チタン（ＴｉＮ）を含む材料から構成されている。

ソース電極６０は、第１主面１に接する。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、第１主面１において、ソース領域１３と、コンタクト領域１８の第１領域１８Ａ及び第２領域１８Ｂとに接している。コンタクト電極６１は、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成されている。コンタクト電極６１が、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。コンタクト電極６１は、ソース領域１３と、コンタクト領域１８の第１領域１８Ａ及び第２領域１８Ｂとにオーミック接合している。ソース配線６２は、バリアメタル膜８４の上面及び側面と、コンタクト電極６１の上面とを覆う。ソース配線６２は、バリアメタル膜８４及びコンタクト電極６１の各々と接している。ソース配線６２は、例えばアルミニウムを含む材料から構成されている。

パッシベーション膜８５は、ソース配線６２の上面を覆う。パッシベーション膜８５は、ソース配線６２と接している。パッシベーション膜８５は、例えばポリイミド又は窒化シリコンを含む材料から構成されている。

ドレイン電極６３は、第２主面２に接する。ドレイン電極６３は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極６３は、ドリフト領域１１と電気的に接続されている。ドレイン電極６３は、例えばニッケルシリサイドを含む材料から構成されている。ドレイン電極６３がチタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極６３は、炭化珪素単結晶基板５０とオーミック接合している。

ここで、ゲートトレンチ５、ゲート絶縁膜８１及びゲート電極８２について詳細に説明する。図６及び図７は、ゲートトレンチ、ゲート絶縁膜及びゲート電極を示す断面図である。図６及び図７では、層間絶縁膜８３及びソース電極６０が省略されている。図６は図３の一部の拡大図に相当し、図７は図５の一部の拡大図に相当する。

底面４は、炭化珪素基板１０の第１主面１にほぼ平行な面である。ゲートトレンチ５の側面３は、第１側面３１と、第２側面３２と、第３側面３３と、第４側面３４とを有する。第１側面３１は底面４のＸ１側にあり、仮想直線Ｌ１に沿ってＹ１－Ｙ２方向に延びる。第２側面３２は底面４のＸ２側にあり、仮想直線Ｌ１に沿ってＹ１－Ｙ２方向に延びる。第１側面３１及び第２側面３２は、Ｘ１－Ｘ２方向で互いから離れている。第３側面３３は底面４のＹ１側にあり、第１側面３１及び第２側面３２に連なる。平面視で、第３側面３３は底面４から離れる側（Ｙ１側）に凸になるように湾曲している。第４側面３４は底面４のＹ２側にあり、第１側面３１及び第２側面３２に連なる。平面視で、第４側面３４は底面４から離れる側（Ｙ２側）に凸になるように湾曲している。第３側面３３及び第４側面３４は、Ｙ１－Ｙ２方向で互いから離れている。

第１側面３１は、底面４に連なり、第１主面１に平行な面に対して角度θ１１で傾斜する第１底側領域３１Ａと、第１底側領域３１Ａと第１主面１とを繋ぎ、第１主面１に平行な面に対して角度θ１１よりも小さい角度θ１２で傾斜する第１頂側領域３１Ｂとを有する。第１底側領域３１Ａと第１頂側領域３１Ｂとの第１境界３１Ｃは、ソース領域１３に位置する。言い換えれば、第１境界３１Ｃは、ボディ領域１２と第１主面１との間に位置する。第１底側領域３１Ａは、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とにより形成される。第１頂側領域３１Ｂは、ソース領域１３により形成される。

角度θ１１は、例えば４５°以上６５°以下である。角度θ１１は、例えば５０°以上であってもよい。角度θ１１は、例えば６０°以下であってもよい。第１底側領域３１Ａは、好ましくは、｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。

第２側面３２は、底面４に連なり、第１主面１に平行な面に対して角度θ２１で傾斜する第２底側領域３２Ａと、第２底側領域３２Ａと第１主面１とを繋ぎ、第１主面１に平行な面に対して角度θ２１よりも小さい角度θ２２で傾斜する第２頂側領域３２Ｂとを有する。第２底側領域３２Ａと第２頂側領域３２Ｂとの第２境界３２Ｃは、ソース領域１３に位置する。言い換えれば、第２境界３２Ｃは、ボディ領域１２と第１主面１との間に位置する。第２底側領域３２Ａは、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とにより形成される。第２頂側領域３２Ｂは、ソース領域１３により形成される。

角度θ２１は、例えば４５°以上６５°以下である。角度θ２１は、例えば５０°以上であってもよい。角度θ２１は、例えば６０°以下であってもよい。第２底側領域３２Ａは、好ましくは、｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。

第３側面３３は、底面４に連なり、第１主面１に平行な面に対して角度θ３１で傾斜する第３底側領域３３Ａと、第３底側領域３３Ａと第１主面１とを繋ぎ、第１主面１に平行な面に対して角度θ３１よりも小さい角度θ３２で傾斜する第３頂側領域３３Ｂとを有する。第３底側領域３３Ａと第３頂側領域３３Ｂとの第３境界３３Ｃは、ソース領域１３に位置する。言い換えれば、第３境界３３Ｃは、ボディ領域１２と第１主面１との間に位置する。第３底側領域３３Ａは、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とにより形成される。第３頂側領域３３Ｂは、ソース領域１３により形成される。第３底側領域３３Ａは第１面の一例であり、角度θ３１は第１角度の一例である。第３頂側領域３３Ｂは第２面の一例であり、角度θ３２は第２角度の一例である。

第４側面３４は、底面４に連なり、第１主面１に平行な面に対して角度θ４１で傾斜する第４底側領域３４Ａと、第４底側領域３４Ａと第１主面１とを繋ぎ、第１主面１に平行な面に対して角度θ４１よりも小さい角度θ４２で傾斜する第４頂側領域３４Ｂとを有する。第４底側領域３４Ａと第４頂側領域３４Ｂとの第４境界３４Ｃは、ソース領域１３に位置する。言い換えれば、第４境界３４Ｃは、ボディ領域１２と第１主面１との間に位置する。第４底側領域３４Ａは、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とにより形成される。第４頂側領域３４Ｂは、ソース領域１３により形成される。角度θ３１は角度θ４１よりも大きい。第４底側領域３４Ａは第３面の一例であり、角度θ４１は第３角度の一例である。

ゲート絶縁膜８１は、第１部分７１と、第２部分７２と、第３部分７３と、第４部分７４とを有する。第１部分７１は、第１主面１の第１側面３１に連なる第１領域５１に接し、第１厚さＴ１を備える。第２部分７２は、第１主面１の第２側面３２に連なる第２領域５２に接し、第２厚さＴ２を備える。第３部分７３は、第１主面１の第３側面３３に連なる第３領域５３に接し、第３厚さＴ３を備える。第４部分７４は、第１主面１の第４側面３４に連なる第４領域５４に接し、第４厚さＴ４を備える。例えば、第１領域５１、第２領域５２、第３領域５３及び第４領域５４はソース領域１３に含まれる。

第３厚さＴ３は、第１厚さＴ１及び第２厚さＴ２よりも大きい。第１厚さＴ１と第２厚さＴ２とが等しくてもよい。第４厚さＴ４が第１厚さＴ１及び第２厚さＴ２と等しくてもよい。

ゲート電極８２は、Ｙ１－Ｙ２方向で隣り合うゲートトレンチ５の間でもゲート絶縁膜８１の上に設けられている。つまり、ゲート電極８２は、Ｙ１－Ｙ２方向で隣り合うゲートトレンチ５の間で、第３部分７３及び第４部分７４の上にも設けられている。また、ゲート電極８２は、Ｘ１－Ｘ２方向では、ゲートトレンチ５の内部で、ゲート絶縁膜８１の第１部分７１と第２部分７２との間に、第１部分７１及び第２部分７２から離れて設けられていることが好ましい。つまり、第１部分７１の上面及び第２部分７２の上面は、ゲート電極８２に接することなく、層間絶縁膜８３に接していることが好ましい。

次に、実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。図８～図２１は、実施形態に係るＭＯＳＦＥＴ１００の製造方法を示す断面図である。図８～図１６は、図３に示す断面の変化を示す。図１７～図２１は、図５に示す断面の変化を示す。

まず、図８に示されるように、炭化珪素単結晶基板５０が準備される。例えば昇華法によって製造された炭化珪素インゴット（図示せず）がスライスされることにより、炭化珪素単結晶基板５０が準備される。炭化珪素単結晶基板５０上にバッファ層（図示せず）が形成されてもよい。バッファ層は、例えば原料ガスとしてシラン（ＳｉＨ_４）とプロパン（Ｃ_３Ｈ_８）との混合ガスを用い、キャリアガスとして例えば水素（Ｈ_２）を用いた化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により形成することができる。バッファ層のエピタキシャル成長の際に、例えば窒素等のｎ型不純物がバッファ層に導入されてもよい。

次に、同じく図８に示されるように、第１エピタキシャル層２１が形成される。例えば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとして例えば水素を用いたＣＶＤ法により、炭化珪素単結晶基板５０上に第１エピタキシャル層２１が形成される。エピタキシャル成長の際、例えば窒素等のｎ型不純物が第１エピタキシャル層２１に導入される。第１エピタキシャル層２１は、ｎ型の導電型を有する。第１エピタキシャル層２１のｎ型不純物の実効濃度は、バッファ層のｎ型不純物の実効濃度よりも低くてもよい。

次に、図９に示されるように、電界緩和領域１６が形成される。例えば、電界緩和領域１６が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンが第１エピタキシャル層２１に注入される。これにより、電界緩和領域１６が形成される。

次に、同じく図９に示されるように、第４領域１１Ｄが形成される。例えば、第４領域１１Ｄが形成される領域、つまり第２主面２と平行な方向において電界緩和領域１６の側方の領域上に開口部を有するマスク層（図示せず）が形成される。次に、窒素等のｎ型を付与可能なｎ型不純物イオンが第１エピタキシャル層２１に対して注入される。これにより、第４領域１１Ｄが形成される。第１エピタキシャル層２１のうち、電界緩和領域１６より炭化珪素単結晶基板５０側の部分と、第４領域１１Ｄより炭化珪素単結晶基板５０側の部分とが第５領域１１Ｅとなる。

次に、図１０に示されるように、第２エピタキシャル層２２が形成される。例えば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとして例えば水素を用いたＣＶＤ法により、第１エピタキシャル層２１上に第２エピタキシャル層２２が形成される。エピタキシャル成長の際、例えば窒素等のｎ型不純物が第２エピタキシャル層２２に導入される。第２エピタキシャル層２２は、ｎ型の導電型を有する。

次に、図１１及び図１７に示されるように、接続領域１７が形成される。例えば、接続領域１７が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層２２に対して注入される。これにより、接続領域１７が形成される。

次に、同じく図１１及び図１７に示されるように、ボディ領域１２が形成される。例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層２２の表面全体に対して注入される。これにより、ボディ領域１２が形成される。

次に、同じく図１１及び図１７に示されるように、ソース領域１３が形成される。例えば、リン等のｎ型を付与可能なｎ型不純物イオンが第２エピタキシャル層２２の表面全体に対して注入される。これにより、ソース領域１３が形成される。

次に、同じく図１１及び図１７に示されるように、コンタクト領域１８が形成される。例えば、コンタクト領域１８が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオン等のｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層２２に対して注入される。これにより、コンタクト領域１８が形成される。コンタクト領域１８は、第１領域１８Ａ及び第２領域１８Ｂを含む。

次に、炭化珪素基板１０に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、例えば１７００℃程度である。活性化アニールの時間は、例えば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、例えばＡｒ雰囲気である。

次に、図１２及び図１８に示されるように、ゲートトレンチ５が形成される。例えば、ソース領域１３及びコンタクト領域１８から構成される第１主面１上に、ゲートトレンチ５が形成される位置上に開口を有するマスク層（図示せず）が形成される。マスク層を用いて、ソース領域１３の一部と、ボディ領域１２の一部と、ドリフト領域１１の一部とがエッチングにより除去される。エッチングの方法としては、例えば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、例えば反応ガスとして六フッ化硫黄（ＳＦ_６）又はＳＦ_６と酸素（Ｏ_２）との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ５が形成されるべき領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部（図示せず）が形成される。

次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面１上にマスク層が形成された状態で、例えば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子及びフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、例えば、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、ＳＦ_６又は四フッ化炭素（ＣＦ_４）を含む。例えば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、例えば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素ガス、アルゴンガス又はヘリウムガス等を用いることができる。

上記熱エッチングにより、炭化珪素基板１０の第１主面１にゲートトレンチ５が形成される。ゲートトレンチ５は、側面３と、底面４とにより規定される。熱エッチングの途中で反応ガスを変化させることで、第１底側領域３１Ａ及び第１頂側領域３１Ｂを含む第１側面３１と、第２底側領域３２Ａ及び第２頂側領域３２Ｂを含む第２側面３２と、第３底側領域３３Ａ及び第３頂側領域３３Ｂを含む第３側面３３と、第４底側領域３４Ａ及び第４頂側領域３４Ｂを含む第４側面３４とが形成される。次に、マスク層が第１主面１から除去される。

次に、図１３及び図１９に示されるように、ゲート絶縁膜８１が形成される。ゲート絶縁膜８１の形成方法の詳細については後述する。ゲート絶縁膜８１が熱酸化により形成された場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１主面１、側面３及び底面４が若干移動したものとする。

次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、例えば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。

次に、図１４及び図２０に示されるように、ゲート電極８２が形成される。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、例えば減圧ＣＶＤ（Low Pressure - Chemical Vapor Deposition：ＬＰ－ＣＶＤ）法により形成される。ゲート電極８２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１との各々に対面するように形成される。

次に、図１５に示されるように、層間絶縁膜８３が形成される。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、例えば、ＣＶＤ法により形成される。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に形成されてもよい。

次に、同じく図１５に示されるように、バリアメタル膜８４、コンタクト電極６１及びドレイン電極６３が形成される。例えば、層間絶縁膜８３及びゲート絶縁膜８１にコンタクトホール９０が形成されるようにエッチングが行われることにより、コンタクトホール９０にソース領域１３及びコンタクト領域１８が層間絶縁膜８３及びゲート絶縁膜８１から露出する。次に、層間絶縁膜８３の上面及び側面と、ゲート絶縁膜８１の側面とを覆うバリアメタル膜８４が形成される。バリアメタル膜８４は、例えば窒化チタンを含む材料から構成される。バリアメタル膜８４は、例えばスパッタリング法による成膜及び反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）により形成される。次に、第１主面１においてソース領域１３及びコンタクト領域１８のコンタクトホール９０から露出している部分に接するコンタクト電極６１用の金属膜（図示せず）が形成される。コンタクト電極６１用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極６１用の金属膜は、例えばニッケルを含む材料から構成される。次に、第２主面２において炭化珪素単結晶基板５０に接するドレイン電極６３用の金属膜（図示せず）が形成される。ドレイン電極６３用の金属膜は、例えばスパッタリング法により形成される。ドレイン電極６３用の金属膜は、例えばニッケルを含む材料から構成される。

次に、合金化アニールが実施される。コンタクト電極６１用の金属膜及びドレイン電極６３用の金属膜が、例えば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部及びドレイン電極６３用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３及びコンタクト領域１８とオーミック接合するコンタクト電極６１と、炭化珪素単結晶基板５０とオーミック接合するドレイン電極６３とが形成される。コンタクト電極６１が、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。ドレイン電極６３が、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。

次に、図１６及び図２１に示されるように、ソース配線６２が形成される。具体的には、コンタクト電極６１及びバリアメタル膜８４を覆うソース配線６２が形成される。ソース配線６２は、例えばスパッタリング法による成膜及びＲＩＥにより形成される。ソース配線６２は、例えばアルミニウムを含む材料から構成される。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。

次に、同じく図１６及び図２１に示されるように、パッシベーション膜８５が形成される。具体的には、ソース配線６２を覆うパッシベーション膜８５が形成される。パッシベーション膜８５は、例えばポリイミド又は窒化シリコンを含む材料から構成される。パッシベーション膜８５は、例えば塗布法により形成される。パッシベーション膜８５をプラズマＣＶＤ法により形成してもよい。

このようにして、実施形態に係るＭＯＳＦＥＴ１００が完成する。

ここで、ゲート絶縁膜８１の形成方法について詳細に説明する。図２２～図２５は、ゲート絶縁膜の形成方法を示す断面図である。

まず、図２２に示されるように、ＣＶＤ法等の堆積法により酸化シリコン膜９１が、第１主面１の上と、側面３の上と、底面４の上とに形成される。

次に、図２３に示されるように、第１主面１の上に、エッチングマスク９２が形成される。エッチングマスク９２は、ゲート絶縁膜８１の第３部分７３を形成する予定の領域を覆い、酸化シリコン膜９１の他の領域はエッチングマスク９２から露出する。エッチングマスク９２は、例えばフォトレジストマスクである。

次に、図２４に示すように、ウェットエッチングにより酸化シリコン膜９１のエッチングマスク９２から露出している部分が除去される。その後、エッチングマスク９２が除去される。

次に、図２５に示すように、酸化シリコン膜９１を取り込むようにしてゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０を、酸素を含む雰囲気中において、例えば１３００℃以上１４００℃以下の温度で加熱する。このようにして、ゲート絶縁膜８１が形成される。底面４と側面３との境界が湾曲してもよい。ゲート絶縁膜８１の酸化シリコン膜９１以外の部分を、ＣＶＤ法等の堆積法により形成してもよい。

このようにして、ゲート絶縁膜８１の形が形成される。

次に、本実施形態に係るＭＯＳＦＥＴの作用効果について説明する。

本実施形態では、ゲート絶縁膜８１の第３部分７３の第３厚さＴ３が、第１部分７１の第１厚さＴ１及び第２部分７２の第２厚さＴ２よりも大きい。このため、第３部分７３におけるゲート絶縁膜８１の破壊を抑制し、優れた信頼性を確保できる。なお、ゲート絶縁膜８１の全体を厚くすることでゲート絶縁膜８１の破壊を抑制することも可能であるが、その場合には、ゲート絶縁膜８１の形成時のアライメントずれ等によりボディ領域１２上のゲート絶縁膜８１が過度に厚くなるおそれがある。これに対し、本実施形態では、アライメントずれ等が生じたとしても、第１部分７１及び第２部分７２の近傍において、ボディ領域１２上のゲート絶縁膜８１が過度に厚くなることを抑制できる。従って、ゲート絶縁膜８１の厚さのばらつきに伴うチャネル抵抗及び閾値電圧等の特性のばらつきを抑制できる。

また、第３側面３３が第３底側領域３３Ａ及び第３頂側領域３３Ｂを有し、角度θ３２が角度θ３１よりも小さい。このため、第３部分７３での電界集中を緩和しやすい。角度θ３２は、好ましくは角度θ１１及びθ２１よりも小さい。

また、Ｙ１－Ｙ２方向で隣り合うゲートトレンチ５の間にコンタクト領域１８の第１領域１８Ａが仮想直線Ｌ１と重なって設けられている。このため、コンタクト領域１８と電界緩和領域１６とを電気的に接続しやすく、シールド効果を得やすい。

また、ゲート電極８２は、平面視で、ゲート絶縁膜８１の第１部分７１と第２部分７２との間に、第１部分７１及び第２部分７２から離れて設けられている。このため、第１部分７１及び第２部分７２での電界集中を回避してゲート絶縁膜８１の破壊を抑制できる。

また、ゲート絶縁膜８１の第４部分７４の第４厚さＴ４が第１部分７１の第１厚さＴ１及び第２部分７２の第２厚さＴ２よりも大きくてもよい。この場合、第４部分７４におけるゲート絶縁膜８１の破壊を抑制し、優れた信頼性を確保できる。第３側面３３の第３底側領域３３Ａの角度θ３１と、第４側面３４の第４底側領域３４Ａの角度θ４１とが相違していてもよい。例えば、第３側面３３の第３底側領域３３Ａの角度θ３１が、第４側面３４の第４底側領域３４Ａの角度θ４１よりも大きくてもよい。この場合、第３部分７３の第３厚さＴ３が第４部分７４の第４厚さＴ４よりも大きいことが好ましい。ゲートトレンチ５の形状の点から、第４部分７４よりも第３部分７３に電界が集中しやすいが、第３厚さＴ３が第４厚さＴ４よりも大きいため、ゲート絶縁膜８１の破壊を抑制できる。

第１主面１が炭化珪素基板１０の｛０００－１｝面が、仮想直線Ｌ１が延びる方向（Ｙ１－Ｙ２方向）に向けて角度θだけ傾斜した面であって、角度θ３１と角度θ４１との差が２θであってもよい。角度θのオフ角を有する炭化珪素基板１０を用いることで、第１エピタキシャル層２１及び第２エピタキシャル層２２を良好に成長させやすい。また、このような炭化珪素基板１０の熱エッチングによりゲートトレンチ５を形成することで、ダメージが少ない良好な側面３を得やすい。この場合、角度θ３１と角度θ４１との差は２θとなる。

［変形例］
次に、実施形態の変形例について説明する。変形例は、主にゲートトレンチの形状の点で実施形態と相違する。図２６は、実施形態の変形例に係るＭＯＳＦＥＴ（炭化珪素半導体装置）の構成を示す断面図である。図２６は、図１及び図２中のIII-III線に沿った断面と同様の断面を示す。

図２６に示されるように、変形例に係るＭＯＳＦＥＴ１１０では、ゲートトレンチ５が垂直トレンチである。つまり、底面４を含む平面に対する第１側面３１の第１底側領域３１Ａの角度θ１１及び第２側面３２の第２底側領域３２Ａの角度θ２１は、９０°であってもよい。他の構成は実施形態と同様である。

このような変形例によっても実施形態と同様の効果を得ることができる。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

１ 第１主面
２ 第２主面
３ 側面
４ 底面
５ ゲートトレンチ
１０ 炭化珪素基板
１１ ドリフト領域
１１Ｃ 第３領域
１１Ｄ 第４領域
１１Ｅ 第５領域
１２ ボディ領域
１３ ソース領域
１６ 電界緩和領域
１７ 接続領域
１８ コンタクト領域
１８Ａ 第１領域
１８Ｂ 第２領域
２１ 第１エピタキシャル層
２２ 第２エピタキシャル層
３１ 第１側面
３１Ａ 第１底側領域
３１Ｂ 第１頂側領域
３１Ｃ 第１境界
３２ 第２側面
３２Ａ 第２底側領域
３２Ｂ 第２頂側領域
３２Ｃ 第２境界
３３ 第３側面
３３Ａ 第３底側領域
３３Ｂ 第３頂側領域
３３Ｃ 第３境界
３４ 第４側面
３４Ａ 第４底側領域
３４Ｂ 第４頂側領域
３４Ｃ 第４境界
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
５１ 第１領域
５２ 第２領域
５３ 第３領域
５４ 第４領域
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
６３ ドレイン電極
７１ 第１部分
７２ 第２部分
７３ 第３部分
７４ 第４部分
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
８４ バリアメタル膜
８５ パッシベーション膜
９０ コンタクトホール
９１ 酸化シリコン膜
９２ エッチングマスク
１００、１１０ ＭＯＳＦＥＴ
Ｌ１ 仮想直線

Claims (8)

1. 第１主面と、前記第１主面とは反対側の第２主面とを有する炭化珪素基板を備え、
   前記炭化珪素基板は、
   第１導電型を有するドリフト領域と、
   前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
   前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、
   前記ボディ領域上に設けられ、かつ前記第２導電型を有するコンタクト領域と、
   を有し、
   前記第１主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な仮想直線に沿って延びるゲートトレンチが設けられており、
   前記側面、前記底面及び前記第１主面に接するゲート絶縁膜を更に有し、
   前記側面は、
   前記仮想直線に沿って延びる第１側面と、
   前記第１主面に平行な方向で前記第１側面から離れ、前記仮想直線に沿って延びる第２側面と、
   前記第１側面と前記第２側面とに連なる第３側面と、
   を有し、
   前記ゲート絶縁膜は、
   前記第１主面の前記第１側面に連なる第１領域に接し、第１厚さを備えた第１部分と、
   前記第１主面の前記第２側面に連なる第２領域に接し、第２厚さを備えた第２部分と、
   前記第１主面の前記第３側面に連なる第３領域に接し、第３厚さを備えた第３部分と、
   を有し、
   前記第３厚さは、前記第１厚さ及び前記第２厚さよりも大きい炭化珪素半導体装置。
2. 前記第３側面は、
   前記底面に連なり、前記第１主面に平行な面に対して第１角度で傾斜する第１面と、
   前記第１領域と前記第１主面とをつなぎ、前記第１主面に平行な面に対して前記第１角度よりも小さい第２角度で傾斜する第２面と、
   を有する請求項１に記載の炭化珪素半導体装置。
3. 前記側面は、前記第１側面と前記第２側面とに前記第３側面とは反対側で連なる第４側面を有し、
   前記ゲート絶縁膜は、前記第１主面の前記第４側面に連なる第４領域に接し、第４厚さを備えた第４部分を有し、
   前記第４厚さは、前記第１厚さ及び前記第２厚さよりも大きい請求項１又は請求項２に記載の炭化珪素半導体装置。
4. 前記第３側面は、前記底面に連なり、前記第１主面に平行な面に対して第１角度で傾斜する第１面を有し、
   前記第４側面は、前記底面に連なり、前記第１主面に平行な面に対して第３角度で傾斜する第３面を有し、
   前記第１角度は、前記第３角度よりも大きく、
   前記第３厚さは、前記第４厚さよりも大きい請求項３に記載の炭化珪素半導体装置。
5. 前記第１主面は、前記炭化珪素基板の｛０００－１｝面が、前記仮想直線が延びる方向に向けて角度θだけ傾斜した面であり、
   前記第１角度と前記第３角度との差は２θである請求項４に記載の炭化珪素半導体装置。
6. 前記ゲートトレンチが複数、一定の間隔で前記仮想直線と重なって設けられている請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。
7. 前記炭化珪素基板との間に前記ゲート絶縁膜を挟むように前記ゲート絶縁膜上に設けられたゲート電極を有し、
   前記第１主面に垂直な方向からの平面視で、前記ゲート電極は、前記第１部分と前記第２部分との間に、前記第１部分及び前記第２部分から離れて設けられている請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。
8. 前記ゲートトレンチの前記第１側面及び前記第２側面は、｛０－３３－８｝面を含む請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置。

Images