DE112017002020B4 - Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben - Google Patents

Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben Download PDF

Info

Publication number
DE112017002020B4
DE112017002020B4 DE112017002020.4T DE112017002020T DE112017002020B4 DE 112017002020 B4 DE112017002020 B4 DE 112017002020B4 DE 112017002020 T DE112017002020 T DE 112017002020T DE 112017002020 B4 DE112017002020 B4 DE 112017002020B4
Authority
DE
Germany
Prior art keywords
region
main surface
impurity region
impurity
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017002020.4T
Other languages
English (en)
Other versions
DE112017002020T5 (de
Inventor
Toru Hiyoshi
Takeyoshi Masuda
Ryouji Kosugi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Electric Industries Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sumitomo Electric Industries Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of DE112017002020T5 publication Critical patent/DE112017002020T5/de
Application granted granted Critical
Publication of DE112017002020B4 publication Critical patent/DE112017002020B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Siliziumkarbid-Halbleitervorrichtung (100), umfassend:
ein Siliziumkarbidsubstrat (10), das eine erste Hauptfläche (1) und eine zweite Hauptfläche (2) gegenüber der ersten Hauptfläche (1) umfasst, wobei das Siliziumkarbidsubstrat (10) umfasst:
ein erstes Verunreinigungsgebiet (11) mit einem ersten Leitfähigkeitstyp,
ein zweites Verunreinigungsgebiet (12), das auf dem ersten Verunreinigungsgebiet (11) vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet,
ein drittes Verunreinigungsgebiet (13), das auf dem zweiten Verunreinigungsgebiet (12) beabstandet von dem ersten Verunreinigungsgebiet (11) vorgesehen ist und den ersten Leitfähigkeitstyp aufweist,
ein viertes Verunreinigungsgebiet (14), das das dritte Verunreinigungsgebiet (13) und das zweite Verunreinigungsgebiet (12) durchdringt, in Kontakt mit dem ersten Verunreinigungsgebiet (11) ist und den zweiten Leitfähigkeitstyp aufweist,
ein fünftes Verunreinigungsgebiet (15), das in Kontakt mit dem ersten Verunreinigungsgebiet (11) ist und zwischen dem ersten Verunreinigungsgebiet (11) und der zweiten Hauptfläche (2) liegt und den ersten Leitfähigkeitstyp aufweist, und
ein sechstes Verunreinigungsgebiet (16), das in Kontakt mit dem fünften Verunreinigungsgebiet (15) ist und den zweiten Leitfähigkeitstyp aufweist,
wobei die erste Hauptfläche (1) mit einem Graben (TR) versehen ist, der durch eine Seitenfläche (SW) definiert ist, die das dritte Verunreinigungsgebiet (13) und das zweite Verunreinigungsgebiet (12) durchdringt und das erste Verunreinigungsgebiet (11) und einen zur Seitenfläche (SW) durchgehenden Bodenabschnitt (BT) erreicht,
wobei das sechste Verunreinigungsgebiet (16) ein erstes Gebiet (31), das eine dem Bodenabschnitt (BT) zugewandte dritte Hauptfläche (3) aufweist, und ein zweites Gebiet (32), das in Kontakt mit dem ersten Gebiet (31) ist und eine der zweiten Hauptfläche (2) zugewandte vierte Hauptfläche (4) aufweist, umfasst,
wobei das erste Gebiet (31) eine höhere Verunreinigungskonzentration als das zweite Gebiet (32) aufweist,
wobei das vierte Verunreinigungsgebiet (14) eine fünfte Hauptfläche (5) umfasst, die der zweiten Hauptfläche (2) zugewandt ist,
wobei das zweite Verunreinigungsgebiet (12) eine sechste Hauptfläche (6) umfasst, die der zweiten Hauptfläche (2) zugewandt ist,
wobei in einer Richtung senkrecht zu der zweiten Hauptfläche (2), die fünfte Hauptfläche (5) zwischen der sechsten Hauptfläche (6) und der zweiten Hauptfläche (2) angeordnet ist;
einen Gate-Isolierfilm (21) in Kontakt mit der Seitenfläche (SW) und dem Bodenabschnitt (BT);
eine erste Elektrode (23) in Kontakt mit dem dritten Verunreinigungsgebiet (13) und dem vierten Verunreinigungsgebiet (14) in der ersten Hauptfläche (1); und
eine zweite Elektrode (20) in Kontakt mit der zweiten Hauptfläche (2).

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft eine Siliziumkarbid-Halbleitervorrichtung und ein Verfahren zur Herstellung derselben. Die vorliegende Anmeldung beansprucht die Priorität der am 14. April 2016 eingereichten japanischen Patentanmeldung Nr. JP 2016- 81 118 A .
  • Stand der Technik
  • Beispielsweise offenbaren das offengelegte japanische Patent Nr. JP 2012- 64 659 A (PTD 1), das offengelegte japanische Patent Nr. JP 2013- 165 197 A (PTD 2) und das offengelegte japanische Patent Nr. JP 2013- 165 198 A (PTD 3) jeweils einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) mit einem Graben, bei dem ein Gate-Graben in einer Hauptfläche eines Siliziumkarbidsubstrats vorgesehen ist. in dem Siliziumkarbidsubstrat ist eine Super-Übergang-Struktur vorgesehen, in der ein n-Gebiet und ein p-Gebiet abwechselnd und wiederholt angeordnet sind.
  • Zitationsliste
  • Patent Dokument
    • PTD 1: Japanische Offenlegungsschrift Nr. JP 2012- 64 659 A
    • PTD 2: Japanische Offenlegungsschrift Nr. JP 2013- 165 197 A
    • PTD 3: Japanische Offenlegungsschrift Nr. JP 2013- 165 198 A
  • Das Dokument US 2013 /0 181 229 A1 betrifft einen MOSFET umfassend: ein Substrat mit einem darin ausgebildeten ersten Graben, wobei sich der erste Graben auf einer Seite einer Hauptfläche öffnet; einen Gate-Isolierfilm; und eine Gate-Elektrode. Das Substrat enthält ein n-Source-Gebiet, ein p-Körper-Gebiet, ein n-Driftgebiet und ein tiefes p-Gebiet, das mit dem Körpergebiet in Kontakt steht und sich zu einem Gebiet erstreckt, das tiefer als der erste Graben ist. Der erste Graben ist so ausgebildet, dass ein Abstand zwischen der Wandfläche und dem tiefen Gebiet mit zunehmendem Abstand von der Hauptfläche des Substrats zunimmt.
  • Zusammenfassung der Erfindung
  • Eine Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbidsubstrat, einen Gate-Isolierfilm, eine erste Elektrode und eine zweite Elektrode. Das Siliziumkarbidsubstrat umfasst eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche. Das Siliziumkarbidsubstrat umfasst ein erstes Verunreinigungsgebiet mit einem ersten Leitfähigkeitstyp, ein zweites Verunreinigungsgebiet, das auf dem ersten Verunreinigungsgebiet vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet, das auf dem zweiten Verunreinigungsgebiet beabstandet von dem ersten Verunreinigungsgebiet vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, ein viertes Verunreinigungsgebiet, das das dritte Verunreinigungsgebiet und das zweite Verunreinigungsgebiet durchdringt, in Kontakt mit dem ersten Verunreinigungsgebiet ist und den zweiten Leitfähigkeitstyp aufweist, ein fünftes Verunreinigungsgebiet, das in Kontakt mit dem ersten Verunreinigungsgebiet ist und zwischen der ersten Verunreinigungsgebiet und der zweiten Hauptfläche angeordnet ist und den ersten Leitfähigkeitstyp aufweist, und ein sechstes Verunreinigungsgebiet, das in Kontakt mit dem fünften Verunreinigungsgebiet ist und den zweiten Leitfähigkeitstyp aufweist. Die erste Hauptfläche ist mit einem Graben versehen, der durch eine Seitenfläche definiert ist, die das dritte Verunreinigungsgebiet und das zweite Verunreinigungsgebiet durchdringt und das erste Verunreinigungsgebiet und einen zur Seitenfläche durchgehenden Bodenabschnitt erreicht. Das sechste Verunreinigungsgebiet umfasst ein erstes Gebiet, das eine dem Bodenabschnitt zugewandte dritte Hauptfläche aufweist, und ein zweites Gebiet, das in Kontakt mit dem ersten Gebiet steht und eine der zweiten Hauptfläche zugewandte vierte Hauptfläche aufweist. Das erste Gebiet weist eine höhere Verunreinigungskonzentration als das zweite Gebiet auf. Das vierte Verunreinigungsgebiet umfasst eine fünfte Hauptfläche, die der zweiten Hauptfläche zugewandt ist. Das zweite Verunreinigungsgebiet umfasst eine sechste Hauptfläche, die der zweiten Hauptfläche zugewandt ist. In einer Richtung senkrecht zu der zweiten Hauptfläche ist die fünfte Hauptfläche zwischen der sechsten Hauptfläche und der zweiten Hauptfläche angeordnet. Der Gate-Isolierfilm steht in Kontakt mit der Seitenfläche und dem Bodenabschnitt. Die erste Elektrode ist in Kontakt mit dem dritten Verunreinigungsgebiet und dem vierten Verunreinigungsgebiet in der ersten Hauptfläche. Die zweite Elektrode ist in Kontakt mit der zweiten Hauptfläche.
  • Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst die nachfolgenden Schritte. Es wird ein Siliziumkarbidsubstrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche vorbereitet. Es wird ein Gate-Isolierfilm in Kontakt mit einer Seitenfläche und einem Bodenabschnitt gebildet. Es wird eine erste Elektrode in Kontakt mit einem dritten Verunreinigungsgebiet und einem vierten Verunreinigungsgebiet in der ersten Hauptfläche gebildet. Es wird eine zweite Elektrode in Kontakt mit der zweiten Hauptfläche gebildet. Das Siliziumkarbidsubstrat umfasst ein erstes Verunreinigungsgebiet mit einem ersten Leitfähigkeitstyp, ein zweites Verunreinigungsgebiet, das auf dem ersten Verunreinigungsgebiet vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, das dritte Verunreinigungsgebiet, das auf dem zweiten Verunreinigungsgebiet beabstandet von dem ersten Verunreinigungsgebiet vorgesehen ist und einen ersten Leitfähigkeitstyp aufweist, das vierte Verunreinigungsgebiet, das das dritte Verunreinigungsgebiet und das zweite Verunreinigungsgebiet durchdringt, in Kontakt mit dem ersten Verunreinigungsgebiet ist und den zweiten Leitfähigkeitstyp aufweist, ein fünftes Verunreinigungsgebiet, das in Kontakt mit dem ersten Verunreinigungsgebiet ist und zwischen dem ersten Verunreinigungsgebiet und der zweiten Hauptfläche angeordnet ist und den ersten Leitfähigkeitstyp aufweist, und ein sechstes Verunreinigungsgebiet, das in Kontakt mit dem fünften Verunreinigungsgebiet steht und den zweiten Leitfähigkeitstyp aufweist. Die erste Hauptfläche ist mit einem Graben versehen, der durch eine Seitenfläche definiert ist, die das dritte Verunreinigungsgebiet und das zweite Verunreinigungsgebiet durchdringt und das erste Verunreinigungsgebiet und einen zur Seitenfläche durchgehenden Bodenabschnitt erreicht. Das sechste Verunreinigungsgebiet umfasst ein erstes Gebiet, das eine dem Bodenabschnitt zugewandte dritte Hauptfläche aufweist, und ein zweites Gebiet, das in Kontakt mit dem ersten Gebiet steht und eine der zweiten Hauptfläche zugewandte vierte Hauptfläche aufweist. Das erste Gebiet hat eine höhere Verunreinigungskonzentration als das zweite Gebiet. Das vierte Verunreinigungsgebiet umfasst eine fünfte Hauptfläche, die der zweiten Hauptfläche zugewandt ist. Das zweite Verunreinigungsgebiet umfasst eine sechste Hauptfläche, die der zweiten Hauptfläche zugewandt ist. In einer Richtung senkrecht zu der zweiten Hauptfläche ist die fünfte Hauptfläche zwischen der sechsten Hauptfläche und der zweiten Hauptfläche angeordnet.
  • Figurenliste
    • 1 zeigt eine schematische Querschnittsansicht eines Aufbaus einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 2 zeigt ein Diagramm einer Verteilung einer Verunreinigungskonzentration in einem zweiten Säulenbereich.
    • 3 zeigt eine schematische Querschnittsansicht entlang der Linie III-III in 4, die einen Aufbau einer ersten Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt.
    • 4 zeigt eine schematische Querschnittsansicht entlang der Linie IV-IV in 3.
    • 5 zeigt eine schematische Querschnittsansicht entlang der Linie V-V in 4.
    • 6 zeigt eine schematische Querschnittsansicht eines Aufbaus einer zweiten Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 7 zeigt eine schematische Querschnittsansicht eines Aufbaus einer dritten Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 8 zeigt eine schematische Querschnittsansicht eines Aufbaus einer vierten Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 9 zeigt eine schematische Querschnittsansicht eines Aufbaus einer fünften Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 10 zeigt eine schematische Querschnittsansicht eines Aufbaus einer sechsten Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 11 zeigt eine schematische Querschnittsansicht eines Aufbaus in einer siebten Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zeigt.
    • 12 zeigt ein Diagramm einer Modifikation einer Verunreinigungskonzentrationsverteilung in dem zweiten Säulenbereich.
    • 13 zeigt ein Flussdiagramm, das schematisch ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt.
    • 14 zeigt ein Flussdiagramm, das schematisch die Schritte darstellt, die in einem Schritt des Vorbereitens eines Siliziumkarbidsubstrats enthalten sind.
    • 15 zeigt eine schematische Querschnittsansicht, die einen ersten Schritt gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt.
    • 16 zeigt eine schematische Querschnittsansicht, die einen zweiten Schritt gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt.
    • 17 zeigt eine schematische Querschnittsansicht, die einen dritten Schritt gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt.
    • 18 zeigt eine schematische Querschnittsansicht entlang der Linie XVIII-XVIII in 19, die einen vierten Schritt gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt.
    • 19 zeigt eine schematische Querschnittsansicht entlang der Linie XIX-XIX in 18.
    • 20 zeigt eine schematische Querschnittsansicht entlang der Linie XX-XX in 21, die einen fünften Schritt gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt.
    • 21 zeigt eine schematische Querschnittsansicht entlang der Linie XXI-XXI in 20.
    • 22 zeigt eine schematische Querschnittsansicht eines sechsten Schritts gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 23 zeigt eine schematische Querschnittsansicht eines siebten Schritts gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 24 zeigt eine schematische Querschnittsansicht eines achten Schritts gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 25 zeigt eine schematische Querschnittsansicht eines neunten Schritts gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 26 zeigt eine schematische Querschnittsansicht eines zehnten Schritts gemäß dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform.
    • 27 zeigt eine schematische Querschnittsansicht einer Struktur eines MOSFET gemäß Beispielen 1 und 2.
    • 28 zeigt ein Diagramm einer Beziehung zwischen einem Leckstrom und einer Spannung (VDS) über einer Drain-Elektrode und einer Source-Elektrode.
    • 29 zeigt ein Diagramm einer Beziehung zwischen einem charakteristischen Durchlasswiderstand und einer Verunreinigungskonzentration in einer Stromausbreitungsschicht.
  • Ausführliche Beschreibung
  • [Das durch die vorliegende Erfindung zu lösende Problem]
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung, die in der Lage ist, die Konzentration eines elektrischen Feldes an einem Bodenabschnitt eines Gate-Isolierfilms zu entspannen, und ein Verfahren zur Herstellung derselben, bereitzustellen.
  • [Effekt der vorliegenden Erfindung]
  • Gemäß der vorliegenden Erfindung kann eine Siliziumkarbid-Halbleitervorrichtung, die in der Lage ist, die Konzentration eines elektrischen Feldes an einem Bodenabschnitt eines Gate-Isolierfilms zu entspannen, und ein Verfahren zur Herstellung derselben bereitgestellt werden.
  • [Zusammenfassung der Ausführungsform der vorliegenden Erfindung]
  • Zunächst wird ein Überblick einer Ausführungsform der vorliegenden Erfindung beschrieben. Hinsichtlich der kristallographischen Bezeichnung, die hierin verwendet wird, sind eine einzelne Orientierung, eine Gruppenorientierung, eine einzelne Ebene und eine Gruppenebene jeweils durch [], < >, ( ) bzw. { } dargestellt. Ein kristallographisch negativer Index wird üblicherweise durch eine Zahl mit einem darüber angeordneten „-“ Strich dargestellt, wobei hierin ein negatives Vorzeichen vor eine Zahl gesetzt wird.
  • (1) Eine Siliziumkarbid-Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbidsubstrat 10, einen Gate-Isolierfilm 21, eine erste Elektrode 23 und eine zweite Elektrode 20. Das Siliziumkarbidsubstrat 10 umfasst eine erste Hauptfläche 1 und eine zweite Hauptfläche 2 gegenüber der ersten Hauptfläche 1. Das Siliziumkarbidsubstrat 10 umfasst ein erstes Verunreinigungsgebiet 11 mit einem ersten Leitfähigkeitstyp, ein zweites Verunreinigungsgebiet 12, das auf dem ersten Verunreinigungsgebiet 11 vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet 13, das auf dem zweiten Verunreinigungsgebiet 12 beabstandet von dem ersten Verunreinigungsgebiet 11 vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, ein viertes Verunreinigungsgebiet 14, das das dritte Verunreinigungsgebiet 13 und das zweite Verunreinigungsgebiet 12 durchdringt, in Kontakt mit dem ersten Verunreinigungsgebiet 11 ist und den zweiten Leitfähigkeitstyp aufweist, ein fünftes Verunreinigungsgebiet 15, das in Kontakt mit dem ersten Verunreinigungsgebiet 11 steht und zwischen dem ersten Verunreinigungsgebiet 11 und der zweiten Hauptfläche 2 angeordnet ist und den ersten Leitfähigkeitstyp aufweist, und ein sechstes Verunreinigungsgebiet 16, das in Kontakt mit dem fünften Verunreinigungsgebiet 15 steht und den zweiten Leitfähigkeitstyp aufweist. Die erste Hauptfläche 1 ist mit einem Graben TR ausgebildet, der durch eine Seitenfläche SW, die das dritte Verunreinigungsgebiet 13 und das zweite Verunreinigungsgebiet 12 durchdringt und das erste Verunreinigungsgebiet 11 erreicht und einen Bodenabschnitt BT, der zu der Seitenfläche SW verläuft, definiert ist. Das sechste Verunreinigungsgebiet 16 umfasst ein erstes Gebiet 31, das eine dritte Hauptfläche 3 gegenüber dem Bodenabschnitt BT aufweist, und ein zweites Gebiet 32, das in Kontakt mit dem ersten Gebiet 31 steht und eine vierte Hauptfläche 4 gegenüber der zweiten Hauptfläche 2 aufweist. Das erste Gebiet 31 hat eine höhere Verunreinigungskonzentration als das zweite Gebiet 32. Das vierte Verunreinigungsgebiet 14 umfasst eine fünfte Hauptfläche 5, die der zweiten Hauptfläche zugewandt ist. Das zweite Verunreinigungsgebiet 12 umfasst eine sechste Hauptfläche 6, die der zweiten Hauptfläche 2 zugewandt ist. In einer Richtung senkrecht zur zweiten Hauptfläche 2 ist die fünfte Hauptfläche 5 zwischen der sechsten Hauptfläche 6 und der zweiten Hauptfläche 2 angeordnet. Der Gate-Isolierfilm 21 steht in Kontakt mit der Seitenfläche SW und dem Bodenabschnitt BT. Die erste Elektrode 23 ist in Kontakt mit dem dritten Verunreinigungsgebiet 13 und dem vierten Verunreinigungsgebiet 14 in der ersten Hauptfläche 1. Die zweite Elektrode 20 ist in Kontakt mit der zweiten Hauptfläche 2.
  • Gemäß der Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (1) umfasst das Siliziumkarbidsubstrat 10 das fünfte Verunreinigungsgebiet 15 mit dem ersten Leitfähigkeitstyp und das sechste Verunreinigungsgebiet 16, das in Kontakt mit dem fünften Verunreinigungsgebiet 15 steht und den zweiten Leitfähigkeitstyp aufweist. Das fünfte Verunreinigungsgebiet 15 und das sechste Verunreinigungsgebiet 16 bilden eine Super-Übergang-Struktur, in der sie Ladungen gegenseitig kompensieren. Somit kann eine Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung 100 verbessert werden.
  • Das sechste Verunreinigungsgebiet 16 umfasst das erste Gebiet 31, das die dritte Hauptfläche 3 gegenüber dem Bodenabschnitt BT aufweist, und das zweite Gebiet 32, das in Kontakt mit dem ersten Gebiet 31 steht und die vierte Hauptfläche 4 gegenüber der zweiten Hauptfläche 2 aufweist. Selbst, wenn somit das zweite Gebiet 32 durch Anwenden einer Sperrvorspannung auf die Siliziumkarbid-Halbleitervorrichtung vollständig verarmt wird, kann eine vollständige Verarmung des ersten Gebiets 31 unterdrückt werden. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR verhindert werden.
  • Ferner ist in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 des vierten Verunreinigungsgebiets 14 zwischen der sechsten Hauptfläche 6 des zweiten Verunreinigungsgebiets 12 und der zweiten Hauptfläche 2 angeordnet. Somit bildet sich eine Äquipotentialfläche zwischen dem vierten Verunreinigungsgebiet 14 und dem ersten Gebiet 31. Da das vierte Verunreinigungsgebiet 14 mit der ersten Elektrode 23 verbunden ist, befindet sich die Äquipotentialfläche näher an einem Potential (das heißt, 0 V) der ersten Elektrode 23. Folglich kann eine Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR verhindert werden. Somit kann ein Durchbruch des Gate-Isolierfilms unterdrückt werden. Daher kann die Zuverlässigkeit des Gate-Isolierfilms verbessert werden.
  • (2) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (1) ist ein Höchstwert der Verunreinigungskonzentration in dem ersten Gebiet 31 wenigstens zehn Mal so groß wie ein Durchschnittswert der Verunreinigungskonzentration in dem zweiten Gebiet 32. Somit kann eine Verarmung des ersten Gebiets 31 bei der Anwendung einer Sperrvorspannung auf die Siliziumkarbid-Halbleitervorrichtung weiter unterdrückt werden. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR unterdrückt werden.
  • (3) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (1) oder Punkt (2) kann das erste Gebiet 31 von dem Bodenabschnitt BT beabstandet sein. Ein Gebiet, in dem ein Strom fließt, kann somit breiter sein, und folglich kann ein Durchlasswiderstand verringert werden.
  • (4) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (3) kann in einer Richtung parallel zu der zweiten Hauptfläche 2 eine Breite des zweiten Gebiets 32 gleich groß oder größer als eine Breite des Bodenabschnitts BT sein. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR entspannt werden.
  • (5) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (4) kann in der Richtung parallel zu der zweiten Hauptfläche 2 die Breite des Bodenabschnitts BT gleich groß oder größer als eine Breite der dritten Hauptfläche 3 sein. Ein Gebiet, in dem ein Strom fließt, kann somit breiter sein, und folglich kann ein Durchlasswiderstand verringert werden.
  • (6) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (3) kann in einer Richtung parallel zu der zweiten Hauptfläche 2 eine Breite der dritten Hauptfläche 3 gleich groß oder kleiner als eine Breite der zweiten Gebiets 32 sein. Ein Gebiet, in dem ein Strom fließt, kann somit breiter sein, und folglich kann ein Durchlasswiderstand verringert werden.
  • (7) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (6) ist ein Winkel θ, der zwischen der Seitenfläche SW und der ersten Hauptfläche 1 gebildet wird; nicht kleiner als 90°. Auf diese Weise kann die Beweglichkeit in einem Kanalgebiet erhöht werden. Folglich kann ein Durchlasswiderstand verringert werden.
  • (8) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (7) kann die Verunreinigungskonzentration in dem ersten Verunreinigungsgebiet 11 höher als 2 × 1016 cm-3 und niedriger als 1 × 1018 cm-3 sein. Eine hohe Durchbruchspannung kann somit aufrechterhalten werden, während ein Durchlasswiderstand verringert wird.
  • (9) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (8) kann das erste Gebiet 31 eine höhere Verunreinigungskonzentration als das erste Verunreinigungsgebiet 11 aufweisen. Somit kann sich eine Verarmungsschicht bis zu dem ersten Verunreinigungsgebiet 11 erstrecken, wenn eine Sperrvorspannung an die Siliziumkarbid-Halbleitervorrichtung angelegt wird. Folglich kann eine Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR unterdrückt werden.
  • (10) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Punkte (1) bis (9) kann das erste Verunreinigungsgebiet 11 eine höhere Verunreinigungskonzentration als das fünfte Verunreinigungsgebiet 15 aufweisen. Dadurch kann der Durchlasswiderstand verringert werden.
  • (11) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Punkte (1) bis (10) kann das zweite Verunreinigungsgebiet 12 eine höhere Verunreinigungskonzentration als das erste Verunreinigungsgebiet 11 aufweisen. Somit kann verhindert werden, dass das zweite Verunreinigungsgebiet 12 aufgrund der Ausdehnung einer Verarmungsschicht in das zweite Verunreinigungsgebiet 12 eine Grenzfläche zwischen dem zweiten Verunreinigungsgebiet 12 und dem ersten Verunreinigungsgebiet 11 durchdringt.
  • (12) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (11) kann in der Richtung senkrecht zu der zweiten Hauptfläche 2 das erste Gebiet 31 eine Dicke von nicht weniger als 0,1 µm aufweisen. Somit kann eine vollständige Verarmung des ersten Gebiets 31 vermieden werden, und eine Konzentration des elektrischen Felds am Bodenabschnitt BT des Grabens TR weiter unterdrückt werden.
  • (13) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Punkte (1) bis (12) kann der Gate-Isolierfilm 21 einen ersten Abschnitt 21 b in Kontakt mit der Seitenfläche SW und einen zweiten Abschnitt 21c in Kontakt mit dem Bodenabschnitt BT aufweisen. Der zweite Abschnitt 21c weist eine größere Dicke als der erste Abschnitt 21b auf. Ein Durchschlag des Gate-Isolierfilms kann somit unterdrückt werden, obwohl ein hohes elektrisches Feld auf den Bodenabschnitt BT aufgebracht wird.
  • (14) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (13) kann in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 zwischen der sechsten Hauptfläche 6 und dem Bodenabschnitt BT angeordnet sein. Ein Gebiet, in dem ein Strom fließt, kann somit breiter sein, und folglich kann ein Durchlasswiderstand weiter verringert werden.
  • (15) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (13) kann in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 zwischen dem Bodenabschnitt BT und der dritten Hauptfläche 3 angeordnet sein. Die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR kann somit unterdrückt werden, während ein Durchlasswiderstand verringert wird.
  • (16) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (13) kann in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 zwischen der dritten Hauptfläche 3 und einer Grenzfläche 7 zwischen dem ersten Gebiet 31 und dem zweiten Gebiet 32 angeordnet sein. Somit kann eine Äquipotentialfläche leichter zwischen dem vierten Verunreinigungsgebiet 14 und dem ersten Gebiet 31 gebildet werden. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR weiter unterdrückt werden.
  • (17) Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung umfasst die nachfolgenden Schritte. Es wird ein Siliziumkarbidsubstrat 10 mit einer ersten Hauptfläche 1 und einer zweiten Hauptfläche 2 gegenüber der ersten Hauptfläche 1 vorbereitet. Es wird ein Gate-Isolierfilm 21 in Kontakt mit einer Seitenfläche SW und einem Bodenabschnitt BT gebildet. Es wird eine erste Elektrode 23 in Kontakt mit einem dritten Verunreinigungsgebiet 13 und einem vierten Verunreinigungsgebiet 14 in der ersten Hauptfläche 1 gebildet. Es wird eine zweite Elektrode 20 in Kontakt mit der zweiten Hauptfläche 2 gebildet. Das Siliziumkarbidsubstrat 10 umfasst ein erstes Verunreinigungsgebiet 11 mit einem ersten Leitfähigkeitstyp, ein zweites Verunreinigungsgebiet 12, das auf dem ersten Verunreinigungsgebiet 11 vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet 13, das auf dem zweiten Verunreinigungsgebiet 12 beabstandet von dem ersten Verunreinigungsgebiet 11 vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, das vierte Verunreinigungsgebiet 14, das das dritte Verunreinigungsgebiet 13 und das zweite Verunreinigungsgebiet 12 durchdringt, in Kontakt mit dem ersten Verunreinigungsgebiet 11 ist und den zweiten Leitfähigkeitstyp aufweist, ein fünftes Verunreinigungsgebiet 15, das in Kontakt mit dem ersten Verunreinigungsgebiet 11 ist und zwischen dem ersten Verunreinigungsgebiet 11 und der zweiten Hauptfläche 2 angeordnet ist und den ersten Leitfähigkeitstyp aufweist, und ein sechstes Verunreinigungsgebiet 16, das in Kontakt mit dem fünften Verunreinigungsgebiet 15 ist und den zweiten Leitfähigkeitstyp aufweist. Die erste Hauptfläche 1 ist mit einem Graben TR ausgebildet, der durch die Seitenfläche SW, die das dritte Verunreinigungsgebiet 13 und das zweite Verunreinigungsgebiet 12 durchdringt und das erste Verunreinigungsgebiet 11 erreicht und den Bodenabschnitt BT, der durchgehend zu der Seitenfläche SW verläuft, definiert. Das sechste Verunreinigungsgebiet 16 umfasst ein erstes Gebiet 31, das die dritte Hauptfläche 3 gegenüber dem Bodenabschnitt BT aufweist, und ein zweites Gebiet 32, das in Kontakt mit dem ersten Gebiet 31 steht und die vierte Hauptfläche 4 gegenüber der zweiten Hauptfläche 2 aufweist. Das erste Gebiet 31 hat eine höhere Verunreinigungskonzentration als das zweite Gebiet 32. Das vierte Verunreinigungsgebiet 14 umfasst eine fünfte Hauptfläche 5, die der zweiten Hauptfläche zugewandt ist. Das zweite Verunreinigungsgebiet 12 umfasst eine sechste Hauptfläche 6, die der zweiten Hauptfläche 2 zugewandt ist. in einer Richtung senkrecht zu der zweiten Hauptfläche 2 ist die fünfte Hauptfläche 5 zwischen der sechsten Hauptfläche 6 und der zweiten Hauptfläche 2 angeordnet.
  • Gemäß dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (17) umfasst das Siliziumkarbidsubstrat 10 das fünfte Verunreinigungsgebiet 15 mit dem ersten Leitfähigkeitstyp und das sechste Verunreinigungsgebiet 16, das in Kontakt mit dem fünften Verunreinigungsgebiet 15 steht und den zweiten Leitfähigkeitstyp aufweist. Das fünfte Verunreinigungsgebiet 15 und das sechste Verunreinigungsgebiet 16 bilden eine Super-Übergang-Struktur, in der sie Ladungen gegenseitig kompensieren. Somit kann eine Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung 100 verbessert werden.
  • Das sechste Verunreinigungsgebiet 16 umfasst das erste Gebiet 31, das die dritte Hauptfläche 3 gegenüber dem Bodenabschnitt BT aufweist und das zweite Gebiet 32, das in Kontakt mit dem ersten Gebiet 31 steht und die vierte Hauptfläche 4 gegenüber der zweiten Hauptfläche 2 aufweist. Selbst, wenn somit das zweite Gebiet 32 durch Anlegen einer Sperrvorspannung an die Siliziumkarbid-Halbleitervorrichtung vollständig verarmt wird, kann eine vollständige Verarmung des ersten Gebiets 31 unterdrückt werden. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR unterdrückt werden.
  • Ferner ist in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 des vierten Verunreinigungsgebiets 14 zwischen der sechsten Hauptfläche 6 des zweiten Verunreinigungsgebiets 12 und der zweiten Hauptfläche 2 angeordnet. Somit bildet sich eine Äquipotentialfläche zwischen dem vierten Verunreinigungsgebiet 14 und dem ersten Gebiet 31. Da das vierte Verunreinigungsgebiet 14 mit der ersten Elektrode 23 verbunden ist, befindet sich die Äquipotentialfläche näher an einem Potential (das heißt, 0 V) der ersten Elektrode 23. Folglich kann eine Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR verhindert werden. Somit kann ein Durchbruch des Gate-Isolierfilms unterdrückt werden. Somit kann die Zuverlässigkeit des Gate-Isolierfilms verbessert werden.
  • (18) In dem Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (17) umfasst das Vorbereiten des Siliziumkarbidsubstrats 10 das Bilden einer ersten Epitaxieschicht 61 mit dem ersten Leitfähigkeitstyp, das Bilden einer zweiten Epitaxieschicht 62 mit dem ersten Leitfähigkeitstyp auf der ersten Epitaxieschicht 61 und das Implantieren von Verunreinigungsionen, die der zweiten Epitaxieschicht 62 den ersten Leitfähigkeitstyp zuführen. Die zweite Epitaxieschicht 62 umfasst einen ersten Abschnitt 17, der ein aktiver Bereich ist, und einen zweiten Abschnitt 19, der den ersten Abschnitt 17 umgibt und ein Abschlussgebiet wird. Beim Implantieren der Verunreinigungsionen wird das erste Verunreinigungsgebiet 11 durch Implantieren der Verunreinigungsionen in den ersten Abschnitt 17 gebildet, ohne die Verunreinigungsionen in den zweiten Abschnitt 19 zu implantieren. Ein Durchlasswiderstand kann verringert werden, indem eine Verunreinigungskonzentration in dem ersten Abschnitt 17, der ein aktiver Bereich wird, erhöht wird. Eine Durchbruchsspannung kann aufrechterhalten werden, indem eine Verunreinigungskonzentration in dem zweiten Abschnitt 19, der ein Abschlussgebiet wird, verringert wird.
  • [Einzelheiten der Ausführungsform der vorliegenden Erfindung]
  • Im Nachfolgenden wird eine Ausführungsform mit Bezug auf die Zeichnungen beschrieben. Die gleichen oder sich entsprechende Elemente in den nachfolgenden Zeichnungen werden mit den gleichen Bezugszeichen versehen, und es wird auf eine wiederholte Beschreibung verzichtet.
  • Zunächst wird ein Aufbau eines MOSFET 100, der ein Beispiel einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform darstellt, beschrieben.
  • Wie in 1 gezeigt, umfasst der MOSFET 100 gemäß der vorliegenden Ausführungsform hauptsächlich das Siliziumkarbidsubstrat 10, einen Gate-Isolierfilm 21, eine Gate-Elektrode 24, einen Zwischenschicht-Isolierfilm 22, eine Source-Elektrode 23 und eine Drain-Elektrode 20. Das Siliziumkarbidsubstrat 10 umfasst ein Siliziumkarbid-Einkristallsubstrat 50 und eine Siliziumkarbid-Epitaxieschicht 40 auf dem Siliziumkarbid-Einkristallsubstrat 50. Das Siliziumkarbidsubstrat 10 umfasst die erste Hauptfläche 1 und die zweite Hauptfläche 2 gegenüber der ersten Hauptfläche 1. Die Siliziumkarbid-Epitaxieschicht 40 bildet die erste Hauptfläche 1 und das Siliziumkarbid-Einkristallsubstrat 50 definiert die zweite Hauptfläche 2. Das Siliziumkarbid-Einkristallsubstrat 50 und die Siliziumkarbid-Epitaxieschicht 40 sind beispielsweise aus einem hexagonalen Siliziumkarbid vom Polytyp 4H gebildet. Das Siliziumkarbid-Einkristallsubstrat 50 enthält eine n-Verunreinigung, wie Stickstoff (N) und weist einen n-Typ (einen ersten Leitfähigkeitstyp) auf. Ein Höchstdurchmesser der ersten Hauptfläche 1 des Siliziumkarbidsubstrats ist beispielsweise nicht kleiner als 100 mm und vorzugsweise nicht kleiner als 150 mm.
  • Die erste Hauptfläche 1, die durch eine {0001}-Ebene oder eine Ebene, die um einen Versetzungswinkel von nicht mehr als 8° bezogen auf die {0001}-Ebene in einer Versetzungsrichtung versetzt ist, definiert. Vorzugsweise ist die erste Hauptfläche 1 durch eine (000-1)-Ebene oder eine Ebene, die um einen Versetzungswinkel von nicht mehr als 8° bezogen auf die (000-1)-Ebene in der Versetzungsrichtung versetzt ist, definiert. Die Versetzungsrichtung kann beispielsweise eine <1 1-20>-Richtung oder eine <1-100>-Richtung sein. Der Versetzungswinkel beträgt beispielsweise nicht weniger als 1° und nicht weniger als 2°. Der Versetzungswinkel ist beispielsweise nicht größer als 6° oder nicht größer als 4°.
  • Die Siliziumkarbid-Epitaxieschicht 40 umfasst im Wesentlichen eine Stromausbreitungsschicht 11 (erstes Verunreinigungsgebiet), ein Körpergebiet 12 (zweites Verunreinigungsgebiet), ein Source-Gebiet 13 (drittes Verunreinigungsgebiet), ein Kontaktgebiet 14 (viertes Verunreinigungsgebiet), einen ersten Säulenbereich 15 (fünftes Verunreinigungsgebiet) und einen zweiten Säulenbereich 16 (sechstes Verunreinigungsgebiet).
  • Die Stromausbreitungsschicht 11 enthält eine n-Verunreinigung, wie Stickstoff, und weist den n-Leitfähigkeitstyp auf. Eine Konzentration der n-Verunreinigung, die in der Stromausbreitungsschicht 11 enthalten ist, beträgt beispielsweise etwa 1 × 1017 cm-3. Eine Konzentration der n-Verunreinigung in der Stromausbreitungsschicht 11 kann höher als 2 × 1016 cm-3 und niedriger als 1 × 1018 cm-3 sein. Eine Konzentration der n-Verunreinigung in der Stromausbreitungsschicht 11 beträgt nicht weniger als 3 × 1016 cm-3 und nicht weniger als 5 × 1016 cm-3. Eine Konzentration der n-Verunreinigung in der Stromausbreitungsschicht 11 ist nicht höher als 5 × 1017 cm-3 und nicht höher als 1 × 1017 cm-3. Die Stromausbreitungsschicht 11 kann eine höhere n-Verunreinigungskonzentration als beispielsweise der erste Säulenbereich 15 aufweisen. Die Stromausbreitungsschicht 11 ist auf dem ersten Säulenbereich 15 und dem zweiten Säulenbereich 16 angeordnet. Die Stromausbreitungsschicht 11 weist beispielsweise eine Dicke von nicht weniger als 0,5 µm und nicht mehr als 2,0 µm auf.
  • Das Körpergebiet 12 ist auf der Stromausbreitungsschicht 11 vorgesehen. Das Körpergebiet 12 enthält eine p-Verunreinigung, wie Aluminium (Al), und weist den p-Leitfähigkeitstyp (zweiter Leitfähigkeitstyp) auf. Eine p-Verunreinigungskonzentration in dem Körpergebiet 12 beträgt beispielsweise etwa 1 × 1018 cm-3. Eine p-Verunreinigungskonzentration in dem Körpergebiet 12 ist nicht kleiner als 1 × 1017 cm-3 und nicht höher als 2 × 1018 cm-3. Das Körpergebiet 12 hat beispielsweise eine Dicke von nicht weniger als 0,2 µm und nicht mehr als 1,0 µm. Vorzugsweise ist die p-Verunreinigungskonzentration in dem Körpergebiet 12 höher als die n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11. Vorzugsweise ist die p-Verunreinigungskonzentration in dem Körpergebiet 12 wenigstens zwei Mal so hoch wie die n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11. Das Körpergebiet 12 umfasst die sechste Hauptfläche 6, die der zweiten Hauptfläche 2 zugewandt ist. Das Körpergebiet 12 ist in Kontakt mit der Stromausbreitungsschicht 11 an der sechsten Hauptfläche 6.
  • Das Source-Gebiet 13 ist auf dem Körpergebiet 12 derart vorgesehen, dass von der Stromausbreitungsschicht 11 durch das Körpergebiet 12 getrennt ist. Das Source-Gebiet 13 enthält eine n-Verunreinigung, wie Stickstoff oder Phosphor (P), und weist den n-Leitfähigkeitstyp auf. Das Source-Gebiet 13 definiert die erste Hauptfläche 1. Vorzugsweise ist die n-Verunreinigungskonzentration in dem Source-Gebiet 13 höher als die p-Verunreinigungskonzentration in dem Körpergebiet 12. Eine n-Verunreinigungskonzentration, die in dem Source-Gebiet 13 enthalten ist, beträgt zum Beispiel etwa 2 × 1019 cm-3. Eine n-Verunreinigungskonzentration in dem Source-Gebiet 13 ist nicht kleiner als 1 × 1019 cm-3 und nicht höher als 2 × 1011 cm-3. Das Source-Gebiet 13 hat eine Dicke von beispielsweise nicht weniger als 0,1 µm und nicht mehr als 0,5 µm.
  • Das Kontaktgebiet 14 enthält eine p-Verunreinigung, wie Aluminium, und weist den p-Leitfähigkeitstyp auf. Das Kontaktgebiet 14 hat eine höhere p-Verunreinigungskonzentration als beispielsweise das Körpergebiet 12. Das Kontaktgebiet 14 durchdringt das Source-Gebiet 13 und das Körpergebiet 12 und ist in Kontakt mit der Stromausbreitungsschicht 11. Das Kontaktgebiet 14 umfasst die fünfte Hauptfläche 5, die der zweiten Hauptfläche 2 zugewandt ist. Das Kontaktgebiet 14 definiert die erste Hauptfläche 1. Eine p-Verunreinigungskonzentration in dem Kontaktgebiet 14 ist beispielsweise nicht kleiner als 1 × 1018 cm-3 und nicht höher als 3 × 1020 cm-3.
  • Das Kontaktgebiet 14 kann eine höhere p-Verunreinigungskonzentration an der ersten Hauptfläche 1 aufweisen als beispielsweise an der fünften Hauptfläche 5. Eine p-Verunreinigungskonzentration in dem Kontaktgebiet 14 an der ersten Hauptfläche 1 beträgt in etwa 1 × 1020 cm-3. Eine p-Verunreinigungskonzentration in dem Kontaktgebiet 14 an der fünften Hauptfläche 5 beträgt beispielsweise etwa 1 × 1018 cm-3. In der Richtung senkrecht zu der zweiten Hauptfläche 2 ist die fünfte Hauptfläche 5 zwischen der sechsten Hauptfläche 6 und der zweiten Hauptfläche 2 angeordnet. Insbesondere ist in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 zwischen der sechsten Hauptfläche 6 und dem Bodenabschnitt BT angeordnet.
  • Der erste Säulenbereich 15 ist in Kontakt mit der Stromausbreitungsschicht 11. Der erste Säulenbereich 15 enthält eine n-Verunreinigung, wie Stickstoff, und weist den n-Leitfähigkeitstyp auf. Der erste Säulenbereich 15 ist zwischen der Stromausbreitungsschicht 11 und der zweiten Hauptfläche 2 angeordnet. Eine n-Verunreinigungskonzentration in dem ersten Säulenbereich 15 beträgt beispielsweise etwa 3 x 1016 cm-3. Der erste Säulenbereich 15 weist eine geringere n-Verunreinigungskonzentration als das Siliziumkarbid-Einkristallsubstrat 50 auf.
  • Der zweite Säulenbereich 16 ist mit dem ersten Säulenbereich 15 in Kontakt. Der zweite Säulenbereich 16 enthält eine p-Verunreinigung, wie Aluminium, und weist den p-Leitfähigkeitstyp auf. Eine p-Verunreinigungskonzentration in dem zweiten Säulenbereich 16 beträgt beispielsweise etwa 3 × 1016 cm-3. Der erste Säulenbereich 15 und der zweite Säulenbereich 16 sind in einer Richtung parallel zu der zweiten Hauptfläche 2 abwechselnd und wiederholt angeordnet. Der erste Säulenbereich 15 und der zweite Säulenbereich 16 bilden eine Super-Übergang-Struktur. Ein Gesamtwert einer Breite W4 des ersten Säulenbereichs 15 und einer Breite W3 des zweiten Säulenbereichs 16 definieren einen Zellenabstand CP. Wenn der erste Säulenbereich 15 eine Breite W4 von 5 µm und der zweite Säulenbereich 16 eine Breite W3 von 2 µm aufweisen, beträgt der Zellenabstand CP 7 µm. Der Zellenabstand CP ist beispielsweise nicht kleiner als 3 µm und nicht größer als 10 µm. Der zweite Säulenbereich 16 hat eine Breite W3 von beispielsweise nicht weniger als 20% und nicht mehr als 80% des Zellenabstands CP.
  • Der Graben TR, der durch die Seitenfläche SW und den Bodenabschnitt BT definiert wird, ist in der ersten Hauptfläche 1 vorgesehen. Die Seitenfläche SW durchdringt das Source-Gebiet 13 und das Körpergebiet 12 und erreicht die Stromausbreitungsschicht 11. Der Bodenabschnitt BT erstreckt sich zu der Seitenfläche SW. Der Bodenabschnitt BT ist in der Stromausbreitungsschicht 11 angeordnet. Der Bodenabschnitt BT ist eine Ebene, die beispielsweise parallel zur zweiten Hauptfläche 2 verläuft. Der Winkel θ, der zwischen der Seitenfläche SW und der ersten Hauptfläche 1 gebildet wird, beträgt beispielsweise 90°. Der Winkel θ soll nicht kleiner als 90° sein. Die Gräben TR erstrecken sich beispielsweise entlang der Richtung parallel zu der zweiten Hauptfläche 2 in Form von Streifen. Die Seitenfläche SW wird beispielsweise durch eine <11-20>-Ebene (das heißt, eine α-Ebene) oder eine <1-100>-Ebene (das heißt, eine m-Ebene) definiert. Die Gräben TR können sich wie eine Wabenstruktur erstrecken oder wie Inseln verstreut sein. Der Graben TR hat eine Tiefe von beispielsweise nicht weniger als 0,5 µm und nicht mehr als 2,0 µm.
  • Der zweite Säulenbereich 16 umfasst das erste Gebiet 31 und das zweite Gebiet 32. Das erste Gebiet 31 umfasst die dritte Hauptfläche 3, die dem Bodenabschnitt BT zugewandt ist. Das zweite Gebiet 32 steht in Kontakt mit dem ersten Gebiet 31. Das zweite Gebiet 32 umfasst die vierte Hauptfläche 4, die der zweiten Hauptfläche 2 zugewandt ist. Das zweite Gebiet 32 ist zwischen dem ersten Gebiet 31 und der zweiten Hauptfläche 2 angeordnet. Das erste Gebiet 31 weist eine höhere p-Verunreinigungskonzentration als das zweite Gebiet 32 auf. Der zweite Säulenbereich 16 ist in der Erstreckungsrichtung identisch mit dem Bodenabschnitt BT des Grabens TR. Vorzugsweise ist der zweite Säulenbereich 16 dem gesamten Bodenabschnitt BT des Grabens TR zugewandt.
  • Wie in 2 gezeigt, kann in einer, die senkrecht zu der zweiten Hauptfläche 2 ist, eine Konzentration einer Verunreinigung vom p-Typ in dem ersten Gebiet 31 variiert werden. Beispielsweise umfasst das erste Gebiet 31 ein Gebiet, in dem eine p-Verunreinigungskonzentration zunimmt, eine Position, an der ein Höchstwert auftritt, und ein Gebiet, in dem eine p-Verunreinigungskonzentration abnimmt, von der dritten Hauptfläche 3 zum vierten Eine Position in dem ersten Gebiet 31, wo eine p-Verunreinigungskonzentration den Höchstwert aufweist, befindet sich beispielsweise zwischen der dritten Hauptfläche 3 und der Grenzfläche 7 (siehe 1) zwischen dem ersten Gebiet 31 und dem zweiten Gebiet 32. Wie in 2 gezeigt, kann in einer Richtung X senkrecht zu der zweiten Hauptfläche 2 eine p-Verunreinigungskonzentration in dem ersten Gebiet 31 schwanken. Beispielsweise umfasst das erste Gebiet 31 ein Gebiet, in dem eine p-Verunreinigungskonzentration zunimmt, eine Position, an der sich ein Höchstwert zeigt, und ein Gebiet, in dem eine p-Verunreinigungskonzentration von der dritten Hauptfläche 3 zur vierten Hauptfläche 4 abnimmt. Eine Position in dem ersten Gebiet 31, in dem die p-Verunreinigungskonzentration den Höchstwert zeigt, ist beispielsweise zwischen der dritten Hauptfläche 13 und einer Grenzfläche 7 (siehe 1) zwischen dem ersten Gebiet 31 und dem zweiten Gebiet 32 angeordnet. Wie in 2 gezeigt, kann in der Richtung X senkrecht zu der zweiten Hauptfläche 2 eine p-Verunreinigungskonzentration in dem zweiten Gebiet 32 konstant sein. Ein Höchstwert NA1 der p-Verunreinigungskonzentration in dem ersten Gebiet 31 ist beispielsweise wenigstens das zehn Mal, vorzugsweise wenigstens zwanzig Mal, und noch bevorzugter wenigstens 50 Mal so hoch wie ein Durchschnittswert NA2 der p-Verunreinigungskonzentration in dem zweiten Gebiet 32. Eine p-Verunreinigungskonzentration in dem ersten Gebiet 31 kann höher als eine n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11 sein.
  • Wie in 1 gezeigt, kann das erste Gebiet 31 von dem Bodenabschnitt BT beabstandet sein. In der Richtung X senkrecht zu der zweiten Hauptfläche 2 ist beispielsweise ein Abstand H3 zwischen dem ersten Gebiet 31 und dem Bodenabschnitt BT nicht kleiner als 0,1 µm und nicht größer als 1 µm. In der Richtung X senkrecht zu der zweiten Hauptfläche 2 ist beispielsweise eine Dicke H1 des ersten Gebiets 31 nicht kleiner als 0,1 µm, vorzugsweise nicht kleiner als 0,13 µm und noch bevorzugter nicht kleiner als 0,2 µm. Das erste Gebiet 31 weist beispielsweise eine Dicke H1 von nicht mehr als 1 µm auf. Typischerweise ist in der Richtung X senkrecht zu der zweiten Hauptfläche 2 eine Dicke H2 des zweiten Gebiets 32 größer als die Dicke H1 des ersten Gebiets 31. Das zweite Gebiet 32 weist die Dicke H2 von nicht weniger als 3 µm und nicht mehr als 7 µm auf. Wenn die Spezifikationen für eine Durchbruchspannung als 1200 V definiert sind, ist die dicker H2 des zweiten Gebiets 32 nicht kleiner als 5 µm und nicht größer als 7 µm. Wenn die Spezifikationen für eine Durchbruchspannung als 600 V definiert sind, beträgt die dicker H2 des zweiten Gebiets 32 nicht weniger als 3 µm und nicht mehr als 5 µm.
  • In einer Richtung Y parallel zu der zweiten Hauptfläche 2 ist die Breite W3 des zweiten Gebiets 32 beispielsweise gleich groß oder größer als eine Breite W1 des Bodenabschnitts BT. Die Breite W3 des zweiten Gebiets 32 ist beispielsweise nicht kleiner als 2 µm und nicht mehr als 3 µm. In der Richtung Y parallel zu der zweiten Hauptfläche 2 ist die Breite W1 des Bodenabschnitts BT gleich groß oder größer als eine Breite der dritten Hauptfläche 3. in dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist die Breite W1 des Bodenabschnitts BT im Wesentlichen gleich der Breite des ersten Gebiets 31. Eine Breite W2 des ersten Gebiets 31 ist im Wesentlichen gleich der Breite W3 des zweiten Gebiets 32.
  • Wie in 1 gezeigt, steht der Gate-Isolierfilm 21 in Kontakt mit der Seitenfläche SW und dem Bodenabschnitt BT. Der Gate-Isolierfilm 21 umfasst beispielsweise den ersten Abschnitt 21b in Kontakt mit der Seitenfläche SW, den zweiten Abschnitt 21c in Kontakt mit dem Bodenabschnitt BT und einen dritten Abschnitt 21a in Kontakt mit der ersten Hauptfläche 1. Vorzugsweise hat der zweite Abschnitt 21 c eine größere Dicke als der erste Abschnitt 21b. Eine Dicke des ersten Abschnitts 21b bezieht sich auf eine Dicke des ersten Abschnitts 21b in einer Richtung senkrecht zu der Seitenfläche SW. Eine Dicke des zweiten Abschnitts 21c bezieht sich auf eine Dicke des zweiten Abschnitts 21c in einer Richtung senkrecht zu dem Bodenabschnitt BT. Vorzugsweise ist eine Dicke des zweiten Abschnitts 21c wenigstens 1,5 Mal und höchstens 20 Mal so groß wie eine Dicke des ersten Abschnitts 21b.
  • Der Gate-Isolierfilm 21 ist beispielsweise aus einem Oxidfilm gebildet. Der Gate-Isolierfilm 21 ist aus einem Material gebildet, das beispielsweise Siliziumdioxid enthält. Der zweite Abschnitt 21c ist in Kontakt mit der Stromausbreitungsschicht 11 am Bodenabschnitt BT. Der erste Abschnitt 21b ist an der Seitenfläche SW mit dem Source-Gebiet 13, dem Körpergebiet 12 sowie der Stromausbreitungsschicht 11 in Kontakt. Der dritte Abschnitt 21a kann in Kontakt mit dem Source-Gebiet 13 an der ersten Hauptfläche 1 sein.
  • Die Gate-Elektrode 24 ist auf dem Gate-Isolierfilm 21 vorgesehen. Die Gate-Elektrode 24 ist aus einem Polysilizium gebildet, das beispielsweise eine leitfähige Verunreinigung enthält. Die Gate-Elektrode 24 kann in Kontakt mit dem ersten Abschnitt 21b, dem zweiten Abschnitt 21c und dem dritten Abschnitt 21a des Gate-Isolierfilms 21 sein. Die Gate-Elektrode 24 ist in dem Graben TR angeordnet.
  • Die Source-Elektrode 23 ist auf der ersten Hauptfläche 1 vorgesehen. Die Source-Elektrode 23 ist in Kontakt mit dem Source-Gebiet 13 und dem Kontaktgebiet 14 an der ersten Hauptfläche 1. Die Source-Elektrode 23 ist aus einem Material, das beispielsweise Ti, Al und Si enthält, gebildet. Die Source-Elektrode 23 ist in ohmschem Kontakt mit dem Source-Gebiet 13. Vorzugsweise ist die Source-Elektrode 23 in ohmschem Kontakt mit dem Kontaktgebiet 14.
  • Die Drain-Elektrode 20 ist in Kontakt mit der zweiten Hauptfläche 2. Die Drain-Elektrode 20 ist in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 50 an der zweiten Hauptfläche 2. Die Drain-Elektrode 20 ist elektrisch mit dem ersten Säulenbereich 15 verbunden. Die Drain-Elektrode 20 ist aus einem Material, das beispielsweise NiSi oder TiAISi enthält, gebildet.
  • Der Zwischenschicht-Isolierfilm 22 ist derart vorgesehen, dass er in Kontakt mit der Gate-Elektrode 24 und dem Gate-Isolierfilm 21 steht. Der Zwischenschicht-Isolierfilm 22 ist aus einem Material, das beispielsweise Siliziumdioxid enthält, gebildet. Der Zwischenschicht-Isolierfilm 22 isoliert die Gate-Elektrode 24 und die Source-Elektrode 23 elektrisch voneinander. Ein Teil des Zwischenschicht-Isolierfilms 22 kann im Graben TR vorgesehen sein.
  • Mi Nachfolgenden wird ein Aufbau eines MOSFET gemäß einer ersten Modifikation beschrieben.
  • Wie in 3 gezeigt, kann in der Richtung X senkrecht zur zweiten Hauptfläche 2 die fünfte Hauptfläche 5 des Kontaktgebiets 14 bündig mit der Grenzfläche 7 zwischen dem ersten Gebiet 31 und dem zweiten Gebiet 32 ausgebildet sein. Wie in 4 und 5 gezeigt, kann das Kontaktgebiet 14 mit dem ersten Gebiet 31 durch einen Verbindungsabschnitt 33 elektrisch verbunden sein. Der Verbindungsabschnitt 33 enthält eine p-Verunreinigung, wie beispielsweise Aluminium, und weist den p-Leitfähigkeitstyp auf. Der Verbindungsabschnitt 33 weist den gleichen Leitfähigkeitstyp wie das Kontaktgebiet 14 und das erste Gebiet 31 auf. Der Verbindungsabschnitt 33 kann die gleiche p-Verunreinigungskonzentration wie das erste Gebiet 31 aufweisen.
  • Wie in 4 gezeigt, kann eine Längsrichtung (Erstreckungsrichtung) des ersten Gebiets 31 gleich der Längsrichtung (Erstreckungsrichtung) des Kontaktgebiets 14 sein. Das erste Gebiet 31 ist entlang des Bodenabschnitts BT vorgesehen. Aus Sicht einer Richtung X senkrecht zu der zweiten Hauptfläche 2 überlagert der Bodenabschnitt BT das erste Gebiet 31. Der Verbindungsabschnitt 33 ist in Kontakt mit dem ersten Säulenbereich 15 an einer Endfläche und der anderen Endfläche in der Längsrichtung des ersten Gebiets 31. Mit anderen Worten liegt aus Sicht in der Richtung X senkrecht zur zweiten Hauptfläche 2 der Verbindungsabschnitt 33 zwischen den ersten Säulenbereichen 15.
  • Wie in 5 gezeigt, ist der Verbindungsabschnitt 33 in Kontakt mit der Stromausbreitungsschicht 11 an einer Endfläche in der Richtung senkrecht zu der zweiten Hauptfläche 2 und ist in Kontakt mit dem ersten Säulenbereich 15 an der anderen Endfläche. Mit anderen Worten, liegt aus Sicht in einer Richtung senkrecht zu sowohl der Richtung X senkrecht zu der zweiten Hauptfläche 2 und der Richtung Y parallel zu der zweiten Hauptfläche 2 (die im Nachfolgenden auch als eine Querschnittsansicht bezeichnet wird), der Verbindungsabschnitt 33 zwischen der Stromausbreitungsschicht 11 und dem ersten Säulenbereich 15. Der Verbindungsabschnitt 33 ist dem Körpergebiet 12 zugewandt. Die Stromausbreitungsschicht 11 liegt zwischen dem Körpergebiet 12 und dem Verbindungsabschnitt 33.
  • Im Nachfolgenden wird ein Aufbau eines MOSFET gemäß einer zweiten Modifikation beschrieben.
  • Wie in 6 gezeigt, kann die Breite W2 der dritten Hauptfläche 3 des ersten Gebiets 31 größer als die Breite W1 des Bodenabschnitts BT sein. In ähnlicher Weise kann die Breite W3 des zweiten Gebiets 32 größer als die Breite W1 des Bodenabschnitts BT sein. in der Richtung Y parallel zu der zweiten Hauptfläche 2 ist ein Seitenabschnitt des ersten Gebiets 31 zwischen der Seitenfläche SW des Grabens TR und einem Seitenabschnitt des Kontaktgebiets 14 angeordnet. Ein Teil des ersten Gebiets 31 ist dem Körpergebiet 12 zugewandt. Aus Sicht in der Richtung senkrecht zu der zweiten Hauptfläche 2 überlappen das erste Gebiet 31 und das zweite Gebiet 32 das Körpergebiet 12.
  • Im Nachfolgenden wird ein Aufbau eines MOSFET gemäß einer dritten Modifikation beschrieben.
  • Wie in 7 gezeigt, kann in der Richtung Y parallel zu der zweiten Hauptfläche 2 die Breite W2 der dritten Hauptfläche 3 des ersten Gebiets 31 kleiner als die Breite W1 des Bodenabschnitts BT sein. In der Richtung Y parallel zu der zweiten Hauptfläche 2 kann die Breite W2 der dritten Hauptfläche 3 des ersten Gebiets 31 gleich oder kleiner als die Breite W3 des zweiten Gebiets 32 sein. Die Breite W3 des zweiten Gebiets 32 ist größer als die Breite W1 des Bodenabschnitts BT. In der Richtung Y parallel zu der zweiten Hauptfläche 2 ist die Seitenfläche SW des Grabens TR zwischen einem Seitenabschnitt des ersten Gebiets 31 und einem Seitenabschnitt des zweiten Gebiets 32 angeordnet. Ein Teil des zweiten Gebiets 32 ist dem Körpergebiet 12 und dem Bodenabschnitt BT zugewandt. Aus Sicht in der Richtung senkrecht zu der zweiten Hauptfläche 2 kann das erste Gebiet 31 in dem Bodenabschnitt BT untergebracht sein.
  • Im Nachfolgenden wird ein Aufbau eines MOSFET gemäß einer vierten Modifikation beschrieben.
  • Wie in 8 gezeigt, kann ein Winkel θ zwischen der Seitenfläche SW des Grabens TR und der ersten Hauptfläche 1 größer als 90° sein. Die Seitenfläche SW kann beispielsweise um wenigstens 50° und höchstens 70° bezogen auf {0001}-Ebene geneigt sein. Insbesondere ist die Seitenfläche SW um wenigstens 50° und höchstens 70° bezogen auf die (000-1)-Ebene geneigt. Auf diese Weise kann die Beweglichkeit in einem Kanalgebiet erhöht werden. Die Seitenfläche SW kann beispielsweise eine (0-33-8)-Ebene umfassen. Die Breite des Grabens TR nimmt von der zweiten Hauptfläche 2 in Richtung der ersten Hauptfläche 1 zu. Das erste Gebiet 31 ist sowohl dem Bodenabschnitt BT als auch der Seitenfläche SW zugewandt. Mit anderen Worten überlappen in der Richtung senkrecht zu der zweiten Hauptfläche 2 der Bodenabschnitt BT und die Seitenfläche SW das erste Gebiet 31.
  • Im Nachfolgenden wird ein Aufbau eines MOSFET gemäß einer fünften Modifikation beschrieben.
  • Wie in 9 gezeigt, kann in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 des Kontaktgebiets 14 zwischen dem Bodenabschnitt BT und der dritten Hauptfläche 3 angeordnet sein. Mit anderen Worten, ist die fünfte Hauptfläche 5 an einer Seite der zweiten Hauptfläche 2 bezogen auf den Bodenabschnitt BT angeordnet und auch an einer Seite der ersten Hauptfläche 1 bezogen auf die dritte Hauptfläche 3 angeordnet. Eine Seitenfläche des Kontaktgebiets 14 ist einem Eckabschnitt C des Grabens TR zugewandt.
  • Im Nachfolgenden wird ein Aufbau eines MOSFET gemäß einer sechsten Modifikation beschrieben.
  • Wie in 10 gezeigt, kann in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 zwischen der dritten Hauptfläche 3 und der Grenzfläche 7 zwischen dem ersten Gebiet 31 und dem zweiten Gebiet 32 angeordnet sein. Mit anderen Worten ist die fünfte Hauptfläche 5 auf einer Seite der zweiten Hauptfläche 2 bezogen auf die dritte Hauptfläche 3 und auf einer Seite der ersten Hauptfläche 1 bezogen auf die Grenzfläche 7 angeordnet. Eine Seitenfläche des Kontaktgebiets 14 ist dem Eckabschnitt C des Grabens TR und einer Seitenfläche des ersten Gebiets 31 zugewandt. Die Seitenfläche des Kontaktgebiets 14 ist in Kontakt mit der Stromausbreitungsschicht 11 und dem ersten Säulenbereich 15. Die fünfte Hauptfläche 5 ist in Kontakt mit dem ersten Säulenbereich 15.
  • Im Nachfolgenden wird der Aufbau eines MOSFET gemäß einer siebten Modifikation beschrieben.
  • Wie in 11 gezeigt, kann das erste Gebiet 31 in Kontakt mit dem Bodenabschnitt BT des Grabens TR sein. Das erste Gebiet 31 kann teilweise oder vollständig in Kontakt mit dem Bodenabschnitt BT sein. Die Breite W2 des ersten Gebiets 31 kann größer als, kleiner als oder gleich groß wie die Breite W1 des Bodenabschnitts BT sein. Der Kontakt des ersten Gebiets 31 mit dem Bodenabschnitt BT kann wirksam die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR unterdrücken.
  • Wie in 12 gezeigt, kann eine p-Verunreinigungskonzentration in dem ersten Gebiet 31 von der dritten Hauptfläche 3 in Richtung der vierten Hauptfläche 4 im Wesentlichen konstant sein. Wenn beispielsweise das erste Gebiet 31 mittels epitaktischem Wachstum gebildet wird, ist eine p-Verunreinigungskonzentration in dem ersten Gebiet 31 im Wesentlichen konstant. Ein Durchschnittswert NA1 der p-Verunreinigungskonzentration in dem ersten Gebiet 31 ist kleiner als ein Durchschnittswert NA2 der p-Verunreinigungskonzentration in dem zweiten Gebiet 32.
  • Eine p-Verunreinigungskonzentration und eine n-Verunreinigungskonzentration in jedem Verunreinigungsgebiet kann beispielsweise mit einem Rasterkapazitätsmikroskop (SCM) oder durch Sekundärionenmassenspektrometrie (SIMS) gemessen werden. Die dritte Hauptfläche 3, die vierte Hauptfläche 4, die fünfte Hauptfläche 5 und die sechste Hauptfläche 6 bilden jeweils eine Grenzfläche zwischen dem p-Gebiet und dem n-Gebiet. Eine Position der Grenzfläche zwischen dem p-Gebiet und dem n-Gebiet wird beispielsweise mittels SIMS bestimmt.
  • Im Nachfolgenden wird ein Verfahren zur Herstellung des MOSFET 100 gemäß der vorliegenden Ausführungsform beschrieben.
  • Zunächst wird ein Schritt des Vorbereitens eines Siliziumkarbidsubstrats (S10: 13) durchgeführt. Beispielsweise wird das Siliziumkarbid-Einkristallsubstrat 50 durch Schneiden eines Siliziumkarbidingots (nicht dargestellt), der durch ein Sublimationsverfahren hergestellt wird, gebildet. Anschließend wird ein Schritt des Bildens einer ersten Epitaxieschicht 61 (S11: 14) durchgeführt. Die erste Epitaxieschicht 61 wird auf dem Siliziumkarbid-Einkristallsubstrat 50 (siehe 15) mittels chemischer Dampfabscheidung (CVD) gebildet, die beispielsweise ein Gasgemisch aus Silan (SiH4) und Propan (C3H8) als Ausgangsmaterialgas und beispielsweise Wasserstoff (H2) als Trägergas verwendet. Beim epitaktischen Aufwachsen wird eine n-Verunreinigung, wie beispielsweise Stickstoff, in die erste Epitaxieschicht 61 eingebracht. Die erste Epitaxieschicht 61 weist den n-Leitfähigkeitstyp auf. Die erste Epitaxieschicht 61 hat eine geringere n-Verunreinigungskonzentration als das Siliziumkarbid-Einkristallsubstrat 50.
  • Anschließend wird ein Schritt des Bildens eines zweiten Gebiets (S12: 14) durchgeführt. Beispielsweise wird eine Vertiefung in einer Fläche der ersten Epitaxieschicht 61 mittels reaktivem Ionenätzen (RIE) gebildet. Anschließend wird eine p-Epitaxieschicht in der Vertiefung gebildet, die in der ersten Epitaxieschicht 61 (siehe 16) vorgesehen ist, indem ein CVD-Verfahren verwendet wird, das beispielsweise ein Gasgemisch aus Silan und Propan als Ausgangsmaterialgas und beispielsweise Wasserstoff als Trägergas verwendet. Beim epitaktischen Aufwachsen wird eine p-Verunreinigung, wie beispielsweise Aluminium, in die p-Epitaxieschicht eingebracht. Auf diese Weise wird das zweite Gebiet 32 gebildet. Das zweite Gebiet 32 weist die Breite W3 von nicht weniger als 2 µm und nicht mehr als 3 µm auf. Anstelle des Bildens einer p-Epitaxieschicht, kann das zweite Gebiet 32 auch durch Implantieren p-Verunreinigungsionen, wie Aluminiumionen, in die erste Epitaxieschicht 61 gebildet werden.
  • Anschließend wird ein Schritt des Bildens des ersten Gebiets (S13: 14) durchgeführt. Das erste Gebiet 31 wird beispielsweise (17) durch Implantieren von Ionen mit einer Pegel-Verunreinigung, wie Aluminium, in einen Oberflächenabschnitt des zweiten Gebiets 32 gebildet. Eine Pegel-Verunreinigungskonzentration in dem ersten Gebiet 31 ist höher als eine p-Verunreinigungskonzentration in dem zweiten Gebiet 32. Das erste Gebiet 31 weist die Dicke H1 von nicht weniger als 0,1 µm und nicht größer als 1 µm auf. Die Dicke H2 des zweiten Gebiets 32 ist größer als die Dicke H1 des ersten Gebiets 31. Die Dicke H2 des zweiten Gebiets 32 ist beispielsweise nicht kleiner als 3 µm und nicht größer als 7 µm. in der ersten Epitaxieschicht 61 dient ein anderes Gebiet als das erste Gebiet 31 und das zweite Gebiet 32 als der erste Säulenbereich 15. Das erste Gebiet 31 und das zweite Gebiet 32 bilden den zweiten Säulenbereich 16.
  • Anschließend wird ein Schritt des Bildens der zweiten Epitaxieschicht 62 (S14: 14) durchgeführt. Die zweite Epitaxieschicht 62 wird auf der ersten Epitaxieschicht 61 (siehe 18) mittels CVD gebildet, das beispielsweise ein Gasgemisch aus Silan und Propan als Ausgangsmaterialgas und Wasserstoff als Trägergas verwendet. Beim epitaktischen Aufwachsen wird eine n-Verunreinigung, wie Stickstoff, in die zweite Epitaxieschicht 62 eingebracht. Die zweite Epitaxieschicht 62 weist den n-Leitfähigkeitstyp auf. Wie in 19 gezeigt, umfasst die zweite Epitaxieschicht 62 den ersten Abschnitt 17, der ein aktives Gebiet wird, und den zweiten Bereich 19, der den ersten Abschnitt 17 umgibt und ein Abschlussgebiet wird. Das Abschlussgebiet ist ein Gebiet, in dem eine spannungsfeste Struktur, wie etwa ein Schutzring oder eine Feldsperre, gebildet wird.
  • Anschließend wird ein Schritt des Implantierens von n-Verunreinigungsionen (S15: 14) durchgeführt. Beispielsweise werden Ionen einer n-Verunreinigung, die den n-Typ bilden, wie Stickstoff, in die zweite Epitaxieschicht 62 entlang einer Richtung, die mit einem Pfeil A (siehe 20) gezeigt ist, implantiert. Insbesondere werden n-Verunreinigungsionen in den ersten Abschnitt 17 implantiert, ohne n-Verunreinigungsionen in den zweiten Abschnitt 19 zu implantieren (siehe 21). Auf diese Weise wird die Stromausbreitungsschicht 11 gebildet. Wie in 21 gezeigt, wird in der Richtung senkrecht zu der zweiten Hauptfläche 2 die Stromausbreitungsschicht 11 derart ausgebildet, dass sie von einem Grenzabschnitt 18 zwischen dem ersten Gebiet 17 und dem zweiten Gebiet 19 umgeben ist. Die Stromausbreitungsschicht 11 weist eine höhere n-Verunreinigungskonzentration als der zweite Abschnitt 19 in der zweiten Epitaxieschicht 62 auf.
  • Anschließend wird ein Schritt des Implantierens von p-Verunreinigungsionen (S16: 14) durchgeführt. Beispielsweise wird eine Maskenschicht mit einer Öffnung über einem Gebiet, in dem das Kontaktgebiet 14 gebildet werden soll, gebildet. Anschließend werden p-Verunreinigungsionen, die den p-Typ bilden, wie Aluminiumionen, in die zweite Epitaxieschicht 62 implantiert. Auf diese Weise wird ein erstes p-Gebiet 14a gebildet (siehe 22).
  • Anschließend wird ein Schritt des Bildens einer dritten Epitaxieschicht 63 (S17: 14) durchgeführt. Die dritte Epitaxieschicht 63 wird auf der zweiten Epitaxieschicht 62 (siehe 18) mittels CVD gebildet, das beispielsweise ein Gasgemisch aus Silan und Propan als Ausgangsmaterialgas und Wasserstoff als Trägergas verwendet. Beim epitaktischen Aufwachsen wird eine n-Verunreinigung, wie Stickstoff, in die dritte Epitaxieschicht 63 eingebracht. Die dritte Epitaxieschicht 63 weist den n-Leitfähigkeitstyp auf. Anschließend wird das Körpergebiet 12 durch Implantieren von p-Verunreinigungsionen, wie Aluminiumionen, in die dritte Epitaxieschicht 63 gebildet. Anschließend wird das Source-Gebiet 13 durch Implantieren von n-Verunreinigungsionen, wie Phosphorionen, in das Körpergebiet 12 bis zu einer Tiefe, die flacher als jene des Körpergebiets 12 ist, gebildet. Die Körpergebiet 12 und das Source-Gebiet 13 bilden die dritte Epitaxieschicht 63 (siehe 23).
  • Anschließend wird ein Schritt des Implantierens von p-Verunreinigungsionen (S18: 14) durchgeführt. Beispielsweise wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung über einem Gebiet, in dem das Kontaktgebiet 14 gebildet werden soll, gebildet. Anschließend werden p-Verunreinigungsionen, die den p-Typ bilden, wie Aluminiumionen, in die dritte Epitaxieschicht 63 implantiert. Ein zweites p-Gebiet 14b wird somit gebildet (siehe 22). Das zweite p-Gebiet 14b wird derart ausgebildet, dass es mit dem ersten p-Gebiet 14a verbunden ist. Das erste p-Gebiet 14a und das zweite p-Gebiet 14b bilden das Kontaktgebiet 14. Das Kontaktgebiet 14 und das Source-Gebiet 13 definieren die erste Hauptfläche 1.
  • Anschließend wird ein Aktivierungsglühen zum Aktivieren von Verunreinigungsionen, die in das Siliziumkarbidsubstrat 10 implantiert wurden, durchgeführt. Eine Temperatur des Aktivierungsglühens beträgt vorzugsweise nicht niedriger als 1500° C und nicht mehr als 1900° C und wird beispielsweise auf etwa 1700° C eingestellt. Eine Zeitdauer des Aktivierungsglühens wird beispielsweise auf etwa dreißig Minuten eingestellt. Eine Atmosphäre für das Aktivierungsglühen ist beispielsweise eine Inertgasatmosphäre, wie beispielsweise eine Ar-Atmosphäre.
  • Anschließend wird ein Schritt des Bildens eines Grabens (S19: 14) durchgeführt. Zunächst wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung auf der ersten Hauptfläche 1 gebildet. Beispielsweise kann ein Siliziumoxidfilm als die Maskenschicht verwendet werden. Die Öffnung wird in Übereinstimmung mit einer Position des Grabens TR (1) gebildet. Anschließend werden das Source-Gebiet 13, das Körpergebiet 12 und ein Teil der Stromausbreitungsschicht 11 in der Öffnung der Maskenschicht weggeätzt. Beispielsweise können reaktives Ionenätzen und insbesondere ein reaktives Ionenätzen mit induktiv gekoppelten Plasma als Ätzverfahren verwendet werden. Insbesondere kann reaktives lonenätzen mit induktiv gekoppeltem Plasma unter Verwendung von SF6 oder einem Gasgemisch aus SF6 und O2 als reaktives Gas verwendet werden. Der Graben TR wird durch Ätzen gebildet. Der Graben TR wird durch die Seitenfläche Seitenwand, die im Wesentlichen senkrecht zu der ersten Hauptfläche 1 verläuft, und den Bodenabschnitt BT, der sich zur Seitenfläche SW erstreckt und im Wesentlichen parallel zu der ersten Hauptfläche 1 verläuft, definiert. Die Breite W1 des Bodenabschnitts BT des Grabens TR kann gleich groß wie, kleiner als oder größer als die Breite W3 des zweiten Säulenbereichs 16 sein.
  • Das Siliziumkarbidsubstrat 10 wird, wie zuvor beschrieben, hergestellt (siehe 24). Das Siliziumkarbidsubstrat 10 umfasst die erste Hauptfläche 1 und die zweite Hauptfläche 2 gegenüber der ersten Hauptfläche 1. Das Siliziumkarbidsubstrat 10 umfasst die Stromausbreitungsschicht 11 vom n-Typ, das Körpergebiet 12, das auf der Stromausbreitungsschicht 11 vorgesehen ist und den Pegel-Leitfähigkeitstyp aufweist, das Source-Gebiet 13, das auf dem Körpergebiet 12 beabstandet von der Stromausbreitungsschicht 11 vorgesehen ist und den n-Leitfähigkeitstyp aufweist, das Kontaktgebiet 14, das das Source-Gebiet 13 und das Körpergebiet 12 durchdringt, in Kontakt mit der Stromausbreitungsschicht 11 ist und den p-Leitfähigkeitstyp aufweist, den ersten Säulenbereich 15, der in Kontakt mit der Stromausbreitungsschicht 11 ist und zwischen der Stromausbreitungsschicht 11 und der zweiten Hauptfläche 2 vorgesehen ist und den n-Leitfähigkeitstyp aufweist, und das sechste Verunreinigungsgebiet 16, das in Kontakt mit dem ersten Säulenbereich 15 steht und den p-Leitfähigkeitstyp aufweist.
  • Die erste Hauptfläche 1 ist mit einem Graben TR ausgebildet, der durch die Seitenfläche SW, die das Source-Gebiet 13 und das Körpergebiet 12 durchdringt und den ersten Säulenbereich 15 erreicht, und den Bodenabschnitt BT, der sich zu der Seitenfläche SW erstreckt, definiert. Der zweite Säulenbereich 16 umfasst das erste Gebiet 31, das die dritte Hauptfläche 3 umfasst, die dem Bodenabschnitt BT zugewandt ist, und das zweite Gebiet 32, das in Kontakt mit dem ersten Gebiet 31 ist und die vierte Hauptfläche 4 umfasst, die der zweiten Hauptfläche 2 zugewandt. Das erste Gebiet 31 weist eine höhere p-Verunreinigungskonzentration als das zweite Gebiet 32 auf. Das Kontaktgebiet 14 umfasst die fünfte Hauptfläche 5, die der zweiten Hauptfläche zugewandt ist. Das Körpergebiet 12 umfasst die sechste Hauptfläche 6, die der zweiten Hauptfläche 2 zugewandt ist. In der Richtung senkrecht zu der zweiten Hauptfläche 2 ist die fünfte Hauptfläche 5 zwischen der sechsten Hauptfläche 6 und der zweiten Hauptfläche 2 angeordnet.
  • Anschließend wird ein Schritt des Bildens eines Gate-Isolierfilms (S20: 13) durchgeführt. Der Gate-Isolierfilm 21, der in Kontakt mit dem Source-Gebiet 13, dem Körpergebiet 12, der Stromausbreitungsschicht 11 und dem Kontaktgebiet 14 ist, wird beispielsweise durch thermisches Oxidieren des Siliziumkarbidsubstrats 10 gebildet. Insbesondere wird das Siliziumkarbidsubstrat 10 bei einer Temperatur von beispielsweise nicht weniger als 1300° C und nicht höher als 1400° C in einer sauerstoffhaltigen Atmosphäre erhitzt. Auf diese Weise wird der Gate-Isolierfilm 21 in Kontakt mit der ersten Hauptfläche 1 und der Seitenfläche SW und dem Bodenabschnitt BT gebildet (siehe 25).
  • Der Gate-Isolierfilm 21 umfasst beispielsweise den ersten Abschnitt 21b in Kontakt mit der Seitenfläche SW, den zweiten Abschnitt 21c in Kontakt mit dem Bodenabschnitt BT und den dritten Abschnitt 21a in Kontakt mit der ersten Hauptfläche 1. Der zweite Abschnitt 21c weist eine grö-ßere Dicke als der erste Abschnitt 21b auf. Der zweite Abschnitt 21c ist in Kontakt mit der Stromausbreitungsschicht 11 am Bodenabschnitt BT. Der erste Abschnitt 21b ist in Kontakt mit sowohl dem Source-Gebiet 13, dem Körpergebiet 12 als auch der Stromausbreitungsschicht 11 an der Seitenfläche SW. Der dritte Abschnitt 21 a ist in Kontakt mit dem Source-Gebiet 13 und dem Kontaktgebiet 14 an der ersten Hauptfläche 1.
  • Anschließend kann das Siliziumkarbidsubstrat 10 einer Wärmebehandlung (NO-Glühen) in einer Stickoxid (NO)-Gasatmosphäre unterzogen werden. Beim NO-Glühen wird das Siliziumkarbidsubstrat 10 für etwa eine Stunde, beispielsweise unter einer Bedingung von nicht niedriger als 1100° C und nicht höher als 1400° C gehalten. Stickstoffatome werden in einen Grenzflächenbereich zwischen dem Gate-Isolierfilm 21 und dem Körpergebiet 12 eingebracht. Folglich wird eine Bildung des Grenzflächenzustands in dem Grenzflächenbereich unterdrückt und dadurch Kanalbeweglichkeit verbessert.
  • Nach dem NO-Glühen kann ein Ar-Glühen unter Verwendung von Argon (Ar) als Atmosphärengas durchgeführt werden. Die Heiztemperatur beim Ar-Glühen ist gleich hoch oder höher als beim NO-Glühen. Eine Zeitdauer für das Ar-Glühen wird beispielsweise auf etwa eine Stunde festgelegt. Die Bildung von Grenzflächenzuständen in dem Grenzflächenbereich zwischen dem Gate-Isolierfilm 21 und dem Körpergebiet 12 kann somit weiter unterdrückt werden. Es kann auch ein anderes Inertgas, wie Stickstoffgas anstelle von Ar-Gas, als Atmosphärengas verwendet werden.
  • Anschließend wird ein Schritt des Bildens einer Gate-Elektrode (S30: 13) durchgeführt. Die Gate-Elektrode 24 wird auf dem Gate-Isolierfilm 21 gebildet. Die Gate-Elektrode 24 wird beispielsweise durch chemische Niederdruck-Gasphasenabscheidung (LP-CVD) gebildet. Die Gate-Elektrode 24 wird so ausgebildet, dass sie sowohl dem Source-Gebiet 13, dem Körpergebiet 12 als auch der Stromausbreitungsschicht 11 zugewandt ist.
  • Anschließend wird ein Schritt des Bildens eines Zwischenschicht-Isolierfilms 22 (S40: 13) durchgeführt. Insbesondere wird der Zwischenschicht-Isolierfilm 22 ausgebildet, um die Gate-Elektrode 24 zu bedecken, so dass diese in Kontakt mit dem Gate-Isolierfilm 21 ist. Der Zwischenschicht-Isolierfilm 22 wird beispielsweise mittels CVD gebildet. Der Zwischenschicht-Isolierfilm 22 ist aus einem Material, das beispielsweise Siliziumdioxid enthält, gebildet. Ein Teil des Zwischenschicht-Isolierfilms 22 kann in dem Graben TR ausgebildet sein.
  • Anschließend wird ein Schritt des Bildens einer Source-Elektrode (S50: 13) durchgeführt. Beispielsweise wird ein Ätzschritt durchgeführt, um eine Öffnung in dem Zwischenschicht-Isolierfilm 22 und dem Gate-Isolierfilm 21 derart zu bilden, dass das Source-Gebiet 13 und das Kontaktgebiet 14 durch den Zwischenschicht-Isolierfilm 22 und den Gate-Isolierfilm 21 (siehe 26) in der Öffnung freiliegen. Anschließend wird die Source-Elektrode 23 in Kontakt mit dem Source-Gebiet 13 und dem Kontaktgebiet 14 in der ersten Hauptfläche 1 gebildet. Die Source-Elektrode 23 wird beispielsweise mittels Sputtern gebildet. Die Source-Elektrode 23 ist aus einem Material, das beispielsweise Ti, Al und Si enthält, gebildet.
  • Anschließend wird ein Legierungsglühen durchgeführt. Die Source-Elektrode 23 in Kontakt mit dem Source-Gebiet 13 und dem Kontaktgebiet 14 wird für etwa fünf Minuten bei einer Temperatur von beispielsweise nicht niedriger als 900° C und nicht höher als 1100° C gehalten. Wenigstens ein Teil der Source-Elektrode 23 reagiert somit mit dem Silizium, das in dem Siliziumkarbidsubstrat 10 enthalten ist und silizidiert. Die Source-Elektrode 23 in ohmschem Kontakt mit dem Source-Gebiet 13 wird somit gebildet. Vorzugsweise ist die Source-Elektrode 23 in ohmschem Kontakt mit dem Kontaktgebiet 14.
  • Anschließend wird ein Schritt des Bildens einer Drain-Elektrode (S60: 13) durchgeführt. Beispielsweise wird die Drain-Elektrode 20 in Kontakt mit der zweiten Hauptfläche 2 mittels Sputtern gebildet. Die Drain-Elektrode 20 ist aus einem Material, das beispielsweise NiSi oder TiAISi enthält, gebildet. Auf diese Weise wird der MOSFET 100 (1) gemäß der vorliegenden Ausführungsform, wie zuvor beschrieben, fertiggestellt.
  • Beim Bilden des Grabens TR, dessen Winkel θ, der zwischen der Seitenfläche SW und der ersten Hauptfläche 1 gebildet wird, größer als 90° ist, wird in dem Schritt des Bildens eines Grabens (S19: 14) wünschenswerterweise ferner ein thermischer Ätzschritt durchgeführt. Das thermische Ätzen kann beispielsweise durch Erhitzen in einer Atmosphäre, die reaktives Gas enthält, das wenigstens einen Halogenatomtyp enthält, durchgeführt werden. Die wenigstens eine Art von Halogenatomen umfasst wenigstens eines von Chlor (Cl)-Atomen und Fluor (F)-Atomen. Die Atmosphäre enthält beispielsweise Cl2, BCL3, SF6 oder CF4. Das thermische Ätzen wird beispielsweise unter Verwendung eines Gasgemischs aus Chlorgas und Sauerstoffgas als Reaktionsgas und durch Einstellen einer Wärmebehandlungstemperatur auf eine Temperatur von nicht weniger als 700° C und nicht höher als 1000° C durchgeführt. Das Reaktionsgas kann zusätzlich zu dem Chlorgas und dem Sauerstoffgas, wie zuvor beschrieben, ein Trägergas enthalten. Beispielsweise kann Stickstoff(N2)-Gas, Argongas oder Heliumgas als Trägergas verwendet werden. Die Seitenfläche SW des Grabens TR ist um wenigstens 50° und höchstens 70° bezogen auf die (000-1)-Ebene (siehe 8) als Ergebnis des thermischen Ätzens geneigt. Die Seitenfläche SW kann beispielsweise die (0-33-8)-Ebene umfassen.
  • Obwohl die Ausführungsform beschrieben wurde, bei der der n-Typ als erster Leitfähigkeitstyp und der p-Typ als zweiter Leitfähigkeitstyp verwendet wurde, kann der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ sein. Obwohl ein MOSFET als ein Beispiel der Ausführungsform als die Siliziumkarbid-Halbleitervorrichtung beschrieben wurde, kann die Siliziumkarbid-Halbleitervorrichtung beispielsweise ein Bipolartransistor mit isoliertem Gate (IGBT) sein.
  • Im Nachfolgenden werden die Funktionen und Effekte des MOSFET gemäß der vorliegenden Ausführungsform beschrieben.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform umfasst das Siliziumkarbidsubstrat 10 den ersten Säulenbereich 15 vom n-Typ und den zweiten Säulenbereich 16, der in Kontakt mit dem ersten Säulenbereich 15 ist, und den p-Typ aufweist. Der erste Säulenbereich 15 und der zweite Säulenbereich 16 bilden eine Super-Übergang-Struktur, in der sie Ladungen gegenseitig kompensieren. Somit kann eine Durchbruchspannung des MOSFET 100 verbessert werden.
  • Der zweite Säulenbereich 16 umfasst das erste Gebiet 31, das die dritte Hauptfläche 3 umfasst, die dem Bodenabschnitt BT zugewandt ist, und das zweite Gebiet 32, das in Kontakt mit dem ersten Gebiet 31 steht und die vierte Hauptfläche 4 umfasst, die der zweiten Hauptfläche 2 zugewandt ist. Selbst wenn somit das zweite Gebiet 32 durch Anlegen einer Sperrvorspannung an den MOSFET vollständig verarmt wird, kann die vollständige Verarmung des ersten Gebiets 31 unterdrückt werden. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR verhindert werden.
  • Ferner ist in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 des Kontaktgebiets 14 zwischen der sechsten Hauptfläche 6 des Körpergebiets 12 und der zweiten Hauptfläche 2 angeordnet. Somit wird eine Äquipotentialfläche zwischen dem Kontaktgebiet 14 und dem ersten ausgebildet Gebiet 31 gebildet. Da das Kontaktgebiet 14 mit der Source-Elektrode 23 verbunden ist, befindet sich die Äquipotentialfläche näher an einem Potential (das heißt, 0 V) der Source-Elektrode 23. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR unterdrückt werden. Daher kann der Durchbruch des Gate-Isolierfilms unterdrückt werden. Daher kann die Zuverlässigkeit des Gate-Isolierfilms verbessert werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist ein Höchstwert der Verunreinigungskonzentration in dem ersten Gebiet 31 wenigstens zehn Mal so hoch wie ein Durchschnittswert der Verunreinigungskonzentration in dem zweiten Gebiet 32. Somit kann eine Verarmung der ersten Schicht 31 bei Anlegen einer Sperrvorspannung an den MOSFET 100 weiter unterdrückt werden. Folglich kann eine Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR verhindert werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist das erste Gebiet 31 beabstandet von dem Bodenabschnitt BT vorgesehen. Ein Gebiet, in dem ein Strom fließt, kann somit breiter sein, und folglich wird ein Durchlasswiderstand verringert.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist in einer Richtung parallel zu der zweiten Hauptfläche 2 eine Breite des zweiten Gebiets 32 gleich hoch oder größer als eine Breite des Bodenabschnitts BT. Die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR kann somit entspannt werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist in der Richtung parallel zu der zweiten Hauptfläche 2 die Breite des Bodenabschnitts BT gleich groß oder größer als eine Breite der dritten Hauptfläche 3. Ein Gebiet, in dem ein Strom fließt, kann somit breiter sein und folglich kann ein Durchlasswiderstand verringert werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist in einer Richtung parallel zu der zweiten Hauptfläche 2 eine Breite der dritten Hauptfläche 3 gleich groß oder kleiner als eine Breite des zweiten Gebiets 32. Ein Gebiet, in dem ein Strom fließt, kann somit breiter sein und folglich kann ein Durchlasswiderstand verringert werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist ein Winkel θ, der zwischen der Seitenfläche SW und der ersten Hauptfläche 1 gebildet wird, nicht kleiner als 90°. Auf diese Weise wird die Beweglichkeit in einem Kanalgebiet erhöht. Folglich kann ein Durchlasswiderstand verringert werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist eine n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11 höher als 2 × 1016 cm-3 und niedriger als 1 × 1018 cm-3. Auf diese Weise kann eine hohe Durchbruchspannung aufrechterhalten werden, während ein Durchlasswiderstand verringert wird.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform kann eine p-Verunreinigungskonzentration in dem ersten Gebiet 31 höher als eine n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11 sein. Somit kann sich eine Verarmungsschicht bis zu der Stromausbreitungsschicht 11 beim Anwenden einer Sperrvorspannung an der Siliziumkarbid-Halbleitervorrichtung erstrecken. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR verhindert werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform weist die Stromausbreitungsschicht 11 eine höhere Verunreinigungskonzentration als der erste Säulenbereich 15 auf. Auf diese Weise wird ein Durchlasswiderstand verringert.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform weist das Körpergebiet 12 eine höhere Verunreinigungskonzentration als die Stromausbreitungsschicht 11 auf. Auf diese Weise wird verhindert, dass das Körpergebiet 12 aufgrund der Ausbreitung einer Verarmungsschicht in das Körpergebiet 12 eine Grenzfläche zwischen dem Körpergebiet 12 und der Stromausbreitungsschicht 11 durchdringt. Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist eine n-Verunreinigungskonzentration in dem Source-Gebiet 13 höher als eine p-Verunreinigungskonzentration in dem Körpergebiet 12. Somit wird ein Durchstoßen des Körpergebiets 12 aufgrund der Ausbreitung einer Verarmungsschicht in das Körpergebiet 12 von einer Grenzfläche zwischen dem Körpergebiet 12 und dem Source-Gebiet 13 unterdrückt.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform weist in der Richtung senkrecht zu der zweiten Hauptfläche 2 das erste Gebiet 31 eine Dicke von nicht weniger als 0,1 µm auf. Auf diese Weise kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR weiter unterdrückt werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform umfasst der Gate-Isolierfilm 21 den ersten Abschnitt 21b in Kontakt mit der Seitenfläche SW und den zweiten Abschnitt 21c in Kontakt mit dem Bodenabschnitt BT. Der zweite Abschnitt 21c hat eine größere Dicke als der erste Abschnitt 21b. Der Durchbruch des Gate-Isolierfilms kann somit unterdrückt werden, selbst wenn ein hohes elektrisches Feld an den Bodenabschnitt BT angelegt wird.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform ist in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 zwischen der sechsten Hauptfläche 6 und dem Bodenabschnitt BT angeordnet. Da ein Gebiet, in dem ein Strom fließt, somit breiter sein kann, kann ein Durchlasswiderstand noch weiter verringert werden.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform kann in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 zwischen dem Bodenabschnitt BT und der dritten Hauptfläche 3 angeordnet sein. Somit kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR unterdrückt werden, während ein Durchlasswiderstand verringert wird.
  • Gemäß dem MOSFET 100 gemäß der vorliegenden Ausführungsform kann in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 zwischen der dritten Hauptfläche 3 und der Grenzfläche 7 zwischen dem ersten Gebiet 31 und dem zweiten Gebiet 32 angeordnet sein. Somit bildet sich zwischen dem Kontaktgebiet 14 und dem ersten Gebiet 31 leichter eine Äquipotentialfläche. Folglich kann die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR weiter unterdrückt werden.
  • Gemäß dem Verfahren zur Herstellung des MOSFET 100 gemäß der vorliegenden Ausführungsform umfasst das Siliziumkarbidsubstrat 10 einen ersten Säulenbereich 15 mit dem n-Typ und den zweiten Säulenbereich 16, der in Kontakt mit dem ersten Säulenbereich 15 ist und den p-Typ aufweist. Der erste Säulenbereich 15 und der zweite Säulenbereich 16 bilden eine Super-Übergang-Struktur, in der sie Ladungen gegenseitig kompensieren. Somit kann eine Durchbruchspannung des MOSFET 100 verbessert werden.
  • Der zweite Säulenbereich 16 umfasst das erste Gebiet 31, das die dritte Hauptfläche 3 und das der Bodenfläche BT zugewandt, ist und das zweite Gebiet 32, das in Kontakt mit dem ersten Gebiet 31 steht, und die vierte Hauptfläche 4 umfasst, die der zweiten Hauptfläche 2 zugewandt ist. Selbst wenn somit das zweite Gebiet 32 durch Anlegen einer Sperrvorspannung an dem MOSFET vollständig verarmt wird, wird eine vollständige Verarmung des ersten Gebiets 31 unterdrückt. Folglich wird eine Konzentration des elektrischen Felds am Bodenabschnitt BT des Grabens TR verhindert.
  • Ferner ist in der Richtung senkrecht zu der zweiten Hauptfläche 2 die fünfte Hauptfläche 5 des Kontaktgebiets 14 zwischen der sechsten Hauptfläche 6 des Körpergebiets 12 und der zweiten Hauptfläche 2 angeordnet. Somit bildet sich eine Äquipotentialfläche zwischen dem Kontaktgebiet 14 und dem ersten Bereich 31. Da das Kontaktgebiet 14 mit der Source-Elektrode 23 verbunden ist, befindet sich die Äquipotentialfläche näher an einem Potential (das heißt, 0 V) der Source-Elektrode 23. Folglich wird die Konzentration des elektrischen Feldes am Bodenabschnitt BT des Grabens TR unterdrückt. Daher wird der Durchbruch des Gate-Isolierfilms unterdrückt, dadurch wird die Zuverlässigkeit des Gate-Isolierfilms verbessert.
  • Gemäß dem Verfahren zur Herstellung des MOSFET 100 gemäß der vorliegenden Ausführungsform umfasst das Vorbereiten des Siliziumkarbidsubstrats 10 das Bilden der ersten Epitaxieschicht 61 mit dem ersten Leitfähigkeitstyp, das Bilden der zweiten Epitaxieschicht 62 mit dem ersten Leitfähigkeitstyp auf der ersten Epitaxieschicht 61 und das Implantieren von Verunreinigungsionen, die der zweiten Epitaxieschicht 62 den ersten Leitfähigkeitstyp zuführen. Die zweite Epitaxieschicht 62 umfasst den ersten Abschnitt 17, der ein aktives Gebiet wird und den zweiten Abschnitt 19, der den ersten Abschnitt 17 umgibt und ein Abschlussgebiet wird. Beim Implantieren von Verunreinigungsionen wird das erste Verunreinigungsgebiet 11 durch Implantieren von Verunreinigungsionen in den ersten Abschnitt 17, ohne Implantieren der Verunreinigungsionen in den zweiten Abschnitt 19, gebildet. Ein Durchlasswiderstand kann verringert werden, indem eine Verunreinigungskonzentration in den ersten Abschnitt 17, der ein aktives Gebiet wird, erhöht wird. Eine hohe Durchbruchsspannung kann aufrechterhalten werden, indem eine Verunreinigungskonzentration in dem zweiten Abschnitt 19, der ein Abschlussgebiet wird, verringert wird.
  • Beispiel 1
  • Zunächst wurden vier Simulationsproben vorbereitet, die in der Stromausbreitungsschicht 11 eine unterschiedliche n-Verunreinigungskonzentration aufweisen (siehe 27). Insbesondere wurden die n-Verunreinigungskonzentrationen in den Stromausbreitungsschichten 11 der MOSFETs gemäß der Proben 1 bis 4 auf 5 × 1015 cm-3, 1 × 1016 cm-3, 1 × 1017 cm-3 und 1 × 1018 cm-3 eingestellt. Die MOSFETs gemäß der Proben 1 bis 4 weisen mit Ausnahme der n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11, den gleichen Aufbau auf. Insbesondere umfasst, wie in 27 gezeigt, die Siliziumkarbid-Epitaxieschicht 40 des MOSFET im Wesentlichen die Stromausbreitungsschicht 11, das Körpergebiet 12, das Source-Gebiet 13, das Kontaktgebiet 14, den ersten Säulenbereich 15 und den zweiten Säulenbereich 16.
  • Die Stromausbreitungsschicht 11 hat eine Dicke H8 von 1 µm. Eine zweite Epitaxieschicht weist eine Dicke H6 von 1,5 µm auf. Eine n-Verunreinigungskonzentration in dem ersten Säulenbereich 15 wurde auf 3 × 1016 cm-3 festgelegt. Der erste Säulenbereich 15 hat eine Dicke H7 von 6 µm. Der erste Säulenbereich 15 hatte eine Breite W4 von 5,0 µm. Der zweite Säulenbereich 16 umfasst das erste Gebiet 31 und das zweite Gebiet 32. Eine p-Verunreinigungskonzentration in dem ersten Gebiet 31 betrug 2 × 1018 cm-3. Eine p-Verunreinigungskonzentration in dem zweiten Gebiet 32 betrug 7 × 1016 cm-3. Das zweite Gebiet 32 hat eine Breite H2 von 3 µm. Der zweite Säulenbereich 16 hat eine Breite W3 von 2,0 µm. Das Kontaktgebiet 14 umfasst einen ersten Kontaktgebietabschnitt 14c und einen zweiten Kontaktgebietabschnitt 14d. Eine p-Verunreinigungskonzentration in dem ersten Kontaktgebietsabschnitt 14c betrug 1 × 1020 cm-3. Der erste Kontaktgebietabschnitt 14c hat eine Breite H4 von 0,5 µm. Eine p-Verunreinigungskonzentration, die des zweiten Kontaktgebietsabschnitts 14d betrug 8 × 1017 cm-3. Der zweite Kontaktgebietabschnitt 14d hatte eine Breite H5 von 1,3 µm.
  • Unter Verwendung der MOSFETs gemäß der Proben 1 bis 4 wurde eine Beziehung zwischen der Stromausbreitungsschicht 11 und einer Durchbruchspannung der MOSFETs untersucht. Insbesondere wurde eine Beziehung zwischen einer Spannung VDS, die über der Drain-Elektrode und der Source-Elektrode angelegt wird, und einem Leckstrom mittels Simulation erstellt. Wie in 28 gezeigt, wies jeder MOSFETs gemäß der Proben 1 und 2 eine Durchbruchspannung von etwa 800 V auf. Die MOSFETs gemäß der Proben 3 und 4 wies eine Durchbruchspannung von etwa 600 V und 50 V auf. Als eine Durchbruchspannung wurde VDS bei einem Leckstrom von 1 × 10-12 A/cm2 angenommen. Betrug die n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11 1 × 1017 cm-3 (Probe 3), konnte eine Durchbruchspannung aufrechterhalten werden. Betrug die n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11 1 × 1018 cm-3 (Probe 4), verringerte sich jedoch die Fähigkeit, die Durchbruchsspannung aufrechtzuerhalten, abrupt. Durch die obigen Ergebnisse zeigt sich, dass es wünschenswert ist, die n-Verunreinigungskonzentration der Stromausbreitungsschicht 11 auf weniger als 1 × 1018 cm-3 einzustellen.
  • Beispiel 2
  • Es wurden neun Simulationsproben mit unterschiedlichen n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11 hergestellt (siehe 27). Insbesondere betrugen die n-Verunreinigungskonzentrationen in den Stromausbreitungsschichten 11 in den MOSFETs gemäß den neun Proben 1,3 × 1016 cm-3, 1,5 × 1016 cm-3, 2,0 × 1016 cm-3, 3,0 × 1016 cm-3, 5,0 × 1016 cm-3, 1,0 × 1011 cm-3, 2,0 × 1011 cm-3, 5,0 × 1017 cm-3 und 1 × 1018 cm-3. Der MOSFET gemäß dem Beispiel 2 wies mit Ausnahme der n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11 den gleichen Aufbau wie der MOSFET gemäß dem Beispiel 1 auf.
  • Ein charakteristischer Durchlasswiderstand wurde mittels Simulation durch Verwenden der MOSFETs gemäß Beispiel 2 berechnet. Eine Spannung über der Drain-Elektrode und der Source-Elektrode wurde auf 2 V eingestellt. Eine Gate-Spannung wurde auf 15 V eingestellt. Wie in 29 gezeigt, betrugen die charakteristischen Durchlasswiderstände der MOSFETs gemäß der neun Proben 3,5404 mΩcm2, 1,0520 mΩcm2, 0,3707 mΩcm2, 0,1582 mΩcm2, 0,0739 mΩcm2, 0,0332 mΩcm2, 0,0173 mΩcm2, 0,0084 mΩcm2 und 0,0053 mΩcm2. Ein Durchlasswiderstand des MOSFET kann in einen Kanalwiderstand, einen Driftwiderstand, einen Substratwiderstand und in andere Widerstände eingeteilt werden. Wenn ein Gesamtwert der Durchlasswiderstände des MOSFET der 27 als 1 mΩcm2 standardisiert wird, betrugen der Kanalwiderstand, der Driftwiderstand, der Substratwiderstand und die anderen Widerstände jeweils 0,4 mΩcm2, 0,3 mΩcm2, 0,2 mΩcm2 und 0,1 mΩcm2. Wie in 29 gezeigt, hatte in einem Gebiet A1 die Stromausbreitungsschicht einen höheren Widerstand als andere Komponenten, und ein Widerstand der Stromausbreitungsschicht ist dominant. in einem Gebiet A2 ist der Widerstand in der Stromausbreitungsschicht im Wesentlichen gleich wie in den anderen Komponenten. in einem Gebiet A3 ist der Widerstand in der Stromausbreitungsschicht niedrigere als in den anderen Komponenten, und eine Schwankung des Widerstands in der Stromausbreitungsschicht mit Bezug auf eine Schwankung der Verunreinigungskonzentration ist vernachlässigbar gering.
  • Ein Widerstand der Stromausbreitungsschicht ist wünschenswerterweise nicht höher als ein Driftwiderstand (das heißt, ein Widerstand des ersten Säulenbereichs). Insbesondere weist die Stromausbreitungsschicht einen Widerstand von wünschenswerterweise nicht mehr als 0,3 mΩcm2 auf. In diesem Fall ist die Stromausbreitungsschicht höher als 2,0 × 1016 cm-3. Ein Widerstand der Stromausbreitungsschicht ist noch wünschenswerterweise gleich oder geringer als andere Widerstände. Insbesondere ist ein Widerstand der Stromausbreitungsschicht wünschenswerterweise nicht höher als 0,1 mΩcm2. in diesem Fall ist die Stromausbreitungsschicht nicht niedriger als 5,0 × 1016 cm-3. Durch die obigen Ergebnisse zeigt sich, dass eine n-Verunreinigungskonzentration in der Stromausbreitungsschicht 11 wünschenswerterweise mehr als 2 × 1016 cm-3 betrug.
  • Bezugszeichenliste
    • 1
    erste Hauptfläche;
    2
    zweite Hauptfläche
    3
    dritte Hauptfläche;
    4
    vierte Hauptfläche;
    5
    fünfte Hauptfläche;
    6
    sechste Hauptfläche;
    7
    Grenzfläche;
    10
    Siliziumkarbidsubstrat;
    11
    Stromausbreitungsschicht (erstes Verunreinigungsgebiet);
    12
    Körpergebiet (zweites Verunreinigungsgebiet);
    13
    Source-Gebiet (drittes Verunreinigungsgebiet);
    14
    Kontaktgebiet (viertes Verunreinigungsgebiet);
    14a
    erstes p-Gebiet;
    14b
    zweites p-Gebiet;
    15
    erstes Säulenbereich (fünftes Verunreinigungsgebiet);
    16
    zweites Säulenbereich (sechstes Verunreinigungsgebiet);
    17,21b
    erster Abschnitt;
    18
    Grenzabschnitt;
    19, 21c
    zweiter Abschnitt;
    20
    Drain-Elektrode (zweite Elektrode);
    21
    Gate-Isolierfilm;
    21a
    dritter Abschnitt;
    22
    Zwischenschicht-Isolierfilm;
    23
    Source-Elektrode (erste Elektrode);
    24
    Gate-Elektrode;
    31
    erstes Gebiet;
    32
    zweites Gebiet;
    33
    Verbindungsabschnitt;
    40
    Siliziumkarbid-Epitaxieschicht;
    50
    Siliziumkarbid-Einkristallsubstrat;
    61
    erste Epitaxieschicht;
    62
    zweite Epitaxieschicht;
    63
    dritte Epitaxieschicht;
    100
    Siliziumkarbid-Halbleitervorrichtung (MOSFET);
    BT
    Bodenabschnitt;
    C
    Eckabschnitt;
    SW
    Seitenfläche; und
    TR
    Graben

Claims (18)

  1. Siliziumkarbid-Halbleitervorrichtung (100), umfassend: ein Siliziumkarbidsubstrat (10), das eine erste Hauptfläche (1) und eine zweite Hauptfläche (2) gegenüber der ersten Hauptfläche (1) umfasst, wobei das Siliziumkarbidsubstrat (10) umfasst: ein erstes Verunreinigungsgebiet (11) mit einem ersten Leitfähigkeitstyp, ein zweites Verunreinigungsgebiet (12), das auf dem ersten Verunreinigungsgebiet (11) vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet (13), das auf dem zweiten Verunreinigungsgebiet (12) beabstandet von dem ersten Verunreinigungsgebiet (11) vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, ein viertes Verunreinigungsgebiet (14), das das dritte Verunreinigungsgebiet (13) und das zweite Verunreinigungsgebiet (12) durchdringt, in Kontakt mit dem ersten Verunreinigungsgebiet (11) ist und den zweiten Leitfähigkeitstyp aufweist, ein fünftes Verunreinigungsgebiet (15), das in Kontakt mit dem ersten Verunreinigungsgebiet (11) ist und zwischen dem ersten Verunreinigungsgebiet (11) und der zweiten Hauptfläche (2) liegt und den ersten Leitfähigkeitstyp aufweist, und ein sechstes Verunreinigungsgebiet (16), das in Kontakt mit dem fünften Verunreinigungsgebiet (15) ist und den zweiten Leitfähigkeitstyp aufweist, wobei die erste Hauptfläche (1) mit einem Graben (TR) versehen ist, der durch eine Seitenfläche (SW) definiert ist, die das dritte Verunreinigungsgebiet (13) und das zweite Verunreinigungsgebiet (12) durchdringt und das erste Verunreinigungsgebiet (11) und einen zur Seitenfläche (SW) durchgehenden Bodenabschnitt (BT) erreicht, wobei das sechste Verunreinigungsgebiet (16) ein erstes Gebiet (31), das eine dem Bodenabschnitt (BT) zugewandte dritte Hauptfläche (3) aufweist, und ein zweites Gebiet (32), das in Kontakt mit dem ersten Gebiet (31) ist und eine der zweiten Hauptfläche (2) zugewandte vierte Hauptfläche (4) aufweist, umfasst, wobei das erste Gebiet (31) eine höhere Verunreinigungskonzentration als das zweite Gebiet (32) aufweist, wobei das vierte Verunreinigungsgebiet (14) eine fünfte Hauptfläche (5) umfasst, die der zweiten Hauptfläche (2) zugewandt ist, wobei das zweite Verunreinigungsgebiet (12) eine sechste Hauptfläche (6) umfasst, die der zweiten Hauptfläche (2) zugewandt ist, wobei in einer Richtung senkrecht zu der zweiten Hauptfläche (2), die fünfte Hauptfläche (5) zwischen der sechsten Hauptfläche (6) und der zweiten Hauptfläche (2) angeordnet ist; einen Gate-Isolierfilm (21) in Kontakt mit der Seitenfläche (SW) und dem Bodenabschnitt (BT); eine erste Elektrode (23) in Kontakt mit dem dritten Verunreinigungsgebiet (13) und dem vierten Verunreinigungsgebiet (14) in der ersten Hauptfläche (1); und eine zweite Elektrode (20) in Kontakt mit der zweiten Hauptfläche (2).
  2. Siliziumkarbid-Halbleitervorrichtung (100) nach Anspruch 1, wobei ein Höchstwert der Verunreinigungskonzentration in dem ersten Gebiet (31) wenigstens zehnmal so groß wie ein Durchschnittswert der Verunreinigungskonzentration in dem zweiten Gebiet (32) ist.
  3. Siliziumkarbid-Halbleitervorrichtung (100) nach Anspruch 1 oder 2, wobei das erste Gebiet (31) von dem Bodenabschnitt (BT) entfernt angeordnet ist.
  4. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 3, wobei in einer Richtung parallel zu der zweiten Hauptfläche (2) eine Breite des zweiten Gebiets (32) gleich oder größer als eine Breite des Bodenabschnitts (BT) ist.
  5. Siliziumkarbid-Halbleitervorrichtung (100) nach Anspruch 4, wobei in der Richtung parallel zu der zweiten Hauptfläche (2) die Breite des Bodenabschnitts (BT) gleich oder größer als eine Breite der dritten Hauptfläche (3) ist.
  6. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 3, wobei in einer Richtung parallel zu der zweiten Hauptfläche (2) eine Breite der dritten Hauptfläche (3) gleich oder kleiner als eine Breite des zweiten Gebiets (32) ist.
  7. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 6, wobei ein zwischen der Seitenfläche (SW) und der ersten Hauptfläche (1) gebildeter Winkel nicht kleiner als 90° ist.
  8. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 7, wobei die Verunreinigungskonzentration in dem ersten Verunreinigungsgebiet (11) höher als 2×1016 cm-3 und niedriger als 1×1018 cm-3 ist.
  9. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 8, wobei das erste Gebiet (31) eine höhere Verunreinigungskonzentration als das erste Verunreinigungsgebiet (11) aufweist.
  10. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 9, wobei das erste Verunreinigungsgebiet (11) eine höhere Verunreinigungskonzentration als das fünfte Verunreinigungsgebiet (15) aufweist.
  11. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 10, wobei das zweite Verunreinigungsgebiet (12) eine höhere Verunreinigungskonzentration als das erste Verunreinigungsgebiet (11) aufweist.
  12. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 11, wobei in der Richtung senkrecht zu der zweiten Hauptfläche (2) das erste Gebiet (31) eine Dicke von nicht weniger als 0,1 µm aufweist.
  13. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 12, wobei der Gate-Isolierfilm (21) einen ersten Abschnitt (21b) in Kontakt mit der Seitenfläche (SW) und einen zweiten Abschnitt (21c) in Kontakt mit dem Bodenabschnitt (BT) aufweist, und der zweite Abschnitt (21c) dicker als der erste Abschnitt (21b) ist.
  14. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 13, wobei in der Richtung senkrecht zu der zweiten Hauptfläche (2) die fünfte Hauptfläche (5) zwischen der sechsten Hauptfläche (6) und dem Bodenabschnitt (BT) angeordnet ist.
  15. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 13, wobei in der Richtung senkrecht zu der zweiten Hauptfläche (2) die fünfte Hauptfläche (5) zwischen dem Bodenabschnitt (BT) und der dritten Hauptfläche (3) angeordnet ist.
  16. Siliziumkarbid-Halbleitervorrichtung (100) nach einem der Ansprüche 1 bis 13, wobei in der Richtung senkrecht zu der zweiten Hauptfläche (2) die fünfte Hauptfläche (5) zwischen der dritten Hauptfläche (3) und einer Grenzfläche (7) zwischen dem ersten Gebiet (31) und dem zweiten Gebiet (32) angeordnet ist.
  17. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung (100), umfassend: Bereitstellen eines Siliziumkarbidsubstrats (10), das eine erste Hauptfläche (1) und eine zweite Hauptfläche (2) umfasst, die der ersten Hauptfläche (1) gegenüberliegen, wobei das Siliziumkarbidsubstrat (10) umfasst: ein erstes Verunreinigungsgebiet (11) mit einem ersten Leitfähigkeitstyp, ein zweites Verunreinigungsgebiet (12), das auf dem ersten Verunreinigungsgebiet (11) vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet (13), das auf dem zweiten Verunreinigungsgebiet (12) beabstandet von dem ersten Verunreinigungsgebiet (11) vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, ein viertes Verunreinigungsgebiet (14), das das dritte Verunreinigungsgebiet (13) und das zweite Verunreinigungsgebiet (12) durchdringt, in Kontakt mit dem ersten Verunreinigungsgebiet (11) ist und den zweiten Leitfähigkeitstyp aufweist, ein fünftes Verunreinigungsgebiet (15), das in Kontakt mit dem ersten Verunreinigungsgebiet (11) ist und zwischen dem ersten Verunreinigungsgebiet (11) und der zweiten Hauptfläche (2) liegt und den ersten Leitfähigkeitstyp aufweist, und ein sechstes Verunreinigungsgebiet (16), das in Kontakt mit dem fünften Verunreinigungsgebiet (15) ist und den zweiten Leitfähigkeitstyp aufweist, wobei die erste Hauptfläche (1) mit einem Graben (TR) versehen ist, der durch eine Seitenfläche (SW) definiert ist, die das dritte Verunreinigungsgebiet (13) und das zweite Verunreinigungsgebiet (12) durchdringt und das erste Verunreinigungsgebiet (11) und einen zur Seitenfläche (SW) durchgehenden Bodenabschnitt (BT) erreicht, wobei das sechste Verunreinigungsgebiet (16) ein erstes Gebiet (31), das eine dem Bodenabschnitt (BT) zugewandte dritte Hauptfläche (3) aufweist, und ein zweites Gebiet (32), das in Kontakt mit dem ersten Gebiet (31) steht und eine der zweiten Hauptfläche (2) zugewandte vierte Hauptfläche (4) aufweist, umfasst, wobei das erste Gebiet (31) eine höhere Verunreinigungskonzentration als das zweite Gebiet (32) aufweist, wobei das vierte Verunreinigungsgebiet (14) eine fünfte Hauptfläche (5) umfasst, die der zweiten Hauptfläche (2) zugewandt ist, wobei das zweite Verunreinigungsgebiet (12) eine sechste Hauptfläche (6) umfasst, die der zweiten Hauptfläche (2) zugewandt ist, wobei in einer Richtung senkrecht zu der zweiten Hauptfläche (2), die fünfte Hauptfläche (5) zwischen der sechsten Hauptfläche (6) und der zweiten Hauptfläche (2) angeordnet ist; Bilden eines Gate-Isolierfilms (21) in Kontakt mit der Seitenfläche (SW) und dem Bodenabschnitt (BT); Bilden einer ersten Elektrode (23) in Kontakt mit dem dritten Verunreinigungsgebiet (13) und dem vierten Verunreinigungsgebiet (14) in der ersten Hauptfläche (1); und Bilden einer zweiten Elektrode (20) in Kontakt mit der zweiten Hauptfläche (2).
  18. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung (100) nach Anspruch 17, wobei das Vorbereiten eines Siliziumkarbidsubstrats (10) umfasst: Bilden einer ersten Epitaxieschicht (61) mit dem ersten Leitfähigkeitstyp, Bilden einer zweiten Epitaxieschicht (62) mit dem ersten Leitfähigkeitstyp auf der ersten Epitaxieschicht (61), und Implantieren von Verunreinigungsionen, die der zweiten Epitaxieschicht (62) den ersten Leitfähigkeitstyp zuführen, wobei die zweite Epitaxieschicht (62) einen ersten Abschnitt (17), der ein aktives Gebiet ist, und einen zweiten Abschnitt (19), der den ersten Abschnitt (17) umgibt und ein Abschlussgebiet wird, umfasst, und wobei beim Implantieren der Verunreinigungsionen das erste Verunreinigungsgebiet (11) durch Implantieren der Verunreinigungsionen in den ersten Abschnitt (17) gebildet wird, ohne die Verunreinigungsionen in den zweiten Abschnitt (19) zu implantieren.
DE112017002020.4T 2016-04-14 2017-03-22 Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben Active DE112017002020B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-081118 2016-04-14
JP2016081118 2016-04-14
PCT/JP2017/011409 WO2017179377A1 (ja) 2016-04-14 2017-03-22 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112017002020T5 DE112017002020T5 (de) 2019-01-03
DE112017002020B4 true DE112017002020B4 (de) 2023-03-02

Family

ID=60041505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017002020.4T Active DE112017002020B4 (de) 2016-04-14 2017-03-22 Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben

Country Status (4)

Country Link
US (1) US10756188B2 (de)
JP (1) JP6587265B2 (de)
DE (1) DE112017002020B4 (de)
WO (1) WO2017179377A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139596B2 (ja) 2017-12-06 2022-09-21 富士電機株式会社 半導体装置及びその製造方法
JP7263178B2 (ja) * 2019-08-02 2023-04-24 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
WO2021070382A1 (ja) * 2019-10-11 2021-04-15 株式会社デンソー スイッチング素子
WO2021085078A1 (ja) * 2019-10-29 2021-05-06 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2021124800A1 (de) * 2019-12-20 2021-06-24
DE112021003693T5 (de) 2020-07-10 2023-04-20 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung
WO2022131084A1 (ja) * 2020-12-18 2022-06-23 住友電気工業株式会社 炭化珪素半導体装置
US20240282824A1 (en) * 2021-06-23 2024-08-22 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
US20230411446A1 (en) * 2022-06-21 2023-12-21 Wolfspeed, Inc. Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064659A (ja) 2010-09-14 2012-03-29 Denso Corp 半導体装置の製造方法
US20130181229A1 (en) 2012-01-13 2013-07-18 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP2013165198A (ja) 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013165197A (ja) 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016081118A (ja) 2014-10-10 2016-05-16 株式会社 みずほ銀行 決済支援システム、決済支援方法及び決済支援プログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3994703B2 (ja) * 2001-08-29 2007-10-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5074671B2 (ja) * 2005-04-28 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
US9184248B2 (en) * 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
US9954054B2 (en) * 2014-06-30 2018-04-24 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
JP6627757B2 (ja) * 2014-06-30 2020-01-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016157606A1 (ja) * 2015-03-30 2016-10-06 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US10424642B2 (en) * 2015-09-09 2019-09-24 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
JP6351874B2 (ja) * 2015-12-02 2018-07-04 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064659A (ja) 2010-09-14 2012-03-29 Denso Corp 半導体装置の製造方法
US20130181229A1 (en) 2012-01-13 2013-07-18 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP2013165198A (ja) 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013165197A (ja) 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016081118A (ja) 2014-10-10 2016-05-16 株式会社 みずほ銀行 決済支援システム、決済支援方法及び決済支援プログラム

Also Published As

Publication number Publication date
JP6587265B2 (ja) 2019-10-09
US10756188B2 (en) 2020-08-25
DE112017002020T5 (de) 2019-01-03
JPWO2017179377A1 (ja) 2018-11-22
US20190074360A1 (en) 2019-03-07
WO2017179377A1 (ja) 2017-10-19

Similar Documents

Publication Publication Date Title
DE112017002020B4 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112015004374B4 (de) Halbleitervorrichtung
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102007001643B4 (de) Halbleitervorrichtung
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE69718477T2 (de) Siliciumcarbid-metall-isolator-halbleiter-feldeffekttransistor
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102017209017B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE19900169B4 (de) Verfahren zur Herstellung eines vertikalen Siliciumcarbid-Feldeffekttransistors
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102018124740A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE112016004718B4 (de) Halbleitereinheit
DE112013006470T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102014119603B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112015002939T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015216091A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE112018007026T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112017003660B4 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final