DE112021003693T5 - Siliziumkarbid-Halbleitervorrichtung - Google Patents

Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112021003693T5
DE112021003693T5 DE112021003693.9T DE112021003693T DE112021003693T5 DE 112021003693 T5 DE112021003693 T5 DE 112021003693T5 DE 112021003693 T DE112021003693 T DE 112021003693T DE 112021003693 T5 DE112021003693 T5 DE 112021003693T5
Authority
DE
Germany
Prior art keywords
region
section
width
silicon carbide
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021003693.9T
Other languages
English (en)
Inventor
Takeyoshi Masuda
Ryouji Kosugi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112021003693T5 publication Critical patent/DE112021003693T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In der vorliegenden Erfindung weist eine Superübergangsschicht abwechselnd einen ersten Bereich und einen zweiten Bereich auf. Über der Superübergangsschicht ist eine Elementschicht vorgesehen. Jeder erste Bereich hat einen ersten Abschnitt und einen zweiten Abschnitt, der zwischen dem ersten Abschnitt und einer ersten Hauptfläche liegt. Jeder zweite Bereich hat einen dritten Abschnitt, der mit dem ersten Abschnitt in Kontakt steht, und einen vierten Abschnitt, der mit dem zweiten Abschnitt in Kontakt steht und sich zwischen dem dritten Abschnitt und der ersten Hauptfläche befindet. In einem Querschnitt senkrecht zur zweiten Hauptfläche und parallel zu einer Richtung vom ersten Bereich zum zweiten Bereich ist eine Breite des zweiten Abschnitts größer als eine Breite des ersten Abschnitts, ist eine Breite des vierten Abschnitts kleiner als eine Breite des dritten Abschnitts, beträgt ein Gesamtwert der Breite des ersten Abschnitts und der Breite des dritten Abschnitts 0,5 µm oder mehr und 4 µm oder weniger, und beträgt eine Höhe des ersten Bereichs und des zweiten Bereichs jeweils 2 µm oder mehr.

Description

  • Technischer Bereich
  • Die vorliegende Erfindung betrifft ein Siliziumkarbid-Halbleitervorrichtung. Die vorliegende Anmeldung beansprucht die Priorität der am 10. Juli 2020 eingereichten japanischen Patentanmeldung Nr. JP 2020- 118 899 A , deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist.
  • Stand der Technik
  • Das Dokument WO 2017 / 179 377 A1 (PTL 1) beschreibt einen MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit einer Superübergangsstruktur. Die japanische nationale Patentveröffentlichung Nr. JP 2019- 520 703 A (PTL 2) und die japanische Patentveröffentlichung Nr. JP 2015- 216 182 A (PTL 3) beschreiben jeweils eine Superübergangsstruktur aus einem Siliziumkarbid-Halbleiter, die durch lonenimplantation unter Verwendung eines Gitterführungsphänomens (engl. channelling) gebildet wird.
  • Zitationsliste
  • Patentliteratur
    • PTL 1: WO 2017/179 377 A1
    • PTL 2: Japanische nationale Patentveröffentlichung Nr. JP 2019 - 520 703 A
    • PTL 3: Japanische Patentveröffentlichung Nr. JP 2015- 216 182 A
  • Zusammenfassung der Erfindung
  • Eine Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Substrat, eine Superübergangsschicht, eine Elementschicht, eine erste Elektrode und eine zweite Elektrode. Das Substrat ist einem Siliziumkarbid-Halbleiter mit einem ersten Leitfähigkeitstyp gebildet. Die Superübergangsschicht ist über einer ersten Hauptfläche des Substrats angeordnet und weist abwechselnd einen ersten Bereich mit dem ersten Leitfähigkeitstyp und einen zweiten Bereich mit einem zweiten Leitfähigkeitstyp auf. Die Elementschicht ist oberhalb der Superübergangsschicht angeordnet. Eine erste Elektrode befindet sich auf der Elementschicht. Die zweite Elektrode befindet sich auf einer zweiten Hauptfläche des Substrats, die der ersten Hauptfläche gegenüberliegt. Der erste Bereich hat einen ersten Abschnitt und einen zweiten Abschnitt, der zwischen dem ersten Abschnitt und der ersten Hauptfläche liegt. Der zweite Bereich hat einen dritten Abschnitt, der mit dem ersten Abschnitt in Kontakt steht, und einen vierten Abschnitt, der mit dem zweiten Abschnitt in Kontakt steht und sich zwischen dem dritten Abschnitt und der ersten Hauptfläche befindet. In einem Querschnitt senkrecht zur zweiten Hauptfläche und parallel zu einer Richtung vom ersten Bereich zum zweiten Bereich ist eine Breite des zweiten Abschnitts größer als eine Breite des ersten Abschnitts, ist eine Breite des vierten Abschnitts kleiner als eine Breite des dritten Abschnitts, beträgt ein Gesamtwert der Breite des ersten Abschnitts und der Breite des dritten Abschnitts 0,5 µm oder mehr und 4 µm oder weniger, und beträgt eine Höhe des ersten Bereichs und des zweiten Bereichs jeweils 2 µm oder mehr.
  • Figurenliste
    • 1 ist eine schematische Längsschnittansicht, die eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt.
    • 2 ist eine schematische Querschnittsansicht entlang der Linie II-II von 1.
    • 3 ist ein schematisches Diagramm, das ein Profil der Verunreinigungskonzentration zeigt.
    • 4 ist eine teilweise schematische Längsschnittansicht, die eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt.
    • 5 ist eine schematische Längsschnittansicht, die eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt.
    • 6 ist eine schematische Längsschnittansicht, die eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt.
  • Ausführliche Beschreibung
  • [Problemstellung der vorliegenden Erfindung]
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung bereitzustellen, die die Durchbruchspannung verbessert und gleichzeitig den Durchlasswiderstand verringert.
  • [Vorteilhafte Wirkung der vorliegenden Erfindung]
  • Gemäß der vorliegenden Erfindung kann eine Siliziumkarbid-Halbleitervorrichtung bereitgestellt werden, die die Durchbruchspannung verbessert und gleichzeitig den Durchlasswiderstand verringert.
  • [Beschreibung der Ausführungsformen]
  • Zunächst werden die Ausführungsformen der vorliegenden Erfindung aufgeführt und beschrieben. Hinsichtlich der kristallographischen Angaben in der vorliegenden Beschreibung, wird eine individuelle Orientierung durch [], eine Gruppenorientierung durch <>, eine individuelle Ebene durch () und eine Gruppenebene durch {} dargestellt. Ein kristallographisch negativer Index wird normalerweise durch ein „-“ (Balken) vor einer Zahl ausgedrückt; in der vorliegenden Beschreibung wird der kristallographisch negative Index jedoch durch ein negatives Vorzeichen vor der Zahl ausgedrückt.
    • (1) Eine Siliziumkarbid-Halbleitervorrichtung 100 gemäß der vorliegenden Erfindung umfasst ein Substrat 11, eine Superübergangsschicht 10, eine Elementschicht 40, eine erste Elektrode 61 und eine zweite Elektrode 62. Das Substrat 11 besteht aus einem Siliziumkarbid-Halbleiter mit einem ersten Leitfähigkeitstyp. Die Superübergangsschicht 10 ist oberhalb der ersten Hauptfläche 1 des Substrats 11 angeordnet und weist abwechselnd einen ersten Bereich 41 mit dem ersten Leitfähigkeitstyp und einen zweiten Bereich 42 mit einem zweiten Leitfähigkeitstyp auf. Die Elementschicht 40 ist über der Superübergangsschicht 10 angeordnet. Die erste Elektrode 61 befindet sich auf der Elementschicht 40. Die zweite Elektrode 62 ist auf einer zweiten Hauptfläche 2 des Substrats 11 gegenüber der ersten Hauptfläche 1 angeordnet. Der erste Bereich 41 hat einen ersten Abschnitt 71 und einen zweiten Abschnitt 72, der zwischen dem ersten Abschnitt 71 und der ersten Hauptfläche 1 liegt. Der zweite Bereich 42 hat einen dritten Abschnitt 73, der mit dem ersten Abschnitt 71 in Kontakt steht, und einen vierten Abschnitt 74, der mit dem zweiten Abschnitt 72 in Kontakt steht und sich zwischen dem dritten Abschnitt 73 und der ersten Hauptfläche 1 befindet. In einem Querschnitt senkrecht zur zweiten Hauptfläche 2 und parallel zu einer Richtung vom ersten Bereich 41 zum zweiten Bereich 42 ist eine Breite des zweiten Abschnitts 72 größer als eine Breite des ersten Abschnitts 71, ist eine Breite des vierten Abschnitts 74 kleiner als eine Breite des dritten Abschnitts 73, beträgt ein Gesamtwert der Breite des ersten Abschnitts 71 und der Breite des dritten Abschnitts 73 0,5 µm oder mehr und 4 µm oder weniger, und beträgt eine Höhe des ersten Bereichs 41 und des zweiten Bereichs 42 jeweils 2 µm oder mehr.
    • (2) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (1) kann im Querschnitt senkrecht zur zweiten Hauptfläche 2 und parallel zur Richtung vom ersten Bereich 41 zum zweiten Bereich 42 die Breite des ersten Abschnitts 71 kleiner als die Höhe des ersten Abschnitts 71 sein, und kann die Breite des dritten Abschnitts 73 kleiner als die Höhe des dritten Abschnitts 73 sein.
    • (3) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (1) oder (2) kann die Verunreinigungskonzentration im dritten Abschnitt 73 höher sein als die Verunreinigungskonzentration im vierten Abschnitt 74.
    • (4) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (3) kann die Verunreinigungskonzentration des ersten Abschnitts 71 und des dritten Abschnitts 73 jeweils 3×1018 cm-3 oder mehr und 5×1017 cm-3 oder weniger betragen.
    • (5) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (4) kann eine Pufferschicht 12 vom ersten Leitfähigkeitstyp zwischen der Superübergangsschicht 10 und dem Substrat 11 vorgesehen sein.
    • (6) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (5) kann die Elementschicht 40 ein erstes Verunreinigungsgebiet 15 mit dem ersten Leitfähigkeitstyp, ein zweites Verunreinigungsgebiet 23, das mit dem ersten Verunreinigungsgebiet 15 in Kontakt steht und den zweiten Leitfähigkeitstyp aufweist, und ein drittes Verunreinigungsgebiet 30, das vom ersten Verunreinigungsgebiet 15 durch das zweite Verunreinigungsgebiet 23 getrennt ist und den ersten Leitfähigkeitstyp aufweist, enthalten. Die Elementschicht 40 kann mit einem Graben 5 versehen sein, der eine Seitenfläche 8 aufweist, die jeweils aus dem ersten Verunreinigungsgebiet 15, dem zweiten Verunreinigungsgebiet 23 und dem dritten Verunreinigungsgebiet 30 gebildet ist, und der einen Bodenabschnitt 9 aufweist, der an die Seitenfläche 8 angrenzt und aus dem ersten Verunreinigungsgebiet 15 gebildet ist. Die erste Elektrode 61 kann eine Source-Elektrode sein, und die zweite Elektrode 62 kann eine Drain-Elektrode sein. Innerhalb des Grabens 5 kann eine Gate-Elektrode vorgesehen sein.
    • (7) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (1) bis (6) kann die erste Hauptfläche 1 einer {0001}-Ebene oder einer Ebene entsprechen, die in einem Winkel von 8° oder weniger gegenüber der {0001 }-Ebene geneigt ist.
  • [Einzelheiten der Ausführungsformen der vorliegenden Erfindung]
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung im Detail beschrieben. In der folgenden Beschreibung werden gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen gekennzeichnet und nicht wiederholt beschrieben.
  • (Erste Ausführungsform)
  • Zunächst wird eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung 100 gemäß einer ersten Ausführungsform beschrieben. 1 ist eine schematische Längsschnittansicht, die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten Ausführungsform zeigt.
  • Wie in 1 gezeigt, ist die Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten Ausführungsform beispielsweise ein MOSFET mit einem Graben. Die Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten Ausführungsform umfasst beispielsweise ein Substrat 11, eine Superübergangsschicht 10, eine Elementschicht 40, eine erste Elektrode 61, eine zweite Elektrode 62, eine dritte Elektrode 63, eine Gate-Isolierschicht 6, eine Isolationstrennschicht 64 und eine Pufferschicht 12. Das Substrat 11 besteht aus einem Siliziumkarbid-Halbleiter mit einem ersten Leitfähigkeitstyp. Der erste Leitfähigkeitstyp ist z. B. der n-Leitfähigkeitstyp. Das Substrat 11 enthält eine Verunreinigung vom n-Typ, die für die Leitfähigkeit vom n-Typ sorgen kann, wie z. B. N (Stickstoff). Das Substrat 11 hat eine erste Hauptfläche 1 und eine zweite Hauptfläche 2. Die zweite Hauptfläche 2 liegt der ersten Hauptfläche 1 gegenüber. Die zweite Hauptfläche 2 ist eine Oberfläche auf einer der ersten Hauptfläche 1 gegenüberliegenden Seite.
  • Das Substrat 11 besteht beispielsweise aus hexagonalem Siliziumkarbid des Polytyps 4H. Die erste Hauptfläche 1 kann z. B. einer {0001 }-Ebene oder einer Ebene entsprechen, die in einem Winkel von 8° oder weniger zur {0001}-Ebene geneigt ist. Insbesondere kann die erste Hauptfläche 1 einer (0001)-Ebene oder einer Ebene entsprechen, die um einen Winkel von 8° oder weniger gegenüber der (0001)-Ebene geneigt ist. Die erste Hauptfläche 1 kann einer (000-1)-Ebene oder einer Ebene entsprechen, die in einem Winkel von 8° oder weniger gegenüber der (000-1)-Ebene geneigt ist.
  • Die Pufferschicht 12 befindet sich zwischen der Superübergangsschicht 10 und dem Substrat 11. Die Pufferschicht 12 hat z. B. eine Leitfähigkeit vom n-Typ (erster Leitfähigkeitstyp). Die Pufferschicht 12 enthält eine Verunreinigung vom n-Typ, die für die Leitfähigkeit vom n-Typ sorgen kann, wie z. B. N (Stickstoff).
  • Die Superübergangsschicht 10 befindet sich über der ersten Hauptfläche 1 des Substrats 11. Die Superübergangsschicht 10 steht in Kontakt mit der Pufferschicht 12. Die Superübergangsschicht 10 hat abwechselnd erste Bereiche 41 und zweite Bereiche 42. Beispielsweise sind die ersten Bereiche 41 und die zweiten Bereiche 42 abwechselnd entlang einer Richtung (erste Richtung 101) parallel zur ersten Hauptfläche 1 angeordnet. Aus einem anderen Blickwinkel betrachtet sind die ersten Bereiche 41 und die zweiten Bereiche 42 abwechselnd entlang einer Richtung angeordnet, die eine Dickenrichtung des Substrats 11 schneidet.
  • Der erste Bereich 41 hat die n-Leitfähigkeit (erster Leitfähigkeitstyp). Der erste Bereich 41 enthält eine n-Verunreinigung, die für die Leitfähigkeit vom n-Typ sorgen kann, wie z. B. N (Stickstoff). Der zweite Bereich 42 hat eine p-Leitfähigkeit (zweiter Leitfähigkeitstyp). Der zweite Bereich 42 enthält eine p-Verunreinigung, die für die Leitfähigkeit vom p-Typ sorgen kann, wie z. B. Al (Aluminium).
  • 2 ist eine schematische Querschnittsansicht entlang einer Linie II-II von 1. Wie in 2 gezeigt, ist in einer Draufsicht die Richtung der langen Seite des ersten Bereichs 41 und des zweiten Bereichs 42 eine zweite Richtung 102. In der Draufsicht ist die Richtung der kurzen Seite des ersten Bereichs 41 und des zweiten Bereichs 42 jeweils eine erste Richtung 101. In der Draufsicht können sowohl der erste Bereich 41 als auch der zweite Bereich 42 eine im Wesentlichen rechteckige Form aufweisen.
  • Sowohl die erste Richtung 101 als auch die zweite Richtung 102 verlaufen parallel zur ersten Hauptfläche 1. Die erste Richtung 101 ist eine Richtung, die senkrecht zur zweiten Richtung 102 verläuft. Die erste Richtung 101 ist zum Beispiel eine <11-20> Richtung. Die zweite Richtung 102 ist zum Beispiel eine <1-100> Richtung. Die erste Richtung 101 kann beispielsweise eine Richtung sein, die durch Projektion der <11-20> Richtung auf die erste Hauptfläche 1 erhalten wird. Die zweite Richtung 102 kann beispielsweise eine Richtung sein, die durch Projektion der <1-100>-Richtung auf die erste Hauptfläche 1 erhalten wird.
  • Wie in 1 gezeigt, ist eine dritte Richtung 103 eine Richtung senkrecht zu jeder der ersten Richtung 101 und der zweiten Richtung 102. Die dritte Richtung 103 ist zum Beispiel eine <0001 >-Richtung. Die dritte Richtung 103 kann z. B. eine Richtung sein, die in Bezug auf die <0001>-Richtung geneigt ist.
  • Der erste Bereich 41 hat einen ersten Abschnitt 71 und einen zweiten Abschnitt 72. Der zweite Abschnitt 72 befindet sich zwischen dem ersten Abschnitt 71 und der ersten Hauptfläche 1. Der erste Abschnitt 71 und der zweite Abschnitt 72 grenzen in der dritten Richtung 103 aneinander. Der zweite Abschnitt 72 kann in Kontakt mit der Pufferschicht 12 oder in Kontakt mit der ersten Hauptfläche 1 sein.
  • Der zweite Bereich 42 hat einen dritten Abschnitt 73 und einen vierten Abschnitt 74. Der vierte Abschnitt 74 befindet sich zwischen dem dritten Abschnitt 73 und der ersten Hauptfläche 1. Der dritte Abschnitt 73 und der vierte Abschnitt 74 liegen in der dritten Richtung 103 nebeneinander. Der vierte Abschnitt 74 kann in Kontakt mit der Pufferschicht 12 oder in Kontakt mit der ersten Hauptfläche 1 sein.
  • Der dritte Abschnitt 73 steht mit dem ersten Abschnitt 71 in Kontakt. Der dritte Abschnitt 73 und der erste Abschnitt 71 liegen in der ersten Richtung 101 nebeneinander. Die dritten Abschnitte 73 und die ersten Abschnitte 71 sind abwechselnd in der ersten Richtung 101 angeordnet. Der vierte Abschnitt 74 ist in Kontakt mit dem zweiten Abschnitt 72. Der vierte Abschnitt 74 und der zweite Abschnitt 72 liegen in der ersten Richtung 101 nebeneinander. Die vierten Abschnitte 74 und die zweiten Abschnitte 72 sind abwechselnd in der ersten Richtung 101 angeordnet.
  • Wie in 1 gezeigt, ist in einem Querschnitt senkrecht zur zweiten Hauptfläche 2 und parallel zu einer Richtung vom ersten Bereich 41 zum zweiten Bereich 42 eine Breite des zweiten Abschnitts 72 größer als eine Breite (erste Breite W1) des ersten Abschnitts 71. Die Breite des zweiten Abschnitts 72 kann in Richtung vom ersten Abschnitt 71 zur ersten Hauptfläche 1 monoton zunehmen. Eine Breite (zweite Breite W2) des zweiten Abschnitts 72 in Kontakt mit der Pufferschicht 12 ist größer als die erste Breite W1.
  • Wie in 1 gezeigt, ist im Querschnitt senkrecht zur zweiten Hauptfläche 2 und parallel zur Richtung vom ersten Bereich 41 zum zweiten Bereich 42 eine Breite des vierten Abschnitts 74 kleiner als eine Breite des dritten Abschnitts 73 (dritte Breite W3). Die Breite des vierten Abschnitts 74 kann in einer Richtung vom dritten Abschnitt 73 zur ersten Hauptfläche 1 monoton abnehmen. Eine Breite (vierte Breite W4) des vierten Abschnitts 74 in Kontakt mit der Pufferschicht 12 ist kleiner als die dritte Breite W3.
  • Wie in 1 gezeigt, beträgt der Gesamtwert der Breite (erste Breite W1) des ersten Abschnitts 71 und der Breite (dritte Breite W3) des dritten Abschnitts 73 0,5 µm oder mehr und 4 µm oder weniger. Der Gesamtwert der Breite (erste Breite W1) des ersten Abschnitts 71 und der Breite (dritte Breite W3) des dritten Abschnitts 73 ist der Abstand P der Superübergangsschicht. Die Untergrenze des Gesamtwerts der Breite (erste Breite W1) des ersten Abschnitts 71 und der Breite (dritte Breite W3) des dritten Abschnitts 73 ist nicht besonders begrenzt, kann aber beispielsweise 1 µm oder mehr oder 2 µm oder mehr betragen. Die Obergrenze des Gesamtwerts der Breite (erste Breite W1) des ersten Abschnitts 71 und der Breite (dritte Breite W3) des dritten Abschnitts 73 ist nicht besonders begrenzt, kann aber z. B. 4 µm oder weniger oder 3 µm oder weniger betragen.
  • Wie in 1 gezeigt, kann im Querschnitt senkrecht zur zweiten Hauptfläche 2 und parallel zur Richtung vom ersten Bereich 41 zum zweiten Bereich 42 die Breite (erste Breite W1) des ersten Abschnitts 71 kleiner sein als eine Höhe (erste Höhe T1) des ersten Abschnitts 71. Die Höhe (erste Höhe T1) des ersten Abschnitts 71 kann größer sein als eine Höhe (zweite Höhe T2) des zweiten Abschnitts 72.
  • Wie in 1 gezeigt, kann im Querschnitt senkrecht zur zweiten Hauptfläche 2 und parallel zur Richtung vom ersten Bereich 41 zum zweiten Bereich 42 die Breite (dritte Breite W3) des dritten Abschnitts 73 kleiner sein als die Höhe (erste Höhe T1) des dritten Abschnitts 73. Die Höhe (erste Höhe T1) des dritten Abschnitts 73 kann größer sein als eine Höhe (zweite Höhe T2) des vierten Abschnitts 74.
  • Die Summe der Höhe (erste Höhe T1) des ersten Abschnitts 71 und der Höhe (zweite Höhe T2) des zweiten Abschnitts 72 ergibt die Höhe (dritte Höhe T3) des ersten Bereichs 41. In ähnlicher Weise ergibt die Summe der Höhe (erste Höhe T1) des dritten Abschnitts 73 und der Höhe (zweite Höhe T2) des vierten Abschnitts 74 die Höhe (dritte Höhe T3) des zweiten Bereichs 42.
  • Die Höhe (dritte Höhe T3) des ersten Bereichs 41 und des zweiten Bereichs 42 beträgt jeweils 2 µm oder mehr. Die Untergrenze der Höhe des ersten Bereichs 41 und des zweiten Bereichs 42 ist nicht besonders begrenzt, kann aber z. B. 2,5 µm oder mehr oder 3 µm oder mehr betragen. Die Obergrenze der Höhe des ersten Bereichs 41 und des zweiten Bereichs 42 ist nicht besonders begrenzt, kann aber z. B. 5 µm oder weniger oder 4 µm oder weniger betragen.
  • Eine Verunreinigungskonzentration im dritten Abschnitt 73 kann höher sein als eine Verunreinigungskonzentration im vierten Abschnitt 74. Die Verunreinigungskonzentration im ersten Abschnitt 71 ist im Wesentlichen die gleiche wie die Verunreinigungskonzentration im zweiten Abschnitt 72. Die Verunreinigungskonzentration im ersten Abschnitt 71 ist im Wesentlichen die gleiche wie die Verunreinigungskonzentration im dritten Abschnitt 73. Die Verunreinigungskonzentration im vierten Abschnitt 74 kann niedriger sein als die Verunreinigungskonzentration im zweiten Abschnitt 72.
  • Die Verunreinigungskonzentration des ersten Abschnitts 71 und des dritten Abschnitts 73 kann zum Beispiel 3×1016 cm-3 oder mehr und 5×1017 cm-3 oder weniger betragen. Die Untergrenze der Verunreinigungskonzentration des ersten Abschnitts 71 und des dritten Abschnitts 73 ist nicht besonders begrenzt, kann aber z. B. 4×1016 cm-3 oder mehr oder 5×1016 cm-3 oder mehr betragen. Die Obergrenze der Verunreinigungskonzentration des ersten Abschnitts 71 und des dritten Abschnitts 73 ist nicht besonders begrenzt, kann aber z. B. 3×1017 cm-3 oder weniger oder 2×1017 cm-3 oder weniger betragen.
  • Die Elementschicht 40 befindet sich oberhalb der Superübergangsschicht 10. Die Elementschicht 40 ist z. B. ein Schaltelement. Die Elementschicht 40 hat zum Beispiel ein erstes Verunreinigungsgebiet 15, ein zweites Verunreinigungsgebiet 23, ein drittes Verunreinigungsgebiet 30, ein viertes Verunreinigungsgebiet 24 und ein fünftes Verunreinigungsgebiet 20. Das erste Verunreinigungsgebiet 15 ist zum Beispiel ein Driftbereich.
  • Das erste Verunreinigungsgebiet 15 hat die n-Leitfähigkeit (erster Leitfähigkeitstyp). Das erste Verunreinigungsgebiet 15 enthält eine n-Verunreinigung, die für die Leitfähigkeit vom n-Typ sorgen kann, wie z. B. N (Stickstoff). Das erste Verunreinigungsgebiet 15 steht in Kontakt mit dem ersten Bereich 41. Das erste Verunreinigungsgebiet 15 hat eine erste Driftschicht 14 und eine zweite Driftschicht 13. Die erste Driftschicht 14 steht in Kontakt mit der Gate-Isolierschicht 6. Die zweite Driftschicht 13 grenzt an die erste Driftschicht 14 an. Die zweite Driftschicht 13 befindet sich zwischen der ersten Driftschicht 14 und dem ersten Bereich 41. Die Breite der zweiten Driftschicht 13 in ihrer Mitte ist kleiner als die Breite der oberen und unteren Abschnitte der zweiten Driftschicht 13.
  • Das zweite Verunreinigungsgebiet 23 ist z. B. ein Körpergebiet. Das zweite Verunreinigungsgebiet 23 steht in Kontakt mit dem ersten Verunreinigungsgebiet 15. Das zweite Verunreinigungsgebiet 23 hat die p-Leitfähigkeit (zweiter Leitfähigkeitstyp). Das zweite Verunreinigungsgebiet 23 enthält eine p-Verunreinigung, die die Leitfähigkeit vom p-Typ bereitstellen kann, wie z. B. Al (Aluminium). Das zweite Verunreinigungsgebiet 23 ist elektrisch mit dem zweiten Bereich 42 verbunden. Die p-Verunreinigungskonzentration im zweiten Verunreinigungsgebiet 23 kann höher sein als die n-Verunreinigungskonzentration im ersten Verunreinigungsgebiet 15.
  • Das dritte Verunreinigungsgebiet 30 ist zum Beispiel ein Source-Gebiet. Das dritte Verunreinigungsgebiet 30 ist vom ersten Verunreinigungsgebiet 15 durch das zweite Verunreinigungsgebiet 23 getrennt. Das dritte Verunreinigungsgebiet 30 hat die n-Leitfähigkeit (erster Leitfähigkeitstyp). Das dritte Verunreinigungsgebiet 30 enthält eine n-Verunreinigung, die die Leitfähigkeit vom n-Typ bereitstellen kann, wie z. B. P (Phosphor). Die n-Verunreinigungskonzentration im dritten Verunreinigungsgebiet 30 kann höher sein als die p-Verunreinigungskonzentration im zweiten Verunreinigungsgebiet 23.
  • Das vierte Verunreinigungsgebiet 24 ist zum Beispiel ein Kontaktgebiet. Das vierte Verunreinigungsgebiet 24 steht in Kontakt mit dem zweiten Verunreinigungsgebiet 23 und dem dritten Verunreinigungsgebiet 30. Das vierte Verunreinigungsgebiet 24 hat eine p-Leitfähigkeit (zweiter Leitfähigkeitstyp). Das vierte Verunreinigungsgebiet 24 enthält eine p-Verunreinigung, die die p-Leitfähigkeit bereitstellen kann, wie z. B. Al (Aluminium). Die p-Verunreinigungskonzentration im vierten Verunreinigungsgebiet 24 kann höher sein als die p-Verunreinigungskonzentration im zweiten Verunreinigungsgebiet 23.
  • Das fünfte Verunreinigungsgebiet 20 verbindet das zweite Verunreinigungsgebiet 23 und den zweiten Bereich 42 miteinander. Das fünfte Verunreinigungsgebiet 20 steht in Kontakt mit dem ersten Verunreinigungsgebiet 15, dem zweiten Verunreinigungsgebiet 23 und dem zweiten Bereich 42. Das fünfte Verunreinigungsgebiet 20 hat eine p-Leitfähigkeit (zweiter Leitfähigkeitstyp). Das fünfte Verunreinigungsgebiet 20 enthält eine p-Verunreinigung, die die p-Leitfähigkeit bereitstellen kann, wie z. B. Al (Aluminium).
  • Das fünfte Verunreinigungsgebiet 20 hat einen ersten Verbindungsbereich 21 und einen zweiten Verbindungsbereich 22. Der erste Verbindungsbereich 21 steht in Kontakt mit dem zweiten Verunreinigungsgebiet 23 und der ersten Driftschicht 14. Der zweite Verbindungsbereich 22 steht in Kontakt mit dem ersten Verbindungsbereich 21 und dem zweiten Bereich 42. Der zweite Verbindungsbereich 22 befindet sich zwischen dem ersten Verbindungsbereich 21 und dem zweiten Bereich 42 in der dritten Richtung 103.
  • Die Gate-Isolierschicht 6 ist auf der Elementschicht 40 angebracht. Die Gate-Isolierschicht 6 besteht zum Beispiel aus Siliziumdioxid. Die Gate-Isolierschicht 6 steht beispielsweise in Kontakt mit dem ersten Verunreinigungsgebiet 15, dem zweiten Verunreinigungsgebiet 23 und dem dritten Verunreinigungsgebiet 30. Im zweiten Verunreinigungsgebiet 23, das in Kontakt mit der Gate-Isolierschicht 6 steht, kann ein Kanal gebildet werden.
  • Die Gate-Elektrode 52 ist auf der Gate-Isolierschicht 6 angebracht. Die Gate-Elektrode 52 steht in Kontakt mit der Gate-Isolierschicht 6. Die Gate-Elektrode 52 besteht aus einem Leiter wie z. B. Polysilizium, das mit einer Verunreinigung dotiert ist.
  • In der Elementschicht 40 ist ein Graben 5 vorgesehen. Der Graben 5 ist durch eine Seitenfläche 8 und einen Bodenabschnitt 9 definiert. Die Seitenfläche 8 besteht jeweils aus einem ersten Verunreinigungsgebiet 15, einem zweiten Verunreinigungsgebiet 23 und einem dritten Verunreinigungsgebiet 30. Der untere Abschnitt 9 grenzt an die Seitenfläche 8 an. Der untere Abschnitt 9 besteht aus dem ersten Verunreinigungsgebiet 15.
  • Zumindest ein Abschnitt der Gate-Isolierschicht 6 befindet sich beispielsweise innerhalb des Grabens 5. Die Gate-Isolierschicht 6 steht an der Seitenfläche 8 mit dem ersten Verunreinigungsgebiet 15, dem zweiten Verunreinigungsgebiet 23 und dem dritten Verunreinigungsgebiet 30 in Kontakt. Die Gate-Isolierschicht 6 steht im unteren Abschnitt 9 in Kontakt mit dem ersten Verunreinigungsgebiet. Zumindest ein Abschnitt der Gate-Elektrode befindet sich zum Beispiel im Graben 5.
  • Die zweite Elektrode 62 ist zum Beispiel eine Source-Elektrode. Die zweite Elektrode 62 ist auf der Elementschicht 40 befestigt. Die zweite Elektrode 62 ist in Kontakt mit dem dritten Verunreinigungsgebiet 30 und dem vierten Verunreinigungsgebiet 24. Die zweite Elektrode 62 kann eine Isolationstrennschicht 64 bedecken. Die erste Elektrode 61 ist zum Beispiel eine Drain-Elektrode. Die erste Elektrode 61 ist auf der zweiten Hauptfläche 2 des Substrats 11 befestigt.
  • Die Isolationstrennschicht 64 ist zur Abdeckung der Gate-Elektrode 52 vorgesehen. Die Isolationstrennschicht 64 steht mit der Gate-Elektrode 52 und der Gate-Isolierschicht 6 in Kontakt. Die Isolationstrennschicht 64 besteht beispielsweise aus einem NSG-Film (nicht dotiertes Silikatglas), einem PSG-Film (Phosphorsilikatglas) oder dergleichen. Die Isolationstrennschicht 64 isoliert die Gate-Elektrode 52 und die zweite Elektrode 62 elektrisch voneinander.
  • Als Nächstes wird ein Verfahren zur Herstellung der Superübergangsschicht 10 beschrieben.
  • Zunächst wird die Pufferschicht 12 auf dem Substrat 11 gebildet. Die Pufferschicht 12 wird z. B. durch epitaktisches Wachstum gebildet. Als nächstes wird der erste Bereich 41 auf der Pufferschicht 12 gebildet. Der erste Bereich 41 wird z. B. durch epitaktisches Wachstum gebildet. Sowohl die Pufferschicht 12 als auch der erste Bereich 41 haben die n-Leitfähigkeit (erster Leitfähigkeitstyp). Als nächstes wird eine Maskenschicht (nicht dargestellt) auf dem ersten Bereich 41 gebildet.
  • Anschließend wird ein Gitterführungsionenimplantationsschritt durchgeführt. Insbesondere werden in dem Zustand, in dem die Maskenschicht auf dem ersten Bereich 41 angeordnet ist, Verunreinigungsionen, die die p-Leitfähigkeit (zweiter Leitfähigkeitstyp) bereitstellen können, wie z. B. Aluminium, in den ersten Bereich 41 implantiert. Die Implantationsenergie beträgt z. B. 960 keV. Die Implantationstemperatur ist z. B. Raumtemperatur. Auf diese Weise werden zweite Bereiche 42 in Teilen des ersten Bereichs 41 gebildet. Die zweiten Bereiche 42 sind so vorgesehen, dass sie in der ersten Richtung 101 voneinander getrennt sind. Auf diese Weise wird eine Superübergangsschicht 10 gebildet, in der erste Bereiche 41 und zweite Bereiche 42 abwechselnd angeordnet sind (siehe 2).
  • Im Gitterführungsionenimplantationsschritt werden die Verunreinigungsionen in einer Richtung implantiert, die im Wesentlichen parallel zur <0001>-Richtung verläuft, die einer Kristallachse des Siliziumkarbids entspricht. Die Verunreinigungsionen-Implantationsrichtung kann beispielsweise um einen Winkel von 0,5° oder weniger gegenüber der <0001>-Richtung geneigt sein. Insbesondere kann die Verunreinigungsionen-Implantationsrichtung eine Richtung sein, die durch Neigung der dritten Richtung 103 in eine Abweichungsrichtung erhalten wird. Die Abweichungsrichtung kann beispielsweise die erste Richtung 101 oder die zweite Richtung 102 sein. Auf diese Weise kann die Streuung der Verunreinigungsionen und des Siliziumkarbids verringert werden, was zur Folge hat, dass die Verunreinigungsionen tief implantiert werden können. Infolgedessen wird ein zweiter Bereich 42 mit einer Dicke von 2 µm oder mehr gebildet (siehe 1). Der zweite Bereich 42 hat einen dritten Abschnitt 73 und einen vierten Abschnitt 74. Der vierte Abschnitt 74 ist so geformt, dass seine Breite kleiner ist als die Breite des dritten Abschnitts 73.
  • 3 ist ein schematisches Diagramm, das ein Profil der Verunreinigungskonzentration zeigt. Bedingung A ist ein Kastenprofil, wenn eine beliebige Implantation durchgeführt wird. In Bedingung A wird die Implantationsenergie in einem Bereich von 960 keV bis 9 MeV geändert. Bedingung B ist ein Einzelprofil, wenn eine beliebige Implantation durchgeführt wird. Im Zustand B beträgt die Implantationsenergie 960 keV. Bedingung C ist ein Einzelprofil, bei dem eine Gitterführungsimplantation durchgeführt wird. Im Zustand C beträgt die Implantationsenergie 960 keV.
  • Wie in den Bedingungen B und C in 3 gezeigt, kann die Implantation im Falle der Gitterführungsimplantation tiefer als bei der beliebigen Implantation durchgeführt werden. Im Fall der Bedingung C beträgt die Implantationstiefe 2 µm oder mehr. Wird hingegen eine mehrstufige Implantation unter Verwendung der beliebigen Implantation durchgeführt, kann ein Verunreinigungsgebiet mit einer Implantationstiefe so tief wie unter Bedingung C gebildet werden. Um jedoch unter Verwendung der beliebigen Implantation einen Verunreinigungsgebiet mit einer Implantationstiefe zu bilden, die so tief ist wie die in Bedingung C, muss die Implantationsenergie in etwa 9 MeV hoch sein. [Tabelle 1]
    Bedingung Verunreinigungskonzentration der Superübergangsschicht (cm -3 ) Verunreinigungskonzentration des sechsten Gebiets / Verunreinigungskonzentration des fünften Gebiets Durchbruchspannung (V)
    Bedingung 1 3×1016 1,11 1229
    Bedingung 2 1×1017 1,48 1191
    Bedingung 3 1×1017 1,58 1274
    Bedingung 4 1×1017 2,03 1755
    Bedingung 5 1×1017 5,26 1434
    Bedingung 6 1×1017 33,3 1211
    Bedingung 7 1×1017 49,8 1201
    Bedingung 8 1×1017 67,7 1198
  • Tabelle 1 zeigt die Ausdehnungsbreite des Verunreinigungsgebiets in der lateralen Richtung und die Ausdehnungsbreite des Verunreinigungsgebiets in der Tiefenrichtung. Wie in Tabelle 1 gezeigt, ist unter den Bedingungen A und B die Ausdehnungsbreite des Verunreinigungsgebiets in lateraler Richtung im Wesentlichen die gleiche wie die Ausdehnungsbreite des Verunreinigungsgebiets in der Tiefenrichtung. Im Vergleich zwischen den Bedingungen B und C versteht es sich, dass bei gleicher Implantationsenergie die Ausdehnungsbreite des Verunreinigungsgebiets in lateraler Richtung im Falle der beliebigen Implantation im Wesentlichen die gleiche ist wie die Ausdehnungsbreite des Verunreinigungsgebiets in lateraler Richtung im Falle der Gitterführungsimplantation.
  • Wenn die Implantationsenergie hoch ist, wird die Ausdehnungsbreite des Verunreinigungsgebiets in der lateralen Richtung groß. Die Ausdehnungsbreite des Verunreinigungsgebiets in der lateralen Richtung, wie sie durch das Kastenprofil von Bedingung A gebildet wird, hängt von der Ausdehnung ab, wenn die Implantationsenergie am höchsten ist. Im Vergleich zwischen den Bedingungen A und C wird deutlich, dass bei im Wesentlichen gleichen Implantationstiefen die Ausdehnungsbreite des Verunreinigungsgebiets in lateraler Richtung im Fall der beliebig gewählten Implantation größer ist als die Ausdehnungsbreite des Verunreinigungsgebiets in lateraler Richtung im Fall der Gitterführungsimplantation.
  • In Anbetracht der obigen Ausführungen kann durch die Gitterführungsimplantation ein Verunreinigungsgebiet (Superübergangsschicht 10) gebildet werden, der eine große Ausdehnung in der Tiefenrichtung und eine kleine Ausdehnung in der lateralen Richtung aufweist. Es sei darauf hingewiesen, dass es sich bei den implantierten Verunreinigungsionen in Tabelle 1 um Aluminiumionen handelt. Ein Implantationsziel ist Siliziumkarbid. Die in Tabelle 1 angegebenen Werte variieren um etwa ±20 % in Abhängigkeit von den implantierten Verunreinigungsionen und dem Implantationsziel.
  • (Zweite Ausführungsform)
  • Als nächstes wird eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung 100 gemäß einer zweiten Ausführungsform beschrieben. Die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform unterscheidet sich von der Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten Ausführungsform hauptsächlich dadurch, dass die ersten Bereiche 41 zusammen gestapelt sind und die zweiten Bereiche 42 in der Superübergangsschicht 10 zusammen gestapelt sind, und ist in Bezug auf die anderen Punkte die gleiche wie die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten Ausführungsform. Im Folgenden wird hauptsächlich die Konfiguration beschrieben, die sich von der Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten Ausführungsform unterscheidet.
  • 4 ist eine teilweise schematische Längsschnittansicht, die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform zeigt. Wie in 4 gezeigt, sind in der Superübergangsschicht 10 erste Bereiche 41 und zweite Bereiche 42 übereinandergestapelt. Die Vielzahl der ersten Bereiche 41 sind entlang der dritten Richtung 103 angeordnet. Erste Abschnitte 71 und zweite Abschnitte 72 sind abwechselnd entlang der dritten Richtung 103 angeordnet. In ähnlicher Weise ist die Vielzahl der zweiten Bereiche 42 entlang der dritten Richtung 103 angeordnet. Dritte Abschnitte 73 und vierte Abschnitte 74 sind abwechselnd entlang der dritten Richtung 103 angeordnet.
  • Die Untergrenze der Anzahl der gestapelten ersten Bereiche 41 und die Untergrenze der Anzahl der gestapelten zweiten Bereiche 42 ist nicht besonders begrenzt, kann aber beispielsweise 2 oder mehr oder 3 oder mehr betragen. Die Obergrenze für die Anzahl der gestapelten ersten Bereiche 41 und die Obergrenze für die Anzahl der gestapelten zweiten Bereiche 42 ist nicht besonders begrenzt, kann aber z. B. 10 oder weniger oder 6 oder weniger betragen.
  • Die gestapelten ersten Bereiche 41 und die gestapelten zweiten Bereiche 42 können durch abwechselnde Wiederholung des epitaktischen Wachstumsschritts und des Gitterführungsionenimplantationsschritts gebildet werden. Zum Beispiel wird ein erster Bereich 41 in einer unteren Schicht in einem ersten epitaktischen Wachstumsschritt gebildet. Ein erster Bereich 41 in einer oberen Schicht wird in einem zweiten epitaktischen Wachstumsschritt gebildet. Streng genommen unterscheiden sich die Wachstumsbedingungen im ersten epitaktischen Wachstumsschritt von den Wachstumsbedingungen im zweiten epitaktischen Wachstumsschritt. Daher kann sich die Verunreinigungskonzentration des ersten Bereichs 41 in der unteren Schicht von der Verunreinigungskonzentration des ersten Bereichs 41 in der oberen Schicht unterscheiden. Genauer gesagt, wenn das Verunreinigungskonzentrationsprofil des ersten Bereichs 41 in der oberen Schicht und das Verunreinigungskonzentrationsprofil des ersten Bereichs 41 in der unteren Schicht durch SIMS (Sekundärionen-Massenspektrometrie) entlang der dritten Richtung 103 gemessen werden, kann ein Verunreinigungskonzentrationsprofil des ersten Bereichs 41 in der oberen Schicht von einem Verunreinigungskonzentrationsprofil des ersten Bereichs 41 in der unteren Schicht diskontinuierlich sein.
  • Die Höhe von sowohl dem ersten Bereich 41 als auch dem zweiten Bereich 42 in einer Schicht beträgt beispielsweise 2 µm oder mehr und 4 µm oder weniger. Durch gemeinsames Stapeln der ersten Bereiche 41 und der zweiten Bereiche 42 kann die Gesamtdicke der ersten Bereiche 41 und die Gesamtdicke der zweiten Bereiche 42 jeweils groß sein. Die Untergrenze der Gesamtdicke der ersten Bereiche 41 und der Gesamtdicke der zweiten Bereiche 42 ist nicht besonders begrenzt, kann aber z. B. 4 µm oder mehr oder 6 µm oder mehr betragen. Die Obergrenze der Gesamtdicke der ersten Bereiche 41 und der Gesamtdicke der zweiten Bereiche 42 ist nicht besonders begrenzt, kann aber z. B. 30 µm oder weniger oder 20 µm oder weniger betragen.
  • (Dritte Ausführungsform)
  • Als nächstes wird eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung 100 gemäß einer dritten Ausführungsform beschrieben. Die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der dritten Ausführungsform unterscheidet sich von der Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten und zweiten Ausführungsform hauptsächlich dadurch, dass die Siliziumkarbid-Halbleitervorrichtung 100 ein planarer MOSFET ist, und ist in Bezug auf die anderen Punkte die gleiche wie die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten und zweiten Ausführungsform. Im Folgenden wird hauptsächlich die Konfiguration beschrieben, die sich von der Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten und zweiten Ausführungsform unterscheidet.
  • 5 ist eine schematische Längsschnittansicht, die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der dritten Ausführungsform zeigt. Wie in 5 gezeigt, ist in der Elementschicht 40 kein Graben 5 vorgesehen. Eine obere Endfläche der Elementschicht 40 ist zum Beispiel eine ebene Fläche. Die Gate-Isolierschicht 6 erstreckt sich beispielsweise in einer Richtung parallel zur ersten Hauptfläche 1. Die Gate-Isolierschicht 6 steht jeweils in Kontakt mit dem ersten Verunreinigungsgebiet 15, dem zweiten Verunreinigungsgebiet 23 und dem dritten Verunreinigungsgebiet 30 an der oberen Endfläche der Elementschicht 40.
  • Wie in 5 gezeigt, ist der erste Bereich 41 der Superübergangsschicht 10 jeweils der Gate-Isolierschicht 6 und der dritten Elektrode 63 zugewandt. Der zweite Bereich 42 der Superübergangsschicht 10 ist dem dritten Verunreinigungsgebiet 30 und dem vierten Verunreinigungsgebiet 24 zugewandt. Der zweite Bereich 42 kann in Kontakt mit dem dritten Verunreinigungsgebiet 30 stehen und vom ersten Verunreinigungsgebiet 15 getrennt sein.
  • (Vierte Ausführungsform)
  • Als nächstes wird eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung 100 gemäß einer vierten Ausführungsform beschrieben. Die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der fünften Ausführungsform unterscheidet sich von der Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten und zweiten Ausführungsform hauptsächlich dadurch, dass die Siliziumkarbid-Halbleitervorrichtung 100 eine PN-Diode ist, und ist in Bezug auf die anderen Punkte die gleiche wie die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten und zweiten Ausführungsform. Im Folgenden wird hauptsächlich die Konfiguration beschrieben, die sich von der Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der ersten und zweiten Ausführungsform unterscheidet.
  • 6 ist eine schematische Längsschnittansicht, die die Konfiguration der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der vierten Ausführungsform zeigt. Wie in 6 gezeigt, hat die Elementschicht 40 zum Beispiel die p-Leitfähigkeit (zweiter Leitfähigkeitstyp). Die zweite Elektrode 62 ist in Kontakt mit der Elementschicht 40. Die zweite Elektrode 62 ist auf der Elementschicht 40 befestigt. Die Elementschicht 40 befindet sich auf der Superübergangsschicht 10. Beispielsweise steht die Elementschicht 40 in Kontakt mit dem ersten Bereich 41 und dem zweiten Bereich 42. Die erste Elektrode 61 ist z. B. eine Kathodenelektrode. Die zweite Elektrode 62 ist z. B. eine Anodenelektrode.
  • Es sei darauf hingewiesen, dass die vierte Ausführungsform zwar das Beispiel einer PN-Diode zeigt, diese aber zu einer Schottky-Diode modifiziert werden kann. Das heißt, in 6 kann die Elementschicht 40 eine Schottky-Elektrode anstelle der Siliziumkarbid-Halbleiterschicht sein.
  • Im Folgenden wird ein Verfahren zur Messung der p-Verunreinigungskonzentration und der n-Verunreinigungskonzentration in den jeweiligen Verunreinigungsgebieten beschrieben.
  • Die p-Verunreinigungskonzentrationen und die n-Verunreinigungskonzentrationen in den jeweiligen Verunreinigungsgebieten können jeweils mit SIMS gemessen werden. Ein Messgerät ist z. B. ein Sekundärionen-Massenspektrometer der Firma Cameca. Der Messabstand beträgt z. B. 0,01 µm. Wenn es sich bei der nachzuweisenden n-Verunreinigung um Stickstoff handelt, wird ein Primärionenstrahl aus Cäsium (Cs) verwendet. Die Primärionenenergie beträgt 14,5 keV. Die Polarität des Sekundärions ist negativ. Handelt es sich bei der nachzuweisenden p-Verunreinigung um Aluminium oder Bor, so ist der Primärionenstrahl Sauerstoff (O2). Die Primärionenenergie beträgt 8 keV. Die Polarität des Sekundärions ist positiv.
  • Nachfolgend wird ein Verfahren beschrieben, mit dem das p-Gebiet und das n-Gebiet voneinander unterschieden werden können.
  • Bei dem Verfahren zur Unterscheidung des p-Gebiets und des n-Gebiets voneinander wird das SCM (Scanning Capacitance Microscope) verwendet. Ein Messgerät ist z.B. das NanoScope IV von Bruker AXS. Das SCM ist ein Verfahren zur Visualisierung der Ladungsträgerkonzentrationsverteilung in einem Halbleiter. Konkret wird eine metallbeschichtete Silizium-Sonde verwendet, um eine Oberfläche einer Probe abzutasten. Dabei wird eine hochfrequente Spannung an die Probe angelegt. Die meisten Ladungsträger werden angeregt, wodurch eine Kapazität des Systems moduliert wird. Die Frequenz der an die Probe angelegten Hochfrequenzspannung beträgt 100 kHz, und die Spannung beträgt 4,0 V.
  • Obwohl in der obigen Beschreibung der erste Leitfähigkeitstyp als n-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp als p-Leitfähigkeitstyp dargestellt wurde, kann der erste Leitfähigkeitstyp der p-Leitfähigkeitstyp und der zweite Leitfähigkeitstyp der n-Leitfähigkeitstyp sein. Die Verunreinigungskonzentration des Verunreinigungsgebiets mit der n-Leitfähigkeit ist die n-Verunreinigungskonzentration. Die Verunreinigungskonzentration des Verunreinigungsgebiets mit der p-Leitfähigkeit ist die p-Verunreinigungskonzentration.
  • Als nächstes werden die Funktionen und Auswirkungen der Siliziumkarbid-Halbleitervorrichtung 100 gemäß jeder der Ausführungsformen beschrieben.
  • In der Superübergangsstruktur kann der Einschaltwiderstand stärker reduziert werden, wenn die Verunreinigungskonzentration des ersten Bereichs 41 und des zweiten Bereichs 42 höher und der Abstand (die Summe der Breite des ersten Bereichs 41 und der Breite des zweiten Bereichs 42) kleiner ist. Da die Dicke des ersten Bereichs 41 und des zweiten Bereichs 42 größer ist, ist auch die Durchbruchspannung höher. Um den Durchlasswiderstand zu verringern und eine hohe Durchbruchspannung zu erreichen, ist es daher wünschenswert, dass jede der Dicken des ersten Bereichs 41 und des zweiten Bereichs 42 groß ist und der Abstand (die Summe der Breite des ersten Bereichs 41 und der Breite des zweiten Bereichs 42) klein ist.
  • Wenn Verunreinigungsionen mit hoher Beschleunigungsenergie in die Siliziumkarbidschicht implantiert werden, kommt es in der Regel zu einer starken Streuung in der Siliziumkarbidschicht. Daher wird die Breite des Implantationsbereichs größer als die Öffnungsbreite des Maskenmusters. Infolgedessen ist es schwierig, eine Superübergangsstruktur mit einer großen Dicke und einem kleinen Abstand zu bilden. Außerdem muss die Dicke des Maskenmusters groß sein, damit die Verunreinigungsionen tief implantiert werden können. Je größer die Dicke des Maskenmusters ist, desto größer wird jedoch die Spannung, was zu Problemen wie einem starken Verzug des Wafers führt.
  • Andererseits beträgt die Implantationstiefe, die mit einer niedrigen Beschleunigungsenergie von etwa 1 MeV oder weniger erreicht werden kann, etwa 1 µm. Um beispielsweise eine Superübergangsschicht 10 mit einer Durchbruchspannung von etwa 1,2 kV zu erhalten, müssen das epitaktische Wachstum und die lonenimplantation etwa fünf- oder sechsmal wiederholt werden.
  • Die Superübergangsschicht 10 der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der vorliegenden Ausführungsform wird mit Hilfe der Gitterführungsimplantationstechnik gebildet. Daher kann die Superübergangsschicht 10 mit einer großen Dicke und einem kleinen Abstand mit einer niedrigen Beschleunigungsenergie von etwa 1 MeV oder weniger gebildet werden. Insbesondere beträgt der Gesamtwert der Breite des ersten Abschnitts 71 und der Breite des dritten Abschnitts 73 0,5 µm oder mehr und 4 µm oder weniger, und die Höhe des ersten Bereichs 41 und des zweiten Bereichs 42 beträgt jeweils 2 µm oder mehr. So kann die Durchbruchspannung verbessert und gleichzeitig der Durchlasswiderstand verringert werden.
  • Ferner kann bei der Siliziumkarbid-Halbleitervorrichtung 100 der vorliegenden Ausführungsform die Anzahl der epitaktischen Wachstumsvorgänge und der Ionenimplantation reduziert werden. Daher kann verhindert werden, dass ein polykristallines Siliziumkarbidteilchen zwischen den Epitaxieschichten eingeschlossen wird. Dies führt zu einer verbesserten Ausbeute der Siliziumkarbid-Halbleitervorrichtung 100.
  • Wenn die p-Typ-Bereiche durch Wiederholung des Epitaxiewachstums und der Ionenimplantation gebildet werden, muss ein Abschnitt eines p-Gebiets, das in einer unteren Epitaxieschicht gebildet wird, mit einem Abschnitt eines p-Gebets überlappt werden, das in einer oberen Epitaxieschicht gebildet wird, um die oberen und unteren p-Gebiete miteinander zu verbinden. Die Verunreinigungskonzentration jedes der überlappenden Teile der p-Gebiete ist höher als die Verunreinigungskonzentration jedes der nicht überlappenden Teile der p-Gebiete. Durch die Verringerung der Anzahl der epitaktischen Wachstumsvorgänge und der Ionenimplantation kann die Anzahl der überlappenden Bereiche der p-Gebiete verringert werden. Daher kann verhindert werden, dass ein Ladungsgleichgewicht in der Superübergangsschicht 10 verloren geht.
  • Die hier offenbarten Ausführungsformen dienen der Veranschaulichung und sind in keiner Hinsicht einschränkend. Der Umfang der vorliegenden Erfindung wird durch die Begriffe der Ansprüche definiert, und nicht durch die zuvor beschriebenen Ausführungsformen, und soll alle Änderungen innerhalb des Umfangs und der Bedeutung, die den Begriffen der Ansprüche entsprechen, umfassen.
  • Bezugszeichenliste
    • 1
    erste Hauptfläche;
    2
    zweite Hauptfläche;
    5
    Graben;
    6
    Gate-Isolierschicht;
    8
    Seitenfläche;
    9
    unterer Abschnitt;
    10
    Superübergangsschicht;
    11
    Substrat;
    12
    Pufferschicht;
    13
    zweite Driftschicht;
    14
    erste Driftschicht;
    15
    erstes Verunreinigungsgebiet;
    20
    fünftes Verunreinigungsgebiet;
    21
    erster Anschlussbereich;
    22
    zweiter Anschlussbereich;
    23
    zweites Verunreinigungsgebiet;
    24
    viertes Verunreinigungsgebiet;
    30
    drittes Verunreinigungsgebiet;
    40
    Elementschicht;
    41
    erster Bereich;
    42
    zweiter Bereich;
    52
    Gate-Elektrode;
    61
    erste Elektrode;
    62
    zweite Elektrode;
    63
    dritte Elektrode;
    64
    Isolationstrennschicht;
    71
    erster Abschnitt;
    72
    zweiter Abschnitt;
    73
    dritter Abschnitt;
    74
    vierter Abschnitt;
    100
    Siliziumkarbid-Halbleitervorrichtung;
    101
    erste Richtung;
    102
    zweite Richtung;
    103
    dritte Richtung;
    P
    Abstand;
    T1
    erste Höhe;
    T2
    zweite Höhe;
    T3
    dritte Höhe;
    W1
    erste Breite;
    W2
    zweite Breite;
    W3
    dritte Breite;
    W4
    vierte Breite.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2020118899 A [0001]
    • WO 2017/179377 A1 [0002]
    • JP 2019520703 A [0002]
    • JP 2015216182 A [0002]
    • JP 2019 [0002]
    • JP 520703 A [0002]

Claims (7)

  1. Siliziumkarbid-Halbleitervorrichtung, umfassend: ein Substrat, das aus einem Siliziumkarbid-Halbleitermit einem ersten Leitfähigkeitstyp gebildet ist; eine Superübergangsschicht, die über einer ersten Hauptfläche des Substrats vorgesehen ist und die abwechselnd einen ersten Bereich mit dem ersten Leitfähigkeitstyp und einen zweiten Bereich mit einem zweiten Leitfähigkeitstyp aufweist; eine Elementschicht, die oberhalb der Superübergangsschicht vorgesehen ist; eine erste Elektrode, die auf der Elementschicht vorgesehen ist; und eine zweite Elektrode, die auf einer zweiten Hauptfläche des Substrats gegenüber der ersten Hauptfläche vorgesehen ist, wobei der erste Bereich einen ersten Abschnitt und einen zweiten Abschnitt aufweist, der sich zwischen dem ersten Abschnitt und der ersten Hauptfläche befindet, der zweite Bereich einen dritten Abschnitt in Kontakt mit dem ersten Abschnitt und einen vierten Abschnitt in Kontakt mit dem zweiten Abschnitt aufweist, der zwischen dem dritten Abschnitt und der ersten Hauptfläche angeordnet ist, und in einem Querschnitt senkrecht zur zweiten Hauptfläche und parallel zu einer Richtung von dem ersten Bereich zu dem zweiten Bereich, eine Breite des zweiten Abschnitts größer als eine Breite des ersten Abschnitts ist, eine Breite des vierten Abschnitts kleiner als eine Breite des dritten Abschnitts ist, ein Gesamtwert der Breite des ersten Abschnitts und der Breite des dritten Abschnitts 0,5 µm oder mehr und 4 µm oder weniger beträgt, und eine Höhe des ersten Bereichs und des zweiten Bereichs jeweils 2 µm oder mehr beträgt.
  2. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei im Querschnitt senkrecht zur zweiten Hauptfläche und parallel zur Richtung vom ersten Bereich zum zweiten Bereich, die Breite des ersten Abschnitts kleiner als die Höhe des ersten Abschnitts ist, und die Breite des dritten Teils kleiner als die Höhe des dritten Teils ist.
  3. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Verunreinigungskonzentration in dem dritten Abschnitt höher ist als die Verunreinigungskonzentration in dem vierten Abschnitt.
  4. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Verunreinigungskonzentration sowohl des ersten als auch des dritten Abschnitts 3 × 1016 cm-3 oder mehr und 5 × 1017 cm-3 oder weniger beträgt.
  5. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei eine Pufferschicht vom ersten Leitfähigkeitstyp zwischen der Superübergangsschicht und dem Substrat vorgesehen ist.
  6. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Elementschicht ein erstes Verunreinigungsgebiet mit dem ersten Leitfähigkeitstyp, ein zweites Verunreinigungsgebiet in Kontakt mit dem ersten Verunreinigungsgebiet und mit dem zweiten Leitfähigkeitstyp und ein drittes Verunreinigungsgebiet, das von dem ersten Verunreinigungsgebiet durch das zweite Verunreinigungsgebiet getrennt ist und den ersten Leitfähigkeitstyp aufweist, umfasst, die Elementschicht mit einem Graben versehen ist, der eine Seitenfläche aufweist, die jeweils aus dem ersten Verunreinigungsgebiet, dem zweiten Verunreinigungsgebiet und dem dritten Verunreinigungsgebiet gebildet ist, und der einen Bodenabschnitt aufweist, der an die Seitenfläche angrenzt und aus dem ersten Verunreinigungsgebiet gebildet ist, die erste Elektrode eine Source-Elektrode ist, und die zweite Elektrode eine Drain-Elektrode ist, und eine Gate-Elektrode im Inneren des Grabens vorgesehen ist.
  7. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die erste Hauptfläche einer {0001}-Ebene oder einer Ebene entspricht, die in einem Winkel von 8° oder weniger gegenüber der {0001}-Ebene geneigt ist.
DE112021003693.9T 2020-07-10 2021-05-26 Siliziumkarbid-Halbleitervorrichtung Pending DE112021003693T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020118899 2020-07-10
JP2020-118899 2020-07-10
PCT/JP2021/019996 WO2022009549A1 (ja) 2020-07-10 2021-05-26 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112021003693T5 true DE112021003693T5 (de) 2023-04-20

Family

ID=79552352

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021003693.9T Pending DE112021003693T5 (de) 2020-07-10 2021-05-26 Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20230261042A1 (de)
JP (1) JPWO2022009549A1 (de)
CN (1) CN115803891A (de)
DE (1) DE112021003693T5 (de)
WO (1) WO2022009549A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216182A (ja) 2014-05-09 2015-12-03 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
WO2017179377A1 (ja) 2016-04-14 2017-10-19 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2019520703A (ja) 2016-05-31 2019-07-18 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． イオン注入チャネリング技術により形成される超接合パワーシリコンカーバイド半導体デバイス及び関連方法
JP2020118899A (ja) 2019-01-25 2020-08-06 パウダーテック株式会社 電子写真現像剤用キャリア芯材とその製造方法、並びに該キャリア芯材を備えた電子写真現像剤用キャリアと現像剤

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300034A (ja) * 2006-05-02 2007-11-15 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2012195541A (ja) * 2011-03-18 2012-10-11 Toshiba Corp 半導体基板および半導体装置の製造方法
JP6233211B2 (ja) * 2014-07-01 2017-11-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6950398B2 (ja) * 2017-09-21 2021-10-13 住友電気工業株式会社 炭化珪素半導体装置
WO2019160086A1 (ja) * 2018-02-19 2019-08-22 国立研究開発法人産業技術総合研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216182A (ja) 2014-05-09 2015-12-03 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
WO2017179377A1 (ja) 2016-04-14 2017-10-19 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2019520703A (ja) 2016-05-31 2019-07-18 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． イオン注入チャネリング技術により形成される超接合パワーシリコンカーバイド半導体デバイス及び関連方法
JP2020118899A (ja) 2019-01-25 2020-08-06 パウダーテック株式会社 電子写真現像剤用キャリア芯材とその製造方法、並びに該キャリア芯材を備えた電子写真現像剤用キャリアと現像剤

Also Published As

Publication number Publication date
US20230261042A1 (en) 2023-08-17
WO2022009549A1 (ja) 2022-01-13
JPWO2022009549A1 (de) 2022-01-13
CN115803891A (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112012004985T5 (de) Halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE19701189A1 (de) Halbleiterbauteil
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112010005547T5 (de) Halbleiterbauelement
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112019000863T5 (de) Halbleitervorrichtung
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE112021002169T5 (de) Halbleitervorrichtung
DE112016005558T5 (de) Siliciumcarbid-Halbleitereinheit
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE112021003693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102018106689A1 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE112020002771T5 (de) Siliziumkarbid-Halbleiteranordnung und Verfahren zur Herstellung einer Siliziumkarbid-Halbleiteranordnung
DE102021124500A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren