DE10000754B4 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents
Halbleiterbauelement und Verfahren zu seiner Herstellung Download PDFInfo
- Publication number
- DE10000754B4 DE10000754B4 DE10000754A DE10000754A DE10000754B4 DE 10000754 B4 DE10000754 B4 DE 10000754B4 DE 10000754 A DE10000754 A DE 10000754A DE 10000754 A DE10000754 A DE 10000754A DE 10000754 B4 DE10000754 B4 DE 10000754B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zones
- drift
- separation
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000926 separation method Methods 0.000 claims abstract description 91
- 239000002019 doping agent Substances 0.000 claims description 93
- 238000009792 diffusion process Methods 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 28
- 230000001133 acceleration Effects 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 161
- -1 boron ions Chemical class 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 24
- 238000009826 distribution Methods 0.000 description 24
- 230000036961 partial effect Effects 0.000 description 21
- 229910052796 boron Inorganic materials 0.000 description 17
- 230000002441 reversible effect Effects 0.000 description 12
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 11
- 230000002829 reductive effect Effects 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000007669 thermal treatment Methods 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Ausbilden einer zweiten Schicht (22a, 22c) auf der...
Description
- Die Erfindung betrifft ein Halbleiterbauelement, etwa in Form eines Feldeffekttransistors mit isoliertem Gate (MOSFET), eines Bipolartransistors mit isoliertem Gate (IGBT), eines Bipolartransistors, einer Diode oder dergleichen Halbleiterbauelement, das einen vertikalen Halbleiteraufbau aufweist und sowohl eine hohe Durchbruchsspannung als auch eine große Strombeständigkeit besitzt. Die Erfindung bezieht sich außerdem auf ein Verfahren zur Herstellung eines Halbleiterbauelements mit einem solchen vertikalen Halbleiteraufbau.
- Bei vertikalen Halbleiterbauelementen fließt Strom zwischen Elektroden an den beiden einander gegenüberliegenden Hauptflächen. Zur Erhöhung der Durchbruchsspannung solcher Bauelemente ist es erforderlich, eine entsprechend dickere Schicht hohen Widerstands zwischen den Elektroden vorzusehen. Eine dicke Schicht hohen Widerstands bedingt aber andererseits eine höhere Durchlaßspannung zur Erzielung eines Stromflusses zwischen den Elektroden und einen höheren Durchlaßwiderstand. Die höhere Durchlaßspannung und der höhere Durchlaßwiderstand erhöhen die Verluste. Es besteht somit ein Gegensatz zwischen dem Wunsch nach einer niedrigen Durchlaßspannung bzw. einem geringen Durchlaßwiderstand (Strombelastbarkeit) einerseits und einer hohen Durchbruchsspannung andererseits.
- Die Druckschriften
EP-A-0 053 854 A1 ,US-A-5,216,275 A ,US-A-5,438,215 A undJP 09-2663113 A -
15 zeigt einen Teilquerschnitt des Vertikal-MOSFETs gemäß einem Ausführungsbeispiel derUS-A-5,216,275 . Der in15 gezeigte Vertikal-MOSFET unterscheidet sich von herkömmlichen vertikalen Halbleiterbauelementen darin, daß er eine Driftschicht12 enthält, bei der es sich nicht um eine einzelne oder einlagige Schicht handelt, sondern vielmehr um eine mehrlagige Schicht, die sich aus n Driftzonen12a und p Trennzonen12b zusammensetzt, die abwechselnd angeordnet sind. In15 ist mit13 eine p Wannenzone, mit14 eine n+ Sourcezone, mit15 ein Gateisolierfilm, mit16 eine Gateelektrode, mit17 eine Sourceelektrode und mit18 eine Drainelektrode bezeichnet. Obwohl ein Driftstrom durch die Driftzonen12a fließt, werden hier die Driftzonen12a und die Trennzonen12b zusammen als Driftschicht12 bezeichnet. - Die Driftschicht
12 wird in folgender Weise ausgebildet. Zuerst wird auf einer n+ Drainschicht11 epitaxial eine n Schicht hohen Widerstands aufgewachsen. Die Driftzonen12a werden durch Ätzen der n Schicht und Bilden von Gräben bis hinunter zur Drainschicht11 gebildet. Die Trennzonen12b werden dann dadurch gebildet, daß in den Gräben p Schichten oder Zonen epitaxial aufgewachsen werden. - Nachfolgend wird ein Halbleiterbauelement mit solch einer Driftschicht abwechselnder Leitfähigkeitstypen, die im Einschaltzustand des Bauelements einen Strompfad bildet und im Sperrzustand des Bauelements verarmt ist, als ein "Halbleiterbauelement mit einer Schicht abwechselnder Leitfähigkeitstypen" bezeichnet.
- Die in der
US-A-5,216,275 beschriebenen Dimensionierungen sind wie folgt. Wenn die Durchbruchsspannung mit VB bezeichnet wird, beträgt die Dicke der Driftschicht12 0,024 VB 1,2 μm. Wenn die Driftzonen12a und die Trennzonen12b dieselbe Breite b und dieselbe Dotierstoffkonzentration aufweisen, dann beträgt die Dotierstoffkonzentration 7,2 × 1016 VB –0,2/b cm–3. Wenn VB 300 V beträgt und b 5 μm beträgt, wird die Driftschicht12 23 μm dick, und die Dotierstoffkonzentration beträgt 4,6 × 1015 cm–3. Da die Dotierstoffkonzentration für eine einlagige Driftschicht bei 5 × 1014 cm–3 liegt, wird der Durchlaßwiderstand durch die Driftschicht12 verringert. Wenn man jedoch herkömmliche Techniken für das Epitaxialwachstum einsetzt, ist es schwierig, eine Halbleiterschicht guter Qualität in solch einem schmalen und tiefen Graben (mit einem großen Seitenverhältnis) zu vergraben bzw. auszubilden. - Dem Erfordernis, zwischen dem Durchlaßwiderstand und der Durchbruchsspannung abzuwägen, begegnet man allgemein auch bei lateralen Halbleiterbauelementen. Die vorgenannten Druckschriften
EP-A-0 053 854 ,US-A-5,438,215 undJP 09-266311 A - Es ist jedoch schwierig, die selektive Ätztechnik zum Ausbilden der Gräben und die Epitaxialwachstumstechnik zum Auffüllen der Gräben bei der Herstellung der vertikalen Halbleiterbauelemente mit einer Schicht abwechselnder Leitfähigkeitstypen einzusetzen, wie unter Bezugnahme auf die
US-A-5,216,275 erläutert. DieJP 09-266311 A - Ein Halbleiterbauelement gemäß Darstellung in
15 ist auch aus derDE 199 54 351 A1 (Stand der Technik im Sinne des § 3 Abs. 2 PatG) bekannt. In dieser Druckschrift ist bezüglich der Ausbildung der pn-Laminatschicht folgendes angegeben: vor einem Epitaxialwachstum wird ein Hohlraum für Dotierstoffe gebildet. Dann wird wiederholt ein Epitaxialwachstum ausgeführt, wobei jeweils Dotierstoffe mittels Masken implantiert werden. Schließlich wird die pn-Laminatschicht durch thermische Diffusion gebildet. - Aufgabe der Erfindung ist es, ein Halbleiterbauelement mit einer Schicht abwechselnder Leitfähigkeitstypen zu schaffen, bei dem der Widerspruch zwischen einer niedrigen Durchlaßspannung oder einem niedrigen Durchlaßwiderstand einerseits und einer hohen Durchbruchsspannung andererseits verringert wird. Eine weitere Aufgabe der Erfindung ist es, ein Halbleiterbauelement mit einer Schicht abwechselnder Leitfähigkeitstypen und mit einer hohen Durchbruchsspannung zu schaffen, das das Stromleitvermögen durch Verringerung der Durchlaßspannung und des Durchlaßwiderstands erhöht. Noch eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung solch eines Halbleiterbauelements mit einer Schicht abwechselnder Leitfähigkeitstypen zu schaffen, das leicht ausführbar ist und sich für die Massenproduktion eignet.
- Diese Aufgaben werden durch ein Verfahren gemäß Patentanspruch 1 und 5 bzw. ein Halbleiterbauelement gemäß Patentanspruch 6 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
- Die Ionenimplantation und thermische Behandlung sind einschlägige Techniken zur leichteren Ausbildung einer Zone eines bestimmten Leitfähigkeitstyps als mit anderen herkömmliche Techniken, die erfordern, daß ein Graben mit einem großen Seitenverhältnis ausgebildet und mit einer Epitaxialschicht gefüllt wird. Dadurch, daß die Beschleunigungsspannung bei der Ionenimplantation in der beanspruchten Weise geändert wird, können in Tiefenrichtung kontinuierliche Zonen gebildet werden.
- Wenn von den Driftzonen und den Trennzonen eine Zonenart durch Ionenimplantation ausgebildet wird, wird die andere Zonenart vorteilhafterweise gebildet durch Exitaxialwachstum, durch Ionenimplantation oder durch thermische Diffusion von Dotierstoffionen von der Oberfläche aus. Wenn von den Driftzonen und den Trennzonen eine Zonenart durch Diffusion von Dotierstoffionen von der Oberfläche einer Epitaxialschicht oder einer Diffusionsschicht ausgebildet wird, wird die andere Zonenart vorteilhafterweise durch Implantation von Dotierstoffionen von der Oberfläche der Epitaxialschicht oder der Diffusionsschicht und durch thermische Behandlung der implantierten Dotierstoffionen gebildet.
- Gemäß einer Ausführungsform der Erfindung werden die Driftzonen und die Trennzonen durch gleichzeitiges Implantieren jeweiliger Dotierstoffionen und thermische Behandlung der implantierten Ionen ausgebildet.
- Wenn bei dem Verfahren gemäß Patentanspruch 5 die Driftzonen und die Trennzonen dadurch eng nebeneinander und miteinander abwechselnd ausgebildet werden, daß mittels einschlägiger Techniken Ionen in Oberflächenabschnitte implantiert und durch ebenfalls einschlägige Techniken thermisch diffundiert werden, werden pn-Zonenübergänge zwischen den Driftzonen und den Trennzonen gebildet.
- Wenn gemäß der Weiterbildung des Anspruchs 7 die Tiefe y der Zonenübergänge zwischen den Driftzonen und den Trennzonen größer ist als die Breite x der Driftzonen und der Trennzonen, dehnt sich die Verarmungsschicht zuerst über die gesamte Breite der Driftzonen und der Trennzonen und danach nach unten aus.
- Wenn gemäß Weiterbildung des Anspruchs 8 die Tiefe yp der Trennzonen kleiner als die Tiefe yn der Driftzonen ist, werden die unteren Abschnitte der Driftzonen, die sich tiefer als die Trennzonen erstrecken, nicht verarmt, was zu einer Verringerung der Durchbruchsspannung führt.
- Die Weiterbildung des Anspruchs 9 beruht auf der Erkenntnis, daß eine Tiefe yp der Trennzonen, die sehr viel größer als die Tiefe yn der Driftzonen ist, nutzlos ist.
- Die leicht dotierte Schicht des ersten Leitfähigkeitstyps bei der Weiterbildung gemäß Anspruch 10 ist eine Schicht hohen Widerstands, die die Durchlaßspannung und den Durchlaßwiderstand erhöht. Wenn diese Schicht dick ist, neigen Verarmungsschichten dazu, sich auszudehnen und den Strompfad einzuengen, was zu dem JFET-Effekt führt. Daher nehmen die Durchlaßspannung und der Durchlaßwiderstand zu.
- Wenn gemäß Weiterbildung des Anspruchs 11 die Hauptfläche eine (110)-Ebene eines Siliciumkristalls ist, können Dotierstoffionen durch Ausnutzung des Kanaleffekts bei gleicher Beschleunigungsspannung doppelt so tief implantiert werden wie dies der Fall ist, wenn die Hauptfläche eine andere Ebene eines Siliciumkristalls ist.
- Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden Zeichnungen. Es zeigen:
-
1(a) einen Teilquerschnitt einer Diode gemäß einem ersten Ausführungsbeispiel der Erfindung, -
1(b) einen Teilquerschnitt einer Modifikation der Diode des ersten Ausführungsbeispiels, -
2(a) das Profil einer Dotierstoffverteilung längs der Linie A-A in1(a) , -
2(b) das Profil einer Dotierstoffverteilung längs der Linie B-B in1(a) , -
2(c) das Profil einer Dotierstoffverteilung längs der Linie C-C in1(a) , -
3(a) bis3(d) Teilquerschnittsansichten zur Erläuterung einzelner Schritte eines Verfahrens zur Herstellung der Diode gemäß dem ersten Ausführungsbeispiel, -
4 einen Teilquerschnitt einer Diode gemäß einem zweiten Ausführungsbeispiel der Erfindung, -
5 das Profil einer Dotierstoffverteilung längs der Linie D-D in4 , -
6(a) bis6(e) Teilquerschnitte zur Erläuterung einzelner Schritte eines Verfahrens zur Herstellung der Diode gemäß einem dritten Ausführungsbeispiel der Erfindung, -
7 einen Teilquerschnitt einer Diode gemäß einem vierten Ausführungsbeispiel der Erfindung, -
8 das Profil einer Dotierstoffverteilung längs der Linie E-E in7 , -
9(a) bis9(d) Teilquerschnittsansichten zur Erläuterung von Schritten eines Verfahrens zur Herstellung der Diode des vierten Ausführungsbeispiels, -
10 einen Teilquerschnitt einer Diode gemäß einem fünften Ausführungsbeispiel der Erfindung, -
11 das Profil einer Dotierstoffverteilung längs der Linie F-F in10 , -
12(a) bis12(d) Teilquerschnittsansichten zur Erläuterung von Schritten eines Verfahrens zur Herstellung der Diode gemäß dem fünften Ausführungsbeispiel der Erfindung, -
13 einen Querschnitt einer Schottky-Diode gemäß einem sechsten Ausführungsbeispiel der Erfindung, and -
14 Kennlinien des Durchlaßstroms über der Durchlaßspannung für eine beispielhafte Schottky-Diode, die in gleicher Weise wie die Diode des ersten Ausführungsbeispiels hergestellt wurde, und eine herkömmliche Schottky-Diode, und -
15 einen Teilquerschnitt des Vertikal-MOSFETs gemäß einem Ausführungsbeispiel derUS-A-5,216,275 . - In der nachfolgenden Beschreibung bedeutet der Zusatz "n" zu einer Schicht oder Zone, daß Elektronen die Majoritätsladungsträger sind, während der Zusatz "p" bedeutet, daß Löcher die Majoritätsladungsträger sind. Ein hochgestelltes "+" nach einem "n" oder einem "p" bedeutet eine starke Dotierung der Schicht oder Zone, während ein hochgestelltes "–" nach einem "n" oder einem "p" bedeutet, daß es sich um eine schwach dotierte Schicht oder Zone handelt.
- Erstes Ausführungsbeispiel
-
1(a) zeigt eine Teilquerschnittsansicht einer Diode mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß einem ersten Ausführungsbeispiel der Erfindung. Die Diode von1(a) besitzt zusätzlich zu dem dargestellten Teil und um letzteren herum einen Abschnitt, der die Sperrspannung bzw. Durchbruchsspannung aufnimmt. Dieser Abschnitt weist einen Schutz ringaufbau oder einen Feldplattenaufbau auf, wie sie bei herkömmlichen Halbleiterbauelementen eingesetzt werden und deshalb nicht näher beschrieben werden. - In
1(a) ist ein Laminat- oder Schichtaufbau22 auf einer n+ Kathodenschicht21 ausgebildet. Das Laminat22 enthält n Driftzonen22a und p Trennzonen22b , die seitlich nebeneinander abwechselnd angeordnet sind. Dieses Laminat wird nachfolgend als "Driftschicht" bezeichnet. Auf dieser Driftschicht22 ist eine p+ Anodenschicht23 ausgebildet. Eine Anode28 steht mit der Anodenschicht23 in Kontakt. Eine Kathode27 steht mit der Kathodenschicht21 in Kontakt. Die Driftzonen22a und die Trennzonen22b sind in Form von Streifen ausgebildet, die sich in der Darstellung horizontal erstrecken. - Wenn eine Vorspannung in Durchlaßrichtung angelegt wird, werden Löcher von der Anodenschicht
23 zu den Driftzonen22a injiziert, während Elektronen von der Kathodenschicht21 zu den Trennzonen22b injiziert werden. Die injizierten Löcher und Elektronen bewirken eine Leitfähigkeitsmodulation, die in einem Stromfluß resultiert. - Wenn eine Vorspannung in Sperrichtung angelegt wird, dehnen sich Verarmungsschichten in die Driftschicht
22 mit ihren parallel zueinander angeordneten Driftzonen22a und Trennzonen22b aus. Die Driftschicht22 trägt die Sperrspannung. Insbesondere wenn die Driftschicht22 aus den Driftzonen22a und den Trennzonen22b in abwechselnder Anordnung gebildet ist, dehnen sich Verarmungsschichten von dem pn-Zonenübergang zwischen einer jeweiligen Driftzone22a und einer angrenzenden Trennzone22b seitlich in diese beiden Zonen aus. Zusätzlich dehnt sich eine Verarmungsschicht von der an die andere Seite dieser Driftzone22a angrenzenden Trennzone22b aus, während sich eine Verarmungsschicht in der erstgenannten Trennzone22b von der anderen an diese angrenzenden Driftzone22a ausdehnt. Auf diese Weise wird die Driftschicht22 schnell verarmt. Daher können die Driftzonen22a stärker dotiert werden. - Die Breite xn der Driftzonen
22a und die Breite xp der Trennzonen22b sind so gewählt, daß sie kleiner als die jeweiligen Tiefen yn bzw. yp sind. Da sich die Verarmungsschichten zuerst über die gesamte Breite der Driftzonen22a und der Trennzonen22b und erst dann nach unten erstrecken, kann auf diese Weise eine hohe Sperrspannung von einer schmalen Fläche bzw. einem schmalen Bereich getragen werden. Wenn die Breiten xn und xp gleich sind, wird die Verarmung gefördert. -
2(a) zeigt ein Profil der Dotierstoffverteilung längs der Linie A-A in1(a) . Die2(b) und2(c) zeigen entsprechende Profile längs der Linien B-B bzw. C-C in1(a) . In diesen Figuren ist die Dotierstoffkonzentration auf der Ordinate in logarithmischem Maßstab aufgetragen. Wie aus2(a) ersichtlich, wiederholen sich die Dotierstoffverteilungen in den abwechselnd angeordneten Driftzonen22a und Trennzonen22b . Da die Driftzonen22a durch Epitaxialwachstum gebildet sind, ist die Dotierstoffverteilung in ihnen nahezu gleichförmig. Da die Trennzonen22b durch Ionenimplantation und nachfolgende Wärmebehandlung gebildet sind, entstehen an ihren Rändern Konzentrationsgradienten.2(b) zeigt den Dotierstoffgradienten, der von der Diffusion von der Oberfläche der Anodenschicht23 herrührt, die nahezu gleichförmige Dotierstoffverteilung über die Trennzone22b und die Dotierstoffverteilung über die Kathodenschicht21 mit niedrigem elektrischen Widerstand.2(c) zeigt den Dotierstoffgra dienten, der von der Diffusion von der Oberfläche der Anodenschicht23 herrührt, die nahezu gleichförmige Dotierstoffverteilung über die Driftzone22a und die Dotierstoffverteilung über die Kathodenschicht21 . - Die Abmessungen und die Dotierstoffkonzentrationen für eine beispielhafte Diode der 300 V Klasse sind wie folgt. Der spezifische Widerstand der Kathodenschicht
21 beträgt 0,01 Ω·cm. Die Dicke der Kathodenschicht21 beträgt 350 μm. Die Breite xn der Driftzone22a beträgt 3 μm. Der spezifische Widerstand der Driftzone22a beträgt 0,3 Ω·cm entsprechend einer Dotierstoffkonzentration von 2 × 1016 cm–3. Die Breite xp der Trennzonen22b beträgt 3 μm. Der Abstand zwischen den Mitten der Zonen (22a bzw.22b ) gleichen Leitfähigkeitstyps beträgt 6 μm. Die mittlere Dotierstoffkonzentration der Trennzonen22b beträgt 2 × 1016 cm–3. Die Dicke der Driftschicht22 beträgt 10 μm. Die Diffusionstiefe der Anodenschicht23 beträgt 1 μm. Die Oberflächendotierstoffkonzentration der Anodenschicht23 beträgt 5 × 1019 cm–3. Um die Schichtanordnung von pn-Zonenübergängen, die von den abwechselnd angeordneten Driftzonen22a und Trennzonen22b gebildet wird, im Ausschaltzustand des Bauelements zu verarmen, ist es nötig, daß die Dotierstoffmengen in den Zonen22a und22b beider Leitfähigkeitstypen nahezu gleich sind. Wenn die Dotierstoffkonzentration in den Zonen eines der Leitfähigkeitstypen halb so groß wie diejenige in den Zonen des entgegengesetzten Leitfähigkeitstyps ist, dann sollten die Zonen des einen Leitfähigkeitstyps doppelt so breit wie die des entgegengesetzten anderen Leitfähigkeitstyps sein. Wenn die Dotierstroffkonzentrationen in den Zonen beider Leitfähigkeitstypen gleich sind, wird die Halbleiteroberfläche effizienter ausgenutzt, da die Zonen des einen Leitfähigkeitstyps nicht breiter als die des anderen Leitfähigkeitstyps zu sein brauchen. - Die
3(a) bis3(d) zeigen Teilquerschnittsansichten zur Erläuterung einzelner Schritte eines Verfahrens zur Herstellung der Diode gemäß dem ersten Ausführungsbeispiel der Erfindung. - Gemäß
3(a) wird eine n Driftschicht22a epitaxial auf eine n+ Kathodenschicht21 aufgewachsen, die als n Substrat mit niedrigem elektrischen Widerstand dient. - Gemäß
3(b) wird eine erste Maske1 auf der Driftschicht22a durch Abscheiden eines Wolfram-Films mit einer Dicke von 3 μm mittels eines CVD-Verfahrens und anschließende fotolithografische Mustergebung ausgebildet. Da implantierte Ionen sich über die Breite der Fenster der Maske hinaus verteilen, muß die Breite der Fenster sorgfältig festgelegt werden. Es werden dann Borionen2a implantiert. Die Beschleunigungsspannung für die Ionenimplantation wird kontinuierlich zwischen 100 keV und 10 MeV geändert, so daß die Konzentration der implantierten Borionen2b gleichförmig 2 × 1016 cm–3 wird. - Gemäß
3(c) wird die erste Maske1 wird dann entfernt, und Borionen2a zur Ausbildung einer p+ Anodenschicht23 werden unter einer Beschleunigungsspannung von 100 keV mit einer Dosis von 3 × 1015 cm–2 implantiert. - Gemäß
3(d) wird der resultierende Halbleiterkörper thermisch eine Stunde lang bei 1000°C zur Aktivierung der implantierten Dotierstoffionen, zum Ausglühen von Defekten sowie zur Bildung der n Driftzonen22a , der p Trennzonen22b und der p+ Anodenschicht23 behandelt. - Dann werden eine Kathode
27 und eine Anode28 ausgebildet, um die Diode mit der Schicht abwechselnder Leitfähigkeitstypen gemäß dem ersten Ausführungsbeispiel der Erfindung fertigzustellen. - Da die maximale Beschleunigungsspannung bei der Ionenimplantation auf einen hohen Wert gesetzt ist und zur Ausbildung der Trennzone
22b kontinuierlich verändert wird, werden zwischen den Trennzonen22b und den Driftzonen22a tiefe und stetige pn-Zonenübergangsebenen gebildet. - Wenn eine bestimmte Kristallorientierung, etwa die (110)-Ebene eines Siliciumkristalls, gewählt wird, wird eine Ionenimplantationszone mit im Vergleich zur üblichen Ionenimpiantation doppelter Tiefe durch Ausnutzung des Kanaleffekts der implantierten Ionen gebildet.
- Bei der Diode des ersten Ausführungsbeispiels weisen die Driftzonen
22a und die Trennzonen22b nahezu gleiche Abmessungen und nahezu die gleichen Dotierstoffkonzentrationen auf. Wenn eine Vorspannung in Sperrichtung an diese Diode des ersten Ausführungsbeispiels angelegt wird, wird die Driftschicht22 verarmt, und trägt die Sperrspannung. - Zur Schaffung herkömmlicher Dioden mit einer einlagigen Driftschicht hohen Widerstands und einer Durchbruchspannung der 300 V-Klasse, muß die Driftschicht eine Dotierstoffkonzentration von 2 × 1014 cm–3 und eine Dicke von etwa 40 μm aufweisen. Bei der Diode des ersten Ausführungsbeispiels wird der Durchlaßwiderstand auf ein Fünftel desjenigen der herkömmlichen Dioden dadurch verringert, daß die Dotierstoffkonzentration in den Driftzonen
22a erhöht wird und die Dicke der Driftschicht22 entsprechend der Zunahme der Dotierstoffkonzentration verringert wird. - Wie oben erläutert, wird eine Diode mit einer Schicht abwechselnder Leitfähigkeitstypen geschaffen, die sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung auszeichnet, wobei die Herstellung leicht unter Einsatz bekannter Techniken, wie des Epitaxialwachstums, der Ionenimplantation und der thermischen Diffusion ohne Erfordernis eine Ausbildung von Gräben mit einem großen Seitenverhältnis und des Huffüllens der einzelnen Gräben mit einer Epitaxialschicht hoher Qualität erfolgen kann.
- Durch weiteres Verengen der Driftzonen
22a und Erhöhen von deren Dotierstoffkonzentration, kann der Durchlaßwiderstand weiter verringert werden und der Widerspruch zwischen niedrigem Durchlaßwiderstand und hoher Durchbruchsspannung weiter entschärft werden. -
1(b) zeigt einen Teilquerschnitt einer Modifikation der Diode des ersten Ausführungsbeispiels. Die modifizierte Diode von1(b) unterscheidet sich von derjenigen gemäß1(a) dadurch, daß die Tiefe yp der Trennzonen22b größer als die Tiefe yn der Driftzonen22a ist. - Wenn die Tiefe yp der Trennzonen
22b kleiner als die Tiefe yn der Driftzonen22a ist, erstrecken sich die Driftzonen22a unter die Trennzonen22b . Die sich unter die Trennzonen22b erstreckenden Abschnitte der Driftzonen22a werden nicht vollständig verarmt, was zu einer Ver ringerung der Durchbruchsspannung führt. Zur Vermeidung dieses Problems ist es günstig, die Trennzonen22b tiefer als die Driftzonen22a auszubilden und die Trennzonen22b bis hinunter zur Kathodenschicht21 zu erstrecken. - Es ist allerdings nicht sehr sinnvoll, die Tiefe yp viel größer als die Tiefe yn zu machen. Als Faustregel hat es sich als günstig erwiesen, die Tiefe yp etwa 20% größer als die Tiefe yn zu machen. D. h., vorzugsweise erfüllen die Tiefen yp und yn die Beziehung yn < yp ≤ 1,2 yn. Durch Einstellen der Tiefen yp und yn in dieser Weise wird die Sperrspannung von der Driftschicht
22 (dem pn-Laminat) getragen und die Durchlaßspannung wird verringert. - Die Trennzonen
22b werden dadurch tiefer gemacht, daß die Beschleunigungsspannung für die Ionenimplantation erhöht wird. Eine Diode mit einer höheren Durchbruchsspannung kann durch weiteres Erhöhen der Beschleunigungsspannung bei der Ionenimplantation hergestellt werden. - Die Anordnung der Driftzonen
22a und der Trennzonen22b ist nicht auf die planare Streifenanordnung beschränkt, die in Verbindung mit dem ersten Ausführungsbeispiel beschrieben wurde. Die Driftzonen und die Trennzonen bei den folgenden Ausführungsbeispielen können in einem Gittermuster, einem Netzmuster, einem Bienenwabenmuster und dergleichen Mustern angeordnet werden. - Statt, wie beschrieben, zuerst eine n Driftschicht und daran anschließend die Trennzonen auszubilden, können auch zuerst eine p Trennschicht epitaxial aufgewachsen und anschließend Donatorionen in die Trennschicht zur Ausbildung von n Driftzonen
22a zwischen p Trennzonen22b implantiert werden. - Zweites Ausführungsbeispiel
-
4 zeigt einen Teilquerschnitt einer Diode mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß einem zweiten Ausführungsbeispiel der Erfindung. - Bei der Diode von
4 unterscheiden sich die Trennzonen22b von denjenigen des ersten Ausführungsbeispiels durch eine andere Form. Beim zweiten Ausführungsbeispiel sind die Grenzen zwischen den n Driftzonen22a und den p Trennzonen22b durch Kurven dargestellt (dreidimensional gekrümmte Flächen). -
5 zeigt ein Profil der Dotierstoffverteilung längs der Linie D-D in4 . Wieder ist auf der Ordinate die Dotierstoffkonzentration in logarithmischem Maßstab aufgetragen. Gemäß Darstellung in5 schließt sich an den Dotierstoffkonzentrationsgradienten über die p+ Anodenschicht23 eine zyklische Änderung der Dotierstoffkonzentration an, die durch die Diffusionsform unterschiedlicher Dotierstoffquellen zur Ausbildung der Trennzonen22b herrührt. Diese zyklische Änderung der Dotierstoffkonzentrationsverteilung geht in die Dotierstoffkonzentrationsverteilung über die n+ Kathodenschicht21 über. Da die Driftzonen22a epitaxial ausgebildet sind, ist die Konzentrationsverteilung über die Driftzonen22a nahezu gleichförmig, ähnlich wie dies in2(c) der Fall ist. - Die Diode des zweiten Ausführungsbeispiels wird zunächst mit den unter Bezugnahme auf die
3(a) und3(b) beschriebenen Schritten hergestellt. Allerdings wird die Beschleunigungsspannung bei der Implantation der Borionen nicht kontinuierlich geändert. Borionen2a werden mehrfach unter stufenweiser Änderung der Beschleunigungsspannung in aufsteigender Reihenfolge implantiert, etwa 100 keV, 200 keV, 500 keV, 1 MeV, 2 MeV, 5 MeV und 10 MeV. - Die Diode gemäß dem zweiten Ausführungsbeispiel zeichnet sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung aus und läßt sich leicht mit bekannten Techniken wie Epitaxialwachstum, Ionenimplantation und thermischer Diffusion, herstellen.
- Bei der Herstellung eines Halbleiterbauelements mit niedriger Durchbruchsspannung kann dessen dünne Driftschicht mit einer einstufigen Ionenimplantation ausgebildet werden.
- Drittes Ausführungsbeispiel
- Eine Diode gemäß
1(b) kann auch durch ein anderes Herstellungsverfahren hergestellt werden. - Die
6(a) bis6(e) zeigen Teilquerschnittsansichten zur Erläuterung der Schritte zur Herstellung der Diode als drittes Ausführungsbeispiel der Erfindung. - Gemäß
6(a) wird eine n+ Kathodenschicht21 dadurch ausgebildet, daß Donatordotierstoff von einer Oberfläche eines n Wafers hohen Widerstands tief diffundiert wird. Eine n– Schicht22c befindet sich dann auf der n+ Kathodenschicht21 . Dotierstoff kann in gegenüberliegende Oberflächenabschnitte eines n Wafers hohen Widerstands diffundiert werden, und eine der Diffusionszonen kann dann entfernt werden. - Gemäß
6(b) wird ein Wolfram-Film mit einer Dicke von 3 μm auf der Schicht22c beispielsweise mittels eines CVD-Verfahrens abgeschieden. Der abgeschiedene Wolfram-Film wird fotolithografisch zu einer ersten Maske1 gemustert. Phosphorionen3a werden durch die Fenster der ersten Maske1 in die Schicht22c implantiert, wobei die Beschleunigungsspannung zwischen 100 keV und 15 MeV so geändert wird, daß die Konzentration implantierter Phosphorionen3b in den implantierten Zonen gleichförmig bei 2 × 1016 cm–3 liegt. Die erste Maske1 wird dann entfernt. - Gemäß
6(c) wird dann eine zweite Maske4 auf gleiche Weise wie die erste Maske1 ausgebildet. Borionen2a werden durch die Fenster der zweiten Maske4 in die Schicht22c implantiert, wobei die Beschleunigungsspannung zwischen 100 keV und 10 MeV so geändert wird, daß die Konzentration implantierter Borionen2b in den implantierten Zonen gleichförmig bei 2 × 1016 cm–3 liegt. - Gemäß
6(d) wird die zweite Maske4 dann entfernt. Eine p+ Anodenschicht23 wird durch Implantieren von Borionen2a bei einer Beschleunigungsspannung von 100 keV mit einer Dosis von 3 × 1015 cm–2 ausgebildet. Der resultierende Halbleiterkörper wird eine Stunde lang bei 1000°C wärmebehandelt, um die implantierten Dotierstoffionen zu aktivieren, Defekte auszuglühen und n Driftzonen22a , p Trennzonen22b und die p+ Anodenschicht23 zu bilden, wie in6(e) gezeigt. Die n– Schicht22c bleibt nur im Umfangsbereich der Diode zurück, um die Sperrspannung zu tragen, nicht aber in deren Zentralbereich. Es werden dann eine Kathode und eine Anode ausgebildet, um die Diode des dritten Ausführungsbeispiels der Erfindung fertigzustellen. - Da die maximalen Beschleunigungsspannungen für die Ionenimplantation auf hohe Werte gesetzt sind und die Beschleunigungsspannungen für die Ionenimplantation kontinuierlich geändert werden, werden tiefe und stetige pn-Zonenübergangsebenen zwischen den Trennzonen
22b und den Driftzonen22a gebildet. Somit zeichnet sich die Diode des dritten Ausführungsbeispiels durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung aus und kann mit bekannten Techniken wie Epitaxialwachstum, Ionenimplantation und thermische Diffusion, leicht hergestellt werden. - Da die Diode des dritten Ausführungsbeispiels eine Driftschicht
22 aus den Driftzonen22a und den Trennzonen22b nahezu gleicher Abmessungen und nahezu gleicher Dotierstoffkonzentrationen aufweist, wird diese Driftschicht22 verarmt, um die Sperrspannung zu tragen, wenn über der Diode eine Vorspannung in Sperrichtung angelegt wird. - Der oben beschriebene Aufbau ermöglicht die Herstellung der Diode mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß dem dritten Ausführungsbeispiel durch einen Prozeß, der eine Ionenimplantation und eine Wärmebehandlung als Hauptschritte enthält.
- Die Driftzonen
22a und die Trennzonen22b können durch Implantieren jeweiliger Dotierstoffe mit nahezu gleicher Tiefe gemäß Darstellung in1(a) ausgebildet werden. Alternativ können die Driftzonen22a und die Trennzonen22b durch Implantation jeweiliger Dotierstoffe unter schrittweise geänderter Beschleunigungsspannung in gleicher Weise wie beim zweiten Ausführungsbeispiel ausgebildet werden. - Die Kathodenschicht
21 wird bei dem dritten Ausführungsbeispiel durch Diffusion von Dotierstoffionen in eine Schicht hohen Widerstands ausgebildet, die als n– Schicht22c hohen Widerstands dient. Alternativ kann ein Epitaxialwafer mit einer n– Schicht22c hohen Widerstands verwendet werden, die epitaxial auf einem Substrat niedrigen elektrischen Widerstands ausgebildet wurde, welches als n+ Kathodenschicht21 dient. - Viertes Ausführungsbeispiel
-
7 zeigt einen Teilquerschnitt einer Diode gemäß einem vierten Ausführungsbeispiel der Erfindung. - Obwohl der Aufbau der Diode von
7 dem der Diode von1(b) gleicht, unterscheidet sich die Diode von7 von derjenigen in1(b) , weil die Herstellungsverfahren verschieden sind. Bei der Diode von1(b) werden die Driftzonen22a epitaxial ausgebildet, weshalb ihre Dotierstoffverteilung gleichförmig ist. Bei der Diode von7 werden die n Driftzonen22a durch Diffusion von Dotierstoffionen von der Oberfläche eines Substrats hohen Widerstands ausgebildet, weshalb ihre Dotierstoffkonzentration die von der Diffusion herrührende Verteilung zeigt. -
8 zeigt ein Profil der Dotierstoffverteilung längs der Linie E-E in7 . Wiederum ist die Dotierstoffkonzentration in logarithmischem Maßstab auf der Ordinate aufgetragen.8 zeigt die Dotierstoffkonzentrationsverteilungen über die p+ Anodenschicht23 , die n Driftzone22a und die n+ Kathodenschicht21 . - Die
9(a) bis9(e) zeigen Teilquerschnittsansichten zur Erläuterung von Schritten eines Verfahrens zur Herstellung der Diode des vierten Ausführungsbeispiels der Erfindung. - Gemäß
9(a) wird eine n+ Kathodenschicht21 durch tiefe Diffusion von Donatordotierstoff von der Oberfläche eines n Wafers hohen Widerstands ausgebildet. Eine n– Schicht22c hohen Widerstands befindet sich nun auf der Kathodenschicht21 . Phosphorionen3a werden in den Oberflächenabschnitt der Schicht22c bei einer Beschleunigungsspannung von 100 keV mit einer Dosis von 2 × 1013 cm–2 implantiert. - Wie in
9(b) gezeigt, wird eine n Driftschicht22a durch Diffusion der implantierten Phosphorionen während 10 Stunden bei 1250°C gebildet, so daß die Driftschicht22a die Kathodenschicht21 erreicht. Somit verbleibt die Schicht22c hohen Widerstands nur im Umfangsbereich der Diode, um die Sperrspannung zu tragen, nicht dagegen in deren Zentralbereich. - Gemäß
9(c) wird ein Wolfram-Film mit einer Dicke von 3 μm mittels eines CVD-Verfahrens auf der Driftschicht22a abgeschieden. Der abgeschiedene Wolfram-Film wird fotolithografisch zu einer ersten Maske1 gemustert. Borionen2a werden durch die Fenster der ersten Maske1 in die Driftschicht22a implantiert, wobei die Beschleunigungsspannung zwischen 100 keV und 10 MeV so geändert wird, daß die Konzentration implantierter Borionen2b in den implantierten Zonen (p Trennzonen22b ) gleichförmig 2 × 1016 cm–3 beträgt. - Die erste Maske
1 wird dann entfernt, wonach gemäß Darstellung in9(d) Borionen2a selektiv zur Ausbildung der p+ Anodenschicht23 implantiert werden. - Der resultierende Halbleiterkörper wird dann eine Stunde lang bei 1000°C wärmebehandelt, um die implantierten Dotierstoffionen zu aktivieren, Defekte auszuglühen und die n Driftzonen
22a , die p Trennzonen22b und die p+ Anodenschicht23 zu bilden, wie in9(e) gezeigt. Dann werden eine Kathode und eine Anode ausgebildet, um die Diode des vierten Ausführungsbeispiels der Erfindung fertigzustellen. - Die Abmessungen und die Dotierstoffkonzentrationen einer beispielhaften Diode der 300 V-Klasse sind wie folgt. Die Oberflächendotierstoffkonzentration der Kathodenschicht
21 beträgt 3 × 1020 cm–3. Die Diffusionstiefe der Kathodenschicht21 beträgt 200 μm. Die Breite der Driftzonen22a beträgt 3 μm. Die Oberflachendotierstoffkonzentration der Driftzonen22a beträgt 1 × 1017 cm–3. Die Diffusionstiefe der Driftzonen22a beträgt 10 μm. Die Breite der Trennzonen22b beträgt 3 μm. Die durchschnittliche Dotierstoffkonzentration der Trennzonen22b beträgt 2 × 1016 cm–3. Die Diffusionstiefe der Anodenschicht23 beträgt 1 μm. Die Oberflächendotierstoffkonzentration der Anodenschicht23 beträgt 5 × 1019 cm–3. - Die Diode mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß dem vierten Ausführungsbeispiel der Erfindung zeichnet sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung aus und kann leicht mit bekannten Techniken wie Epitaxialwachstum, Ionenimplantation und thermische Diffusion, hergestellt werden.
- Statt, wie beschrieben, zunächst eine n Driftschicht
22a auszubilden und anschließend Phosphorionen zu implantieren, kann alternativ zunächst eine p Trennschicht22b durch Diffusion hergestellt werden, wonach Donatorionen in die Trennschicht22b implantiert werden, um die n Driftzonen22a zwischen p Trennzonen22b zu bilden. - Ein Epitaxialwafer mit einer epitaxial auf einem Substrat niedrigen elektrischen Widerstands, das als eine n+ Kathodenschicht
21 dient, ausgebildeten n– Schicht22c hohen Widerstands kann verwendet werden. - Die Driftzonen
22a und die Trennzonen22b können durch Implantation jeweiliger Dotierstoffe mit im wesentlichen gleicher Tiefe ausgebildet werden, wie in1(a) gezeigt. Alternativ können die Driftzonen22a und die Trennzonen22b durch Implantation jeweiliger Dotierstoffe mit schrittweise geänderten Beschleunigungsspannungen in gleicher Weise wie beim zweiten Ausführungsbeispiel ausgebildet werden. - Fünftes Ausführungsbeispiel
-
10 zeigt einen Teilquerschnitt einer Diode gemäß einem fünften Ausführungsbeispiel der Erfindung. - Obwohl der in
10 gezeigte Aufbau dem in1(b) ähnlich ist, unterscheiden sich die Dioden, weil ihre Herstellungsverfahren unterschiedlich sind. Bei der Diode von10 sind die n Driftzonen22a und die p Trennzonen22b durch Diffusion jeweiliger Dotierstoffionen von der Oberfläche eines Wafers hohen Widerstands ausgebildet, weshalb die Dotierstoffkonzentrationen in den Driftzonen22a und den Trennzonen22b den von der Diffusion herrührenden Verlauf aufweisen. -
11 zeigt ein Profil der Dotierstoffverteilung längs der Linie F-F in10 . Wieder ist die Dotierstoffkonzentration in logarithmischem Maßstab auf der Ordinate aufgetragen.11 zeigt die Dotierstoffkonzentrationsverteilungen über die p+ Anodenschicht23 , eine Trennzone22b und die n+ Kathodenschicht21 . Obwohl nicht dargestellt, ist die Dotierstoffkonzentrationsverteilung über die Driftzonen22a ähnlich derjenigen über die Trennzonen22b . - Die
12(a) bis12(d) zeigen Teilquerschnittsansichten zur Erläuterung von Schritten eines Verfahrens zur Herstellung der Diode gemäß dem fünften Ausführungsbeispiel der Erfindung. Gemäß12(a) wird eine n+ Kathodenschicht21 durch tiefe Diffusion von Donatorionen von der Oberfläche eines n Wafers hohen Widerstands ausgebildet. Danach befindet sich eine n– Schicht22c hohen Widerstands auf der Kathodenschicht21 . - Gemäß
12(b) wird ein Oxidfilm auf der Schicht22c zur Bildung einer ersten Maske1 ausgebildet. Borionen2a werden durch die Fenster der ersten Maske1 bei einer Beschleunigungsspannung von 100 keV mit einer Dosis von 7 × 1012 cm–2 in die Schicht22c implantiert. Die implantierten Borionen sind mit2b bezeichnet. - Gemäß
12(c) werden die implantierten Borionen2b während 30 Stunden bei 1200°C wärmebehandelt. Dann wird eine zweite Maske4 auf den Zonen ausgebildet, in welche die Borionen diffundiert sind. Dann werden Phosphorionen3a durch die Fenster der zweiten Maske4 bei einer Beschleunigungsspannung von 100 keV mit einer Dosis von 7 × 1012 cm–2 in die Schicht22c implantiert. Die implantierten Phosphorionen sind mit3b bezeichnet. Alternativ können die Dotierstoffionen durch Gasdotierung eingebracht werden. Zuerst werden die Dotierstoffionen mit kleinem Diffusionskoeffizienten eingebracht und dann wärmebehandelt. - Gemäß
12(d) werden die Borionen2b und die Phosphorionen3b während 50 Stunden bei 1200°c wärmebehandelt, um n Driftzonen22a und p Trennzonen22b bis hinunter zur Kathodenschicht21 auszubilden. Die Schicht22c hohen Widerstands verbleibt lediglich im Umfangsbereich der Diode, um die Sperrspannung zu übernehmen, nicht dagegen in ihrem Zentralbereich. Anschließend werden Borionen2a implantiert, um die p+ Anodenschicht23 zu bilden. - Der resultierende Halbleiterkörper wird eine Stunde lang bei 1000°C wärmebehandelt, um die implantierten Dotierstoffionen zu aktivieren, Defekte auszuglühen und die Driftzonen
22a , die Trennzonen22b und die Anodenschicht23 zu bilden, wie in12(e) gezeigt. Dann werden eine Kathode und eine Anode ausgebildet, um die Diode des fünften Ausführungsbeispiels der Erfindung fertigzustellen. - Somit wird auf einfache Weise eine Diode mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß dem fünften Ausführungsbeispiel der Erfindung hergestellt, die sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung auszeichnet, und zwar hergestellt unter Einsatz bekannter Techniken wie Epitaxialwachstum, Ionenimplantation und thermische Diffusion.
- Die Reihenfolge der Herstellungsschritte ist deshalb so wie beschrieben, weil der Diffusionskoeffizient von Bor kleiner als der von Phosphor ist. Andere Kombinationen von Donatordotierstoff und Akzeptordotierstoff können verwendet werden. Dann müssen die Zeitspannen für die Diffusion entsprechend den Diffusionskoeffizienten der jeweiligen Dotierstoffionen geeignet gewählt werden.
- Sechstes Ausführungsbeispiel
-
13 zeigt einen Teilquerschnitt einer Schottky-Diode (Schottky-Barrier-Diode (SBD)) mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß einem sechsten Ausführungsbeispiel der Erfindung. - Gemäß Darstellung in
13 umfaßt die Schottky-Diode eine n+ Kathodenschicht21 , eine Driftschicht22 mit n Driftzonen22a und p Trennzonen22b , eine Schottky-Elektrode28' auf der Driftschicht22 und eine Kathode27 in ohmschem Kontakt mit der Kathodenschicht21 . Schottky-Sperrschichten werden zwischen der Schottky-Elektrode28' und den Driftzonen22a gebildet. - Bei dieser Diode des sechsten Ausführungsbeispiels weisen die Driftzonen
22a und die Trennzonen22b nahezu die gleichen Abmessungen und nahezu die gleichen Dotierstoffkonzentrationen auf. Wenn eine Vorspannung in Sperrichtung an die Diode angelegt wird, wird die Driftschicht22 verarmt, um die Sperrspannung aufzunehmen. Die Folge von pn-Zonenübergängen der Driftschicht22 wird beispielsweise mit den Schritten ausgebildet, die in Verbindung mit dem ersten Ausführungsbeispiel beschrieben wurden. Danach werden die Schottky-Elektrode28' und die Kathode27 auf der Driftschicht22 bzw. der Kathodenschicht21 ausgebildet. Alternativ kann die Diode des sechsten Ausführungsbeispiels mit einem der Verfahren zur Herstellung der Dioden gemäß dem zweiten bis fünften Ausführungsbeispiel hergestellt werden. - Wenn eine Vorspannung in Sperrichtung angelegt wird, breiten sich Verarmungsschichten in das pn-Laminat der Driftschicht
22 aus und tragen die Sperrspannung. Wenn eine Vorspannung in Durchlaßrichtung angelegt wird, fließt ein Driftstrom durch die Driftzonen22a . - Die Breiten und die Tiefen der Driftzonen
22a und der Trennzonen22b sind ähnlich jenen der Diode des ersten Ausführungsbeispiels. -
14 zeigt im Vergleich zwei Kennlinien des Durchlaßstroms IF über der Durchlaßspannung VF, und zwar für eine beispielhafte Schottky-Diode, die in gleicher Weise wie die Diode des ersten Ausführungsbeispiels hergestellt wurde, und für eine herkömmliche Schottky-Diode. In der Figur ist die Durchlaßspannung VF auf der Abszisse und der Durchlaßstrom IF auf der Ordinate aufgetragen. Die Schottky-Elektrode28' der beispielhaften Schottky-Diode besteht aus Molybdän. Die zum Vergleich verwendete herkömmliche Schottky-Diode enthält eine gleichförmige Driftschicht. -
14 zeigt deutlich, daß die Durchlaßspannung VF bei gleicher Durchbruchsspannungsklasse bei der Schottky-Diode sehr viel stärker als die der herkömmlichen Schottky-Diode verringert ist. - Da die Driftzonen
22a und die Trennzonen22b leicht verarmt werden, kann ihre Dotierstoffkonzentration erhöht und die Dicke der Driftschicht22 verringert werden. Infolge der erhöhten Dotierstoffkonzentrationen und der verringerten Dicke der Driftschicht22 wird die Durchlaßspannung stark verringert, und der Widerspruch zwischen einer niedrigen Durchlaßspannung einerseits und einer hohen Durchbruchsspannung andererseits wird erheblich entschärft. - Die Schottky-Diode gemäß dem sechsten Ausführungsbeispiel zeichnet sich durch eine hohe Durchbruchsspannung und eine niedrige Durchlaßspannung aus und kann leicht unter Einsatz bekannter Techniken wie Ionenimplantation und thermische Diffusion hergestellt werden.
- Die Halbleiterstrukturen mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß der vorliegenden Erfindung sind nicht nur auf Dioden, Schottky-Dioden und MOSFETs anwendbar, die voranstehend beispielhaft beschrieben wurden, sondern gleichermaßen auf nahezu alle anderen Halbleiterbauelemente, wie Bipolartransistoren, IGBTs, JFETs, Thyristoren, MESFETs und HEMTs. Die Leitfähigkeitstypen können nach Bedarf vertauscht werden.
- Wie voranstehend erläutert, enthält das Halbleiterbauelement mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß der Erfindung eine erste Hauptfläche, eine zweite Hauptfläche, eine erste Elektrode auf der ersten Hauptfläche, eine zweite Elektrode auf der zweiten Hauptfläche, ein pn-Laminat aus Driftzonen eines ersten Leitfähigkeitstyps und Trennzonen eines zweiten Leitfähigkeitstyps entgegengesetzt dem ersten Leitfähigkeitstyp, wobei sich die Driftzonen und die Trennzonen vertikal parallel zueinander zwischen der ersten Hauptfläche und der zweiten Hauptfläche erstrecken und abwechselnd angeordnet sind und das pn-Laminat im Einschaltzustand des Bauelements einen Strompfad bereitstellt, während es im Ausschaltzustand des Bauelements verarmt ist. Von den Driftzonen und den Trennzonen ist wenigstens eine Zonenart durch einstufige Ionenimplantation mit kontinuierlich veränderter Beschleunigungsspannung oder mehrstufige Ionenimplantation mit stufenweise geänderter Beschleunigungsspannung ausgebildet. Die Zonen der nicht durch Ionenimplantation gebildeten Zonenart werden durch Epitaxialwachstum oder Dotierstoffdiffusion gebildet. Sowohl die Driftzonen als auch die Trennzonen können durch Ionenimplantation gebildet werden.
- Ein charakteristischer Halbleiteraufbau mit einem pn-Laminat, das von abwechselnd angeordneten p Zonen und n Zonen gebildet wird, wird durch einschlägige Techniken wie Ionenimplantation und Wärmebehandlung realisiert, ohne daß es erforderlich wäre, Gräben mit einem großen Seitenverhältnis auszubilden und jeden Graben mit einer Epitaxialschicht hoher Qualität aufzufüllen.
- Da die Dotierstoffkonzentrationen in dem pn-Laminat erhöht sind und die Dicke des pn-Laminats entsprechend der Zunahme der Dotierstoffkonzentrationen verringert ist, werden die Durchlaßspannung und der Durchlaßwiderstand stark vermindert und der Widerspruch zwischen einer niedrigen Durchlaßspannung bzw. einem niedrigen Durchlaßwiderstand und einer hohen Durchbruchsspannung entschärft.
- Der Halbleiteraufbau mit einer Schicht abwechselnder Leitfähigkeitstypen gemäß der Erfindung ermöglicht die Realisierung eines neuen Leistungs-Halbleiterbauelements mit drastisch verringerter Verlustleistung.
Claims (8)
- Verfahren zur Herstellung eines Halbleiterbauelements mit einer ersten Schicht (
21 ), die eine erste Hauptfläche und eine zweite Hauptfläche aufweist, einer ersten Elektrode (27 ) an der zweiten Hauptfläche, einer pn-Laminatschicht (22 ), die mit einer ersten Fläche die erste Hauptfläche kontaktiert und eine der ersten Fläche gegenüberliegende zweite Fläche aufweist, und wenigstens einer zweiten Elektrode (28 ), die direkt oder über eine weitere Schicht an der zweiten Fläche vorgesehen ist, wobei die pn-Laminatschicht (22 ) Driftzonen (22a ) eines ersten Leitfähigkeitstyps und Trennzonen (22b ) eines zweiten Leitfähigkeitstyps, entgegengesetzt dem ersten Leitfähigkeitstyp, enthält, die sich vertikal zwischen der ersten Fläche und der zweiten Fläche der pn-Laminatschicht (22 ) parallel zueinander erstrecken und einander in Horizontalrichtung abwechselnd angeordnet sind, und wobei die pn-Laminatschicht (22 ) einen Strompfad bereitstellt, wenn das Halbleiterbauelement im EIN-Zustand ist, während sie verarmt ist, wenn das Halbleiterbauelement im AUS-Zustand ist, wobei das Verfahren die Schritte umfaßt: Ausbilden einer zweiten Schicht (22a ,22c ) auf der ersten Schicht (21 ), in welcher Schicht die Driftzonen (22a ) und Trennzonen (22b ) angeordnet werden, Implantieren von Dotierstoffionen in die zweite Schicht (22a ,22c ), wobei die Beschleunigungsspannung bei der Ionenimplantation schrittweise oder kontinuierlich geändert wird, und Wärmebehandeln der implantierten Dotierstoffionen zur Ausbildung der Driftzonen (22a ) oder der Trennzonen (22b ). - Verfahren nach Anspruch 1, wobei: die zweite Schicht durch Aufwachsen einer Epitaxialschicht (
22a ) auf der ersten Schicht (21 ) zur Ausbildung der Driftzonen (22a ) oder der Trennzonen (22b ) gebildet wird, in welcher Schicht die jeweils anderen Zonen dann durch Ionenimplantation und nachfolgende Wärmebehandlung ausgebildet werden. - Verfahren nach Anspruch 1, wobei: die erste Schicht (
21 ) durch eine von der zweiten Hauptfläche ausgehende Diffusion in eine Schicht gebildet wird, deren von der Diffusion nicht betroffener Teil die zweite Schicht (22c ) darstellt. - Verfahren nach Anspruch 1, wobei: in einen Oberflächenabschnitt der zweiten Schicht (
22c ) Dotierstoffionen eingebracht werden, und die eingebrachten Dotierstoffionen thermisch diffundiert werden, um dadurch eine Diffusionsschicht entweder für die Driftzonen (22a ) oder die Trennzonen (22b ) zu bilden, in welcher Diffusionsschicht dann die jeweils anderen Zonen durch Ionenimplantation in die Diffusionsschicht ausgebildet werden. - Verfahren zur Herstellung eines Halbleiterbauelements mit einer ersten Schicht (
21 ), die eine erste Hauptfläche und eine zweite Hauptfläche aufweist, einer ersten Elektrode (27 ) an der zweiten Hauptfläche, einer pn-Laminatschicht (22 ), die mit einer ersten Fläche die erste Hauptfläche kontaktiert und eine der ersten Fläche gegenüberliegende zweite Fläche aufweist, und wenigstens einer zweiten Elektrode (28 ), die direkt oder über eine weitere Schicht an der zweiten Fläche vorgesehen ist, wobei die pn-Laminatschicht (22 ) Driftzonen (22a ) eines ersten Leitfähigkeitstyps und Trennzonen (22b ) eines zweiten Leitfähigkeitstyps, entgegengesetzt dem ersten Leitfähigkeitstyp, enthält, die sich vertikal zwischen der ersten Fläche und der zweiten Fläche der pn-Laminatschicht (22 ) parallel zueinander erstrecken und einander in Horizontalrichtung abwechselnd angeordnet sind, und wobei die pn-Laminatschicht (22 ) einen Strompfad bereitstellt, wenn das Halbleiterbauelement im EIN-Zustand ist, während sie verarmt ist, wenn das Halbleiterbauelement im AUS-Zustand ist, wobei das Verfahren zur Ausbildung der pn-Laminatschicht (22 ) die Schritte umfaßt: Ausbilden einer zweiten Schicht (22c ), Einführen von Donatordotierstoffionen in erste Oberflächenabschnitte und von Akzeptordotierstoffionen in zweite Oberflächenabschnitte der zweiten Schicht (22c ), wobei die ersten und die zweiten Oberflächenabschnitte abwechselnd nebeneinanderliegen, und thermisches Diffundieren der eingeführten Dotierstoffionen zur Bildung der Driftzonen (22a ), der Trennzonen (22b ) und von pn-Zonenübergängen zwischen den Driftzonen (22a ) und den Trennzonen (22b ). - Halbleiterbauelement, umfassend: eine erste Schicht (
21 ) mit einer ersten Hauptfläche und einer zweiten Hauptfläche, eine erste Elektrode (27 ) an der zweiten Hauptfläche der ersten Schicht, eine pn-Laminatschicht mit einer der ersten Hauptfläche der ersten Schicht (21 ) zugewandten ersten Fläche und einer der ersten Fläche gegenüberliegenden zweiten Fläche, die sich vertikal zwischen der ersten Fläche und der zweiten Fläche der pn-Laminatschicht parallel zueinander und in Horizontalrichtung einander abwechselnd erstreckende Driftzonen (22a ) eines ersten Leitfähigkeitstyps und Trennzonen (22b ) eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps aufweist, und die einen Strompfad bereitstellt, wenn sich das Halbleiterbauelement im EIN-Zustand befindet, während sie verarmt ist, wenn sich das Halbleiterbauelement im AUS-Zustand befindet, und wenigstens eine zweite Elektrode (28 ), die direkt oder über eine weitere Schicht an der zweiten Fläche vorgesehen ist, wobei die Ausdehnung yp der Trennzonen (22b ) senkrecht zur ersten Hauptfläche und die Ausdehung yn der Driftzonen (22a ) senkrecht zur ersten Hauptfläche die Bedingung yn < yp ≤ 1,2 yn erfüllen. - Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß die Ausdehnung des Zonenübergangs zwischen einer jeweiligen Driftzone (
22a ) und einer an sie angrenzenden Trennzone (22b ) senkrecht zur ersten Hauptfläche größer als die Ausdehnung (xn) der Driftzonen (22a ) und die (xp) der Trennzonen (22b ) parallel zur ersten Hauptfläche ist. - Halbleiterbauelement nach einem der Ansprüche 6 und 7, dadurch gekennzeichnet, daß die zweite Hauptfläche der ersten Schicht (
21 ) und die zweite Fläche der pn-Laminatschicht (22 ) parallel zur (110)-Ebene eines Siliciumkristalls liegen.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4176/99 | 1999-01-11 | ||
JP00417699A JP4447065B2 (ja) | 1999-01-11 | 1999-01-11 | 超接合半導体素子の製造方法 |
DE10066412A DE10066412B4 (de) | 1999-01-11 | 2000-01-11 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10000754A1 DE10000754A1 (de) | 2000-07-13 |
DE10000754B4 true DE10000754B4 (de) | 2009-04-16 |
Family
ID=11577417
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10000754A Expired - Lifetime DE10000754B4 (de) | 1999-01-11 | 2000-01-11 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
DE10066412A Expired - Lifetime DE10066412B4 (de) | 1999-01-11 | 2000-01-11 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10066412A Expired - Lifetime DE10066412B4 (de) | 1999-01-11 | 2000-01-11 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Country Status (3)
Country | Link |
---|---|
US (2) | US6673679B1 (de) |
JP (1) | JP4447065B2 (de) |
DE (2) | DE10000754B4 (de) |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3851744B2 (ja) | 1999-06-28 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
JP2006210368A (ja) | 1999-07-02 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置及びその製造方法 |
JP2001094094A (ja) | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001210823A (ja) * | 2000-01-21 | 2001-08-03 | Denso Corp | 半導体装置 |
JP4770009B2 (ja) * | 2000-09-05 | 2011-09-07 | 富士電機株式会社 | 超接合ショットキーダイオード |
DE10052170C2 (de) * | 2000-10-20 | 2002-10-31 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement |
EP1261036A3 (de) | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung |
EP1267415A3 (de) * | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Leistungshalbleiterbauelement mit RESURF-Schicht |
JP3994703B2 (ja) * | 2001-08-29 | 2007-10-24 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
WO2003028108A1 (fr) | 2001-09-19 | 2003-04-03 | Kabushiki Kaisha Toshiba | Semi-conducteur et procede de fabrication |
US6521954B1 (en) | 2001-12-21 | 2003-02-18 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
US6995426B2 (en) | 2001-12-27 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type |
JP3925319B2 (ja) * | 2002-06-14 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子 |
DE10239312B4 (de) * | 2002-08-27 | 2006-08-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Driftzone und einer Feldstoppzone und Halbleiterbauelement mit einer Driftzone und einer Feldstoppzone |
DE10346838A1 (de) * | 2002-10-08 | 2004-05-13 | International Rectifier Corp., El Segundo | Superjunction-Bauteil |
DE10309400B4 (de) * | 2003-03-04 | 2009-07-30 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
JP4904673B2 (ja) * | 2004-02-09 | 2012-03-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2005243716A (ja) * | 2004-02-24 | 2005-09-08 | Sanyo Electric Co Ltd | 半導体装置 |
JP2005277220A (ja) | 2004-03-25 | 2005-10-06 | Matsushita Electric Ind Co Ltd | 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置 |
JP2005340465A (ja) * | 2004-05-26 | 2005-12-08 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
EP1696490A1 (de) * | 2005-02-25 | 2006-08-30 | STMicroelectronics S.r.l. | Ladungskompensationshalbleiterbauelement und dazugehoriges Herstellungsverfahren |
JP4939760B2 (ja) * | 2005-03-01 | 2012-05-30 | 株式会社東芝 | 半導体装置 |
JP2006287127A (ja) * | 2005-04-04 | 2006-10-19 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
EP1710843B1 (de) * | 2005-04-04 | 2012-09-19 | STMicroelectronics Srl | Integriertes Leistungsbauelement |
US7238577B1 (en) * | 2005-05-18 | 2007-07-03 | National Semiconductor Corporation | Method of manufacturing self-aligned n and p type stripes for a superjunction device |
JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
EP1742250A1 (de) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Leistungsfeldeffekttransistor und Verfahren zu seiner Herstellung |
EP1742259A1 (de) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Halbleiter-Leistungsbauelement mit Mehrfach-Drain-Struktur und entsprechendes Herstellungsverfahren |
US7285469B2 (en) | 2005-09-02 | 2007-10-23 | Intersil Americas | Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns |
DE102006055131A1 (de) | 2005-11-28 | 2007-06-06 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauteil und Verfahren zu seiner Herstellung |
US7473976B2 (en) * | 2006-02-16 | 2009-01-06 | Fairchild Semiconductor Corporation | Lateral power transistor with self-biasing electrodes |
JP4580886B2 (ja) * | 2006-03-27 | 2010-11-17 | 株式会社東芝 | 半導体装置の製造方法 |
JP2008091450A (ja) * | 2006-09-29 | 2008-04-17 | Toshiba Corp | 半導体素子 |
WO2008069309A1 (ja) * | 2006-12-07 | 2008-06-12 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置及びその製造方法 |
DE102006061994B4 (de) * | 2006-12-21 | 2011-05-05 | Infineon Technologies Austria Ag | Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben |
US7777257B2 (en) * | 2007-02-14 | 2010-08-17 | Freescale Semiconductor, Inc. | Bipolar Schottky diode and method |
JP2009059764A (ja) * | 2007-08-30 | 2009-03-19 | Panasonic Corp | ショットキーバリアダイオードおよびその製造方法 |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
JP5612256B2 (ja) | 2008-10-16 | 2014-10-22 | 株式会社東芝 | 半導体装置 |
JP5571306B2 (ja) | 2008-12-17 | 2014-08-13 | ローム株式会社 | 半導体装置 |
US7939850B2 (en) * | 2009-03-12 | 2011-05-10 | Infineon Technologies Austria Ag | Semiconductor device and method for producing a semiconductor device |
DE102009018971A1 (de) * | 2009-04-25 | 2010-11-04 | Secos Halbleitertechnologie Gmbh | Konstruktion einer Schottkydiode mit verbessertem Hochstromverhalten und Verfahren zu deren Herstellung |
WO2011004535A1 (ja) * | 2009-07-07 | 2011-01-13 | 日本電気株式会社 | 電界効果トランジスタ |
JP5423882B2 (ja) * | 2009-07-15 | 2014-02-19 | 富士電機株式会社 | 超接合半導体装置 |
JP5636254B2 (ja) | 2009-12-15 | 2014-12-03 | 株式会社東芝 | 半導体装置 |
JP5556335B2 (ja) * | 2010-04-27 | 2014-07-23 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
CN102569427A (zh) * | 2010-12-21 | 2012-07-11 | 上海华虹Nec电子有限公司 | 电压控制变容器及其制备方法 |
US8664734B2 (en) * | 2011-01-11 | 2014-03-04 | Himax Imaging, Inc. | Hole-based ultra-deep photodiode in a CMOS image sensor and a process thereof |
JP5482701B2 (ja) * | 2011-03-17 | 2014-05-07 | 富士電機株式会社 | 半導体素子 |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8785306B2 (en) * | 2011-09-27 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Manufacturing methods for accurately aligned and self-balanced superjunction devices |
JP2013175655A (ja) | 2012-02-27 | 2013-09-05 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
JP6197294B2 (ja) * | 2013-01-16 | 2017-09-20 | 富士電機株式会社 | 半導体素子 |
US9768259B2 (en) * | 2013-07-26 | 2017-09-19 | Cree, Inc. | Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling |
KR20150076768A (ko) * | 2013-12-27 | 2015-07-07 | 삼성전기주식회사 | 전력 반도체 소자 |
US9093568B1 (en) * | 2014-04-16 | 2015-07-28 | Infineon Technologies Ag | Semiconductor diode |
JP6292047B2 (ja) * | 2014-06-18 | 2018-03-14 | 富士電機株式会社 | 半導体装置 |
CN104183652A (zh) * | 2014-09-17 | 2014-12-03 | 中航(重庆)微电子有限公司 | 超结pin器件及制备方法 |
DE112016006160B4 (de) * | 2016-01-05 | 2024-09-12 | Mitsubishi Electric Corporation | Siliziumcarbid-Halbleitervorrichtung |
CN107768245A (zh) * | 2016-08-16 | 2018-03-06 | 北大方正集团有限公司 | Pin二极管的制作方法与pin二极管 |
US12027579B2 (en) | 2017-01-25 | 2024-07-02 | Rohm Co., Ltd. | Semiconductor device having a carrier trapping region including crystal defects |
US10333005B2 (en) | 2017-09-06 | 2019-06-25 | Semiconductor Components Industries, Llc | Merged P-intrinsic-N (PIN) Schottky diode |
DE102017131274B3 (de) * | 2017-12-22 | 2019-05-09 | Infineon Technologies Dresden Gmbh | Transistoranordnung und verfahren zu deren herstellung |
CN108198865B (zh) * | 2017-12-25 | 2020-07-28 | 中国科学院微电子研究所 | 一种垂直结构的氮化镓功率二极管器件及其制作方法 |
CN108574016A (zh) * | 2018-04-13 | 2018-09-25 | 华中科技大学 | 一种超结结构的碳化硅dsrd器件及脉冲功率发生器 |
CN111326567A (zh) * | 2020-03-06 | 2020-06-23 | 上海瞻芯电子科技有限公司 | 超级结的制造方法及其超级结肖特基二极管 |
EP3940788A1 (de) * | 2020-07-16 | 2022-01-19 | Infineon Technologies AG | Halbleiterbauelement mit komplementär dotierten regionen und verfahren zur herstellung |
US20230011246A1 (en) * | 2021-07-09 | 2023-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integration of low and high voltage devices on substrate |
WO2024052952A1 (ja) * | 2022-09-05 | 2024-03-14 | 三菱電機株式会社 | 半導体装置、半導体装置の制御方法、および半導体装置の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0053854A1 (de) * | 1980-12-10 | 1982-06-16 | Philips Electronics Uk Limited | Hochspannungs-Halbleiterbauelemente |
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
US5438215A (en) * | 1993-03-25 | 1995-08-01 | Siemens Aktiengesellschaft | Power MOSFET |
JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
EP0915521A2 (de) * | 1997-11-10 | 1999-05-12 | Harris Corporation | Hochspannung-MOSFET-Struktur |
DE19839970A1 (de) * | 1998-09-02 | 2000-03-16 | Siemens Ag | Randstruktur und Driftbereich für Halbleiterbauelement |
DE19954351A1 (de) * | 1998-11-12 | 2000-05-18 | Fuji Electric Co Ltd | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5940303B2 (ja) | 1977-07-20 | 1984-09-29 | 株式会社日立製作所 | 半導体スイツチング素子 |
JP2632322B2 (ja) | 1987-10-02 | 1997-07-23 | 財団法人 半導体研究振興会 | 電力用半導体素子 |
JPH01272158A (ja) | 1988-04-23 | 1989-10-31 | Matsushita Electric Works Ltd | 半導体装置およびその製法 |
JPH0750791B2 (ja) | 1989-09-20 | 1995-05-31 | 株式会社日立製作所 | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 |
US5182626A (en) * | 1989-09-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor and method of manufacturing the same |
US5141889A (en) * | 1990-11-30 | 1992-08-25 | Motorola, Inc. | Method of making enhanced insulated gate bipolar transistor |
US5183769A (en) * | 1991-05-06 | 1993-02-02 | Motorola, Inc. | Vertical current flow semiconductor device utilizing wafer bonding |
JPH05347413A (ja) * | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置の製造方法 |
US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
US6097063A (en) | 1996-01-22 | 2000-08-01 | Fuji Electric Co., Ltd. | Semiconductor device having a plurality of parallel drift regions |
EP1408554B1 (de) | 1996-02-05 | 2015-03-25 | Infineon Technologies AG | Durch Feldeffekt steuerbares Halbleiterbauelement |
JP4014676B2 (ja) | 1996-08-13 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
US6207994B1 (en) | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
JP3938964B2 (ja) | 1997-02-10 | 2007-06-27 | 三菱電機株式会社 | 高耐圧半導体装置およびその製造方法 |
CN1223004C (zh) * | 1998-07-23 | 2005-10-12 | 三菱电机株式会社 | 半导体装置及其制造方法 |
JP3988262B2 (ja) | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
US6677626B1 (en) * | 1998-11-11 | 2004-01-13 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
DE69833743T2 (de) * | 1998-12-09 | 2006-11-09 | Stmicroelectronics S.R.L., Agrate Brianza | Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen |
US6475864B1 (en) * | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
-
1999
- 1999-01-11 JP JP00417699A patent/JP4447065B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-11 DE DE10000754A patent/DE10000754B4/de not_active Expired - Lifetime
- 2000-01-11 US US09/481,242 patent/US6673679B1/en not_active Expired - Lifetime
- 2000-01-11 DE DE10066412A patent/DE10066412B4/de not_active Expired - Lifetime
-
2003
- 2003-04-21 US US10/419,658 patent/US6815766B2/en not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0053854A1 (de) * | 1980-12-10 | 1982-06-16 | Philips Electronics Uk Limited | Hochspannungs-Halbleiterbauelemente |
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
US5438215A (en) * | 1993-03-25 | 1995-08-01 | Siemens Aktiengesellschaft | Power MOSFET |
JPH09266311A (ja) * | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
EP0915521A2 (de) * | 1997-11-10 | 1999-05-12 | Harris Corporation | Hochspannung-MOSFET-Struktur |
DE19839970A1 (de) * | 1998-09-02 | 2000-03-16 | Siemens Ag | Randstruktur und Driftbereich für Halbleiterbauelement |
DE19954351A1 (de) * | 1998-11-12 | 2000-05-18 | Fuji Electric Co Ltd | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Also Published As
Publication number | Publication date |
---|---|
US20030207536A1 (en) | 2003-11-06 |
JP4447065B2 (ja) | 2010-04-07 |
US6673679B1 (en) | 2004-01-06 |
US6815766B2 (en) | 2004-11-09 |
DE10000754A1 (de) | 2000-07-13 |
DE10066412B4 (de) | 2012-12-06 |
JP2000208527A (ja) | 2000-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10000754B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE19931324B4 (de) | Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung | |
DE10052149B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE69622295T2 (de) | MIS-Anordnung und Verfahren zur Herstellung | |
DE10112463B4 (de) | SJ-Halbleiterbauelement | |
DE10106006B4 (de) | SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102005052731B4 (de) | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102009014583B4 (de) | Siliziumcarbid-MOS-Halbleitervorrichtung | |
DE19900169A1 (de) | Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE102019119020A1 (de) | Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung | |
DE102009038731A1 (de) | Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE10133543A1 (de) | Bidirektionales Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE112013004981T5 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10207522A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102017127848A1 (de) | Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur | |
DE102019108062B4 (de) | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren | |
DE102014101859B4 (de) | Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung | |
DE112017002379T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102005048447B4 (de) | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben | |
DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe | |
DE112017002113B4 (de) | Halbleitereinheit | |
DE112004000495B4 (de) | Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement | |
DE102007005347A1 (de) | Halbleitervorrichtung | |
DE19750221B4 (de) | Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8172 | Supplementary division/partition in: |
Ref document number: 10066412 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10066412 Country of ref document: DE Kind code of ref document: P |
|
AH | Division in |
Ref document number: 10066412 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 |
|
R082 | Change of representative |
Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE Effective date: 20110826 |
|
R071 | Expiry of right |