JP3988262B2 - 縦型超接合半導体素子およびその製造方法 - Google Patents

縦型超接合半導体素子およびその製造方法 Download PDF

Info

Publication number
JP3988262B2
JP3988262B2 JP20926798A JP20926798A JP3988262B2 JP 3988262 B2 JP3988262 B2 JP 3988262B2 JP 20926798 A JP20926798 A JP 20926798A JP 20926798 A JP20926798 A JP 20926798A JP 3988262 B2 JP3988262 B2 JP 3988262B2
Authority
JP
Japan
Prior art keywords
region
resistance layer
layer
buried
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20926798A
Other languages
English (en)
Other versions
JP2000040822A (ja
Inventor
龍彦 藤平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP20926798A priority Critical patent/JP3988262B2/ja
Priority to US09/348,915 priority patent/US6683347B1/en
Priority to EP10176879A priority patent/EP2267788A3/en
Priority to EP99305651.4A priority patent/EP0975024B1/en
Priority to KR1019990030131A priority patent/KR100559920B1/ko
Publication of JP2000040822A publication Critical patent/JP2000040822A/ja
Priority to US09/629,711 priority patent/US6551909B1/en
Priority to US10/658,780 priority patent/US6936892B2/en
Priority to US11/035,819 priority patent/US7253476B2/en
Application granted granted Critical
Publication of JP3988262B2 publication Critical patent/JP3988262B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、バイポーラトランジスタ、ダイオード等に適用可能な高耐圧化と大電流容量化を両立させるための縦型半導体構造およびその構造を備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
一般に半導体素子は、片面に電極部をもつ横型素子と、両面に電極部をもつ縦型素子とに大別できる。縦型半導体素子は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアス電圧による空乏層の延びる方向とが同じである。例えば、図１９は、通常のプレーナ型のｎチャネル縦型ＭＯＳＦＥＴの断面図である。この縦型ＭＯＳＦＥＴは、ドレイン電極１８が導電接触した低抵抗のｎ+ ドレイン層１１の上に形成された高抵抗のｎ- ドリフト層１２と、ｎ- ドリフト層１２の表面層に選択的に形成されたｐベース領域１３と、そのｐベース領域１３ａ内に選択的に形成された高不純物濃度のｎ+ ソース領域１４と、ｎ+ ソース領域１４とｎドリフト層１２とに挟まれたｐベース領域１３ａの表面上にゲート絶縁膜１５を介して設けられたゲート電極層１６と、ｎ+ ソース領域１４とｐベース領域１３ａとの表面に共通に接触して設けられたソース電極１７と、ｎ+ ドレイン層１１の裏面側に設けられたドレイン電極１８とを有する。
【０００３】
このような縦型素子において、高抵抗のｎ- ドリフト層１２の部分は、ＭＯＳＦＥＴがオン状態のときは縦方向にドリフト電流を流す領域として働き、オフ状態のときは、空乏化して耐圧を高める。この高抵抗のｎ- ドリフト層１２の電流経路を短くすることは、ドリフト抵抗が低くなるのでＭＯＳＦＥＴの実質的なオン抵抗（ドレイン−ソース抵抗）を下げる効果に繋がるものの、逆にｐベース領域１３ａとｎ- ドリフト層１２との間のｐｎ接合から進行するドレイン−ベース間空乏層が広がる幅が狭く、シリコンの最大（臨界）電界強度に速く達するため、耐圧（ドレイン−ソース電圧）が低下してしまう。逆に耐圧の高い半導体装置では、ｎ- ドリフト層１２が厚くなるため必然的にオン抵抗が大きくなり、損失が増すことになる。すなわちオン抵抗（電流容量）と耐圧間にはトレードオフ関係がある。このトレードオフ関係は、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。またこの問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向とが異なる横型半導体素子についても共通である。
【０００４】
この問題に対する解決法として、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域とを交互に積層した並列ｐｎ層で構成し、オフ状態のときは、空乏化して耐圧を負担するようにした構造の半導体装置が、ＥＰ００５３８５４、ＵＳＰ５２１６２７５、ＵＳＰ５４３８２１５および本発明の発明者らによる特開平９−２６６３１１号公報に開示されている。
【０００５】
図２０は、ＵＳＰ５２１６２７５に開示された半導体装置の一実施例である縦型ＭＯＳＦＥＴの部分断面図である。図１９との違いは、ドリフト層２２が単一層でなく、ｎドリフト領域２２ａとｐドリフト領域２２ｂとからなる並列ｐｎ層とされている点である。２３ａはｐベース領域、２４はｎ+ ソース領域、２６はゲート電極、２７はソース電極、２８はドレイン電極である。
【０００６】
このドリフト層２２は、ｎ+ ドレイン層２１をサブストレートとしてエピタキシャル法により、高抵抗のｎ型層を成長し、選択的にｎ+ ドレイン層２１に達するトレンチをエッチングしてｎドリフト領域２２ａとした後、更にトレンチ内にエピタキシャル法によりｐ型層を成長してｐドリフト領域２２ｂが形成される。
なお本発明の発明者らは、オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなるドリフト層を備える半導体素子を超接合半導体素子と称することとした。
【０００７】
【発明が解決しようとする課題】
ＵＳＰ５２１６２７５におけるディメンジョンの具体的な記述としては、降伏電圧をＶB とするとき、ドリフト層２２の厚さとして０．０２４ＶB 1.2 ［μｍ］、ｎドリフト領域２２ａとｐドリフト領域２２ｂとが同じ幅ｂをもち、同じ不純物濃度であるととすると、不純物濃度が７．２×１０16ＶB -0.2／ｂ［ｃｍ-3］としている。仮にＶB ＝８００Ｖ、ｂ＝５μｍと仮定すると、ドリフト層２２の厚さは７３μｍ、不純物濃度は１．９×１０16ｃｍ-3となる。単一層の場合の不純物濃度は２×１０14程度であるから、確かにオン抵抗は低減されるが、このような幅が狭く、深さの深い（すなわちアスペクト比の大きい）トレンチ内に良質の半導体層を埋め込むエピタキシャル技術は現在のところ極めて困難である。
【０００８】
オン抵抗と耐圧とのトレードオフの問題は、横型半導体素子についても共通である。上に掲げた他の発明、ＥＰ００５３８５４、ＵＳＰ５４３８２１５および特開平９−２６６３１１号公報においては、横型の超接合半導体素子も記載されており、横型、縦型共通の製造方法として、選択的なエッチングおよびエピタキシャル法による埋め込みによる方法が開示されている。横型の超接合半導体素子の場合には、薄いエピタキシャル層を積層していくので、選択的なエッチングおよびエピタキシャル法による埋め込みはそれほど困難な技術ではない。
【０００９】
しかし、縦型の超接合半導体素子に関しては、選択的なエッチングおよびエピタキシャル法による埋め込みは、ＵＳＰ５２１６２７５と同じ困難を抱えている。特開平９−２６６３１１号公報においてはまた、中性子線等による核変換法が記載されているが、装置が大がかりになり、手軽に適用するわけにはいかない。
以上のような状況に鑑み本発明の目的は、オン抵抗と耐圧とのトレードオフ関係を大幅に緩和させて、高耐圧でありながらオン抵抗の低減による電流容量の増大が可能な超接合半導体素子、およびその簡易で量産性良く製造し得る製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題解決のため、第一と第二の主面と、第一と第二の主面間に低抵抗層と、オン状態では電流が流れ、オフ状態では空乏化する第一導電型領域と第二導電型領域とを主面と平行方向に交互に配置した並列ｐｎ層からなる半導体基体領域とを備える縦型超接合半導体素子において、半導体基体領域の第一導電型領域と第二導電型領域が、イオン注入で導入された不純物の熱拡散により、半導体基体領域の深さ方向に整列された複数の第一導電型の第一埋め込み領域、複数の第二導電型の第二埋め込み領域をそれぞれ連結したものであるとする。
【００１１】
半導体基体領域の第一導電型領域と第二導電型領域が、第一の主面から複数の深さ位置に周期的に形成された第一導電型の第一埋め込み領域と、第一埋め込み領域の中間の深さ毎に周期的に形成された第二導電型の第二埋め込み領域であり、第一埋め込み領域が深さ方向に整列されているものでもよい。
そのようにすれば、オフ状態では半導体基体領域を空乏化させられるので、第一埋め込み領域または第二埋め込み領域の不純物濃度を高めることができて、オン状態でのオン抵抗を低減できる。
【００１２】
特に、深さ方向に整列された複数の第一埋め込み領域の中心と中心との間隔ｌ1 が、２〜１０μｍの範囲にあるものとする。
間隔ｌ1 が１０μｍを越えると、第一埋め込み領域またはそこから広がる空乏層を連続させるために、長時間の熱処理を必要とするようになる。また２μｍ未満であると、高抵抗層の成長とイオン注入による不純物のドーピングを繰り返す回数が増え、工程数が増えて量産化に適しない。
【００１３】
間隔ｌ1 と、主面と平行方向の第一埋め込み領域の中心と中心との間隔２ｄとの間に、０．５ｄ≦ｌ1 ≦２ｄなる関係が成立するものとする。
不純物源が小さく、不純物源からの拡散がほぼ等方的に進むと仮定すると、間隔ｌ1 ＝ｄのとき、丁度上下の埋め込み領域間および、第一、第二埋め込み領域間が一緒に接続することになる。したがって、ｌ1 ＝ｄから余りに外れた範囲では、一方が既に接続してから他方が接続するまでになお長時間の熱処理を要するという状況が生まれ、時間の利用効率から余り望ましく無い。従ってｌ1 ＝ｄを中心にして二倍の範囲である、０．５ｄ≦ｌ1 ≦２ｄが望ましいと言える。
【００１４】
低抵抗層と低抵抗層から最も近い第一埋め込み領域の中心までの間隔ｌ0 と深さ方向に整列された複数の第一埋め込み領域の中心の間隔ｌ1 との間に、ｌ0 ＜ｌ1 なる関係が成立するものとする。
ｌ0 がｌ1 に近い値であると、ほぼ半分の厚さの高抵抗層が残ることになり、オン電圧を増大させる原因となるので、ｌ0 ＜ｌ1 とするのが良い。
【００１５】
深さ方向に整列された第二埋め込み領域が互いに接続するものとする。
第二導電型の第二埋め込み領域は、第一導電型の第一埋め込み領域内に空乏層を広げる為であり、空乏層が繋がる距離であれば離れていても良いが、互いに接続していれば、作用が確実である。
【００１６】
深さ方向にほぼ整列された第一埋め込み領域が互いに接続するものとする。
第一導電型の第一埋め込み領域は、ドリフト電流の経路となるので、高抵抗層が残っていると、オン電圧を増大させる原因となるので、互いに接触するのが良い。また、上記と同様に 第一導電型の第一埋め込み領域は、第二導電型の第二埋め込み領域内に空乏層を広げる為であり、空乏層が繋がる距離であれば離れていても良いが、互いに接続していれば、作用が確実である。
【００１７】
第一埋め込み領域、第二埋め込み領域の平面的な形状としては、様々なものが考えられる。例えば、ストライプ状であっても、格子状であっても、また、平面的に分散した二次元形状であってもよい。分散した二次元形状で、例えば正方、長方、三方、または六方格子点上に配置されている場合には、第一の埋め込み領域としては、二つの隣接する第一埋め込み領域間、或いは第一埋め込み領域の単位格子のほぼ中央に配置した形状等が考えられる。
【００１８】
何れの形状でも、第一埋め込み領域と第二埋め込み領域とに空乏層がひろがる形状であれば良い。
主面と平行方向の第一埋め込み領域の中心と中心との間隔２ｄは、２〜２０μｍの範囲にあるものとする。
エピタキシャル層の表面に通常のリソグラフィー法のほぼ限界である０．４μｍ幅の窓を開け、そこから約０．３μｍの拡散を進行させると、２ｄは約２μｍとなる。２ｄが２０μｍを越えると、例えば３００Ｖ程度で空乏化するためには、不純物濃度は２×１０15ｃｍ-3程度でなければならず、オン抵抗の低減効果が小さくなる。
【００１９】
また、第一埋め込み領域、第二埋め込み領域の少なくとも一方が、半導体基体領域の深さ方向の不純物濃度分布に関して少なくとも１つのピークと２つのボトムを有するものとする。埋め込み領域は、埋め込まれた不純物源からの拡散で形成するため、半導体基体領域の四方八方に広がる。このため、半導体基体領域の深さ方向に不純物濃度分布をみて中央に１つのピークとその上下にボトムを有することとなる。
あるいは、第一埋め込み領域、第二埋め込み領域の少なくとも一方が第一の主面に不純物濃度分布のピークを有するものとする。第一埋め込み領域、第二埋め込み領域のうち、主面に不純物濃度分布のピークを有する領域が低抵抗層と異なる導電型であるとよい。
第一の主面と第一導電型領域との間に該第一導電型領域の不純物濃度より低い第一導電型の高抵抗層を有する。高抵抗層が第一の主面の電極とショットキー接続するようにする。
半導体基体領域と低抵抗層との間に、該低抵抗層より不純物濃度の低い高抵抗層を有するようにしてもよい。この時、第一導電型領域が高抵抗層によって低抵抗層に接続されている、あるいは第二導電型領域が高抵抗層によって低抵抗層から分離されているとよい。
第一の主面側に少なくとも１つの第二導電型のベース領域と、少なくとも１つの第一導電型の表面領域と、ベース領域内の第一導電型のソース領域と、ソース領域と表面領域との間のベース領域表面にゲート絶縁膜を介して設けられたゲート電極を有し、前記表面領域の不純物濃度が第一導電型領域の不純物濃度より高いものとする。第一導電型領域と表面領域が接続しているとよい。ベース領域の表面に高不純物濃度の第二導電型ウエル領域を有するとよい。
【００２０】
これらの縦型超接合半導体装置の製造方法としては、低抵抗層上に高抵抗層をエピタキシャル法により複数回積層し、第一埋め込み領域および第二埋め込み領域をその高抵抗層への不純物の拡散により形成する。
そのような製造方法とすれば、アスペクト比の高いトレンチの形成や、またそのトレンチへの埋め込みのような困難な工程を経ることなく、容易に縦型超接合半導体装置を得ることができる。そして、その半導体装置においては、第一、第二埋め込み領域がいずれも注入された不純物源からの拡散により形成された濃度分布を有することになる。
【００２１】
【発明の実施の形態】
以下に本発明の実施の形態を添付図面に基づいて説明する。
［実施例１］
図１は、本発明の実施例１に係る縦型の超接合ＭＯＳＦＥＴの部分断面図、図２（ａ）は、図１中のＡ−Ａ線に沿って切断した状態を示す平面図、図２（ｂ）は、図１中のＢ−Ｂ線に沿って切断した状態を示す平面図である。
【００２２】
図１において、３１は低抵抗のｎ+ ドレイン層、３２はｎ- 高抵抗層３２ａ、ｎ埋め込み領域３２ｂ、ｐ埋め込み領域３２ｃとからなる半導体基体領域である。表面層には、ｎ埋め込み領域３２ｂに接続してｎチャネル層３２ｄと、ｐ埋め込み領域３２ｃに接続してｐベース領域３３ａが形成されている。ｐベース領域３３の内部にｎ+ ソース領域３４と高濃度のｐ+ ウェル領域３３ｂとが形成されている。ｎ+ ソース領域３４とｎチャネル層３２ｄとに挟まれたｐベース領域３３ａの表面上には、ゲート絶縁膜３５を介してゲート電極層３６が、また、ｎ+ ソース領域３４と高濃度のｐ+ ウェル領域３３ｂの表面に共通に接触するソース電極３７が設けられている。ｎ+ ドレイン層３１の裏面にはドレイン電極３８が設けられている。ソース電極３７は、図のように絶縁膜３９を介してゲート電極層３６の上に延長されることが多い。半導体基体領域３２のうちドリフト電流が流れるのは、ｎ埋め込み領域３２ｂとｎ- 高抵抗層３２ａであるが、以下ではｐ埋め込み領域３２ｃを含めた半導体基体領域をドリフト層と呼ぶことにする。
【００２３】
図中の点線は、半導体基体領域３２の形成を中断し、不純物を導入した面を示している。ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとは、それぞれほぼ中央部に導入された不純物源からの拡散によって形成されたため、境界のｐｎ接合は曲線（三次元的には曲面）となっているが、拡散のための熱処理時間を長くすれば、両者の間のｐｎ接合は次第に直線（三次元的には平面）に近くなる。
【００２４】
図２（ａ）に見られるようにｎ埋め込み領域３２ｂ、ｐ埋め込み領域３２ｃは、平面的にはストライプ状に形成されている。図２（ａ）において、ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃは接しているが、図１のＢ−Ｂ線に沿った図２（ｂ）においては、二つの領域が接しておらず、両者の間に高抵抗のｎ- 高抵抗層３２ａが残っている。但し、上述のようにこの部分のｎ- 高抵抗層３２ａは、イオン注入後の熱処理時間を長くすれば、狭くすることができ、極端には無くすこともできる。
【００２５】
図３（ａ）は、図１中のＡ−Ａ線に沿っての不純物濃度分布図、同図（ｂ）、（ｃ）はそれぞれ図１中のＣ−Ｃ線、Ｄ−Ｄ線に沿っての不純物濃度分布図である。いずれも縦軸は対数表示した不純物濃度である。図３（ａ）においては、ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとが交互に配置されており、それぞれの不純物の拡散源からの拡散による濃度分布が繰り返されているのが見られる。図３（ｂ）において、３１は低抵抗のｎ+ ドレイン層である。ｎ埋め込み領域３２ｂには、拡散源からの拡散による濃度分布が見られ、また、上のｎ埋め込み領域３２ｂと接続して濃度分布が繰り返され、続くｎチャネル領域３２ｄにも表面からの拡散による濃度分布が見られる。図３（ｃ）においては、低抵抗のｎ+ ドレイン層３１に続くｐ埋め込み領域３２ｃに、拡散源からの拡散による濃度分布が見られ、上のｐ埋め込み領域３２ｃと接続して濃度分布が繰り返され、続くｐベース領域３３ａ、ｐ+ ウェル領域３３ｂにも表面からの拡散による濃度分布が見られる。
【００２６】
図１の超接合ＭＯＳＦＥＴの動作は、次のようにおこなわれる。ゲート電極層３６に所定の正の電圧が印加されると、ゲート電極層３６直下のｐベース領域３３ａの表面層に反転層が誘起され、ｎ+ ソース領域３４から反転層を通じてｎチャネル領域３２ｄに注入された電子が、ｎ埋め込み領域３２ｂを通じてｎ+ ドレイン層３１に達し、ドレイン電極３８、ソース電極３７間が導通する。
【００２７】
ゲート電極層３６への正の電圧が取り去られると、ｐベース領域３３ａの表面層に誘起された反転層が消滅し、ドレイン・ソース間が遮断される。更に、逆バイアス電圧を大きくすると、各ｐ埋め込み領域３２ｃはｐベース領域３３ａを介してソース電極３７へ連結されているので、ｐベース領域３３ａとｎチャネル領域３２ｄとの間のｐｎ接合Ｊａ、ｐ埋め込み領域３２ｃとｎ埋め込み領域３２ｂとのｐｎ接合Ｊｂ、ｐ埋め込み領域３２ｃとｎ- 高抵抗層３２ａとの間のｐｎ接合Ｊｃからそれぞれ空乏層がｎ埋め込み領域３２ｂ、ｐ埋め込み領域３２ｃ内に広がってこれらが空乏化される。
【００２８】
ｐｎ接合Ｊｂ、Ｊｃからの空乏端は、ｎ埋め込み領域３２ｂの幅方向に広がり、しかも両側のｐ埋め込み領域３２ｃから空乏層が広がるので空乏化が非常に早まる。従って、ｎ埋め込み領域３２ｂの不純物濃度を高めることができる。 またｐ埋め込み領域３２ｃも同時に空乏化される。ｐ埋め込み領域３２ｃも両側面から空乏端が広がるので空乏化が非常に早まる。ｐ埋め込み領域３２ｃとｎ埋め込み領域３２ｂとを横方向へ交互に形成することにより、ｐ埋め込み領域３２ｃが隣接するｎ埋め込み領域３２ｂの双方へ空乏端が進入するようになっているので、空乏層形成のためのｐ埋め込み領域３２ｃの総占有幅を半減でき、その分、ｎ埋め込み領域３２ｂの断面積の拡大を図ることができる。
【００２９】
例えば、３００ＶクラスのＭＯＳＦＥＴとして、各部の寸法および不純物濃度等は次のような値をとる。ｎ+ ドレイン層３１の比抵抗は０．０１Ω・ｃｍ、厚さ３５０μｍ、ｎ- 高抵抗層３２ａの比抵抗１０Ω・ｃｍ、ドリフト層３２の厚さ２５μｍ（ｌ0 、ｌ1 、ｌ2 、ｌ3 ・・各５μｍ）、ｎ埋め込み領域３２ｂおよびｐ埋め込み領域３２ｃの幅５μｍ（すなわち、同じ型の埋め込み領域の中心間間隔１０μｍ）、平均不純物濃度７×１０15ｃｍ-3、ｐベース領域３３ａの拡散深さ１μｍ、表面不純物濃度３×１０18ｃｍ-3、ｎ+ ソース領域３４の拡散深さ０．３μｍ、表面不純物濃度１×１０20ｃｍ-3である。
【００３０】
図１９のような従来の単層の高抵抗ドリフト層を持つ縦型ＭＯＳＦＥＴでは、３００Ｖクラスの耐圧とするためには、ドリフト層１２の不純物濃度としては２×１０14ｃｍ-3、厚さ４０μｍ程度必要であったが、本実施例の超接合ＭＯＳＦＥＴでは、ｎ埋め込み領域３２ｂの不純物濃度を高くしたことと、そのことによりドリフト層３２の厚さを薄くできたため、オン抵抗としては約５分の１に低減できた。
【００３１】
更にｎ埋め込み領域３２ｂの幅を狭くし、不純物濃度を高くすれば、より一層のオン抵抗の低減、およびオン抵抗と耐圧とのトレードオフ関係の改善が可能である。
本実施例１の超接合ＭＯＳＦＥＴと、例えば図２０に示した従来の超接合ＭＯＳＦＥＴとの違いは、特にドリフト層３２の形成方法およびその結果としてのドリフト層３２の構造にある。すなわち、ドリフト層３２のｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとが不純物の拡散により形成されているため、ドリフト層３２内に拡散にともなう不純物濃度分布を有する点である。
【００３２】
図４（ａ）ないし（ｄ）および図５（ａ）および（ｂ）は、実施例１の超接合ＭＯＳＦＥＴの製造方法を説明するための工程順の断面図である。以下図面に沿って説明する。
ｎ+ ドレイン層３１となる低抵抗のｎ型のサブストレート上に、エピタキシャル法によりｎ- 高抵抗層３２ａを成長させる［図４（ａ）］。この厚さをｌ0 とする。本実施例ではｌ0 を４μｍとした。
【００３３】
フォトレジストのマスクパターン１を形成し、ほう素（以下Ｂと記す）イオン２を注入する［同図（ｂ）］。加速電圧は５０ｋｅＶ、ドーズ量は１×１０13ｃｍ-2とする。３は注入されたＢ原子である。
次いでフォトレジストのマスクパターン４を形成し、燐（以下Ｐと記す）イオン５を注入する［同図（ｃ）］。加速電圧は５０ｋｅＶ、ドーズ量は１×１０13ｃｍ-2とする。６は注入されたＰ原子である。
【００３４】
再びエピタキシャル法により、ｎ- 高抵抗層３２ａを成長させ（厚さ：ｌ1 ）、フォトレジストのマスクパターンを形成し、同様にＢ、Ｐをイオン注入する。この工程を繰り返し、ドリフト層３２を所定の厚さにする。本実施例ではｌ1 を５μｍとして３層積層し、更に表面層部分を形成する部分を成長する［同図（ｄ）］。
【００３５】
熱処理して注入された不純物を拡散させ、ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとを形成する［図５（ａ）］。本実施例の場合１１５０℃、５時間の熱処理をおこなった。この熱処理により、不純物は約３μｍ拡散し、ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとがそれぞれ接続した。イオン注入時のマスクの形状および不純物のドーズ量および熱処理時間によって、最終的な埋め込み領域３２ｂ、３２ｃの形状は変えられる。
【００３６】
通常の縦型ＭＯＳＦＥＴと同様にして、不純物イオンの選択的な注入および熱処理により、表面層にｎチャネル領域３２ｄ、ｐベース領域３３ａ、ｎ+ ソース領域３４、ｐ+ ウェル領域３３ｂを形成する［同図（ｂ）］。
この後、熱酸化によりゲート絶縁膜３５を形成し、減圧ＣＶＤ法により多結晶シリコン膜を堆積し、フォトリソグラフィによりゲート電極層３６とする。更に絶縁膜３９を堆積し、フォトリソグラフィにより窓開けをおこない、アルミニウム合金の堆積、パターン形成によりソース電極３７、ドレイン電極３８および図示されないゲート電極の形成を経て図１のような縦型ＭＯＳＦＥＴが完成する。
【００３７】
数μｍの厚さのエピタキシャル成長とイオン注入で導入された不純物の拡散による埋め込み領域の形成は、極めて一般的な技術であり、このような製造方法をとれば、アスペクト比の大きなトレンチを形成し、そのトレンチ内に良質のエピタキシャル層を埋め込むという従来極めて困難であった技術が回避され、容易にオン抵抗と耐圧とのトレードオフ特性が改善された超接合ＭＯＳＦＥＴを製造できる。
【００３８】
ｎ+ ドレイン層３１上のエピタキシャル成長の厚さｌ0 を、その上のエピタキシャル成長の厚さｌ1 より薄くした。これは、ｎ埋め込み領域３２ｂの下に残るｎ- 高抵抗層３２ａが厚いと、オン抵抗が増大するので、薄くしたのである。
図６は、本発明の実施例１の超接合ＭＯＳＦＥＴの変形例の部分断面図である。これは、図４（ｄ）の不純物イオン注入およびエピタキシャル成長後の熱処理時間を長時間おこなったものである。熱処理時間を長くしたため、ｎ- 高抵抗層３２ａは消滅して隣接するｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとがほぼ全面で接し、その境界はほぼ平面になっている。そのため断面図においてはｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとの境界は直線として表される。
【００３９】
この断面図は、図２０の従来例の部分断面図と良く似ているが、半導体内部の構造は異なっている。すなわち、図２０の従来例では、エピタキシャル層へのトレンチ形成とそのトレンチへのエピタキシャル層充填による形成のため、各エピタキシャル層内の不純物濃度がほぼ均一であるのに対し、図６の変形例の断面図におけるＥ−Ｅ線、Ｆ−Ｆ線およびＧ−Ｇ線に沿った不純物濃度分布は、それぞれ基本的に図３（ａ）、（ｂ）、（ｃ）とほぼ同様になる。但し上述のように高抵抗層３２ａは消滅している。Ｅ−Ｅ線に沿った不純物濃度分布は、ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとの不純物濃度分布が交互に配置された形になる。Ｆ−Ｆ線に沿った不純物濃度分布は、低抵抗のｎ+ ドレイン層３１、ｎ埋め込み領域３２ｂの拡散源からの拡散による濃度分布の繰り返しおよび表面層のｎチャネル領域３２ｄの濃度分布となる。Ｇ−Ｇ線に沿った不純物濃度分布は、低抵抗のｎ+ ドレイン層３１、ｐ埋め込み領域３２ｃの拡散源からの拡散による濃度分布の繰り返し、表面層のｐベース領域３２ａおよびｐ+ ウェル領域３３ｂの濃度分布となる。
【００４０】
なお、実施例１の超接合ＭＯＳＦＥＴでは、ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとの平面的な配置をともにストライプ状としたが、それに限らず、様々な配置とすることができる。図７〜１２は図２（ａ）に対応する各種配置の例である。図７は格子状配置の例、図８は図７と第一埋め込み領域３２ｂと第二埋め込み領域３２ｃとを交換した格子状配置である。或いは、ｎ埋め込み領域３２ｂまたはｐ埋め込み領域３２ｃを蜂の巣状とすることもできる。
【００４１】
図９、１０、１１、１２は分散配置の例であり、図９はｐ埋め込み領域３２ｃが正方格子の格子点上に配置され、隣接するｐ埋め込み領域３２ｃ間にｎ埋め込み領域３２ｂが設けられている。図１０では、ｐ埋め込み領域３２ｃが正方格子の格子点上に配置され、ｎ埋め込み領域３２ｂがｐ埋め込み領域３２ｃの単位格子のほぼ中心に設けられている。図１１、１２では、ｐ埋め込み領域３２ｃが三方格子の格子点上に配置され、ｎ埋め込み領域３２ｂが隣接するｐ埋め込み領域３２ｃ間、或いは単位格子のほぼ中心に設けられた例である。いずれの場合も、エピタキシャル成長および不純物の導入後の熱処理時間を長くすれば、ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとを接近させられる。場合により、ｎ- 高抵抗層３２ａをｐ型とすることもできる。これらに限らず、他の繰り返し形状も採用可能である。
【００４２】
また、表面層のｐベース領域３３ａとｐ埋め込み領域３２ｃとは平面的な形状が同様でなければならない訳ではなく、接続が保たれていれば、全く異なるパターンとしても良い。例えば、両者をストライプ状とした場合に、それらが互いに直交するストライプ状とすることもできる。
いずれの配置を採用した場合でも、拡散のための熱処理時間を長くすれば、ｎ埋め込み領域３２ｂとｐ埋め込み領域３２ｃとの接触する面積が次第に増して行き、ｎ- 高抵抗層３２ａは次第に少なくなって、遂には消滅する。
【００４３】
本実施例１では、上下のｎ埋め込み領域３２ｂを接続させる熱処理をおこなったが、高抵抗層がｎ型のｎ- 高抵抗層３２ａであれば、ｎ埋め込み領域３２ｂを接続させなくても良い。ただし、ｎ埋め込み領域３２ｂ間にｎ- 高抵抗層３２ａが残ると、オン抵抗が増すことになる。またｎ埋め込み領域３２ｃについても、互いに空乏層がつながる距離であれば、必ずしも接続させなくても良い。
［実施例２］
図１３は、本発明の実施例２にかかる超接合ＭＯＳＦＥＴの部分断面図である。
【００４４】
図１３において、４１は低抵抗のｎ+ ドレイン層、４２はｎ- 高抵抗層４２ａ、ｎ埋め込み領域４２ｂ、ｐ埋め込み領域４２ｃとからなるドリフト層である。表面層には、ｎ埋め込み領域４２ｂに接続してｎチャネル層４２ｄと、ｐ埋め込み領域４２ｃに接続してｐベース領域４３ａが形成されている。ｐベース領域４３ａの内部にｎ+ ソース領域４４と高濃度のｐ+ ウェル領域４３ｂとが形成されている。ｎ+ ソース領域４４とｎチャネル層４２ｄとに挟まれたｐベース領域４３ａの表面上には、ゲート絶縁膜４５を介してゲート電極層４６が、また、ｎ+ ソース領域４４と高濃度のｐ+ ウェル領域４３ｂの表面に共通に接触するソース電極４７が設けられている。ｎ+ ドレイン層４１の裏面にはドレイン電極４８が設けられている。
【００４５】
本実施例２の超接合ＭＯＳＦＥＴと、図１に示した実施例１の超接合ＭＯＳＦＥＴとの違いは、特にドリフト層４２の形成方法およびその結果としてのドリフト層の構造にある。すなわち、ドリフト層４２のｎ埋め込み領域４２ｂとｐ埋め込み領域４２ｃとが異なるエピタキシャル層の表面に注入された不純物の拡散により形成されている点にある。
【００４６】
実施例１の超接合ＭＯＳＦＥＴのように、ｎ埋め込み領域とｐ埋め込み領域とのための不純物導入を必ずしも同じ深さに形成しなければならない訳ではなく、本実施例のようにｎ埋め込み領域４２ｂとｐ埋め込み領域４２ｃとを別の深さに形成しても良い。
効果は実施例１と変わらない。エピタキシャル成長と不純物の拡散という極く一般的な方法で、容易にオン抵抗と耐圧とのトレードオフ特性が改善された超接合ＭＯＳＦＥＴを製造でき、従来のアスペクト比の大きなトレンチを形成し、そのトレンチ内に良質のエピタキシャル層を埋め込むという極めて困難であった技術が回避される。
【００４７】
平面的なパターンとしては、実施例１と同様にストライプ状、格子状、分散配置等とすることができる。以後の実施例でも同様である。
この実施例では、ｎ埋め込み領域４２ｂがｎ+ ドレイン層３１に接しているので、高抵抗層は必ずしもｎ型である必要は無く、ｐ型の高抵抗層でも良い。そしてｐ型の高抵抗層の場合には、ｐ埋め込み領域４２ｃは、互いに接触していなくても良いことになる。
［実施例３］
図１４は、本発明の実施例３にかかるトレンチゲートを持つ超接合ＵＭＯＳＦＥＴの部分断面図である。
【００４８】
本実施例３の超接合ＵＭＯＳＦＥＴと、図１に示した実施例１の超接合ＭＯＳＦＥＴとの違いは、ゲート部の構造にある。すなわち、ドリフト層５２の表面側に掘りこまれたトレンチ内にゲート絶縁膜５５を介してゲート電極層５６と、ドリフト層５２の表面層にゲート電極層５６の深さ程度に浅く形成されたｐベース層５３ａと、ゲート電極層５６の上縁に沿って形成されたｎ+ ソース領域５４と、ゲート電極層５６を覆う厚い絶縁膜５９とを有する。ドリフト層５２が、ｎ埋め込み領域５２ｂとｐ埋め込み領域５２ｃとからなることは、前二例と同様である。
【００４９】
この場合も、ｎ埋め込み領域５２ｂ、ｐ埋め込み領域５２ｃは実施例１とほぼ同じディメンジョンと不純物濃度を持ち、逆バイアス電圧の印加に際して、ドリフト層５２が空乏化して耐圧を負担するものである。
ｎ埋め込み領域５２ｂ、ｐ埋め込み領域５２ｃは容易に空乏化されるため、不純物濃度を高くできることと、そのことによりドリフト層５２の厚さを薄くできることにより、オン電圧の大幅な低減、オン電圧と耐圧とのトレードオフ特性の改善が可能となる。そして、エピタキシャル成長と不純物の拡散という極く一般的な方法で、容易にオン抵抗と耐圧とのトレードオフ特性が改善された超接合ＵＭＯＳＦＥＴを製造できる。
［実施例４］
図１５は、本発明の実施例４にかかる超接合ＩＧＢＴの部分断面図である。
【００５０】
本実施例４の超接合ＩＧＢＴと、図１に示した実施例１の超接合ＭＯＳＦＥＴとの違いは、ドレイン層の構造にある。すなわち、超接合ＭＯＳＦＥＴの単層のｎ+ 型ドレイン層２１に代えてｐ+ ドレイン層６１ａとｎ+ バッファ層６１ｂとからなる二層構造とすると、ｎチャネル型のＩＧＢＴを得ることができる。場合によりｐ+ ドレイン層６１ａのみでもよい。ドリフト層６２が、ｎ埋め込み領域６２ｂとｐ埋め込み領域６２ｃとからなることは、前二例と同様である。
【００５１】
ＩＧＢＴは、少数キャリアの注入による電導度変調型の半導体素子であり、多数キャリアのドリフトによるＭＯＳＦＥＴに比べてオン抵抗はかなり小さいが、それでもドリフト層６２の厚さを薄くできることによるオン抵抗の低減効果は大きい。
ｐ+ ドレイン層６１ａは低抵抗のｐ型サブストレートを使用し、その上にｎ+ バッファ層６１ｂとなるエピタキシャル層、更にドレイン層６２をエピタキシャル成長と不純物の拡散により形成すれば良い。
【００５２】
そしてそのような製造方法をとれば、アスペクト比の大きなトレンチを形成し、そのトレンチ内に良質のエピタキシャル層を埋め込むという従来法では極めて困難であった技術が回避され、容易にオン抵抗と耐圧とのトレードオフ特性が改善された超接合ＩＧＢＴを製造できる。
［実施例５］
図１６は、本発明の実施例５にかかる超接合ダイオードの部分断面図である。
【００５３】
図１６において、７１は低抵抗のｎ+ カソード層、７２はｎ- 高抵抗層７２ａ、ｎ埋め込み領域７２ｂ、ｐ埋め込み領域７２ｃとからなるドリフト層である。表面層には、ｐ+ アノード層７３が形成されている。ｐ+ アノード層７３に接触するアノード電極７８、ｎ+ カソード層７１に接触するアノード電極７７が設けられている。
【００５４】
本実施例５の超接合ダイオードにおいても、ｎ埋め込み領域７２ｂ、ｐ埋め込み領域７２ｃは実施例１とほぼ同じディメンジョンと不純物濃度を持ち、逆バイアス電圧の印加に際して、ドリフト層７２が空乏化して耐圧を負担するものである。
ｎ埋め込み領域７２ｂ、ｐ埋め込み領域７２ｃは容易に空乏化されるため、不純物濃度を高くできることと、そのことによりドリフト層７２の厚さを薄くできることにより、オン電圧の大幅な低減、オン電圧と耐圧とのトレードオフ特性の改善が可能となる。
【００５５】
製造方法は、図４（ａ）〜（ｄ）までを実施例１と同様におこなった後、イオン注入および拡散によるｐ+ アノード層７３の形成、カソード電極７７、アノード電極７８の形成をおこなう。
このように極めて一般的な技術であるエピタキシャル成長と不純物の拡散により、容易に高耐圧、低オン電圧の超接合ダイオードを製造できる。
［実施例６］
図１７は、本発明の実施例６にかかる超接合ダイオードの部分断面図である。
【００５６】
図１６の超接合ダイオードとの違いは、ドリフト層８２である。ドリフト層８２は、ｎ- 高抵抗層８２ａ、ｎ埋め込み領域８２ｂ、ｐ埋め込み領域８２ｃとからなるが、その不純物濃度の最も高い面が、ｎ+ カソード層８１、ｐ+ アノード層８３に接している。このような構造とすることもできる。
本実施例６の超接合ダイオードにおいても、ｎ埋め込み領域８２ｂ、ｐ埋め込み領域８２ｃは実施例１とほぼ同じディメンジョンと不純物濃度を持ち、逆バイアス電圧の印加に際して、ドリフト層８２が空乏化して耐圧を負担するものである。
【００５７】
実施例５の超接合ダイオードと同様にオン電圧の大幅な低減、オン電圧と耐圧とのトレードオフの改善が可能となる。
製造方法も同様であり、容易に高耐圧、低オン電圧の超接合ダイオードを製造できる。
［実施例７］
図１８は、本発明の実施例７にかかる超接合ショットキーダイオードの部分断面図である。
【００５８】
図１８において、９１は低抵抗のｎ+ カソード層、９２は、ｎ- 高抵抗層９２ａ、ｎ埋め込み領域９２ｂ、ｐ埋め込み領域９２ｃからなるドリフト層である。表面層には、ｎ- 高抵抗層９２ａが残され、一部ｐ埋め込み領域９２ｃが露出していて、ｎ- 高抵抗層９２ａとショツトキーバリアを形成するショットキー電極９８が設けられる。ｎ+ カソード層９１の裏面側に接触してカソード電極９７が設けられている。
【００５９】
本実施例７の超接合ショットキーダイオードにおいても、ｎ埋め込み領域９２ｂ、ｐ埋め込み領域９２ｃは実施例１とほぼ同じディメンジョンと不純物濃度を持ち、逆バイアス電圧の印加に際して、ドリフト層９２が空乏化して耐圧を負担するものである。
ｎ埋め込み領域９２ｂ、ｐ埋め込み領域９２ｃは容易に空乏化されるため、不純物濃度を高くできることと、そのことによりドリフト層９２の厚さを薄くできることにより、オン電圧の大幅な低減、オン電圧と耐圧とのトレードオフ特性の改善が可能となる。
【００６０】
製造方法は、図４（ａ）〜（ｄ）まで同様におこなった後、一部表面層に露出するｐ埋め込み領域９２ｃのイオン注入および拡散による形成、ショットキー電極９８、カソード電極９７の形成をおこなう。
このように極めて一般的な技術であるエピタキシャル成長と不純物の拡散により、容易に高耐圧、低オン電圧の超接合ショットキーダイオードを製造できる。
【００６１】
なお、本発明にかかる超接合構造は、実施例に示したＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード等に限らず、バイポーラトランジスタ、ＪＦＥＴ、サイリスタ、ＭＥＳＦＥＴ、ＨＥＭＴ等の殆ど総ての半導体素子に適用可能である。また、導電型は逆導電型に適宜変更できる。
【００６２】
【発明の効果】
以上説明したように本発明は、イオン注入で導入された不純物の熱拡散により半導体基体領域の深さ方向に整列された複数の第一導電型の第一埋め込み領域、複数の第二導電型の第二埋め込み領域をそれぞれ連結したものであることを特徴としている。
【００６３】
またその製造方法として、低抵抗層上に高抵抗層をエピタキシャル法により複数回積層し、第一埋め込み領域および第二埋め込み領域を不純物の拡散により形成することを特徴としている。従って、次の効果を奏する。
従来のアスペクト比の大きなトレンチを形成し、そのトレンチ内に良質のエピタキシャル層を埋め込むという極めて困難であった技術に比して、エピタキシャル成長と不純物の拡散という極めて一般的な方法で、容易に特徴ある並列ｐｎ層構造を実現できた。
【００６４】
そしてその結果、第一埋め込み領域、第二埋め込み領域の空乏化を容易にして、それらの領域の不純物濃度の高濃度化を可能にしたこと、およびそのことにより並列ｐｎ層からなる半導体基体領域の厚さを薄くできることにより、例えば実施例に示した８０％減というようなオン電圧の大幅な低減、オン電圧と耐圧とのトレードオフ特性の改善を可能にした。
【００６５】
本発明は、特に電力用の半導体素子において電力損失の劇的な低減を可能にした革新的な素子を実現するものである。
【図面の簡単な説明】
【図１】 本発明の実施例１の縦型ＭＯＳＦＥＴの部分断面図
【図２】 （ａ）は図１の実施例の縦型ＭＯＳＦＥＴのＡ−Ａ線に沿った平面図、（ｂ）はＢ−Ｂ線に沿った平面図
【図３】 （ａ）は図１の実施例の縦型ＭＯＳＦＥＴのＡ−Ａ線に沿った不純物濃度分布図、（ｂ）はＣ−Ｃ線に沿った不純物濃度分布図、（ｃ）はＤ−Ｄ線に沿った不純物濃度分布図
【図４】 （ａ）〜（ｄ）は実施例１の縦型ＭＯＳＦＥＴの主な工程の製造工程順に示した部分断面図
【図５】 （ａ）、（ｂ）は図４（ｄ）に続く実施例１の縦型ＭＯＳＦＥＴの主な工程の製造工程順に示した部分断面図
【図６】 本発明の実施例１の縦型ＭＯＳＦＥＴの変形例の部分断面図
【図７】 第一埋め込み領域と第二埋め込み領域との配置の例を示した平面図（正方格子状）
【図８】 第一埋め込み領域と第二埋め込み領域との配置の例を示した平面図（正方格子状）
【図９】 第一埋め込み領域と第二埋め込み領域との配置の例を示した平面図（正方格子点分散）
【図１０】 第一埋め込み領域と第二埋め込み領域との配置の例を示した平面図（正方格子点分散）
【図１１】 第一埋め込み領域と第二埋め込み領域との配置の例を示した平面図（三方格子点分散）
【図１２】 第一埋め込み領域と第二埋め込み領域との配置の例を示した平面図（三方格子点分散）
【図１３】 本発明実施例２の縦型ＭＯＳＦＥＴの部分断面図
【図１４】 本発明実施例３の縦型ＵＭＯＳＦＥＴの部分断面図
【図１５】 本発明実施例４の縦型ＩＧＢＴの部分断面図
【図１６】 本発明実施例５の縦型ダイオードの部分断面図
【図１７】 本発明実施例６の縦型ダイオードの部分断面図
【図１８】 本発明実施例７の縦型ショットキーダイオードの部分断面図
【図１９】 従来の縦型ＭＯＳＦＥＴの部分断面図
【図２０】 従来の別の縦型ＭＯＳＦＥＴの部分断面図
【符号の説明】
１、４ フォトレジストパターン
２ ほう素イオン
３ ほう素原子
５ 燐イオン
６ 燐原子
１１、２１、３１、４１、５１ ｎ+ ドレイン層
１２ ｎ- ドリフト層
１３ａ、２３ａ、３３ａ、４３ａ、５３ａ ｐベース領域
１４、２４、３４、４４、５４ ｎ+ ソース領域
１５、２５、３５、４５、５５ ゲート絶縁膜
１６、２６、３６、４６、５６ ゲート電極層
１７、２７、３７、４７、５７ ソース電極
１８、２８、３８、４８、５８ ドレイン電極
２２ ドリフト層
２２ａ ｎドリフト領域
２２ｂ ｐドリフト領域
３２、４２、５２、６２、７２、８２、９２ 半導体基体領域またはドリフト層
３２ａ、４２ａ、５２ａ、６２ａ、７２ａ、８２ａ、９２ａ ｎ- 高抵抗層
３２ｂ、４２ｂ、５２ｂ、６２ｂ、７２ｂ、８２ｂ、９２ｂ ｎ埋め込み領域
３２ｃ、４２ｃ、５２ｃ、６２ｃ、７２ｃ、８２ｃ、９２ｃ ｐ埋め込み領域
３２ｄ、４２ｄ ｎチャネル領域
３３ｂ、４３ｂ、５３ｂ ｐ+ ウェル領域
３９、５９ 絶縁膜
６１ａ ｐ+ ドレイン層
６１ｂ ｎ+ バッファ層
７１、８１、９１ ｎ+ カソード層
７３、８３ アノード層
７７、９７ カソード電極
７８ アノード電極
９８ ショットキー電極

Claims (17)

  1. 第一と第二の主面と、第一と第二の主面間に第一導電型の低抵抗層と、オン状態では電流が流れ、オフ状態では空乏化する第一導電型領域と第二導電型領域とを第一の主面側からみた主面平行方向で交互に配置した並列ｐｎ層からなる半導体基体領域とを備え、前記第一と第二の主面間で、第一の主面側を前記半導体基体領域、第二の主面側を前記低抵抗層とした縦型超接合半導体素子において、前記半導体基体領域の第一導電型領域と第二導電型領域のそれぞれが、イオン注入で導入された不純物の熱拡散により、半導体基体領域の深さ方向に所定の深さで周期的に形成した複数の第一導電型の第一埋め込み領域を接続して形成されたものと、半導体基体領域の深さ方向に所定の深さで周期的に形成した複数の第二導電型の第二埋め込み領域を接続して形成されたものとであることを特徴とする縦型超接合半導体素子。
  2. 前記第一埋め込み領域の深さ方向の周期と前記第二埋め込み領域の深さ方向の周期が同じ間隔であり、かつそれぞれの周期が深さ方向に１／２ずれていることを特徴とする請求項１に記載の縦型超接合半導体素子。
  3. 前記複数の第一導電型の第一埋め込み領域の深さ方向の中心と中心との間隔ｌ1 が、２〜１０μｍの範囲にあることを特徴とする請求項１または２に記載の縦型超接合半導体素子。
  4. 前記複数の第一導電型の第一埋め込み領域の深さ方向の中心と中心との間隔ｌ1 と、主面と平行方向の第一埋め込み領域の中心と中心との間隔２ｄとの間に、０．５ｄ≦ｌ1≦２ｄなる関係が成立することを特徴とする請求項１ないし３のいずれかに記載の縦型超接合半導体素子。
  5. 前記低抵抗層から最も近い第一埋め込み領域の中心までの間隔ｌ0 と、前記間隔ｌ1 との間に、ｌ0 ＜ｌ1 なる関係が成立することを特徴とする請求項３または４に記載の縦型超接合半導体素子。
  6. 深さ方向に整列された第一埋め込み領域と第二埋め込み領域が、深さ方向で互いに接していることを特徴とする請求項１ないし５のいずれかに記載の縦型超接合半導体素子。
  7. 主面と平行方向の複数の第一埋め込み領域の中心と中心との間隔２ｄが２〜２０μｍの範囲にあることを特徴とする請求項１ないし６のいずれかに記載の縦型超接合半導体素子。
  8. 第一埋め込み領域、第二埋め込み領域の少なくとも一方が、半導体基体領域の深さ方向の不純物濃度分布に関して１つのピークと２つのボトムを有することを特徴とする請求項１ないし７のいずれかに記載の縦型超接合半導体素子。
  9. 第一埋め込み領域、第二埋め込み領域の少なくとも一方が第一の主面に不純物濃度分布のピークを有することを特徴とする請求項１または請求項２に記載の縦型超接合半導体素子。
  10. 縦型超接合半導体素子がショットキーダイオードであり、第一の主面と第一導電型領域との間に該第一導電型領域の不純物濃度より低い第一導電型の高抵抗層を有し、該高抵抗層が第一の主面側に設けられたショットキー電極とショットキー接続していることを特徴とする請求項１に記載の縦型超接合半導体素子。
  11. 前記半導体基体領域と前記低抵抗層との間に、該低抵抗層より不純物濃度の低い第一導電型の高抵抗層を有することを特徴とする請求項１に記載の縦型超接合半導体素子。
  12. 前記第一導電型領域が前記高抵抗層を介して前記低抵抗層に接続されていることを特徴とする請求項１１に記載の縦型超接合半導体素子。
  13. 前記第二導電型領域が前記高抵抗層によって前記低抵抗層から分離されていることを特徴とする請求項１１に記載の縦型超接合半導体素子。
  14. 第一の主面側の前記半導体基体領域上に、少なくとも１つの第二導電型のベース領域と、少なくとも１つの第一導電型の表面領域と、前記ベース領域内の第一導電型のソース領域と、前記ソース領域と前記表面領域との間のベース領域表面にゲート絶縁膜を介して設けられたゲート電極を有し、前記表面領域の不純物濃度が前記第一導電型領域の不純物濃度より高いことを特徴とする請求項１に記載の縦型超接合半導体素子。
  15. 前記第一導電型領域と前記表面領域が接続していることを特徴とする請求項１４に記載の縦型超接合半導体素子。
  16. 前記ベース領域の表面に高不純物濃度の第二導電型ウエル領域を有することを特徴とする請求項１４に記載の縦型超接合半導体素子。
  17. 第一と第二の主面と、第一と第二の主面間に第一導電型の低抵抗層と、オン状態では電流が流れ、オフ状態では空乏化する第一導電型領域と第二導電型領域とを第一の主面側からみた主面平行方向で交互に配置した並列ｐｎ層からなる半導体基体領域とを備え、前記第一と第二の主面間で、第一の主面側を前記半導体基体領域、第二の主面側を前記低抵抗層とし、前記半導体基体領域の第一導電型領域と第二導電型領域のそれぞれが、イオン注入で導入された不純物の熱拡散により、半導体基体領域の深さ方向に所定の深さで周期的に形成した複数の第一導電型の第一埋め込み領域を接続して形成されたものと、半導体基体領域の深さ方向に所定の深さで周期的に形成した複数の第二導電型の第二埋め込み領域を接続して形成されたものとである縦型超接合半導体素子の製造方法において、前記低抵抗層上に高抵抗層をエピタキシャル法により複数回積層し、第一埋め込み領域および第二埋め込み領域をその高抵抗層への各イオン注入で導入された不純物を拡散させて接続することにより形成することを特徴とする縦型超接合半導体素子の製造方法。
JP20926798A 1998-07-24 1998-07-24 縦型超接合半導体素子およびその製造方法 Expired - Lifetime JP3988262B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP20926798A JP3988262B2 (ja) 1998-07-24 1998-07-24 縦型超接合半導体素子およびその製造方法
US09/348,915 US6683347B1 (en) 1998-07-24 1999-07-07 Semiconductor device with alternating conductivity type layer and method of manufacturing the same
EP99305651.4A EP0975024B1 (en) 1998-07-24 1999-07-16 Semiconductor device with alternating conductivity type layer and method of manufacturing the same
EP10176879A EP2267788A3 (en) 1998-07-24 1999-07-16 Semiconductor device with alternating conductivity type layer and method of manufacturing the same
KR1019990030131A KR100559920B1 (ko) 1998-07-24 1999-07-24 초접합 반도체 소자 및 그 제조 방법
US09/629,711 US6551909B1 (en) 1998-07-24 2000-07-31 Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US10/658,780 US6936892B2 (en) 1998-07-24 2003-09-10 Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US11/035,819 US7253476B2 (en) 1998-07-24 2005-01-14 Semiconductor device with alternating conductivity type layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20926798A JP3988262B2 (ja) 1998-07-24 1998-07-24 縦型超接合半導体素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006326461A Division JP4844371B2 (ja) 2006-12-04 2006-12-04 縦型超接合半導体素子

Publications (2)

Publication Number Publication Date
JP2000040822A JP2000040822A (ja) 2000-02-08
JP3988262B2 true JP3988262B2 (ja) 2007-10-10

Family

ID=16570126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20926798A Expired - Lifetime JP3988262B2 (ja) 1998-07-24 1998-07-24 縦型超接合半導体素子およびその製造方法

Country Status (4)

Country Link
US (2) US6683347B1 (ja)
EP (2) EP2267788A3 (ja)
JP (1) JP3988262B2 (ja)
KR (1) KR100559920B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096344A (ja) * 1998-11-11 2007-04-12 Fuji Electric Device Technology Co Ltd 超接合半導体素子の製造方法
US8847305B2 (en) 2010-06-17 2014-09-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP4447065B2 (ja) 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
JP2001119022A (ja) 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3636345B2 (ja) 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
JP4965756B2 (ja) * 2000-04-12 2012-07-04 株式会社東芝 半導体装置
DE10026925C2 (de) * 2000-05-30 2002-04-18 Infineon Technologies Ag Feldeffektgesteuertes, vertikales Halbleiterbauelement
US6406982B2 (en) 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
JP4770009B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合ショットキーダイオード
JP4764987B2 (ja) 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP4843843B2 (ja) 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
DE10052170C2 (de) * 2000-10-20 2002-10-31 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
EP1225639A1 (en) * 2001-01-22 2002-07-24 STMicroelectronics S.r.l. Silicon Schottky barrier diode
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
JP4785335B2 (ja) * 2001-02-21 2011-10-05 三菱電機株式会社 半導体装置およびその製造方法
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
EP1276156A1 (en) * 2001-07-13 2003-01-15 Abb Research Ltd. High power bipolar transistor
US6995426B2 (en) 2001-12-27 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
JP4524539B2 (ja) * 2002-08-13 2010-08-18 富士電機システムズ株式会社 半導体素子
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US6825513B2 (en) * 2002-09-27 2004-11-30 Xerox Corporation High power mosfet semiconductor device
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
ITMI20022700A1 (it) * 2002-12-20 2004-06-21 St Microelectronics Srl Dispositivo integrato con diodo schottky e transitor mos
US7126186B2 (en) * 2002-12-20 2006-10-24 Infineon Technolgies Ag Compensation component and process for producing the component
US6969657B2 (en) * 2003-03-25 2005-11-29 International Rectifier Corporation Superjunction device and method of manufacture therefor
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4209260B2 (ja) * 2003-06-04 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4194890B2 (ja) * 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
DE10337808B3 (de) * 2003-08-14 2004-10-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit Ladungskompensationsstruktur
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4813762B2 (ja) * 2003-12-25 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7535056B2 (en) 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
JP2005322723A (ja) * 2004-05-07 2005-11-17 Nec Electronics Corp 半導体装置およびその製造方法
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
DE102004058412B4 (de) * 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP4768259B2 (ja) * 2004-12-21 2011-09-07 株式会社東芝 電力用半導体装置
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
JP4755439B2 (ja) * 2005-04-13 2011-08-24 新電元工業株式会社 半導体装置およびその製造方法
JP2007012858A (ja) 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
EP1742259A1 (en) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Semiconductor power device with multiple drain structure and corresponding manufacturing process
EP1753022A1 (en) * 2005-08-12 2007-02-14 STMicroelectronics S.r.l. Semiconductor power device with multiple drain and corresponding manufacturing process
JP2007081107A (ja) * 2005-09-14 2007-03-29 Elpida Memory Inc 半導体装置及びその製造方法
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7696598B2 (en) * 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Ultrafast recovery diode
JP5351519B2 (ja) 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US8883595B2 (en) 2006-02-23 2014-11-11 Vishay-Siliconix Process for forming a short channel trench MOSFET and device formed thereby
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
CN101506989B (zh) * 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
DE102006061994B4 (de) * 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE102007004320A1 (de) * 2007-01-29 2008-07-31 Infineon Technologies Ag Halbleiterbauelement mit vertikalen Strukturen von hohem Aspektverhältnis und Verfahren zur Herstellung einer kapazitiven Struktur in einem Halbleiterkörper
JP4564510B2 (ja) 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
US8581345B2 (en) * 2007-06-05 2013-11-12 Stmicroelectronics S.R.L. Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same
ITTO20070392A1 (it) * 2007-06-05 2008-12-06 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP5365016B2 (ja) * 2008-02-06 2013-12-11 富士電機株式会社 半導体素子およびその製造方法
US20090236680A1 (en) * 2008-03-20 2009-09-24 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body and method for its production
JP5682097B2 (ja) 2008-05-15 2015-03-11 富士電機株式会社 半導体装置
US8389366B2 (en) * 2008-05-30 2013-03-05 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US7939850B2 (en) * 2009-03-12 2011-05-10 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device
TWI402985B (zh) * 2009-06-02 2013-07-21 Anpec Electronics Corp 絕緣閘雙極電晶體與二極體之整合結構及其製作方法
JP5423882B2 (ja) * 2009-07-15 2014-02-19 富士電機株式会社 超接合半導体装置
US7893754B1 (en) 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US8634218B2 (en) 2009-10-06 2014-01-21 Power Integrations, Inc. Monolithic AC/DC converter for generating DC supply voltage
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
US8421196B2 (en) 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
JP2011146429A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp パワー系半導体装置
US9087893B2 (en) 2010-01-29 2015-07-21 Fuji Electric Co., Ltd. Superjunction semiconductor device with reduced switching loss
US8310845B2 (en) 2010-02-10 2012-11-13 Power Integrations, Inc. Power supply circuit with a control terminal for different functional modes of operation
JP2011199000A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびその製造方法
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102157497B (zh) * 2011-01-26 2016-03-09 上海华虹宏力半导体制造有限公司 多层堆栈的半导体器件的结构及形成方法
JP5641995B2 (ja) 2011-03-23 2014-12-17 株式会社東芝 半導体素子
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
KR101904991B1 (ko) 2011-05-25 2018-10-08 페어차일드코리아반도체 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
JP6037495B2 (ja) * 2011-10-17 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2013175655A (ja) 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP5559232B2 (ja) * 2012-04-06 2014-07-23 株式会社東芝 電力用半導体素子
JP5867606B2 (ja) * 2012-07-19 2016-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US8823084B2 (en) * 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
JP2014187200A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法
KR101454470B1 (ko) * 2013-03-22 2014-10-23 파워큐브세미 (주) 슈퍼정션 반도체 및 제조방법
JP2014236171A (ja) 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
US9455621B2 (en) 2013-08-28 2016-09-27 Power Integrations, Inc. Controller IC with zero-crossing detector and capacitor discharge switching element
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US20150137229A1 (en) * 2013-11-15 2015-05-21 Vanguard International Semiconductor Corporation Semiconductor device and method for fabricating the same
US9293528B2 (en) * 2013-12-31 2016-03-22 Infineon Technologies Austria Ag Field-effect semiconductor device and manufacturing therefor
JP6010773B2 (ja) * 2014-03-10 2016-10-19 パナソニックＩｐマネジメント株式会社 半導体素子及びその製造方法
DE102014106594B4 (de) 2014-05-09 2022-05-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
JP6485034B2 (ja) * 2014-06-16 2019-03-20 富士電機株式会社 半導体装置の製造方法
JP6375743B2 (ja) * 2014-07-15 2018-08-22 富士電機株式会社 半導体装置の製造方法
JP6477174B2 (ja) 2015-04-02 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US9881997B2 (en) 2015-04-02 2018-01-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP6652802B2 (ja) * 2015-09-15 2020-02-26 ローム株式会社 半導体装置、および当該半導体装置を備えるインバータ装置
US9667154B2 (en) 2015-09-18 2017-05-30 Power Integrations, Inc. Demand-controlled, low standby power linear shunt regulator
DE102015116040A1 (de) 2015-09-23 2017-03-23 Infineon Technologies Austria Ag Halbleiterbauelemente und ein Verfahren zum Bilden von Halbleiterbauelementen
DE102015116576B4 (de) * 2015-09-30 2021-11-25 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
US9602009B1 (en) 2015-12-08 2017-03-21 Power Integrations, Inc. Low voltage, closed loop controlled energy storage circuit
US9629218B1 (en) 2015-12-28 2017-04-18 Power Integrations, Inc. Thermal protection for LED bleeder in fault condition
JP6809071B2 (ja) 2016-09-14 2021-01-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6757288B2 (ja) * 2017-04-14 2020-09-16 株式会社東芝 半導体装置
KR102554248B1 (ko) * 2019-02-28 2023-07-11 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법
JP7158317B2 (ja) * 2019-03-07 2022-10-21 三菱電機株式会社 半導体装置
JP7378947B2 (ja) * 2019-03-28 2023-11-14 ローム株式会社 半導体装置
JP7263286B2 (ja) * 2020-03-24 2023-04-24 株式会社東芝 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016596A (en) * 1975-06-19 1977-04-05 International Business Machines Corporation High performance integrated bipolar and complementary field effect transistors
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US4510676A (en) * 1983-12-06 1985-04-16 International Business Machines, Corporation Method of fabricating a lateral PNP transistor
JPH04152536A (ja) * 1990-10-16 1992-05-26 Fuji Electric Co Ltd Ｍｉｓ型半導体装置の製造方法
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH0547913A (ja) * 1991-08-12 1993-02-26 Sharp Corp 半導体装置の製造方法
US5387553A (en) * 1992-03-24 1995-02-07 International Business Machines Corporation Method for forming a lateral bipolar transistor with dual collector, circular symmetry and composite structure
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US6046079A (en) * 1993-08-18 2000-04-04 United Microelectronics Corporation Method for prevention of latch-up of CMOS devices
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US5908310A (en) * 1995-12-27 1999-06-01 International Business Machines Corporation Method to form a buried implanted plate for DRAM trench storage capacitors
JPH09266311A (ja) 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
EP1408554B1 (de) * 1996-02-05 2015-03-25 Infineon Technologies AG Durch Feldeffekt steuerbares Halbleiterbauelement
US5960275A (en) * 1996-10-28 1999-09-28 Magemos Corporation Power MOSFET fabrication process to achieve enhanced ruggedness, cost savings, and product reliability
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
FR2757683B1 (fr) * 1996-12-20 1999-03-05 Sgs Thomson Microelectronics Transistor bipolaire et capacite
KR100218260B1 (ko) * 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
US5877047A (en) * 1997-08-15 1999-03-02 Motorola, Inc. Lateral gate, vertical drift region transistor
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US6127723A (en) * 1998-01-30 2000-10-03 Sgs-Thomson Microelectronics, S.R.L. Integrated device in an emitter-switching configuration
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096344A (ja) * 1998-11-11 2007-04-12 Fuji Electric Device Technology Co Ltd 超接合半導体素子の製造方法
US8847305B2 (en) 2010-06-17 2014-09-30 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US9129892B2 (en) 2010-06-17 2015-09-08 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US9362118B2 (en) 2010-06-17 2016-06-07 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
EP0975024A3 (en) 2000-12-13
KR20000011947A (ko) 2000-02-25
JP2000040822A (ja) 2000-02-08
EP0975024B1 (en) 2017-05-03
EP0975024A2 (en) 2000-01-26
US6551909B1 (en) 2003-04-22
US6683347B1 (en) 2004-01-27
EP2267788A2 (en) 2010-12-29
KR100559920B1 (ko) 2006-03-13
EP2267788A3 (en) 2011-05-18

Similar Documents

Publication Publication Date Title
JP3988262B2 (ja) 縦型超接合半導体素子およびその製造方法
US7253476B2 (en) Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP4447065B2 (ja) 超接合半導体素子の製造方法
US20210098568A1 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP3951522B2 (ja) 超接合半導体素子
US7723783B2 (en) Semiconductor device
US7462909B2 (en) Semiconductor device and method of fabricating the same
JP2003101022A (ja) 電力用半導体素子
JP4844371B2 (ja) 縦型超接合半導体素子
JP4867131B2 (ja) 半導体装置およびその製造方法
JP2002083962A (ja) 半導体素子およびその製造方法
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
JP7403401B2 (ja) 半導体装置
JP2019102761A (ja) 半導体装置および半導体装置の製造方法
US20220123132A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4710822B2 (ja) 超接合半導体素子
JP7332543B2 (ja) 半導体装置
JP6972680B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4765104B2 (ja) 超接合半導体素子の製造方法
US20240088221A1 (en) Semiconductor device
JP2024066107A (ja) 半導体装置およびその製造方法
JP2021040041A (ja) 超接合半導体装置および超接合半導体装置の製造方法
JP2023042402A (ja) 半導体装置
JP3812379B2 (ja) Ｍｏｓ型半導体装置
CN113113463A (zh) 半导体器件、用于半导体器件的超级结结构及其制造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term