JP2024066107A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2024066107A
JP2024066107A JP2022175414A JP2022175414A JP2024066107A JP 2024066107 A JP2024066107 A JP 2024066107A JP 2022175414 A JP2022175414 A JP 2022175414A JP 2022175414 A JP2022175414 A JP 2022175414A JP 2024066107 A JP2024066107 A JP 2024066107A
Authority
JP
Japan
Prior art keywords
diode
region
semiconductor layer
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022175414A
Other languages
English (en)
Inventor
康一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022175414A priority Critical patent/JP2024066107A/ja
Priority to US18/453,965 priority patent/US20240145464A1/en
Priority to DE102023126949.6A priority patent/DE102023126949A1/de
Priority to CN202311406555.1A priority patent/CN117995840A/zh
Publication of JP2024066107A publication Critical patent/JP2024066107A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664Vertical bipolar transistor in combination with diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2024066107000001
【課題】リカバリー損失を増加させずにRRSOAを改善する半導体装置を提供する。
【解決手段】トランジスタとダイオードとが共通の半導体基板に形成され、半導体基板は、トランジスタ領域とダイオード領域とを有し、ダイオード領域は、半導体基板の第2主面側に設けられた第1導電型の第1半導体層と、第1半導体層上に設けられた第1導電型の第2半導体層と、第2半導体層よりも半導体基板の第1主面側に設けられた第2導電型の第3半導体層と、ダイオードに第1電位を与える第1主電極と、ダイオードに第2電位を与える第2主電極と、半導体基板の第1主面から第2半導体層に達する複数のダイオードトレンチゲートと、第3半導体層の上層部に設けられたコンタクト領域と、を備え、コンタクト領域は、第3半導体層に設けられた凹部に埋め込まれた導電体材料で構成される。
【選択図】図2

Description

本開示は半導体装置に関し、特に、リカバリー損失を増加させずに逆回復安全動作領域を改善した半導体装置に関する。
IGBT(Insulated Gate Bipolar Transistor)と還流ダイオードが同一の半導体基板に設けられた、逆導通IGBT(RC-IGBT:Reverse Conducting IGBT)の一例として、従来は、例えば特許文献1の図3に開示されるように、IGBT領域だけでなくダイオード領域にもトレンチコンタクトを配置し、トレンチコンタクトの底部に高濃度のp型コンタクト層を形成する構成が提案されている。
国際公開第2020/213254号
特許文献1では、ダイオード領域のトレンチコンタクトの面積を増やすとp型コンタクト層も増加することになるので、ダイオード領域にp型コンタクト層を設けない構成に比べてリカバリー損失が増大することになる。
これは、半導体基板表面のp型不純物層の不純物濃度が高いと、ドリフト層に注入されるホール量が増大し、リカバリー動作時のピーク電流(Irr)が増大したり、リカバリー電流が0になるまでの時間(trr)が増大したりするためである。
リカバリー損失を低減するにはトレンチコンタクトの面積を減少させる必要があるが、トレンチコンタクトの面積を減少させると、リカバリー動作時にホールが排出されにくくなり、蓄積したホールによりpn接合部に電界が集中し、ダイオードの逆回復安全動作領域(Reverse Recovery Safe Operation Area:RRSOA)が低下するいという問題が発生する。
本開示は、上記のような問題を解決するためになされたものであり、リカバリー損失を増加させずにRRSOAを改善する半導体装置を提供することを目的とする。
本開示に係る半導体装置は、トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、前記半導体基板は、前記トランジスタが形成されたトランジスタ領域と、前記ダイオードが形成されたダイオード領域と、を有し、前記ダイオード領域は、前記半導体基板の第2主面側に設けられた第1導電型の第1半導体層と、前記第1半導体層上に設けられた第1導電型の第2半導体層と、前記第2半導体層よりも前記半導体基板の第1主面側に設けられた第2導電型の第3半導体層と、前記ダイオードに第1電位を与える第1主電極と、前記ダイオードに第2電位を与える第2主電極と、前記半導体基板の前記第1主面から前記第2半導体層に達するように設けられた複数のダイオードトレンチゲートと、前記第3半導体層の上層部に設けられたコンタクト領域と、を備え、前記コンタクト領域は、前記第3半導体層に設けられた凹部に埋め込まれた導電体材料で構成される。
本開示に係る半導体装置によれば、第3半導体層の上層部に設けられた凹部に埋め込まれた導電体材料で構成されるコンタクト領域を設けることで、コンタクト幅を最小限とした場合でも第3半導体層と第1主電極との接触面積を増やすことができ、リカバリー損失を増加させずにRRSOAを改善することができる。
本開示に係る実施の形態1の半導体装置の構成を示す平面図である。 本開示に係る実施の形態1の半導体装置の構成を示す断面図である。 本開示に係る実施の形態2の半導体装置の構成を示す平面図である。 本開示に係る実施の形態2の半導体装置の構成を示す断面図である。 本開示に係る実施の形態3の半導体装置の構成を示す断面図である。 本開示に係る実施の形態4の半導体装置の構成を示す断面図である。 本開示に係る実施の形態5の半導体装置の構成を示す断面図である。 本開示に係る実施の形態6の半導体装置の構成を示す断面図である。 本開示に係る実施の形態7の半導体装置の構成を示す拡大平面図である。 本開示に係る実施の形態2の半導体装置の構成を示す拡大平面図である。 本開示に係る実施の形態8の半導体装置の構成を示す拡大平面図である。 本開示に係る実施の形態9の半導体装置の構成を示す拡大平面図である。 本開示に係る実施の形態10の半導体装置の製造方法を説明するフローチャートである。
<はじめに>
以下の説明において、n型およびp型は半導体の導電型を示し、本開示においては、第1導電型をn型、第2導電型をp型として説明するが、第1導電型をp型、第2導電型をn型としてもよい。また、n型は不純物濃度がn型よりも低濃度であることを示し、n型は不純物濃度がn型よりも高濃度であることを示す。同様に、p型は不純物濃度がp型よりも低濃度であることを示し、p型は不純物濃度がp型よりも高濃度であることを示す。
また、「上」、「下」、「側」、「おもて」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
また、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
<実施の形態1>
図1および図2を用いて、本開示に係る実施の形態1の半導体装置としてのRC-IGBT100の構成を説明する。図1は、RC-IGBT100の構成を示す平面図であり、図2は、図1におけるA-A線での矢示断面図である。図1は、RC-IGBT100をエミッタ電極6(第1主電極)側から見た上面図であるが、便宜的にエミッタ電極6、層間絶縁膜4などは図示を省略している。
図1に示すようにRC-IGBT100は、セル領域であるIGBT領域10およびダイオード領域20を有している。IGBT領域10では、アクティブトレンチゲート11が複数本並び、隣り合うアクティブトレンチゲート11の間には、p型のIGBTコンタクト層14と、n型のエミッタ層13が交互に設けられている。なお、図2では、2本のアクティブトレンチゲート11を示したが、図2のIGBT領域10は、RC-IGBT100のIGBT領域10の一部分だけを示しており、アクティブトレンチゲート11は2本に限定されない。
また、図1に示すようにRC-IGBT100は、ダイオード領域20では、ダイオードトレンチゲート21が複数本並び、隣り合うダイオードトレンチゲート21の間には、アノード層25(第3半導体層)が設けられ、アノード層25の表面内にはコンタクト領域27がダイオードトレンチゲート21に平行に延在するようにストライプ状に設けられている。
図2に示すように、RC-IGBT100のIGBT領域10およびダイオード領域20は、半導体基板SSに形成されている。半導体基板SSの紙面上端を第1主面、半導体基板SSの紙面下端を第2主面と呼ぶ。半導体基板SSの第1主面S1は、RC-IGBTのおもて面側の主面であり、半導体基板SSの第2主面S2は、RC-IGBT100の裏面側の主面である。
図2に示すように、RC-IGBT100は、セル領域であるIGBT領域10において、第1主面S1と第2主面との間にn型のドリフト層1(第2半導体層)を有している。ドリフト層1は、n型不純物として例えばヒ素(As)またはリン(P)等を有する半導体層でありドリフト層1の第1主面S1側に、ドリフト層1よりもn型不純物の濃度が高いn型のキャリア蓄積層2が設けられている。キャリア蓄積層2は、n型不純物として例えばヒ素またはリン等を有する半導体層である。
図2に示すように、キャリア蓄積層2の第1主面S1側には、p型のベース層15が設けられている。p型ベース層15は、p型不純物として例えばボロン(B)またはアルミ(Al)等を有する半導体層である。ベース層15は、アクティブトレンチゲート11のゲートトレンチ絶縁膜11bに接している。ベース層15の第1主面S1側には、アクティブトレンチゲート11のゲートトレンチ絶縁膜11bに接してn型のエミッタ層13が設けられ、残りの領域にp型のIGBTコンタクト層14が設けられている。エミッタ層13は、n型不純物として例えばヒ素またはリン等を有する半導体層であり、IGBTコンタクト層14は、p型不純物として例えばボロンまたはアルミ等を有する半導体層であり、エミッタ層13およびIGBTコンタクト層14は半導体基板SSの第1主面S1を構成している。
図2に示すように、ドリフト層1の第2主面S2側に、ドリフト層1よりもn型不純物の濃度が高いn型のバッファ層3が設けられている。バッファ層3は、RC-IGBT100がオフ状態のときにベース層15から第2主面S2側に伸びる空乏層がパンチスルーするのを抑制するために設けられる。バッファ層3は、例えば、リンまたはプロトン(H)を注入して形成され、リンおよびプロトンの両方を注入して形成することもできる。
図2に示すように、IGBT領域10には、バッファ層3の第2主面S2側に、p型のコレクタ層16が設けられている。すなわち、ドリフト層1と第2主面S2との間に、コレクタ層16(第5半導体層)が設けられている。コレクタ層16は、p型不純物として例えばボロンまたはアルミ等を有する半導体層であり、コレクタ層16は半導体基板SSの第2主面S2を構成している。
また、IGBT領域10には、半導体基板SSの第1主面S1からベース層15を貫通し、ドリフト層1に達するトレンチが形成されている。トレンチ内にゲートトレンチ絶縁膜11bを介してゲートトレンチ電極11aが設けられることでアクティブトレンチゲート11が構成されている。ゲートトレンチ電極11aは、ゲートトレンチ絶縁膜11bを介してドリフト層1に対向している。
アクティブトレンチゲート11のゲートトレンチ絶縁膜11bは、ベース層15およびエミッタ層13に接している。ゲートトレンチ電極11aにゲート駆動電圧が印加されると、アクティブトレンチゲート11のゲートトレンチ絶縁膜11bに接するp型ベース層15にチャネルが形成される。
図2に示すように、アクティブトレンチゲート11のゲートトレンチ電極11aの上には層間絶縁膜4が設けられている。半導体基板SSの第1主面S1の層間絶縁膜4が設けられていない領域の上、および層間絶縁膜4の上にはバリアメタルを形成することもできる。バリアメタルは、例えば、チタン(Ti)を含む導電体であってよく、例えば、窒化チタンであってよく、チタンとシリコン(Si)を合金化させたTiSiであってよい。
図2に示すように、第1主面S1の層間絶縁膜4が設けられていない領域の上および層間絶縁膜4の上にはエミッタ電極6が設けられる。エミッタ電極6は、例えば、アルミニウムシリコン合金(Al-Si系合金)などのアルミ合金で形成してもよく、アルミ合金で形成した電極上に、無電解めっき、あるいは電解めっきでめっき膜を形成した複数層の金属膜からなる電極であってもよい。
図2に示すように、RC-IGBT100は、ダイオード領域20においてもIGBT領域10と同じくn型のドリフト層1を有している。ダイオード領域20のドリフト層1とIGBT領域10のドリフト層1とは連続して一体的に構成されたものであり、同一の半導体基板SSによって構成されている。
図2に示すように、ダイオード領域20においても、IGBT領域10と同様に、ドリフト層1の第2主面S2側にn型のバッファ層3が設けられている。ダイオード領域20に設けられるバッファ層3は、IGBT領域10に設けられるバッファ層3と同一の構成である。
ドリフト層1の第1主面S1側には、p型のアノード層25が設けられている。アノード層25は、ドリフト層1と第1主面S1との間に設けられている。アノード層25は、IGBT領域10のベース層15とp型不純物の濃度を同じ濃度にして、アノード層25とベース層15とを同時に形成することもできる。アノード層25は半導体基板SSの第1主面S1を構成している。
ダイオード領域20には、バッファ層3の第2主面S2側に、n型のカソード層26(第1半導体層)が設けられている。カソード層26は、ドリフト層1と第2主面S2との間に設けられている。カソード層26は、n型不純物として例えばヒ素またはリン等を有する半導体層であり、半導体基板SSの第2主面S2を構成している。また、ダイオード領域20の少なくとも一部において、半導体基板SSの第1主面S1側より、IGBT領域10のIGBTコンタクト層14よりも浅いコンタクト領域27が形成されており、コンタクト領域27の内部はエミッタ電極6と同じ導電体材料で埋め込まれている。
図2に示すように、ダイオード領域20には、半導体基板SSの第1主面S1からアノード層25を貫通し、ドリフト層1に達するトレンチが形成されている。ダイオード領域20のトレンチ内にダイオードトレンチ絶縁膜21bを介してダイオードトレンチ電極21aが設けられることでダイオードトレンチゲート21が構成されている。ダイオードトレンチ電極21aはダイオードトレンチ絶縁膜21bを介してドリフト層1に対向している。
図2に示すように、ダイオードトレンチゲート21のダイオードトレンチ電極21aの上には層間絶縁膜4が設けられている。半導体基板SSの第1主面S1の層間絶縁膜4が設けられていない領域の上、および層間絶縁膜4の上にはバリアメタルを形成することもできる。
図2に示すように、ダイオード領域20の第1主面S1の層間絶縁膜4が設けられていない領域の上および層間絶縁膜4の上にはエミッタ電極6が設けられる。エミッタ電極6は、IGBT領域10に設けられたエミッタ電極6と連続して形成されている。
図2に示すように、カソード層26の第2主面S2側には、コレクタ電極7(第2主電極)が設けられる。エミッタ電極6と同様、ダイオード領域20のコレクタ電極7は、IGBT領域10に設けられたコレクタ電極7と連続して形成されている。コレクタ電極7は、カソード層26にオーミック接触し、カソード層26に電気的に接続され、カソード電極としても機能する。
図2に示すように、RC-IGBT100では、ダイオード領域20の少なくとも一部において、IGBT領域10のIGBTコンタクト層14よりも浅いコンタクト領域27が形成されている。この構成により、ダイオード領域20における、アノード層25とエミッタ電極6との接触面積を増やすことができ、ホール排出効率を向上することができ、RRSOAを改善することができる。
すなわち、IGBT領域10のIGBTコンタクト層14は、不純物拡散層であるベーース層15抵抗を下げるため、一定以上の深さ、例えば0.5μm以上で形成される。コンタクト領域27をIGBTコンタクト層14より深く形成すると、コンタクト領域27のアスペクト比が大きくなるため、エミッタ電極6と同じ導電体材料で埋め込む際の埋め込み性が低下する。このため、コンタクト領域27をIGBTコンタクト層14よりも浅く形成することで、エミッタ電極の埋め込み性を向上することができる。
また、コンタクト領域27を設けた構成においては、アノード層25の不純物濃度を低減することでホール注入効率を下げ、リカバリー損失を低減することができる。すなわち、コンタクト領域27を設けない場合、ホール排出効率が低下しRRSOAが低下する。つまり、RRSOAの低下を防ぐために、リカバリー損失の制御範囲が制限される。しかし、コンタクト領域27を設けることで、ホール排出効率を向上させRRSOAを向上させ、リカバリー損失の制御範囲を拡大することができる。換言すればRC-IGBT100では、ダイオード領域20のリカバリー損失は、アノード層25の不純物濃度によって決めることができ、リカバリー損失とRRSOAを独立に制御できる。
また、コンタクト領域27は、アノード層25の一部を除去した凹部に形成するので、コンタクト領域27の底面だけでなく側面でもアノード層25と接触する。このため、コンタクト領域27の幅、すなわちコンタクト幅は、埋め込み性が低下しない程度のアスペクト比を保つように最小限とした場合でも、アノード層25とエミッタ電極6との接触面積を増やすことができ、RRSOAを改善することができる。
ここで、ダイオード領域20の半導体基板SSの第1主面S1の層間絶縁膜4が設けられていない領域の上、および層間絶縁膜4の上にはバリアメタルを形成する場合、コンタクト領域27を埋め込む導電体材料は、バリアメタルのみでもよく、エミッタ電極6とバリアメタルとの積層体でもよい。また、ダイオード領域20の第1主面S1側には、アノード層25の代わりに、IGBT領域10と同様に、キャリア蓄積層2とベース層15を設け、ベース層15の表面内にコンタクト領域27を設けてもよい。
<実施の形態2>
図3および図4を用いて、本開示に係る実施の形態2の半導体装置としてのRC-IGBT200の構成を説明する。図3は、RC-IGBT200の構成を示す平面図であり、図4は、図3におけるB-B線での矢示断面図である。図3は、RC-IGBT200をエミッタ電極6側から見た上面図であるが、便宜的にエミッタ電極6、層間絶縁膜4などは図示を省略している。なお、図3および図4においては、図1および図2を用いて説明した実施の形態1のRC-IGBT100と同一の構成については同一の符号を付し、重複する説明は省略する。
図3に示すようにRC-IGBT200では、ダイオード領域20の少なくとも一部に、p型のダイオードコンタクト層24(第4半導体層)が形成されている。ダイオードコンタクト層24は、隣り合うダイオードトレンチゲート21の間に、間隔を開けて複数設けられ、複数のダイオードコンタクト層24の中央をストライプ状のコンタクト領域27が横切っている。ダイオードコンタクト層24は、図4に示すように、アノード層25よりp型不純物の不純物濃度が高く、アノード層25よりも深さが浅く形成されている。
なお、ダイオードコンタクト層24の深さはコンタクト領域27よりも深く形成されている。このような構成を採ることで、図4に示すように、コンタクト領域27の底部がp型のダイオードコンタクト層24に接触するため、ホール排出効率を高めることができる。
また、ダイオードコンタクト層24は図3に示すように、アノード層25の表面内に部分的に形成されるので、コンタクト領域27とは独立してダイオードコンタクト層24の面積を調整することでリカバリー損失を制御する効果がある。
ダイオードコンタクト層24を設けると、設けない場合に比べてホール排出効率を高めることができるが、一方でリカバリー損失は増大する。しかし、リカバリー損失と、順方向電位降下(Forward Voltage Drop:VF)で規定される導通損失はトレードオフの関係にあり、RC-IGBTの設計にあたっては、最適な導通損失に調整できることが求められる。ダイオードコンタクト層24の不純物濃度を調整することで、アノード層25の不純物濃度を調整する場合より、広い範囲で導通損失を制御できる。
<実施の形態3>
図5を用いて、本開示に係る実施の形態3の半導体装置としてのRC-IGBT300の構成を説明する。図5は、RC-IGBT300の構成を示す断面図である。なお、平面図は、図3に示したRC-IGBT200と同様であり、図3におけるB-B線での矢示断面図に対応する断面図が図5である。
また、図5においては、図2を用いて説明した実施の形態1のRC-IGBT100と同一の構成については同一の符号を付し、重複する説明は省略する。
図5に示すように、RC-IGBT300では、ダイオード領域20のダイオードコンタクト層24は、コンタクト領域27の下方の領域において、ダイオードコンタクト層24の深さが分的に深くなるように形成されている。このような構成を採ることで、ダイオードコンタクト層24とアノード層25との接触面積を増やすことができ、ホール排出効率を高めて、RRSOAを改善することができる。
<実施の形態4>
図6を用いて、本開示に係る実施の形態4の半導体装置としてのRC-IGBT400の構成を説明する。図6は、RC-IGBT400の構成を示す断面図である。なお、平面図は、図1に示したRC-IGBT100と同様であり、図2におけるA-A線での矢示断面図に対応する断面図が図6である。
また、図6においては、図2を用いて説明した実施の形態1のRC-IGBT100と同一の構成については同一の符号を付し、重複する説明は省略する。
図6に示すように、RC-IGBT400では、ダイオード領域20のアノード層25は、コンタクト領域27の下部において、アノード層25の深さが最も深く、水平方向、すなわち、第1主面S1に平行な方向にコンタクト領域27から離れるにつれて、アノード層25の深さが急激に浅くなる深さ分布を有するように形成されている。このような構成を採ることで、部分的にアノード層25を浅くし、浅い部分からの電子排出効率を高め、リカバリー損失を低減することができる。
すなわち、アノード層25はp型であるので、ホールが多数キャリアとなるので、電子が多数キャリアとなるn型の不純物層からの電子の流れを妨げる働きがある。アノード層25を部分的に浅くすることで、電子がp型半導体層であるアノード層25を流れる距離が短くなり、電子排出効率を高めることができる。
図6に示すようなアノード層25を形成するには、半導体基板SSのIGBT領域10は完全に覆い、ダイオード領域20はアノード層25を形成する部分が開口部となったイオン注入マスクをレジスト材またはシリコン酸化膜等で形成する。この場合、開口部のピッチが、p型不純物の水平方向の拡散距離より短くなるように設定することで、アノード層25が断絶しないようにする。
<実施の形態5>
図7を用いて、本開示に係る実施の形態5の半導体装置としてのRC-IGBT500の構成を説明する。図7は、RC-IGBT500の構成を示す断面図である。なお、平面図は、図1に示したRC-IGBT100と同様であり、図2におけるA-A線での矢示断面図に対応する断面図が図7である。
また、図7においては、図2を用いて説明した実施の形態1のRC-IGBT100と同一の構成については同一の符号を付し、重複する説明は省略する。
図7に示すように、RC-IGBT500では、ダイオード領域20の第2主面S2側には、ドリフト層1と第2主面S2との間にカソード層26とコレクタ層16が交互に形成されている。
コンタクト領域27を設けることによりホール排出効率が向上し、カソード層26とコレクタ層16を交互に形成することにより電子注入効率が低下してリカバリー損失を低減することができる。
<実施の形態6>
図8を用いて、本開示に係る実施の形態6の半導体装置としてのRC-IGBT600の構成を説明する。図8は、RC-IGBT600の構成を示す断面図である。なお、平面図は、図1に示したRC-IGBT100と同様であり、図2におけるA-A線での矢示断面図に対応する断面図が図8である。
また、図8においては、図2を用いて説明した実施の形態1のRC-IGBT100と同一の構成については同一の符号を付し、重複する説明は省略する。
図8に示すように、RC-IGBT600では、IGBT領域10とダイオード領域20の境界部分のダイオードトレンチゲート21(第1のダイオードトレンチゲート)の上には層間絶縁膜4が設けられているが、それ以外のダイオードトレンチゲート21(第2のダイオードトレンチゲート)の上には層間絶縁膜4が設けられていない。
このような構成を採ることで、アノード層25とエミッタ電極6との接触面積を増やすことができ、ホール排出効率を高めることができる。
なお、ダイオードトレンチゲート21のダイオードトレンチ電極21aには、層間絶縁膜4で覆われている場合もエミッタ電位が与えられるので、RC-IGBT600のように層間絶縁膜4が設けられておらず、エミッタ電極6がダイオードトレンチ電極21aに接触していても問題はない。ダイオードトレンチ電極21aをエミッタ電位にすることで、チップ容量を低減することができる。
<実施の形態7>
図9を用いて、本開示に係る実施の形態7の半導体装置としてのRC-IGBT700の構成を説明する。図9は、RC-IGBT700の構成を示す平面図であり、ダイオード領域20だけを拡大した平面図である。
図9に示すように、RC-IGBT700では、ダイオードコンタクト層24が隣り合うダイオードトレンチゲート21の間に、間隔を開けて複数設けられ、コンタクト領域27は、個々のダイオードコンタクト層24の中央に、ダイオードトレンチゲート21に対して垂直となるようにストライプ状に形成されている。
このような構成を採る場合も、実施の形態2において図4を用いて説明したように、コンタクト領域27の底部がダイオードコンタクト層24に接触するため、ホール排出効率を高めることができるが、ダイオードコンタクト層24に接触する面積は、実施の形態2のコンタクト領域27よりも広くなる。
比較のために、実施の形態2の図3に示したRC-IGBT200のダイオード領域20の拡大図を図10に示す。RC-IGBT700では、ダイオードコンタクト層24が隣り合うダイオードトレンチゲート21の間に設けられ、その中央にコンタクト領域27が垂直に設けられているので、ダイオードコンタクト層24に接触する面積が広くなり、ホール排出効率をさらに高めることができる。
また、コンタクト領域27は、ダイオードコンタクト層24を含むアノード層25の一部を除去して形成するので、コンタクト領域27の底面だけでなく側面でもアノード層25と接触する。このため、コンタクト領域27の幅、すなわちコンタクト幅は、埋め込み性が低下しない程度のアスペクト比を保つように最小限とした場合でも、アノード層25とエミッタ電極6との接触面積を増やすことができ、RRSOAを改善することができる。
<実施の形態8>
図11を用いて、本開示に係る実施の形態8の半導体装置としてのRC-IGBT800の構成を説明する。図11は、RC-IGBT800の構成を示す平面図であり、ダイオード領域20だけを拡大した平面図である。
図11に示すように、RC-IGBT800では、ダイオードコンタクト層24が隣り合うダイオードトレンチゲート21の間に、間隔を開けて複数設けられ、個々のダイオードコンタクト層24およびダイオードコンタクト層24間の各アノード層25に、平面視で四角形状のコンタクト領域27が複数設けられている。コンタクト領域27は四角形状に限定されず、不連続な形状であればドット状またはサークル状に形成することもできる。
コンタクト領域27を不連続な形状として隣り合うダイオードトレンチゲート21の間に均等に配置することで、ホール排出経路が均等化され、RRSOAを改善することができる。
<実施の形態9>
図12を用いて、本開示に係る実施の形態9の半導体装置としてのRC-IGBT900の構成を説明する。図12は、RC-IGBT900の構成を示す平面図であり、IGBT領域10とダイオード領域20との境界部分だけを拡大した平面図である。
図12に示すように、RC-IGBT900では、IGBT領域10のアクティブトレンチゲート11とダイオードトレンチゲート21とで挟まれた領域にはIGBTコンタクト層14は形成されずダイオードコンタクト層24が全面的に形成されている。一方、ダイオード領域20の隣り合うダイオードトレンチゲート21の間には、間隔を開けて複数のダイオードコンタクト層24が設けられている。
IGBT領域10のダイオードコンタクト層24と、ダイオード領域20の個々のダイオードコンタクト層24およびダイオードコンタクト層24間の各アノード層25には、平面視で四角形状のコンタクト領域27が複数設けられている。
RC-IGBT900では、IGBT領域10とダイオード領域20との境界部分において、IGBT領域10のアクティブトレンチゲート11とダイオードトレンチゲート21とで挟まれた領域においてダイオードコンタクト層24が連続的に形成されているので、IGBT領域10とダイオード領域20との境界部分におけるホール排出効率を高めることができる。
なお、図12においては、IGBT領域10とダイオード領域20との境界部分にアクティブトレンチゲート11が設けられた構成を示したが、アクティブトレンチゲート11の代わりに、ダミートレンチゲートが設けられている場合には、ダミートレンチゲートとダイオードトレンチゲート21とで挟まれた領域にダイオードコンタクト層24を連続的に形成してもよい。
ダミートレンチゲートは、半導体基板SSに形成されたトレンチ内にダミートレンチ絶縁膜を介してダミートレンチ電極が設けられて構成され、ダミートレンチ電極は、エミッタ電極6に電気的に接続され、ゲート電極としては機能しない。
<実施の形態10>
図13を用いて、本開示に係る実施の形態10の半導体装置の製造方法について説明する。図13は、例えば、図1に示した実施の形態1の半導体装置のダイオード領域20のコンタクト領域27とアノード層25の形成方法を説明するフローチャートである。
図13に示すステップST1は、半導体基板SSのドリフト層1に、IGBT領域10においてキャリア蓄積層2が形成された段階の半導体基板SSに対して行う工程であり、コンタクト領域27のパターンを形成するためのエッチングマスクを形成するステップである。当該エッチングマスクには、コンタクト領域27のパターンに合わせた開口部が設けられている。
次に、ステップST2において、エッチングマスクの開口部を介して半導体基板SSをエッチングし、コンタクト領域27に対応した凹部をパターニングする。
次に、ステップST3において、エッチングマスクをイオン注入マスクとして使用し、エッチングマスクの開口部を介してp型不純物のイオン、例えばボロンイオン、またはアルミイオンをイオン注入する。
次に、ステップST4において、注入されたイオンを熱拡散させアノード層25を形成する。
この後、エミッタ電極6を形成する工程で、コンタクト領域27の形にエッチングされた部分をエミッタ電極6の電極材で埋め込むことで、エミッタ電極6とコンタクト領域27とが同時に形成される。
以上説明した実施の形態10の半導体装置の製造方法によれば、コンタクト領域27とアノード層25の形成を1枚のマスクで得ることができ、製造コストを低減することができる。
なお、ステップST1において使用するエッチングマスクの開口部のピッチが、p型不純物の水平方向の拡散距離より十分短くなるように配置することで、図2に示したような、一定深さのアノード層25を形成することができる。一方、開口部のピッチが、p型不純物の水平方向の拡散距離より短くなるように設定することで、図6に示したような部分的に浅くなったアノード層25を形成することができる。
<その他の適用例>
以上説明した本開示で使用される半導体基板SSとしては、例えば、FZ(Floating Zone)法で作製されたFZウエハまたはMCZ(Magnetic field applied Czochralski)法で作製されたMCZウエハまたはエピタキシャル成長法で作製されたエピタキシャルウエハを適用することができるが、これらに限定されるものではない。
また、半導体基板SSに含まれるn型不純物の濃度は、作製される半導体装置の耐圧クラスによって適宜選択され、例えば、耐圧が1200Vの半導体装置では、半導体基板SSを構成するn型のドリフト層1の比抵抗が40~120Ω・cm程度となるようにn型不純物の濃度が調整される。
なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
以上説明した本開示を付記としてまとめて記載する。
(付記1)
トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
前記半導体基板は、
前記トランジスタが形成されたトランジスタ領域と、
前記ダイオードが形成されたダイオード領域と、を有し、
前記ダイオード領域は、
前記半導体基板の第2主面側に設けられた第1導電型の第1半導体層と、
前記第1半導体層上に設けられた第1導電型の第2半導体層と、
前記第2半導体層よりも前記半導体基板の第1主面側に設けられた第2導電型の第3半導体層と、
前記ダイオードに第1電位を与える第1主電極と、
前記ダイオードに第2電位を与える第2主電極と、
前記半導体基板の前記第1主面から前記第2半導体層に達するように設けられた複数のダイオードトレンチゲートと、
前記第3半導体層の上層部に設けられたコンタクト領域と、を備え、
前記コンタクト領域は、
前記第3半導体層に設けられた凹部に埋め込まれた導電体材料で構成される、半導体装置。
(付記2)
前記ダイオード領域は、
前記第3半導体層の上層部に選択的に設けられた第2導電型の第4半導体層をさらに備え、
前記第4半導体層は、
前記第3半導体層よりも第2導電型の不純物濃度が高く、
前記コンタクト領域の深さは、前記第4半導体層よりも浅い、付記1記載の半導体装置。
(付記3)
前記第4半導体層は、
前記コンタクト領域の下方において、深さが部分的に深く形成されている、付記2記載の半導体装置。
(付記4)
前記第3半導体層は、
前記コンタクト領域の下方において、深さが最も深くなるように深さ分布を有する、付記1から付記3の何れか1つに記載の半導体装置。
(付記5)
前記第1半導体層は、
前記複数のダイオードトレンチゲートの配列方向において第2導電型の第5半導体層と交互に設けられる、付記1から付記4の何れか1つに記載の半導体装置。
(付記6)
前記複数のダイオードトレンチゲートは、
前記トランジスタ領域と前記ダイオード領域との境界に設けられた第1のダイオードトレンチゲートと、
前記第1のダイオードトレンチゲート以外の第2のダイオードトレンチゲートと、を含み、
前記第1のダイオードトレンチゲートは、前記第1主電極との間に設けられた層間絶縁膜で覆われ、
前記第2のダイオードトレンチゲートは、前記第1主電極に覆われる、付記1から付記5の何れか1つに記載の半導体装置。
(付記7)
前記コンタクト領域は、
隣り合うダイオードトレンチゲートの間に、ダイオードトレンチゲートに平行にストライプ状に設けられる、付記1から付記6の何れか1つに記載の半導体装置。
(付記8)
前記コンタクト領域は、
隣り合うダイオードトレンチゲートの間に、ダイオードトレンチゲートに垂直にストライプ状に設けられる、付記1から付記6の何れか1つに記載の半導体装装置。
(付記9)
前記コンタクト領域は、
隣り合うダイオードトレンチゲートの間に、不連続な形状で均等に複数設けられる、付記1から付記6の何れか1つに記載の半導体装置。
(付記10)
前記第4半導体層は、
前記トランジスタ領域の前記ダイオード領域との境界にも設けられ、
前記トランジスタ領域の前記第4半導体層は、
前記境界に設けられたダイオードトレンチゲートに沿って連続的に設けられる、付記2記載の半導体装置。
(付記11)
付記1記載の半導体装置の製造方法であって、
前記半導体基板に前記コンタクト領域のパターンを形成するための開口部を有するエッチングマスクを形成する工程と、
前記エッチングマスクの前記開口部を介して前記半導体基板をエッチングし、前記コンタクト領域に対応した凹部をパターニングする工程と、
前記エッチングマスクをイオン注入マスクとして使用し、前記開口部を介して第2導電型の不純物のイオンをイオン注入する工程と、
注入された前記イオンを熱拡散させて前記第3半導体層を形成する工程と、を備える、半導体装置の製造方法。
1 ドリフト層、3 バッファ層、4 層間絶縁膜、6 エミッタ電極、7 コレクタ電極、10 IGBT領域、16 コレクタ層、20 ダイオード領域、21 ダイオードトレンチゲート、24 ダイオードコンタクト層、25 アノード層、26 カソード層、27 コンタクト領域。

Claims (11)

  1. トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
    前記半導体基板は、
    前記トランジスタが形成されたトランジスタ領域と、
    前記ダイオードが形成されたダイオード領域と、を有し、
    前記ダイオード領域は、
    前記半導体基板の第2主面側に設けられた第1導電型の第1半導体層と、
    前記第1半導体層上に設けられた第1導電型の第2半導体層と、
    前記第2半導体層よりも前記半導体基板の第1主面側に設けられた第2導電型の第3半導体層と、
    前記ダイオードに第1電位を与える第1主電極と、
    前記ダイオードに第2電位を与える第2主電極と、
    前記半導体基板の前記第1主面から前記第2半導体層に達するように設けられた複数のダイオードトレンチゲートと、
    前記第3半導体層の上層部に設けられたコンタクト領域と、を備え、
    前記コンタクト領域は、
    前記第3半導体層に設けられた凹部に埋め込まれた導電体材料で構成される、半導体装置。
  2. 前記ダイオード領域は、
    前記第3半導体層の上層部に選択的に設けられた第2導電型の第4半導体層をさらに備え、
    前記第4半導体層は、
    前記第3半導体層よりも第2導電型の不純物濃度が高く、
    前記コンタクト領域の深さは、前記第4半導体層よりも浅い、請求項1記載の半導体装置。
  3. 前記第4半導体層は、
    前記コンタクト領域の下方において、深さが部分的に深く形成されている、請求項2記載の半導体装置。
  4. 前記第3半導体層は、
    前記コンタクト領域の下方において、深さが最も深くなるように深さ分布を有する、請求項1または請求項2記載の半導体装置。
  5. 前記第1半導体層は、
    前記複数のダイオードトレンチゲートの配列方向において第2導電型の第5半導体層と交互に設けられる、請求項1または請求項2記載の半導体装置。
  6. 前記複数のダイオードトレンチゲートは、
    前記トランジスタ領域と前記ダイオード領域との境界に設けられた第1のダイオードトレンチゲートと、
    前記第1のダイオードトレンチゲート以外の第2のダイオードトレンチゲートと、を含み、
    前記第1のダイオードトレンチゲートは、前記第1主電極との間に設けられた層間絶縁膜で覆われ、
    前記第2のダイオードトレンチゲートは、前記第1主電極に覆われる、請求項1または請求項2記載の半導体装置。
  7. 前記コンタクト領域は、
    隣り合うダイオードトレンチゲートの間に、ダイオードトレンチゲートに平行にストライプ状に設けられる、請求項1または請求項2記載の半導体装置。
  8. 前記コンタクト領域は、
    隣り合うダイオードトレンチゲートの間に、ダイオードトレンチゲートに垂直にストライプ状に設けられる、請求項1または請求項2記載の半導体装装置。
  9. 前記コンタクト領域は、
    隣り合うダイオードトレンチゲートの間に、不連続な形状で均等に複数設けられる、請求項1または請求項2記載の半導体装置。
  10. 前記第4半導体層は、
    前記トランジスタ領域の前記ダイオード領域との境界にも設けられ、
    前記トランジスタ領域の前記第4半導体層は、
    前記境界に設けられたダイオードトレンチゲートに沿って連続的に設けられる、請求項2記載の半導体装置。
  11. 請求項1記載の半導体装置の製造方法であって、
    前記半導体基板に前記コンタクト領域のパターンを形成するための開口部を有するエッチングマスクを形成する工程と、
    前記エッチングマスクの前記開口部を介して前記半導体基板をエッチングし、前記コンタクト領域に対応した凹部をパターニングする工程と、
    前記エッチングマスクをイオン注入マスクとして使用し、前記開口部を介して第2導電型の不純物のイオンをイオン注入する工程と、
    注入された前記イオンを熱拡散させて前記第3半導体層を形成する工程と、を備える、半導体装置の製造方法。
JP2022175414A 2022-11-01 2022-11-01 半導体装置およびその製造方法 Pending JP2024066107A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022175414A JP2024066107A (ja) 2022-11-01 2022-11-01 半導体装置およびその製造方法
US18/453,965 US20240145464A1 (en) 2022-11-01 2023-08-22 Semiconductor device and method of manufacturing same
DE102023126949.6A DE102023126949A1 (de) 2022-11-01 2023-10-04 Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN202311406555.1A CN117995840A (zh) 2022-11-01 2023-10-27 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022175414A JP2024066107A (ja) 2022-11-01 2022-11-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2024066107A true JP2024066107A (ja) 2024-05-15

Family

ID=90628993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022175414A Pending JP2024066107A (ja) 2022-11-01 2022-11-01 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20240145464A1 (ja)
JP (1) JP2024066107A (ja)
CN (1) CN117995840A (ja)
DE (1) DE102023126949A1 (ja)

Also Published As

Publication number Publication date
DE102023126949A1 (de) 2024-05-02
CN117995840A (zh) 2024-05-07
US20240145464A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
JP3988262B2 (ja) 縦型超接合半導体素子およびその製造方法
US7880200B2 (en) Semiconductor device including a free wheeling diode
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
US20080315250A1 (en) Insulated gate semiconductor device and the method of manufacturing the same
EP1453105B1 (en) Vertical field effect transistor having a high withstand voltage
CN110914996A (zh) 半导体器件
US20200105874A1 (en) Back side dopant activation in field stop igbt
US11476355B2 (en) Semiconductor device
JP6454443B2 (ja) フラットゲート転流型サイリスタ
JP2024045595A (ja) 半導体素子、半導体装置
CN115132833A (zh) 半导体装置及半导体装置的制造方法
CN111129135A (zh) 半导体装置
JP2022114292A (ja) 半導体装置および半導体装置の製造方法
CN113764520A (zh) 半导体装置
US20220123132A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN114628502A (zh) 半导体装置及半导体装置的制造方法
JP2024066107A (ja) 半導体装置およびその製造方法
US20220320323A1 (en) Reverse conducting igbt with controlled anode injection
US20240088221A1 (en) Semiconductor device
JP7471192B2 (ja) 半導体装置
US20230261056A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230083162A1 (en) Semiconductor device
JP2024013911A (ja) 半導体装置
JP2024021099A (ja) 半導体装置及び半導体装置の製造方法