JP2024066107A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2024066107A
JP2024066107A JP2022175414A JP2022175414A JP2024066107A JP 2024066107 A JP2024066107 A JP 2024066107A JP 2022175414 A JP2022175414 A JP 2022175414A JP 2022175414 A JP2022175414 A JP 2022175414A JP 2024066107 A JP2024066107 A JP 2024066107A
Authority
JP
Japan
Prior art keywords
diode
region
semiconductor layer
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022175414A
Other languages
English (en)
Inventor
康一 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022175414A priority Critical patent/JP2024066107A/ja
Priority to US18/453,965 priority patent/US20240145464A1/en
Priority to DE102023126949.6A priority patent/DE102023126949A1/de
Priority to CN202311406555.1A priority patent/CN117995840A/zh
Publication of JP2024066107A publication Critical patent/JP2024066107A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2024066107000001
【課題】リカバリー損失を増加させずにＲＲＳＯＡを改善する半導体装置を提供する。
【解決手段】トランジスタとダイオードとが共通の半導体基板に形成され、半導体基板は、トランジスタ領域とダイオード領域とを有し、ダイオード領域は、半導体基板の第２主面側に設けられた第１導電型の第１半導体層と、第１半導体層上に設けられた第１導電型の第２半導体層と、第２半導体層よりも半導体基板の第１主面側に設けられた第２導電型の第３半導体層と、ダイオードに第１電位を与える第１主電極と、ダイオードに第２電位を与える第２主電極と、半導体基板の第１主面から第２半導体層に達する複数のダイオードトレンチゲートと、第３半導体層の上層部に設けられたコンタクト領域と、を備え、コンタクト領域は、第３半導体層に設けられた凹部に埋め込まれた導電体材料で構成される。
【選択図】図２

Description

本開示は半導体装置に関し、特に、リカバリー損失を増加させずに逆回復安全動作領域を改善した半導体装置に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）と還流ダイオードが同一の半導体基板に設けられた、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Reverse Conducting IGBT）の一例として、従来は、例えば特許文献１の図３に開示されるように、ＩＧＢＴ領域だけでなくダイオード領域にもトレンチコンタクトを配置し、トレンチコンタクトの底部に高濃度のｐ型コンタクト層を形成する構成が提案されている。
国際公開第２０２０／２１３２５４号
特許文献１では、ダイオード領域のトレンチコンタクトの面積を増やすとｐ型コンタクト層も増加することになるので、ダイオード領域にｐ型コンタクト層を設けない構成に比べてリカバリー損失が増大することになる。
これは、半導体基板表面のｐ型不純物層の不純物濃度が高いと、ドリフト層に注入されるホール量が増大し、リカバリー動作時のピーク電流（Ｉｒｒ）が増大したり、リカバリー電流が０になるまでの時間（ｔｒｒ）が増大したりするためである。
リカバリー損失を低減するにはトレンチコンタクトの面積を減少させる必要があるが、トレンチコンタクトの面積を減少させると、リカバリー動作時にホールが排出されにくくなり、蓄積したホールによりｐｎ接合部に電界が集中し、ダイオードの逆回復安全動作領域（Reverse Recovery Safe Operation Area：ＲＲＳＯＡ）が低下するいという問題が発生する。
本開示は、上記のような問題を解決するためになされたものであり、リカバリー損失を増加させずにＲＲＳＯＡを改善する半導体装置を提供することを目的とする。
本開示に係る半導体装置は、トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、前記半導体基板は、前記トランジスタが形成されたトランジスタ領域と、前記ダイオードが形成されたダイオード領域と、を有し、前記ダイオード領域は、前記半導体基板の第２主面側に設けられた第１導電型の第１半導体層と、前記第１半導体層上に設けられた第１導電型の第２半導体層と、前記第２半導体層よりも前記半導体基板の第１主面側に設けられた第２導電型の第３半導体層と、前記ダイオードに第１電位を与える第１主電極と、前記ダイオードに第２電位を与える第２主電極と、前記半導体基板の前記第１主面から前記第２半導体層に達するように設けられた複数のダイオードトレンチゲートと、前記第３半導体層の上層部に設けられたコンタクト領域と、を備え、前記コンタクト領域は、前記第３半導体層に設けられた凹部に埋め込まれた導電体材料で構成される。
本開示に係る半導体装置によれば、第３半導体層の上層部に設けられた凹部に埋め込まれた導電体材料で構成されるコンタクト領域を設けることで、コンタクト幅を最小限とした場合でも第３半導体層と第１主電極との接触面積を増やすことができ、リカバリー損失を増加させずにＲＲＳＯＡを改善することができる。
本開示に係る実施の形態１の半導体装置の構成を示す平面図である。 本開示に係る実施の形態１の半導体装置の構成を示す断面図である。 本開示に係る実施の形態２の半導体装置の構成を示す平面図である。 本開示に係る実施の形態２の半導体装置の構成を示す断面図である。 本開示に係る実施の形態３の半導体装置の構成を示す断面図である。 本開示に係る実施の形態４の半導体装置の構成を示す断面図である。 本開示に係る実施の形態５の半導体装置の構成を示す断面図である。 本開示に係る実施の形態６の半導体装置の構成を示す断面図である。 本開示に係る実施の形態７の半導体装置の構成を示す拡大平面図である。 本開示に係る実施の形態２の半導体装置の構成を示す拡大平面図である。 本開示に係る実施の形態８の半導体装置の構成を示す拡大平面図である。 本開示に係る実施の形態９の半導体装置の構成を示す拡大平面図である。 本開示に係る実施の形態１０の半導体装置の製造方法を説明するフローチャートである。
＜はじめに＞
以下の説明において、ｎ型およびｐ型は半導体の導電型を示し、本開示においては、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。また、ｎ－型は不純物濃度がｎ型よりも低濃度であることを示し、ｎ＋型は不純物濃度がｎ型よりも高濃度であることを示す。同様に、ｐ－型は不純物濃度がｐ型よりも低濃度であることを示し、ｐ＋型は不純物濃度がｐ型よりも高濃度であることを示す。
また、「上」、「下」、「側」、「おもて」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
また、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
＜実施の形態１＞
図１および図２を用いて、本開示に係る実施の形態１の半導体装置としてのＲＣ－ＩＧＢＴ１００の構成を説明する。図１は、ＲＣ－ＩＧＢＴ１００の構成を示す平面図であり、図２は、図１におけるＡ－Ａ線での矢示断面図である。図１は、ＲＣ－ＩＧＢＴ１００をエミッタ電極６（第１主電極）側から見た上面図であるが、便宜的にエミッタ電極６、層間絶縁膜４などは図示を省略している。
図１に示すようにＲＣ－ＩＧＢＴ１００は、セル領域であるＩＧＢＴ領域１０およびダイオード領域２０を有している。ＩＧＢＴ領域１０では、アクティブトレンチゲート１１が複数本並び、隣り合うアクティブトレンチゲート１１の間には、ｐ＋型のＩＧＢＴコンタクト層１４と、ｎ＋型のエミッタ層１３が交互に設けられている。なお、図２では、２本のアクティブトレンチゲート１１を示したが、図２のＩＧＢＴ領域１０は、ＲＣ－ＩＧＢＴ１００のＩＧＢＴ領域１０の一部分だけを示しており、アクティブトレンチゲート１１は２本に限定されない。
また、図１に示すようにＲＣ－ＩＧＢＴ１００は、ダイオード領域２０では、ダイオードトレンチゲート２１が複数本並び、隣り合うダイオードトレンチゲート２１の間には、アノード層２５（第３半導体層）が設けられ、アノード層２５の表面内にはコンタクト領域２７がダイオードトレンチゲート２１に平行に延在するようにストライプ状に設けられている。
図２に示すように、ＲＣ－ＩＧＢＴ１００のＩＧＢＴ領域１０およびダイオード領域２０は、半導体基板ＳＳに形成されている。半導体基板ＳＳの紙面上端を第１主面、半導体基板ＳＳの紙面下端を第２主面と呼ぶ。半導体基板ＳＳの第１主面Ｓ１は、ＲＣ－ＩＧＢＴのおもて面側の主面であり、半導体基板ＳＳの第２主面Ｓ２は、ＲＣ－ＩＧＢＴ１００の裏面側の主面である。
図２に示すように、ＲＣ－ＩＧＢＴ１００は、セル領域であるＩＧＢＴ領域１０において、第１主面Ｓ１と第２主面との間にｎ－型のドリフト層１（第２半導体層）を有している。ドリフト層１は、ｎ型不純物として例えばヒ素（Ａｓ）またはリン（Ｐ）等を有する半導体層でありドリフト層１の第１主面Ｓ１側に、ドリフト層１よりもｎ型不純物の濃度が高いｎ型のキャリア蓄積層２が設けられている。キャリア蓄積層２は、ｎ型不純物として例えばヒ素またはリン等を有する半導体層である。
図２に示すように、キャリア蓄積層２の第１主面Ｓ１側には、ｐ型のベース層１５が設けられている。ｐ型ベース層１５は、ｐ型不純物として例えばボロン（Ｂ）またはアルミ（Ａｌ）等を有する半導体層である。ベース層１５は、アクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂに接している。ベース層１５の第１主面Ｓ１側には、アクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂに接してｎ＋型のエミッタ層１３が設けられ、残りの領域にｐ＋型のＩＧＢＴコンタクト層１４が設けられている。エミッタ層１３は、ｎ型不純物として例えばヒ素またはリン等を有する半導体層であり、ＩＧＢＴコンタクト層１４は、ｐ型不純物として例えばボロンまたはアルミ等を有する半導体層であり、エミッタ層１３およびＩＧＢＴコンタクト層１４は半導体基板ＳＳの第１主面Ｓ１を構成している。
図２に示すように、ドリフト層１の第２主面Ｓ２側に、ドリフト層１よりもｎ型不純物の濃度が高いｎ型のバッファ層３が設けられている。バッファ層３は、ＲＣ－ＩＧＢＴ１００がオフ状態のときにベース層１５から第２主面Ｓ２側に伸びる空乏層がパンチスルーするのを抑制するために設けられる。バッファ層３は、例えば、リンまたはプロトン（Ｈ＋）を注入して形成され、リンおよびプロトンの両方を注入して形成することもできる。
図２に示すように、ＩＧＢＴ領域１０には、バッファ層３の第２主面Ｓ２側に、ｐ型のコレクタ層１６が設けられている。すなわち、ドリフト層１と第２主面Ｓ２との間に、コレクタ層１６（第５半導体層）が設けられている。コレクタ層１６は、ｐ型不純物として例えばボロンまたはアルミ等を有する半導体層であり、コレクタ層１６は半導体基板ＳＳの第２主面Ｓ２を構成している。
また、ＩＧＢＴ領域１０には、半導体基板ＳＳの第１主面Ｓ１からベース層１５を貫通し、ドリフト層１に達するトレンチが形成されている。トレンチ内にゲートトレンチ絶縁膜１１ｂを介してゲートトレンチ電極１１ａが設けられることでアクティブトレンチゲート１１が構成されている。ゲートトレンチ電極１１ａは、ゲートトレンチ絶縁膜１１ｂを介してドリフト層１に対向している。
アクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂは、ベース層１５およびエミッタ層１３に接している。ゲートトレンチ電極１１ａにゲート駆動電圧が印加されると、アクティブトレンチゲート１１のゲートトレンチ絶縁膜１１ｂに接するｐ型ベース層１５にチャネルが形成される。
図２に示すように、アクティブトレンチゲート１１のゲートトレンチ電極１１ａの上には層間絶縁膜４が設けられている。半導体基板ＳＳの第１主面Ｓ１の層間絶縁膜４が設けられていない領域の上、および層間絶縁膜４の上にはバリアメタルを形成することもできる。バリアメタルは、例えば、チタン（Ｔｉ）を含む導電体であってよく、例えば、窒化チタンであってよく、チタンとシリコン（Ｓｉ）を合金化させたＴｉＳｉであってよい。
図２に示すように、第１主面Ｓ１の層間絶縁膜４が設けられていない領域の上および層間絶縁膜４の上にはエミッタ電極６が設けられる。エミッタ電極６は、例えば、アルミニウムシリコン合金（Ａｌ-Ｓｉ系合金）などのアルミ合金で形成してもよく、アルミ合金で形成した電極上に、無電解めっき、あるいは電解めっきでめっき膜を形成した複数層の金属膜からなる電極であってもよい。
図２に示すように、ＲＣ－ＩＧＢＴ１００は、ダイオード領域２０においてもＩＧＢＴ領域１０と同じくｎ－型のドリフト層１を有している。ダイオード領域２０のドリフト層１とＩＧＢＴ領域１０のドリフト層１とは連続して一体的に構成されたものであり、同一の半導体基板ＳＳによって構成されている。
図２に示すように、ダイオード領域２０においても、ＩＧＢＴ領域１０と同様に、ドリフト層１の第２主面Ｓ２側にｎ型のバッファ層３が設けられている。ダイオード領域２０に設けられるバッファ層３は、ＩＧＢＴ領域１０に設けられるバッファ層３と同一の構成である。
ドリフト層１の第１主面Ｓ１側には、ｐ型のアノード層２５が設けられている。アノード層２５は、ドリフト層１と第１主面Ｓ１との間に設けられている。アノード層２５は、ＩＧＢＴ領域１０のベース層１５とｐ型不純物の濃度を同じ濃度にして、アノード層２５とベース層１５とを同時に形成することもできる。アノード層２５は半導体基板ＳＳの第１主面Ｓ１を構成している。
ダイオード領域２０には、バッファ層３の第２主面Ｓ２側に、ｎ＋型のカソード層２６（第１半導体層）が設けられている。カソード層２６は、ドリフト層１と第２主面Ｓ２との間に設けられている。カソード層２６は、ｎ型不純物として例えばヒ素またはリン等を有する半導体層であり、半導体基板ＳＳの第２主面Ｓ２を構成している。また、ダイオード領域２０の少なくとも一部において、半導体基板ＳＳの第１主面Ｓ１側より、ＩＧＢＴ領域１０のＩＧＢＴコンタクト層１４よりも浅いコンタクト領域２７が形成されており、コンタクト領域２７の内部はエミッタ電極６と同じ導電体材料で埋め込まれている。
図２に示すように、ダイオード領域２０には、半導体基板ＳＳの第１主面Ｓ１からアノード層２５を貫通し、ドリフト層１に達するトレンチが形成されている。ダイオード領域２０のトレンチ内にダイオードトレンチ絶縁膜２１ｂを介してダイオードトレンチ電極２１ａが設けられることでダイオードトレンチゲート２１が構成されている。ダイオードトレンチ電極２１ａはダイオードトレンチ絶縁膜２１ｂを介してドリフト層１に対向している。
図２に示すように、ダイオードトレンチゲート２１のダイオードトレンチ電極２１ａの上には層間絶縁膜４が設けられている。半導体基板ＳＳの第１主面Ｓ１の層間絶縁膜４が設けられていない領域の上、および層間絶縁膜４の上にはバリアメタルを形成することもできる。
図２に示すように、ダイオード領域２０の第１主面Ｓ１の層間絶縁膜４が設けられていない領域の上および層間絶縁膜４の上にはエミッタ電極６が設けられる。エミッタ電極６は、ＩＧＢＴ領域１０に設けられたエミッタ電極６と連続して形成されている。
図２に示すように、カソード層２６の第２主面Ｓ２側には、コレクタ電極７（第２主電極）が設けられる。エミッタ電極６と同様、ダイオード領域２０のコレクタ電極７は、ＩＧＢＴ領域１０に設けられたコレクタ電極７と連続して形成されている。コレクタ電極７は、カソード層２６にオーミック接触し、カソード層２６に電気的に接続され、カソード電極としても機能する。
図２に示すように、ＲＣ－ＩＧＢＴ１００では、ダイオード領域２０の少なくとも一部において、ＩＧＢＴ領域１０のＩＧＢＴコンタクト層１４よりも浅いコンタクト領域２７が形成されている。この構成により、ダイオード領域２０における、アノード層２５とエミッタ電極６との接触面積を増やすことができ、ホール排出効率を向上することができ、ＲＲＳＯＡを改善することができる。
すなわち、ＩＧＢＴ領域１０のＩＧＢＴコンタクト層１４は、不純物拡散層であるベーース層１５抵抗を下げるため、一定以上の深さ、例えば０．５μｍ以上で形成される。コンタクト領域２７をＩＧＢＴコンタクト層１４より深く形成すると、コンタクト領域２７のアスペクト比が大きくなるため、エミッタ電極６と同じ導電体材料で埋め込む際の埋め込み性が低下する。このため、コンタクト領域２７をＩＧＢＴコンタクト層１４よりも浅く形成することで、エミッタ電極の埋め込み性を向上することができる。
また、コンタクト領域２７を設けた構成においては、アノード層２５の不純物濃度を低減することでホール注入効率を下げ、リカバリー損失を低減することができる。すなわち、コンタクト領域２７を設けない場合、ホール排出効率が低下しＲＲＳＯＡが低下する。つまり、ＲＲＳＯＡの低下を防ぐために、リカバリー損失の制御範囲が制限される。しかし、コンタクト領域２７を設けることで、ホール排出効率を向上させＲＲＳＯＡを向上させ、リカバリー損失の制御範囲を拡大することができる。換言すればＲＣ－ＩＧＢＴ１００では、ダイオード領域２０のリカバリー損失は、アノード層２５の不純物濃度によって決めることができ、リカバリー損失とＲＲＳＯＡを独立に制御できる。
また、コンタクト領域２７は、アノード層２５の一部を除去した凹部に形成するので、コンタクト領域２７の底面だけでなく側面でもアノード層２５と接触する。このため、コンタクト領域２７の幅、すなわちコンタクト幅は、埋め込み性が低下しない程度のアスペクト比を保つように最小限とした場合でも、アノード層２５とエミッタ電極６との接触面積を増やすことができ、ＲＲＳＯＡを改善することができる。
ここで、ダイオード領域２０の半導体基板ＳＳの第１主面Ｓ１の層間絶縁膜４が設けられていない領域の上、および層間絶縁膜４の上にはバリアメタルを形成する場合、コンタクト領域２７を埋め込む導電体材料は、バリアメタルのみでもよく、エミッタ電極６とバリアメタルとの積層体でもよい。また、ダイオード領域２０の第１主面Ｓ１側には、アノード層２５の代わりに、ＩＧＢＴ領域１０と同様に、キャリア蓄積層２とベース層１５を設け、ベース層１５の表面内にコンタクト領域２７を設けてもよい。
＜実施の形態２＞
図３および図４を用いて、本開示に係る実施の形態２の半導体装置としてのＲＣ－ＩＧＢＴ２００の構成を説明する。図３は、ＲＣ－ＩＧＢＴ２００の構成を示す平面図であり、図４は、図３におけるＢ－Ｂ線での矢示断面図である。図３は、ＲＣ－ＩＧＢＴ２００をエミッタ電極６側から見た上面図であるが、便宜的にエミッタ電極６、層間絶縁膜４などは図示を省略している。なお、図３および図４においては、図１および図２を用いて説明した実施の形態１のＲＣ－ＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図３に示すようにＲＣ－ＩＧＢＴ２００では、ダイオード領域２０の少なくとも一部に、ｐ＋型のダイオードコンタクト層２４（第４半導体層）が形成されている。ダイオードコンタクト層２４は、隣り合うダイオードトレンチゲート２１の間に、間隔を開けて複数設けられ、複数のダイオードコンタクト層２４の中央をストライプ状のコンタクト領域２７が横切っている。ダイオードコンタクト層２４は、図４に示すように、アノード層２５よりｐ型不純物の不純物濃度が高く、アノード層２５よりも深さが浅く形成されている。
なお、ダイオードコンタクト層２４の深さはコンタクト領域２７よりも深く形成されている。このような構成を採ることで、図４に示すように、コンタクト領域２７の底部がｐ＋型のダイオードコンタクト層２４に接触するため、ホール排出効率を高めることができる。
また、ダイオードコンタクト層２４は図３に示すように、アノード層２５の表面内に部分的に形成されるので、コンタクト領域２７とは独立してダイオードコンタクト層２４の面積を調整することでリカバリー損失を制御する効果がある。
ダイオードコンタクト層２４を設けると、設けない場合に比べてホール排出効率を高めることができるが、一方でリカバリー損失は増大する。しかし、リカバリー損失と、順方向電位降下（Forward Voltage Drop：ＶＦ）で規定される導通損失はトレードオフの関係にあり、ＲＣ－ＩＧＢＴの設計にあたっては、最適な導通損失に調整できることが求められる。ダイオードコンタクト層２４の不純物濃度を調整することで、アノード層２５の不純物濃度を調整する場合より、広い範囲で導通損失を制御できる。
＜実施の形態３＞
図５を用いて、本開示に係る実施の形態３の半導体装置としてのＲＣ－ＩＧＢＴ３００の構成を説明する。図５は、ＲＣ－ＩＧＢＴ３００の構成を示す断面図である。なお、平面図は、図３に示したＲＣ－ＩＧＢＴ２００と同様であり、図３におけるＢ－Ｂ線での矢示断面図に対応する断面図が図５である。
また、図５においては、図２を用いて説明した実施の形態１のＲＣ－ＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図５に示すように、ＲＣ－ＩＧＢＴ３００では、ダイオード領域２０のダイオードコンタクト層２４は、コンタクト領域２７の下方の領域において、ダイオードコンタクト層２４の深さが分的に深くなるように形成されている。このような構成を採ることで、ダイオードコンタクト層２４とアノード層２５との接触面積を増やすことができ、ホール排出効率を高めて、ＲＲＳＯＡを改善することができる。
＜実施の形態４＞
図６を用いて、本開示に係る実施の形態４の半導体装置としてのＲＣ－ＩＧＢＴ４００の構成を説明する。図６は、ＲＣ－ＩＧＢＴ４００の構成を示す断面図である。なお、平面図は、図１に示したＲＣ－ＩＧＢＴ１００と同様であり、図２におけるＡ－Ａ線での矢示断面図に対応する断面図が図６である。
また、図６においては、図２を用いて説明した実施の形態１のＲＣ－ＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図６に示すように、ＲＣ－ＩＧＢＴ４００では、ダイオード領域２０のアノード層２５は、コンタクト領域２７の下部において、アノード層２５の深さが最も深く、水平方向、すなわち、第１主面Ｓ１に平行な方向にコンタクト領域２７から離れるにつれて、アノード層２５の深さが急激に浅くなる深さ分布を有するように形成されている。このような構成を採ることで、部分的にアノード層２５を浅くし、浅い部分からの電子排出効率を高め、リカバリー損失を低減することができる。
すなわち、アノード層２５はｐ型であるので、ホールが多数キャリアとなるので、電子が多数キャリアとなるｎ型の不純物層からの電子の流れを妨げる働きがある。アノード層２５を部分的に浅くすることで、電子がｐ型半導体層であるアノード層２５を流れる距離が短くなり、電子排出効率を高めることができる。
図６に示すようなアノード層２５を形成するには、半導体基板ＳＳのＩＧＢＴ領域１０は完全に覆い、ダイオード領域２０はアノード層２５を形成する部分が開口部となったイオン注入マスクをレジスト材またはシリコン酸化膜等で形成する。この場合、開口部のピッチが、ｐ型不純物の水平方向の拡散距離より短くなるように設定することで、アノード層２５が断絶しないようにする。
＜実施の形態５＞
図７を用いて、本開示に係る実施の形態５の半導体装置としてのＲＣ－ＩＧＢＴ５００の構成を説明する。図７は、ＲＣ－ＩＧＢＴ５００の構成を示す断面図である。なお、平面図は、図１に示したＲＣ－ＩＧＢＴ１００と同様であり、図２におけるＡ－Ａ線での矢示断面図に対応する断面図が図７である。
また、図７においては、図２を用いて説明した実施の形態１のＲＣ－ＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図７に示すように、ＲＣ－ＩＧＢＴ５００では、ダイオード領域２０の第２主面Ｓ２側には、ドリフト層１と第２主面Ｓ２との間にカソード層２６とコレクタ層１６が交互に形成されている。
コンタクト領域２７を設けることによりホール排出効率が向上し、カソード層２６とコレクタ層１６を交互に形成することにより電子注入効率が低下してリカバリー損失を低減することができる。
＜実施の形態６＞
図８を用いて、本開示に係る実施の形態６の半導体装置としてのＲＣ－ＩＧＢＴ６００の構成を説明する。図８は、ＲＣ－ＩＧＢＴ６００の構成を示す断面図である。なお、平面図は、図１に示したＲＣ－ＩＧＢＴ１００と同様であり、図２におけるＡ－Ａ線での矢示断面図に対応する断面図が図８である。
また、図８においては、図２を用いて説明した実施の形態１のＲＣ－ＩＧＢＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図８に示すように、ＲＣ－ＩＧＢＴ６００では、ＩＧＢＴ領域１０とダイオード領域２０の境界部分のダイオードトレンチゲート２１（第１のダイオードトレンチゲート）の上には層間絶縁膜４が設けられているが、それ以外のダイオードトレンチゲート２１（第２のダイオードトレンチゲート）の上には層間絶縁膜４が設けられていない。
このような構成を採ることで、アノード層２５とエミッタ電極６との接触面積を増やすことができ、ホール排出効率を高めることができる。
なお、ダイオードトレンチゲート２１のダイオードトレンチ電極２１ａには、層間絶縁膜４で覆われている場合もエミッタ電位が与えられるので、ＲＣ－ＩＧＢＴ６００のように層間絶縁膜４が設けられておらず、エミッタ電極６がダイオードトレンチ電極２１ａに接触していても問題はない。ダイオードトレンチ電極２１ａをエミッタ電位にすることで、チップ容量を低減することができる。
＜実施の形態７＞
図９を用いて、本開示に係る実施の形態７の半導体装置としてのＲＣ－ＩＧＢＴ７００の構成を説明する。図９は、ＲＣ－ＩＧＢＴ７００の構成を示す平面図であり、ダイオード領域２０だけを拡大した平面図である。
図９に示すように、ＲＣ－ＩＧＢＴ７００では、ダイオードコンタクト層２４が隣り合うダイオードトレンチゲート２１の間に、間隔を開けて複数設けられ、コンタクト領域２７は、個々のダイオードコンタクト層２４の中央に、ダイオードトレンチゲート２１に対して垂直となるようにストライプ状に形成されている。
このような構成を採る場合も、実施の形態２において図４を用いて説明したように、コンタクト領域２７の底部がダイオードコンタクト層２４に接触するため、ホール排出効率を高めることができるが、ダイオードコンタクト層２４に接触する面積は、実施の形態２のコンタクト領域２７よりも広くなる。
比較のために、実施の形態２の図３に示したＲＣ－ＩＧＢＴ２００のダイオード領域２０の拡大図を図１０に示す。ＲＣ－ＩＧＢＴ７００では、ダイオードコンタクト層２４が隣り合うダイオードトレンチゲート２１の間に設けられ、その中央にコンタクト領域２７が垂直に設けられているので、ダイオードコンタクト層２４に接触する面積が広くなり、ホール排出効率をさらに高めることができる。
また、コンタクト領域２７は、ダイオードコンタクト層２４を含むアノード層２５の一部を除去して形成するので、コンタクト領域２７の底面だけでなく側面でもアノード層２５と接触する。このため、コンタクト領域２７の幅、すなわちコンタクト幅は、埋め込み性が低下しない程度のアスペクト比を保つように最小限とした場合でも、アノード層２５とエミッタ電極６との接触面積を増やすことができ、ＲＲＳＯＡを改善することができる。
＜実施の形態８＞
図１１を用いて、本開示に係る実施の形態８の半導体装置としてのＲＣ－ＩＧＢＴ８００の構成を説明する。図１１は、ＲＣ－ＩＧＢＴ８００の構成を示す平面図であり、ダイオード領域２０だけを拡大した平面図である。
図１１に示すように、ＲＣ－ＩＧＢＴ８００では、ダイオードコンタクト層２４が隣り合うダイオードトレンチゲート２１の間に、間隔を開けて複数設けられ、個々のダイオードコンタクト層２４およびダイオードコンタクト層２４間の各アノード層２５に、平面視で四角形状のコンタクト領域２７が複数設けられている。コンタクト領域２７は四角形状に限定されず、不連続な形状であればドット状またはサークル状に形成することもできる。
コンタクト領域２７を不連続な形状として隣り合うダイオードトレンチゲート２１の間に均等に配置することで、ホール排出経路が均等化され、ＲＲＳＯＡを改善することができる。
＜実施の形態９＞
図１２を用いて、本開示に係る実施の形態９の半導体装置としてのＲＣ－ＩＧＢＴ９００の構成を説明する。図１２は、ＲＣ－ＩＧＢＴ９００の構成を示す平面図であり、ＩＧＢＴ領域１０とダイオード領域２０との境界部分だけを拡大した平面図である。
図１２に示すように、ＲＣ－ＩＧＢＴ９００では、ＩＧＢＴ領域１０のアクティブトレンチゲート１１とダイオードトレンチゲート２１とで挟まれた領域にはＩＧＢＴコンタクト層１４は形成されずダイオードコンタクト層２４が全面的に形成されている。一方、ダイオード領域２０の隣り合うダイオードトレンチゲート２１の間には、間隔を開けて複数のダイオードコンタクト層２４が設けられている。
ＩＧＢＴ領域１０のダイオードコンタクト層２４と、ダイオード領域２０の個々のダイオードコンタクト層２４およびダイオードコンタクト層２４間の各アノード層２５には、平面視で四角形状のコンタクト領域２７が複数設けられている。
ＲＣ－ＩＧＢＴ９００では、ＩＧＢＴ領域１０とダイオード領域２０との境界部分において、ＩＧＢＴ領域１０のアクティブトレンチゲート１１とダイオードトレンチゲート２１とで挟まれた領域においてダイオードコンタクト層２４が連続的に形成されているので、ＩＧＢＴ領域１０とダイオード領域２０との境界部分におけるホール排出効率を高めることができる。
なお、図１２においては、ＩＧＢＴ領域１０とダイオード領域２０との境界部分にアクティブトレンチゲート１１が設けられた構成を示したが、アクティブトレンチゲート１１の代わりに、ダミートレンチゲートが設けられている場合には、ダミートレンチゲートとダイオードトレンチゲート２１とで挟まれた領域にダイオードコンタクト層２４を連続的に形成してもよい。
ダミートレンチゲートは、半導体基板ＳＳに形成されたトレンチ内にダミートレンチ絶縁膜を介してダミートレンチ電極が設けられて構成され、ダミートレンチ電極は、エミッタ電極６に電気的に接続され、ゲート電極としては機能しない。
＜実施の形態１０＞
図１３を用いて、本開示に係る実施の形態１０の半導体装置の製造方法について説明する。図１３は、例えば、図１に示した実施の形態１の半導体装置のダイオード領域２０のコンタクト領域２７とアノード層２５の形成方法を説明するフローチャートである。
図１３に示すステップＳＴ１は、半導体基板ＳＳのドリフト層１に、ＩＧＢＴ領域１０においてキャリア蓄積層２が形成された段階の半導体基板ＳＳに対して行う工程であり、コンタクト領域２７のパターンを形成するためのエッチングマスクを形成するステップである。当該エッチングマスクには、コンタクト領域２７のパターンに合わせた開口部が設けられている。
次に、ステップＳＴ２において、エッチングマスクの開口部を介して半導体基板ＳＳをエッチングし、コンタクト領域２７に対応した凹部をパターニングする。
次に、ステップＳＴ３において、エッチングマスクをイオン注入マスクとして使用し、エッチングマスクの開口部を介してｐ型不純物のイオン、例えばボロンイオン、またはアルミイオンをイオン注入する。
次に、ステップＳＴ４において、注入されたイオンを熱拡散させアノード層２５を形成する。
この後、エミッタ電極６を形成する工程で、コンタクト領域２７の形にエッチングされた部分をエミッタ電極６の電極材で埋め込むことで、エミッタ電極６とコンタクト領域２７とが同時に形成される。
以上説明した実施の形態１０の半導体装置の製造方法によれば、コンタクト領域２７とアノード層２５の形成を１枚のマスクで得ることができ、製造コストを低減することができる。
なお、ステップＳＴ１において使用するエッチングマスクの開口部のピッチが、ｐ型不純物の水平方向の拡散距離より十分短くなるように配置することで、図２に示したような、一定深さのアノード層２５を形成することができる。一方、開口部のピッチが、ｐ型不純物の水平方向の拡散距離より短くなるように設定することで、図６に示したような部分的に浅くなったアノード層２５を形成することができる。
＜その他の適用例＞
以上説明した本開示で使用される半導体基板ＳＳとしては、例えば、ＦＺ（Floating Zone）法で作製されたＦＺウエハまたはＭＣＺ（Magnetic field applied Czochralski）法で作製されたＭＣＺウエハまたはエピタキシャル成長法で作製されたエピタキシャルウエハを適用することができるが、これらに限定されるものではない。
また、半導体基板ＳＳに含まれるｎ型不純物の濃度は、作製される半導体装置の耐圧クラスによって適宜選択され、例えば、耐圧が１２００Ｖの半導体装置では、半導体基板ＳＳを構成するｎ－型のドリフト層１の比抵抗が４０～１２０Ω・ｃｍ程度となるようにｎ型不純物の濃度が調整される。
なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
以上説明した本開示を付記としてまとめて記載する。
（付記１）
トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
前記半導体基板は、
前記トランジスタが形成されたトランジスタ領域と、
前記ダイオードが形成されたダイオード領域と、を有し、
前記ダイオード領域は、
前記半導体基板の第２主面側に設けられた第１導電型の第１半導体層と、
前記第１半導体層上に設けられた第１導電型の第２半導体層と、
前記第２半導体層よりも前記半導体基板の第１主面側に設けられた第２導電型の第３半導体層と、
前記ダイオードに第１電位を与える第１主電極と、
前記ダイオードに第２電位を与える第２主電極と、
前記半導体基板の前記第１主面から前記第２半導体層に達するように設けられた複数のダイオードトレンチゲートと、
前記第３半導体層の上層部に設けられたコンタクト領域と、を備え、
前記コンタクト領域は、
前記第３半導体層に設けられた凹部に埋め込まれた導電体材料で構成される、半導体装置。
（付記２）
前記ダイオード領域は、
前記第３半導体層の上層部に選択的に設けられた第２導電型の第４半導体層をさらに備え、
前記第４半導体層は、
前記第３半導体層よりも第２導電型の不純物濃度が高く、
前記コンタクト領域の深さは、前記第４半導体層よりも浅い、付記１記載の半導体装置。
（付記３）
前記第４半導体層は、
前記コンタクト領域の下方において、深さが部分的に深く形成されている、付記２記載の半導体装置。
（付記４）
前記第３半導体層は、
前記コンタクト領域の下方において、深さが最も深くなるように深さ分布を有する、付記１から付記３の何れか１つに記載の半導体装置。
（付記５）
前記第１半導体層は、
前記複数のダイオードトレンチゲートの配列方向において第２導電型の第５半導体層と交互に設けられる、付記１から付記４の何れか１つに記載の半導体装置。
（付記６）
前記複数のダイオードトレンチゲートは、
前記トランジスタ領域と前記ダイオード領域との境界に設けられた第１のダイオードトレンチゲートと、
前記第１のダイオードトレンチゲート以外の第２のダイオードトレンチゲートと、を含み、
前記第１のダイオードトレンチゲートは、前記第１主電極との間に設けられた層間絶縁膜で覆われ、
前記第２のダイオードトレンチゲートは、前記第１主電極に覆われる、付記１から付記５の何れか１つに記載の半導体装置。
（付記７）
前記コンタクト領域は、
隣り合うダイオードトレンチゲートの間に、ダイオードトレンチゲートに平行にストライプ状に設けられる、付記１から付記６の何れか１つに記載の半導体装置。
（付記８）
前記コンタクト領域は、
隣り合うダイオードトレンチゲートの間に、ダイオードトレンチゲートに垂直にストライプ状に設けられる、付記１から付記６の何れか１つに記載の半導体装装置。
（付記９）
前記コンタクト領域は、
隣り合うダイオードトレンチゲートの間に、不連続な形状で均等に複数設けられる、付記１から付記６の何れか１つに記載の半導体装置。
（付記１０）
前記第４半導体層は、
前記トランジスタ領域の前記ダイオード領域との境界にも設けられ、
前記トランジスタ領域の前記第４半導体層は、
前記境界に設けられたダイオードトレンチゲートに沿って連続的に設けられる、付記２記載の半導体装置。
（付記１１）
付記１記載の半導体装置の製造方法であって、
前記半導体基板に前記コンタクト領域のパターンを形成するための開口部を有するエッチングマスクを形成する工程と、
前記エッチングマスクの前記開口部を介して前記半導体基板をエッチングし、前記コンタクト領域に対応した凹部をパターニングする工程と、
前記エッチングマスクをイオン注入マスクとして使用し、前記開口部を介して第２導電型の不純物のイオンをイオン注入する工程と、
注入された前記イオンを熱拡散させて前記第３半導体層を形成する工程と、を備える、半導体装置の製造方法。
１ ドリフト層、３ バッファ層、４ 層間絶縁膜、６ エミッタ電極、７ コレクタ電極、１０ ＩＧＢＴ領域、１６ コレクタ層、２０ ダイオード領域、２１ ダイオードトレンチゲート、２４ ダイオードコンタクト層、２５ アノード層、２６ カソード層、２７ コンタクト領域。

Claims (11)

  1. トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
    前記半導体基板は、
    前記トランジスタが形成されたトランジスタ領域と、
    前記ダイオードが形成されたダイオード領域と、を有し、
    前記ダイオード領域は、
    前記半導体基板の第２主面側に設けられた第１導電型の第１半導体層と、
    前記第１半導体層上に設けられた第１導電型の第２半導体層と、
    前記第２半導体層よりも前記半導体基板の第１主面側に設けられた第２導電型の第３半導体層と、
    前記ダイオードに第１電位を与える第１主電極と、
    前記ダイオードに第２電位を与える第２主電極と、
    前記半導体基板の前記第１主面から前記第２半導体層に達するように設けられた複数のダイオードトレンチゲートと、
    前記第３半導体層の上層部に設けられたコンタクト領域と、を備え、
    前記コンタクト領域は、
    前記第３半導体層に設けられた凹部に埋め込まれた導電体材料で構成される、半導体装置。
  2. 前記ダイオード領域は、
    前記第３半導体層の上層部に選択的に設けられた第２導電型の第４半導体層をさらに備え、
    前記第４半導体層は、
    前記第３半導体層よりも第２導電型の不純物濃度が高く、
    前記コンタクト領域の深さは、前記第４半導体層よりも浅い、請求項１記載の半導体装置。
  3. 前記第４半導体層は、
    前記コンタクト領域の下方において、深さが部分的に深く形成されている、請求項２記載の半導体装置。
  4. 前記第３半導体層は、
    前記コンタクト領域の下方において、深さが最も深くなるように深さ分布を有する、請求項１または請求項２記載の半導体装置。
  5. 前記第１半導体層は、
    前記複数のダイオードトレンチゲートの配列方向において第２導電型の第５半導体層と交互に設けられる、請求項１または請求項２記載の半導体装置。
  6. 前記複数のダイオードトレンチゲートは、
    前記トランジスタ領域と前記ダイオード領域との境界に設けられた第１のダイオードトレンチゲートと、
    前記第１のダイオードトレンチゲート以外の第２のダイオードトレンチゲートと、を含み、
    前記第１のダイオードトレンチゲートは、前記第１主電極との間に設けられた層間絶縁膜で覆われ、
    前記第２のダイオードトレンチゲートは、前記第１主電極に覆われる、請求項１または請求項２記載の半導体装置。
  7. 前記コンタクト領域は、
    隣り合うダイオードトレンチゲートの間に、ダイオードトレンチゲートに平行にストライプ状に設けられる、請求項１または請求項２記載の半導体装置。
  8. 前記コンタクト領域は、
    隣り合うダイオードトレンチゲートの間に、ダイオードトレンチゲートに垂直にストライプ状に設けられる、請求項１または請求項２記載の半導体装装置。
  9. 前記コンタクト領域は、
    隣り合うダイオードトレンチゲートの間に、不連続な形状で均等に複数設けられる、請求項１または請求項２記載の半導体装置。
  10. 前記第４半導体層は、
    前記トランジスタ領域の前記ダイオード領域との境界にも設けられ、
    前記トランジスタ領域の前記第４半導体層は、
    前記境界に設けられたダイオードトレンチゲートに沿って連続的に設けられる、請求項２記載の半導体装置。
  11. 請求項１記載の半導体装置の製造方法であって、
    前記半導体基板に前記コンタクト領域のパターンを形成するための開口部を有するエッチングマスクを形成する工程と、
    前記エッチングマスクの前記開口部を介して前記半導体基板をエッチングし、前記コンタクト領域に対応した凹部をパターニングする工程と、
    前記エッチングマスクをイオン注入マスクとして使用し、前記開口部を介して第２導電型の不純物のイオンをイオン注入する工程と、
    注入された前記イオンを熱拡散させて前記第３半導体層を形成する工程と、を備える、半導体装置の製造方法。
JP2022175414A 2022-11-01 2022-11-01 半導体装置およびその製造方法 Pending JP2024066107A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022175414A JP2024066107A (ja) 2022-11-01 2022-11-01 半導体装置およびその製造方法
US18/453,965 US20240145464A1 (en) 2022-11-01 2023-08-22 Semiconductor device and method of manufacturing same
DE102023126949.6A DE102023126949A1 (de) 2022-11-01 2023-10-04 Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN202311406555.1A CN117995840A (zh) 2022-11-01 2023-10-27 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022175414A JP2024066107A (ja) 2022-11-01 2022-11-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2024066107A true JP2024066107A (ja) 2024-05-15

Family

ID=90628993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022175414A Pending JP2024066107A (ja) 2022-11-01 2022-11-01 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20240145464A1 (ja)
JP (1) JP2024066107A (ja)
CN (1) CN117995840A (ja)
DE (1) DE102023126949A1 (ja)

Also Published As

Publication number Publication date
DE102023126949A1 (de) 2024-05-02
US20240145464A1 (en) 2024-05-02
CN117995840A (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
JP3988262B2 (ja) 縦型超接合半導体素子およびその製造方法
US7880200B2 (en) Semiconductor device including a free wheeling diode
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
US20080315250A1 (en) Insulated gate semiconductor device and the method of manufacturing the same
EP1453105B1 (en) Vertical field effect transistor having a high withstand voltage
US20200105874A1 (en) Back side dopant activation in field stop igbt
CN110914996A (zh) 半导体器件
US11476355B2 (en) Semiconductor device
JP6454443B2 (ja) フラットゲート転流型サイリスタ
JP2022114292A (ja) 半導体装置および半導体装置の製造方法
JP2024045595A (ja) 半導体素子、半導体装置
CN115132833A (zh) 半导体装置及半导体装置的制造方法
CN111129135A (zh) 半导体装置
CN114628502A (zh) 半导体装置及半导体装置的制造方法
JP2024066107A (ja) 半導体装置およびその製造方法
US20220320323A1 (en) Reverse conducting igbt with controlled anode injection
CN113764520A (zh) 半导体装置
US20240088221A1 (en) Semiconductor device
US20220123132A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7471192B2 (ja) 半導体装置
US20230261056A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230083162A1 (en) Semiconductor device
JP2024013911A (ja) 半導体装置
JP2024021099A (ja) 半導体装置及び半導体装置の製造方法