ITTO20070392A1 - Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta - Google Patents

Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta Download PDF

Info

Publication number
ITTO20070392A1
ITTO20070392A1 IT000392A ITTO20070392A ITTO20070392A1 IT TO20070392 A1 ITTO20070392 A1 IT TO20070392A1 IT 000392 A IT000392 A IT 000392A IT TO20070392 A ITTO20070392 A IT TO20070392A IT TO20070392 A1 ITTO20070392 A1 IT TO20070392A1
Authority
IT
Italy
Prior art keywords
region
forming
surface region
columnar structures
type
Prior art date
Application number
IT000392A
Other languages
English (en)
Inventor
Fabio Zara
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000392A priority Critical patent/ITTO20070392A1/it
Priority to US12/134,050 priority patent/US8575700B2/en
Publication of ITTO20070392A1 publication Critical patent/ITTO20070392A1/it
Priority to US13/083,012 priority patent/US8581345B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

D E S C R I Z I O N E
del brevetto per invenzione industriale
La presente invenzione si riferisce ad un dispositivo di potenza comprendente strutture colonnari e avente resistenza ridotta e al relativo procedimento.
L'invenzione riguarda, in particolare, ma non esclusivamente, un dispositivo di potenza a conduzione verticale (ad esempio un dispositivo Power MOS oppure un dispositivo del tipo "Insulated-Gate Bipolar Transistor" oppure un dispositivo del tipo "Bipolar Junction Transistor" oppure diodi bipolari o diodi Schottky) e la descrizione che segue si riferisce a questo campo di applicazione con il solo scopo di semplificarne l'esposizione.
Dispositivi MOSFET a corrente verticale sono utilizzati in varie applicazioni, quali convertitori DC/DC, dispositivi di controllo e protezione di batterie e lampade e prodotti destinati ad autoveicoli ( "automotive").
In particolare, in quest'ultima applicazione, sono richiesti dispositivi in grado di dissipare poco calore anche quando operano in condizioni di elevata corrente. In pratica, il dispositivo deve presentare bassa resistenza sorgente-pozzo in conduzione (Rdson), pur essendo in grado di sostenere un'elevata tensione inversa di polarizzazione (elevata BVdss).
Nei dispositivi a corrente verticale di tipo planare, i requisiti relativi ai due parametri sopra indicati (Rdson e BVdss) sono in conflitto in quanto per ottenere un'elevata tensione inversa è necessario incrementare lo spessore epitassiale e/o aumentare la resistività dello strato epitassiale stesso. In entrambi i casi, si verifica un aumento della Rdson in quanto un aumento di spessore determina un maggior percorso di corrente nello stato acceso e una maggiore resistività dello strato epitassiale comporta una resistenza più elevata al flusso di corrente.
Per ridurre la resistenza sorgente-pozzo in conduzione è possibile utilizzare una struttura a colonne che permette di aumentare il perimetro di bodypozzo in modo tale da poter sfruttare tutto il volume dello strato epitassiale. Tale tecnica permette di utilizzare uno strato epitassiale più drogato avente quindi minore resistività, a parità di valori di tensione inversa, riducendo la componente della Rdson dovuta allo strato epitassiale (in seguito definita resistenza epitassiale in conduzione Repi).
Un esempio di dispositivo avente una struttura a colonne è mostrato in figura 1. In particolare, la figura 1 è relativa ad un dispositivo 1 a canale N avente uno strato epitassiale 3 di tipo N alloggiante colonne 2 di tipo P al di sotto di regioni di body 4. Regioni di sorgente 5 sono formate all'interno delle regioni di body 4 e regioni di porta 6, di polisilicio, si estendono al di sopra dello strato epitassiale 3, separate da questo da rispettivi strati di ossido di porta 7. Una regione di metallizzazione 8 collega elettricamente le regioni di sorgente 5 e le regioni di body 4, ed è isolata elettricamente dalle regioni di porta 6 tramite regioni isolanti 9.
Le colonne 2 si estendono con continuità nella direzione perpendicolare al piano del disegno, per l'intera lunghezza del dispositivo, parallelamente alle regioni di body 4, formando strisce o pareti come mostrato in figura 2.
Esempi di realizzazione di dispositivi MOSFET con struttura colonnare sono descritti in US 6,630,698, US 2002/14671, US 6,586,798.
In dispositivi con struttura colonnare è possibile ottenere il bilancio o compensazione di carica fra il drogante delle colonne 2, di tipo P, e la carica dello strato epitassiale 3, di tipo N, in modo che la carica totale delle colonne 2 sia uguale e di segno opposto alla carica totale dello strato epitassiale 3. Tale condizione comporta il completo svuotamento dei portatori liberi sia nello strato epitassiale 3 che nelle colonne 2, in modo tale da realizzare una zona priva di portatori che, comportandosi come uno strato isolante, permette elevati valori di tensione inversa (breakdown), con un campo elettrico di estensione quasi uniforme sia in modulo che in direzione attraverso l'intera regione comprendente lo strato epitassiale 3 e le colonne 2. In particolare, è possibile polarizzare il dispositivo in modo che il campo elettrico sia prossimo al campo elettrico critico, che è il massimo campo elettrico che una giunzione P-N può reggere all'interfaccia, superato il quale si innesca il processo di conduzione a valanga (breakdown).
Utilizzando il concetto di bilancio di carica, è possibile, quindi, scegliere una elevata concentrazione di drogante nello strato epitassiale 3 opportunamente bilanciata dal drogante nelle colonne. Esistono tuttavia dei limiti a tale scelta, in quanto è necessario calibrare la distanza intercolonnare per garantire lo svuotamento completo di tutta la regione epitssìale, comprese le colonne 2. Tale distanza, ovviamente, dipende dalla risoluzione litografica ottenibile con la tecnologia impiegata di volta in volta.
Grazie alla configurazione delle strisce che formano le colonne 2, visibile in figura 2, il flusso di corrente indicato dalle frecce 10 nello stato acceso del dispositivo 1, è quindi confinato fra due colonne 2 contigue in condizione di parziale svuotamento, quale si ottiene in conduzione.
Il valore della resistenza epitassiale in conduzione Repi è quindi determinato dalla geometria colonnare, quindi dal volume dello strato epitassiale 3 percorso dal flusso di corrente compreso fra due colonne 2 attigue.
Scopo della presente invenzione è migliorare le soluzioni note in modo da ridurre ulteriormente la resistenza sorgente-pozzo in conduzione Rdson.
Secondo la presente invenzione vengono realizzati un dispositivo MOS di potenza ed un procedimento di fabbricazione, come definiti nelle rivendicazioni 1 e, rispettivamente, 11.
Per una migliore comprensione dell'invenzione, ne vengono ora descritte forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 è una sezione trasversale di un dispositivo MOS di potenza noto;
- la figura 2 è una vista prospettica di una parte del dispositivo noto di figura 1;
- la figura 3 è una vista prospettica di un primo esempio di realizzazione di un dispositivo MOS secondo 1'invenzione;
- le figure 4-11 mostrano sezioni prospettiche di una metà del dispositivo di figura 3 in successive fasi di fabbricazione;
- le figure 12-17 mostrano sezioni trasversali di varianti del dispositivo di figura 3, prese lungo un piano parallelo agli assi YZ;
le figure 18-21 mostrano diversi layout di alcune regioni del dispositivo, secondo alcune varianti del dispositivo di figura 3; e
- le figure 22-23 mostrano i profili di concentrazione degli elementi droganti lungo una linea attraversante una colonna verticale e lungo una linea verticale intermedia fra due colonne del dispositivo di figura 3.
La figura 3 mostra una porzione di un dispositivo MOS 11 del tipo a compensazione di carica, comprendente uno strato epitassiale 12 di tipo N sovrastante un substrato 21, di tipo N+. Lo strato epitassiale 12 ha una superficie 17 e il substrato 21 è a contatto con una metallizzazione dì pozzo non mostrata.
Una regione di porta 18, di polisilicio, si estende al di sopra della superficie 17 ed è isolata elettricamente dallo strato epitassiale 12 mediante una regione di ossido di porta 19. Regioni di body 15, di tipo P+, si estendono all'interno dello strato epitassiale 12 sui due lati della regione di porta 18 ed alloggiano regioni di sorgente 16, di tipo N, affacciate alla superficie 17. In pratica, le regioni di body 15 comprendono porzioni sepolte di body 15a, estendentìsi al di sotto delle regioni di sorgente 16, e porzioni superficiali di body 15b, estendentìsi lateralmente alle regioni di sorgente 16, in modo che, in vista dall'alto, le porzioni superficiali 15b si alternano alle regioni di sorgente 16. Inoltre, nell'esempio di realizzazione di figura 3, le regioni di sorgente 16 su di un lato della regione di porta 18 sono sfalsate longitudinalmente (in direzione Z) rispetto alle regioni di sorgente 16 disposte sul lato opposto della regione di porta 18. Analogamente, le porzioni superficiali dì body 15b estendentìsi su di un lato della regione di porta 18 sono sfalsate rispetto alle porzioni superficiali di body 15b estendentisi sul lato opposto della regione dì porta 18.
Colonne 14, di tipo P, si estendono verticalmente all'interno dello strato epitassiale 12, a partire dalle regioni di body 15 fino a raggiungere regioni sepolte ("buried regions") 13, anch'esse tipo P. In dettaglio, le colonne 14 sono verticalmente allineate alle porzioni superficiali di body 15b e quindi sono sfalsate rispetto alle regioni di sorgente 16. Nell'esempio di realizzazione di figura 3, le regioni sepolte 13, si estendono, a forma di strisce, all'interno dello strato epitassiale 12, preferibilmente per l'intera lunghezza, in direzione Z, del dispositivo MOS 11, allineate verticalmente alle regioni di body 15. In pratica, nell'esempio mostrato, le regioni sepolte 13 sono sostanzialmente congruenti alle regioni di body 15; inoltre, due o più colonne 14 di area di base rettangolare si estendono, distanziate reciprocamente, fra una regione di body 15 e la sottostante regione sepolta 13 su ciascun lato della regione di porta 18; la porzione di strato epitassiale 12 estendentisi al di sotto della regione di porta 18 costituisce una porzione epitassiale centrale 12a e la porzione dello strato epitassiale 12 compresa fra due colonne 14 adiacenti, disposte su uno stesso lato della regione di porta 18, costituisce una porzione epitassiale laterale 12b.
Le colonne 14 allineate in direzione Z sono distanziate reciprocamente di una distanza E ed hanno lunghezza, in direzione X perpendicolare alla direzione Z di estensione delle regioni sepolte 13, pari a B. Lo spessore delle regioni sepolte 13 è pari a C, la lunghezza totale di ciascuna regione sepolta 13 è pari ad A e la distanza in direzione X fra le regioni sepolte 13 è pari ad L. Infine, l'altezza delle colonne 14 è pari a D-C.
Nel dispositivo 11 di figura 3, analogamente al dispositivo 1 di figura 2, lo strato epitassiale 12 alloggia prime cariche elettriche di tipo N definenti un primo livello di carica e le colonne 14 alloggiano seconde cariche elettriche di tipo P distribuite in modo spazialmente uniforme e definenti un secondo livello di carica compensante il primo livello di carica.
A parità di resistività p dello strato epitassiale 3, rispettivamente 12, la resistenza epitassiale in conduzione Repi3 della struttura di figura 3 risulta inferiore alla resistenza epitassiale in conduzione Repil della struttura di figura 1 grazie al fatto che la resistenza in conduzione dovuta alla porzione 12a dello strato epitassiale 12 è in parallelo alla resistenza in conduzione dovuta alla porzione 12b dello strato epitassiale 12. In dettaglio, con riferimento alle figure 1 e 3:
dove
è la resistenza della porzione epitassiale centrale 12a, e
è la resistenza della porzione epitassiale laterale 12b.
Ne consegue che
Dalla (5) è evidente che la resistenza epitassiale in conduzione Repi3 della struttura di figura 3 è sempre inferiore a quella della struttura di figura 1, a parità di ingombro totale, grazie alla presenza di più percorsi di corrente passanti attraverso sia la porzione epitassiale centrale 12a sia la porzione epitassiale laterale 12b.
Ad esempio nel caso dì A = 4.8 pm, L = 2 pm, E = 1.6 pm, D = 4 pm, si ottiene un guadagno 18%. In generale, è possibile ottenere un guadagno sulla resistenza totale compreso fra il 14% e il 18%.
Un esempio di drogaggio della struttura di figura 3 è mostrato nelle figure 21 e 22, relative al profilo di drogaggio in direzione verticale in corrispondenza di una colonna 14 e, rispettivamente, della porzione 12b dello strato epitassiale 12 compresa fra due colonne 14, nel caso in cui è stata utilizzata una diffusione aggiuntiva per le regioni sepolte 13 in modo da allungare le colonne 14 verso il substrato 21, provocando un accorciamento della parte superiore della regione epitassiale 12b. Infatti, l'estensione verticale della regione epitassiale 12b e della regione sepolta 13 può essere variata a seconda della classe di tensione del dispositivo.
Come si nota dalla figura 23, nell'esempio considerato, la regione sepolta 13 presenta livello di drogaggio approssimativamente uguale a quello della colonna 14 sovrastante.
Il dispositivo MOS 11 di figura 3 viene realizzato come descritto qui di seguito e rappresentato nelle figure 4-11 solo relativamente a metà del dispositivo MOS 11 stesso.
Inizialmente, figura 4, uno strato epitassiale inferiore 25 di tipo N viene cresciuto sul substrato 21 (non mostrato) e lo strato epitassiale inferiore 25 viene coperto da una prima maschera di resist 26. Viene quindi eseguito un impianto ad alta energia di tipo P (rappresentato dalle frecce 27), in modo da localizzare gli agenti droganti in profondità, ottenendo le regioni sepolte 13 ancora sovrastate da una porzione dello strato epitassiale inferiore 25.
Quindi, figura 5, dopo la rimozione della prima maschera di resist 26 e la pulizia della fetta, viene realizzata una seconda maschera di resist 28 che copre la superficie dello strato inferiore 25 tranne che nelle aree in cui si vogliono realizzare le colonne 14; segue quindi un secondo impianto di tipo P, rappresentato dalle frecce 29, in modo da formare parti inferiori 14a delle colonne 14.
In seguito, figura 6, dopo la rimozione della seconda maschera di resist 28 e la pulizia della fetta, viene cresciuto un strato epitassiale superiore 30, formante, insieme allo strato epitassiale inferiore 25, lo strato epitassiale 12 di figura 3. Lo strato epitassiale 12 viene coperto da una maschera di resist 31 e viene quindi eseguito un impianto di tipo P ad alta energia (frecce 40) in modo tale da formare parti superiori 14b delle colonne 14, contigue e verticalmente allineate alle parti inferiori 14a. Il processo di crescita epitassiale, mascheratura con resist e impianto di droganti può essere ripetuto più volte fino al raggiungimento dell'altezza richiesta dalla classe di tensione del dispositivo o al fine di ottenere una maggiore profondità e uniformità di drogaggio delle colonne 14. In questo caso, le singole fasi di impianto vengono eseguite in modo da impiantare l'intera profondità degli strati epitassiale intermedi.
Quindi, figura 7, vengono realizzati in sequenza uno strato di ossido di porta ed uno strato di polisilicio e questi vengono definiti utilizzando una maschera di resist 32, per ottenere la regione di porta 18 e la regione di ossido di porta 19.
Successivamente, figura 8, utilizzando la stessa maschera di resist 32, viene eseguito un impianto di agenti droganti di tipo P (frecce 41) , per la formazione delle regioni di body 15, che si estendono in profondità fino a contattare le colonne 14.
Dopo la rimozione della maschera di resist 32, lo strato epitassiale 12 viene nuovamente coperto da una maschera di resist 33, in modo da lasciare scoperte solo le porzioni in cui si vogliono realizzare le regioni di sorgente 16, e viene eseguito il relativo impianto di tipo N, come rappresentato in figura 9 dalle frecce 42.
In seguito, uno strato di isolamento 34 di materiale dielettrico viene depositato sulla struttura così ottenuta e quindi definito, in modo da scoprire parte delle regioni di sorgente 16 e di body 15, ottenendo la struttura di figura 10.
Infine, viene deposto e definito uno strato di metallizzazione 35, per cui viene ottenuta la struttura finale di figura 11.
Le figure 12-17 mostrano diverse forme di realizzazione, che differiscono per la configurazione e/o posizione delle strutture colonnari.
In dettaglio, la figura 12 è relativa ad una forma di realizzazione in cui le regioni sepolte 13 vengono impiantate in modo da estendersi fino alla superficie superiore dello strato epitassiale inferiore 25. Quindi viene cresciuto lo strato epitassiale superiore 30 e questo viene impiantato selettivamente in modo da formare le intere colonne 14. Il processo prosegue con le fasi descritte sopra, includenti la realizzazione delle regioni di porta (non mostrate), delle regioni di body 15 (in modo da ottenere la struttura di figura 12) nonché di sorgente e di metallizzazione.
In alternativa, e in modo non mostrato, invece di realizzare un singolo strato epitassiale superiore 30, è possibile crescere due strati epitassiali superiori (non mostrati), all'interno dei quali vengono formate porzioni (rispettivamente inferiori e superiori) delle colonne 14.
Nella struttura di figura 13, dopo le fasi di crescita dello strato epitassiale inferiore 25, primo impianto ad alta energia per formare le regioni sepolte 13, impianto selettivo per formare le porzioni inferiori 14a e crescita dello strato epitassiale superiore 30, come nella forma di realizzazione delle figure 4-11, viene effettuato un secondo impianto ad alta energia, in modo da formare porzioni intermedie 36, sovrapposte ed allineate alle regioni profonde 13 e collegate a queste ultime dalle porzioni inferiori 14a. Quindi, viene eseguito un secondo impianto selettivo per formare le porzioni superiori 14b delle colonne. In tal modo, le porzioni intermedie 36 si estendono a distanza dalla superficie 17 dello strato epitassiale 12 e, insieme alle porzioni inferiori 14a e alle porzioni superiori 14b delle colonne, formano, in vista laterale, una struttura a griglia, in cui regioni epitassiali 12b, 12c, di tipo N, sono circondate su quattro lati da regioni di tipo P (includendo anche le regioni di body 15). In questa soluzione, l'inserimento delle porzioni intermedie 36 consente di conservare il bilancio di carica.
La figura 14 mostra una forma di realizzazione nella quale le regioni epitassiali 12b, 12c sono sfalsate, grazie all'effettuazione di impianti selettivi per la realizzazione delle porzioni inferiori 14a e superiori 14b sfalsate fra loro. In questo caso, in pratica, non vengono più realizzate colonne 14 di struttura lineare, ma strutture colonnari aventi struttura a gradini e formate da più porzioni sfalsate reciprocamente. Anche in questo caso, si ottiene una struttura di tipo P avente in vista laterale forma a griglia .
Nella forma di realizzazione di figura 15, non viene effettuato l'impianto ad alta energia nello strato epitassiale inferiore 25, ma solo l'impianto selettivo per la formazione delle porzioni inferiori 14a delle strutture colonnari. Inoltre, analogamente alla figura 14, vengono effettuati un impianto ad alta energia nello strato epitassiale superiore 30 per realizzare la porzione intermedia 36 ed un impianto localizzato per formare le porzioni superiori 14b. In questo caso, quindi, si ottiene ancora una struttura di tipo P a griglia, ma le porzioni inferiori 14a sono contigue e circondate su cinque lati dalla parte inferiore dello strato epitassiale inferiore 25 di tipo N.
Nella forma di realizzazione di figura 16, vengono eseguite tre crescite epitassiali, e precisamente dopo la crescita dello strato epitassiale inferiore 25, l'impianto ad alta energia per la formazione delle regioni profonde 13, l'impianto selettivo per la formazione delle porzioni inferiori 14a, viene cresciuto uno strato epitassiale intermedio 37, viene eseguito un impianto selettivo per formare porzioni intermedie 14c delle colonne 14, viene cresciuto lo strato epitassiale superiore 30 e viene eseguito un impianto localizzato per formare le porzioni superiori 23b. In questa forma di realizzazione, gli impianti selettivo per formare le porzioni 14a, 14b e 14c sono allineate reciprocamente, in modo da formare colonne 14 di tipo lineare. In alternativa, analogamente a quanto descritto per le forme di realizzazione delle figure 14 e 15, gli impianti localizzati nello strato epitassiale intermedio 37 e/o nello strato epitassiale superiore 30 possono essere sfalsati, nel qual caso viene anche eseguito un impianto ad alta energia per la formazione di regioni di connessione fra le porzioni 14a-14c delle strutture colonnari.
In figura 17, vengono ancora effettuate tre crescite epitassiali, mmaa lloo ssttrraattoo epitassiale intermedio 37 viene sottoposto ad un impianto per formare la regione intermedia 36. In questo modo, si ottiene una struttura analoga a quella di figura 13, evitando impianti ad alta energia, ma utilizzando una crescita epitassiale in più.
Le figure 18-21 mostrano diverse forme di realizzazione, che differiscono per il layout delle regioni profonde 13 e/o delle colonne 14 rispetto alla figura 3.
Nella forma di realizzazione di figura 18, le regioni profonde 13 sono costituite da strutture a striscia, analogamente alla figura 3, e le colonne 14 sono allineate lungo direzioni perpendicolari a quelle delle strisce 13 (parallelamente all'asse X). Anche in questo caso, le regioni di sorgente 16 (non mostrate) sono disposte nello spazio fra colonne adiacenti e quindi sono allineate reciprocamente anche parallelamente all'asse X. Tuttavia, un leggero sconfinamento delle regioni di sorgente 16 (non mostrate) al di sopra delle colonne 14, ma non in contatto elettrico con esse, non pregiudica il funzionamento del dispositivo.
In figura 19, le regioni sepolte 13 sono realizzate da porzioni discrete, allineate verticalmente alle colonne 14 e di area leggermente inferiore. In pratica, più regioni profonde 13, di forma poligonale (rettangolare o guadrata), o altra forma, si estendono su entrambi i lati della regione di porta 18, allineate reciprocamente nelle direzioni X e Z.
In figura 20, le regioni profonde 13 hanno forma a striscia, analogamente alla figura 3, e le colonne 14 presentano forma a striscia e si estendono obliquamente alle regioni profonde 13 anche sotto della regione di porta 18.
Infine, in figura 21, le colonne 14 si estendono, in vista dall'alto, perpendicolarmente alle regioni profonde 13, anche qui passando sotto le regioni di porta 18.
Risulta infine evidente che al dispositivo e al processo di fabbricazione descritti possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione.
Ad esempio, le regioni sepolte 13 si possono estendere solo per una porzione della lunghezza del dispositivo (in direzione z di figura 3) e/o essere formate da porzioni discrete che collegano inferiormente due o più colonne.
Le colonne 14 possono essere realizzate in diversi strati epitassiali sovrapposti, come descritto sopra, oppure solamente nello strato epitassiale superiore 30 (come in figura 12); in alternativa le colonne 14 possono essere realizzate solo nello strato epitassiale inferiore 25, nel qual caso le regioni di body 15 si estendono per l'intero spessore dello strato epitassiale superiore 30.
Inoltre, le regioni di sorgente 16 possono essere reciprocamente allineate in direzione X sui due lati della regione di porta 18 e, analogamente, le porzioni superficiali di body 15a possono essere allineate reciprocamente in direzione X sui due lati della regione di porta 18, analogamente a quanto mostrato in figura 18, anche nel caso di struttura colonnare di diverso tipo, come nelle figure 13-17.

Claims (19)

  1. R IV E N D I CA Z I O N I 1. Dispositivo di potenza a bilanciamento dì carica, comprendente: un corpo semiconduttore (12) avente un primo tipo di conducibilità ed una superficie (17), almeno due strutture colonnari (14) di un secondo tipo di conducibilità, estendentisi attraverso detto corpo semiconduttore, una prima regione superficiale (15) del secondo tipo di conducibilità, estendentisi lungo detta superficie, al di sopra e in contatto con dette strutture colonnari, una seconda regione superficiale (16) del primo tipo di conducibilità, estendentesi all'interno della prima regione superficiale e affacciata a detta superficie, caratterizzato dal fatto che le strutture colonnari (14) si estendono a distanza reciproca a partire dalla prima regione superficiale.
  2. 2. Dispositivo di potenza secondo la rivendicazione 1, comprendente almeno una regione sepolta (13) di detto secondo tipo di conducibilità, estendentesi al di sotto e in contatto con dette strutture colonnari (14).
  3. 3. Dispositivo di potenza secondo la rivendicazione 2, in cui detta regione sepolta (13) si estende trasversalmente a dette strutture colonnari (14).
  4. 4. Dispositivo di potenza secondo la rivendicazione 2 o 3, in cui detta regione sepolta (13) si estende parallelamente ed è verticalmente allineata a detta prima regione superficiale (15).
  5. 5. Dispositivo di potenza secondo una qualsiasi delle rivendicazioni precedenti, in cui le strutture colonnari (14) comprendono porzioni superiori (14b) a contatto con la prima regione superficiale, porzioni inferiori (14a) estendentisi al di sotto delle porzioni superiori, e almeno una porzione intermedia (36) estendentesi parallelamente e a distanza dalla prima regione superficiale e collegante elettricamente le porzioni superiori e le porzioni inferiori di dette strutture colonnari.
  6. 6. Dispositivo di potenza secondo la rivendicazione 5, in cui le porzioni superiori (14b) ed inferiori (14a) delle strutture colonnari (14) sono disposte a scelta fra verticalmente allineate e verticalmente sfalsate fra loro.
  7. 7. Dispositivo di potenza secondo una qualsiasi delle rivendicazioni precedenti, comprendente almeno una terza regione superficiale (15) del secondo tipo di conducibilità, la terza regione superficiale estendendosi lungo detta superficie (17) parallelamente e a distanza da detta prima regione superficiale (15), in cui le strutture colonnari (14) si estendono trasversalmente a dette prima e terza regione superficiale, ciascuna struttura colonnare essendo collegata sia a detta prima sia a detta terza regione superficiale.
  8. 8. Dispositivo di potenza secondo una qualsiasi delle rivendicazioni precedenti, formante un transistore MOS comprendente: almeno una regione di porta isolata (18) estendentesi al di sopra di detto strato epitassiale (12), una terza regione superficiale (15) del secondo tipo di conducibilità, estendentesi lungo detta superficie (17), la prima (15) e la terza regione superficiale estendendosi su lati opposti di detta regione dì porta isolata e formanti ciascuna una regione di body, almeno due strutture colonnari (14) del secondo tipo di conducibilità estendentisi all'interno di detto corpo a partire da detta terza regione superficiale, almeno una quarta regione superficiale (16) del primo tipo di conducibilità estendentesi all'interno della terza regione superficiale e affacciata a detta superficie (17), in cui la seconda (16) e la quarta regione superficiale formano regioni di sorgente, e le regioni di sorgente sono sfalsate rispetto alle strutture colonnari (14).
  9. 9. Dispositivo di potenza secondo una qualsiasi delle rivendicazioni precedenti, in cui il corpo semiconduttore (12) alloggia prime cariche elettriche definenti un primo livello di carica e le strutture colonnari (14) alloggiano seconde cariche elettriche distribuite in modo spazialmente uniforme.
  10. 10. Dispositivo di potenza secondo la rivendicazione 9, in cui le seconde cariche elettriche compensano localmente il primo livello di carica.
  11. 11. Procedimento per la fabbricazione di un dispositivo di potenza a bilanciamento di carica, comprendente le fasi di: formare un corpo semiconduttore (12) avente un primo tipo di conducibilità, formare, in detto corpo semiconduttore (12), almeno due strutture colonnari (14) aventi un secondo tipo di conducibilità, formare, in detto corpo semiconduttore, una prima regione superficiale (15) avente il secondo tipo di conducibilità, formare, all'interno di detta prima regione superficiale, una seconda regione superficiale (16) del primo tipo di conducibilità, caratterizzato dal fatto che la fase di formare una prima regione superficiale comprende introdurre ioni droganti in modo che la prima regione superficiale si estenda al di sopra e sia a contatto con entrambe le strutture colonnari.
  12. 12. Procedimento secondo la rivendicazione 11, in cui la fase di formare un corpo semiconduttore (12) comprende formare uno strato semiconduttore inferiore (25); formare almeno una regione sepolta (13) del secondo tipo di conducibilità nello strato semiconduttore inferiore; formare uno strato semiconduttore superiore (30); in cui almeno parte delle strutture colonnari (14), la prima (15) e la seconda (16) regione superficiale sono formate all'interno dello strato semiconduttore superiore.
  13. 13. Procedimento secondo la rivendicazione 12, in cui la fase di formare una regione sepolta (13) comprende introdurre specie ioniche droganti in modo che la regione sepolta si estenda parallelamente e sia verticalmente allineata a detta prima regione superficiale (15).
  14. 14. Procedimento secondo la rivendicazione 12 o 13, in cui la fase di formare una regione sepolta (13) comprende effettuare un impianto ad energia tale da posizionare la regione sepolta a distanza da una superficie superiore dello strato semiconduttore inferiore (25); la fase di formare le strutture colonnari (14) comprende formare porzioni inferiori (14a) delle strutture colonnari all'interno dello strato semiconduttore inferiore in modo da contattare la regione sepolta (13) e formare porzioni superiori (14b) delle strutture colonnari all'interno dello strato semiconduttore superiore (30) e in contatto elettrico con le porzioni inferiori delle strutture colonnari.
  15. 15. Procedimento secondo la rivendicazione 14, comprendente, prima di formare le porzioni superiori (14b) delle strutture colonnari (14), formare regioni intermedie (36) estendentisi parallelamente alle prime regioni superficiali (15) fra, e in contatto con, le porzioni inferiori (14a) e le porzioni superiori (14b) delle strutture colonnari.
  16. 16. Procedimento secondo la rivendicazione 14 o 15, in cui la fase di formare porzioni superiori (14b) comprende introdurre specie ioniche droganti aventi un layout determinato rispetto alle porzioni inferiori (14a).
  17. 17. Procedimento secondo una qualsiasi delle rivendicazioni 12-16, comprendente inoltre la fase di formare almeno uno strato semiconduttore intermedio (37) fra lo strato semiconduttore inferiore (25) e lo strato semiconduttore superiore (30) e realizzare, nello strato semiconduttore intermedio, una regione di connessione (36) avente il secondo tipo dì conducibilità e collegante reciprocamente la regione sepolta (13) e le strutture colonnari (14).
  18. 18. Procedimento secondo una qualsiasi delle rivendicazioni 11-17, comprendente le fasi di introdurre specie ioniche droganti in detto corpo in modo da formare contemporaneamente la prima regione superficiale (15) ed una terza regione superficiale (15) avente il secondo tipo di conducibilità ed estendentesi lungo detta superficie (17) parallelamente e a distanza da detta prima regione superficiale, in cui la prima e la terza regione superficiale si estendono trasversalmente alle strutture colonnari (14), e ciascuna struttura colonnare è collegata sia a detta prima sia a detta terza regione superficiale.
  19. 19. Procedimento secondo una qualsiasi delle rivendicazioni 11-18, comprendente: prima di formare la prima (15) e la seconda (16) regione superficiale, formare almeno una terza struttura colonnare (14) del secondo tipo di conducibilità in detto corpo semiconduttore (12), e formare una regione di porta isolata (18) al di sopra del corpo di materiale semiconduttore in modo che le almeno due strutture colonnari (14) si estendono su un primo lato di detta regione di porta isolata e la terza struttura colonnare (14) si estende su un secondo lato di detta regione di porta isolata, introdurre specie ioniche droganti in modo da formare la prima regione superficiale (15) sul primo lato di detta regione di porta isolata (18) e formare una terza regione superficiale (15) sul secondo lato di detta regione di porta isolata e in contatto con la terza struttura colonnare; la prima e la terza regione superficiale essendo regioni di body di un dispositivo MOS, e introdurre specie ioniche droganti sfalsate rispetto alle strutture colonnari (14) in modo da formare la seconda regione superficiale (16) all'interno della prima regione superficiale (15) ed una quarta regione superficiale (16) all'interno della terza regione superficiale (15), la seconda e la quarta regione superficiale essendo regioni di sorgente.
IT000392A 2007-06-05 2007-06-05 Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta ITTO20070392A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT000392A ITTO20070392A1 (it) 2007-06-05 2007-06-05 Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta
US12/134,050 US8575700B2 (en) 2007-06-05 2008-06-05 Charge-balance power device comprising columnar structures and having reduced resistance
US13/083,012 US8581345B2 (en) 2007-06-05 2011-04-08 Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000392A ITTO20070392A1 (it) 2007-06-05 2007-06-05 Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta

Publications (1)

Publication Number Publication Date
ITTO20070392A1 true ITTO20070392A1 (it) 2008-12-06

Family

ID=40095049

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000392A ITTO20070392A1 (it) 2007-06-05 2007-06-05 Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta

Country Status (2)

Country Link
US (1) US8575700B2 (it)
IT (1) ITTO20070392A1 (it)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581345B2 (en) * 2007-06-05 2013-11-12 Stmicroelectronics S.R.L. Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same
US10243039B2 (en) * 2016-03-22 2019-03-26 General Electric Company Super-junction semiconductor power devices with fast switching capability
US10600649B2 (en) * 2017-09-21 2020-03-24 General Electric Company Systems and method for charge balanced semiconductor power devices with fast switching capability
US11233157B2 (en) * 2018-09-28 2022-01-25 General Electric Company Systems and methods for unipolar charge balanced semiconductor power devices
CN117393586B (zh) * 2023-12-13 2024-04-05 合肥晶合集成电路股份有限公司 一种功率半导体器件及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
EP1009036B1 (en) * 1998-12-09 2007-09-19 STMicroelectronics S.r.l. High-voltage MOS-gated power device, and related manufacturing process
EP1160873A1 (en) * 2000-05-19 2001-12-05 STMicroelectronics S.r.l. MOS technology power device
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
DE102004015921B4 (de) * 2004-03-31 2006-06-14 Infineon Technologies Ag Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US7462909B2 (en) * 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US7687885B2 (en) * 2006-05-30 2010-03-30 Renesas Technology Corp. Semiconductor device with reduced parasitic inductance
US8154088B1 (en) * 2006-09-29 2012-04-10 Cypress Semiconductor Corporation Semiconductor topography and method for reducing gate induced drain leakage (GIDL) in MOS transistors
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
JP4564510B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
US8148815B2 (en) * 2008-10-13 2012-04-03 Intersil Americas, Inc. Stacked field effect transistor configurations

Also Published As

Publication number Publication date
US8575700B2 (en) 2013-11-05
US20080303082A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
US8525261B2 (en) Semiconductor device having a split gate and a super-junction structure
CN102804386B (zh) 半导体器件
CN101401212B (zh) 绝缘栅极型半导体器件及其制造方法
US7915671B2 (en) Semiconductor device having super junction structure
CN102299180B (zh) 包含单元区和具有高击穿电压结构的外围区的半导体器件
KR101398735B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US20170062606A1 (en) Device architecture and method for improved packing of vertical field effect devices
JP2009004668A (ja) 半導体装置
CN104254920A (zh) 半导体装置及半导体装置的制造方法
CN106165101A (zh) 半导体装置
CN104051540A (zh) 超级结器件及其制造方法
CN102593178B (zh) 具有超结结构的半导体器件及其制作方法
ITTO20070392A1 (it) Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta
CN103681817B (zh) Igbt器件及其制作方法
CN103035722B (zh) 射频ldmos器件及制造方法
CN108091684B (zh) 超结金属氧化物场效应晶体管
US20080164506A1 (en) Pn junction and mos capacitor hybrid resurf transistor
CN207896095U (zh) 一种双通道变掺杂ldmos器件
CN108376713B (zh) 一种具有超结结构的半导体器件及其制作方法
US8901651B2 (en) Power semiconductor device
CN113937167A (zh) Vdmos器件及其制造方法
TWI524524B (zh) 功率半導體元件之製法及結構
CN207896096U (zh) 一种高能注入埋层双通道ldmos器件
US8581345B2 (en) Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same
CN207233743U (zh) 超结金属氧化物半导体场效晶体管