CN104051540A - 超级结器件及其制造方法 - Google Patents
超级结器件及其制造方法 Download PDFInfo
- Publication number
- CN104051540A CN104051540A CN201410314539.4A CN201410314539A CN104051540A CN 104051540 A CN104051540 A CN 104051540A CN 201410314539 A CN201410314539 A CN 201410314539A CN 104051540 A CN104051540 A CN 104051540A
- Authority
- CN
- China
- Prior art keywords
- type
- thin layer
- district
- type thin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 128
- 239000010703 silicon Substances 0.000 claims abstract description 128
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 127
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 341
- 238000000034 method Methods 0.000 claims description 88
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 235000012239 silicon dioxide Nutrition 0.000 claims description 41
- 239000002800 charge carrier Substances 0.000 claims description 38
- 238000000407 epitaxy Methods 0.000 claims description 32
- 238000002513 implantation Methods 0.000 claims description 30
- 239000000126 substance Substances 0.000 claims description 24
- 238000001039 wet etching Methods 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 23
- 238000005224 laser annealing Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 22
- 150000002500 ions Chemical class 0.000 description 16
- 230000000694 effects Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000034655 secondary growth Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Abstract
本发明公开了一种超级结器件，电流流动区包括多个交替排列的N型薄层和P型薄层，N型薄层电阻率等于硅片衬底的电阻率，P型薄层通过在衬底中形成沟槽并填充P型硅形成，在N型薄层和P型薄层底部形成有由背面离子注入区组成的N型区。本发明还公开了一种超级结器件的制造方法。本发明能使制造成本最小化，同时还能方便地调整器件的比导通电阻和器件的抗冲击能力，并改善器件抗冲击能力的一致性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件；本发明还涉及一种超级结器件的制造方法。
背景技术
超级结金属-氧化层半导体场效晶体管，简称超级结MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)采用新的耐压层结构，利用一系列的交替排列的P型半导体薄层和N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽，实现电荷相互补偿，从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的反向击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。在美国专利US5216275中，以上的交替排列的P型半导体薄层和N型半导体薄层是与N+衬底相连的；在美国专利US6630698B1中，中间的P型半导体薄层和N型半导体薄层与N+衬底可以有大于0的间隔。
现有技术中，P型半导体薄层和N型半导体薄层的形成一种是通过外延成长然后进行光刻和注入，多次反复该过程得到需要的厚度的P型半导体薄层和N型半导体薄层，这种工艺在600V以上的MOSFET中，一般需要重复5次以上，生产成本和生产周期长。另一种是通过一次生长一种类型的需要厚度的外延之后，进行沟槽的刻蚀，之后在沟槽中填入相反类型的硅；这种方法虽然难度大，但具有简化工艺流程，提高稳定性的效果；采用沟槽结构之后，由于P/N薄层即交替排列的P型半导体薄层和N型半导体薄层中P型半导体薄层和N型半导体薄层在纵方向上的掺杂浓度易于控制，而且没有多次外延工艺造成的薄层中P型半导体薄层和N型半导体薄层或其中之一的掺杂浓度在纵向上发生变化从而带来附加的纵向电场，保证了器件能获得好的漏电特性和高的击穿电压。
中国专利CN 102214689公开了一种超级结器件的终端保护结构的制造方法，其特征在于，包括如下步骤：
步骤一、在一N+硅基片上形成N型硅外延层，在所述N型硅外延层上形成所述P型背栅以及所述P型环；
步骤二、在所述N型外延层上形成所述电流流动区沟槽和所述沟槽环；
步骤三、在所述电流流动区沟槽和所述沟槽环中形成P型硅；
步骤四、在所述终端保护结构区域的所述N型硅外延层上形成所述终端介质层；
步骤五、在所述电流流动区的所述N型外延层上形成所述栅氧和所述栅；
步骤六、进行N+离子注入形成所述源区和所述沟道截止环；
步骤七、形成层间膜；
步骤八、形成所述源区和所述栅的接触孔；
步骤九、在所述源区的接触孔中进行P+离子注入形成P+欧姆接触区；
步骤十、在所述N+硅基片表面形成源极、栅极和各所述场板；
步骤十一、对所述N+硅基片进行背面减薄；
步骤十二、在所述N+硅基片背面形成漏极。
这里要在N+衬底上淀积N型外延，之后再在其上形成器件，对源漏反向击穿电压较高如600伏～900伏的器件，所述外延层的厚度越40～80微米，增加了器件的制造成本。
发明内容
本发明所要解决的技术问题是提供一种超级结器件，能使制造成本最小化，同时还能方便地调整器件的比导通电阻和器件的抗冲击能力，并改善器件抗冲击能力的一致性。为此，本发明还提供一种超级结器件的制造方法。
为解决上述技术问题，本发明提供的超级结器件形成于N型硅衬底上，所述超级结器件的中间区域为电流流动区，终端保护结构环绕于所述电流流动区的外周；电流流动区包括多个交替排列的第一N型薄层和第一P型薄层；
所述第一N型薄层是硅片衬底的一部分，在所述硅衬底上形成有多个沟槽，所述第一P型薄层由填充于所述沟槽中的第一P型硅外延层组成，各所述第一P型薄层将对应的所述沟槽完全填充，所述第一N型薄层由所述沟槽与相邻的所述沟槽之间的N型衬底的部分组成；
所述第一N型薄层的电阻率等于所述硅衬底的电阻率，所述第一P型薄层与所述第一N型薄层电荷平衡，所述第一N型薄层的N型载流子总数与所述第一P型薄层P型载流子总数的差值的绝对值小于第一N型薄层的N型载流子总数的10％，也小于第一P型薄层的P型载流子总数的10％。
在所述电流流动区中，至少有部分区域中的所述第一N型薄层和所述第一P型薄层的底部还有由背面离子注入区组成的第二N型区。所述第二N型区的N型载流子浓度等于或高于第一N型薄层的N型载流子浓度。
通过调整所述第二N型区的N型载流子浓度和载流子的分布，可以方便地调整器件的导通电阻和器件的抗冲击能力。
进一步的改进是，所述第二N型区与沟槽底部之间还有一个一定厚度的电阻率等于衬底电阻率的N型区。
进一步的改进是，第二N型区的厚度为1微米～5微米，可以利用现有的工艺和设备实现，得到较低的导通电阻。
进一步的改进是，第二N型区之底部，还有一个与第二N区直接相连的第三N型区，第三N型区中的N型载流子浓度高于第二N型区的N型载流子浓度。这样形成一个超级结MOSFET的器件。
为解决上述技术问题，本发明提供的超级结器件的制造方法的所述超级结器件为超级结沟槽栅MOSFET器件，包括如下步骤：
步骤一、在N型硅衬底表面依次淀积第一二氧化硅层、第二氮化硅层和第三二氧化硅层；利用光刻刻蚀工艺依次对所述第三二氧化硅层、所述第二氮化硅层和所述第一二氧化硅层形成沟槽图形掩模；
步骤二、以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个沟槽；超级结器件的中间区域为所述电流流动区，终端保护结构环绕于所述电流流动区的外周；在所述电流流动区中，各所述沟槽之间的所述硅衬底呈薄层结构并由位于各所述沟槽之间的硅衬底薄层组成第一N型薄层；依次将所述沟槽图形掩模的所述第三二氧化硅层和所述第二氮化硅层去除，所述第一二氧化硅层保留；
步骤三、在所述硅衬底正面淀积形成第一P型硅外延层，所述第一P型硅外延层和所述第一N型硅外延层接触并将所述沟槽完全填满；将所述沟槽顶部表面的硅和氧化硅都去除；
在所述电流流动区中，由填充于所述沟槽中的所述第一P型硅外延层组成所述第一P型薄层，所述电流流动区中的所述第一P型薄层和所述第一N型薄层呈交替排列结构；
所述第一N型薄层和其邻近的所述第一P型薄层的电荷平衡，所述第一N型薄层的N型载流子总数和其邻近的所述第一P型薄层P型载流子总数的差值的绝对值小于所述第一N型薄层的N型载流子总数的10％，也小于所述第一P型薄层的P型载流子总数的10％；
步骤四、采用光刻刻蚀工艺在所述电流流动区的所述N型薄层的顶部形成栅沟槽；
步骤五、依次淀积栅介质层和多晶硅栅，所述栅介质层覆盖在所述栅沟槽的底部表面和侧面以及外部，所述多晶硅栅形成于所述栅介质层表面并将所述栅沟槽完全填充，去除所述栅沟槽外部的所述多晶硅栅，由填充于所述栅沟槽内部的所述栅介质层和所述栅沟槽内的所述多晶硅栅组成所述超级结沟槽栅MOSFET器件的栅极结构；
步骤六、在所述N型薄层和所述P型薄层的顶部形成P阱；所述栅沟槽的深度大于所述P阱的深度，所述多晶硅栅从侧面覆盖所述P阱、且被所述多晶硅栅所覆盖的所述P阱侧面用于形成纵向沟道；
步骤七、进行N+离子注入形成源区；在所述第一N型薄层顶部的所述栅沟槽的两侧的所述P阱顶部都形成有所述源区；
步骤八、在形成了所述源区的所述硅衬底正面形成层间膜；采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜并和所述源区或所述多晶硅栅接触；进行P+离子注入形成P阱引出区，所述P阱引出区位于和所述源区相接触的所述接触孔底部，所述P阱引出区和所述P阱相接触；
步骤九、淀积正面金属并对所述正面金属进行光刻刻蚀分别形成源极和栅极；
步骤十、从背面对所述硅衬底进行减薄；
步骤十一、进行背面离子注入形成第二N型区，所述第二N型区位于所述N型薄层和所述P型薄层底部；
步骤十二、进行背面离子注入形成第三N型区，所述第三N型区位于所述第二N型区的底部，所述第三N型区构成了所述MOSFET器件的漏区；
步骤十三、对所述第二N型区和所述第三N型区的离子进行激活；
步骤十四、进行背面金属化形成所述MOSFET器件的漏极。
进一步的改进是，上述制造方法中步骤十减薄后的所述硅衬底的背面表面和步骤二中形成的所述沟槽底部表面的距离为1微米～10微米。
进一步的改进是，上述制造方法中步骤十三中的激活工艺中至少包括一次激光退火。
进一步的改进是，上述制造方法中将形成所述P阱的工艺提前到步骤一的淀积所述第一二氧化硅层之前进行。
为解决上述技术问题，本发明提供的超级结器件的制造方法的所述超级结器件为超级结平面栅MOSFET器件，包括如下步骤：
步骤一、在N型硅衬底表面依次淀积第一二氧化硅层、第二氮化硅层和第三二氧化硅层；利用光刻刻蚀工艺依次对所述第三二氧化硅层、所述第二氮化硅层和所述第一二氧化硅层形成沟槽图形掩模；
步骤二、以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个沟槽；超级结器件的中间区域为所述电流流动区，终端保护结构环绕于所述电流流动区的外周；在所述电流流动区中，各所述沟槽之间的所述硅衬底呈薄层结构并由位于各所述沟槽之间的硅衬底薄层组成第一N型薄层；依次将所述沟槽图形掩模的所述第三二氧化硅层和所述第二氮化硅层去除，所述第一二氧化硅层保留；
步骤三、在所述硅衬底正面淀积形成第一P型硅外延层，所述第一P型硅外延层和所述第一N型硅外延层接触并将所述沟槽完全填满；将所述沟槽顶部表面的硅和氧化硅都去除；
在所述电流流动区中，由填充于所述沟槽中的所述第一P型硅外延层组成第一P型薄层，所述电流流动区中的所述第一P型薄层和所述第一N型薄层呈交替排列结构；
至少所述第一N型薄层和其邻近的所述第一P型薄层的电荷平衡，所述第一N型薄层的N型载流子总数和其邻近的所述第一P型薄层P型载流子总数的差值的绝对值小于所述第一N型薄层的N型载流子总数的10％，也小于所述第一P型薄层的P型载流子总数的10％；
步骤四、在各所述P型薄层的顶部形成P阱，各所述P阱还延伸到部分所述N型薄层顶部；各所述P阱之间的所述N型薄层顶部区域为N型导通区；
步骤五、依次淀积栅介质层和多晶硅栅，采用光刻刻蚀工艺依次对所述多晶硅栅和所述栅介质层进行刻蚀，由刻蚀后的所述栅介质层和所述多晶硅栅组成所述超级结平面栅MOSFET器件的栅极结构；所述多晶硅栅从顶部覆盖所述N型薄层和部分所述P阱、且被所述多晶硅栅所覆盖的所述P阱用于形成横向沟道；
步骤六、进行N+离子注入形成源区；所述源区形成于所述P阱顶部并和所述多晶硅栅自对准；
步骤七、在形成了所述源区的所述硅衬底正面形成层间膜；采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜并和所述源区或所述多晶硅栅接触；进行P+离子注入形成P阱引出区，所述P阱引出区位于和所述源区相接触的所述接触孔底部，所述P阱引出区和所述P阱相接触；
步骤八、淀积正面金属并对所述正面金属进行光刻刻蚀分别形成源极和栅极；
步骤九、从背面对所述硅衬底进行减薄；
步骤十、进行背面离子注入形成第二N型区，所述第二N型区位于所述第一N型薄层和所述第一P型薄层底部；
步骤十一、进行背面离子注入形成第三N型区，所述第三N型区位于所述第二N型区的底部，所述第三N型区构成了所述MOSFET器件的漏区；
步骤十二、对所述第二N型区和所述第三N型区的离子进行激活；
步骤十三、进行背面金属化形成所述MOSFET器件的漏极。
进一步的改进是，上述超级结平面栅MOSFET器件的制造方法中步骤九减薄后的所述硅衬底的背面表面和步骤二中形成的所述沟槽底部表面的距离为1微米～10微米。
进一步的改进中，上述超级结平面栅MOSFET器件的制造方法中步骤十二中的激活工艺中至少包括一次激光退火。
进一步的改进是，上述超级结平面栅MOSFET器件将工艺步骤中形成所述P阱的工艺提前到步骤一的淀积所述第一二氧化硅层之前进行。
本发明超级结器件的P/N薄层的沟槽直接形成在硅衬底上，在硅衬底上并不需要形成外延层，所以本发明能使器件的制造成本的最小化。本发明超级结器件的交替排列的P/N薄层中的P型薄层即第一P型薄层由填充于所述沟槽中的第一P型硅外延层组成，N型薄层即所述第一N型薄层由所述沟槽与相邻的所述沟槽之间的N型衬底的部分组成；所述第一P型薄层与所述第一N型薄层电荷平衡，在超级结器件上施加较低的反向偏置电压时，P型薄层中的P型载流子与N薄层中的N型载流子都被耗尽掉，从而使器件的反向击穿电压不受N型薄层中的载流子浓度的限制，因此可以采用高浓度载流子的N型衬底，形成导通电阻很低和反向击穿电压很高的器件。由于在器件正面工艺完成之后，背面减薄之后再形成第二N型薄层，可以通过调整第二N型薄层形成工艺中注入离子的类型和注入条件，方便地调整器件的导通电阻和器件的抗冲击能力。由于第二N型薄层正面工艺完成之后实现，不受沟槽形成和P型硅填充，和其他高温长时间热过的影响，改善了器件抗冲击能力的均匀性。通过采用背面激光退火工艺，将减薄后背面注入的第二N型薄层和第三N型薄层进行局域的高温退火，得到很高的激活效率，进一步改善了器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超级结器件俯视图一；
图2是现有超级结器件俯视图二；
图3-图8是本发明实施例一超级结器件的制造方法各步骤中的器件剖面图；
图9是本发明实施例二超级结器件的剖面图；
图10是本发明实施例中超级结器件的N型区的杂质浓度的纵向分布图；
具体实施方式
如图1所示，是现有超级结器件的俯视图一。在俯视图上，本发明实施例可以分为1区、2区和3区。1区为超级结器件的中间区域为电流流动区，所述电流流动区包含交替排列的P型区域25和N型区域，所述P型区域25也即形成于所述电流流动区中的P型薄层、所述N型区域也即形成于所述电流流动区中的N型薄层；在所述电流流动区电流会通过N型区域由源极经过沟道到达漏极，而所述P型区域25是在反向截止状态下与所述N型区域形成耗尽区一起承受电压。2区和3区为所述超级结器件的终端保护结构区域，在器件导通时所述终端保护结构不提供电流，在反偏状态用于承担从1区外周单元即外周P型区域25的表面到器件最外端表面衬底的电压该电压为横向电压和从1区外周单元表面到衬底的电压该电压为纵向电压。2区中有至少一个P型环24，图1中为一个P型环24，该P型环24一般与1区的P型背栅即P阱连接在一起；2区中有具有一定倾斜角的场板介质膜，在2区中还具有用于减缓表面电场急剧变化的多晶场板片和金属场板，以及P型柱23；2区中也可以不设置所述金属场板。3区是由P型柱23与由N型硅外延层组成的N型柱交替形成的电压承担区，其上有介质膜，所述P型柱23也即形成于所述终端保护结构中的P型薄层、所述N型柱也即形成于所述终端保护结构中的N型薄层；3区中有金属场板，3区中也可以不设置所述金属场板；3区中可以有P型环24也可以没有，有P型环24时该处的P型环是不与电流流动区的P型背栅连接相连的(悬浮的)；在3区的最外端有沟道截止环21，所述沟道截止环21由N+注入区或N+注入区再加形成于其上的介质或介质加上金属构成；在所述P型柱23在四个角处可以有附加的小P型柱22，用以更好的实现电荷平衡。由图1可以看出，所述电流流动区的单元结构即所述P型区域25和N型区域都为条形结构；所述终端保护结构环绕于所述电流流动区的外周且所述P型环24、所述P型柱23和所述沟道截止环21都呈四方形的环状结构，也可以呈四方形的四角有圆弧的环状结构。
如图2所示，是现有超级结器件的俯视图二，和如图1所示的结构不同之处在于，在所述电流流动区的单元结构即所述P型区域25和N型区域都为四方形结构，即由四方形的所述P型区域25和N型区域在二维方向上整齐排列组成所述电流流动区的单元阵列。所述P型区域25和N型区域也能为六边形、八边形和其它形状，所述P型区域25和N型区域的排列方式也能在X，和Y方向进行一定的错位；只要保证整个排列是按一定的规则，进行重复出现就可以。
图1和图2中四角的附加的小P型柱22，可按照局域电荷平衡最佳化的要求来设计，如果所述P型柱23的宽度为a，所述P型柱23和所述P型柱23之间的距离也为a，那么所述小P型柱22能采用边长为0.3～0.5a的方型P型孔。
现有超级结MOSFET器件中，在电流流动区的N型薄层上方都形成有MOSFET器件单元，电流流动区的N型薄层、P型薄层和MOSFET器件单元完全重复，例如对一个击穿电压为600V即BVds-600V的器件为例：器件的N+硅衬底是均匀的，电阻率为0.001-0.003欧姆·厘米，在N+衬底上淀积厚度为45微米，电阻率为0.5欧姆·厘米～5欧姆·厘米的均匀掺杂的N型外延硅层或沿纵向杂质浓度变化的N型外延硅层；之后形成沟槽，在沟槽中填充P型外延硅层，P型外延硅层可以是沿纵向均匀掺杂的，也可以是沿纵向变化掺杂的，这样沟槽刻蚀后留下N型薄层和外延填充的P型薄层就构成了超级结器件的交替的P-N薄层将P型薄层和N型薄层；在电流流动区中，除了接近器件终端的区域，可能因为终端设计和工艺造成一些不同外，所有的器件单元是一致的，在横向上，P-N薄层的结构是完全重复的。
在现有的方法中，需要在高杂质浓度的N+硅衬底上淀积N型外延之后，再在N型外延层中形成沟槽，之后形成P型薄层，使器件的成本很高；同时，由于沟槽深度在硅片之内，硅片-硅片之间，批次和批次之间有一定的变化(一般在+/-2％～8％)，使得交替排列的P-N薄层底部到N+衬底之间的N型薄层，也成为N型缓冲层的厚度发生变化，而该缓冲层的厚度直接影响器件的抗冲击能力。因此现有器件的制造方法会带来器件的抗冲击能力的一致性问题。
如图3至图8所示，是本发明实施例一超级结器件的制造方法各步骤中的器件剖面图；本发明实施例一超级结器件的制造方法的所述超级结器件为反向击穿电压600伏的超级结沟槽栅MOSFET器件，包括如下步骤：
步骤一、如图3所示，在选定的电阻率的N型硅衬底1表面依次淀积第一二氧化硅层31、第二氮化硅层32和第三二氧化硅层33；利用光刻刻蚀工艺依次对所述第三二氧化硅层33、所述第二氮化硅层32和所述第一二氧化硅层31形成沟槽图形掩模。较佳为，所述硅衬底1的电阻率为0.5欧姆·厘米～2欧姆·厘米，对于8英寸的所述硅衬底1的厚度为700微米～750微米。
步骤二、如图3所示，以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个沟槽；超级结器件的中间区域为所述电流流动区，终端保护结构环绕于所述电流流动区的外周；在所述电流流动区中，各所述沟槽之间的所述硅衬底呈薄层结构并由位于各所述沟槽之间的硅衬底薄层组成第一N型薄层3，第一N型薄层的电阻率等于硅衬底1的电阻率；依次将所述沟槽图形掩模的所述第三二氧化硅层33和所述第二氮化硅层32去除，所述第一二氧化硅层31保留；
较佳为，所述沟槽深度为40微米～50微米，所述沟槽的宽度为1.5～5微米，各相邻的所述沟槽之间的间距与沟槽宽度相等。
步骤三、如图4所示，在所述硅衬底1正面淀积形成第一P型硅外延层4，所述第一P型硅外延层4和所述第一N型薄层3接触并将所述沟槽完全填满；将所述沟槽顶部表面的硅和氧化硅都去除，如图5所示；
在所述电流流动区中，由填充于所述沟槽中的所述第一P型硅外延层4组成所述第一P型薄层，所述电流流动区中的所述第一P型薄层和所述第一N型薄层呈交替排列结构，交替排列的第一所述第一P型薄层和所述第一N型薄层承受反向偏置电压；
所述第一N型薄层和其邻近的所述第一P型薄层的电荷平衡，较佳的是，所述第一N型薄层的N型载流子总数和其邻近的所述第一P型薄层P型载流子总数的差值的绝对值小于所述第一N型薄层的N型载流子总数的10％，也小于所述第一P型薄层的P型载流子总数的10％；
较佳为，所述第一P型硅外延层的淀积采取选择性外延的工艺。
较佳为，沟槽中P型载流子浓度沿沟槽深度方向的是均匀的。
进一步改进为，沟槽中P型载流子浓度沿沟槽深度方向的是变化的，垂直于硅片表面，沿硅片正面到硅片背面的指向，P型载流子浓度可以是单调递减的，也可以是阶梯递减的，或者它们的组合。
步骤四、采用光刻刻蚀工艺在所述电流流动区的所述N型薄层的顶部形成栅沟槽；
步骤五、如图6所示，依次淀积栅介质层5和多晶硅栅6，较佳为，所述栅介质层5为栅氧化层。所述栅介质层5覆盖在所述栅沟槽的底部表面和侧面以及外部，所述多晶硅栅6形成于所述栅介质层5表面并将所述栅沟槽完全填充，去除所述栅沟槽外部的所述栅介质层5和所述多晶硅栅6，由填充于所述栅沟槽内部的所述栅介质层5和所述多晶硅栅6组成所述超级结沟槽栅MOSFET器件的栅极结构。
步骤六、如图6所示，在所述N型薄层和所述P型薄层4的顶部形成P阱7；所述栅沟槽的深度大于所述P阱7的深度，所述多晶硅栅6从侧面覆盖所述P阱7、且被所述多晶硅栅6所覆盖的所述P阱7侧面用于形成纵向沟道。
步骤七、如图6所示，进行N+离子注入形成源区8；在所述N型薄层顶部的所述栅沟槽的两侧的所述P阱7顶部都形成有所述源区8。
步骤八、如图6所示，在形成了所述源区8的所述硅衬底1正面形成层间膜10；采用光刻刻蚀工艺形成接触孔11，所述接触孔11穿过所述层间膜10并和所述源区8或所述多晶硅栅6接触；进行P+离子注入形成P阱引出区9，所述P阱引出区9位于和所述源区8相接触的所述接触孔11底部，所述P阱引出区9和所述P阱7相接触。
步骤九、如图6所示，淀积正面金属12并对所述正面金属12进行光刻刻蚀分别形成源极和栅极；
步骤十、如图7所示，从背面对所述硅衬底进行减薄；
较佳的，减薄后的所述硅衬底的背面表面和所述沟槽底部表面的距离为1微米～10微米。
步骤十一、如图7所示，进行背面离子注入形成第二N型区T2，所述第二N型区位于所述N型薄层和所述P型薄层底部；
较佳的，所述第二N型区T2的厚度为1微米～5微米。
较佳的，所述背面离子注入注入的杂质为N型，所述第二N型区T2的N型杂质浓度高于或等于所述第一N型薄层。
进一步改进是第二N型区T2与所述沟槽底部表面之间还有一个大于或等于0的N型层T3，T3为N型，其N型杂质浓度等于所述N型衬底的N型杂质浓度。
步骤十二、如图7所示，进行背面离子注入形成第三N型区T1，所述第三N型区T1位于所述第二N型区的底部，所述第三N型区构成了所述MOSFET器件的漏区；
较佳的，所述背面离子注入注入的杂质为N型，所述第三N型区T1的N型杂质浓度高于第一N型薄层，典型的第三N型区T1的N型载流子超过1E20原子数/立方厘米，可以与其后淀积的背面金属形成良好的欧姆接触。
较佳的，所述第三N型区T1的深度为0.1-0.5微米。
步骤十三、如图7所示，对所述第二N型区和所述第三N型区的离子进行激活；
较佳的，采用一次激光退火将所述第二N型区和所述第三N型区的离子进行激活，所述第二N型区和所述第三N型区的杂质离子激活率高于50％，而硅片正面的金属不受任何来源于激光退火的影响。
较佳的，采用二次激光退火将所述第二N型区和所述第三N型区的离子进行激活，第一个激光退火工艺按所述所述第二N型区的激活率最佳化进行设计，第二个激光退火工艺按所述所述第三N型区的激活率最佳化进行设计，第二N型区和所述第三N型区的杂质离子激活率高于50％，而硅片正面的金属不受任何来源于激光退火的影响。
较佳的，采用炉管工艺和激光退火的结合对所述第二N型区和所述第三N型区的离子进行激活。
步骤十四、如图8所示，进行背面金属化形成所述MOSFET器件的漏极13。
如图8就是第一实施例的超级结沟槽栅MOSFET器件的示意图。
进一步的改进是，上述制造方法中将形成所述P阱的工艺提前到步骤一的淀积所述第一二氧化硅层之前进行。这样能减少因为所述P阱7形成过程中的推阱工艺需要的热过程对P-N薄层中杂质扩散的影响，改善器件的比导通电阻。
上述实施例一中，沿图7的C1C2方向的一种杂质类型浓度分布如图10所示，沟槽底部之下比邻的是一个衬底部分T3，T3之下比邻的是所述第二N型薄层T2，T2区域的杂质浓度高于衬底的N型杂质浓度，并且沿C1C2方向是变化的，T2之下比邻第二N型薄层T2的是所述第三N型薄层T1，第三N型薄层T1区域的杂质浓度高于第二N型薄层T2的N型杂质浓度。
通过减薄厚度的调整和第二N型薄层T2的形成工艺的调整，可以将沟槽底部之下比邻的一个衬底部分T3的厚度减小，甚至减小到0，这样能降低器件的导通电阻；
通过减薄厚度的调整和第二N型薄层T2的形成工艺的调整，可以将比邻沟槽底部的是一个衬底部分T3的厚度增加，这样能提高器件的抗冲击能力。
由于对器件抗冲击能力有重要影响的比邻沟槽底部的一个衬底部分T3和第二N型薄层T2的主要参数(厚度或深度，和杂质浓度)都是在正面工艺完成之后的背面工艺中完成，不受正面工艺中沟槽工艺的变化的影响，也不受正面工艺中的热过程的影响，因此本发明的器件的抗冲击能力的一致性比现有技术方案有明显的改进。
上述本发明实施例一超级结器件是沟槽栅结构器件，本发明也同样适用于平面栅结构器件，仅将沟槽栅变换成平面栅即可。
如图9所示，是本发明实施例二超级结器件的剖面图。本发明实施例二超级结器件为超级结平面栅MOSFET器件，本发明实施例二器件和本发明实施例一器件的区别之处为：所述栅介质层5和所述多晶硅栅6为平面结构，所述多晶硅栅6覆盖部分所述P阱7并延伸到所述N型薄层的上方，所述源区8和所述多晶硅栅6的一侧自对准，被所述多晶硅栅6覆盖的所述P阱7的表面用于形成连接所述源区8和所述N型薄层的沟道。
本发明实施例二超级结平面栅MOSFET器件的制造方法包括如下步骤：
步骤一、如图3所示，在选定的电阻率的N型硅衬底1表面依次淀积第一二氧化硅层31、第二氮化硅层32和第三二氧化硅层33；利用光刻刻蚀工艺依次对所述第三二氧化硅层33、所述第二氮化硅层32和所述第一二氧化硅层31形成沟槽图形掩模。
较佳为，所述硅衬底1的电阻率为0.5欧姆·厘米～2欧姆·厘米，对于8英寸的所述硅衬底1的厚度为700微米～750微米。
步骤二、如图3所示，以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个沟槽；超级结器件的中间区域为所述电流流动区，终端保护结构环绕于所述电流流动区的外周；在所述电流流动区中，各所述沟槽之间的所述硅衬底呈薄层结构并由位于各所述沟槽之间的硅衬底薄层组成第一N型薄层3，第一N型薄层的电阻率等于硅衬底1的电阻率；依次将所述沟槽图形掩模的所述第三二氧化硅层33和所述第二氮化硅层32去除，所述第一二氧化硅层31保留；
较佳为，所述沟槽深度为40微米～50微米，所述沟槽的宽度为1.5～5微米，各相邻的所述沟槽之间的间距与沟槽宽度相等。
步骤三、如图4所示，在所述硅衬底1正面淀积形成第一P型硅外延层4，所述第一P型硅外延层4和所述第一N型薄层3接触并将所述沟槽完全填满；将所述沟槽顶部表面的硅和氧化硅都去除，如图5所示；
在所述电流流动区中，由填充于所述沟槽中的所述第一P型硅外延层4组成所述第一P型薄层，所述电流流动区中的所述第一P型薄层和所述第一N型薄层呈交替排列结构，交替排列的第一所述第一P型薄层和所述第一N型薄层承受反向偏置电压；
所述第一N型薄层和其邻近的所述第一P型薄层的电荷平衡，较佳的是，所述第一N型薄层的N型载流子总数和其邻近的所述第一P型薄层P型载流子总数的差值的绝对值小于所述第一N型薄层的N型载流子总数的10％，也小于所述第一P型薄层的P型载流子总数的10％；
较佳为，所述第一P型硅外延层的淀积采取选择性外延的工艺。
较佳为，沟槽中P型载流子浓度沿沟槽深度方向的是均匀的。
进一步改进为，沟槽中P型载流子浓度沿沟槽深度方向的是变化的，垂直于硅片表面，沿硅片正面到硅片背面的指向，P型载流子浓度可以是单调递减的，也可以是阶梯递减的，或者它们的组合。
步骤四、如图9所示，在各所述P型薄层4的顶部形成P阱7，各所述P阱7还延伸到部分所述N型薄层顶部；各所述P阱之间的所述N型薄层顶部区域为N型导通区；
步骤五、如图9所示，依次淀积栅介质层5和多晶硅栅6，采用光刻刻蚀工艺依次对所述多晶硅栅6和所述栅介质层5进行刻蚀，由刻蚀后的所述栅介质层5和所述多晶硅栅6组成所述超级结平面栅MOSFET器件的栅极结构；所述多晶硅栅6从顶部覆盖所述N型薄层和部分所述P阱7、且被所述多晶硅栅6所覆盖的所述P阱7用于形成横向沟道。
步骤六、如图9所示，进行N+离子注入形成源区8；所述源区8形成于所述P阱7顶部并和所述多晶硅栅自对准；
步骤七、如图9所示，在形成了所述源区8的所述硅衬底1正面形成层间膜10；采用光刻刻蚀工艺形成接触孔11，所述接触孔11穿过所述层间膜10并和所述源区8或所述多晶硅栅6接触；进行P+离子注入形成P阱引出区9，所述P阱引出区9位于和所述源区8相接触的所述接触孔11底部，所述P阱引出区9和所述P阱7相接触。
步骤八、如图9所示，淀积正面金属12并对所述正面金属12进行光刻刻蚀分别形成源极和栅极；
步骤九、从背面对所述硅衬底进行减薄；
较佳的，减薄后的所述硅衬底的背面表面和所述沟槽底部表面的距离为1微米～10微米。
步骤十、如图8所示，进行背面离子注入形成第二N型区T2，所述第二N型区位于所述N型薄层和所述P型薄层底部；
较佳的，所述第二N型区T2的厚度为1微米～5微米。
较佳的，所述背面离子注入注入的杂质为N型，所述第二N型区T2的N型杂质浓度高于或等于所述第一N型薄层。
进一步改进是第二N型区T2与所述沟槽底部表面之间还有一个大于或等于0的N型层T3，T3为N型，其N型杂质浓度等于所述N型衬底的N型杂质浓度。
步骤十一、如图9所示，进行背面离子注入形成第三N型区T1，所述第三N型区T1位于所述第二N型区的底部，所述第三N型区构成了所述MOSFET器件的漏区；
较佳的，所述背面离子注入注入的杂质为N型，所述第三N型区T1的N型杂质浓度高于第一N型薄层，典型的第三N型区T1的N型载流子超过1E20原子数/立方厘米，可以与其后淀积的背面金属形成良好的欧姆接触。
较佳的，所述第三N型区T1的深度为0.1-0.5微米。
步骤十二、对所述第二N型区和所述第三N型区的离子进行激活；
较佳的，采用一次激光退火将所述第二N型区和所述第三N型区的离子进行激活，所述第二N型区和所述第三N型区的杂质离子激活率高于50％，而硅片正面的金属不受任何来源于激光退火的影响。
较佳的，采用二次激光退火将所述第二N型区和所述第三N型区的离子进行激活，第一个激光退火工艺按所述所述第二N型区的激活率最佳化进行设计，第二个激光退火工艺按所述所述第三N型区的激活率最佳化进行设计，第二N型区和所述第三N型区的杂质离子激活率高于50％，而硅片正面的金属不受任何来源于激光退火的影响。
较佳的，采用炉管工艺和激光退火的结合对所述第二N型区和所述第三N型区的离子进行激活。
步骤十三、如图9所示，进行背面金属化形成所述MOSFET器件的漏极13。
如图9就是第一实施例的超级结平面栅MOSFET器件的示意图。
进一步的改进是，上述制造方法中将形成所述P阱的工艺提前到步骤一的淀积所述第一二氧化硅层之前进行。这样能减少因为所述P阱7形成过程中的推阱工艺需要的热过程对P-N薄层中杂质扩散的影响，改善器件的比导通电阻。
实施例二与上述实施例一类似，沿图7的C1C2方向的一种杂质类型浓度分布如图10所示，比邻沟槽底部的是一个衬底部分T3，T3之下比邻的是所述第二N型薄层T2，T2区域的杂质浓度高于衬底的N型杂质浓度，并且沿C1C2方向是变化的，T2之下比邻第二N型薄层T2的是所述第三N型薄层T1，第三N型薄层T1区域的杂质浓度高于第二N型薄层T2的N型杂质浓度。
通过减薄厚度的调整和第二N型薄层T2的形成工艺的调整，可以将沟槽底部之下比邻的一个衬底部分T3的厚度减小，甚至减小到0，这样能降低器件的导通电阻；
通过减薄厚度的调整和第二N型薄层T2的形成工艺的调整，可以将沟槽底部之下比邻的一个衬底部分T3的厚度增加，这样能提高器件的抗冲击能力。
由于对器件抗冲击能力有重要影响的比邻沟槽底部的一个衬底部分T3和第二N型薄层T2的主要参数(厚度或深度，和杂质浓度)都是在正面工艺完成之后的背面工艺中完成，不受正面工艺中沟槽工艺的变化的影响，也不受正面工艺中的热过程的影响，因此本发明的器件的抗冲击能力的一致性比现有技术方案有明显的改进。
上述实施例中仅列举了超级结MOSFET器件，本发明实施例的P-N薄层结构同样适用用超级结高压二极管和超级结绝缘栅双极性晶体管等具有超级结结构的功率器件中。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种超级结器件，超级结器件形成于N型硅衬底上，所述超级结器件的中间区域为电流流动区，终端保护结构环绕于所述电流流动区的外周；其特征在于：
电流流动区包括多个交替排列的第一N型薄层和第一P型薄层；
所述第一N型薄层是硅片衬底的一部分，在所述硅衬底上形成有多个沟槽，所述第一P型薄层由填充于所述沟槽中的第一P型硅外延层组成，各所述第一P型薄层将对应的所述沟槽完全填充，所述第一N型薄层由所述沟槽与相邻的所述沟槽之间的N型衬底的部分组成；
所述第一N型薄层的电阻率等于所述硅衬底的电阻率，所述第一P型薄层与所述第一N型薄层电荷平衡，所述第一N型薄层的N型载流子总数与所述第一P型薄层P型载流子总数的差值的绝对值小于第一N型薄层的N型载流子总数的10％，也小于第一P型薄层的P型载流子总数的10％。
在所述电流流动区中，至少有部分区域中的所述第一N型薄层和所述第一P型薄层的底部还有由背面离子注入区组成的第二N型区。所述第二N型区的N型载流子浓度小于、等于或高于第一N型薄层的N型载流子浓度。
2.如权利要求1所述的超级结器件，其特征在于：第二N型区的厚度为1微米～5微米。
3.如权利要求2所述的超级结器件，其特征在于：第二N型区之底部，还有一个与第二N区直接相连的第三N型区，第三N型区中的N型载流子浓度高于第二N型区的N型载流子浓度。
4.一种超级结器件的制造方法，所述超级结器件为超级结沟槽栅MOSFET器件，其特征在于，包括如下步骤：
步骤一、在N型硅衬底表面依次淀积第一二氧化硅层、第二氮化硅层和第三二氧化硅层；利用光刻刻蚀工艺依次对所述第三二氧化硅层、所述第二氮化硅层和所述第一二氧化硅层形成沟槽图形掩模；
步骤二、以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个沟槽；超级结器件的中间区域为所述电流流动区，终端保护结构环绕于所述电流流动区的外周；在所述电流流动区中，各所述沟槽之间的所述硅衬底呈薄层结构并由位于各所述沟槽之间的硅衬底薄层组成第一N型薄层；依次将所述沟槽图形掩模的所述第三二氧化硅层和所述第二氮化硅层去除，所述第一二氧化硅层保留；
步骤三、在所述硅衬底正面淀积形成第一P型硅外延层，所述第一P型硅外延层和所述第一N型硅外延层接触并将所述沟槽完全填满；将所述沟槽顶部表面的硅和氧化硅都去除；
在所述电流流动区中，由填充于所述沟槽中的所述第一P型硅外延层组成所述第一P型薄层，所述电流流动区中的所述第一P型薄层和所述第一N型薄层呈交替排列结构；
所述第一N型薄层和其邻近的所述第一P型薄层的电荷平衡，所述第一N型薄层的N型载流子总数和其邻近的所述第一P型薄层P型载流子总数的差值的绝对值小于所述第一N型薄层的N型载流子总数的10％，也小于所述第一P型薄层的P型载流子总数的10％；
步骤四、采用光刻刻蚀工艺在所述电流流动区的所述N型薄层的顶部形成栅沟槽；
步骤五、依次淀积栅介质层和多晶硅栅，所述栅介质层覆盖在所述栅沟槽的底部表面和侧面以及外部，所述多晶硅栅形成于所述栅介质层表面并将所述栅沟槽完全填充，去除所述栅沟槽外部的所述多晶硅栅，由填充于所述栅沟槽内部的所述栅介质层和所述栅沟槽内的所述多晶硅栅组成所述超级结沟槽栅MOSFET器件的栅极结构；
步骤六、在所述N型薄层和所述P型薄层的顶部形成P阱；所述栅沟槽的深度大于所述P阱的深度，所述多晶硅栅从侧面覆盖所述P阱、且被所述多晶硅栅所覆盖的所述P阱侧面用于形成纵向沟道；
步骤七、进行N+离子注入形成源区；在所述第一N型薄层顶部的所述栅沟槽的两侧的所述P阱顶部都形成有所述源区；
步骤八、在形成了所述源区的所述硅衬底正面形成层间膜；采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜并和所述源区或所述多晶硅栅接触；进行P+离子注入形成P阱引出区，所述P阱引出区位于和所述源区相接触的所述接触孔底部，所述P阱引出区和所述P阱相接触；
步骤九、淀积正面金属并对所述正面金属进行光刻刻蚀分别形成源极和栅极；
步骤十、从背面对所述硅衬底进行减薄；
步骤十一、进行背面离子注入形成第二N型区，所述第二N型区位于所述N型薄层和所述P型薄层底部；
步骤十二、进行背面离子注入形成第三N型区，所述第三N型区位于所述第二N型区的底部，所述第三N型区构成了所述MOSFET器件的漏区；
步骤十三、对所述第二N型区和所述第三N型区的离子进行激活；
步骤十四、进行背面金属化形成所述MOSFET器件的漏极。
5.如权利要求4所述的方法，其特征在于：步骤十减薄后的所述硅衬底的背面表面和步骤二中形成的所述沟槽底部表面的距离为1微米～10微米。
6.如权利要求4所述的方法，其特征在于：步骤十三中的激活工艺中至少包括一次激光退火。
7.一种超级结器件的制造方法，所述超级结器件为超级结平面栅MOSFET器件，其特征在于，包括如下步骤：
步骤一、在N型硅衬底表面依次淀积第一二氧化硅层、第二氮化硅层和第三二氧化硅层；利用光刻刻蚀工艺依次对所述第三二氧化硅层、所述第二氮化硅层和所述第一二氧化硅层形成沟槽图形掩模；
步骤二、以所述沟槽图形掩模为掩模对所述硅衬底进行刻蚀形成多个沟槽；超级结器件的中间区域为所述电流流动区，终端保护结构环绕于所述电流流动区的外周；在所述电流流动区中，各所述沟槽之间的所述硅衬底呈薄层结构并由位于各所述沟槽之间的硅衬底薄层组成第一N型薄层；依次将所述沟槽图形掩模的所述第三二氧化硅层和所述第二氮化硅层去除，所述第一二氧化硅层保留；
步骤三、在所述硅衬底正面淀积形成第一P型硅外延层，所述第一P型硅外延层和所述第一N型硅外延层接触并将所述沟槽完全填满；将所述沟槽顶部表面的硅和氧化硅都去除；
在所述电流流动区中，由填充于所述沟槽中的所述第一P型硅外延层组成第一P型薄层，所述电流流动区中的所述第一P型薄层和所述第一N型薄层呈交替排列结构；
至少所述第一N型薄层和其邻近的所述第一P型薄层的电荷平衡，所述第一N型薄层的N型载流子总数和其邻近的所述第一P型薄层P型载流子总数的差值的绝对值小于所述第一N型薄层的N型载流子总数的10％，也小于所述第一P型薄层的P型载流子总数的10％；
步骤四、在各所述P型薄层的顶部形成P阱，各所述P阱还延伸到部分所述N型薄层顶部；各所述P阱之间的所述N型薄层顶部区域为N型导通区；
步骤五、依次淀积栅介质层和多晶硅栅，采用光刻刻蚀工艺依次对所述多晶硅栅和所述栅介质层进行刻蚀，由刻蚀后的所述栅介质层和所述多晶硅栅组成所述超级结平面栅MOSFET器件的栅极结构；所述多晶硅栅从顶部覆盖所述N型薄层和部分所述P阱、且被所述多晶硅栅所覆盖的所述P阱用于形成横向沟道；
步骤六、进行N+离子注入形成源区；所述源区形成于所述P阱顶部并和所述多晶硅栅自对准；
步骤七、在形成了所述源区的所述硅衬底正面形成层间膜；采用光刻刻蚀工艺形成接触孔，所述接触孔穿过所述层间膜并和所述源区或所述多晶硅栅接触；进行P+离子注入形成P阱引出区，所述P阱引出区位于和所述源区相接触的所述接触孔底部，所述P阱引出区和所述P阱相接触；
步骤八、淀积正面金属并对所述正面金属进行光刻刻蚀分别形成源极和栅极；
步骤九、从背面对所述硅衬底进行减薄；
步骤十、进行背面离子注入形成第二N型区，所述第二N型区位于所述第一N型薄层和所述第一P型薄层底部；
步骤十一、进行背面离子注入形成第三N型区，所述第三N型区位于所述第二N型区的底部，所述第三N型区构成了所述MOSFET器件的漏区；
步骤十二、对所述第二N型区和所述第三N型区的离子进行激活；
步骤十三、进行背面金属化形成所述MOSFET器件的漏极。
8.如权利要求7所述的方法，其特征在于：步骤九减薄后的所述硅衬底的背面表面和步骤二中形成的所述沟槽底部表面的距离为1微米～10微米。
9.如权利要求7所述的方法，其特征在于：步骤十二中的激活工艺中至少包括一次激光退火。
10.如权利要求4和权力要求7所述的方法，其特征在于：步骤中形成所述P阱的工艺提前到步骤一的淀积所述第一二氧化硅层之前进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410314539.4A CN104051540B (zh) | 2014-07-03 | 2014-07-03 | 超级结器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410314539.4A CN104051540B (zh) | 2014-07-03 | 2014-07-03 | 超级结器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104051540A true CN104051540A (zh) | 2014-09-17 |
| CN104051540B CN104051540B (zh) | 2019-03-12 |
Family
ID=51504155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410314539.4A Active CN104051540B (zh) | 2014-07-03 | 2014-07-03 | 超级结器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104051540B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779293A (zh) * | 2015-04-17 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结器件的制造方法 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
| CN105895690A (zh) * | 2015-02-16 | 2016-08-24 | 肖胜安 | 一种超级结器件结构及其制造方法 |
| CN105895689A (zh) * | 2015-02-16 | 2016-08-24 | 肖胜安 | 一种超级结器件结构及其制造方法 |
| CN106024910A (zh) * | 2016-05-26 | 2016-10-12 | 东南大学 | 鳍式快恢复超结功率半导体晶体管及其制备方法 |
| CN106129105A (zh) * | 2016-06-28 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及制造方法 |
| CN106847897A (zh) * | 2017-01-04 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 平面栅超级结器件的制造方法 |
| CN107994076A (zh) * | 2016-10-26 | 2018-05-04 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件的制造方法 |
| CN109004019A (zh) * | 2018-07-25 | 2018-12-14 | 王永贵 | 功率器件及其制造方法 |
| CN109192777A (zh) * | 2018-07-26 | 2019-01-11 | 东南大学 | 一种深槽半超结构功率器件及制造方法 |
| CN109979984A (zh) * | 2017-12-27 | 2019-07-05 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN112768522A (zh) * | 2019-11-01 | 2021-05-07 | 南通尚阳通集成电路有限公司 | 超结器件及其制造方法 |
| WO2022095347A1 (zh) * | 2020-11-06 | 2022-05-12 | 中国电子科技集团公司第二十四研究所 | 电阻场板电导调制场效应mos器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1047758A (zh) * | 1989-06-02 | 1990-12-12 | 北京市半导体器件研究所 | 具有低阻薄层衬底结构的高压硅管 |
| CN102184861A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 冷mos的沟槽填充方法以及冷mos的沟槽结构 |
| CN102412260A (zh) * | 2010-09-25 | 2012-04-11 | 上海华虹Nec电子有限公司 | 超级结半导体器件的终端保护结构及制作方法 |
| CN102751313A (zh) * | 2011-04-19 | 2012-10-24 | 上海华虹Nec电子有限公司 | 超级结器件及制造方法 |
| US20140110779A1 (en) * | 2012-10-24 | 2014-04-24 | Renesas Electronics Corporation | Vertical power mosfet |
-
2014
- 2014-07-03 CN CN201410314539.4A patent/CN104051540B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1047758A (zh) * | 1989-06-02 | 1990-12-12 | 北京市半导体器件研究所 | 具有低阻薄层衬底结构的高压硅管 |
| CN102412260A (zh) * | 2010-09-25 | 2012-04-11 | 上海华虹Nec电子有限公司 | 超级结半导体器件的终端保护结构及制作方法 |
| CN102184861A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 冷mos的沟槽填充方法以及冷mos的沟槽结构 |
| CN102751313A (zh) * | 2011-04-19 | 2012-10-24 | 上海华虹Nec电子有限公司 | 超级结器件及制造方法 |
| US20140110779A1 (en) * | 2012-10-24 | 2014-04-24 | Renesas Electronics Corporation | Vertical power mosfet |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895690A (zh) * | 2015-02-16 | 2016-08-24 | 肖胜安 | 一种超级结器件结构及其制造方法 |
| CN105895689A (zh) * | 2015-02-16 | 2016-08-24 | 肖胜安 | 一种超级结器件结构及其制造方法 |
| CN104779293B (zh) * | 2015-04-17 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结器件的制造方法 |
| CN104779293A (zh) * | 2015-04-17 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结器件的制造方法 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
| CN106024910A (zh) * | 2016-05-26 | 2016-10-12 | 东南大学 | 鳍式快恢复超结功率半导体晶体管及其制备方法 |
| CN106024910B (zh) * | 2016-05-26 | 2019-03-29 | 东南大学 | 鳍式快恢复超结功率半导体晶体管及其制备方法 |
| CN106129105B (zh) * | 2016-06-28 | 2020-04-10 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及制造方法 |
| CN106129105A (zh) * | 2016-06-28 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及制造方法 |
| CN107994076A (zh) * | 2016-10-26 | 2018-05-04 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件的制造方法 |
| CN106847897A (zh) * | 2017-01-04 | 2017-06-13 | 上海华虹宏力半导体制造有限公司 | 平面栅超级结器件的制造方法 |
| CN106847897B (zh) * | 2017-01-04 | 2019-12-10 | 上海华虹宏力半导体制造有限公司 | 平面栅超级结器件的制造方法 |
| CN109979984B (zh) * | 2017-12-27 | 2023-08-29 | 深圳尚阳通科技股份有限公司 | 超结器件及其制造方法 |
| CN109979984A (zh) * | 2017-12-27 | 2019-07-05 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| CN109004019A (zh) * | 2018-07-25 | 2018-12-14 | 王永贵 | 功率器件及其制造方法 |
| CN109192777B (zh) * | 2018-07-26 | 2021-07-20 | 东南大学 | 一种深槽半超结结构功率器件及制造方法 |
| CN109192777A (zh) * | 2018-07-26 | 2019-01-11 | 东南大学 | 一种深槽半超结构功率器件及制造方法 |
| CN112768522A (zh) * | 2019-11-01 | 2021-05-07 | 南通尚阳通集成电路有限公司 | 超结器件及其制造方法 |
| WO2022095347A1 (zh) * | 2020-11-06 | 2022-05-12 | 中国电子科技集团公司第二十四研究所 | 电阻场板电导调制场效应mos器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104051540B (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11588016B2 (en) | Semiconductor device having a super junction structure and method of manufacturing the same | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| US8264033B2 (en) | Semiconductor device having a floating semiconductor zone | |
| US8610210B2 (en) | Power semiconductor device and method for manufacturing same | |
| US10020388B2 (en) | Insulated gate bipolar transistor including charge injection regions | |
| US10797167B2 (en) | Superjunction semiconductor device and method of manufacturing the same | |
| US8183666B2 (en) | Semiconductor device including semiconductor zones and manufacturing method | |
| CN102867842B (zh) | 超级结器件及制造方法 | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| KR20150028602A (ko) | 반도체 장치 및 그 제조방법 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| JP2003101022A (ja) | 電力用半導体素子 | |
| TWI798254B (zh) | 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法 | |
| CN104576730B (zh) | 超级结器件及其制造方法 | |
| WO2017048541A1 (en) | Lateral power mosfet with non-horizontal resurf structure | |
| CN113937167B (zh) | Vdmos器件及其制造方法 | |
| CN104037206A (zh) | 超级结器件及制造方法 | |
| US11031473B2 (en) | Silicon carbide superjunction power semiconductor device and method for manufacturing the same | |
| CN102522338A (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| KR101361067B1 (ko) | 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법 | |
| CN102412147B (zh) | 场阻断型半导体器件的制作方法 | |
| CN113113463B (zh) | 半导体器件、用于半导体器件的超级结结构及其制造方法 | |
| CN104425602A (zh) | 超级结器件及制造方法 | |
| CN104659086B (zh) | 功率半导体器件及其制造方法 | |
| CN104425596B (zh) | 超级结器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |