CN113113463B - 半导体器件、用于半导体器件的超级结结构及其制造方法 - Google Patents

半导体器件、用于半导体器件的超级结结构及其制造方法 Download PDF

Info

Publication number
CN113113463B
CN113113463B CN202010032137.0A CN202010032137A CN113113463B CN 113113463 B CN113113463 B CN 113113463B CN 202010032137 A CN202010032137 A CN 202010032137A CN 113113463 B CN113113463 B CN 113113463B
Authority
CN
China
Prior art keywords
conductive type
type column
doping concentration
super junction
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010032137.0A
Other languages
English (en)
Other versions
CN113113463A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sizhen Zhicheng Semiconductor Technology Shanghai Co ltd
Original Assignee
Pure Semiconductor Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pure Semiconductor Ningbo Co ltd filed Critical Pure Semiconductor Ningbo Co ltd
Priority to CN202010032137.0A priority Critical patent/CN113113463B/zh
Publication of CN113113463A publication Critical patent/CN113113463A/zh
Application granted granted Critical
Publication of CN113113463B publication Critical patent/CN113113463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体器件、用于半导体器件的超级结结构及其制造方法，该用于半导体器件的超级结结构包括：在第二方向多个交替设置的第一导电类型柱和第二导电类型柱；其中第一导电类型柱和第二导电类型柱沿第一方向延伸，第一导电类型柱和与之相邻的一个第二导电类型柱接触，第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同。该超级结通过分别形成第一导电类型柱和第二导电类型柱的方法形成，可以分别对第一导电类型柱和第二导电类型柱进行掺杂浓度的控制，保证第一导电类型柱和第二导电类型柱之间电荷平衡且第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同，可以提高超级结器件的击穿电压和雪崩能量。

Description

半导体器件、用于半导体器件的超级结结构及其制造方法
技术领域
本发明涉及半导体器件设计及制造领域，具体涉及一种半导体器件、用于半导体器件的超级结结构及其制造方法。
背景技术
在包括超级结的半导体器件中，如图1所示，超级结为由形成于半导体衬底中的交替排列的P型薄层(也称P型柱)和N型薄层(也称N型柱)组成，利用P型薄层和N型薄层完成匹配形成的耗尽层来支持反向耐压同时保持较小的导通电阻。P型薄层中P型杂质的载流子分布和N型薄层中N型杂质的载流子分布以及它们的匹配会影响器件的特性包括其反向击穿电压和电流处理能力。
目前超级结半导体器件的制备工艺主要分成两大类：一种是外延工艺，利用多次外延和注入的方式在N型外延衬底上形成P型柱；另外一种是在深沟槽刻蚀加P型柱填充的方式形成，其是在以N型外延层中刻蚀出多条的平行沟槽，然后在平行沟槽中填充P型外延材质，形成交替重复排列的P、N、P、N的结构。在实际制造中，由于N型外延衬底的掺杂浓度难以精确控制，从而制造的超级结一致性差，超级结器件的雪崩能量低。
发明内容
为此，本发明提出了一种功率半导体器件及其制造方法，以解决由于N型外延衬底的掺杂难以精确控制，从而制造的超级结一致性差，超级结功率器件的雪崩能量低的问题。
根据第一方面，本发明实施例提供了一种用于半导体器件的超级结结构，包括：在第二方向多个交替设置的第一导电类型柱和第二导电类型柱；其中第一导电类型柱和第二导电类型柱沿第一方向延伸，第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同。
可选地，第一导电类型柱和/或第二导电类型柱内的掺杂浓度渐变。
可选地，第一导电类型柱和/或第二导电类型柱包括掺杂浓度不同的至少两部分。
可选地，第一导电类型柱是P型柱，第二导电类型柱是N型柱，第一导电类型柱内的掺杂浓度沿第一导电类型柱的深度方向依次降低，第二导电类型柱内的掺杂浓度不变。
可选地，第一导电类型柱包括至少3个部分，最下侧部分的掺杂浓度为1*1015cm-3-5*1017cm-3，中间部分的掺杂浓度为5*1017cm-3-1*1019cm-3，最上侧部分的掺杂浓度大于5*1019cm-3；第二导电类型柱内的掺杂浓度为1*1015cm-3-5*1017cm-3。
可选地，第一导电类型柱是P型柱，第二导电类型柱是N型柱，第一导电类型柱内的掺杂浓度沿第一导电类型柱的深度方向依次降低，第二导电类型柱内的掺杂浓度沿第二导电类型柱的深度方向先降低后升高。
可选地，第一导电类型柱包括至少2个部分，最下侧部分的掺杂浓度为1*1015cm-3-5*1017cm-3，最上侧部分的掺杂浓度大于1*1019cm-3；第二导电类型柱包括至少3个部分，最下侧部分的掺杂浓度为1*1015cm-3-5*1017cm-3，中间部分的掺杂浓度小于最下侧部分的掺杂浓度，最上侧部分的掺杂浓度为1*1015cm-3-5*1017cm-3。
根据第二方面，本发明实施例提供了一种半导体器件，包括：
如第一方面或第一方面任意实施方式中的用于半导体器件的超级结。
可选地，半导体器件还包括：衬底；缓冲区，设置在衬底上，缓冲区的掺杂浓度小于衬底的掺杂浓度；漂移区，设置在缓冲区上，漂移区的掺杂浓度小于缓冲区的掺杂浓度，超级结设置在漂移区内。
根据第三方面，本发明实施例提供了一种MOSFET，包括：
如第一方面或第一方面任意实施方式中的用于半导体器件的超级结；栅极；源极；以及漏极。
根据第四方面，本发明实施例提供了一种肖基特二极管，包括：
如第一方面或第一方面任意实施方式中的用于半导体器件的超级结；阴极；以及阳极。
根据第五方面，本发明实施例提供了一种用于半导体器件的超级结结构的制造方法，包括：在第二方向上形成多个交替设置的第一导电类型柱和第二导电类型柱；其中第一导电类型柱和第二导电类型柱沿第一方向延伸，第一导电类型柱和与之相邻的一个第二导电类型柱接触，第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同。
可选地，在第二方向上形成多个交替设置的第一导电类型柱和第二导电类型柱，包括：在第二方向上通过离子注入的方法,形成多个交替排列的第一导电类型柱和第二导电类型柱。
可选地，在第二方向上形成多个交替设置的第一导电类型柱和第二导电类型柱，包括：在第二方向上通过倾斜离子注入的方法形成多个交替排列的第一导电类型柱和第二导电类型柱。
本发明实施例提供的半导体器件、用于半导体器件的超级结结构及其制造方法，采用分别形成第一导电类型柱和第二导电类型柱的方法，可以分别对第一导电类型柱和第二导电类型柱进行掺杂浓度的控制，保证第一导电类型柱和第二导电类型柱之间电荷平衡，从而使得各超级结一致性较好，且第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同，以使得第一导电类型柱和第二导电类型柱的形成的超级结的上部分的掺杂浓度大于超级结的下部分的掺杂浓度，可以使得超级结上部能承受较高的击穿电压，可以提高超级结器件的击穿电压和雪崩能量，而对于整个超级结来说，又不至于使得超级结的导通电阻过大。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明涉及的超级结MOSFET的主要部分的截面立体图；
图2示出了本发明实施例超级结肖基特二极管的截面示意图；
图3示出了本发明实施例超级结MOSFET的截面示意图；
图4示出了本发明实施例用于半导体器件的超级结结构的示意图；
图5示出了本发明实施例用于半导体器件的超级结结构的制造方法中第一导电类型柱制造工艺截面图；
图6示出了本发明实施例用于半导体器件的超级结结构的制造方法中第二导电类型柱制造工艺截面图；
图7示出了本发明实施例用于半导体器件的超级结结构的制造方法中另一第一导电类型柱制造工艺截面图；
图8示出了本发明实施例用于半导体器件的超级结结构的制造方法中另一第二导电类型柱制造工艺截面图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。
将理解，当元件(例如层、区或衬底)被称为“在”另一元件“上”或延伸“到”另一元件“上”时，它可直接在另一元件上或直接延伸到另一元件上，或中间元件也可存在。相反，当元件被称为“直接在”另一元件“上”或“直接”延伸“到”另一元件“上”时，没有中间元件存在。同样，将理解，当元件(例如层、区或衬底)被称为“在”另一元件“之上”或“在”另一元件“之上”延伸时，它可直接在另一元件之上或直接在另一元件之上延伸，或中间元件也可存在。相反，当元件被称为“直接在”另一元件“之上”或“直接”在另一元件“之上”延伸时，没有中间元件存在。也将理解，当元件被称为“连接”或“耦合”到另一元件时，它可直接连接或耦合到另一元件，或中间元件也可存在。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，没有中间元件存在。
相对术语(例如“在…之下”或“在…之上”或者“上部”或“下部”或者“水平”或“垂直”)可在本文中用于描述如在图中图示的一个元件、层或区与另一元件、层或区的关系。将理解，除了在图中描绘的取向以外，这些术语和上面讨论的那些术语还意在包括器件的不同取向。
如图2所示，本发明实施例提供了一种肖基特二极管，包括阴极9、阳极10，还包括：衬底1；缓冲区5，设置在衬底1上，缓冲区5的掺杂浓度小于衬底1的掺杂浓度；漂移区2,设置在缓冲区5上，漂移区2的掺杂浓度小于缓冲区5的掺杂浓度，超级结设置在漂移区2内；肖特基势垒8，设置在所述漂移区上。超级结包括在第二方向多个交替设置的第一导电类型柱3和第二导电类型柱4；其中第一导电类型柱3和第二导电类型柱4沿第一方向延伸，第一导电类型柱3和与之相邻的一个第二导电类型柱4接触，第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度不同。
在本发明实施例中，第一导电类型柱3可以是P型柱，也可以是N型柱，相应的，如果第一导电类型柱3是P型柱，那么第二导电类型4柱为N型柱，如果第一导电类型柱3是N型柱，那么第二导电类型柱4为P型柱，本实施例以第一导电类型3为P型柱，第二导电类型柱4为N型柱为例进行说明。第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度不同，以使得第一导电类型柱3和第二导电类型柱4的形成的超级结的上部分的掺杂浓度大于超级结的下部分的掺杂浓度，从而超级结的上部分的高掺杂可以保护肖基特势垒。
本发明实施例提供的肖基特二极管，采用分别形成第一导电类型柱和第二导电类型柱的方法，可以分别对第一导电类型柱和第二导电类型柱进行掺杂浓度的控制，保证第一导电类型柱和第二导电类型柱之间电荷平衡，从而使得各超级结一致性较好，且第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同，以使得第一导电类型柱和第二导电类型柱的形成的超级结的上部分的掺杂浓度大于超级结的下部分的掺杂浓度，可以使得超级结上部能承受较高的击穿电压，可以提高超级结器件的击穿电压和雪崩能量，而对于整个超级结来说，又不至于使得超级结的导通电阻过大。
具体的，具体的，第一导电类型柱3内的掺杂浓度可以沿第一导电类型柱的深度方向依次减小，而第二导电类型柱4内的掺杂浓度可以沿第二导电类型柱4的深度方向依次减小，或第二导电类型柱4内的掺杂浓度保持不变，或第二导电类型柱4内的掺杂浓度沿第二导电类型柱4的深度方向先降低后升高。衬底1可以为重掺杂N型衬底，缓冲区5的掺杂浓度可以是中掺杂，缓冲区5的掺杂浓度小于衬底1的掺杂浓度，缓冲区5的掺杂浓度为1*1015cm-3-5*1017cm-3。缓冲区5可通过外延生长形成。漂移区2为不掺杂或低掺杂。漂移区2可以通过在缓冲区5上外延生长或离子注入形成。漂移区2内设置有交替排布的第一导电类型柱3和第二导电类型柱4。第一导电类型柱3和第二导电类型柱4的构成超级结结构，可通过离子注入、沟槽填充等方式在漂移层2内形成多个交替的第一导电类型柱3和第二导电类型柱4。优选的，通过离子注入的方式在漂移区2内形成多个交替的第一导电类型柱3和第二导电类型柱4。通过在不掺杂或低掺杂的漂移区2内分别形成第一导电类型柱3和第二导电类型柱4，构成超级结，使得超级结制造的工艺相对简单，并可以使超级结的电荷平衡不受漂移区2的影响或影响很小。
本发明实施例还提供了一种MOSFET,如图3所示，包括栅极、源极和漏极，还包括：衬底1；缓冲区5，设置在衬底1上，缓冲区5的掺杂浓度小于衬底1的掺杂浓度；漂移区2,设置在缓冲区5上，漂移区2的掺杂浓度小于缓冲区5的掺杂浓度，超级结设置在漂移层区2内。超级结包括在第二方向多个交替设置的第一导电类型柱3和第二导电类型柱4；其中第一导电类型柱3和第二导电类型柱4沿第一方向延伸，第一导电类型柱3和与之相邻的一个第二导电类型柱4接触，第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度不同。
在本发明实施例中，第一导电类型柱3可以是P型柱，也可以是N型柱，相应的，如果第一导电类型柱3是P型柱，那么第二导电类型4柱为N型柱，如果第一导电类型柱3是N型柱，那么第二导电类型柱4为P型柱，本实施例以第一导电类型3为P型柱，第二导电类型柱4为N型柱为例进行说明。第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度不同，以使得第一导电类型柱3和第二导电类型柱4的形成的超级结的上部分的掺杂浓度大于超级结的下部分的掺杂浓度，从而超级结的上部分的高掺杂可以保护栅极氧化物。
本发明实施例提供的MOSFET，采用分别形成第一导电类型柱和第二导电类型柱的方法，可以分别对第一导电类型柱和第二导电类型柱进行掺杂浓度的控制，保证第一导电类型柱和第二导电类型柱之间电荷平衡，从而使得各超级结一致性较好，且第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同，以使得第一导电类型柱和第二导电类型柱的形成的超级结的上部分的掺杂浓度大于超级结的下部分的掺杂浓度，可以使得超级结上部能承受较高的击穿电压，可以提高超级结器件的击穿电压和雪崩能量，而对于整个超级结来说，又不至于使得超级结的导通电阻过大。
具体的，衬底1可以为重掺杂N型衬底，缓冲区5的掺杂浓度可以是中掺杂，缓冲区5的掺杂浓度小于衬底1的掺杂浓度，缓冲区5的掺杂浓度为1*1015cm-3-5*1017cm-3。缓冲区5可通过外延生长形成。漂移区2为不掺杂或低掺杂。漂移区2可以通过在缓冲区5上外延生长或离子注入形成。漂移区2内设置有交替排布的第一导电类型柱3和第二导电类型柱4。第一导电类型柱3和第二导电类型柱4的构成超级结结构，可通过离子注入、沟槽填充等方式在漂移层2内形成多个交替的第一导电类型柱3和第二导电类型柱4。优选的，通过离子注入的方式在漂移区2内形成多个交替的第一导电类型柱3和第二导电类型柱4。通过在不掺杂或低掺杂的漂移区2内分别形成第一导电类型柱3和第二导电类型柱4，构成超级结，使得超级结制造的工艺相对简单，并可以使超级结的电荷平衡不受漂移区2的影响或影响很小。
本发明实施例还提供了一种用于半导体器件的超级结结构，如图4所示，包括：在第二方向多个交替设置的第一导电类型柱3和第二导电类型柱4；其中第一导电类型柱3和第二导电类型柱4沿第一方向延伸，第一导电类型柱3和与之相邻的一个第二导电类型柱4接触，第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度不同。
在本发明实施例中，第一方向为第一导电类型柱3的深度方向，第二方向为与第一方向垂直的方向。在第二方向交替设置的第一导电类型柱3和第二导电类型柱4构成超级结，可通过离子注入、沟槽填充等方式分别在漂移层2内形成多个交替的第一导电类型柱3和第二导电类型柱4。一个第一导电类型柱3和一个第二导电类型柱4形成一个超级结。第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度不同，以使得第一导电类型柱3和第二导电类型柱4的形成的超级结的上部分的掺杂浓度大于超级结的下部分的掺杂浓度。
具体的，第一导电类型柱3内的掺杂浓度可以沿第一导电类型柱的深度方向依次减小，而第二导电类型柱4内的掺杂浓度可以沿第二导电类型柱4的深度方向依次减小，或第二导电类型柱4内的掺杂浓度保持不变，或第二导电类型柱4内的掺杂浓度沿第二导电类型柱4的深度方向先降低后升高。
本发明实施例提供的用于半导体器件的超级结结构，采用分别形成第一导电类型柱和第二导电类型柱的方法，可以分别对第一导电类型柱和第二导电类型柱进行掺杂浓度的控制，保证第一导电类型柱和第二导电类型柱之间电荷平衡，从而使得各超级结一致性较好，且第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同，以使得第一导电类型柱和第二导电类型柱的形成的超级结的上部分的掺杂浓度大于超级结的下部分的掺杂浓度，可以使得超级结上部能承受较高的击穿电压，可以提高超级结器件的击穿电压和雪崩能量，而对于整个超级结来说，又不至于使得超级结的导通电阻过大。
作为可选的实施例，第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度可以是渐变。具体的，只要使得第一导电类型柱3和第二导电类型柱4内的电荷保持平衡，第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度可以渐变，从而使得第一导电类型柱3和/或第二导电类型柱4的上部掺杂浓度不同于第一导电类型柱3和第二导电类型柱4的下部形成的超级结的掺杂浓度，实现半导体功率器件可控的击穿电压和雪崩能量。将第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度设置成渐变的形式，使得第一导电类型柱3和第二导电类型柱4内的掺杂浓度缓慢变化，提高超级结的稳定性。
作为可选的实施例，第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度可以是突变的，例如，第一导电类型柱3和/或第二导电类型柱4包括掺杂浓度不同的至少两部分。将第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度设置成至少两部分，从而可以设置第一导电类型柱3和/或第二导电类型柱4的上侧部分和下侧部分的掺杂浓度进行分别控制，使得第一导电类型柱3和第二导电类型柱4的总体掺杂浓度不变时，第一导电类型柱3和第二导电类型柱4的上侧部分的掺杂浓度较高，可以提高超级结器件的击穿电压。
在一实施例中，第一导电类型柱可以是P型柱，第二导电类型柱可以是N型柱，为了提高半导体功率器件的击穿电压和雪崩能量，可以在第一导电类型柱3的上部形成一个高掺杂区，第二导电类型柱4内的掺杂浓度不变，从而第一导电类型柱3和第二导电类型柱4形成的超级结的上侧部分的掺杂浓度高于第一导电类型柱3和第二导电类型柱4形成的超级结的下侧部分的掺杂浓度，从而可以使得超级结上部能承受较高的击穿电压，可以提高超级结器件的击穿电压和雪崩能量。具体的，第一导电类型柱3内的掺杂浓度可以沿第一导电类型柱的深度方向依次降低，第二导电类型柱4内的掺杂浓度不变。
在上一实施例的基础上，为了简化工艺步骤，第一导电类型柱3可以包括至少3个部分，从而可以通过分有限的几个部分来形成第一导电类型柱3，从而可以简化形成第一导电类型柱3的工艺。且在第一导电类型柱3的最上侧部分和最下侧部分设置中间部分，可以在中间部分形成缓冲区，提高超级结器件的稳定性。优选的，第一导电类型柱包括3个部分，最下侧部分的掺杂浓度为1*1015cm-3-5*1017cm-3，中间部分的掺杂浓度为1*1018cm-3，最上侧部分的掺杂浓度大于5*1019cm-3；第二导电类型柱4内的掺杂浓度为1*1015cm-3-5*1017cm-3。
在另一实施例中，第一导电类型柱可以是P型柱，第二导电类型柱可以是N型柱，为了提高半导体功率器件的击穿电压和雪崩能量，可以在第二导电类型柱4的中部形成一个低掺杂区，而第一导电类型柱3的掺杂浓度第一导电类型柱的深度方向依次降低，从而第一导电类型柱3和第二导电类型柱4形成的超级结的上侧部分的掺杂浓度高于第一导电类型柱3和第二导电类型柱4形成的超级结的中下侧部分的掺杂浓度，从而可以使得超级结上部能承受较高的击穿电压，可以提高超级结器件的击穿电压和雪崩能量。具体的，第二导电类型柱4内的掺杂浓度可以沿第二导电类型柱4的深度方向先降低后升高，第一导电类型柱3内的掺杂浓度可以沿第一导电类型柱3的深度方向依次降低。
在上一实施例的基础上，为了简化工艺步骤，第二导电类型柱4可以包括至少3个部分，第一导电类型柱3包括至少2个部分，从而可以通过分有限的几个部分来形成第一导电类型柱3和第二导电类型柱4，从而可以简化形成第一导电类型柱3和第二导电类型柱4的工艺。优选的，第一导电类型柱3包括2个部分，最下侧部分的掺杂浓度为1*1015cm-3-5*1017cm-3，最上侧部分的掺杂浓度大于5*1019cm-3；第二导电类型柱4包括3个部分，最下侧部分的掺杂浓度为1*1015cm-3-5*1017cm-3，中间部分的掺杂浓度为0.8*1015cm-3-4*1017cm-3，最上侧部分的掺杂浓度为1*1015cm-3-5*1017cm-3。
本发明实施例的用于半导体器件的超级结结构，不仅可用于肖基特二极管、MOSFET，还可以用于绝缘栅双极型晶体管(IGBT)、金属氧化物半导体控制的晶闸管等。
本发明实施例还提供了一种用于半导体器件的超级结结构的制造方法，包括：
在第二方向上形成多个交替设置的第一导电类型柱3和第二导电类型柱4；其中第一导电类型柱3和第二导电类型柱4沿第一方向延伸，第一导电类型柱和与之相邻的一个第二导电类型柱4接触，第一导电类型柱3和/或第二导电类型柱4内的掺杂浓度不同。
本发明实施例提供的用于半导体器件的超级结结构的制造方法，采用分别形成第一导电类型柱和第二导电类型柱的方法，可以分别对第一导电类型柱和第二导电类型柱进行掺杂浓度的控制，保证第一导电类型柱和第二导电类型柱之间电荷平衡，从而使得各超级结一致性较好，且第一导电类型柱和/或第二导电类型柱内的掺杂浓度不同，以使得第一导电类型柱和第二导电类型柱的形成的超级结的上部分的掺杂浓度大于超级结的下部分的掺杂浓度，可以使得超级结上部能承受较高的击穿电压，可以提高超级结器件的击穿电压和雪崩能量，而对于整个超级结来说，又不至于使得超级结的导通电阻过大。
作为可选的实施例，在第二方向上形成多个交替设置的第一导电类型柱3和第二导电类型柱4，包括：在第二方向上通过离子注入的方法,形成多个交替排列的第一导电类型柱3和第二导电类型柱4。具体的，如图5所示，在不掺杂或低掺杂的漂移区2上，将形成的所需要的抗蚀剂图案作为掩模6，将P型杂质3a，例如硼离子选择性地从抗蚀剂掩模6的开口进行高能离子注入2a，可通过渐变或突变的方式改变P型杂质的浓度，注入的深度为小于漂移区2的厚度。注入完毕后，移除掩模6。然后，如图6所示，将另外形成的所需要的抗蚀剂图案作为掩模7，将N型杂质3b,例如磷离子选择性地从抗蚀剂掩模7的开口进行离子注入2b，可通过渐变或突变的方式改变N型杂质的浓度，注入的深度小于漂移区2的深度。
作为可选的实施例，在第二方向上形成多个交替设置的第一导电类型柱和第二导电类型柱，包括：在第二方向上通过倾斜离子注入的方法形成多个交替排列的第一导电类型柱3和第二导电类型柱4。例如，在碳化硅衬底上可采用倾斜角度小于13°的倾斜离子注入方法分别注入第一导电类型柱3和第二导电类型柱4。具体的，如图7所示，在不掺杂或低掺杂的漂移区2上，将形成的所需要的抗蚀剂图案作为掩模6，将P型杂质3a，例如硼离子选择性地从抗蚀剂掩模6的开口进行倾斜离子注入2a，可通过渐变或突变的方式改变P型杂质的浓度，注入的深度为小于漂移区2的厚度。注入完毕后，移除掩模6。然后，如图8所示，将另外形成的所需要的抗蚀剂图案作为掩模7，将N型杂质3b,例如磷离子选择性地从抗蚀剂掩模7的开口进行倾斜离子注入2b，可通过渐变或突变的方式改变N型杂质的浓度，注入的深度小于漂移区2的深度。通过采用倾斜离子注入的方法在漂移层中形成多个交替排列的第一导电类型柱和第二导电类型柱可以降低离子注入时的注入能力和注入温度。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (5)

1.一种半导体器件，其特征在于，包括：
漂移区；
超级结结构，位于所述漂移区内；
在第二方向多个交替设置的第一导电类型柱和第二导电类型柱，所述第一导电类型柱和所述第二导电类型柱间隔设置；
其中所述第一导电类型柱和第二导电类型柱沿第一方向延伸；
所述第一导电类型柱是P型柱，第二导电类型柱是N型柱；所述第一导电类型柱内的掺杂浓度沿第一导电类型柱的深度方向依次降低，所述第二导电类型柱内的掺杂浓度沿第二导电类型柱的深度方向先降低后升高。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一导电类型柱包括至少2个部分，最下侧部分的掺杂浓度为1＊1015cm－3－5＊1017cm－3，最上侧部分的掺杂浓度大于1＊1019cm－3；
所述第二导电类型柱包括至少3个部分，最下侧部分的掺杂浓度为1＊1015cm－3－5＊1017cm－3，中间部分的掺杂浓度小于最下侧部分的掺杂浓度，最上侧部分的掺杂浓度为1＊1015cm－3－5＊1017cm－3。
3.根据权利要求1所述的半导体器件，其特征在于，还包括：
衬底；
缓冲区，设置在所述衬底上，所述缓冲区的掺杂浓度小于所述衬底的掺杂浓度；
所述漂移区设置在所述缓冲区上，所述漂移区的掺杂浓度小于所述缓冲区的掺杂浓度。
4.根据权利要求1所述的半导体器件，所述半导体器件为MOSFET，其特征在于，还包括：
栅极；
源极；以及
漏极。
5.根据权利要求1所述的半导体器件，所述半导体器件为肖基特二极管，其特征在于，还包括：
阴极；以及
阳极。
CN202010032137.0A 2020-01-13 2020-01-13 半导体器件、用于半导体器件的超级结结构及其制造方法 Active CN113113463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010032137.0A CN113113463B (zh) 2020-01-13 2020-01-13 半导体器件、用于半导体器件的超级结结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010032137.0A CN113113463B (zh) 2020-01-13 2020-01-13 半导体器件、用于半导体器件的超级结结构及其制造方法

Publications (2)

Publication Number Publication Date
CN113113463A CN113113463A (zh) 2021-07-13
CN113113463B true CN113113463B (zh) 2023-03-31

Family

ID=76709162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010032137.0A Active CN113113463B (zh) 2020-01-13 2020-01-13 半导体器件、用于半导体器件的超级结结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113113463B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178088A (zh) * 2011-12-23 2013-06-26 美格纳半导体有限公司 半导体装置及其制造方法
CN108493247A (zh) * 2018-02-28 2018-09-04 南京邮电大学 一种具有p柱区和n柱区阶梯掺杂的sj-vdmos器件及制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204796A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置およびその製造方法
CN103022123B (zh) * 2011-09-21 2015-10-14 上海华虹宏力半导体制造有限公司 超级结半导体器件及其制造方法
TWI470701B (zh) * 2012-12-13 2015-01-21 Pfc Device Holdings Ltd 用於半導體元件之超接面結構及其製程
JP6253885B2 (ja) * 2013-01-07 2017-12-27 ルネサスエレクトロニクス株式会社 縦型パワーｍｏｓｆｅｔ
JP2017168666A (ja) * 2016-03-16 2017-09-21 株式会社東芝 半導体装置
CN110310983B (zh) * 2019-07-31 2024-02-23 电子科技大学 一种超结vdmos器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178088A (zh) * 2011-12-23 2013-06-26 美格纳半导体有限公司 半导体装置及其制造方法
CN108493247A (zh) * 2018-02-28 2018-09-04 南京邮电大学 一种具有p柱区和n柱区阶梯掺杂的sj-vdmos器件及制造方法

Also Published As

Publication number Publication date
CN113113463A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
US20210098568A1 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
TWI399815B (zh) 具有優化的可製造性的垂直功率裝置的高壓結構及方法
JP5052025B2 (ja) 電力用半導体素子
US8610210B2 (en) Power semiconductor device and method for manufacturing same
JP4564510B2 (ja) 電力用半導体素子
US9443972B2 (en) Semiconductor device with field electrode
US7723783B2 (en) Semiconductor device
US8227854B2 (en) Semiconductor device having first and second resurf layers
US6979862B2 (en) Trench MOSFET superjunction structure and method to manufacture
US20080315297A1 (en) Semiconductor device
JP2008227441A (ja) 半導体装置およびその製造方法
CN109166922B (zh) 一种沟槽型超结功率终端结构及其制备方法
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
JP2003101022A (ja) 電力用半導体素子
CN104051540A (zh) 超级结器件及其制造方法
CN111180522A (zh) 具有超结和嵌氧硅层的半导体器件
KR20150084854A (ko) 개선된 트렌치 보호를 갖는 트렌치 기반 디바이스
JP2019521529A (ja) パワーデバイス及びその製造方法
JP5559232B2 (ja) 電力用半導体素子
US20160197201A1 (en) Power semiconductor devices having superjunction structures with implanted sidewalls and methods of fabricating such devices
KR20210122946A (ko) 초접합 파워 mosfet
US10186573B2 (en) Lateral power MOSFET with non-horizontal RESURF structure
CN113113463B (zh) 半导体器件、用于半导体器件的超级结结构及其制造方法
CN114651335B (zh) 绝缘栅双极晶体管
US20200279912A1 (en) Super junction semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210820

Address after: 200441 room b1703, floor 17, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai

Applicant after: Sizhen Zhicheng semiconductor technology (Shanghai) Co.,Ltd.

Address before: 1404, 23 / F, Lane 1450, Guoquan North Road, Yangpu District, Shanghai

Applicant before: Zhang Qingchun

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 200441 room b1703, floor 17, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai

Applicant after: Qingchun semiconductor (Shanghai) Co.,Ltd.

Address before: 200441 room b1703, floor 17, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai

Applicant before: Sizhen Zhicheng semiconductor technology (Shanghai) Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Building 42#, No. 136 Yuhai East Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province 315336

Applicant after: Pure Semiconductor (Ningbo) Co.,Ltd.

Address before: 200441 room b1703, floor 17, building 1, No. 2816, Yixian Road, Baoshan District, Shanghai

Applicant before: Qingchun semiconductor (Shanghai) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant