CN103178088A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103178088A
CN103178088A CN2012101627139A CN201210162713A CN103178088A CN 103178088 A CN103178088 A CN 103178088A CN 2012101627139 A CN2012101627139 A CN 2012101627139A CN 201210162713 A CN201210162713 A CN 201210162713A CN 103178088 A CN103178088 A CN 103178088A
Authority
CN
China
Prior art keywords
post
dopant
doping type
epitaxial loayer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101627139A
Other languages
English (en)
Other versions
CN103178088B (zh
Inventor
赵文秀
全珖延
禹赫
林昌植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN103178088A publication Critical patent/CN103178088A/zh
Application granted granted Critical
Publication of CN103178088B publication Critical patent/CN103178088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置及其制造方法。所述半导体装置包括基底和设置在基底上方的超级结区域。超级结区域可以包括交替地设置的掺杂类型不同的多个柱。超级结区域的所述多个柱中的一个柱可具有沿半导体装置的垂直方向从底部至顶部逐渐减小然后逐渐增大的掺杂浓度。

Description

半导体装置及其制造方法
本申请要求于2011年12月23日提交到韩国知识产权局的第10-2011-0141806号韩国专利申请的优先权的权益，出于全部目的通过引用将其全部公开内容包含于此。
技术领域
下面的描述涉及一种半导体装置及其制造方法，例如，涉及一种具有超级结(super junction)结构的半导体装置和这样的半导体装置的制造方法。
背景技术
高电压功率装置通常使用在用于功率转换的功率集成电路(IC)设备中和功率控制系统中。平面栅极金属氧化物半导体场效应晶体管(MOSFET)通常被用作高电压装置。在图5和图6中示出了这样的平面栅极半导体装置。
图5示出了传统的平面栅极MOSFET的示例，图6示出了可以在图5中示出的平面栅极MOSFET中的区域A和区域B之间形成的电场的分布。
在图5中示出了传统的平面栅极MOSFET的单位单元的剖视结构。单位单元的导通电阻可以受沟道、结型场效应晶体管(JFET)、外延层(漂移区)和基底等的因素的影响。在图6中以曲线图示出了传统的平面栅极MOSFET中的内压的量和电场的分布。如在图6的曲线图中所示，通过传统的平面栅极MOSFET的耗尽层来确定传统的平面栅极MOSFET中的电场的分布，其中，传统的平面栅极MOSFET的耗尽层因当栅极电压等于源极电压时施加到漏极的电压而形成在p主体阱和n-外延层之间。
因此，在传统的平面栅极MOSFET中，通常将外延层的掺杂浓度和厚度设置为大于或等于预定的值，以得到期望的电场的分布。结果，难以将外延层的电阻设置为小于或等于预定的值。因电场的分布和电阻之间的关系，可能会对降低外延层的电阻造成限制。
已经提出了使用超级结结构来解决这样的问题。在图7和图8中示出了具有超级结结构的半导体装置的示例。
图7示出了具有超级结结构的半导体装置的结构的示例的剖视图。图8示出了显示出在图7中示出的半导体装置中的区域A、区域B和区域C之间形成的电场的分布的曲线图。
如在图7中所示，超级结结构与典型的MOSFET的栅极和p主体阱结构相似。然而，在超级结半导体装置中，在p主体阱下方在漂移区中可以存在有额外的结构，以得到超级结特性。
在典型的MOSFET中，当将电压施加到漏极时，耗尽层沿垂直方向延伸。然而，在具有超级结的半导体装置中，耗尽层沿垂直方向和水平方向延伸，如图8中所示。在这样的装置中，当两个区域的电荷量彼此相等时，n-型区域和p-型区域均被完全耗尽。因此，在垂直方向上不存在净电荷；因此，理论上，电场在垂直方向上是均匀的。
因此，如果在具有超级结结构的半导体装置中的柱之间电荷完全平衡，则从半导体装置得到的电场分布与柱的深度成比例；这样的电场分布与典型的MOSFET的电场分布不同。此外，处于漂移区中的n-型柱的掺杂剂浓度可以增加，以得到更低的电阻。
已经尝试着通过使用如上所述的超级结结构来得到低的导通电阻和期望的电场分布。然而，在这样的半导体装置中，如果在p-型柱中的掺杂剂量与在n-型柱中的掺杂剂量不同，则可实质上降低击穿电压，如在图9的曲线图中所示。
因此，在得到具有超级结结构的半导体装置时，期望一种即使在n-型柱中的掺杂剂量和p-型柱中的掺杂剂量彼此不同时也不实质上降低击穿电压的方法。
发明内容
在一个总体方面，提供了一种具有超级结结构的半导体装置。所述半导体装置包括：基底；超级结区域，超级结区域设置在基底上方，超级结区域包括交替地设置的掺杂类型不同的多个柱，超级结区域的所述多个柱中的一个柱具有沿半导体装置的垂直方向从底部至顶部逐渐减小然后逐渐增大的掺杂浓度。
总体方面的半导体装置还可以提供：超级结区域包括沿垂直方向从底部至顶部顺序设置的第一区域、第二区域和第三区域，第一掺杂类型的掺杂剂在第一区域和第三区域中居主导地位，第二掺杂类型的掺杂剂在第二区域中居主导地位。
总体方面的半导体装置还可以提供：第一掺杂类型的掺杂剂是p型掺杂剂，第二掺杂类型的掺杂剂是n型掺杂剂。
总体方面的半导体装置还可以提供：另一示例的超级结区域包括沿半导体装置的水平方向顺序设置的第一掺杂类型的第一柱、第二掺杂类型的第二柱和第一掺杂类型的第三柱。
总体方面的半导体装置还可以提供：半导体装置的第一柱和第三柱的掺杂浓度沿垂直方向从底部至顶部逐渐减小然后增大。
总体方面的半导体装置还可以提供：第一柱和第三柱的下部区域的电荷量大于第二柱的下部区域的电荷量，第一柱和第三柱的中部区域的电荷量小于第二柱的中部区域的电荷量，第一柱和第三柱的上部区域的电荷量大于第二柱的上部区域的电荷量。
总体方面的半导体装置还可以提供：半导体装置的第一掺杂类型的掺杂剂是p型掺杂剂，第二掺杂类型的掺杂剂是n型掺杂剂。
总体方面的半导体装置还可以包括：第一掺杂类型的多个主体阱区域，所述多个主体阱区域分别设置在第一柱和第三柱上；第二掺杂类型的多个掺杂区域，所述多个掺杂区域设置在所述多个主体阱区域中；绝缘层，绝缘层设置在所述多个掺杂区域上方并在超级结区域上；栅电极，栅电极形成在绝缘层上；源电极，源电极形成在所述多个主体阱区域上。
总体方面的半导体装置还可以提供：半导体装置的基底是n型基底。
在另一总体方面，提供了一种制造半导体装置的方法。所述方法包括下述步骤：在基底上方形成超级结区域，其中，掺杂类型不同的多个柱交替地设置在超级结区域中；分别在超级结区域的具有相同的掺杂类型的多个柱上形成第一掺杂类型的多个主体阱区域；在所述多个主体阱区域中形成第二掺杂类型的多个掺杂区域；形成设置在所述多个掺杂区域上方并在超级结区域上的绝缘层；在绝缘层上形成栅电极；在所述多个主体阱区域上形成源电极。超级结区域的所述多个柱中的一个柱具有沿垂直方向从底部至顶部逐渐减小然后逐渐增大的掺杂浓度。
总体方面的制造半导体装置的方法还可以提供：将超级结区域形成为包括第一掺杂类型的掺杂剂居主导地位的第一区域、第二掺杂类型的掺杂剂居主导地位的第二区域以及第一掺杂类型的掺杂剂居主导地位的第三区域，第一区域、第二区域和第三区域沿垂直方向从底部开始顺序设置。
总体方面的制造半导体装置的方法还可以提供：第一掺杂类型的掺杂剂是p型掺杂剂，第二掺杂类型的掺杂剂是n型掺杂剂。
总体方面的制造半导体装置的方法还可以提供：将超级结区域形成为包括沿水平方向顺序设置的第一掺杂类型的第一柱、第二掺杂类型的第二柱以及第一掺杂类型的第三柱。
总体方面的制造半导体装置的方法还可以提供：第一柱和第三柱具有沿垂直方向从底部至顶部逐渐减小然后逐渐增大的掺杂浓度。
总体方面的制造半导体装置的方法还可以提供：第一柱和第三柱的下部区域的电荷量大于第二柱的下部区域的电荷量，第一柱和第三柱的中部区域的电荷量小于第二柱的中部区域的电荷量，第一柱和第三柱的上部区域的电荷量大于第二柱的上部区域的电荷量。
还可以提供一个总体方面的制造半导体装置的方法，其中，第一掺杂类型的掺杂剂是p型掺杂剂，第二掺杂类型的掺杂剂是n型掺杂剂。
总体方面的制造半导体装置的方法还可以提供，形成超级结区域的步骤包括：在基底上沉积第二掺杂类型的外延层；在外延层中形成多个槽；在所述多个槽中沉积第一本征硅层，使得第一本征硅层是倾斜的；利用第一掺杂类型的掺杂剂对第一本征硅层执行离子注入工艺；在第一本征硅层上沉积第二本征硅层；利用第一掺杂类型的掺杂剂对第二本征硅层执行离子注入工艺。
总体方面的制造半导体装置的方法还可以提供，形成超级结区域的步骤还包括：在第二本征硅层上沉积第三本征硅层，以填充所述多个槽之间的间隙；抛光基底的上部。
总体方面的制造半导体装置的方法还可以提供：第一本征硅层的宽度沿垂直方向从底部至顶部变窄。第一本征硅层可以具有V字形状。
总体方面的制造半导体装置的方法还可以提供：形成超级结区域的步骤还包括：在沉积第一本征硅层的步骤之前，利用第二掺杂类型的掺杂剂执行离子注入工艺。
总体方面的制造半导体装置的方法还可以提供，形成超级结区域的步骤包括：在基底上形成下外延层，下外延层具有沿垂直方向从底部至顶部逐渐减小的掺杂浓度；在下外延层上形成上外延层，上外延层具有沿垂直方向从底部至顶部逐渐增大的掺杂浓度。
总体方面的制造半导体装置的方法还可以提供：可以重复执行沉积外延层的工艺和离子注入工艺，以形成具有沿垂直方向从底部至顶部逐渐减小的掺杂浓度的下外延层。
总体方面的制造半导体装置的方法还可以提供，可以重复执行沉积外延层的工艺和离子注入工艺，以在下外延层上形成具有沿垂直方向从底部至顶部逐渐增大的掺杂浓度的上外延层。
总体方面的制造半导体装置的方法还可以提供，形成超级结区域的步骤包括：在基底上沉积第二掺杂类型的第一外延层；对在第一外延层上的第一位置执行第一掺杂类型掺杂剂的第一离子注入工艺；在第一外延层上沉积第二掺杂类型的第二外延层；以比第一离子注入工艺的掺杂剂量小的掺杂剂量，利用第一掺杂类型的掺杂剂对第二外延层上的第二位置执行第二离子注入工艺；在第二外延层上沉积第二掺杂类型的第三外延层；以比第二离子注入工艺的掺杂剂量小的掺杂剂量，利用第一掺杂类型的掺杂剂对第三外延层上的第三位置执行第三离子注入工艺；在第三外延层上沉积第二掺杂类型的第四外延层；以比第三离子注入工艺的掺杂剂量小的掺杂剂量，利用第一掺杂类型的掺杂剂对第四外延层上的第四位置执行第四离子注入工艺；在第四外延层上沉积第二掺杂类型的第五外延层；以比第四离子注入工艺的掺杂剂量大的掺杂剂量，利用第一掺杂类型的掺杂剂对第五外延层上的第五位置执行第五离子注入工艺，第一位置、第二位置、第三位置、第四位置和第五位置在半导体装置的水平方向上的位置相同。
通过下面的具体实施方式、附图以及权利要求书，其他的特征和方面将变得明显。
附图说明
图1是示出根据总的方面的半导体装置的结构的示例的剖视图。
图2A至图2K是示出制造半导体装置的方法的示例的剖视图。
图3A至图3H是示出制造半导体装置的方法的另一示例的剖视图。
图4是示出在半导体装置中的电场分布的曲线图。
图5是示出传统的平面栅极金属氧化物半导体场效应晶体管(MOSFET)的结构的示例的剖视图。
图6是示出形成在图5中示出的MOSFET中的区域A和区域B之间的电场分布的曲线图。
图7是示出具有超级结结构的半导体装置的结构的示例的剖视图。
图8是示出形成在图7中示出的半导体装置中的区域A、区域B和区域C之间的电场分布的曲线图。
图9是示出与电荷不平衡的改变相关的击穿电压的改变的曲线图。
具体实施方式
提供下面的详细描述，以有助于读者获得对在此描述的方法、设备和/或结构的全面理解。因此，本领域普通技术人员将获知这里描述的系统、设备和/或方法的各种改变、修改和等价物。此外，为了增加清楚性和简明性，可以省略对公知的功能和构造的描述。
应该理解的是，本公开的特征可以以不同的形式来实施，且不应被解释为限制于这里阐述的示例。相反，提供了示例以使本公开将是彻底和完整的，并将向本领域技术人员传达本公开的完整的范围。
附图可以不需要是按比例绘制的，且在一些示例中，已经夸大了比例以清楚地示出示例的特征。此外，当第一层被称为“在”第二层“上”或“在”基底“上”时，其不仅可以指第一层直接形成在第二层或基板上的情况，而且也可以指在第一层与第二层或基底之间存在第三层的情况。
图1示出了根据总的方面的半导体装置100的结构的示例。
如图1中所示，半导体装置100包括基底110、超级结区域200、主体阱区域170、掺杂区域171、栅极绝缘层180、栅电极181、绝缘层182和源电极190。该示例的半导体装置100是超级结金属氧化物半导体场效应晶体管(MOSFET)装置。
半导体装置100的基底110可以为未掺杂的平坦的硅基底或具有n型掺杂剂的n型基底。例如，基底110可以是被离子注入了诸如磷(P)或砷(As)的n型掺杂剂的平坦的硅基底。
超级结区域200设置在基底110上方，并可以包括交替设置的掺杂类型不同的柱。例如，在超级结区域200中，沿半导体装置100的水平方向顺序设置第一掺杂类型的第一柱210、第二掺杂类型的第二柱220和第一掺杂类型的第三柱230。第一掺杂类型是p型，第二掺杂类型是n型。
第一柱210是第一掺杂类型的柱，第一柱210具有沿半导体装置100的与基底110侧垂直的方向从柱的底部至顶部逐渐减小再逐渐增大的掺杂浓度。例如，第一柱210可以为p型柱。为了形成p型柱，如图2A至图2K中所示，可以将n型掺杂剂离子注入(即，补偿掺杂(counter-doped))到形成在外延层120中的槽130中。可以将第一本征硅层140沉积到槽130中。然后可以对沉积的第一本征硅层140进行硅蚀刻，以形成具有倾斜表面的第一本征硅层140，如图2E中所示。可以首先将诸如硼(B)或铟(In)的p型掺杂材料离子注入到第一本征硅层140中，然后可以在第一本征硅层140上沉积第二本征硅层145。然后，可以将诸如B或In的p型掺杂材料离子注入到第二本征硅层145中。如图3A至图3H中所示，第一柱210可以是通过在逐级沉积多个外延层的工艺期间改变诸如B或In的p型掺杂剂的浓度而形成的p型柱。
第二柱220是第二掺杂类型的柱。例如，如图2A至图3H中所示，第二柱220是在于外延层120中形成第一柱210和第三柱230之后余留的n型外延层区域。
第三柱230是具有沿半导体装置100的与基底110侧垂直的方向从柱的底部至顶部逐渐减小再逐渐增大的掺杂浓度的第一掺杂类型的柱。例如，第三柱230可以为p型柱。如图2A至图2K中所示，为了形成p型柱，将n型掺杂剂离子注入(补偿掺杂)到槽中。将第一本征硅层140沉积到槽130中，然后进行硅蚀刻，以形成具有倾斜到槽130中的倾斜表面的第一本征硅层140，如图2E中所示。首先将诸如B或In的p型掺杂剂离子注入到第一本征硅层140中。在第一本征硅层140上沉积第二本征硅层145，然后将另一剂量的诸如B或In的p型掺杂剂离子注入到第二本征硅层145中。第二剂量的掺杂剂可以包括与用在第一本征硅层140上的第一剂量的掺杂剂的掺杂剂材料相同或不同的掺杂剂材料。如图3A至图3H中所示，第三柱230可以是通过在逐级沉积多个外延层的工艺期间改变诸如B或In的p型掺杂剂的浓度而形成的p型柱。
如上所述的第一柱210、第二柱220和第三柱230沿水平方向顺序设置，以形成超级结区域200。沿半导体装置100的与基底110侧垂直的方向从柱的底部至顶部可以将超级结区域200分为第一区域201、第二区域202和第三区域203。
柱的第一区域201包含居主导地位的第一掺杂类型的掺杂剂。例如，因在第一柱210和第三柱230中高的p型掺杂浓度导致作为第一掺杂类型的p型掺杂剂居主导地位地集中在超级结区域200的下部区域中。因此，例如，在第一柱210和第三柱230的下部区域中的电荷量大于在第二柱220的下部区域中的电荷量。换句话说，在第一区域201中，Qp＞Qn，其中，Qp指p型电荷量，Qn指n型电荷量。
柱的第二区域202包含居主导地位的第二掺杂类型的掺杂剂。例如，因在第一柱210和第三柱230中低的p型掺杂量导致作为第二掺杂类型的n型掺杂剂居主导地位地集中在超级结区域200的中部区域中。因此，例如，在第一柱210和第三柱230的中部区域的电荷量小于在第二柱220的中部区域中的电荷量。换句话说，在第二区域202中，Qp＜Qn，其中，Qp指p型电荷量，Qn指n型电荷量。
柱的第三区域203包含居主导地位的第一掺杂类型的掺杂剂。例如，因在第一柱210和第三柱230中高的p型掺杂浓度导致作为第一掺杂类型的p-型掺杂剂居主导地位地集中在超级结区域200的上部区域中。因此，第一柱210和第三柱230的上部区域的电荷量大于第二柱220的上部区域的电荷量。换句话说，在第三区域201中，例如在上部区域中，Qp＞Qn，其中，Qp指p型电荷量，Qn指n型电荷量。
如上所述，根据一个总的方面的超级结区域200可以沿垂直方向局部地改变掺杂剂的浓度曲线(contration profile)，以防止因在制造半导体装置100的工艺期间改变掺杂浓度而导致的电场分布的减小。如果第一掺杂类型和第二掺杂类型中的一种掺杂类型居主导地位，则电场朝向一侧(例如，从下侧至上侧)倾斜。然而，如果第一掺杂类型的掺杂剂或第二掺杂类型的掺杂剂在局部居主导地位，则电场在第一柱210的第一掺杂类型的掺杂剂居主导地位的部分从第一柱210的上部至第一柱210的下部逐渐升高。如果电场在第二掺杂类型居主导地位的区域降低，则电场分布可以呈现M字的形状。因此，电场可能不会达到形成击穿电压的阈值电场，并得到很高的击穿电压。
主体阱区域170包括通过将第一掺杂类型的掺杂剂注入到第一柱210和第三柱230的上部区域中而形成的p主体阱。例如，主体阱区域170可以包括通过离子注入诸如B或In的p型掺杂剂而形成的p型主体阱。
掺杂区域171是分别设置在多个主体阱区域中的、注入有第二掺杂类型的掺杂剂的区域。例如，掺杂区域171可以通过离子注入诸如P或Ar的n型掺杂剂来形成。
栅极绝缘层180设置在掺杂区域171上并在超级结区域200上方；栅电极181设置在栅极绝缘层180上。结果，当从外部源施加电压时，可以在超级结区域200中形成耗尽区。
绝缘层182形成在栅电极181上，以将栅电极181与源电极190绝缘。
源电极190将掺杂区域171电连接到外部装置。
如上所述，根据总的方面的半导体装置100形成柱层，柱层沿与基底110垂直的方向形成具有M字形状的电场分布。因此，在n型柱中的掺杂剂浓度可以被设置为等于在p型柱中的掺杂剂浓度，以使击穿电压最大化或增大击穿电压。
图2A至图2K是示出根据总的方面的制造半导体装置的方法的示例的剖视图。
图2A示出了基底110。基底110可以为掺杂有n-型掺杂剂的n-型基底。可以在基底110的顶部上将n-型外延层120沉积为具有预设的厚度。
如图2B中所示，可以在外延层120中形成多个槽130。例如，在图2B中示出了两个槽130；然而，当将在基底上方形成多个超级结区域时，可以形成三个或更多个槽。例如，在图1中示出的半导体装置100包括多个超级结。
如在图2C中所示，可以通过应用离子注入工艺经多个槽130将诸如P或Ar的n-型掺杂剂材料离子注入到外延层120中，以对多个槽130的下部执行补偿掺杂。补偿掺杂可以防止在后面的p-型掺杂剂的离子注入工艺期间第一掺杂类型的掺杂剂在第一区域201中过于居主导地位。在这样的示例中使用了补偿掺杂工艺；然而，在其他的示例中可以省略补偿掺杂工艺。除了多个槽130之外，可以在后面参照图2J描述的工艺中去除已经被离子注入有n-型掺杂剂的区域。
如图2D中所示，在槽130和外延层120上沉积第一本征硅层140。
如图2E中所示，可以对第一本征硅层140执行硅蚀刻(或回蚀刻)工艺，从而第一本征硅层140具有表面倾斜的倾斜形状。例如，可以执行硅蚀刻工艺，以在槽130中形成第一本征硅层140。在这样的示例中，第一本征硅层140的宽度沿与基底110垂直的方向从槽130的底部至顶部变窄。在这样的示例中，可以以在槽130中暴露外延层120的程度来执行硅蚀刻。如果所得的第一本征硅层140的剖面具有倾斜的V字形状，则可以省略参照图2C描述的补偿掺杂工艺。
如图2F中所示，为了使第一掺杂类型的掺杂剂在超级结区域200的下部区域中居主导地位，可以通过离子注入工艺将诸如B或In的p-型掺杂剂离子注入到槽130中。例如，可以执行离子注入工艺，以使掺杂剂量(即，离子注入的掺杂剂的剂量)在从1×1012/cm2至9×1013/cm2的范围内。
在这样的示例中，出于多种原因而使用1×1012/cm2或更大的掺杂剂量。例如，如果掺杂剂量小于1×1012/cm2，则超级结区域200的外延层120的与掺杂剂量对应的电荷量(即，n-型柱中的电荷量)减少。在这样的情况下，n-型柱的电阻增加，因此，半导体装置的电阻也增加。因此，可能不能实现使用超级结结构来降低半导体装置的电阻的目的。
另一方面，因下面的原因而使用9×1013/cm2的或更少的掺杂剂量。如果使用超过9×1013/cm2的掺杂剂量，则外延层120的与掺杂剂量对应的电荷量(即，n-型柱中的电荷量)减少。在这样的情况下，因超级结区域200中的高电荷量而导致击穿电压迅速降低。
如图2G中所示，在第一本征硅层140上沉积第二本征硅层145。
如图2H中所示，可以通过离子注入工艺来离子注入诸如B或In的p-型掺杂剂材料。在这样的示例中，可以以低于或等于注入到第一本征硅层140中的掺杂剂量的一半的掺杂剂量来执行离子注入工艺。可以在上述的掺杂剂条件下执行离子注入工艺，以实现掺杂浓度沿槽的垂直方向从柱的底部至顶部逐渐减小然后增大的p-型柱。
如图2I中所示，在第二本征硅层145上沉积第三本征硅层147，以填充槽130之间的间隙。
如图2J中所示，可以对外延层120的上部区域进行抛光，以去除上部区域的存在n-型掺杂剂的部分。例如，可以通过化学机械抛光(CMP)方法来对外延层120的上部区域进行抛光，以去除外延层120的在多个槽130外部的已经注入有n-型掺杂剂的区域以及第一本征硅层140、第二本征硅层145和第三本征硅层147的形成在多个槽130中的一部分。
因上述工艺，如图2J中所示，第一柱210和第三柱230可以具有沿与基底110垂直的方向从柱的底部至顶部逐渐减小然后逐渐增大的掺杂浓度。在第一柱210和第三柱230外的水平区域形成第二柱220。
为了得到在图2K中示出的MOSFET，可以对半导体装置顺序执行形成主体阱区域170、主体阱区域170中的掺杂区域171、栅极绝缘层180、栅电极181、绝缘层182和源电极190等的工艺。
图3A至图3H是示出制造半导体装置的方法的另一个示例的剖视图。
图3A示出了基底110。基底110可以为n-型基底，其中，已经将n-型掺杂剂掺杂到基底110中。
如图3B中所示，在基底110上将第一n-型外延层311沉积为具有预设的厚度。
如图3C中所示，可以向第一外延层311上的第一位置中执行第一掺杂类型的掺杂剂的离子注入工艺。例如，可以将诸如B或In的p-型掺杂剂材料离子注入到第一外延层311上的第一位置中，以使大于第一外延层311的n-型柱区域中的n-型掺杂剂量的p-型掺杂剂量余留在第一位置中。在这样的示例中，没有将离子注入到第一外延层311的n-型柱区域中；因此，在第一外延层311的n-型柱区域中形成n-型柱，从而在超级结区域200的下部区域中得到居主导地位的第一掺杂类型掺杂剂。
如图3D中所示，在第一外延层311上沉积n-型的第二外延层312，可以对第二外延层312上的第二位置执行第一掺杂类型掺杂剂的离子注入工艺。例如，可以将诸如B或In的p-型掺杂剂材料离子注入到第二外延层312上的第二位置(与第一位置在垂直线上相同的区域)，以使大于第二外延层312的n-型柱区域中的n-型掺杂剂量的p-型掺杂剂量余留在第二位置中。在这样的示例中，没有将离子注入到第二外延层312的n-型柱区域中；因此，可以在n-型柱区域中形成n-型柱，以在超级结区域200的下部区域中得到柱中的掺杂浓度曲线和居主导地位的第一掺杂类型的掺杂剂。
如图3E中所示，在第二外延层312上沉积n-型的第三外延层313，可以对第三外延层313上的第三位置执行第一掺杂类型掺杂剂的离子注入工艺。例如，可以将诸如B或In的p-型掺杂剂材料离子注入到第三外延层313上的第三位置(与第二位置在垂直线上相同的区域)，以使大于第三外延层313的n-型柱区域中的n-型掺杂剂量的p-型掺杂剂量余留在第三位置中。在这样的示例中，没有将离子注入到第三外延层313的n-型柱区域中；因此，在n-型柱区域中形成n-型柱，以在超级结区域200的中部区域中得到居主导地位的第二掺杂类型的掺杂剂。
因如上所述的在图3C至图3E中示出的工艺，使得可以在基底上将下外延层(311、312和313)形成为具有沿与基底110垂直的方向从外延层的底部至顶部逐渐减小的掺杂浓度。
如图3F中所示，在第三外延层313上沉积n-型的第四外延层314，可以对第四外延层314上的第四位置执行第一掺杂类型掺杂剂的离子注入工艺。例如，可以将诸如B或In的p-型掺杂剂材料离子注入到第四外延层314上的第四位置(与第三位置在垂直线上相同的区域)，以使大于第四外延层314的n-型柱区域中的n-型掺杂剂量的p-型掺杂剂量余留在第四位置中。在这样的示例中，没有将离子注入到第四外延层314的n-型柱区域中；因此，可以在n-型柱区域中形成n-型柱，以在超级结区域200的上部区域中得到柱中的掺杂浓度曲线和居主导地位的第一掺杂类型的掺杂剂。
如图3G中所示，在第四外延层314上沉积n-型的第五外延层315，可以利用第一掺杂类型的掺杂剂对第五外延层315的第五位置执行离子注入工艺。例如，为了在超级结区域200的上部区域中得到柱中的掺杂浓度曲线和居主导地位的第一掺杂类型的掺杂剂，可以将量大于n-型的第五外延层315的掺杂剂的量的p-型掺杂剂离子注入到第五外延层315上的第五位置(与第四位置在垂直线上相同的区域)。
因在图3F和图3G中示出的工艺，使得可以在下外延层(311、312和313)上将上外延层(314和315)形成为具有沿与基底垂直的方向从底部至顶部逐渐增大的掺杂浓度。
因如上所述的工艺，如图3H所示，使得可以将第一柱210和第三柱230形成为具有沿与基底110垂直的方向从柱的底部至顶部逐渐减小然后逐渐增大的掺杂浓度。在第一柱210和第三柱230外的水平区域(例如，在第一柱210和第三柱230之间余留的n-型外延层)可以形成第二柱220。
此外，为了形成MOSFET，可以顺序执行形成主体阱区域170、主体阱区域170中的掺杂区域171、栅极绝缘层180、栅电极181、绝缘层182和源电极190等的工艺，以得到在图3H中示出的半导体装置的结构。
如图3A至图3H中所示，在五个分开的步骤中沉积外延层，并分五次地执行离子注入工艺，以形成超级结区域200。然而，在其他的示例中，可以形成三层的外延层或四层的外延层，或者可以形成六层的外延层或具有更多个层的外延层，以得到超级结区域200。
图4是示出了根据总的方面的一个示例半导体装置的电场分布的曲线图。在曲线图中，位置A指示在图1中示出的超级结区域200的上部区域203中的位置，位置B指示在图1中示出的超级结区域200的下部区域201中的位置。X轴指示在半导体装置的不同的垂直位置处的半导体装置中的电场分布。
在图4中示出的曲线图中，根据上述示例的半导体装置的p-型柱的电场分布具有M字形状。如通过电场分布所示出的，p-型柱的掺杂剂的浓度曲线沿基底的垂直方向局部地改变。因此，可以防止内部电压因在制造工艺期间的n-型掺杂剂和p-型掺杂剂之间的不平衡而降低。
在上述的示例中，术语“居主导地位”是指超过50％。例如，如果第一掺杂类型的掺杂剂在一个区域中居主导地位，则存在的第一掺杂类型的掺杂剂的浓度高于该区域中的第二掺杂类型的掺杂剂的浓度。
如上所述，根据上面描述的示例，在半导体装置及其制造方法中，p-型柱的上部和下部的电荷量可以大于n-型柱的上部和下部的电荷量。p-型柱的中部的电荷量可以小于n-型柱的中部的电荷量。因此，半导体装置的电场分布可以具有M字形状，电场可以在半导体装置的垂直方向上根据其深度而具有增大的区域和减小的区域。结果，如果n-型柱和p-型柱中的一者的电荷量与n-型柱和p-型柱中的另一者的电荷量因分布过程而不同，则在增大的区域和减小的区域中，电场可以沿相对的方向改变，因而减轻了击穿电压的减小的程度。
结果，可以增加批量生产工艺的利润。此外，电场曲线图的面积可以比具有如上所述的效果和半圆形电场的结构的电场曲线图的面积宽。因此，半导体装置可以具有很高的最大击穿电压。
已经描述了多个示例。然而，应该理解的是，可以进行各种修改。例如，如果以不同的顺序来执行所描述的工艺，和/或如果所描述的系统、架构、装置或电路中的组件以不同的方式组合和/或被其他的组件或它们的等同物替换或补充，则可以实现适当的结果。因此，其他的实施方式落入权利要求的范围内。

Claims (25)

1.一种半导体装置，所述半导体装置具有超级结结构，所述半导体装置包括：
基底；
超级结区域，超级结区域设置在基底上方，超级结区域包括交替地设置的不同掺杂类型的多个柱，超级结区域的所述多个柱中的一个柱具有沿垂直方向从底部至顶部逐渐减小然后逐渐增大的掺杂浓度。
2.如权利要求1所述的半导体装置，其中，超级结区域包括沿垂直方向从底部至顶部顺序设置的第一区域、第二区域和第三区域，第一掺杂类型的掺杂剂在第一区域和第三区域中居主导地位，第二掺杂类型的掺杂剂在第二区域中居主导地位。
3.如权利要求2所述的半导体装置，其中，第一掺杂类型的掺杂剂是p-型掺杂剂，第二掺杂类型的掺杂剂是n-型掺杂剂。
4.如权利要求1所述的半导体装置，其中，超级结区域包括沿半导体装置的水平方向顺序设置的第一掺杂类型的第一柱、第二掺杂类型的第二柱和第一掺杂类型的第三柱。
5.如权利要求4所述的半导体装置，其中，第一柱和第三柱的掺杂浓度沿垂直方向从底部至顶部逐渐减小然后逐渐增大。
6.如权利要求5所述的半导体装置，其中：
第一柱和第三柱的下部区域的电荷量大于第二柱的下部区域的电荷量；
第一柱和第三柱的中部区域的电荷量小于第二柱的中部区域的电荷量；
第一柱和第三柱的上部区域的电荷量大于第二柱的上部区域的电荷量。
7.如权利要求5所述的半导体装置，其中，第一掺杂类型的掺杂剂是p-型掺杂剂，第二掺杂类型的掺杂剂是n-型掺杂剂。
8.如权利要求5所述的半导体装置，所述半导体装置还包括：
第一掺杂类型的多个主体阱区域，所述多个主体阱区域分别设置在第一柱和第三柱上；
第二掺杂类型的多个掺杂区域，所述多个掺杂区域设置在所述多个主体阱区域中；
绝缘层，绝缘层设置在所述多个掺杂区域上方并在超级结区域上；
栅电极，栅电极形成在绝缘层上；
源电极，源电极形成在所述多个主体阱区域上。
9.如权利要求1所述的半导体装置，其中，基底是n-型基底。
10.一种制造半导体装置的方法，所述方法包括下述步骤：
在基底上方形成超级结区域，其中，不同掺杂类型的多个柱交替地设置在超级结区域中；
分别在超级结区域的具有相同的掺杂类型的多个柱上形成第一掺杂类型的多个主体阱区域；
在所述多个主体阱区域中形成第二掺杂类型的多个掺杂区域；
形成设置在所述多个掺杂区域上方并在超级结区域上的绝缘层；
在绝缘层上形成栅电极；
在所述多个主体阱区域上形成源电极，
其中，超级结区域的所述多个柱中的一个柱具有沿垂直方向从底部至顶部逐渐减小然后逐渐增大的掺杂浓度。
11.如权利要求10所述的方法，其中，将超级结区域形成为包括第一掺杂类型的掺杂剂居主导地位的第一区域、第二掺杂类型的掺杂剂居主导地位的第二区域以及第一掺杂类型的掺杂剂居主导地位的第三区域，第一区域、第二区域和第三区域沿垂直方向从底部开始顺序设置。
12.如权利要求11所述的方法，其中，第一掺杂类型的掺杂剂是p-型掺杂剂，第二掺杂类型的掺杂剂是n-型掺杂剂。
13.如权利要求11所述的方法，其中，将超级结区域形成为包括沿水平方向顺序设置的第一掺杂类型的第一柱、第二掺杂类型的第二柱以及第一掺杂类型的第三柱。
14.如权利要求13所述的方法，其中，第一柱和第三柱具有沿垂直方向从底部至顶部逐渐减小然后逐渐增大的掺杂浓度。
15.如权利要求13所述的方法，其中：
第一柱和第三柱的下部区域的电荷量大于第二柱的下部区域的电荷量；
第一柱和第三柱的中部区域的电荷量小于第二柱的中部区域的电荷量；
第一柱和第三柱的上部区域的电荷量大于第二柱的上部区域的电荷量。
16.如权利要求13所述的方法，其中，第一掺杂类型的掺杂剂是p-型掺杂剂，第二掺杂类型的掺杂剂是n-型掺杂剂。
17.如权利要求10所述的方法，其中，形成超级结区域的步骤包括：
在基底上沉积第二掺杂类型的外延层；
在外延层中形成多个槽；
在所述多个槽中沉积第一本征硅层，使得第一本征硅层是倾斜的；
利用第一掺杂类型的掺杂剂对第一本征硅层执行离子注入工艺；
在第一本征硅层上沉积第二本征硅层；
利用第一掺杂类型的掺杂剂对第二本征硅层执行离子注入工艺。
18.如权利要求17所述的方法，其中，形成超级结区域的步骤还包括：
在第二本征硅层上沉积第三本征硅层，以填充所述多个槽之间的间隙；
抛光基底的上部。
19.如权利要求17所述的方法，其中，第一本征硅层的宽度沿垂直方向从底部至顶部变窄。
20.如权利要求17所述的方法，其中，第一本征硅层具有V字形状。
21.如权利要求17所述的方法，其中，形成超级结区域的步骤还包括：
在沉积第一本征硅层的步骤之前，利用第二掺杂类型的掺杂剂执行离子注入工艺。
22.如权利要求10所述的方法，其中，形成超级结区域的步骤包括：
在基底上形成下外延层，下外延层具有沿垂直方向从底部至顶部逐渐减小的掺杂浓度；
在下外延层上形成上外延层，上外延层具有沿垂直方向从底部至顶部逐渐增大的掺杂浓度。
23.如权利要求22所述的方法，其中，重复执行沉积外延层的工艺和离子注入工艺，以形成具有沿垂直方向从底部至顶部逐渐减小的掺杂浓度的下外延层。
24.如权利要求22所述的方法，其中，重复执行沉积外延层的工艺和离子注入工艺，以在下外延层上形成具有沿垂直方向从底部至顶部逐渐增大的掺杂浓度的上外延层。
25.如权利要求10所述的方法，其中，形成超级结区域的步骤包括：
在基底上沉积第二掺杂类型的第一外延层；
对在第一外延层上的第一位置执行第一掺杂类型掺杂剂的第一离子注入工艺；
在第一外延层上沉积第二掺杂类型的第二外延层；
以比第一离子注入工艺的掺杂剂量小的掺杂剂量，利用第一掺杂类型的掺杂剂对第二外延层上的第二位置执行第二离子注入工艺；
在第二外延层上沉积第二掺杂类型的第三外延层；
以比第二离子注入工艺的掺杂剂量小的掺杂剂量，利用第一掺杂类型的掺杂剂对第三外延层上的第三位置执行第三离子注入工艺；
在第三外延层上沉积第二掺杂类型的第四外延层；
以比第三离子注入工艺的掺杂剂量小的掺杂剂量，利用第一掺杂类型的掺杂剂对第四外延层上的第四位置执行第四离子注入工艺；
在第四外延层上沉积第二掺杂类型的第五外延层；
以比第四离子注入工艺的掺杂剂量大的掺杂剂量，利用第一掺杂类型的掺杂剂对第五外延层上的第五位置执行第五离子注入工艺，
第一位置、第二位置、第三位置、第四位置和第五位置在半导体装置的水平方向上的位置相同。
CN201210162713.9A 2011-12-23 2012-05-23 半导体装置及其制造方法 Active CN103178088B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110141806A KR101876573B1 (ko) 2011-12-23 2011-12-23 반도체 소자 및 그 제조 방법
KR10-2011-0141806 2011-12-23

Publications (2)

Publication Number Publication Date
CN103178088A true CN103178088A (zh) 2013-06-26
CN103178088B CN103178088B (zh) 2017-09-12

Family

ID=48575816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210162713.9A Active CN103178088B (zh) 2011-12-23 2012-05-23 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9024381B2 (zh)
KR (1) KR101876573B1 (zh)
CN (1) CN103178088B (zh)
DE (1) DE102012217031A1 (zh)
TW (1) TWI545763B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113463A (zh) * 2020-01-13 2021-07-13 张清纯 半导体器件、用于半导体器件的超级结结构及其制造方法
CN114999922A (zh) * 2022-08-08 2022-09-02 泰科天润半导体科技（北京）有限公司 一种具有耐压结构的碳化硅mosfet的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
JP2016066669A (ja) * 2014-09-24 2016-04-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US10784372B2 (en) * 2015-04-03 2020-09-22 Magnachip Semiconductor, Ltd. Semiconductor device with high voltage field effect transistor and junction field effect transistor
KR101975630B1 (ko) * 2015-04-03 2019-08-29 매그나칩 반도체 유한회사 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
DE102019109048B4 (de) 2018-07-18 2024-05-08 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements
EP3664150A1 (en) * 2018-12-06 2020-06-10 Infineon Technologies Austria AG Superjunction transistor device
CN113540204A (zh) * 2020-04-13 2021-10-22 上海新微技术研发中心有限公司 半导体器件结构的制备方法
JP2021185595A (ja) 2020-05-22 2021-12-09 ヒュンダイ・モービス・カンパニー・リミテッド パワー半導体素子およびその製造方法
KR102369054B1 (ko) * 2020-06-23 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
TWI787819B (zh) * 2021-05-14 2022-12-21 國立臺灣大學 具有濃度變化的三維超接面功率半導體
CN117612941A (zh) * 2023-11-27 2024-02-27 芯联先锋集成电路制造(绍兴)有限公司 超结mosfet及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197152A1 (en) * 2005-03-01 2006-09-07 Kabushiki Kaisha Toshiba Semiconductor device
US20080150073A1 (en) * 2006-12-21 2008-06-26 Infineon Technologies Austria Ag Integrated circuit including a charge compensation component
US20090273031A1 (en) * 2008-05-02 2009-11-05 Kabushiki Kaisha Toshiba Semiconductor device
CN101872783A (zh) * 2010-05-28 2010-10-27 上海宏力半导体制造有限公司 垂直超结双扩散金属氧化物半导体器件及制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1011146B1 (en) * 1998-12-09 2006-03-08 STMicroelectronics S.r.l. Method of manufacturing an integrated edge structure for high voltage semiconductor devices
CN1223008C (zh) * 2001-02-21 2005-10-12 三菱电机株式会社 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060197152A1 (en) * 2005-03-01 2006-09-07 Kabushiki Kaisha Toshiba Semiconductor device
US20080150073A1 (en) * 2006-12-21 2008-06-26 Infineon Technologies Austria Ag Integrated circuit including a charge compensation component
US20090273031A1 (en) * 2008-05-02 2009-11-05 Kabushiki Kaisha Toshiba Semiconductor device
CN101872783A (zh) * 2010-05-28 2010-10-27 上海宏力半导体制造有限公司 垂直超结双扩散金属氧化物半导体器件及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113463A (zh) * 2020-01-13 2021-07-13 张清纯 半导体器件、用于半导体器件的超级结结构及其制造方法
CN113113463B (zh) * 2020-01-13 2023-03-31 清纯半导体(宁波)有限公司 半导体器件、用于半导体器件的超级结结构及其制造方法
CN114999922A (zh) * 2022-08-08 2022-09-02 泰科天润半导体科技（北京）有限公司 一种具有耐压结构的碳化硅mosfet的制造方法

Also Published As

Publication number Publication date
KR20130073781A (ko) 2013-07-03
DE102012217031A1 (de) 2013-06-27
KR101876573B1 (ko) 2018-07-10
US20130161742A1 (en) 2013-06-27
TW201327826A (zh) 2013-07-01
CN103178088B (zh) 2017-09-12
TWI545763B (zh) 2016-08-11
US9024381B2 (en) 2015-05-05

Similar Documents

Publication Publication Date Title
CN103178088A (zh) 半导体装置及其制造方法
CN102169902B (zh) 一种深槽和深注入型超结器件
CN101794780B (zh) 纳米管金属氧化物半导体场效应管技术与器件
CN103489913A (zh) 半导体装置及其制造方法
CN103579343A (zh) 一种超结沟槽金属氧化物半导体场效应管及其制造方法
US8907421B2 (en) Superjunction structure, superjunction MOS transistor and manufacturing method thereof
CN111989778B (zh) 小间距超结mosfet结构和方法
TWI525819B (zh) 半導體裝置及其製造方法
CN103022127A (zh) 功率用半导体装置
CN104218088B (zh) 基于折叠漂移区的soi耐压结构及功率器件
CN112864219A (zh) 超结器件及其制造方法
CN106463544A (zh) 具有复合沟槽和植入柱的半导体器件
CN115566038A (zh) 超结器件及其制造方法
CN115566039A (zh) 超结器件及其制造方法
CN103022123A (zh) 超级结半导体器件及其制造方法
CN111341828B (zh) 超结结构及其制造方法
CN104779295A (zh) 一种半超结mosfet结构及其制作方法
CN110310979B (zh) 改善了击穿和耐用性的超级结拐角和端接结构
CN107507857B (zh) 自对准超结结构及其制备方法
CN108376713B (zh) 一种具有超结结构的半导体器件及其制作方法
CN112447505A (zh) 自平衡超结结构及其制备方法
CN102449770B (zh) 用于半导体器件的3d沟道结构
US10217857B2 (en) Super junction MOSFET and method of manufacturing the same
CN105576022A (zh) 具有超结结构的半导体器件及其制备方法
CN107039243B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant