CN107039243B - 超结器件及其制造方法 - Google Patents

超结器件及其制造方法 Download PDF

Info

Publication number
CN107039243B
CN107039243B CN201710156182.5A CN201710156182A CN107039243B CN 107039243 B CN107039243 B CN 107039243B CN 201710156182 A CN201710156182 A CN 201710156182A CN 107039243 B CN107039243 B CN 107039243B
Authority
CN
China
Prior art keywords
region
type
current
gate
super junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710156182.5A
Other languages
English (en)
Other versions
CN107039243A (zh
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710156182.5A priority Critical patent/CN107039243B/zh
Publication of CN107039243A publication Critical patent/CN107039243A/zh
Application granted granted Critical
Publication of CN107039243B publication Critical patent/CN107039243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

本发明公开了一种超结器件，超结器件单元包括：沟槽栅，形成于N型柱顶部；在沟槽栅两侧形成有沟道区；源区形成于沟道区表面，漏区形成于超结结构的底部；在沟道区底部的沟槽栅的两侧侧面形成有N型掺杂的电流发散区，器件正向导通时，沟道的电流通过积累层和电流发散区一起分布到沟槽栅底部的N型柱中，通过电流发散区降低积累层附近的电流集中，从而降低导通电阻。本发明还公开了一种超结器件的制造方法。

Description

超结器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种超结器件，本发明还涉及该超结器件的制造方法。
背景技术
超结MOSFET采用新的耐压层结构，利用一系列的交替排列的半导体P型薄层即P型柱(P-Pillar)和N型薄层即N型柱(N-Pillar)组成的超结(SJ)结构来在截止状态下在较低电压下就将所述P型薄层和N型薄层耗尽,实现电荷相互补偿,从而使P型薄层和N型薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压,打破传统功率MOSFET理论极限。
在沟槽栅型超结器件中，器件在正向导通时，由于沟槽侧壁及底部附近积累层的存在，电流非常集中，之后再较均匀分布在整个N-Pillar中流通。积累层附近由于电流异常集中，对于正向导通电阻(RSP)有一定影响，即会增加器件正向导通电阻。
发明内容
本发明所要解决的技术问题是提供一种超结器件，能降低器件的正向导通电阻。为此，本发明还提供一种超结器件的制造方法。
为解决上述技术问题，本发明提供的超结器件的超结结构由多个N型柱和P型柱交替排列组成，一个所述N型柱和相邻的一个所述P型柱组成一个超结单元；在电荷流动区中一个所述超结单元中形成有一个超结器件单元，所述超结器件单元包括：
沟槽栅，包括形成于所述N型柱顶部的栅极沟槽、形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅。
在所述沟槽栅两侧形成有由P阱组成的沟道区，所述沟道区还延伸到所述P型柱的顶部。
由N+区组成的源区形成于所述沟道区表面，由N+区组成的漏区形成于所述超结结构的底部。
所述源区的顶部通过接触孔连接到由正面金属层组成的源极，所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极。
在所述沟道区底部的所述沟槽栅的两侧侧面形成有电流发散区，所述电流发散区为N型掺杂且掺杂浓度大于所述N型柱的掺杂浓度。
在超结器件正向导通时，被所述多晶硅栅侧面覆盖的所述沟道区的表面形成沟道，所述沟道区底部的被所述多晶硅栅侧面覆盖的区域表面形成积累层，所述沟道的电流通过所述积累层和所述电流发散区一起分布到所述沟槽栅底部的所述N型柱中，通过所述电流发散区降低所述积累层附近的电流集中，从而降低导通电阻。
进一步的改进是，所述电流发散区由所述栅极沟槽刻蚀完成后通过带角度的N型离子注入形成，所述电流发散区的掺杂杂质由带角度的N型离子注入杂质叠加所述N型柱的本身掺杂杂质组成。
进一步的改进是，所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述电流发散区的带角度的N型离子注入是在保留所述硬质掩模层的条件下注入到所述栅极沟槽的底部侧面，所述电流发散区的带角度的N型离子注入还会注入到所述栅极沟槽的底部表面。
进一步的改进是，在所述源区对应的接触孔的底部形成有由P+区组成的阱区引出区，所述阱区引出去的结深大于所述源区的结深并和所述沟道区相接触。
进一步的改进是，所述超结结构形成于N型外延层表面，所述P型柱由填充于形成于所述N型外延层中的超结沟槽的P型外延层组成，所述N型柱由各所述P型柱之间的N型外延层组成。
进一步的改进是，所述N型外延层形成于半导体衬底表面，所述漏区由背面减薄后的所述半导体衬底经过N+掺杂组成，在所述漏区的背面形成有由背面金属层组成的漏极。
进一步的改进是，所述电流发散区的载流子浓度和所述积累层的载流子浓度的数量级相当。
为解决上述技术问题，本发明提供的超结器件的制造方法的超结结构由多个N型柱和P型柱交替排列组成，一个所述N型柱和相邻的一个所述P型柱组成一个超结单元；在电荷流动区中一个所述超结单元中形成有一个超结器件单元；在形成所述超结结构之后采用如下步骤形成所述超结器件单元：
步骤一、采用光刻刻蚀工艺在所述N型柱顶部的栅极沟槽。
步骤二、在后续形成的沟道区底部的沟槽栅的两侧侧面形成电流发散区，所述电流发散区为N型掺杂且掺杂浓度大于所述N型柱的掺杂浓度。
步骤三、在所述栅极沟槽的底部表面和侧面形成栅介质层。
步骤四、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅栅从而组成沟槽栅。
步骤五、形成P阱，由所述P阱组成沟道区；所述P阱位于所述沟槽栅两侧且位于所述电流发射区的顶部，所述P阱还延伸到所述P型柱的顶部。
在超结器件正向导通时，被所述多晶硅栅侧面覆盖的所述沟道区的表面形成沟道，所述沟道区底部的被所述多晶硅栅侧面覆盖的区域表面形成积累层，所述沟道的电流通过所述积累层和所述电流发散区一起分布到所述沟槽栅底部的所述N型柱中，通过所述电流发散区降低所述积累层附近的电流集中，从而降低导通电阻。
步骤六、进行N+注入在所述沟道区表面形成由N+区组成的源区。
步骤七、在所述超结结构的底部形成由N+区组成的漏区。
步骤八、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极，所述源区的顶部通过接触孔连接到所述源极，所述多晶硅栅的顶部通过接触孔连接到所述栅极。
进一步的改进是，步骤二中，所述电流发散区由所述栅极沟槽刻蚀完成后通过带角度的N型离子注入形成，所述电流发散区的掺杂杂质由带角度的N型离子注入杂质叠加所述N型柱的本身掺杂杂质组成。
进一步的改进是，所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述电流发散区的带角度的N型离子注入是在保留所述硬质掩模层的条件下注入到所述栅极沟槽的底部侧面，所述电流发散区的带角度的N型离子注入还会注入到所述栅极沟槽的底部表面。
进一步的改进是，步骤八中，在所述接触孔的开口形成之后、金属填充之前，还包括采用P型离子注入工艺在所述源区对应的接触孔的底部形成由P+区组成的阱区引出区的步骤，所述阱区引出去的结深大于所述源区的结深并和所述沟道区相接触。
进一步的改进是，所述超结结构的形成步骤为：
提供一N型外延层。
采用光刻刻蚀工艺在所述N型外延层中形成超结沟槽。
在所述超结沟槽中填充P型外延层组成所述P型柱；所述N型柱由各所述P型柱之间的N型外延层组成。
进一步的改进是，所述N型外延层形成于半导体衬底表面，步骤七中形成所述漏区时先对所述半导体衬底进行背面减薄，所述漏区直接由背面减薄后的N+掺杂的所述半导体衬底组成；或者所述漏区的N+掺杂由背面减薄后的所述半导体衬底的掺杂叠加N+背面离子注入杂质组成。
之后还包括在所述漏区的背面形成背面金属层并由所述背面金属层组成的漏极。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述电流发散区的载流子浓度和所述积累层的载流子浓度的数量级相当。
本发明通过在沟道区的底部的多晶硅栅侧面形成电流发散区，而沟道区底部的被所述多晶硅栅侧面覆盖的区域表面会在器件正向导通时形成积累层，积累层和由反型层形成的沟道一样，都具有较薄的厚度；本发明通过设置电流发射区，使得沟道到N型柱形成的漂移区之间的电流会通过积累层和电流发散区一起分布，相对于较薄的积累层造成的导通电阻较大的缺陷，本发明增加电流发散区之后能够使得沟道到N型柱之间的导通电阻降低，也即本发明能降低器件的正向导通电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有超结器件的结构示意图；
图2是图1所示的现有超结器件的电流密度的仿真示意图；
图3是本发明实施例超结器件的结构示意图；
图4是图3所示的现有超结器件的电流密度的仿真示意图。
具体实施方式
如图1所示，是现有超结器件的结构示意图，超结结构由多个N型柱3和P型柱4交替排列组成，一个所述N型柱3和相邻的一个所述P型柱4组成一个超结单元。较佳为，所述超结结构形成于N型外延层2表面，所述P型柱4由填充于形成于所述N型外延层2中的超结沟槽的P型外延层组成，所述N型柱3由各所述P型柱4之间的N型外延层2组成。所述N型外延层2形成于半导体衬底1表面。
在电荷流动区中一个所述超结单元中形成有一个所述超结器件单元，所述超结器件单元包括：
沟槽栅，包括形成于所述N型柱3顶部的栅极沟槽、形成于所述栅极沟槽底部表面和侧面的栅介质层6以及填充于所述栅极沟槽中的多晶硅栅7。
在所述沟槽栅两侧形成有由P阱5组成的沟道区5，所述沟道区5还延伸到所述P型柱4的顶部；被所述多晶硅栅7侧面覆盖的所述沟道区5的表面用于形成沟道。
由N+区组成的源区9形成于所述沟道区5表面。由N+区组成的漏区1形成于所述超结结构的底部；较佳为，所述漏区1由背面减薄后的所述半导体衬底1经过N+掺杂组成。
所述源区9的顶部通过接触孔11连接到由正面金属层13组成的源极，所述多晶硅栅7的顶部通过接触孔11连接到由正面金属层13组成的栅极。在所述漏区1的背面形成有由背面金属层14组成的漏极
在所述源区9对应的接触孔11的底部形成有由P+区组成的阱区引出区12，所述阱区引出去的结深大于所述源区9的结深并和所述沟道区5相接触。
图1中，虚线框8a所示区域为在器件正向导通时积累层的形成区域，积累层位于沟道区5的底部的所述多晶硅栅7的侧面，被所述多晶硅栅7侧面覆盖的所述沟道区5的表面的沟道电流会通过积累层分布到底部的由N型柱3形成的漂移区中。本领域技术人员都知道，在MOS结构中，积累层和由反型层组成的沟道都是通过所述多晶硅栅7加的电压后形成于栅介质层6侧面的一层薄层，由于积累层是由多子组成的，相比于积累层侧面的N型柱3，积累层的电阻要远小于积累层侧面的N型柱3的电阻，故由沟道区的沟道到多晶硅栅7底部的N型柱3之间的分布电流基本上是通过积累层后在进入到多晶硅栅7底部的N型柱3中的，在积累层的侧面的N型柱3中基本上没有沟道电流流入，所以较薄的积累层会最后使得分布电流的电阻较大。如图2所示，是图1所示的现有超结器件的电流密度的仿真示意图；其中，标记101所示的颜色较深的区域为通过积累层的分布电流，由于分布电流的区域较薄，故最后会使器件的导通电阻较大。
如图3所示，是本发明实施例超结器件的结构示意图；本发明实施例超结器件的超结结构由多个N型柱3和P型柱4交替排列组成，一个所述N型柱3和相邻的一个所述P型柱4组成一个超结单元；在电荷流动区中一个所述超结单元中形成有一个超结器件单元，所述超结器件单元包括：
沟槽栅，包括形成于所述N型柱3顶部的栅极沟槽、形成于所述栅极沟槽底部表面和侧面的栅介质层6以及填充于所述栅极沟槽中的多晶硅栅7。较佳为，所述栅介质层6为栅氧化层。
在所述沟槽栅两侧形成有由P阱组成的沟道区5，所述沟道区5还延伸到所述P型柱4的顶部。
由N+区组成的源区9形成于所述沟道区5表面，由N+区组成的漏区形成于所述超结结构的底部。
所述源区9的顶部通过接触孔11连接到由正面金属层13组成的源极，所述多晶硅栅7的顶部通过接触孔11连接到由正面金属层13组成的栅极。
在所述沟道区5底部的所述沟槽栅的两侧侧面形成有电流发散区15，所述电流发散区15为N型掺杂且掺杂浓度大于所述N型柱3的掺杂浓度。
在超结器件正向导通时，被所述多晶硅栅7侧面覆盖的所述沟道区5的表面形成沟道，所述沟道区5底部的被所述多晶硅栅7侧面覆盖的区域表面形成积累层，所述沟道的电流通过所述积累层和所述电流发散区15一起分布到所述沟槽栅底部的所述N型柱3中，通过所述电流发散区15降低所述积累层附近的电流集中，从而降低导通电阻。
较佳为，所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述电流发散区15由所述栅极沟槽刻蚀完成后且是在保留所述硬质掩模层的条件下通过带角度的N型离子注入形成，所述电流发散区15的掺杂杂质由带角度的N型离子注入杂质叠加所述N型柱3的本身掺杂杂质组成，所述电流发散区15的带角度的N型离子注入还会注入到所述栅极沟槽的底部表面。
在所述源区9对应的接触孔11的底部形成有由P+区组成的阱区引出区12，所述阱区引出去的结深大于所述源区9的结深并和所述沟道区5相接触。
所述超结结构形成于N型外延层2表面，所述P型柱4由填充于形成于所述N型外延层2中的超结沟槽的P型外延层组成，所述N型柱3由各所述P型柱4之间的N型外延层2组成。
所述N型外延层2形成于半导体衬底如硅衬底1表面，所述漏区由背面减薄后的所述半导体衬底1经过N+掺杂组成，在所述漏区的背面形成有由背面金属层14组成的漏极。
所述电流发散区15的载流子浓度和所述积累层的载流子浓度的数量级相当。
如虚线框8区域所示，本发明实施例通过设置所述电流发散区15，使得由沟道到由所述N型柱3组成的漂移区之间的分布电流的厚度不再由很薄的积累层的厚度决定，而是由所述电流发散区15的厚度决定，这里的所述电流发散区15的厚度是指和所述多晶硅栅7的侧面垂直的厚度。
如图4所示，是图3所示的本发明实施例超结器件的电流密度的仿真示意图；其中，虚线框8区域中的标记102所示的颜色较深的区域为通过积累层和所述电流发散区15的分布电流，和图2的标记101所示的分布电流进行比较可知，本发明实施例的分布电流的厚度变大，故能降低器件的正向导通电阻。
如图3所示，本发明实施例超结器件的制造方法的超结结构由多个N型柱3和P型柱4交替排列组成，一个所述N型柱3和相邻的一个所述P型柱4组成一个超结单元。较佳为，所述超结结构形成于N型外延层2表面，所述P型柱4由填充于形成于所述N型外延层2中的超结沟槽的P型外延层组成，所述N型柱3由各所述P型柱4之间的N型外延层2组成。所述N型外延层2形成于半导体衬底如硅衬底1表面。所述超结结构的形成步骤为：
提供一N型外延层2。
采用光刻刻蚀工艺在所述N型外延层2中形成超结沟槽。
在所述超结沟槽中填充P型外延层组成所述P型柱4；所述N型柱3由各所述P型柱4之间的N型外延层2组成。
在其它实施例方法中，所述超结结构也能通过多次N型外延加P型离子注入实现。
在电荷流动区中一个所述超结单元中形成有一个超结器件单元；在形成所述超结结构之后采用如下步骤形成所述超结器件单元：
步骤一、采用光刻刻蚀工艺在所述N型柱3顶部的栅极沟槽。
较佳为，所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成。
步骤二、在后续形成的沟道区5底部的沟槽栅的两侧侧面形成电流发散区15，所述电流发散区15为N型掺杂且掺杂浓度大于所述N型柱3的掺杂浓度。
所述电流发散区15由所述栅极沟槽刻蚀完成后且是在保留所述硬质掩模层的条件下通过带角度的N型离子注入形成，所述电流发散区15的掺杂杂质由带角度的N型离子注入杂质叠加所述N型柱3的本身掺杂杂质组成，所述电流发散区15的带角度的N型离子注入还会注入到所述栅极沟槽的底部表面。
步骤三、在所述栅极沟槽的底部表面和侧面形成栅介质层6。
较佳为，所述栅介质层6为栅氧化层，采用热氧化工艺形成。
步骤四、在形成有所述栅介质层6的所述栅极沟槽中填充多晶硅栅7从而组成沟槽栅。
步骤五、形成P阱，由所述P阱组成沟道区5；所述P阱位于所述沟槽栅两侧且位于所述电流发射区的顶部，所述P阱还延伸到所述P型柱4的顶部。
在超结器件正向导通时，被所述多晶硅栅7侧面覆盖的所述沟道区5的表面形成沟道，所述沟道区5底部的被所述多晶硅栅7侧面覆盖的区域表面形成积累层，所述沟道的电流通过所述积累层和所述电流发散区15一起分布到所述沟槽栅底部的所述N型柱3中，通过所述电流发散区15降低所述积累层附近的电流集中，从而降低导通电阻。
较佳为，所述电流发散区15的载流子浓度和所述积累层的载流子浓度的数量级相当。
步骤六、进行N+注入在所述沟道区5表面形成由N+区组成的源区9。
步骤七、在所述超结结构的底部形成由N+区组成的漏区。
较佳为，形成所述漏区1时先对所述半导体衬底1进行背面减薄，所述漏区1直接由背面减薄后的N+掺杂的所述半导体衬底1组成；或者所述漏区1的N+掺杂由背面减薄后的所述半导体衬底1的掺杂叠加N+背面离子注入杂质组成。
步骤八、形成层间膜、接触孔11和正面金属层13，对所述正面金属层13进行图形化形成源极和栅极，所述源区9的顶部通过接触孔11连接到所述源极，所述多晶硅栅7的顶部通过接触孔11连接到所述栅极。
在所述接触孔11的开口形成之后、金属填充之前，还包括采用P型离子注入工艺在所述源区9对应的接触孔11的底部形成由P+区组成的阱区引出区12的步骤，所述阱区引出去的结深大于所述源区9的结深并和所述沟道区5相接触。
在所述漏区的背面形成背面金属层14并由所述背面金属层14组成的漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (13)

1.一种超结器件，其特征在于：超结结构由多个N型柱和P型柱交替排列组成，一个所述N型柱和相邻的一个所述P型柱组成一个超结单元；在电荷流动区中一个所述超结单元中形成有一个超结器件单元，所述超结器件单元包括：
沟槽栅，包括形成于所述N型柱顶部的栅极沟槽、形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅；
在所述沟槽栅两侧形成有由P阱组成的沟道区，所述沟道区还延伸到所述P型柱的顶部；
由N+区组成的源区形成于所述沟道区表面，由N+区组成的漏区形成于所述超结结构的底部；
所述源区的顶部通过接触孔连接到由正面金属层组成的源极，所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极；
在所述沟道区底部的所述沟槽栅的两侧侧面形成有电流发散区，所述电流发散区为N型掺杂且掺杂浓度大于所述N型柱的掺杂浓度；
在超结器件正向导通时，被所述多晶硅栅侧面覆盖的所述沟道区的表面形成沟道，所述沟道区底部的被所述多晶硅栅侧面覆盖的区域表面形成积累层，所述沟道区的P型掺杂和所述电流发散区的N型掺杂互相独立设置，使所述沟道的形成区域完全由组成所述沟道区的P阱的结深确定，所述电流发散区具有不受所述沟道区的掺杂而能独立增加的结构，且使所述电流发散区的载流子浓度和所述积累层的载流子浓度的数量级相当；所述沟道的电流通过所述积累层和所述电流发散区一起分布到所述沟槽栅底部的所述N型柱中，通过所述电流发散区降低所述积累层附近的电流集中，从而降低导通电阻。
2.如权利要求1所述的超结器件，其特征在于：所述电流发散区由所述栅极沟槽刻蚀完成后通过带角度的N型离子注入形成，所述电流发散区的掺杂杂质由带角度的N型离子注入杂质叠加所述N型柱的本身掺杂杂质组成。
3.如权利要求2所述的超结器件，其特征在于：所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述电流发散区的带角度的N型离子注入是在保留所述硬质掩模层的条件下注入到所述栅极沟槽的底部侧面，所述电流发散区的带角度的N型离子注入还会注入到所述栅极沟槽的底部表面。
4.如权利要求1所述的超结器件，其特征在于：在所述源区对应的接触孔的底部形成有由P+区组成的阱区引出区，所述阱区引出区的结深大于所述源区的结深并和所述沟道区相接触。
5.如权利要求1所述的超结器件，其特征在于：所述超结结构形成于N型外延层表面，所述P型柱由填充于形成于所述N型外延层中的超结沟槽的P型外延层组成，所述N型柱由各所述P型柱之间的N型外延层组成。
6.如权利要求5所述的超结器件，其特征在于：所述N型外延层形成于半导体衬底表面，所述漏区由背面减薄后的所述半导体衬底经过N+掺杂组成，在所述漏区的背面形成有由背面金属层组成的漏极。
7.一种超结器件的制造方法，超结结构由多个N型柱和P型柱交替排列组成，一个所述N型柱和相邻的一个所述P型柱组成一个超结单元；在电荷流动区中一个所述超结单元中形成有一个超结器件单元；其特征在于：在形成所述超结结构之后采用如下步骤形成所述超结器件单元：
步骤一、采用光刻刻蚀工艺在所述N型柱顶部的栅极沟槽；
步骤二、在后续形成的沟道区底部的沟槽栅的两侧侧面形成电流发散区，所述电流发散区为N型掺杂且掺杂浓度大于所述N型柱的掺杂浓度；
步骤三、在所述栅极沟槽的底部表面和侧面形成栅介质层；
步骤四、在形成有所述栅介质层的所述栅极沟槽中填充多晶硅栅从而组成沟槽栅；
步骤五、形成P阱，由所述P阱组成沟道区；所述P阱位于所述沟槽栅两侧且位于所述电流发散区的顶部，所述P阱还延伸到所述P型柱的顶部；
在超结器件正向导通时，被所述多晶硅栅侧面覆盖的所述沟道区的表面形成沟道，所述沟道区底部的被所述多晶硅栅侧面覆盖的区域表面形成积累层，所述沟道区的P型掺杂和所述电流发散区的N型掺杂互相独立设置，使所述沟道的形成区域完全由组成所述沟道区的P阱的结深确定，所述电流发散区具有不受所述沟道区的掺杂而能独立增加的结构，且使所述电流发散区的载流子浓度和所述积累层的载流子浓度的数量级相当；所述沟道的电流通过所述积累层和所述电流发散区一起分布到所述沟槽栅底部的所述N型柱中，通过所述电流发散区降低所述积累层附近的电流集中，从而降低导通电阻；
步骤六、进行N+注入在所述沟道区表面形成由N+区组成的源区；
步骤七、在所述超结结构的底部形成由N+区组成的漏区；
步骤八、形成层间膜、接触孔和正面金属层，对所述正面金属层进行图形化形成源极和栅极，所述源区的顶部通过接触孔连接到所述源极，所述多晶硅栅的顶部通过接触孔连接到所述栅极。
8.如权利要求7所述的超结器件的制造方法，其特征在于：步骤二中，所述电流发散区由所述栅极沟槽刻蚀完成后通过带角度的N型离子注入形成，所述电流发散区的掺杂杂质由带角度的N型离子注入杂质叠加所述N型柱的本身掺杂杂质组成。
9.如权利要求7所述的超结器件的制造方法，其特征在于：所述栅极沟槽的刻蚀时采用硬质掩模层作为掩模，所述硬质掩模层的掩模通过光刻刻蚀形成，所述电流发散区的带角度的N型离子注入是在保留所述硬质掩模层的条件下注入到所述栅极沟槽的底部侧面，所述电流发散区的带角度的N型离子注入还会注入到所述栅极沟槽的底部表面。
10.如权利要求7所述的超结器件的制造方法，其特征在于：步骤八中，在所述接触孔的开口形成之后、金属填充之前，还包括采用P型离子注入工艺在所述源区对应的接触孔的底部形成由P+区组成的阱区引出区的步骤，所述阱区引出区的结深大于所述源区的结深并和所述沟道区相接触。
11.如权利要求7所述的超结器件的制造方法，其特征在于：所述超结结构的形成步骤为：
提供一N型外延层；
采用光刻刻蚀工艺在所述N型外延层中形成超结沟槽；
在所述超结沟槽中填充P型外延层组成所述P型柱；所述N型柱由各所述P型柱之间的N型外延层组成。
12.如权利要求11所述的超结器件的制造方法，其特征在于：所述N型外延层形成于半导体衬底表面，步骤七中形成所述漏区时先对所述半导体衬底进行背面减薄，所述漏区直接由背面减薄后的N+掺杂的所述半导体衬底组成；或者所述漏区的N+掺杂由背面减薄后的所述半导体衬底的掺杂叠加N+背面离子注入杂质组成；
之后还包括在所述漏区的背面形成背面金属层并由所述背面金属层组成的漏极。
13.如权利要求7所述的超结器件的制造方法，其特征在于：所述栅介质层为栅氧化层。
CN201710156182.5A 2017-03-16 2017-03-16 超结器件及其制造方法 Active CN107039243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710156182.5A CN107039243B (zh) 2017-03-16 2017-03-16 超结器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710156182.5A CN107039243B (zh) 2017-03-16 2017-03-16 超结器件及其制造方法

Publications (2)

Publication Number Publication Date
CN107039243A CN107039243A (zh) 2017-08-11
CN107039243B true CN107039243B (zh) 2020-06-05

Family

ID=59533245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710156182.5A Active CN107039243B (zh) 2017-03-16 2017-03-16 超结器件及其制造方法

Country Status (1)

Country Link
CN (1) CN107039243B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611124B (zh) * 2017-08-31 2020-06-09 上海华虹宏力半导体制造有限公司 功率mosfet器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667579A (zh) * 2008-08-20 2010-03-10 万国半导体股份有限公司 电荷平衡器件的结构及其制造方法
CN106158927A (zh) * 2016-08-25 2016-11-23 无锡新洁能股份有限公司 一种优化开关特性的超结半导体器件及制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667579A (zh) * 2008-08-20 2010-03-10 万国半导体股份有限公司 电荷平衡器件的结构及其制造方法
CN106158927A (zh) * 2016-08-25 2016-11-23 无锡新洁能股份有限公司 一种优化开关特性的超结半导体器件及制造方法

Also Published As

Publication number Publication date
CN107039243A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN101536163B (zh) 电荷平衡场效应晶体管
CN107482061B (zh) 超结器件及其制造方法
CN107316899B (zh) 半超结器件及其制造方法
CN109888005B (zh) 逆导型超结igbt器件及其制造方法
US9847414B2 (en) Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate
CN104637821A (zh) 超级结器件的制造方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
JP6770177B2 (ja) デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
CN108074963B (zh) 超结器件及其制造方法
CN114023821B (zh) 超级结器件及其制造方法
CN109755292B (zh) 超结器件及其制造方法
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN111200025A (zh) 超结器件及其制造方法
CN106876439B (zh) 超结器件及其制造方法
KR101315699B1 (ko) 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법
CN106463544A (zh) 具有复合沟槽和植入柱的半导体器件
CN107039243B (zh) 超结器件及其制造方法
CN103560148B (zh) 一种超结器件的结终端结构及其制造方法
CN111223931A (zh) 沟槽mosfet及其制造方法
CN105957897B (zh) 沟槽栅超结mosfet的制造方法
CN111244158B (zh) 超级结器件及其制造方法
CN104037206A (zh) 超级结器件及制造方法
CN108428732A (zh) 超结器件及其制造方法
CN109755314B (zh) 超结器件及其制造方法
CN109755316B (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant