CN107611124B

CN107611124B - 功率mosfet器件

Info

Publication number: CN107611124B
Application number: CN201710768035.3A
Authority: CN
Inventors: 王飞
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2017-08-31
Filing date: 2017-08-31
Publication date: 2020-06-09
Anticipated expiration: 2037-08-31
Also published as: CN107611124A

Abstract

本发明公开了一种功率MOSFET器件，功率MOSFET器件由多个功率MOSFET单元并联形成；各单元的栅极结构都连接到由正面金属层组成的栅极；源区都连接到由正面金属层组成的源极；漏区都连接到由正面金属层组成的漏极；由沟道区的掺杂浓度确定对应的功率MOSFET单元的阈值电压，各单元的阈值电压在满足小于各单元的开启时栅极电压的范围内分成不同等级，在器件的开启和关断过程中使各单元按照阈值电压的等级分布依次开启和关断，延长器件的开启和关断时间。本发明能在不牺牲器件的耐压和漏电特性的条件下调节器件的开关时间，增强功率MOSFET器件作为开关管在开关电路中的适用范围，提升系统的EMI品质。

Description

功率MOSFET器件

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种功率MOSFET器件。

背景技术

功率MOSFET器件通常会作为开关管使用，现有功率MOSFET器件的开关不仅和栅极(gate)电压的开关相关即和栅极电压信号的高低电平的转换有关，还和gate电容的电荷存储时间以及体二极管电容正反向的电荷存储时间相关，体二极管为P型掺杂的体区也即沟道区和N型掺杂的漂移区之间形成的寄生二极管。功率MOSFET通常被用在开关电源的开关控制上，电源的开关速度与电路中的电感电容的匹配会影响电路的电磁干扰(EMI)特性，所以增强对开关管的开关时间的控制对器件的应用有很大帮助。

现有技术主要是通过对栅极电阻和电子辐照的方式来进行调节。栅极电阻通常指多晶硅栅的寄生电阻Rg，改变栅极电阻Rg，能改变栅极上的输入信号在栅极的开和关开始的时间，但是开关的速度不会有变化。电子辐照是通过引入体缺陷的方式增加了在器件关闭时的漏电电流，从而减小了电荷的积累，降低了由于电荷变化产生的电势高度，以牺牲开关漏电能力来优化关断时的效果。

发明内容

本发明所要解决的技术问题是提供一种功率MOSFET器件，能在不牺牲器件的耐压和漏电特性的条件下调节器件的开关时间，增强功率MOSFET器件作为开关管在开关电路中的适用范围，提升系统的EMI品质。

为解决上述技术问题，本发明提供的功率MOSFET器件，其特征在于：功率MOSFET器件由多个功率MOSFET单元并联形成；各所述功率MOSFET单元包括：栅极结构，沟道区，源区，漏区；被所述栅极结构覆盖的所述沟道区表面用于形成沟道。

各所述功率MOSFET单元的栅极结构都连接到由正面金属层组成的栅极；各所述功率MOSFET单元的源区都连接到由正面金属层组成的源极；各所述功率MOSFET单元的漏区都连接到由正面金属层组成的漏极。

由所述沟道区的掺杂浓度确定对应的所述功率MOSFET单元的阈值电压，所述功率MOSFET器件的并联的各所述功率MOSFET单元的阈值电压在满足小于各所述功率MOSFET单元的开启时栅极电压的范围内分成不同等级，在所述功率MOSFET器件的开启和关断过程中使各所述功率MOSFET单元按照阈值电压的等级分布依次开启和关断，延长所述功率MOSFET器件的开启和关断时间。

进一步的改进是，所述功率MOSFET器件的并联的各所述功率MOSFET单元的阈值电压分成两个等级以上，一个等级对应于一个阈值电压的值。

进一步的改进是，所述阈值电压的值的范围为2V～5V。

进一步的改进是，相邻等级之间的所述阈值电压的值的差异为0.1V～0.5V。

进一步的改进是，不同等级的所述阈值电压对应的所述沟道区的面积相同或不同。

进一步的改进是，不同等级的所述阈值电压对应的所述沟道区在所述功率MOSFET器件的器件单元区域内为分开排列或交错排列。

进一步的改进是，所述功率MOSFET器件的并联的各所述功率MOSFET单元的阈值电压分成两个等级，所述沟道区分成两种掺杂；在俯视面上：

两种掺杂的所述沟道区呈条状结构且交替排列。

或者，第一种掺杂的所述沟道区位于中央区域，第二种掺杂的所述沟道区环绕在第一种掺杂的所述沟道区的周侧。

或者，两种掺杂的所述沟道区都呈方块结构，两种掺杂的所述沟道区在横向和纵向交替排列形成格子状阵列结构。

或者，中央区域包括第一种掺杂的所述沟道区，从中央区域往外依次形成有呈环状的第二种掺杂和第一掺杂的所述沟道区交替排列的结构。

进一步的改进是，所述功率MOSFET器件为超结器件，超结器件包括由P型柱和N型柱交替排列形成的超结结构，由一个所述P型柱和一个所述N型柱组成一个超结单元；所述功率MOSFET器件形成于所述超结结构上。

进一步的改进是，各所述超结单元上形成有一个所述功率MOSFET单元。

进一步的改进是，所述功率MOSFET单元的所述栅极结构为沟槽栅结构，包括形成于所述N型柱顶部的栅极沟槽，形成于所述栅极沟槽的底部表面和侧面的栅介质层和填充于所述栅极沟槽中的多晶硅栅；在所述栅极沟槽侧面的所述N型柱表面形成有所述沟道区，所述沟道区还横向延伸到所述P型柱的顶部表面，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道。

进一步的改进是，所述栅介质层为栅氧化层。

进一步的改进是，所述沟道区由P阱叠加阈值电压调节注入区组成。

进一步的改进是，所述功率MOSFET单元的所述栅极结构为平面栅结构，所述沟道区形成于所述P型柱顶部表面并延伸到所述N型柱的顶部表面，所述平面栅结构包括依次形成于所述沟道区表面的栅介质层和多晶硅栅，所述平面栅结构还延伸到所述N型柱的表面，被所述多晶硅栅顶部覆盖的所述沟道区的表面用于形成沟道。

进一步的改进是，所述栅介质层为栅氧化层。

本发明利用功率MOSFET器件由多个功率MOSFET单元并联形成的特点，对功率MOSFET单元的阈值电压进行等级分布的设置，这样实现了在功率MOSFET器件的关断过程中使各功率MOSFET单元按照阈值电压的等级分布依次关断；同样，在功率MOSFET器件开启过程中使各功率MOSFET单元按照阈值电压的等级分布依次开启，延长功率MOSFET器件的开启时间；所以本发明能调节器件的开关时间，主要是延长功率MOSFET器件的开启和关断时间；在反向恢复电荷总量不变的条件下，开关时间的延长能降低反向恢复的最大电流值，以及降低反向恢复过程中在漏极上产生的电势，从而能增强功率MOSFET器件作为开关管在开关电路中的适用范围，提升系统的EMI品质。

同时，本发明对各功率MOSFET单元中的阈值电压的范围也做了限定，即要求满足小于各功率MOSFET单元的开启时栅极电压，这样能保证各功率MOSFET单元正常开启；同时由于各功率MOSFET单元之间为并联关系，所以开启时间上的差异不会影响整体的耐压特性和开启后的导通电阻；本发明也不需要引入电子辐照来引入体缺陷，从而使得本发明的器件在关闭时漏电不会增加；所以，本发明能在不牺牲器件的耐压和漏电特性的条件下调节器件的开关时间。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是反向恢复电流和电压曲线；

图2现有平面结构的VDMOSFET即VDMOS器件的体二极管的反向恢复波形；

图3现有超结MOSFET的体二极管的反向恢复波形；

图4是现有功率MOSFET器件的单元的并联结构图；

图5是图4所示结构的各单元的反向恢复时间和并联后的器件总的反向恢复时间的示意图；

图6是本发明实施例功率MOSFET器件的单元的并联结构图；

图7是图6所示结构的各单元的反向恢复时间和并联后的器件总的反向恢复时间的示意图；

图8A-图8D是本发明实施例功率MOSFET器件的不同阈值电压对应的沟道区的四种排列结构图。

具体实施方式

功率MOSFET器件在开关的应用中体二极管(body diode)的反向恢复特性很重要，如图1所示，是反向恢复电流和电压曲线；图1中曲线101对应于反向恢复电流曲线，曲线102对应于反向恢复电压曲线，其中I_F表示正向电流，I_F降低到0A以下时出现反向电流即I_RR，I_RRM为最大的I_RR，电流的变化形成电压V，如di_F/dt，di_rr/dt；t_rr为反向恢复时间，t_s为存储时间，t_f为下降时间，电流对时间的积分则形成电荷，其中Q_S表示存储时间内的存储电荷，Q_F表示下降时间内的存储电荷，总的反向恢复电荷为Q_rr，当反向恢复电流为10％I_RRM时认为反向恢复结束。

反向恢复即为在MOSFET的沟道关断之后，会继续对bodydiode的电容进行充电，充电完成后bodydiode才关断。在反向恢复的过程中，电荷的变化产生电流，电流变化产生电压，故电荷的变化最终也会在漏区产生高电势。在超级结结构的功率器件中，由于bodydiode完全耗尽的时间比正常VDMOS更短，所以关断的时间更快，由于电荷变化在漏区的电势会非常高，产生关断时候的电压和电流震荡。

现有功率MOSFET器件包括由平面结构的VDMOSFET即VDMOS器件和超结MOSFET，VDMOS的漂移区直接由外延层或半导体衬底组成；超结MOSFET则在外延层中形成有超结结构，超结结构由交替排列的N型柱和P型柱组成，超结结构在反向偏置时能够很快耗尽，也即耗尽时间会变短，关断更快。反向恢复过程的电流和电压变化会比较剧烈，下面结构图2和图3进行说明：

如图2所示，现有平面结构的VDMOSFET即VDMOS器件的体二极管的反向恢复波形；曲线103是源漏电流Isd1的反向恢复波形，曲线104是栅源电压Vgs2的反向恢复波形，曲线105是源漏电压Vds1的反向恢复波形。如图3所示，现有超结MOSFET的体二极管的反向恢复波形；曲线106是源漏电流Isd1的反向恢复波形，曲线107是栅源电压Vgs2的反向恢复波形，曲线108是源漏电压Vds1的反向恢复波形。比较图2和图3所示可知，曲线106、107和108在反向恢复过程中产生了较大的振荡。

如图4所示，是现有功率MOSFET器件201的单元的并联结构图；功率MOSFET器件201由多个功率MOSFET单元202并联形成；各所述功率MOSFET单元202包括：栅极结构，沟道区，源区，漏区；被所述栅极结构覆盖的所述沟道区表面用于形成沟道。

各所述功率MOSFET单元202的栅极结构都连接到由正面金属层组成的栅极；各所述功率MOSFET单元202的源区都连接到由正面金属层组成的源极；各所述功率MOSFET单元202的漏区都连接到由正面金属层组成的漏极。

现有功率MOSFET器件201中，各所述功率MOSFET单元202的沟道区的掺杂条件相同，由于所述功率MOSFET单元202的阈值电压是由所述沟道区的掺杂浓度确定，故各所述功率MOSFET单元202的阈值电压相同，图4中各所述功率MOSFET单元202的阈值电压都用Vt表示。

阈值电压Vt相同使得各所述功率MOSFET单元202的在开关过程中完全同步，反向恢复过程完全同步。如图5所示，是图4所示结构的各单元的反向恢复时间和并联后的器件总的反向恢复时间的示意图；曲线203a、203b和203c表示3个所述功率MOSFET单元202的电流Id的反向恢复曲线，当然，功率MOSFET器件201的所述功率MOSFET单元202数量能不同于3个，电流叠加原理是一致的，图5中选3个所述功率MOSFET单元202的电流Id的反向恢复曲线为代表进行说明；图5中的曲线203表示功率MOSFET器件201的总的电流Id的反向恢复曲线，由于各所述功率MOSFET单元202的反向恢复是同步的，故曲线203和各所述功率MOSFET单元202的反向恢复曲线也是同步的，最后使得曲线203的反向恢复时间完全由所述功率MOSFET单元202的反向恢复时间决定且相同，叠加后的反向恢复电流较大，如最大反向恢复电流Irrm会很大，较小的反向恢复时间和较大的Irrm会使电流变化剧烈，从而会使漏极电压变大。

如图6所示，是本发明实施例功率MOSFET器件1的单元的并联结构图；本发明实施例功率MOSFET器件1由多个功率MOSFET单元2并联形成；各所述功率MOSFET单元2包括：栅极结构，沟道区，源区，漏区；被所述栅极结构覆盖的所述沟道区表面用于形成沟道。

各所述功率MOSFET单元2的栅极结构都连接到由正面金属层组成的栅极；各所述功率MOSFET单元2的源区都连接到由正面金属层组成的源极；各所述功率MOSFET单元2的漏区都连接到由正面金属层组成的漏极。

由所述沟道区的掺杂浓度确定对应的所述功率MOSFET单元2的阈值电压，所述功率MOSFET器件1的并联的各所述功率MOSFET单元2中的阈值电压在满足小于各所述功率MOSFET单元2的开启时栅极电压的范围内分成不同等级，在所述功率MOSFET器件1的开启和关断过程中使各所述功率MOSFET单元2按照阈值电压的等级分布依次开启和关断，延长所述功率MOSFET器件1的开启和关断时间。图6中，对各功率MOSFET单元2的阈值电压都做了单独的标示即Vt1、Vt2、Vt3直至Vtn，各Vt1至Vtn的具体值根据等级进行设置。

较佳为，所述功率MOSFET器件1的并联的各所述功率MOSFET单元2中的阈值电压分成两个等级以上，一个等级对应于一个阈值电压的值。所述阈值电压的值的范围为2V～5V。相邻等级之间的所述阈值电压的值的差异为0.1V～0.5V。

不同等级的所述阈值电压对应的所述沟道区的面积相同或不同。不同等级的所述阈值电压对应的所述沟道区在所述功率MOSFET器件1的器件单元区域内为分开排列或交错排列。

以两个等级的阈值电压结构进行说明所述沟道区的掺杂结构，即所述功率MOSFET器件1的并联的各所述功率MOSFET单元2中的阈值电压分成两个等级，所述沟道区分成两种掺杂；所述沟道区在俯视面上的结构包括：

第一种结构中，如图8A所示，两种掺杂的所述沟道区41和42呈条状结构且交替排列，各所述沟道区41的掺杂条件都相同，确定了一个等级对应的阈值电压；各所述沟道区42的掺杂条件都相同，确定了另一个等级对应的阈值电压。

第二种结构中，如图8B所示，第一种掺杂的所述沟道区42位于中央区域，第二种掺杂的所述沟道区41环绕在第一种掺杂的所述沟道区42的周侧。

第三种结构中，如图8C所示，两种掺杂的所述沟道区41和42都呈方块结构，两种掺杂的所述沟道区41和42在横向和纵向交替排列形成格子状阵列结构。

第四种结构中，如图8D所示，中央区域包括第一种掺杂的所述沟道区42，从中央区域往外依次形成有呈环状的第二种掺杂的所述沟道区41和第一掺杂的所述沟道区42交替排列的结构。

本发明实施例中，所述功率MOSFET器件1为超结器件，超结器件包括由P型柱和N型柱交替排列形成的超结结构，由一个所述P型柱和一个所述N型柱组成一个超结单元；所述功率MOSFET器件1形成于所述超结结构上。

各所述超结单元上形成有一个所述功率MOSFET单元2。

所述功率MOSFET单元2的所述栅极结构为沟槽栅结构，包括形成于所述N型柱顶部的栅极沟槽，形成于所述栅极沟槽的底部表面和侧面的栅介质层和填充于所述栅极沟槽中的多晶硅栅；在所述栅极沟槽侧面的所述N型柱表面形成有所述沟道区，所述沟道区还横向延伸到所述P型柱的顶部表面，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道。所述栅介质层为栅氧化层。所述沟道区由P阱叠加阈值电压调节注入区组成。

在其它实施例中，也能为：所述功率MOSFET单元2的所述栅极结构为平面栅结构，所述沟道区形成于所述P型柱顶部表面并延伸到所述N型柱的顶部表面，所述平面栅结构包括依次形成于所述沟道区表面的栅介质层和多晶硅栅，所述平面栅结构还延伸到所述N型柱的表面，被所述多晶硅栅顶部覆盖的所述沟道区的表面用于形成沟道。所述栅介质层为栅氧化层。所述沟道区由P阱叠加阈值电压调节注入区组成。

本发明实施例利用功率MOSFET器件1由多个功率MOSFET单元2并联形成的特点，对功率MOSFET单元2的阈值电压进行等级分布的设置，这样实现了在功率MOSFET器件1的关断过程中使各功率MOSFET单元2按照阈值电压的等级分布依次关断；同样，在功率MOSFET器件1开启过程中使各功率MOSFET单元2按照阈值电压的等级分布依次开启，延长功率MOSFET器件1的开启时间；所以本发明实施例能调节器件的开关时间，主要是延长功率MOSFET器件1的开启和关断时间；在反向恢复电荷总量不变的条件下，开关时间的延长能降低反向恢复的最大电流值，以及降低反向恢复过程中在漏极上产生的电势，从而能增强功率MOSFET器件1作为开关管在开关电路中的适用范围，提升系统的EMI品质。

同时，本发明实施例对各功率MOSFET单元2中的阈值电压的范围也做了限定，即要求满足小于各功率MOSFET单元2的开启时栅极电压，这样能保证各功率MOSFET单元2正常开启；同时由于各功率MOSFET单元2之间为并联关系，所以开启时间上的差异不会影响整体的耐压特性和开启后的导通电阻；本发明实施例也不需要引入电子辐照来引入体缺陷，从而使得本发明实施例的器件在关闭时漏电不会增加；所以，本发明实施例能在不牺牲器件的耐压和漏电特性的条件下调节器件的开关时间。

如图7所示，是图7所示结构的各单元的反向恢复时间和并联后的器件总的反向恢复时间的示意图；曲线3a、3b和3c表示3个具有不同阈值电压的所述功率MOSFET单元2的电流Id的反向恢复曲线，当然，功率MOSFET器件1的所述功率MOSFET单元2数量能不同于3个且阈值电压的值也能不同于3个，电流叠加原理是一致的，故图7中选3个所述功率MOSFET单元2的电流Id的反向恢复曲线为代表进行说明；图7中的曲线3表示功率MOSFET器件1的总的电流Id的反向恢复曲线，由于各所述功率MOSFET单元2的反向恢复不同步，故各所述功率MOSFET单元2的Irrm对应的时间和关断时间都不同，故相对于现有结构对应的图5中的曲线203，本发明实施例中曲线3对应的叠加后的电流的Irrm会变小，反向恢复时间会延长。也即，本发明实施例能延长反向恢复时间和降低Irrm，从而也能降低漏极电压。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种功率MOSFET器件，其特征在于：功率MOSFET器件由多个功率MOSFET单元并联形成；各所述功率MOSFET单元包括：栅极结构，沟道区，源区，漏区；被所述栅极结构覆盖的所述沟道区表面用于形成沟道；

各所述功率MOSFET单元的栅极结构都连接到由正面金属层组成的栅极；各所述功率MOSFET单元的源区都连接到由正面金属层组成的源极；各所述功率MOSFET单元的漏区都连接到由正面金属层组成的漏极；

所述功率MOSFET器件为超结器件，超结器件包括由P型柱和N型柱交替排列形成的超结结构，由一个所述P型柱和一个所述N型柱组成一个超结单元；所述功率MOSFET器件形成于所述超结结构上；

由所述沟道区的掺杂浓度确定对应的所述功率MOSFET单元的阈值电压，所述功率MOSFET器件的并联的各所述功率MOSFET单元的阈值电压在满足小于各所述功率MOSFET单元的开启时栅极电压的范围内分成不同等级，在所述功率MOSFET器件的开启和关断过程中使各所述功率MOSFET单元按照阈值电压的等级分布依次开启和关断，延长所述功率MOSFET器件的开启和关断时间，以降低反向恢复的最大电流值和反向恢复过程中在漏极上产生的电势。

2.如权利要求1所述的功率MOSFET器件，其特征在于：所述功率MOSFET器件的并联的各所述功率MOSFET单元的阈值电压分成两个等级以上，一个等级对应于一个阈值电压的值。

3.如权利要求2所述的功率MOSFET器件，其特征在于：所述阈值电压的值的范围为2V～5V。

4.如权利要求1或2或3所述的功率MOSFET器件，其特征在于：相邻等级之间的所述阈值电压的值的差异为0.1V～0.5V。

5.如权利要求1或2所述的功率MOSFET器件，其特征在于：不同等级的所述阈值电压对应的所述沟道区的面积相同或不同。

6.如权利要求2所述的功率MOSFET器件，其特征在于：不同等级的所述阈值电压对应的所述沟道区在所述功率MOSFET器件的器件单元区域内为分开排列或交错排列。

7.如权利要求6所述的功率MOSFET器件，其特征在于：所述功率MOSFET器件的并联的各所述功率MOSFET单元的阈值电压分成两个等级，所述沟道区分成两种掺杂；在俯视面上：

两种掺杂的所述沟道区呈条状结构且交替排列；

或者，第一种掺杂的所述沟道区位于中央区域，第二种掺杂的所述沟道区环绕在第一种掺杂的所述沟道区的周侧；

或者，两种掺杂的所述沟道区都呈方块结构，两种掺杂的所述沟道区在横向和纵向交替排列形成格子状阵列结构；

8.如权利要求7所述的功率MOSFET器件，其特征在于：各所述超结单元上形成有一个所述功率MOSFET单元。

9.如权利要求8所述的功率MOSFET器件，其特征在于：所述功率MOSFET单元的所述栅极结构为沟槽栅结构，包括形成于所述N型柱顶部的栅极沟槽，形成于所述栅极沟槽的底部表面和侧面的栅介质层和填充于所述栅极沟槽中的多晶硅栅；在所述栅极沟槽侧面的所述N型柱表面形成有所述沟道区，所述沟道区还横向延伸到所述P型柱的顶部表面，被所述多晶硅栅侧面覆盖的所述沟道区的表面用于形成沟道。

10.如权利要求9所述的功率MOSFET器件，其特征在于：所述栅介质层为栅氧化层。

11.如权利要求9所述的功率MOSFET器件，其特征在于：所述沟道区由P阱叠加阈值电压调节注入区组成。

12.如权利要求8所述的功率MOSFET器件，其特征在于：所述功率MOSFET单元的所述栅极结构为平面栅结构，所述沟道区形成于所述P型柱顶部表面并延伸到所述N型柱的顶部表面，所述平面栅结构包括依次形成于所述沟道区表面的栅介质层和多晶硅栅，所述平面栅结构还延伸到所述N型柱的表面，被所述多晶硅栅顶部覆盖的所述沟道区的表面用于形成沟道。

13.如权利要求12所述的功率MOSFET器件，其特征在于：所述栅介质层为栅氧化层。

14.如权利要求12所述的功率MOSFET器件，其特征在于：所述沟道区由P阱叠加阈值电压调节注入区组成。