CN109755238B - 一种分栅结构的超结功率器件 - Google Patents

Abstract

本发明实施例公开了一种分栅结构的超结功率器件，包括源极、漏极、第一栅极、第二栅极、第三栅极、体二极管和体区接触二极管，所述体二极管的阴极与所述漏极连接，所述体区接触二极管的阳极与所述体二极管的阳极连接，所述体区接触二极管的阴极与所述源极连接，所述第一栅极通过栅极电压来控制所述源极和所述漏极之间的第一电流沟道的开启和关断，所述第二栅极、第三栅极与所述源极连接，所述第二栅极通过源极电压来控制所述源极和所述漏极之间的第二电流沟道的开启和关断，所述第三栅极为屏蔽栅极并通过源极电压来提高该分栅结构的超结功率器件的耐压。

Description

一种分栅结构的超结功率器件

技术领域

本发明属于半导体功率器件技术领域，特别是涉及一种具有快速反向恢复功能的分栅结构的超结功率器件。

背景技术

现有技术的一种分栅结构的超结功率器件的剖面结构如图1所示，包括漏区21以及位于漏区21之上的第一n型漂移区20a，第一n型漂移区20a内设有与第一n型漂移区20a的掺杂杂质形成电荷平衡的多个p型柱状外延掺杂区22(图1中仅示例性的示出了两个p型柱状外延掺杂区22结构)。第一n型漂移区20a之上设有第二n型漂移区20b，第二n型漂移区20b内开设有若干个沟槽，该沟槽包括上部沟槽和下部沟槽两部分，其中下部沟槽的开口位于上部沟槽的底部。上部沟槽的侧壁表面设有栅介质层23和栅极24，下部沟槽的表面覆盖有场氧化层25，第二n型漂移区20b内的沟槽内还形成有场氧化层25的分栅栅极26，分栅栅极26通过场氧化层25与栅极24隔离。第二n型漂移区20b内还设有介于相邻的上部沟槽之间的p型体区27，体区27内设有p型体区接触区29和n型源区98，p型体区接触区29的掺杂浓度通常大于p型体区27的掺杂浓度的峰值，从而p型体区接触区29与源极金属接触层(图1中未示出)形成欧姆接触结构。分栅栅极26通常外接源极电压，从而在第二n型漂移区20b内形成横向电场，起到降低导通电阻和提高耐压的作用。

图1所示的一种分栅结构的超结功率器件的等效电路示意图如图2所示，包括漏极101、源极102、栅极103、和体二极管104，其中，体二极管104是超结功率器件中的本征寄生结构。现有技术的分栅结构的超结功率器件的工作机理是：1)当栅源电压Vgs小于分栅结构的超结功率器件的阈值电压Vth，漏源电压Vds大于0V时，分栅结构的超结功率器件处于关断状态；2)当栅源电压Vgs大于分栅结构的超结功率器件的阈值电压Vth，漏源电压Vds大于0V时，分栅结构的超结功率器件正向开启，此时电流从漏极经栅极处的电流沟道流到源极。现有技术的分栅结构的超结功率器件在关断时，当漏源电压Vds小于0V时，分栅结构的超结功率器件中寄生的体二极管处于正偏压状态，反向电流从源极经体二极管流至漏极，此时体二极管的电流存在注入少子载流子现象，而这些少子载流子在分栅结构的超结功率器件再一次开启时进行反向恢复，导致较大的反向恢复电流，反向恢复时间长。

发明内容

有鉴于此，本发明实施例提供一种具有快速反向恢复功能的分栅结构的超结功率器件，以解决现有技术中的分栅结构的超结功率器件因少子载流子注入问题造成的反向恢复时间较长的技术问题。

本发明实施例提供的一种分栅结构的超结功率器件，包括源极、漏极、第一栅极、第二栅极、第三栅极、体二极管和体区接触二极管，所述体二极管的阴极与所述漏极连接，所述体区接触二极管的阳极与所述体二极管的阳极连接，所述体区接触二极管的阴极与所述源极连接，所述第一栅极通过栅极电压来控制所述源极和所述漏极之间的第一电流沟道的开启和关断，所述第二栅极、第三栅极与所述源极连接，所述第二栅极通过源极电压来控制所述源极和所述漏极之间的第二电流沟道的开启和关断，所述第三栅极为屏蔽栅极并通过源极电压来提高该分栅结构的超结功率器件的耐压。

可选的，所述第一电流沟道的开启电压大于所述第二电流沟道的开启电压。

可选的，本发明实施例提供的一种分栅结构的超结功率器件包括：

n型漏区以及位于所述n型漏区之上的第一n型漂移区，所述第一n型漂移区内设有至少两个平行设置的p型柱状外延掺杂区；

位于所述第一n型漂移区之上的第二n型漂移区，所述第二n型漂移区的掺杂浓度可以与所述第一n型漂移区的掺杂浓度相等，也可以大于或小于所述第一n型漂移区的掺杂浓度。

所述第二n型漂移区内设有至少两个沟槽，所述沟槽包括上部沟槽和下部沟槽，所述下部沟槽的开口位于所述上部沟槽的底部；

位于所述第二n型漂移区内且介于相邻的所述上部沟槽之间的p型体区，所述p型体区内设有p型体区接触区、第一n型源区和第二n型源区，所述p型体区接触区设于所述第一n型源区和第二n型源区之间；

位于所述p型体区接触区之上的导电层，所述导电层与所述p型体区接触区形成体区接触二极管结构，其中所述导电层为该体区接触二极管结构的阴极，所述p型体区接触区为体区接触二极管结构的阳极；

覆盖所述上部沟槽的靠近所述第一n型源区一侧的侧壁表面的栅介质层和第一栅极，所述第一栅极通过栅极电压来控制所述第一n型源区和所述第二n型漂移区之间的第一电流沟道的开启和关断；

覆盖所述上部沟槽的靠近所述第二n型源区一侧的侧壁表面的栅介质层和第二栅极；

位于所述下部沟槽内的场氧化层和第三栅极，所述第一n型源区、第二n型源区、第二栅极、第三栅极、导电层之间电性连接并均接源极电压，所述第二栅极通过源极电压来控制所述第二n型源区和所述第二n型漂移区之间的第二电流沟道的开启和关断。

可选的，所述导电层为位于所述p型体区之上的源极金属接触层，所述p型体区接触区的掺杂浓度低于所述p型体区的掺杂浓度的最大峰值，所述p型体区接触区与所述源极金属接触层形成肖特基势垒二极管结构，其中，所述源极金属接触层为该肖特基势垒二极管结构的阴极，所述p型体区接触区为该肖特基势垒二极管结构的阳极。

可选的，所述第一n型源区、第二n型源区、第二栅极、第三栅极均通过所述源极金属接触层外接源极电压。

可选的，所述导电层为位于所述p型体区之上的n型多晶硅层，所述n型多晶硅层与所述p型体区接触区形成硅基的体区接触二极管结构，其中，所述n型多晶硅层为该体区接触二极管结构的阴极，所述p型体区接触区为该体区接触二极管结构的阳极。

可选的，n型多晶硅层与所述第一n型源区、第二n型源区直接连接，所述n型多晶硅层、第二栅极、第三栅极均通过源极金属接触层外接源极电压。

可选的，所述n型多晶硅层与所述第一n型源区、第二n型源区、第二栅极、第三栅极直接连接，所述n型多晶硅层通过源极金属接触层外接源极电压。

可选的，所述导电层为位于所述p型体区内的n型掺杂区，所述n型掺杂区设于所述第一n型源区和第二n型源区之间，所述n型掺杂区与所述p型体区接触区形成硅基的体区接触二极管结构，其中，所述n型掺杂区为该体区接触二极管结构的阴极，所述p型体区接触区为该体区接触二极管结构的阳极。

可选的，所述第二栅极、第三栅极、n型掺杂区、第一n型源区、第二n型源区均通过源极金属接触层外接源极电压。

可选的，所述第二n型漂移区内的沟槽的数量大于所述第一n型漂移区内的p型柱状外延掺杂区的数量。

可选的，所述第二n型漂移区内的沟槽依次设于所述p型柱状外延掺杂区之上和相邻的所述p型柱状外延掺杂区之间的第一n型漂移区之上。

可选的，所述下部沟槽内的第三栅极向上延伸至所述上部沟槽内，所述第三栅极在所述上部沟槽区域内通过绝缘介质层与所述第一栅极、第二栅极隔离。

本发明实施例提供的一种分栅结构的超结功率器件在关断时，当源极电压大于漏极电压时，体区接触二极管处于负偏压状态，这能够大幅降低流经体二极管的反向电流，从而能够大幅减少体二极管内的少子载流子，进而能够减少分栅结构的超结功率器件的反向恢复电荷和反向恢复时间，使得分栅结构的超结功率器件能够实现快速的反向恢复功能；同时，当源漏电压达到第二电流沟道的开启电压时，第二栅极所控制的第二电流沟道开启，此时反向电流会由源极经第二栅极所控制的第二电流沟道流至漏极。

附图说明

为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。

图1是现有技术的一种分栅结构的超结功率器件的剖面结构示意图；

图2是图1所示的一种分栅结构的超结功率器件的等效电路示意图；

图3是本发明实施例提供的一种分栅结构的超结功率器件的一个实施例的等效电路示意图；

图4是本发明实施例提供的一种分栅结构的超结功率器件的第一个实施例的剖面结构示意图；

图5是本发明实施例提供的一种分栅结构的超结功率器件的第二个实施例的剖面结构示意图；

图6是本发明实施例提供的一种分栅结构的超结功率器件的第三个实施例的剖面结构示意图；

图7是本发明实施例提供的一种分栅结构的超结功率器件的第四个实施例的剖面结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，本发明所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时，为清楚地说明本发明的具体实施方式，说明书附图中所列示意图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制备引起的偏差等。

本领域的技术人员应该理解，超结功率器件包括元胞区和终端区，其中，元胞区用于获得低导通电阻，终端区用于提高元胞区中最边缘的元胞的耐压。终端区是超结功率器件中的通用结构，根据不同产品的要求有不同的设计结构，在本发明实施例中不再展示和描述分栅结构的超结功率器件的终端区的具体结构。本发明实施例中所述的超结功率器件指的是分栅结构的超结功率器件中元胞区的结构。

图3为本发明实施例提供的一种分栅结构的超结功率器件的一个实施例的等效电路示意图。如图3所示，本发明的一种分栅结构的超结功率器件包括漏极301、源极302、第一栅极303a、第二栅极303b、第三栅极(第三栅极为屏蔽栅极，第三栅极与源极302和第二栅极303b连接，第三栅极通过源极电压在分栅结构的超结功率器件中的n型漂移区内形成横向电场，起到降低导通电阻和提供耐压的作用，第三栅极在在图3所示的等效电路示意图中未示出)、体二极管304和体区接触二极管305。第二栅极303b、第三栅极与源极302连接，体区接触二极管305可以为硅基二极管或者为肖特基势垒二极管，且体二极管304的阴极与漏极301连接，体区接触二极管305的阳极与体二极管304的阳极连接，体区接触二极管305的阴极与源极302连接。本发明实施例的一种分栅结构的超结功率器件中的第一栅极303a为控制栅极，第一栅极303a通过栅极电压来控制源极302和漏极301之间的第一电流沟道(第一栅极303a所控制的第一电流沟道)的开启和关断。第二栅极303b通过源极电压来控制源极302和漏极301之间的第二电流沟道(第二栅极303b所控制的第二电流沟道)的开启和关断。

优选的，第一栅极303a所控制的第一电流沟道的开启电压大于第二栅极303b所控制的第二电流沟道的开启电压。

图3所示的一种分栅结构的超结功率器件工作机理是：1)当栅源电压Vgs小于分栅结构的超结功率器件管的阈值电压Vth(即第一电流沟道的开启电压)，漏源电压Vds大于0V时,该分栅结构的超结功率器件处于关断状态；2)当栅源电压Vgs达到分栅结构的超结功率器件的阈值电压Vth，漏源电压Vds大于0V时，分栅结构的超结功率器件正向开启，此时电流从漏极301经第一电流沟道流到源极302。本发明的一种分栅结构的超结功率器件在关断时：当源漏电压Vsd大于0V时，体区接触二极管305处于负偏压状态，这能够大幅度降低流经体二极管的反向电流，从而能够大幅降低体二极管内少子载流子，进而能够大幅降低分栅结构的超结功率器件的反向恢复电荷和反向恢复时间，使得分栅结构的超结功率器件能够实现快速的反向恢复功能；同时，当源漏电压Vsd达到第二电流沟道的开启电压时，第二电流沟道开启，反向电流由源极302经第二电流沟道流至漏极301。

图4为本发明实施例提供的一种分栅结构的超结功率器件的第一个实施例的剖面结构示意图。如图4所示，本发明实施例提供的一种分栅结构的超结功率器件包括，n型漏区21以及位于n型漏区21之上的第一n型漂移区20a，n型漏区21外接漏极电压。第一n型漂移区20a内设有至少两个平行设置的p型柱状外延掺杂区22，p型柱状外延掺杂区22的掺杂杂质与第一n型漂移区20a的杂质形成电荷平衡，从而形成超结结构。

对于第一n型漂移区20a内的p型柱状外延掺杂区22的数量，虽然在图4中仅示出两个，但其数量多少可根据具体产品设计要求确定，本发明对此不做具体限定。

位于第一n型漂移区20a之上的第二n型漂移区20b，第二n型漂移区20b内设有至少两个沟槽(图4中示例性的示出5个沟槽结构)，所述沟槽包括上部沟槽和下部沟槽，所述下部沟槽的开口位于所述上部沟槽的底部。

对于第二n型漂移区20b的材质，优选为与第一n型漂移区20a的材质一致，当然，也可以不一致，本发明对此不作具体限定。同时，第二n型漂移区20b的掺杂浓度可以与第一n型漂移区20a的掺杂浓度相同，也可以小于或大于第一n型漂移区20a的掺杂浓度。

第二n型漂移区20b中的沟槽的数量可以与第一n型漂移区20a内的p型柱状外延掺杂区22的数量相同，也可以大于或小于第一n型漂移区20a内的p型柱状外延掺杂区22的数量。优选的，第二n型漂移区20b中的沟槽依次设置于第二n型漂移区20b内、并设置于p型柱状外延掺杂区22之上和相邻的p型柱状外延掺杂区22之间的第一n型漂移区20a之上，如图4所示。

第二n型漂移区20b中的下部沟槽的开口宽度可以与上部沟槽的开口宽度相同，也可以大于或者小于上部沟槽的开口宽度，图4中仅以下部沟槽的开口宽度小于上部沟槽的开口宽度为例。

位于第二n型漂移区20b内且介于相邻的所述上部沟槽之间的p型体区27，p型体区27内设有p型体区接触区29、第一n型源区28和第二n型源区38，其中p型体区接触区29通常设置于第一n型源区28和第二n型源区38之间。

p型体区27的深度可以与第二n型漂移区20b中的所述上部沟槽的深度相同，也可以大于或者小于上部沟槽的深度，图4中仅以p型体区27的深度小于所述上部沟槽的深度为例。

位于p型体区接触区29之上的导电层90，导电层90与p型体区接触区29形成体区接触二极管结构，其中导电层90为该体区接触二极管结构的阴极，p型体区接触区29为该体区接触二极管结构的阳极。

覆盖所述上部沟槽的靠近第一n型源区28一侧的侧壁表面的栅介质层23和第一栅极24a，第一栅极24a外接栅极电压，第一栅极24a通过栅极电压来控制第一n型源区28和第二n型漂移区20b之间的第一电流沟道的开启和关断。

覆盖所述上部沟槽的靠近第二n型源区38一侧的侧壁表面的栅介质层23和第二栅极24b，位于所述下部沟槽内的场氧化层25和第三栅极26，优选的，所述下部沟槽内的第三栅极26向上延伸至所述上部沟槽内，第三栅极26在上部沟槽内通过绝缘介质层与第一栅极24a、第二栅极24b隔离，在该实施例中，第三栅极26直接通过场氧化层25与第一栅极24a、第二栅极24b隔离。

第一n型源区28、第二n型源区38、第二栅极24b、第三栅极26、导电层90之间电性连接并均接源极电压，从而，第二栅极24b通过源极电压来控制第二n型源区38与第二n型漂移区20b之间的第二电流沟道的开启和关断，第三栅极26为屏蔽栅极，第三栅极26通过源极电压在第二n型漂移区20b内形成横向电场，起到降低导通电阻和提高耐压的作用。

优选的，第一栅极24a所控制的第一电流沟道的开启电压大于第二栅极24b所控制的第二电流沟道的开启电压。同时，电流沟道是超结功率器件中当对栅极施加电压时在半导体表面形成的积累层及反型层，在本发明实施例附图中，分栅结构的超结功率器件中的第一电流沟道和第二电流沟道均未示出。

图4中，导电层90与第一n型源区28、第二n型源区38直接连接，因此只需要将导电层90与第二栅极24b和第三栅极26电性连接即可。

图4所示的本发明的一种分栅结构的超结功率器件中的导电层90可以为n型多晶硅层或者金属层，由此体区接触二极管结构可以为肖特基势垒二极管结构也可以是硅基的体区接触二极管结构。图5是本发明实施例提供的一种分栅结构的超结功率器件的第二个实施例的剖面结构示意图，该实施例是在图4所示的一种分栅结构的超结功率器件的基础上，体区接触二极管采用肖特基势垒二极管结构的一个实施例。如图5所示，p型体区27之上形成有源极金属接触层60，源极金属接触层60即为位于p型体区接触区29之上的导电层，源极金属接触层60的材质可以为铝、铜、钛、氮化钛等金属，也可以为它们之间的混合材料。为形成肖特基势垒二极管结构，p型体区接触区29的掺杂浓度需低于p型体区27的掺杂浓度的最大峰值，由此源极金属接触层60与p型体区接触区29形成肖特基势垒二极管结构，其中，源极金属接触层60为该肖特基势垒二极管结构的阴极，p型体区接触区29为该肖特基势垒二极管结构的阳极。n型漏区21通过漏极金属接触层70外接漏极电压，第一栅极24a通过栅极金属接触层(基于剖面位置的选取关系，栅极金属接触层在图5中未示出)外接栅极电压，从而第一栅极24a通过栅极电压来控制第一n型源区28与第二n型漂移区20b之间的第一电流沟道的开启和关断。第二栅极24b、第三栅极26、第一n型源区28、第二n型源区38均通过源极金属接触层60外接源极电压，由此，第二栅极24b通过源极电压来控制第二n型源区38和第二n型漂移区20b之间的第二电流沟道的开启和关断。源极金属接触层60与栅极金属接触层之间由绝缘层50隔离，绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。

图6是本发明实施例提供的一种分栅结构的超结功率器件的第三个实施例的剖面结构示意图，该实施例是在图4所示的一种分栅结构的超结功率器件的基础上，体区接触二极管采用硅基的体区接触二极管结构的一个实施例。如图6所示，在p型体区27之上形成有n型多晶硅层80，n型多晶硅层80即为位于p型体区接触区29之上的导电层，n型多晶硅层80与p型体区接触区29形成硅基的体区接触二极管结构，其中，n型多晶硅层80为该体区接触二极管结构的阴极，p型体区接触区29为该体区接触二极管结构的阳极。在图6中，n型多晶硅层80与第一n型源区28、第二n型源区38、第二栅极24b、第三栅极26直接连接，然后n型多晶硅层80通过源极金属接触层60外接源极电压，由此，第二栅极24b通过源极电压来控制第二n型源区38和第二n型漂移区20b之间的第二电流沟道的开启和关断。可选的，n型多晶硅层80可以与第一n型源区28、第二n型源区38直接连接，然后n型多晶硅层80、第二栅极24b、第三栅极26均通过源极金属接触层外接源极电压。漏区21通过漏极金属接触层70接漏极电压，第一栅极24a通过栅极金属接触层(基于剖面位置的选取关系，栅极金属接触层在图6中未示出)外接栅极电压，从而第一栅极24a通过栅极电压来控制第一n型源区28与第二n型漂移区20b之间的第一电流沟道的开启和关断。源极金属接触层60和栅极金属接触层之间由绝缘层50隔离，绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。

图7为本发明实施例提供的一种分栅结构的超结功率器件的第四个实施例的剖面结构示意图。如图7所示，本发明的一种分栅结构的超结功率器件包括：n型漏区21以及位于n型漏区21之上的第一n型漂移区20a，n型漏区21通过漏极金属接触层70外接漏极电压。第一n型漂移区20a内设有至少两个平行设置的p型柱状外延掺杂区22，p型柱状外延掺杂区22的掺杂杂质与第一n型漂移区20a的杂质形成电荷平衡，从而形成超结结构。

位于第一n型漂移区20a之上的第二n型漂移区20b，第二n型漂移区20b内设有至少沟槽(图7中示例性的示出了5个沟槽结构)，所述沟槽包括上部沟槽和下部沟槽，所述下部沟槽的开口位于所述上部沟槽的底部。

对于第二n型漂移区20b的材质，优选为与第一n型漂移区20a的材质一致，当然，也可以不一致，本发明对此不作具体限定。同时，第二n型漂移区20b的掺杂浓度可以与第一n型漂移区20a的掺杂浓度相同，也可以小于或大于第一n型漂移区20a的掺杂浓度。

第二n型漂移区20b中的沟槽的数量可以与第一n型漂移区20a内的p型柱状外延掺杂区22的数量相同，也可以大于或小于第一n型漂移区20a内的p型柱状外延掺杂区22的数量。优选的，第二n型漂移区20b中的沟槽依次设置于第二n型漂移区20b内，且设置于p型柱状外延掺杂区22之上和相邻的p型柱状外延掺杂区22之间的第一n型漂移区20a之上。

第二n型漂移区20b中的下部沟槽的开口宽度可以与上部沟槽的开口宽度相同，也可以大于或者小于上部沟槽的开口宽度。

位于第二n型漂移区20b内且介于相邻的所述上部沟槽之间的p型体区27，p型体区27内设有p型体区接触区29、n型掺杂区40、第一n型源区28和第二n型源区38，其中p型体区接触区29和n型掺杂区40均设于第一n型源区28和第二n型源区38之间，n型掺杂区40设于p型体区接触区29之上，n型掺杂区40即为位于p型体区接触区29之上的导电层，由此，p型体区接触区29和n型掺杂区40形成硅基的体区接触二极管结构，其中，p型体区接触区29为该体区接触二极管结构的阳极，n型掺杂区40为该体区接触二极管结构的阴极。

p型体区27的深度可以与第二n型漂移区20b中的所述上部沟槽的深度相同，也可以大于或者小于上部沟槽的深度。

覆盖所述上部沟槽的靠近第一n型源区28一侧的侧壁表面的栅介质层23和第一栅极24a，第一栅极24a通过栅极金属接触层(基于剖面位置的选取关系，栅极金属接触层在图7中未示出)外接栅极电压，从而，第一栅极24a通过栅极电压来控制第一n型源区28和第二n型漂移区20b之间的第一电流沟道的开启和关断。

覆盖所述上部沟槽的靠近第二n型源区38一侧的侧壁表面的栅介质层23和第二栅极24b，位于所述下部沟槽内的场氧化层25和第三栅极26，优选的，第三栅极26向上延伸至所述上部沟槽内，所述下部沟槽内的第三栅极26在上部沟槽内通过绝缘介质层与第一栅极24a、第二栅极24b隔离，在该实施例中，第三栅极26直接通过场氧化层25与第一栅极24a、第二栅极24b隔离。

第一n型源区28、第二n型源区38、第二栅极24b、第三栅极26、n型掺杂区40均通过源极金属接触层60外接源极电压，从而，第二栅极24b通过源极电压来控制第二n型源区38与第二n型漂移区20b之间的第二电流沟道的开启和关断，第三栅极26为屏蔽栅极，第三栅极26通过源极电压在第二n型漂移区20b内形成横向电场，起到降低导通电阻和提高耐压的作用。源极金属接触层60和栅极金属接触层之间由绝缘层50隔离，绝缘层50通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。

优选的，第一栅极24a所控制的第一电流沟道的开启电压大于第二栅极24b所控制的第二电流沟道的开启电压。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种分栅结构的超结功率器件，其特征在于，包括源极、漏极、第一栅极、第二栅极、第三栅极、体二极管和体区接触二极管，所述体二极管的阴极与所述漏极连接，所述体区接触二极管的阳极与所述体二极管的阳极连接，所述体区接触二极管的阴极与所述源极连接，所述第一栅极通过栅极电压来控制所述源极和所述漏极之间的第一电流沟道的开启和关断，所述第二栅极、第三栅极与所述源极连接，所述第二栅极通过源极电压来控制所述源极和所述漏极之间的第二电流沟道的开启和关断，所述第三栅极为屏蔽栅极并通过源极电压来提高该分栅结构的超结功率器件的耐压；

所述分栅结构的超结功率器件还包括：

n型漏区以及位于所述n型漏区之上的第一n型漂移区，所述第一n型漂移区内设有至少两个平行设置的p型柱状外延掺杂区；

位于所述第一n型漂移区之上的第二n型漂移区，所述第二n型漂移区内设有至少两个沟槽，所述沟槽包括上部沟槽和下部沟槽，所述下部沟槽的开口位于所述上部沟槽的底部；

位于所述第二n型漂移区内且介于相邻的所述上部沟槽之间的p型体区，所述p型体区内设有p型体区接触区、第一n型源区和第二n型源区；

位于所述p型体区接触区之上的导电层，所述导电层与所述p型体区接触区形成体区接触二极管结构，其中所述导电层为该体区接触二极管的阴极，所述p型体区接触区为该体区接触二极管的阳极；

覆盖所述上部沟槽的靠近所述第一n型源区一侧的侧壁表面的栅介质层和第一栅极，所述第一栅极通过栅极电压来控制所述第一n型源区和所述第二n型漂移区之间的第一电流沟道的开启和关断；

覆盖所述上部沟槽的靠近所述第二n型源区一侧的侧壁表面的栅介质层和第二栅极；

位于所述下部沟槽内的场氧化层和第三栅极，所述第一n型源区、第二n型源区、第二栅极、第三栅极、导电层之间电性连接并均接源极电压，所述第二栅极通过源极电压来控制所述第二n型源区和所述第二n型漂移区之间的第二电流沟道的开启和关断。

2.如权利要求1所述的一种分栅结构的超结功率器件，其特征在于，所述第一电流沟道的开启电压大于所述第二电流沟道的开启电压。

3.如权利要求1所述的一种分栅结构的超结功率器件，其特征在于，所述导电层为位于所述p型体区之上的源极金属接触层，所述p型体区接触区的掺杂浓度低于所述p型体区的掺杂浓度的最大峰值，所述p型体区接触区与所述源极金属接触层形成肖特基势垒二极管结构。

4.如权利要求3所述的一种分栅结构的超结功率器件，其特征在于，所述第一n型源区、第二n型源区、第二栅极、第三栅极均通过所述源极金属接触层外接源极电压。

5.如权利要求1所述的一种分栅结构的超结功率器件，其特征在于，所述导电层为位于所述p型体区之上的n型多晶硅层，所述n型多晶硅层与所述p型体区接触区形成硅基的体区接触二极管结构。

6.如权利要求5所述的一种分栅结构的超结功率器件，其特征在于，所述n型多晶硅层与所述第一n型源区、第二n型源区、第二栅极、第三栅极直接连接，所述n型多晶硅层通过源极金属接触层外接源极电压。

7.如权利要求1所述的一种分栅结构的超结功率器件，其特征在于，所述导电层为位于所述p型体区内的n型掺杂区，所述n型掺杂区与所述p型体区接触区形成体区接触二极管结构。

8.如权利要求7所述的一种分栅结构的超结功率器件，其特征在于，所述第二栅极、第三栅极、n型掺杂区、第一n型源区、第二n型源区均通过源极金属接触层外接源极电压。

9.如权利要求1所述的一种分栅结构的超结功率器件，其特征在于，所述第二n型漂移区内的沟槽的数量大于所述第一n型漂移区内的p型柱状外延掺杂区的数量。

10.如权利要求9所述的一种分栅结构的超结功率器件，其特征在于，所述第二n型漂移区内的沟槽依次设于所述p型柱状外延掺杂区之上和相邻的所述p型柱状外延掺杂区之间的第一n型漂移区之上。

11.如权利要求1所述的一种分栅结构的超结功率器件，其特征在于，所述下部沟槽内的第三栅极向上延伸至所述上部沟槽内，所述第三栅极在所述上部沟槽区域内通过绝缘介质层与所述第一栅极、第二栅极隔离。

Images