CN107546274B - 一种具有阶梯型沟槽的ldmos器件 - Google Patents
一种具有阶梯型沟槽的ldmos器件 Download PDFInfo
- Publication number
- CN107546274B CN107546274B CN201710726672.4A CN201710726672A CN107546274B CN 107546274 B CN107546274 B CN 107546274B CN 201710726672 A CN201710726672 A CN 201710726672A CN 107546274 B CN107546274 B CN 107546274B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conduction type
- region
- conductive type
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 111
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 210000000746 body region Anatomy 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Abstract
本发明提供一种具有阶梯型沟槽的LDMOS器件，包括第一导电类型半导体衬底、第一导电类型半导体体区、第二导电类型半导体漂移区、第二导电类型半导体源区、高掺杂第一导电类型半导体体接触区、栅极结构，栅极结构包括多晶硅栅电极和栅氧化层，第二导电类型半导体漂移区的内部上表面还具有阶梯型沟槽，台阶底部和第二导电类型半导体漂移区上表面的距离沿第二导电类型半导体源区到第二导电类型半导体漏极区的方向递减，阶梯型沟槽中填充了多晶硅，本发明通过改变台阶深度来调整电场分布，使漂移区的纵向电场分布更均匀，提高器件的反向阻断电压。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种具有阶梯型沟槽的LDMOS器件。
背景技术
金属氧化物功率MOS半导体器件，随着半导体行业的迅猛发展，以大功率半导体器件为代表的电力电子技术迅速发展，应用领域不断扩大，如交流电机的控制，打印机驱动电路。在现今各种功率器件中，横向扩散MOS器件(LDMOS)具有工作电压高、易集成等优点，因此应用广泛。
在LDMOS器件设计中，击穿电压和导通电阻一直都是人们设计此类器件时所关注的主要目标，外延层的厚度、掺杂浓度、漂移区的长度是LDMOS最重要的参数。传统的LDMOS器件如图1所示，可以通过降低漂移区掺杂浓度和增加漂移区的长度以提高击穿电压，但是这会增加芯片面积和导通电阻。
传统的LDMOS仍然是一种多子型器件，因此同样存在击穿电压和导通电阻之间相互制约的硅极限问题。为了解决这个问题，RESURF技术、超结LDMOS等新技术被提出。以超结LDMOS为例，该LDMOS中沟道区和漏区之间与漏端掺杂类型一致的轻掺杂漂移区被一组交替排布且浓度较高的N型条区和P型条区构成的超结结构所取代，在漏端偏置时，通过N/P条之间相互辅助耗尽，理想状态下实现N/P条电荷平衡，从而在漂移区表面得到均匀的电场分布。同时由于N型区高掺杂，使得导通电阻得到了很好的改善。但由于存在衬底辅助耗尽效应，RESURF技术、超结LDMOS等的效果都受到较大的影响。其原因是漂移区中不同位置处的电位不同，因而被衬底耗尽的程度不同，如果漂移区采用均匀的厚度，则不能达到漂移区电场的最优化。
发明内容
本发明的目的就是针对上述传统LDMOS器件存在的问题，提出一种具有阶梯型沟槽的LDMOS器件。
为实现上述目的，本发明采用如下技术方案：
一种具有阶梯型沟槽的LDMOS器件，包括第一导电类型半导体衬底和设置在第一导电类型半导体衬底上表面的第一导电类型半导体体区和第二导电类型半导体漂移区，第一导电类型半导体体区和第二导电类型半导体漂移区侧面接触；所述第一导电类型半导体体区内部上表面具有第二导电类型半导体源区和高掺杂第一导电类型半导体体接触区；所述第二导电类型半导体源区和高掺杂第一导电类型半导体体接触区与位于其上表面的源极直接接触；所述第一导电类型半导体体区的上表面具有栅极结构，所述栅极结构包括多晶硅栅电极和栅氧化层，所述多晶硅栅电极与第二导电类型半导体源区、第一导电类型半导体体区和第二导电类型半导体漂移区通过栅氧化层相隔离；所述多晶硅栅电极与源极通过第一介质层相互隔离；所述第二导电类型半导体漂移区的内部上表面远离第一导电类型半导体体区的一侧具有第二导电类型半导体漏极区，所述第二导电类型半导体漏极区与位于其上表面的漏极直接接触，所述第二导电类型半导体漂移区的内部上表面还具有阶梯型沟槽，所述阶梯型沟槽位于第一导电类型半导体体区和第二导电类型半导体漏极区之间且与第一导电类型半导体体区和第二导电类型半导体漏极区均不接触；所述阶梯型沟槽的台阶数大于等于2；台阶底部和第二导电类型半导体漂移区上表面的距离沿第二导电类型半导体源区到第二导电类型半导体漏极区的方向递减，所述阶梯型沟槽中填充了多晶硅，所述多晶硅与第二导电类型半导体漂移区之间通过第二介质层相隔离；所述多晶硅的顶部与源极通过第一介质层上的接触孔相连。
作为优选方式，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
作为优选方式，所述第一介质层和第二介质层为二氧化硅。
本发明的有益效果为：本发明所提供的一种具有阶梯型沟槽的LDMOS器件，在体内设置了阶梯型沟槽，沟槽中填充着与源极相连接的多晶硅，通过改变台阶深度来调整电场分布，使漂移区的纵向电场分布更均匀，提高器件的反向阻断电压。
附图说明
图1是常规功率LDMOS的结构示意图；
图2是本发明的一种具有阶梯型沟槽的LDMOS器件的结构示意图；
其中，201为第一导电类型半导体衬底，202为第二导电类型半导体漂移区，203为第一导电类型半导体体区，204为高掺杂第一导电类型半导体体接触区，205为第二导电类型半导体源区，206为第二导电类型半导体漏极区，207为源极，208为漏极，209为多晶硅栅电极，210为栅氧化层，211为第一介质层，212多晶硅，213为第二介质层，214为阶梯型沟槽。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图2所示，一种具有阶梯型沟槽的LDMOS器件，包括第一导电类型半导体衬底201和设置在第一导电类型半导体衬底201上表面的第一导电类型半导体体区203和第二导电类型半导体漂移区202，第一导电类型半导体体区203和第二导电类型半导体漂移区202侧面接触；所述第一导电类型半导体体区203内部上表面具有第二导电类型半导体源区205和高掺杂第一导电类型半导体体接触区204；所述第二导电类型半导体源区205和高掺杂第一导电类型半导体体接触区204与位于其上表面的源极207直接接触；所述第一导电类型半导体体区203的上表面具有栅极结构，所述栅极结构包括多晶硅栅电极209和栅氧化层210，所述多晶硅栅电极209与第二导电类型半导体源区205、第一导电类型半导体体区203和第二导电类型半导体漂移区202通过栅氧化层210相隔离；所述多晶硅栅电极209与源极207通过第一介质层211相互隔离；所述第二导电类型半导体漂移区202的内部上表面远离第一导电类型半导体体区203的一侧具有第二导电类型半导体漏极区206，所述第二导电类型半导体漏极区206与位于其上表面的漏极208直接接触，所述第二导电类型半导体漂移区202的内部上表面还具有阶梯型沟槽214，所述阶梯型沟槽214位于第一导电类型半导体体区203和第二导电类型半导体漏极区206之间且与第一导电类型半导体体区203和第二导电类型半导体漏极区206均不接触；所述阶梯型沟槽214的台阶数大于等于2；台阶底部和第二导电类型半导体漂移区202上表面的距离沿第二导电类型半导体源区205到第二导电类型半导体漏极区206的方向递减，所述阶梯型沟槽214中填充了多晶硅212，所述多晶硅212与第二导电类型半导体漂移区202之间通过第二介质层213相隔离；所述多晶硅212的顶部与源极207通过第一介质层211上的接触孔相连。
所述第一介质层211和第二介质层213为二氧化硅。
以N型LDMOS器件为例，说明本发明的工作原理：
本发明所提供的一种具有阶梯型沟槽的LDMOS器件，其反向阻断时的电极连接方式为：漏极208接高电位，源极207和多晶硅栅电极209接低电位。器件反向耐压时，N-漂移区202接高电位，多晶硅212接低电位，阶梯型沟槽214中的多晶硅212、第二介质层213和N-漂移区202形成MOS电容结构，N-漂移区202被耗尽，N-漂移区202和多晶硅212之间存在纵向电场。LDMOS的漏极208接高电位，源极207接低电位，因此N-漂移区202中的电势由N+漏极区206至P型体区203的方向(图2中为从右到左)逐渐降低。在N-漂移区202的上部设置了阶梯型沟槽214，阶梯型沟槽214中填充着与源极207相连接的多晶硅212，通过改变台阶深度来调整电场分布。器件反向阻断时，由于N-型漂移区202的电势从右往左逐渐降低，沟槽内的多晶硅212相对N-漂移区202所加的负电压从右往左逐渐减小。所以多晶硅212所能耗尽的N-漂移区202宽度从右往左逐渐减小。通过设置阶梯型沟槽214，使得靠近N+漏极区206的台阶深度较小，靠近P型体区203的台阶深度较大，改变其所需要耗尽的N-漂移区202宽度，使漂移区的纵向电场分布更均匀。从而横向电场更接近矩形分布，提高器件的反向阻断电压。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (3)
1.一种具有阶梯型沟槽的LDMOS器件，包括第一导电类型半导体衬底(201)和设置在第一导电类型半导体衬底(201)上表面的第一导电类型半导体体区(203)和第二导电类型半导体漂移区(202)，第一导电类型半导体体区(203)和第二导电类型半导体漂移区(202)侧面接触；所述第一导电类型半导体体区(203)内部上表面具有第二导电类型半导体源区(205)和高掺杂第一导电类型半导体体接触区(204)；所述第二导电类型半导体源区(205)和高掺杂第一导电类型半导体体接触区(204)与位于其上表面的源极(207)直接接触；所述第一导电类型半导体体区(203)的上表面具有栅极结构，所述栅极结构包括多晶硅栅电极(209)和栅氧化层(210)，所述多晶硅栅电极(209)与第二导电类型半导体源区(205)、第一导电类型半导体体区(203)和第二导电类型半导体漂移区(202)通过栅氧化层(210)相隔离；所述多晶硅栅电极(209)与源极(207)通过第一介质层(211)相互隔离；所述第二导电类型半导体漂移区(202)的内部上表面远离第一导电类型半导体体区(203)的一侧具有第二导电类型半导体漏极区(206)，所述第二导电类型半导体漏极区(206)与位于其上表面的漏极(208)直接接触，其特征在于：所述第二导电类型半导体漂移区(202)的内部上表面还具有阶梯型沟槽(214)，所述阶梯型沟槽(214)位于第一导电类型半导体体区(203)和第二导电类型半导体漏极区(206)之间且与第一导电类型半导体体区(203)和第二导电类型半导体漏极区(206)均不接触；所述阶梯型沟槽(214)的台阶数大于等于2；台阶底部和第二导电类型半导体漂移区(202)上表面的距离沿第二导电类型半导体源区(205)到第二导电类型半导体漏极区(206)的方向递减，所述阶梯型沟槽(214)中填充了多晶硅(212)，所述多晶硅(212)与第二导电类型半导体漂移区(202)之间通过第二介质层(213)相隔离；所述多晶硅(212)的顶部与源极(207)通过第一介质层(211)上的接触孔相连。
2.根据权利要求1所述的一种具有阶梯型沟槽的LDMOS器件，其特征在于：第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
3.根据权利要求1所述的一种具有阶梯型沟槽的LDMOS器件，其特征在于：所述第一介质层(211)和第二介质层(213)为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710726672.4A CN107546274B (zh) | 2017-08-22 | 2017-08-22 | 一种具有阶梯型沟槽的ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710726672.4A CN107546274B (zh) | 2017-08-22 | 2017-08-22 | 一种具有阶梯型沟槽的ldmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107546274A CN107546274A (zh) | 2018-01-05 |
| CN107546274B true CN107546274B (zh) | 2020-01-17 |
Family
ID=60957811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710726672.4A Active CN107546274B (zh) | 2017-08-22 | 2017-08-22 | 一种具有阶梯型沟槽的ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107546274B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111640786B (zh) * | 2020-06-12 | 2021-11-23 | 电子科技大学 | 一种具有多沟槽的ligbt器件 |
| CN117276329A (zh) * | 2023-11-20 | 2023-12-22 | 深圳天狼芯半导体有限公司 | 一种具有沟槽栅的ldmos及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169903A (zh) * | 2011-03-22 | 2011-08-31 | 成都芯源系统有限公司 | Ldmos器件 |
| CN104465379A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及形成方法 |
| CN106158933A (zh) * | 2015-04-09 | 2016-11-23 | 中国科学院上海微系统与信息技术研究所 | SiC-LDMOS功率表器件及其制备方法 |
| CN106571388A (zh) * | 2015-10-08 | 2017-04-19 | 无锡华润上华半导体有限公司 | 具有resurf结构的横向扩散金属氧化物半导体场效应管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8921934B2 (en) * | 2012-07-11 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with trench field plate |
-
2017
- 2017-08-22 CN CN201710726672.4A patent/CN107546274B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102169903A (zh) * | 2011-03-22 | 2011-08-31 | 成都芯源系统有限公司 | Ldmos器件 |
| CN104465379A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及形成方法 |
| CN106158933A (zh) * | 2015-04-09 | 2016-11-23 | 中国科学院上海微系统与信息技术研究所 | SiC-LDMOS功率表器件及其制备方法 |
| CN106571388A (zh) * | 2015-10-08 | 2017-04-19 | 无锡华润上华半导体有限公司 | 具有resurf结构的横向扩散金属氧化物半导体场效应管 |
Non-Patent Citations (1)
| Title |
|---|
| A Novel Vertical Field Plate Lateral Device With Ultralow Specific On-Resistance;Wentong Zhang et al;《A Novel Vertical Field Plate Lateral Device With》;20140228;第61卷(第2期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107546274A (zh) | 2018-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890280B2 (en) | Trench-type semiconductor power devices | |
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| CN104201206B (zh) | 一种横向soi功率ldmos器件 | |
| US10211333B2 (en) | Scalable SGT structure with improved FOM | |
| US20070126055A1 (en) | Trench insulated gate field effect transistor | |
| US7898024B2 (en) | Semiconductor device and method for manufacturing the same | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN107871778B (zh) | 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| KR101755718B1 (ko) | 수평형 디모스 소자 및 그 제조 방법 | |
| US11152503B1 (en) | Silicon carbide MOSFET with wave-shaped channel regions | |
| US10199495B2 (en) | Laterally diffused metal-oxide semiconductor field-effect transistor | |
| US20060043434A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN106887451B (zh) | 超结器件及其制造方法 | |
| CN108565286B (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN112993021B (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| KR20070032995A (ko) | 고전압 디바이스 및 그 형성 방법 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN116031303B (zh) | 超结器件及其制作方法和电子器件 | |
| CN107359194B (zh) | 一种消除高电场的器件 | |
| CN107359195B (zh) | 一种高耐压横向超结器件 | |
| CN113659008A (zh) | 具有电场钳位层的匀场器件及其制造方法和应用 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| CN113410299A (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |