CN107359194B - 一种消除高电场的器件 - Google Patents

一种消除高电场的器件 Download PDF

Info

Publication number
CN107359194B
CN107359194B CN201710642100.8A CN201710642100A CN107359194B CN 107359194 B CN107359194 B CN 107359194B CN 201710642100 A CN201710642100 A CN 201710642100A CN 107359194 B CN107359194 B CN 107359194B
Authority
CN
China
Prior art keywords
type
region
heavily doped
strips
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710642100.8A
Other languages
English (en)
Other versions
CN107359194A (zh
Inventor
章文通
詹珍雅
李珂
余洋
梁龙飞
乔明
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710642100.8A priority Critical patent/CN107359194B/zh
Publication of CN107359194A publication Critical patent/CN107359194A/zh
Application granted granted Critical
Publication of CN107359194B publication Critical patent/CN107359194B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种消除高电场的器件，其元胞结构包括衬底、源极接触电极、漏极接触电极、栅电极、栅氧化层、第二类型漂移区、第二类型条、第一类型条、第二类型buffer区、第一类型阱区、第二类型重掺杂区、第一类型重掺杂区、第三类型重掺杂区；本发明将第二类型条的左端延伸至第一类型阱区内部且不与第二类型重掺杂区相连接，第一类型条的右端延伸至第二类型buffer区内部，使得左端第二类型条同时被多面的第一类型杂质耗尽，右端第一类型条同时被多面的第二类型杂质耗尽，使得超结边缘的电场尖峰被削弱，避免器件提前击穿，进一步提高超结器件的击穿电压，第二类型条左侧延伸至第一类型阱区内部，减小了开态时器件的沟道电阻，从而降低器件的比导通电阻。

Description

一种消除高电场的器件
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种消除高电场的器件。
背景技术
现代电力电子技术的发展要求功率器件具有优越的高压、高速、低功耗性能，而传统功率MOSFET为满足高耐压，需降低漂移区浓度或增大漂移区长度，但该做法将使得导通电阻也随之增大。因此，在传统的功率器件应用中，导通电阻和击穿电压相互矛盾，二者的极限关系为Ron∝BV2.5。超结(Superjunction，简称SJ)器件作为一类新型功率器件，其优势在于，在保证器件耐压基本不变的情况下，极大地降低器件的比导通电阻。在超结MOSFET中，比导通电阻与耐压的1.3次方关系打破了常规器件中2.5次方的“硅极限”，缓解了比导通电阻与耐压之间的矛盾，因而在功率集成电路中具有广泛的应用前景。超结理论的原理就是利用多个交替排列的PN条结构作为高压漂移层，从而提高漂移区的掺杂浓度，大大降低导通电阻，同时不改变器件的击穿电压，提高器件的耐压能力。但在实际器件制造中，由于各种原因造成P条与N条的电荷不平衡，特别是在超结结构的边缘部分容易产生高电场，使得器件发生提前击穿，进而影响器件的耐压。
发明内容
鉴于以上所述现有技术的缺点，本发明提出了一种消除高电场的器件，目的在于消除边缘处的电场尖峰，避免器件发生提前击穿，从而在保证不影响器件耐压的前提下，降低器件比导通电阻。
为实现上述发明目的，本发明技术方案如下：
一种消除高电场的器件，其特征在于：其元胞结构包括衬底、源极接触电极、漏极接触电极、栅电极、栅氧化层、第二类型漂移区、第二类型条、第一类型条、第二类型buffer区、第一类型阱区、第二类型重掺杂区、第一类型重掺杂区、第三类型重掺杂区；所述第二类型漂移区设置在衬底的上表面；所述第一类型阱区嵌入设置在第二类型漂移区的左侧，其上表面与第二类型漂移区的上表面相连接；所述第二类型buffer区嵌入设置在第二类型N型漂移区的右侧，其上表面与第二类型漂移区的上表面相连接；所述第一类型阱区内部设置有相互独立的第一类型重掺杂区与第二类型重掺杂区；所述第二类型buffer区内部设置有第三类型重掺杂区，其上表面与第二类型漂移区的上表面相连接；所述第二类型条与第一类型条沿y方向垂直设置在第二类型漂移区中，第二类型条的左侧延伸至第一类型阱区内部且不与第二类型重掺杂区相连接，第一类型条的右侧延伸至第二类型buffer区的内部；所述源极接触电极设置在第一类型重掺杂区与第二类型重掺杂区的上方，其右端部分覆盖第二类型重掺杂区；所述栅氧化层设置在第一类型阱区的上方，其左端部分覆盖第二类型重掺杂区，且不与源极接触电极相连接；所述栅电极设置在栅氧化层的上方，所述漏极接触电极设置在第三类型重掺杂区的上方。
本发明总的技术方案，通过对超结器件结构耐压机理的研究，设计消除超结边缘电场尖峰的结构，从而避免器件由于边缘电场尖峰而导致的提前击穿，使得超结器件的击穿电压得到提高。将第二类型条的左端延伸至第一类型阱区内部且不与第二类型重掺杂区相连接，第一类型条的右端延伸至第二类型buffer区的内部，一方面使得左端第二类型条可同时被多面的第一类型杂质所耗尽，右端第一类型条同时被多面的第二类型杂质所耗尽，使得超级边缘的电场尖峰被削弱，避免器件提前击穿，从而进一步提高超结器件的击穿电压，另一方面，第二类型条左侧延伸至第一类型阱区内部，器件开态时，一定程度上减小了器件的沟道电阻，增大了器件的电流能力，从而降低器件的比导通电阻。
作为优选方式，在第一类型阱区下方，衬底与第二类型漂移区交界处的左端引入第一类型埋层，其上表面部分嵌入第一类型阱区，下表面部分嵌入衬底；或者在第二类型buffer区与第一类型阱区之间，衬底与第二类型漂移区之间引入第二类型bury层，其上表面部分嵌入第二类型漂移区，下表面部分嵌入衬底。
作为优选方式，所述设置在第二类型漂移区中的第二类型条与第一类型条，设置在第二类型漂移区体内，其上表面不与第二类型漂移区的上表面相连接，下表面不与第二类型漂移区的下表面相连接。
作为优选方式，所述的第二类型条与第一类型条，沿y方向交替重复设置在第二类型漂移区中，形成第二类型-第一类型-第二类型-第一类型……结构。
作为优选方式，所述的第二类型条与第一类型条，两者左侧延伸至第一类型阱区内部且不与第二类型重掺杂区相连接，右侧延伸至第二类型buffer区的内部，且第一类型条在Z方向上形成断续结构。
作为优选方式，所述设置在第二类型漂移区中的第二类型条与第一类型条在y方向的宽度不相等。
作为优选方式，所述设置在第二类型漂移区中的第二类型条与第一类型条的垂直位置相交换，且第一类型条的左端不与第一类型阱区的右界面相连接。
作为优选方式，所述第一类型条与第二类型条之间存在薄场氧层，所述薄场氧层设置在第二类型漂移区的上表面，第一类型条的下表面与薄场氧层的上表面相连接。
作为优选方式，所述栅电极和栅氧化层设置在第一类型阱区的内部，形成Z方向整体槽栅结构、或者Z方向断续型槽栅结构、或者兼具平面栅结构与槽栅结构。
作为优选方式，当第一类型为P、第二类型和第三类型为N时，所述器件为NLDMOS；当第一类型为N、第二类型和第三类型为P时，所述器件为PLDMOS；当第一类型为P、第二类型为N、第三类型为P时，所述器件为IGBT。
作为优选方式，在衬底和第二类型漂移区之间设有埋氧层时，所述器件为SOI器件。
本发明的有益效果为，将第二类型条的左端延伸至第一类型阱区内部且不与第二类型重掺杂区相连接，第一类型条的右端延伸至第二类型buffer区的内部，一方面使得左端第二类型条可同时被多面的第一类型杂质所耗尽，右端第一类型条同时被多面的第二类型杂质所耗尽，使得超结边缘的电场尖峰被削弱，避免器件提前击穿，从而进一步提高超结器件的击穿电压，另一方面，第二类型条左侧延伸至第一类型阱区内部，器件开态时，一定程度上减小了器件的沟道电阻，增大了器件的电流能力，从而降低器件的比导通电阻。
附图说明
图1是本发明实施例1的一种消除高电场的器件结构示意图；
图2是本发明实施例2的一种消除高电场的器件结构示意图；
图3是本发明实施例3的一种消除高电场的器件结构示意图；
图4是本发明实施例4的一种消除高电场的器件结构示意图；
图5是本发明实施例5的一种消除高电场的器件结构示意图；
图6是本发明实施例6的一种消除高电场的器件结构示意图；
图7是本发明实施例7的一种消除高电场的器件结构示意图；
图8是本发明实施例8的一种消除高电场的器件结构示意图；
图9是本发明实施例9的一种消除高电场的器件结构示意图；
图10是本发明实施例10的一种消除高电场的器件结构示意图；
图11是本发明实施例11的一种消除高电场的器件结构示意图。
其中，1为衬底，2为埋氧层，3为第一类型埋层，4为第二类型bury层，5为源极接触电极，6为漏极接触电极，7为栅电极，8为栅氧化层，9为第二类型漂移区，10为薄场氧层，12为第二类型条，14为第一类型条，22为第二类型buffer区，24为第一类型阱区，32为第二类型重掺杂区，34为第一类型重掺杂区，42为第三类型重掺杂区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图1所示，一种消除高电场的器件，其特征在于：其元胞结构包括衬底1、源极接触电极5、漏极接触电极6、栅电极7、栅氧化层8、第二类型漂移区9、第二类型条12、第一类型条14、第二类型buffer区22、第一类型阱区24、第二类型重掺杂区32、第一类型重掺杂区34、第三类型重掺杂区42；所述第二类型漂移区9设置在衬底1的上表面；所述第一类型阱区24嵌入设置在第二类型漂移区9的左侧，其上表面与第二类型漂移区9的上表面相连接；所述第二类型buffer区22嵌入设置在第二类型N型漂移区9的右侧，其上表面与第二类型漂移区9的上表面相连接；所述第一类型阱区24内部设置有相互独立的第一类型重掺杂区34与第二类型重掺杂区32；所述第二类型buffer区22内部设置有第三类型重掺杂区42，其上表面与第二类型漂移区9的上表面相连接；所述第二类型条12与第一类型条14沿y方向垂直设置在第二类型漂移区9中，第二类型条12的左侧延伸至第一类型阱区24内部且不与第二类型重掺杂区32相连接，第一类型条14的右侧延伸至第二类型buffer区22的内部；所述源极接触电极5设置在第一类型重掺杂区34与第二类型重掺杂区32的上方，其右端部分覆盖第二类型重掺杂区32；所述栅氧化层8设置在第一类型阱区24的上方，其左端部分覆盖第二类型重掺杂区32，且不与源极接触电极5相连接；所述栅电极7设置在栅氧化层8的上方，所述漏极接触电极6设置在第三类型重掺杂区42的上方。
实施例2
如图2所示，本实施例和实施例1基本相同，区别在于：在第一类型阱区24下方，衬底1与第二类型漂移区9交界处的左端引入第一类型埋层3，其上表面部分嵌入第一类型阱区24，下表面部分嵌入衬底1；以此防止第一类型阱区24与衬底1相连通，从而使得器件的稳定性更好。
实施例3
如图3所示，本实施例和实施例1基本相同，区别在于：第二类型条12与第一类型条14设置在第二类型漂移区9体内，其上表面不与第二类型漂移区9的上表面相连接，下表面不与第二类型漂移区9的下表面相连接。
实施例4
如图4所示，本实施例和实施例1基本相同，区别在于：第二类型条12与第一类型条14沿y方向交替重复设置在第二类型漂移区9中，形成第二类型-第一类型-第二类型-第一类型-……的结构。
实施例5
如图5所示，本实施例和实施例4基本相同，区别在于：所述的第二类型条12与第一类型条14，两者左侧延伸至第一类型阱区24内部且不与第二类型重掺杂区32相连接，右侧延伸至第二类型buffer区22的内部，且第一类型条14在Z方向上形成断续结构。
实施例6
如图6所示，本实施例和实施例1基本相同，区别在于：所述设置在第二类型漂移区9中的第二类型条12与第一类型条14在y方向的宽度不相等。
实施例7
如图7所示，本实施例和实施例1基本相同，区别在于：所述设置在第二类型漂移区9中的第二类型条12与第一类型条14的垂直位置相交换，且第一类型条14的左端不与第一类型阱区24的右界面相连接。
实施例8
如图8所示，本实施例和实施例1基本相同，区别在于：在第二类型buffer区22与第一类型阱区24之间，衬底1与第二类型漂移区9之间引入第二类型bury层4，其上表面部分嵌入第二类型漂移区9，下表面部分嵌入衬底1。
实施例9
如图9所示，本实施例和实施例1基本相同，区别在于：第一类型条14与第二类型条12之间存在薄场氧层10，所述薄场氧层10设置在第二类型漂移区9的上表面，第一类型条14的下表面与薄场氧层10的上表面相连接。
实施例10
如图10所示，本实施例和实施例5基本相同，区别在于：所述栅电极7和栅氧化层8设置在第一类型阱区24的内部，形成Z方向整体槽栅结构。其中，栅氧化层8左侧不与第二类型重掺杂区32的右端相接触，栅氧化层8的右侧不与第一类型阱区24的右界面相连接，第一类型条14沿Z方向为整体结构或者为断续型结构。
实施例11
如图11所示，本实施例与实施例10基本相同，区别在于：所述栅电极7和栅氧化层8设置在第一类型阱区24的内部，形成Z方向断续型槽栅结构。
实施例12
上述实施例中，当第一类型为P、第二类型和第三类型为N时，所述器件为NLDMOS；当第一类型为N、第二类型和第三类型为P时，所述器件为PLDMOS；当第一类型为P、第二类型为N、第三类型为P时，所述器件为IGBT。
实施例13
除了上述实施例2和实施例8的各实施例中，在衬底1和第二类型漂移区9之间设有埋氧层2时，所述器件为SOI器件。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种消除高电场的器件，其特征在于：其元胞结构包括衬底(1)、源极接触电极(5)、漏极接触电极(6)、栅电极(7)、栅氧化层(8)、第二类型漂移区(9)、第二类型条(12)、第一类型条(14)、第二类型buffer区(22)、第一类型阱区(24)、第二类型重掺杂区(32)、第一类型重掺杂区(34)、第三类型重掺杂区(42)；所述三个类型重掺杂区两两相互独立，分别为N型或P型；所述第二类型漂移区(9)设置在衬底(1)的上表面；所述第一类型阱区(24)嵌入设置在第二类型漂移区(9)的左侧，其上表面与第二类型漂移区(9)的上表面相连接；所述第二类型buffer区(22)嵌入设置在第二类型N型漂移区(9)的右侧，其上表面与第二类型漂移区(9)的上表面相连接；所述第一类型阱区(24)内部设置有相互独立的第一类型重掺杂区(34)与第二类型重掺杂区(32)；所述第二类型buffer区(22)内部设置有第三类型重掺杂区(42)，第二类型buffer区(22)的上表面与第二类型漂移区(9)的上表面相连接；所述第二类型条(12)与第一类型条(14)沿y方向即垂直于硅平面向下的方向垂直设置在第二类型漂移区(9)中，第二类型条(12)的左侧延伸至第一类型阱区(24)内部且不与第二类型重掺杂区(32)相连接，第一类型条(14)的右侧延伸至第二类型buffer区(22)的内部；所述源极接触电极(5)设置在第一类型重掺杂区(34)与第二类型重掺杂区(32)的上方，源极接触电极(5)右端部分覆盖第二类型重掺杂区(32)；所述栅氧化层(8)设置在第一类型阱区(24)的上方，栅氧化层(8)左端部分覆盖第二类型重掺杂区(32)，且不与源极接触电极(5)相连接；所述栅电极(7)设置在栅氧化层(8)的上方，所述漏极接触电极(6)设置在第三类型重掺杂区(42)的上方。
2.根据权利要求1所述的一种消除高电场的器件，其特征在于：在第一类型阱区(24)下方，衬底(1)与第二类型漂移区(9)交界处的左端引入第一类型埋层(3)，第一类型埋层(3)上表面部分嵌入第一类型阱区(24)，下表面部分嵌入衬底(1)；或者在第二类型buffer区(22)与第一类型阱区(24)之间，衬底(1)与第二类型漂移区(9)之间引入第二类型bury层(4)，第二类型bury层(4)上表面部分嵌入第二类型漂移区(9)，下表面部分嵌入衬底(1)。
3.根据权利要求1所述的一种消除高电场的器件，其特征在于：所述设置在第二类型漂移区(9)中的第二类型条(12)与第一类型条(14)，设置在第二类型漂移区(9)体内，第二类型条(12)上表面不与第二类型漂移区(9)的上表面相连接，第一类型条(14)下表面不与第二类型漂移区(9)的下表面相连接。
4.根据权利要求1所述的一种消除高电场的器件，其特征在于：所述的第二类型条(12)与第一类型条(14)，沿y方向即垂直于硅平面向下的方向交替重复设置在第二类型漂移区(9)中，形成第二类型-第一类型-第二类型-第一类型-……结构。
5.根据权利要求1所述的一种消除高电场的器件，其特征在于：所述的第二类型条(12)与第一类型条(14)，两者左侧延伸至第一类型阱区(24)内部且不与第二类型重掺杂区(32)相连接，右侧延伸至第二类型buffer区(22)的内部，且第一类型条(14)在z方向即器件宽度方向上形成断续结构。
6.根据权利要求1所述的一种消除高电场的器件，其特征在于：所述设置在第二类型漂移区(9)中的第二类型条(12)与第一类型条(14)在y方向的宽度不相等。
7.根据权利要求1所述的一种消除高电场的器件，其特征在于：所述设置在第二类型漂移区(9)中的第二类型条(12)与第一类型条(14)的垂直位置相交换，且第一类型条(14)的左端不与第一类型阱区(24)的右界面相连接。
8.根据权利要求1所述的一种消除高电场的器件，其特征在于：所述第一类型条(14)与第二类型条(12)之间存在薄场氧层(10)，所述薄场氧层(10)设置在第二类型漂移区(9)的上表面，第一类型条(14)的下表面与薄场氧层(10)的上表面相连接。
9.根据权利要求1所述的一种消除高电场的器件，其特征在于：所述栅电极(7)和栅氧化层(8)设置在第一类型阱区(24)的内部，形成z方向即器件宽度方向整体槽栅结构、或者z方向即器件宽度方向断续型槽栅结构、或者兼具平面栅结构与槽栅结构。
10.根据权利要求1或权利要求3-9任意一项所述的一种消除高电场的器件，其特征在于：当第一类型为P、第二类型和第三类型为N时，所述器件为NLDMOS；当第一类型为N、第二类型和第三类型为P时，所述器件为PLDMOS；当第一类型为P、第二类型为N、第三类型为P时，所述器件为IGBT。
11.根据权利要求2所述的一种消除高电场的器件，其特征在于：当第一类型为P、第二类型和第三类型为N时，所述器件为NLDMOS；当第一类型为N、第二类型和第三类型为P时，所述器件为PLDMOS；当第一类型为P、第二类型为N、第三类型为P时，所述器件为IGBT。
12.根据权利要求10所述的一种消除高电场的器件，其特征在于：在衬底(1)和第二类型漂移区(9)之间设有埋氧层(2)时，所述器件为SOI器件。
CN201710642100.8A 2017-07-31 2017-07-31 一种消除高电场的器件 Expired - Fee Related CN107359194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710642100.8A CN107359194B (zh) 2017-07-31 2017-07-31 一种消除高电场的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710642100.8A CN107359194B (zh) 2017-07-31 2017-07-31 一种消除高电场的器件

Publications (2)

Publication Number Publication Date
CN107359194A CN107359194A (zh) 2017-11-17
CN107359194B true CN107359194B (zh) 2020-03-31

Family

ID=60286120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710642100.8A Expired - Fee Related CN107359194B (zh) 2017-07-31 2017-07-31 一种消除高电场的器件

Country Status (1)

Country Link
CN (1) CN107359194B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969043A (zh) * 2020-08-28 2020-11-20 电子科技大学 高压三维耗尽超结ldmos器件及其制造方法
CN114695516B (zh) * 2022-03-02 2023-04-25 电子科技大学 一种半导体耐压层结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100474625C (zh) * 2002-03-27 2009-04-01 株式会社东芝 场效应晶体管及其应用器件
CN100539186C (zh) * 2005-09-22 2009-09-09 三菱电机株式会社 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)
US7355224B2 (en) * 2006-06-16 2008-04-08 Fairchild Semiconductor Corporation High voltage LDMOS
US8674403B2 (en) * 2009-04-30 2014-03-18 Maxpower Semiconductor, Inc. Lateral devices containing permanent charge
US9397211B2 (en) * 2013-12-19 2016-07-19 Texas Instruments Incorporated Lateral MOSFET with buried drain extension layer
US9269808B2 (en) * 2014-02-21 2016-02-23 Vanguard International Semiconductor Corporation Method and apparatus for power device with depletion structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100474625C (zh) * 2002-03-27 2009-04-01 株式会社东芝 场效应晶体管及其应用器件
CN100539186C (zh) * 2005-09-22 2009-09-09 三菱电机株式会社 半导体器件

Also Published As

Publication number Publication date
CN107359194A (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
JP6621749B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
CN102468337B (zh) 半导体器件
US8441046B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
US7923804B2 (en) Edge termination with improved breakdown voltage
CN104201206B (zh) 一种横向soi功率ldmos器件
CN103165678B (zh) 一种超结ldmos器件
US20140367771A1 (en) High voltage semiconductor devices and methods of making the devices
US10686062B2 (en) Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
CN106816468B (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管
US9818743B2 (en) Power semiconductor device with contiguous gate trenches and offset source trenches
WO2014000340A1 (zh) 槽栅半导体功率器件
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
US7253459B2 (en) Semiconductor devices and methods of manufacture thereof
CN107564965B (zh) 一种横向双扩散mos器件
CN115148791B (zh) 一种超结mosfet
CN107275388B (zh) 一种横向高压器件
US20220384578A1 (en) Semiconductor device
CN107359194B (zh) 一种消除高电场的器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN107359195B (zh) 一种高耐压横向超结器件
US9312331B2 (en) Semiconductor device
US11189698B2 (en) Semiconductor power device
CN113659008A (zh) 具有电场钳位层的匀场器件及其制造方法和应用
CN108336131B (zh) 垂直双扩散金属-氧化物半导体晶体管及其制作方法
CN109994549B (zh) 半导体功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200331

CF01 Termination of patent right due to non-payment of annual fee