一种超结LDMOS器件
技术领域
本发明属于功率半导体器件技术领域,具体涉及一种高压超结功率半导体器件。
背景技术
随着信息技术的迅速发展,功率MOSFET器件以其开关速度快、无二次击穿、负温度系数以及热稳定性良好等优点得到广泛的应用。在功率MOS器件设计中,击穿电压BV(Breakdown Voltage)与比导通电阻Ron,sp的关系却受到“硅极限”的限制,为了解决这一矛盾,一种称为Super Junction(或称Multi-RESURF或3D RESURF)的结构打破了传统功率MOS器件理论极限,在保持功率MOS所有优点的同时,又有着较低的导通损耗。
横向双扩散金属氧化物半导体(LDMOS,Lateral Double-diffused MOSFET)技术是高压集成电路HVIC(High Voltage Integrated Circuit)和功率集成电路PIC(Power Integrated Circuit)的关键技术。其主要特征在于沟道区和漏区之间加入一段相对较长的轻掺杂漂移区,该漂移区掺杂类型与漏端一致,通过加入漂移区,可以起到分担击穿电压的作用。
所谓超结LDMOS,是一种改进型LDMOS,即传统LDMOS的低掺杂N型漂移区被一组交替排布的N型柱区和P型柱区所取代。理论上,由于P/N柱区之间的电荷补偿(相互耗尽),对纵向来说,耐压层就可近似地认为是一个本征型,所以超结LDMOS可以获得很高的击穿电压,而高掺杂的N型柱区则可以获得很低的导通电阻,因此超结器件可以在击穿电压和导通电阻之间取得一个很好的平衡。横向的超结由于受到纵向电场的影响,使超结中对称的P/N柱区不能相互完全耗尽,其本质在于P/N柱区之间的电荷平衡被打破。
为了解决横向超结器件由于衬底辅助耗尽效应带来的P/N柱区电荷失衡的问题,可以在漂移区下方的区域引入一层缓冲层,如图1,以补偿P/N柱区之间的电荷差值,达到P/N柱区之间完全耗尽的目的。
然而该结构并不能完全改善器件体内的电场分布问题,仍然存在器件耐压与导通电阻之间矛盾的问题。鉴于此,本发明提出一种高压超结功率半导体器件,通过在衬底中引人N+岛及在衬底和缓冲区之间引入P型电场屏蔽埋层的方式,改变体内电场分布,提高漂移区掺杂浓度,进而提高器件耐压和降低比导通电阻,减小器件面积,降低成本。
发明内容
本发明提供一种超结LDMOS器件,旨在提高器件击穿电压的同时降低器件的比导通电阻。
为了解决上述技术问题,本发明采用如下技术方案:
一种超结LDMOS器件,如图2所示,包括P型衬底1、N型缓冲区4、P型条5、N型条6、P型体区7、P型重掺杂体接触区8、N型重掺杂源区9、金属源电极10、多晶硅栅电极11、栅氧化层12、金属漏电极13、N型重掺杂漏区14;所述P型条5和N型条6平行于器件横向方向,形成超结结构的漂移区;所述N型缓冲区4位于超结结构的漂移区和P型衬底1之间;所述N型重掺杂漏区14位于超结结构漂移区的一端,与所述P型条5和N型条6分别相接触,而表面与金属漏电极13相接触;所述P型体区7位于超结结构漂移区的另一端,与P型条5、N型条6和N型缓冲区4均相接触,其内部具有相互独立的P型重掺杂体接触区8和N型重掺杂源区9;所述P型重掺杂体接触区8和N型重掺杂源区9表面与金属源电极10相接触;所述栅氧化层12位于N型重掺杂源区9与超结结构漂移区之间的P型体区7的表面;所述多晶硅栅电极位于栅氧化层12表面。所述P型衬底1中还嵌入了若干均匀分布的N+岛2;所述P型体区7和靠近源端的N型缓冲区4与衬底1之间还具有一层P型电场屏蔽埋层3。
本发明提供的超结LDMOS器件,是在常规超结LDMOS器件的P型衬底中嵌入均匀分布的N+岛,并在有源区(P型体区7和靠近源端的N型缓冲区4)和衬底之间引入一层P型电场屏蔽埋层。当器件漏端加正压时,部分耗尽的N+岛能在衬底里引入新的电场峰值,即增强体内电场,同时电离后的施主杂质能补偿超结区域的非平衡电荷,进而可以缓解衬底辅助耗尽效应对超结LDMOS漂移区电荷平衡的影响,提高器件的纵向耐压;在有源区和衬底之间引入的P型电场屏蔽埋层,可屏蔽由源端附近衬底中的N+岛产生的高电场,降低源区附近的电场峰值,并且与其上的N型缓冲层形成超结,加上缓冲层上的超结,形成多重超结结构,使体内电场分布更加均匀,有效改善体内的电场分布,提高器件的击穿电压,并同时通过提高漂移区的掺杂浓度来降低器件的比导通电阻。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是传统超结LDMOS器件结构图。
图2是本发明提供的超结LDMOS器件结构图。
图3是本发明提供的超结LDMOS器件结构图(其中N+岛在z方向连续掺杂形成条状结构)。
图4是本发明提供的超结LDMOS器件和传统超结LDMOS器件击穿时,器件体内的电势分布图,其中,(a)是本发明提供的超结LDMOS器件击穿时的电势分布图,(b)是传统超结LDMOS器件击穿时电势分布图。
图5是本发明提供的超结LDMOS器件击穿时,器件内N型缓冲层中线位置的横向电场对比图。
图6本发明提供的超结LDMOS器件击穿时,衬底中N+岛下界面位置的横向电场对比图。
图7是本发明提供的超结LDMOS器件和传统超结LDMOS器件击穿时,漏区下方的纵向电场对比图(以漏区下表面为纵向零点)。
具体实施方式
本发明通过在衬底1中引入重掺杂的N+岛2,在衬底和有源区之间引入P型电场屏蔽层3,优化器件的比导通电阻和击穿电压。
图2所示为本发明一种超结LDMOS器件,包括P型衬底1、N型缓冲区4、P型条5、N型条6、P型体区7、P型重掺杂体接触区8、N型重掺杂源区9、金属源电极10、多晶硅栅电极11、栅氧化层12、金属漏电极13、N型重掺杂漏区14;所述P型条5和N型条6平行于器件横向方向,形成超结结构的漂移区;所述N型缓冲区4位于超结结构的漂移区和P型衬底1之间;所述N型重掺杂漏区14位于超结结构漂移区的一端,与所述P型条5和N型条6分别相接触,而表面与金属漏电极13相接触;所述P型体区7位于超结结构漂移区的另一端,与P型条5、N型条6和N型缓冲区4均相接触,其内部具有相互独立的P型重掺杂体接触区8和N型重掺杂源区9;所述P型重掺杂体接触区8和N型重掺杂源区9表面与金属源电极10相接触;所述栅氧化层12位于N型重掺杂源区9与超结结构漂移区之间的P型体区7的表面;所述多晶硅栅电极位于栅氧化层12表面。所述P型衬底1中还嵌入了若干均匀分布的N+岛2;所述P型体区7和靠近源端的N型缓冲区4与衬底1之间还具有一层P型电场屏蔽埋层3。
上述技术方案提供的超结LDMOS器件,特点在于:在衬底中嵌入的N+岛,当漏端加正压时,部分耗尽的N+岛能在衬底里引入新的电场峰值,即增强体内电场,同时电离后的施主杂质能补偿超结区域的非平衡电荷,进而可以缓解衬底辅助耗尽效应对超结LDMOS漂移区电荷平衡的影响,提高器件的纵向耐压;在有源区(P型体区7和靠近源端的N型缓冲区4)和衬底之间引入P型电场屏蔽埋层,可屏蔽由源端附近衬底中重掺杂的N+岛产生的高电场,降低源区附近的电场峰值,并且与其上的N型缓冲层形成超结,加上缓冲层上的超结,形成多重超结结构,使体内电场分布更加均匀,有效改善体内的电场分布,提高器件的击穿电压,并同时通过提高漂移区的掺杂浓度来降低器件的比导通电阻。
图3所示为本发明提供的超结LDMOS器件的另一种结构示意图,其中N+岛在z方向(即器件宽度方向)采用连续掺杂形成条状结构。
图4所示为本发明提供的超结LDMOS器件(a)和传统超结LDMOS器件(b)击穿时,器件体内的电势分布图。图4(a)为本发明提供的超结LDMOS器件击穿时器件体内的电势分布图,由于在P型衬底1中嵌入均匀分布的N+岛2,增强了体内电场,使得P型衬底1可接受更高的电压。结合N+岛2及P型电场屏蔽埋层3的作用,经过参数优化使得该器件的击穿电压能达到642V,而传统结构仅为392V。其中所测优化结构参数为漂移区长度45μm,N型条6和P型条5宽度和厚度均为1μm,N型缓冲层4厚度为4μm,P型电场屏蔽埋层3长度为40μm;P型衬底1中的N+岛2的高和宽度均为0.5μm,两个N+岛之间的空隙宽度为1.5μm;N型条6和P型条5的掺杂浓度均为4e16cm-3,P型衬底1掺杂浓度为1.5e14cm-3,P型电场屏蔽埋层3掺杂浓度为3e16cm-3,P型衬底1中嵌入的N+岛2掺杂浓度大于1e17cm-3,N型缓冲层4掺杂浓度为4e15cm-3。
图5所示为本发明提供的超结LDMOS器件和传统超结LDMOS器件击穿时,器件内N型缓冲层4中线位置的横向电场对比图。如图5所式,在P型衬底1中加入的N+岛2后,体内电场有明显的增强。而加入P型电场屏蔽埋层3后,来自于该埋层的电离施主将会屏蔽掉由N+岛产生的在源区和N+岛之间的过高电场区,进而达到进一步优化体内电场的目的。
图6所示为本发明提供的超结LDMOS器件和传统超结LDMOS器件击穿时,P型衬底1中嵌入的N+岛2下界面位置的横向电场对比图。同样可以看出在P型衬底1中嵌入N+岛2后,体内电场有明显的增强,产生多个电场波峰,提高了器件的纵向耐压。
图7所示为本发明提供的超结LDMOS器件和传统超结LDMOS器件击穿时,漏区下方的纵向电场对比图(以漏区下表面为纵向零点)。可以看出在P型衬底1中嵌入的N+岛2后,P型衬底1中的电场有明显加强,并且P型衬底1中的电场区域更大,提高了器件的纵向耐压。
综上所述,本发明提供的超结LDMOS器件,由于在P型衬底1中嵌入均匀分布的N+岛2,既能通过增强体内电场来提高器件的纵向耐压,又可以产生额外的电荷来消除衬底辅助耗尽效应,从而提高器件的击穿电压;在有源区(P型体区7和靠近源端的N型缓冲区4)和衬底之间引入P型电场屏蔽埋层3,可屏蔽由源端附近P型衬底1中的N+岛2产生的高电场,降低源区附近的电场峰值,并且与其上的N型缓冲层形成超结,加上缓冲层上的超结,形成多重超结结构,使体内电场分布更加均匀,有效改善体内的电场分布,提高器件的击穿电压,并同时通过提高漂移区的掺杂浓度来降低器件的比导通电阻,最终达到有效减小器件面积、降低器件成本的目的。