CN111312804B - 一种横向高压功率半导体器件 - Google Patents
一种横向高压功率半导体器件 Download PDFInfo
- Publication number
- CN111312804B CN111312804B CN202010130788.3A CN202010130788A CN111312804B CN 111312804 B CN111312804 B CN 111312804B CN 202010130788 A CN202010130788 A CN 202010130788A CN 111312804 B CN111312804 B CN 111312804B
- Authority
- CN
- China
- Prior art keywords
- type
- doped region
- region
- semiconductor device
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 238000009825 accumulation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种横向高压功率半导体器件，包括：P型衬底、P型外延层；P型外延层包括第一P型掺杂区、N型漂移区、P型阱区、栅氧化层、多晶硅栅极、侧墙；P型阱区包括第一N型重掺杂区、第一P型重掺杂区；N型漂移区包括第一N型掺杂区、第二N型掺杂区、第二N型重掺杂区；金属阴极覆盖在第一N型重掺杂区和第一P型重掺杂区表面，金属阳极覆盖在第二N型重掺杂区表面。本发明充分利用电荷平衡原理，引入第一P型掺杂区填补N型漂移区的无电流区，改善电流导通路径，增加了受主电荷量，减少了第一N型掺杂区的面积，由此提高了第一N型掺杂区的掺杂浓度，在保持击穿电压不变的前提下降低器件的比导通电阻。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种横向高压功率半导体器件。
背景技术
横向双扩散金属-氧化物-半导体场效应晶体管(Lateral Double-diffusedMetal-Oxide-Semiconductor Field Effect Transistor，LDMOSFET)作为功率集成电路(Power Integrated Circuit，PIC)中的核心器件，具有易集成、驱动功率小、负温度系数等优点，多年来一直朝着高击穿电压(Breakdown Voltage，BV)和低比导通电阻(SpecificOn-Resistance，Ron,sp)的方向发展。较高的击穿电压需要器件具有较长的漂移区长度和较低的漂移区掺杂浓度，这导致器件具有较高的导通电阻。采用RESURF(降低表面电场)技术能够改善击穿电压和导通电阻之间的制约关系，可同时实现低导通电阻和高击穿电压，因此在各个场合取得应用。
RESURF分为single-RESURF、double-RESURF、triple-RESURF。基本的single-RESURF由低掺杂的P型衬底(或P型外延层)和低掺杂的N型外延层组成，低掺杂的N型外延层分别与P型阱区和P型衬底(或P型外延层)形成一个横向的冶金结和一个纵向的冶金结，由于横向结两端有着更高的掺杂浓度，因此击穿电压比纵向结更低，其原理为利用横向结和纵向结的相互作用，使N型外延层在横向结达到临界雪崩击穿电场前完全耗尽，通过合理优化器件参数使得器件的击穿发生在纵向结，从而起到降低表面电场的作用。电荷平衡是RESURF结构能够获得高耐压的前提。
LDMOS正向工作时，漂移区与栅重叠区域的表面会形成电子累积层(P沟道则为空穴累积层)，电子流从源区经过沟道进入电子累积层，从电子累积层逐渐扩展至整个漂移区(N型外延层)。在扩展的过程中，电子累积层下方不会有电子流流经，如图1(b)所示的无电流区19。无电流区的存在意味着电子流未充分流经整个漂移区，器件阻断时无电流区的耗尽又会消耗P型衬底或P型外延层中用于与漂移区中电子流流经区域进行电荷平衡的受主电荷，不利于器件比导通电阻的降低。如果能找到有效的方法，充分利用电荷平衡消除无电流区，并保持击穿电压不变，将有效降低器件的比导通电阻。
发明内容
本发明要解决的问题是：LDMOS器件工作时，N型漂移区与栅重叠区域下方存在一个近似梯形的无电流区，该区域不会有电流流过，该区域未被充分利用。为解决该问题，将无电流区的N型掺杂替换成P型掺杂，形成P型掺杂区，N型漂移区面积因此减小。新形成的P型掺杂区提供了新的受主电荷。根据电荷平衡原理，N型漂移区获得更高的掺杂浓度，器件的比导通电阻因此降低，同时耐保持压基本不变。
为实现上述目的，本发明的技术方案如下：
一种横向高压功率半导体器件,包括：P型衬底1、位于P型衬底1上方的P型外延层2、位于P型外延层2内部右侧的N型漂移区3、位于P型外延层2内部左侧的P型阱区4、位于P型阱区4内部左侧的第一P型重掺杂区6、位于P型阱区4内部右侧的第一N型重掺杂区5、位于P型外延层2内部中部的第一P型掺杂区7、位于N型漂移区3内部左侧的第一N型掺杂区8、位于N型漂移区3内部中部的第二N型掺杂区9、位于N型漂移区3内部右侧的第二N型重掺杂区10、位于P型阱区4上方的栅氧化层11、位于栅氧化层11上方的多晶硅栅极12、位于栅氧化层11两侧的侧墙13；第一N型重掺杂区5与第一P型重掺杂区6通过金属短接形成金属阴极14；第一N型重掺杂区5与第一P型重掺杂区6紧邻设置，第二N型重掺杂区10通过金属短接形成金属阳极15。
作为优选方式，第一P型掺杂区7的几何形状为：上下两边为直线，其两侧为曲线，且上边直线长度小于下边直线。
作为优选方式，第二N型掺杂区8位于第一P型掺杂区7上方，其包括顶部的水平段，水平段右端接一向下的圆弧段，第二N型掺杂区8的水平段延伸至栅氧化层11的下方、第一P型掺杂区7的上方。
作为优选方式，第一P型掺杂区7与第一N型掺杂区8的水平长度相等。
作为优选方式，第一P型掺杂区7从左往右划分为第一P条71到第n P条7n，其中n大于等于2。
作为优选方式，第一N型掺杂区8从左往右划分为第一N条81到第n N条8n，其中n大于等于2。
作为优选方式，第一P条71与第一N条81水平位置对应且水平长度相等、…、第n P条7n的与第n N条8n水平位置对应且水平长度相等。
作为优选方式，将第一N型掺杂区8位于栅氧化层11下方的水平段替换为积累层掺杂区17，积累层掺杂区17的掺杂类型与掺杂浓度与衬底或外延层相同。
作为优选方式，将第一N型掺杂区8位于栅氧化层11下方的水平段替换为第二P型掺杂区18，第二P型掺杂区18与第一P型掺杂区7在同一工艺步骤中形成，或进行额外的掺杂。
作为优选方式，将第二N型重掺杂区10变为第二P型重掺杂区16，所述器件由LDMOS器件变为LIGBT器件。
作为优选方式，所述器件结构中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
本发明的有益效果为：本发明通过引入第一P型掺杂区填补N型漂移区的无电流区，改善电流导通路径，增加受主电荷量，减小第一N型掺杂区的面积。为保持电荷平衡，提高第一N型掺杂区的掺杂浓度，降低器件的比导通电阻。调节第一P型掺杂区和与第一N型掺杂区的掺杂浓度以调节电场分布，以保持的击穿电压不变。
附图说明
图1(a)为传统横向高压功率半导体器件结构示意图；
图1(b)为传统横向高压功率半导体器件电流分布示意图；
图2为实施例1的结构示意图；
图3为实施例2的结构示意图；
图4为实施例3的结构示意图；
图5为实施例4的结构示意图；
图6为实施例5的结构示意图；
图7为实施例6的结构示意图；
图8为实施例7的结构示意图；
1为P型衬底，2为P型外延层，3为N型漂移区，4为P型阱区，5为第一N型重掺杂区，6为第一P型重掺杂区，7为第一P型掺杂区，71为第一P条，7n为第n P条，8为第一N型掺杂区，81为第一N条，8n为第n N条，9为第二N型掺杂区，10为第二N型重掺杂区，11为栅氧化层，12为多晶硅栅极，13为侧墙，14为金属阴极，15为金属阳极，16为第二P型重掺杂区，17为积累层掺杂区，18为第二P型掺杂区，19为无电流区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本发明通过引入第一P型掺杂区填补无电流区，改善电流导通路径，增加受主电荷量，减小第一N型掺杂区的面积。为保持电荷平衡，提高第一N型掺杂区的掺杂浓度，降低器件的比导通电阻。调节第一P型掺杂区和与第一N型掺杂区的掺杂浓度以调节电场分布，以保持的击穿电压不变。
图1(a)是传统横向高压功率半导体器件结构示意图，图1(b)是传统横向高压功率半导体器件电流分布示意图，阴影区为N型漂移区3中电流流经区域。如图可见，器件正向工作时，电流不会流过无电流区19，该区域并未对器件的电流能力做出贡献。
实施例1
如图2所示，本实施例提供一种横向高压功率半导体器件，包括：P型衬底1、位于P型衬底1上方的P型外延层2、位于P型外延层2内部右侧的N型漂移区3、位于P型外延层2内部左侧的P型阱区4、位于P型阱区4内部左侧的第一P型重掺杂区6、位于P型阱区4内部右侧的第一N型重掺杂区5、位于P型外延层2内部中部的第一P型掺杂区7、位于N型漂移区3内部左侧的第一N型掺杂区8、位于N型漂移区3内部中部的第二N型掺杂区9、位于N型漂移区3内部右侧的第二N型重掺杂区10、位于P型阱区4上方的栅氧化层11、位于栅氧化层11上方的多晶硅栅极12、位于栅氧化层11两侧的侧墙13；第一N型重掺杂区5与第一P型重掺杂区6通过金属短接形成金属阴极14；第一N型重掺杂区5与第一P型重掺杂区6紧邻设置，第二N型重掺杂区10通过金属短接形成金属阳极15。
第一P型掺杂区7的几何形状为：上下两边为直线，其两侧为曲线，且上边直线长度小于下边直线。
第二N型掺杂区8位于第一P型掺杂区7上方，其包括顶部的水平段，水平段右端接一向下的圆弧段，第二N型掺杂区8的水平段延伸至栅氧化层11的下方、第一P型掺杂区7的上方。
第一P型掺杂区7与第一N型掺杂区8的水平长度相等。
所述器件结构中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
本例的工作原理为：
器件阻断时，P型外延层2和第一P型掺杂区7共同耗尽第一N型掺杂区8。第一P型掺杂区7的掺杂浓度为NA，面积为SP，电荷量为△QP＝qNA·SP；第一N型掺杂区8的掺杂浓度为ND，面积为SN，电荷量为QN＝qND·SN。相比于传统横向高压功率半导体器件，实施例1使用第一P型掺杂区7替换了传统横向高压功率半导体器件中的无电流区19，受主电荷量增加了△QP，第一N型掺杂区8的面积SN大幅度减小。为保证电荷平衡，第一N型掺杂区8的施主电荷量增加至QN+△QP，因此提高第一N型掺杂区8的掺杂浓度，器件的比导通电阻降低。
实施例2
如图3所示，本发明和实施例1基本相同，差别在于：第一P型掺杂区7从左往右划分为第一P条71到第n P条7n，其中n大于等于2。第一N型掺杂区8从左往右划分为第一N条81到第n N条8n，其中n大于等于2。
第一P条71与第一N条81水平位置对应且水平长度相等、…、第n P条7n的与第n N条8n水平位置对应且水平长度相等。
分别调节以上各区域的掺杂浓度和宽度，保证电荷平衡，使得器件获得最小的比导通电阻。
实施例3
如图4所示，本发明和实施例1基本相同，差别在于：第一N型掺杂区8从左往右划分为第一N条81到第n N条8n，其中n大于等于2，第一P型掺杂区7则不分区。由于第一P型掺杂区的厚度从左至右逐渐减小，且第一N条81、…、第n N条8n的面积递增，因此为保证电荷平衡，第一N条81、…、第n N条8n的掺杂浓度递减。
实施例4
如图5所示，本发明和实施例1基本相同，差别在于：第一P型掺杂区7从左往右划分为第一P条71到第n P条7n，其中n大于等于2，第一N型掺杂区8则不分区。由于第一N型掺杂区的厚度从左至右逐渐增大，且第一P条71、…、第n P条7n的面积递减，因此为保证电荷平衡，第一P条71、…、第n P条7n的掺杂浓度递增。
实施例5
如图6所示，本发明和实施例1基本相同，差别在于：将第一N型掺杂区8位于栅氧化层11下方的部分替换为积累层掺杂区17。积累层掺杂区17的掺杂类型与掺杂浓度与衬底或外延层相同。
实施例6
如图7所示，本发明和实施例1基本相同，差别在于：将第一N型掺杂区8位于栅氧化层11下方的部分替换为第二P型掺杂区18。第二P型掺杂区18可以与第一P型掺杂区7在同一工艺步骤中形成，也可以进行额外的掺杂。
实施例7
如图8所示，本发明和实施例1基本相同，差别在于：将第二N型重掺杂区10变为第二P型重掺杂区16，所述器件由LDMOS器件变为LIGBT器件。
Claims (10)
1.一种横向高压功率半导体器件,其特征在于包括：P型衬底(1)、位于P型衬底(1)上方的P型外延层(2)、位于P型外延层(2)内部右侧的N型漂移区(3)、位于P型外延层(2)内部左侧的P型阱区(4)、位于P型阱区(4)内部左侧的第一P型重掺杂区(6)、位于P型阱区(4)内部右侧的第一N型重掺杂区(5)、位于P型外延层(2)内部中部的第一P型掺杂区(7)、位于N型漂移区(3)内部左侧的第一N型掺杂区(8)、位于N型漂移区(3)内部中部的第二N型掺杂区(9)、位于N型漂移区(3)内部右侧的第二N型重掺杂区(10)、位于P型阱区(4)上方的栅氧化层(11)、位于栅氧化层(11)上方的多晶硅栅极(12)、位于栅氧化层(11)两侧的侧墙(13)；第一N型重掺杂区(5)与第一P型重掺杂区(6)通过金属短接形成金属阴极(14)；第一N型重掺杂区(5)与第一P型重掺杂区(6)紧邻设置，第二N型重掺杂区(10)通过金属短接形成金属阳极(15)；
第一P型掺杂区(7)的几何形状为：上下两边为直线，其两侧为曲线，且上边直线长度小于下边直线。
2.根据权利要求1所述的一种横向高压功率半导体器件，其特征在于：第二N型掺杂区(8)位于第一P型掺杂区(7)上方，其包括顶部的水平段，水平段右端接一向下的圆弧段，第二N型掺杂区(8)的水平段延伸至栅氧化层(11)的下方、第一P型掺杂区(7)的上方。
3.根据权利要求1所述的一种横向高压功率半导体器件，其特征在于：第一P型掺杂区(7)与第一N型掺杂区(8)的水平长度相等。
4.根据权利要求1所述的一种横向高压功率半导体器件，其特征在于：第一P型掺杂区(7)从左往右划分为第一P条(71)到第n P条(7n)，其中n大于等于2。
5.根据权利要求4所述的一种横向高压功率半导体器件，其特征在于：第一N型掺杂区(8)从左往右划分为第一N条(81)到第n N条(8n)，其中n大于等于2。
6.根据权利要求5所述的一种横向高压功率半导体器件，其特征在于：第一P条(71)与第一N条(81)水平位置对应且水平长度相等、…、第n P条(7n)的与第n N条(8n)水平位置对应且水平长度相等。
7.根据权利要求2所述的一种横向高压功率半导体器件，其特征在于：将第一N型掺杂区(8)位于栅氧化层(11)下方的水平段替换为积累层掺杂区(17)，积累层掺杂区(17)的掺杂类型与掺杂浓度与衬底或外延层相同。
8.根据权利要求2所述的一种横向高压功率半导体器件，其特征在于：将第一N型掺杂区(8)位于栅氧化层(11)下方的水平段替换为第二P型掺杂区(18)，第二P型掺杂区(18)与第一P型掺杂区(7)在同一工艺步骤中形成，或进行额外的掺杂。
9.根据权利要求1至8任意一项所述的一种横向高压功率半导体器件，其特征在于：将第二N型重掺杂区(10)变为第二P型重掺杂区(16)，所述器件由LDMOS器件变为LIGBT器件。
10.根据权利要求1至8任意一项所述的一种横向高压功率半导体器件，其特征在于：所述器件结构中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时，N型掺杂变为P型掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010130788.3A CN111312804B (zh) | 2020-02-28 | 2020-02-28 | 一种横向高压功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010130788.3A CN111312804B (zh) | 2020-02-28 | 2020-02-28 | 一种横向高压功率半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111312804A CN111312804A (zh) | 2020-06-19 |
| CN111312804B true CN111312804B (zh) | 2021-09-07 |
Family
ID=71159505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010130788.3A Active CN111312804B (zh) | 2020-02-28 | 2020-02-28 | 一种横向高压功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111312804B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117790540A (zh) * | 2022-09-20 | 2024-03-29 | 苏州华太电子技术股份有限公司 | 超结ldmos器件以及制造其的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104685614B (zh) * | 2012-10-16 | 2017-11-14 | 旭化成微电子株式会社 | 场效应晶体管以及半导体装置 |
| US9893146B1 (en) * | 2016-10-04 | 2018-02-13 | Monolithic Power Systems, Inc. | Lateral DMOS and the method for forming thereof |
| CN107863379A (zh) * | 2017-10-30 | 2018-03-30 | 济南大学 | 一种带有场板辅助掺杂区的n型ldmos结构 |
| CN108767013A (zh) * | 2018-06-05 | 2018-11-06 | 电子科技大学 | 一种具有部分埋层的sj-ldmos器件 |
| SE542607C2 (en) * | 2018-06-29 | 2020-06-16 | Ascatron Ab | MOSFET in SiC with self-aligned lateral MOS channel |
-
2020
- 2020-02-28 CN CN202010130788.3A patent/CN111312804B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111312804A (zh) | 2020-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9461127B2 (en) | Vertical power MOSFET having planar channel and its method of fabrication | |
| US7265415B2 (en) | MOS-gated transistor with reduced miller capacitance | |
| CN101840933B (zh) | 带表面缓冲环终端结构的超结金属氧化物场效应晶体管 | |
| CN103165678B (zh) | 一种超结ldmos器件 | |
| CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| KR100381845B1 (ko) | 트렌치-게이트형파워mosfet | |
| CN107093622B (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| US20220199766A1 (en) | SiC Devices with Shielding Structure | |
| CN111312804B (zh) | 一种横向高压功率半导体器件 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| US20230019004A1 (en) | Lateral double-diffused metal oxide semiconductor field effect transistor | |
| CN111725321A (zh) | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| CN115332338B (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN107359195B (zh) | 一种高耐压横向超结器件 | |
| CN112909081B (zh) | 一种横向功率器件 | |
| CN112909082B (zh) | 一种高压低阻功率ldmos | |
| US20220199765A1 (en) | Shielding Structure for SiC Devices | |
| CN110021655B (zh) | 一种具有阶梯n型重掺杂埋层的半超结横向双扩散金属氧化物半导体场效应管 | |
| CN111293177A (zh) | 一种功率半导体器件 | |
| CN113078206A (zh) | 一种功率半导体器件 | |
| CN219303670U (zh) | 一种4H-SiC基超结功率MOSFET | |
| US20230163167A1 (en) | Semiconductor device including a trench gate structure | |
| Wu et al. | Improved deep trench super-junction LDMOS breakdown voltage by shielded silicon-insulator-silicon capacitor | |
| CN116632066A (zh) | 一种横向功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |