CN113078206A - 一种功率半导体器件 - Google Patents
一种功率半导体器件 Download PDFInfo
- Publication number
- CN113078206A CN113078206A CN202110342652.3A CN202110342652A CN113078206A CN 113078206 A CN113078206 A CN 113078206A CN 202110342652 A CN202110342652 A CN 202110342652A CN 113078206 A CN113078206 A CN 113078206A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- conductive type
- semiconductor device
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 230000007704 transition Effects 0.000 claims abstract description 23
- 230000001413 cellular effect Effects 0.000 claims abstract 4
- 210000000746 body region Anatomy 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000000407 epitaxy Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种功率半导体器件，包括元胞区、过渡区和终端区，所述过渡区处于器件元胞区和终端区之间，所述器件元胞区、过渡区和终端区共同设有漏极金属、位于漏极金属上方的第一导电类型衬底、位于第一导电类型衬底上方的第一导电类型缓冲层及位于第一导电类型缓冲层上方的第一导电类型外延层；从第一导电类型外延层到第一导电类型缓冲层方向为纵向，从元胞区到终端区为横向；本发明在超级结作为开关器件优化击穿电压和导通电阻的基础上，通过加入与第一导电类型纵向条形区域相连的第一导电类型横向条形区域，提高了其耐压能力，减小了终端部分的长度，还减小了开关反向恢复时间，优化了所述器件的开关特性。
Description
技术领域
本发明属于半导体技术领域，具体的说是一种功率半导体器件。
背景技术
功率MOS器件是功率处理与转换主要器件之一，具有高的输入阻抗、易驱动等优点，因此具有广泛的应用领域。理想功率MOS器件希望获得尽可能高的击穿电压VB、尽可能小的导通电阻Ron，但受限于“硅极限”关系，传统MOS器件的VB和Ron存在难以调合的关系，即很难在提高击穿电压VB的同时降低导通压降Ron，或者在降低导通压降Ron的基础上提高击穿电压VB。因此19世纪80年代，发明了超级结器件，超级结结构的引入极大的缓解了VB-Ron两者之间的矛盾关系。
超级结器件是通过采用交替的P型和N型条形区域来实现电荷补偿并作为耐压层，来得到较低的导通电阻Ron和较高的击穿电压VB，超级结器件具有良好的性能，但还能通过相应器件结构设计来优化这些性能，例如降低开关损耗、降低反向恢复时间等等。超级结器件终端结构设计对器件的耐压能力和开关特性起重要作用如何在具有优秀耐压能力和开关特性的基础上优化减小终端区大小对超级结的应用十分重要。
发明内容
本发明对于终端设计耐压优化、MOS器件开关特性优化提出了一种功率半导体器件及其终端结构。
为实现上述发明目的，本发明技术方案如下：
一种功率半导体器件，包括元胞区450、过渡区550和终端区600，所述过渡区550处于器件元胞区450和终端区600之间，所述器件元胞区450、过渡区550和终端区600共同设有漏极金属100、位于漏极金属100上方的第一导电类型衬底101、位于第一导电类型衬底101上方的第一导电类型缓冲层102及位于第一导电类型缓冲层102上方的第一导电类型外延层103；从第一导电类型外延层103到第一导电类型缓冲层102方向为纵向，从元胞区450到终端区600为横向；
在所述元胞区450中，第一导电类型外延层103内设有横向上交替分布的第一导电类型纵向条型区域104和第二导电类型纵向条型区域105，在所述第二导电类型纵向条型区域105顶部表面设有第二导电类型体区106，在所述第二导电类型体区106内设有第一导电类型源区107和第二导电类型体接触区108；所述第一导电类型源区107位于第二导电类型体接触区108的左右两侧；所述第一导电类型源区107和第二导电类型体接触区108与源极金属109相连；在所述第二导电类型体区106上方设有栅氧化层110；所述栅氧化层110上方具有栅多晶硅111；
在所述过渡区550中，所述第一导电类型外延层103设有横向上交替分布的第一导电类型纵向条形区域104和第二导电类型纵向条型区域105，在所述第一导电类型纵向条形区域104和第二导电类型纵向条型区域105顶部设有第二导电类型隔离层体区112，第二导电类型隔离层体区112与上方的第二导电类型体区延展区113相连，第二导电类型体区延展区113左侧延伸至覆盖部分第二导电类型纵向条型区域105和第一导电类型纵向条形区域104的上表面；在所述第二导电类型体区延展区113内设有第二导电类型体接触区108，所述第二导电类型体接触区108与源金属114相连，在所述第二导电类型体区延展区113上方设有场氧化层115，所述场氧化层115上方设有栅多晶硅111，所述栅多晶硅111上方设有栅金属走线116；
所述终端区600包括沿纵向与第一导电类型外延层103间隔排布的第二导电类型横向条型区域117，所述第二导电类型横向条型区域117的左侧与过渡区550右边界处的第二导电类型纵向条型区域105相连。
作为优选方式，栅金属走线116同时位于过渡区550和终端区600。
作为优选方式，第二导电类型隔离层体区112掺杂浓度与第二导电类型纵向条型区域105掺杂浓度不同。
作为优选方式，第二导电类型隔离层体区112为线性非均匀掺杂。
作为优选方式，第一导电类型横向条形区域117横向长度由上到下依此递减。
作为优选方式，在终端区600中设有第二导电类型横向条形区域117和第二导电类型纵向条形区域105；所述第二导电类型纵向条形区域105的上边界与右边界与第二导电类型横向条形区域117相连。
作为优选方式，所述第二导电类型纵向条型区域105、第二导电类型横向条型区域117、第二导电类型隔离层体区112和第二导电类型体区延展区113利用多次外延及离子注入的方法得到。
作为优选方式，所述第二导电类型横向条型区域117和第二导电类型隔离层体区112通过控制离子注入掩模版的注入窗口大小和密度实现。
作为优选方式，所述终端结构包括N型功率半导体器件及其终端结构和P型功率半导体器件及其终端结构，对于N型功率半导体器件的终端结构，所述第一导电类型为N型，所述第二导电类型为P型，对于P型半导体器件的终端结构，第一导电类型为P型，第二导电类型为N型。
本发明的有益效果为：本发明在超级结作为开关器件优化击穿电压和导通电阻的基础上，通过加入与第一导电类型纵向条形区域相连的第一导电类型横向条形区域，提高了其耐压能力，减小了终端部分的长度，还减小了开关反向恢复时间，优化了所述器件的开关特性。
附图说明
图1为本发明实施例1的一种功率半导体器件结构示意图；图2为本发明的超结功率半导体器件制造工艺中第一次生长外延后，离子注入掩模版示意图；
图3为本发明的超结功率半导体器件制造工艺中多次外延后，离子注入掩模版示意图；
图4为本发明的超结功率半导体器件制造工艺中形成第二导电类型隔离层体区，离子注入时采用的掩模版示意图。
图5为本发明实施例2的一种功率半导体器件结构示意图；
图6为本发明实施例3的一种功率半导体器件结构示意图；
图7为本发明实施例4的一种功率半导体器件结构示意图；
400为功率器件，100为漏极金属，101为第一导电类型衬底，102为第一导电类型缓冲层，103为第一导电类型外延层，104为第一导电类型纵向条型区域，105为第二导电类型纵向条型区域，106为第二导电类型体区，107为第一导电类型源区，108为第二导电类型体接触区，109为源极金属，110为栅氧化层，111为栅多晶硅，112为第二导电类型隔离层体区，113为第二导电类型体区延展区，114为源金属，115为场氧化层，116为栅金属走线，117为第二导电类型横向条型区域，118为第二导电类型埋层，119为掩模版A，120为掩模版B，450为元胞区，550为过渡区，600为终端区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1：
如图1所示，一种功率半导体器件，包括元胞区450、过渡区550和终端区600：
所述过渡区550处于器件元胞区450和终端区600之间，所述器件元胞区450、过渡区550和终端区600共同设有漏极金属100、位于漏极金属100上方的第一导电类型衬底101、位于第一导电类型衬底101上方的第一导电类型缓冲层102及位于第一导电类型缓冲层102上方的第一导电类型外延层103；从第一导电类型外延层103到第一导电类型缓冲层102方向为纵向，从元胞区450到终端区600为横向；
在所述元胞区450中，第一导电类型外延层103内设有横向上交替分布的第一导电类型纵向条型区域104和第二导电类型纵向条型区域105，在所述第二导电类型纵向条型区域105顶部表面设有第二导电类型体区106，在所述第二导电类型体区106内设有第一导电类型源区107和第二导电类型体接触区108；所述第一导电类型源区107位于第二导电类型体接触区108的左右两侧；所述第一导电类型源区107和第二导电类型体接触区108与源极金属109相连；在所述第二导电类型体区106上方设有栅氧化层110；所述栅氧化层110上方具有栅多晶硅111；
在所述过渡区550中，所述第一导电类型外延层103设有横向上交替分布的第一导电类型纵向条形区域104和第二导电类型纵向条型区域105，在所述第一导电类型纵向条形区域104和第二导电类型纵向条型区域105顶部设有第二导电类型隔离层体区112，第二导电类型隔离层体区112与上方的第二导电类型体区延展区113相连，第二导电类型体区延展区113左侧延伸至覆盖部分第二导电类型纵向条型区域105和第一导电类型纵向条形区域104的上表面；在所述第二导电类型体区延展区113内设有第二导电类型体接触区108，所述第二导电类型体接触区108与源金属114相连，在所述第二导电类型体区延展区113上方设有场氧化层115，所述场氧化层115上方设有栅多晶硅111，所述栅多晶硅111上方设有栅金属走线116；
所述终端区600包括沿纵向与第一导电类型外延层103间隔排布的第二导电类型横向条型区域117，所述第二导电类型横向条型区域117的左侧与过渡区550右边界处的第二导电类型纵向条型区域105相连。
优选的，栅金属走线116同时位于过渡区550和终端区600。
优选的，第二导电类型隔离层体区112掺杂浓度与第二导电类型纵向条型区域105掺杂浓度不同。
优选的，第二导电类型隔离层体区112为线性非均匀掺杂。
优选的，所述第二导电类型纵向条型区域105、第二导电类型横向条型区域117、第二导电类型隔离层体区112和第二导电类型体区延展区113利用多次外延及离子注入的方法得到。
优选的，所述第二导电类型横向条型区域117和第二导电类型隔离层体区112通过控制离子注入掩模版的注入窗口大小和密度实现。
所述终端结构包括N型功率半导体器件及其终端结构和P型功率半导体器件及其终端结构，对于N型功率半导体器件的终端结构，所述第一导电类型为N型，所述第二导电类型为P型，对于P型半导体器件的终端结构，第一导电类型为P型，第二导电类型为N型。
本例的工作原理为：
一般来说，超级结器件的终端结构设计对整体器件的耐压能力和开关特性十分重要。本实施例在第二导电类型纵向条型区域105的基础上，增加了与第二导电类型纵向条型区域105相连的第二导电类型横向条型区域117，通过第二导电类型横向条型区域117能够提高耐压能力，能够有效减短终端区600的长度。另一方面，当半导体器件用于开关应用时，源极金属109与漏极金属100之间会承受变化的正负偏压，当功率器件400在第二导电类型体区延展区113和第一导电类型纵向条型区域104之间的PN结加以正向偏置电压时，第二导电类型体区延展区113会向第一导电类型纵向条型区域104注入空穴，漏极金属100会向第一导电类型纵向条型区域104注入电子；当半导体器件400在第二导电类型体区延展区113与第一导电类型纵向条型区域104之间的PN结加以反向偏置电压时，在第一导电类型纵向条型区域104中的电子和空穴会从两边电极流出，电子会从漏极金属100流出，空穴会从第一导电类型纵向条型区域104经过第二导电类型纵向条形区域105，和第二导电类型横向条型区域117到达第二导电类型隔离层体区112和第二导电类型体区延展区113，最后通过源极金属109和源金属114泄放出去，但是在泄放过程中会在第二导电类型隔离层体区112和第二导电类型体区延展区113附近形成高的空穴浓度，和较大空穴电流，因此与第二导电类型纵向条型区域105相连的第二导电类型横向条型区域117可以减小空穴电流流过途径的阻值，能使空穴更快的泄放出去，以此减小开关损耗，优化开关性能。
本实施例中，第二导电类型隔离层体区112从过渡区550延伸向终端区600。
优选的，第二导电类型体区延展区113从元胞区450右边界延伸向过渡区550。
如图2所示，通过一次外延和离子注入工艺后，利用不同的离子注入掩模版注入窗口大小，离子注入后得到如图2所示的第二导电类型埋层118。如图3所示，再生长外延层，使用相同掩模版A进行离子注入，重复该过程。如图4所示，生长外延层，在离子注入时采用如图4所示的掩模版B，相对掩模版A,掩模版B的注入窗口更小，密度更大。在完成外延和离子注入步骤之后，将进行高温推结处理，处理完之后得到如图1所示的器件结构。
所述结构的其他工艺步骤，与常规超结功率MOSFET器件的工艺步骤相同。
实施例2:
如图5所示，本实施例和实施例1的区别在于：终端区600第二导电类型横向条型区域117的数量不同，其余结构均与实施例1相同。根据不同的耐压需求可以增加或减少：终端区600中第二导电类型横向条型区域117的条数，实施例1中第二导电类型横向条型区域117的数量为5条，本实施例中第二导电类型横向条型区域117的数量为2条。
实施例3：
如图6所示，本实施例和实施例1的区别在于：终端区600中加入第一类导电类型纵向条形区域105，所述第二导电类型纵向条形区域105的上边界与右边界与第二导电类型横向条形区域117相连，其余结构均与实施例1相同。本实施例对终端区能力进一步优化，通过在终端处引入第二类导电类型纵向条形区域105与第二导电类型横向条形区域117，进一步增加开关过程中，空穴电流的泄放通路，提高器件的开关性能，减少开关损耗。
实施例4：
如图7所示，本实施例和实施例1的区别在于：终端区600第二导电类型横向条形区域117的长度由上到下依此递减，总体上呈现一个梯形结构。通过耐压原理，终端区600中第二导电类型横向条形区域117长度可以减小，整体优化终端区的电场分布，提升器件的耐压性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种功率半导体器件，包括元胞区(450)、过渡区(550)和终端区(600)，其特征在于：
所述过渡区(550)处于器件元胞区(450)和终端区(600)之间，所述器件元胞区(450)、过渡区(550)和终端区(600)共同设有漏极金属(100)、位于漏极金属(100)上方的第一导电类型衬底(101)、位于第一导电类型衬底(101)上方的第一导电类型缓冲层(102)及位于第一导电类型缓冲层(102)上方的第一导电类型外延层(103)；从第一导电类型外延层(103)到第一导电类型缓冲层(102)方向为纵向，从元胞区(450)到终端区(600)为横向；
在所述元胞区(450)中，第一导电类型外延层(103)内设有横向上交替分布的第一导电类型纵向条型区域(104)和第二导电类型纵向条型区域(105)，在所述第二导电类型纵向条型区域(105)顶部表面设有第二导电类型体区(106)，在所述第二导电类型体区(106)内设有第一导电类型源区(107)和第二导电类型体接触区(108)；所述第一导电类型源区(107)位于第二导电类型体接触区(108)的左右两侧；所述第一导电类型源区(107)和第二导电类型体接触区(108)与源极金属(109)相连；在所述第二导电类型体区(106)上方设有栅氧化层(110)；所述栅氧化层(110)上方具有栅多晶硅(111)；
在所述过渡区(550)中，所述第一导电类型外延层(103)设有横向上交替分布的第一导电类型纵向条形区域(104)和第二导电类型纵向条型区域(105)，在所述第一导电类型纵向条形区域(104)和第二导电类型纵向条型区域(105)顶部设有第二导电类型隔离层体区(112)，第二导电类型隔离层体区(112)与上方的第二导电类型体区延展区(113)相连，第二导电类型体区延展区(113)左侧延伸至覆盖部分第二导电类型纵向条型区域(105)和第一导电类型纵向条形区域(104)的上表面；在所述第二导电类型体区延展区(113)内设有第二导电类型体接触区(108)，所述第二导电类型体接触区(108)与源金属(114)相连，在所述第二导电类型体区延展区(113)上方设有场氧化层(115)，所述场氧化层(115)上方设有栅多晶硅(111)，所述栅多晶硅(111)上方设有栅金属走线(116)；
所述终端区(600)包括沿纵向与第一导电类型外延层(103)间隔排布的第二导电类型横向条型区域(117)，所述第二导电类型横向条型区域(117)的左侧与过渡区(550)右边界处的第二导电类型纵向条型区域(105)相连。
2.根据权利要求1所述的功率半导体器件，其特征在于：栅金属走线(116)同时位于过渡区(550)和终端区(600)。
3.根据权利要求1所述的功率半导体器件，其特征在于：第二导电类型隔离层体区(112)掺杂浓度与第二导电类型纵向条型区域(105)掺杂浓度不同。
4.根据权利要求1所述的功率半导体器件，其特征在于：第二导电类型隔离层体区(112)为线性非均匀掺杂。
5.根据权利要求1所述的功率半导体器件，其特征在于：第一导电类型横向条形区域(117)横向长度由上到下依此递减。
6.根据权利要求1所述的功率半导体器件，其特征在于：在终端区(600)中设有第二导电类型横向条形区域(117)和第二导电类型纵向条形区域(105)；所述第二导电类型纵向条形区域(105)的上边界与右边界与第二导电类型横向条形区域(117)相连。
7.根据权利要求1所述的功率半导体器件，其特征在于：所述第二导电类型纵向条型区域(105)、第二导电类型横向条型区域(117)、第二导电类型隔离层体区(112)和第二导电类型体区延展区(113)利用多次外延及离子注入的方法得到。
8.根据权利要求1所述的功率半导体器件，其特征在于：所述第二导电类型横向条型区域(117)和第二导电类型隔离层体区(112)通过控制离子注入掩模版的注入窗口大小和密度实现。
9.根据权利要求1所述的功率半导体器件，其特征在于：所述终端结构包括N型功率半导体器件及其终端结构和P型功率半导体器件及其终端结构，对于N型功率半导体器件的终端结构，所述第一导电类型为N型，所述第二导电类型为P型，对于P型半导体器件的终端结构，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110342652.3A CN113078206A (zh) | 2021-03-30 | 2021-03-30 | 一种功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110342652.3A CN113078206A (zh) | 2021-03-30 | 2021-03-30 | 一种功率半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113078206A true CN113078206A (zh) | 2021-07-06 |
Family
ID=76611806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110342652.3A Pending CN113078206A (zh) | 2021-03-30 | 2021-03-30 | 一种功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078206A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114050182A (zh) * | 2022-01-17 | 2022-02-15 | 深圳市创芯微微电子有限公司 | 一种超结功率器件及其终端结构和制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101510561A (zh) * | 2009-03-30 | 2009-08-19 | 东南大学 | 超结纵向双扩散金属氧化物半导体管 |
| US20090236697A1 (en) * | 2008-03-24 | 2009-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20100059818A1 (en) * | 2008-09-10 | 2010-03-11 | Sony Corporation | Semiconductor device and manufacturing method for the same |
| CN105280688A (zh) * | 2014-07-18 | 2016-01-27 | 美格纳半导体有限公司 | 超级结半导体器件 |
| CN108091684A (zh) * | 2017-12-13 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 超结金属氧化物场效应晶体管 |
| CN108110057A (zh) * | 2017-12-13 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 超结金属氧化物场效应晶体管 |
| CN109037310A (zh) * | 2018-08-08 | 2018-12-18 | 电子科技大学 | 一种超结功率器件终端结构及其制备方法 |
| CN109119460A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种超结功率器件终端结构及其制备方法 |
-
2021
- 2021-03-30 CN CN202110342652.3A patent/CN113078206A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090236697A1 (en) * | 2008-03-24 | 2009-09-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US20100059818A1 (en) * | 2008-09-10 | 2010-03-11 | Sony Corporation | Semiconductor device and manufacturing method for the same |
| CN101510561A (zh) * | 2009-03-30 | 2009-08-19 | 东南大学 | 超结纵向双扩散金属氧化物半导体管 |
| CN105280688A (zh) * | 2014-07-18 | 2016-01-27 | 美格纳半导体有限公司 | 超级结半导体器件 |
| CN108091684A (zh) * | 2017-12-13 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 超结金属氧化物场效应晶体管 |
| CN108110057A (zh) * | 2017-12-13 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 超结金属氧化物场效应晶体管 |
| CN109037310A (zh) * | 2018-08-08 | 2018-12-18 | 电子科技大学 | 一种超结功率器件终端结构及其制备方法 |
| CN109119460A (zh) * | 2018-08-28 | 2019-01-01 | 电子科技大学 | 一种超结功率器件终端结构及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114050182A (zh) * | 2022-01-17 | 2022-02-15 | 深圳市创芯微微电子有限公司 | 一种超结功率器件及其终端结构和制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109244136B (zh) | 槽底肖特基接触SiC MOSFET器件 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN110534514B (zh) | 一种横向高压功率半导体器件的槽型终端结构 | |
| CN107644913B (zh) | 一种具有高k电荷补偿纵向双扩散金属氧化物元素半导体场效应晶体管 | |
| CN111969043A (zh) | 高压三维耗尽超结ldmos器件及其制造方法 | |
| CN114823872A (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN110993691A (zh) | 双沟道横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN113078206A (zh) | 一种功率半导体器件 | |
| CN111341850A (zh) | 一种GaN纵向逆导结场效应管 | |
| CN116598361A (zh) | 一种具有超结分裂栅的ldmos器件 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN114843332A (zh) | 低功耗高可靠性半包沟槽栅mosfet器件及制备方法 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN107833922B (zh) | 一种具有高k电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管 | |
| CN112909091A (zh) | 横向双扩散晶体管及其制造方法 | |
| CN117613098B (zh) | 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法 | |
| CN111293176B (zh) | 一种GaN纵向逆导结场效应管 | |
| CN117219672B (zh) | 准垂直型氮化镓积累型功率器件 | |
| CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 | |
| CN116053316B (zh) | 混合栅型SiC MOSFET元胞结构、器件及制备方法 | |
| CN113964189B (zh) | 低导通电阻的超结vdmos结构 | |
| CN114388613B (zh) | 一种双向阻断功率mos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210706 |
|
| RJ01 | Rejection of invention patent application after publication |