CN118136676B - 一种碳化硅金属-氧化物场效应晶体管以及功率器件 - Google Patents

一种碳化硅金属-氧化物场效应晶体管以及功率器件 Download PDF

Info

Publication number
CN118136676B
CN118136676B CN202410552309.5A CN202410552309A CN118136676B CN 118136676 B CN118136676 B CN 118136676B CN 202410552309 A CN202410552309 A CN 202410552309A CN 118136676 B CN118136676 B CN 118136676B
Authority
CN
China
Prior art keywords
type
silicon carbide
region
conductive type
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410552309.5A
Other languages
English (en)
Other versions
CN118136676A (zh
Inventor
林青
张�杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Luxin Electronic Technology Co ltd
Original Assignee
Shanghai Luxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Luxin Electronic Technology Co ltd filed Critical Shanghai Luxin Electronic Technology Co ltd
Priority to CN202410552309.5A priority Critical patent/CN118136676B/zh
Publication of CN118136676A publication Critical patent/CN118136676A/zh
Application granted granted Critical
Publication of CN118136676B publication Critical patent/CN118136676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种碳化硅金属‑氧化物场效应晶体管以及功率器件。该晶体管包括：第一导电类型碳化硅衬底；碳化硅外延层位于第一导电类型碳化硅衬底的第一表面，碳化硅外延层第一导电类型漂移区、第二导电类型体区、第一导电类型有源区和第二导电类型有源区；平面栅结构或者沟槽栅结构；第一导电类型碳化硅衬底的第二表面设置有背面沟槽型第一导电类型半导体掺杂区，背面沟槽型第一导电类型半导体掺杂区的掺杂浓度大于第一导电类型漂移区的掺杂浓度，背面沟槽型第一导电类型半导体掺杂区贯穿延伸至第一导电类型漂移区。本发明实施例提供的技术方案减小了晶体管的导通电阻，降低了沟槽栅结构底部的电场强度。

Description

一种碳化硅金属-氧化物场效应晶体管以及功率器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种碳化硅金属-氧化物场效应晶体管以及功率器件。
背景技术
碳化硅金属氧化物场效应晶体管（SiC MOSFET）功率器件，作为碳化硅应用的一个重要方面，其高频高效、高耐压和高可靠性的特性，使得它在多个领域都有广泛应用。特别是在新能源汽车、光伏发电、轨道交通和智能电网等领域，这种功率器件的优势表现得尤为明显。
现有的平面栅结构的碳化硅金属-氧化物场效应晶体管存在导通电阻过大的问题。沟槽栅结构的碳化硅金属-氧化物场效应晶体管因为消除了JFET（Junction FieldEffect Transistor）效应，虽然可以大大降低导通电阻，如图1所示，图1是现有技术提供的一种沟槽型碳化硅金属-氧化物场效应晶体管的结构示意图，但目前使用的单沟槽型结构的碳化硅金属氧化物场效应晶体管，在沟槽栅结构106的底部（沟槽栅结构106的底部位于N-漂移区102内）的电场强度很高，在高的反向偏置电压下，此处成为器件最薄弱的区域。其中，图1中的附图标记说明如下：100-N型碳化硅衬底、101-碳化硅外延层、102-N-漂移区、103-P-体区、104-N++有源区、105-P++有源区、106-沟槽栅结构、107-栅极凹槽、108-栅极介质层、109-栅极、110-源极、111-漏极。
发明内容
本发明提供了一种碳化硅金属-氧化物场效应晶体管以及功率器件，以减小晶体管导通电阻，降低沟槽栅结构底部的电场强度。
根据本发明的一方面，提供了一种碳化硅金属-氧化物场效应晶体管，包括：
第一导电类型碳化硅衬底，所述第一导电类型碳化硅衬底包括第一表面和与所述第一表面相对设置的第二表面；
碳化硅外延层，所述碳化硅外延层位于所述第一导电类型碳化硅衬底的第一表面，其中，所述碳化硅外延层在第一方向上依次包括第一导电类型漂移区、第二导电类型体区和有源区，所述有源区包括第一导电类型有源区和第二导电类型有源区，所述第一方向为所述第一导电类型碳化硅衬底指向所述碳化硅外延层的方向；
栅极结构，所述栅极结构包括平面栅结构或者沟槽栅结构；所述平面栅结构位于碳化硅外延层远离所述第一导电类型碳化硅衬底的表面；所述沟槽栅结构贯穿所述第一导电类型有源区，且从所述第一导电类型有源区经过所述第二导电类型体区延伸至所述第一导电类型漂移区，所述第二导电类型有源区位于所述第一导电类型有源区远离所述沟槽栅结构的一侧；
所述第一导电类型碳化硅衬底的第二表面设置背面沟槽型第一导电类型半导体掺杂区，所述背面沟槽型第一导电类型半导体掺杂区的掺杂浓度大于所述第一导电类型漂移区的掺杂浓度，所述背面沟槽型第一导电类型半导体掺杂区贯穿所述第一导电类型碳化硅衬底且延伸至所述第一导电类型漂移区的部分，其中，所述背面沟槽型第一导电类型半导体掺杂区在所述第一导电类型碳化硅衬底的正投影和所述栅极结构在所述第一导电类型碳化硅衬底的正投影的部分或者全部重叠；
源极，所述源极覆盖所述第一导电类型有源区和所述第二导电类型有源区；
漏极，所述漏极位于所述第一导电类型碳化硅衬底的第二表面。
可选地，所述第一导电类型碳化硅衬底的第二表面还设置有背面沟槽型第二导电类型半导体掺杂区，所述背面沟槽型第二导电类型半导体掺杂区位于所述背面沟槽型第一导电类型半导体掺杂区的单侧壁的部分或者全部，或者双侧壁的部分或者全部，所述背面沟槽型第二导电类型半导体掺杂区和所述第一导电类型碳化硅衬底以及所述第一导电类型漂移区接触；
所述背面沟槽型第二导电类型半导体掺杂区的掺杂浓度小于所述背面沟槽型第一导电类型半导体掺杂区的掺杂浓度，所述背面沟槽型第二导电类型半导体掺杂区的掺杂浓度大于所述第一导电类型漂移区的掺杂浓度。
可选地，在第二方向，所述背面沟槽型第二导电类型半导体掺杂区的尺寸小于所述背面沟槽型第一导电类型半导体掺杂区的尺寸；
所述第二方向与所述第一导电类型碳化硅衬底指向所述碳化硅外延层的方向垂直设置。
可选地，所述背面沟槽型第二导电类型半导体掺杂区位于所述背面沟槽型第一导电类型半导体掺杂区的第一侧壁和/或所述第二侧壁。
可选地，所述背面沟槽型第一导电类型半导体掺杂区的数量为至少一个。
可选地，所述背面沟槽型第一导电类型半导体掺杂区关于所述平面栅或者沟槽栅结构在所述第一方向的中线对称设置。
可选地，所述背面沟槽型第一导电类型半导体掺杂区包括第一导电类型碳化硅层。
可选地，所述背面沟槽型第二导电类型半导体掺杂区包括第二导电类型碳化硅层。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。
根据本发明的另一方面，提供了一种功率器件，包括权利要求第一方面实施例任意所述的碳化硅金属-氧化物场效应晶体管。
本发明实施例提供的碳化硅金属-氧化物场效应晶体管中，第一导电类型碳化硅衬底的第二表面设置有背面沟槽型第一导电类型半导体掺杂区，背面沟槽型第一导电类型半导体掺杂区贯穿第一导电类型碳化硅衬底且延伸至第一导电类型漂移区的部分，背面沟槽型第一导电类型半导体掺杂区的掺杂浓度大于第一导电类型漂移区的掺杂浓度，且大于第一导电类型碳化硅衬底的掺杂浓度，一方面因为降低了第一导电类型漂移区和第一导电类型碳化硅衬底的厚度，且采用了更高掺杂浓度的背面沟槽型第一导电类型半导体掺杂区，从而降低了第一导电类型漂移区和第一导电类型碳化硅衬底侧的导通电阻，进而降低了整个碳化硅金属-氧化物场效应晶体管的导通电阻；另一方面PN结耗尽层的分布从第二导电类型体区和第一导电类型漂移区，变为第二导电类型体区、第一导电类型漂移区以及背面沟槽型第一导电类型半导体掺杂区，增加了第二导电类型体区和背面沟槽型第一导电类型半导体掺杂区构成的空间电荷区即耗尽层，可以将沟槽栅结构的底部的最大电场转移至PN结耗尽层，大大降低了沟槽栅结构的底部（沟槽栅结构的底部位于第一导电类型漂移区内）的电场强度，从而增加了沟槽栅结构中栅极介质层的可靠性。综上，本发明实施例提供的碳化硅金属-氧化物场效应晶体管通过背面沟槽型第一导电类型半导体掺杂区的设置降低了器件的导通电阻，并且增加了沟槽栅结构中栅极介质层的可靠性，进而提高了器件的可靠性。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种沟槽型碳化硅金属-氧化物场效应晶体管的结构示意图；
图2是本发明实施例提供的一种碳化硅金属-氧化物场效应晶体管的结构示意图；
图3是本发明实施例提供的另一种碳化硅金属-氧化物场效应晶体管的结构示意图；
图4是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图；
图5是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图；
图6是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图；
图7是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图；
图8是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进型清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或器的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或器，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或器。
为了减小碳化硅金属-氧化物场效应晶体管的导通电阻，降低沟槽型栅结构底部的电场强度，本发明实施例提供了如下技术方案：
如图2和图3所示，图2是本发明实施例提供的一种碳化硅金属-氧化物场效应晶体管的结构示意图，图3是本发明实施例提供的另一种碳化硅金属-氧化物场效应晶体管的结构示意图，该碳化硅金属-氧化物场效应晶体管包括：第一导电类型碳化硅衬底200，第一导电类型碳化硅衬底200包括第一表面和与第一表面相对设置的第二表面；碳化硅外延层201，碳化硅外延层201位于第一导电类型碳化硅衬底200的第一表面，其中，碳化硅外延层201在第一方向上依次包括第一导电类型漂移区202、第二导电类型体区203和有源区204，有源区204包括第一导电类型有源区205和第二导电类型有源区206，第一方向为第一导电类型碳化硅衬底200指向碳化硅外延层201的方向，即图2和图3中的Y方向；栅极结构，栅极结构包括图2示出的平面栅结构215或者图3示出的沟槽栅结构207，平面栅结构215位于碳化硅外延层201远离第一导电类型碳化硅衬底200的表面；沟槽栅结构207，沟槽栅结构207贯穿第一导电类型有源区205，且从第一导电类型有源区205经过第二导电类型体区203延伸至第一导电类型漂移区202，第二导电类型有源区206位于第一导电类型有源区205远离沟槽栅结构207的一侧；沟槽栅结构207包括栅极凹槽208、栅极介质层209和栅极210；第一导电类型碳化硅衬底200的第二表面设置有背面沟槽型第一导电类型半导体掺杂区211，背面沟槽型第一导电类型半导体掺杂区211的掺杂浓度大于第一导电类型漂移区202的掺杂浓度，背面沟槽型第一导电类型半导体掺杂区211贯穿第一导电类型碳化硅衬底200且延伸至第一导电类型漂移区202的部分，其中，背面沟槽型第一导电类型半导体掺杂区211在第一导电类型碳化硅衬底200的正投影和栅极结构（图2示出的平面栅结构215或者图3示出的沟槽栅结构207）在第一导电类型碳化硅衬底200的正投影的部分或者全部重叠；源极213，源极213覆盖第一导电类型有源区205和第二导电类型有源区206；漏极214，漏极214位于第一导电类型碳化硅衬底200的第二表面。
对于耐压是1200V和650V的碳化硅金属-氧化物场效应晶体管功率器件的电阻组成中，最大的区别是第一导电类型漂移区202的电阻，虽然可以通过减薄第一导电类型漂移区202的厚度来降低第一导电类型漂移区202的电阻，但是第一导电类型漂移区202的厚度与击穿电压成指数关系。
JFET电阻在平面型栅结构碳化硅金属-氧化物场效应晶体管结构中占比较大，平面型栅结构碳化硅金属-氧化物场效应晶体管设计中，可以通过在栅极下方使用更高掺杂的区域（电荷存储层）来降低JFET区域的电阻；沟槽型栅结构碳化硅金属-氧化物场效应晶体管虽然抑制了JFET效应，可以大大降低导通电阻，但是沟槽栅碳化硅金属-氧化物场效应晶体管在工作状态时，沟槽栅底部的电场强度非常大，严重影响了沟槽栅的可靠性。
需要说明的是，本发明实施例提供的碳化硅金属-氧化物场效应晶体管既适用于平面栅结构，也适用于沟槽栅结构，在平面栅结构中，背面沟槽型第一导电类型半导体掺杂区211从第一导电类型碳化硅衬底200延伸至外延第一导电类型漂移区202，背面沟槽型第一导电类型半导体掺杂区211的掺杂浓度高于第一导电类型漂移区202的掺杂浓度，因此可以有效地降低晶体管的导通电阻；在沟槽栅结构中，虽然沟槽栅结构207贯穿第一导电类型有源区205，且从第一导电类型有源区205经过第二导电类型体区203延伸至第一导电类型漂移区202，沟槽栅结构207的设置可以有效抑制JFET效应，降低了寄生电容和导通电阻，但是沟槽栅结构207位于第一导电类型漂移区202的底部在工作状态时承受的电场强度是最大的，是可靠性最薄弱的地方。而本发明实施例提供的背面沟槽型第一导电类型半导体掺杂区211可以通过与第二导电类型体区203形成空间电荷区来分散沟槽栅结构底部的电场强度，因此可以有效提高沟槽栅结构碳化硅金属-氧化物场效应晶体管的可靠性，并且进一步降低晶体管的导通电阻（原理与平面栅碳化硅金属-氧化物场效应晶体管相同）。
在本实施例中，平面栅结构215包括栅极介质层209和栅极210。沟槽栅结构207包括栅极凹槽208、栅极介质层209和栅极210，栅极介质层209用于电绝缘栅极210。
本发明实施例提供的碳化硅金属-氧化物场效应晶体管中，第一导电类型碳化硅衬底200的第二表面设置有背面沟槽型第一导电类型半导体掺杂区211，背面沟槽型第一导电类型半导体掺杂区211贯穿第一导电类型碳化硅衬底200且延伸至第一导电类型漂移区202的部分，背面沟槽型第一导电类型半导体掺杂区211的掺杂浓度大于第一导电类型漂移区202的掺杂浓度，且大于第一导电类型碳化硅衬底200的掺杂浓度，一方面因为降低了第一导电类型漂移区202和第一导电类型碳化硅衬底200的厚度，且采用了更高掺杂浓度的背面沟槽型第一导电类型半导体掺杂区211，从而降低了第一导电类型漂移区202和第一导电类型碳化硅衬底200一侧的导通电阻，进而降低了整个碳化硅金属-氧化物场效应晶体管的导通电阻；另一方面，背面沟槽型第一导电类型半导体掺杂区211在第一导电类型碳化硅衬底200的正投影和平面栅结构215或者沟槽栅结构207在第一导电类型碳化硅衬底200的正投影的部分或者全部重叠，可以保证沟槽栅结构207的正下方设置有背面沟槽型第一导电类型半导体掺杂区211，进而保证PN结耗尽层的分布从第二导电类型体区203和第一导电类型漂移区202，变为第二导电类型体区203、第一导电类型漂移区202以及背面沟槽型第一导电类型半导体掺杂区211，增加了第二导电类型体区203和背面沟槽型第一导电类型半导体掺杂区211构成的空间电荷区即耗尽层，可以有效降低沟槽栅结构207的底部的电场强度，从而增加了沟槽栅结构207中栅极介质层209的可靠性。综上，本发明实施例提供的碳化硅金属-氧化物场效应晶体管通过背面沟槽型第一导电类型半导体掺杂区211的设置降低了器件的导通电阻，降低了沟槽栅结构207的底部的电场强度，并且增加了沟槽栅结构207中栅极介质层的可靠性，进而提高了器件的可靠性。
可选地，在上述技术方案的基础上，如图4所示，图4是本发明实施例提供的另一种碳化硅金属-氧化物场效应晶体管的结构示意图，第一导电类型碳化硅衬底200的第二表面还设置有背面沟槽型第二导电类型半导体掺杂区212，背面沟槽型第二导电类型半导体掺杂区212位于背面沟槽型第一导电类型半导体掺杂区211的单侧壁的部分或者全部，或者双侧壁的部分或者全部，背面沟槽型第二导电类型半导体掺杂区212和第一导电类型碳化硅衬底200以及第一导电类型漂移区202接触；背面沟槽型第二导电类型半导体掺杂区212的掺杂浓度小于背面沟槽型第一导电类型半导体掺杂区211的掺杂浓度，背面沟槽型第二导电类型半导体掺杂区212的掺杂浓度大于第一导电类型漂移区202的掺杂浓度。
具体的，背面沟槽型第一导电类型半导体掺杂区211的掺杂浓度大于第一导电类型漂移区202的掺杂浓度，且大于第一导电类型碳化硅衬底200的掺杂浓度，一方面因为降低了第一导电类型漂移区202和第一导电类型碳化硅衬底200的厚度，从而降低了整个碳化硅金属-氧化物场效应晶体管的导通电阻；另一方面PN结耗尽层的分布从第二导电类型体区203、第一导电类型漂移区202以及背面沟槽型第一导电类型半导体掺杂区211，变化为第二导电类型体区203、第一导电类型漂移区202、背面沟槽型第一导电类型半导体掺杂区211以及背面沟槽型第二导电类型半导体掺杂区212，在增加了第二导电类型体区203和背面沟槽型第一导电类型半导体掺杂区211构成的空间电荷区即耗尽层的基础上，又增加了背面沟槽型第一导电类型半导体掺杂区211以及背面沟槽型第二导电类型半导体掺杂区212构成的空间电荷区即耗尽层，可以将沟槽栅结构207的底部的最大电场转移至PN结耗尽层，进一步降低了沟槽栅结构207的底部（沟槽栅结构207的底部位于第一导电类型漂移区202内）的电场强度，从而进一步增加了沟槽栅结构207中栅极介质层209的可靠性。
需要说明的是，背面沟槽型第二导电类型半导体掺杂区212的掺杂浓度小于背面沟槽型第一导电类型半导体掺杂区211的掺杂浓度，可以抑制第一导电类型漂移区202、背面沟槽型第二导电类型半导体掺杂区212和背面沟槽型第一导电类型半导体掺杂区211的寄生三极管效应。
可选地，在上述技术方案的基础上，在第二方向，背面沟槽型第二导电类型半导体掺杂区212的尺寸小于背面沟槽型第一导电类型半导体掺杂区211的尺寸；第二方向与第一导电类型碳化硅衬底200指向碳化硅外延层201的方向垂直设置，第二方向即图4中的X方向。
具体的，背面沟槽型第二导电类型半导体掺杂区212的掺杂浓度小于背面沟槽型第一导电类型半导体掺杂区211的掺杂浓度，且在第二方向，背面沟槽型第二导电类型半导体掺杂区212的尺寸小于背面沟槽型第一导电类型半导体掺杂区211的尺寸，可以有效抑制第一导电类型漂移区202、背面沟槽型第二导电类型半导体掺杂区212和背面沟槽型第一导电类型半导体掺杂区211的寄生三极管效应。
可选地，在上述技术方案的基础上，背面沟槽型第二导电类型半导体掺杂区212位于背面沟槽型第一导电类型半导体掺杂区211的第一侧壁和/或第二侧壁。
如图4所示，背面沟槽型第二导电类型半导体掺杂区212位于背面沟槽型第一导电类型半导体掺杂区211的两个侧壁，即第一侧壁和第二侧壁。
如图5所示，图5是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图，背面沟槽型第二导电类型半导体掺杂区212位于背面沟槽型第一导电类型半导体掺杂区211的其中一个侧壁。
可选地，在上述技术方案的基础上，背面沟槽型第一导电类型半导体掺杂区211的数量为至少一个。
如图2-图5所示，背面沟槽型第一导电类型半导体掺杂区211的数量为一个。如图6-图8所示，图6是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图，图7是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图，图8是本发明实施例提供的又一种碳化硅金属-氧化物场效应晶体管的结构示意图，背面沟槽型第一导电类型半导体掺杂区211的数量为多个，示例性的为四个。其中，图6中，第一导电类型碳化硅衬底200的第二表面设置有背面沟槽型第一导电类型半导体掺杂区211。图7和图8中，第一导电类型碳化硅衬底200的第二表面设置有背面沟槽型第一导电类型半导体掺杂区211和背面沟槽型第二导电类型半导体掺杂区212。图7和图8的区别在于，图7中背面沟槽型第二导电类型半导体掺杂区212位于背面沟槽型第一导电类型半导体掺杂区211的两个侧壁，即第一侧壁和第二侧壁。图8中，一部分背面沟槽型第二导电类型半导体掺杂区212位于背面沟槽型第一导电类型半导体掺杂区211的其中一个侧壁，另一部分背面沟槽型第二导电类型半导体掺杂区212位于背面沟槽型第一导电类型半导体掺杂区211的两个侧壁。
可选地，在上述技术方案的基础上，如图2-图8所示，背面沟槽型第一导电类型半导体掺杂区211关于沟槽栅结构207在第一方向的中线对称设置，使得耗尽层可以将沟槽栅结构207的底部的最大电场转移至PN结耗尽层后，实现对称地降低沟槽栅结构207的底部的电场强度的效果，也有助于增加沟槽栅结构207中栅极介质层209的可靠性。
可选地，在上述技术方案的基础上，背面沟槽型第一导电类型半导体掺杂区211包括第一导电类型碳化硅层，可以通过在第一导电类型碳化硅衬底200和第一导电类型漂移区202进行掺杂制备背面沟槽型第一导电类型半导体掺杂区211，简化了制备工艺，降低了制备成本。
可选地，在上述技术方案的基础上，背面沟槽型第二导电类型半导体掺杂区212包括第二导电类型碳化硅层，可以通过在第一导电类型碳化硅衬底200和第一导电类型漂移区202进行掺杂制备背面沟槽型第二导电类型半导体掺杂区212，简化了制备工艺，降低了制备成本。
在本发明实施例中，第一导电类型为N型，第二导电类型为P型。或者，第一导电类型为P型，第二导电类型为N型。
由于N型碳化硅金属-氧化物场效应晶体管的载流子是电子，电子的迁移率比空穴高，因此N型碳化硅金属-氧化物场效应晶体管具有更优越的器件性能。
示例性的，当第一导电类型为N型，第二导电类型为P型时，第一导电类型碳化硅衬底200为N-衬底，第一导电类型漂移区202为N-漂移区，第二导电类型体区203为P-体区，第一导电类型有源区205为N++有源区，第二导电类型有源区206为P++有源区，背面沟槽型第一导电类型半导体掺杂区211为N+半导体区，背面沟槽型第二导电类型半导体掺杂区212为P型半导体区。
以图3为例，背面沟槽型第一导电类型半导体掺杂区211的N+半导体区的掺杂浓度大于N-漂移区的掺杂浓度，且大于N-衬底的掺杂浓度，一方面因为降低了N-漂移区和N-衬底的厚度，且采用了更高掺杂浓度的N+半导体层，从而降低了N-漂移区和N-衬底一侧的导通电阻，进而降低了整个碳化硅金属-氧化物场效应晶体管的导通电阻；另一方面，背面沟槽型第一导电类型半导体掺杂区211在N-衬底的正投影和沟槽栅结构207在N-衬底的正投影的部分或者全部重叠，可以保证沟槽栅结构207的正下方设置有背面沟槽型第一导电类型半导体掺杂区211，进而保证PN结耗尽层的分布从P-体区和N-漂移区，变为P-体区、N-漂移区以及N+半导体区，增加了P-体区和N+半导体区构成的空间电荷区即耗尽层，可以将沟槽栅结构207的底部的最大电场转移至PN结耗尽层，大大降低了沟槽栅结构207的底部的电场强度，从而增加了沟槽栅结构207中栅极介质层209的可靠性。综上，本发明实施例提供的碳化硅金属-氧化物场效应晶体管通过背面沟槽型第一导电类型半导体掺杂区211的设置降低了器件的导通电阻，降低了沟槽栅结构207的底部的电场强度，并且增加了沟槽栅结构207中栅极介质层209的可靠性，进而提高了器件的可靠性。
以图4为例，背面沟槽型第二导电类型半导体掺杂区212的P型半导体区的掺杂浓度小于背面沟槽型第一导电类型半导体掺杂区211的N+半导体区的掺杂浓度，且背面沟槽型第二导电类型半导体掺杂区212的P型半导体区的掺杂浓度大于N-漂移区的掺杂浓度，背面沟槽型第一导电类型半导体掺杂区211的N+半导体区的掺杂浓度大于N-漂移区的掺杂浓度，且大于N-衬底的掺杂浓度，一方面因为降低了N-漂移区和N-衬底的厚度，且采用了更高掺杂浓度的P型半导体区以及N+半导体区，从而降低了N-漂移区和N-衬底一侧的导通电阻，进而降低了整个碳化硅金属-氧化物场效应晶体管的导通电阻；另一方面，背面沟槽型第一导电类型半导体掺杂区211在N-衬底的正投影和沟槽栅结构207在N-衬底的正投影的部分或者全部重叠，可以保证沟槽栅结构207的正下方设置有背面沟槽型第一导电类型半导体掺杂区211，进而保证PN结耗尽层的分布从P-体区和N-漂移区，变为P-体区、N-漂移区、P型半导体层以及N+半导体区，在增加了P-体区和N+半导体区构成的空间电荷区即耗尽层的基础上，又增加了P型半导体区以及N+半导体区构成的空间电荷区即耗尽层，可以将沟槽栅结构207的底部的最大电场转移至PN结耗尽层，进一步降低了沟槽栅结构207的底部（沟槽栅结构207的底部位于第一导电类型漂移区202内）的电场强度，从而进一步增加了沟槽栅结构207中栅极介质层209的可靠性。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (9)

1.一种碳化硅金属-氧化物场效应晶体管，其特征在于，包括：
第一导电类型碳化硅衬底，所述第一导电类型碳化硅衬底包括第一表面和与所述第一表面相对设置的第二表面；
碳化硅外延层，所述碳化硅外延层位于所述第一导电类型碳化硅衬底的第一表面，其中，所述碳化硅外延层在第一方向上依次包括第一导电类型漂移区、第二导电类型体区和有源区，所述有源区包括第一导电类型有源区和第二导电类型有源区，所述第一方向为所述第一导电类型碳化硅衬底指向所述碳化硅外延层的方向；
栅极结构，所述栅极结构包括平面栅结构或者沟槽栅结构；所述平面栅结构位于碳化硅外延层远离所述第一导电类型碳化硅衬底的表面；所述沟槽栅结构贯穿所述第一导电类型有源区，且从所述第一导电类型有源区经过所述第二导电类型体区延伸至所述第一导电类型漂移区，所述第二导电类型有源区位于所述第一导电类型有源区远离所述沟槽栅结构的一侧；
所述第一导电类型碳化硅衬底的第二表面设置有背面沟槽型第一导电类型半导体掺杂区，所述背面沟槽型第一导电类型半导体掺杂区的掺杂浓度大于所述第一导电类型漂移区的掺杂浓度，所述背面沟槽型第一导电类型半导体掺杂区贯穿所述第一导电类型碳化硅衬底且延伸至所述第一导电类型漂移区的部分，其中，所述背面沟槽型第一导电类型半导体掺杂区在所述第一导电类型碳化硅衬底的正投影和所述栅极结构在所述第一导电类型碳化硅衬底的正投影的部分或者全部重叠；
源极，所述源极覆盖所述第一导电类型有源区和所述第二导电类型有源区；
漏极，所述漏极位于所述第一导电类型碳化硅衬底的第二表面；
所述第一导电类型碳化硅衬底的第二表面还设置有背面沟槽型第二导电类型半导体掺杂区，所述背面沟槽型第二导电类型半导体掺杂区位于所述背面沟槽型第一导电类型半导体掺杂区的单侧壁的部分或者全部，或者双侧壁的部分或者全部，所述背面沟槽型第二导电类型半导体掺杂区和所述第一导电类型碳化硅衬底以及所述第一导电类型漂移区接触；
所述背面沟槽型第二导电类型半导体掺杂区的掺杂浓度小于所述背面沟槽型第一导电类型半导体掺杂区的掺杂浓度，所述背面沟槽型第二导电类型半导体掺杂区的掺杂浓度大于所述第一导电类型漂移区的掺杂浓度。
2.根据权利要求1所述的碳化硅金属-氧化物场效应晶体管，其特征在于，在第二方向，所述背面沟槽型第二导电类型半导体掺杂区的尺寸小于所述背面沟槽型第一导电类型半导体掺杂区的尺寸；
所述第二方向与所述第一导电类型碳化硅衬底指向所述碳化硅外延层的方向垂直设置。
3.根据权利要求1所述的碳化硅金属-氧化物场效应晶体管，其特征在于，所述背面沟槽型第二导电类型半导体掺杂区位于所述背面沟槽型第一导电类型半导体掺杂区的第一侧壁和/或第二侧壁。
4.根据权利要求1所述的碳化硅金属-氧化物场效应晶体管，其特征在于，所述背面沟槽型第一导电类型半导体掺杂区的数量为至少一个。
5.根据权利要求1所述的碳化硅金属-氧化物场效应晶体管，其特征在于，所述背面沟槽型第一导电类型半导体掺杂区关于所述沟槽栅结构在所述第一方向的中线对称设置。
6.根据权利要求1所述的碳化硅金属-氧化物场效应晶体管，其特征在于，所述背面沟槽型第一导电类型半导体掺杂区包括第一导电类型碳化硅层。
7.根据权利要求1所述的碳化硅金属-氧化物场效应晶体管，其特征在于，所述背面沟槽型第二导电类型半导体掺杂区包括第二导电类型碳化硅层。
8.根据权利要求1所述的碳化硅金属-氧化物场效应晶体管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。
9.一种功率器件，其特征在于，包括权利要求1-8任一所述的碳化硅金属-氧化物场效应晶体管。
CN202410552309.5A 2024-05-07 2024-05-07 一种碳化硅金属-氧化物场效应晶体管以及功率器件 Active CN118136676B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410552309.5A CN118136676B (zh) 2024-05-07 2024-05-07 一种碳化硅金属-氧化物场效应晶体管以及功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410552309.5A CN118136676B (zh) 2024-05-07 2024-05-07 一种碳化硅金属-氧化物场效应晶体管以及功率器件

Publications (2)

Publication Number Publication Date
CN118136676A CN118136676A (zh) 2024-06-04
CN118136676B true CN118136676B (zh) 2024-07-26

Family

ID=91232999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410552309.5A Active CN118136676B (zh) 2024-05-07 2024-05-07 一种碳化硅金属-氧化物场效应晶体管以及功率器件

Country Status (1)

Country Link
CN (1) CN118136676B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366495A (en) * 1979-08-06 1982-12-28 Rca Corporation Vertical MOSFET with reduced turn-on resistance

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629543A (en) * 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
JP2006156461A (ja) * 2004-11-25 2006-06-15 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
CN113488388A (zh) * 2021-06-07 2021-10-08 西安电子科技大学 一种沟槽栅超结vdmosfet半导体器件及其制备方法
US20230246073A1 (en) * 2022-02-01 2023-08-03 Wolfspeed, Inc. Wide bandgap unipolar/bipolar transistor
CN116504817B (zh) * 2023-06-29 2023-09-19 上海陆芯电子科技有限公司 开关速度快且损耗低的rc-igbt结构及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366495A (en) * 1979-08-06 1982-12-28 Rca Corporation Vertical MOSFET with reduced turn-on resistance

Also Published As

Publication number Publication date
CN118136676A (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
US8841721B2 (en) Stepped trench MOSFET and method of fabricating the same
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
US11342433B2 (en) Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices
CN114823872B (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
CN111384153A (zh) 一种具有接地p型区的sgt器件及其制备方法
CN108336133B (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN114843332A (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
CN116632037A (zh) 一种沟槽型碳化硅mosfet
CN105993076A (zh) 一种双向mos型器件及其制造方法
CN113838905B (zh) 含铁电材料的混合结终端保护结构的高压器件及制备方法
CN110534575B (zh) 一种vdmos器件
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN116525653A (zh) 一种集成二极管的沟槽型碳化硅mosfet及其制作方法
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN118136676B (zh) 一种碳化硅金属-氧化物场效应晶体管以及功率器件
CN113571575B (zh) 碳化硅功率半导体器件和场效应晶体管
CN115763562A (zh) 一种高迁移率碳化硅n型ldmos器件
US20230065808A1 (en) Vertical field-effect transistor, method for producing a vertical field-effect transistor and component having vertical field-effect transistors
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN110534566B (zh) 一种igbt功率器件
CN113659008A (zh) 具有电场钳位层的匀场器件及其制造方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant