CN110534566B - 一种igbt功率器件 - Google Patents

一种igbt功率器件 Download PDF

Info

Publication number
CN110534566B
CN110534566B CN201910836723.8A CN201910836723A CN110534566B CN 110534566 B CN110534566 B CN 110534566B CN 201910836723 A CN201910836723 A CN 201910836723A CN 110534566 B CN110534566 B CN 110534566B
Authority
CN
China
Prior art keywords
region
type
drain
doped
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910836723.8A
Other languages
English (en)
Other versions
CN110534566A (zh
Inventor
章文通
杨昆
何俊卿
王睿
乔明
王卓
张波
李肇基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910836723.8A priority Critical patent/CN110534566B/zh
Publication of CN110534566A publication Critical patent/CN110534566A/zh
Application granted granted Critical
Publication of CN110534566B publication Critical patent/CN110534566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种IGBT功率器件，属于半导体功率器件技术领域。通过把具有高深宽比的超结区引入漂移区表面或者体内，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗，若是将超结做在表面，那么平面栅就变为了鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了器件的跨导和沟道电荷量。

Description

一种IGBT功率器件
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种IGBT功率器件。
背景技术
在半导体功率器件的设计中，器件结构至关重要。合理的期间设计可以有效的弥补材料缺陷，寄生效应等对器件的影响，避免一般MOS器件的电流能力不足，一般IGBT的开关瞬间延迟效应，从而降低了器件的开关瞬态损耗。相反，不合理的器件结构设计将给器件带来许多不良的效应。
横向绝缘栅双极晶体管(LIGBT:Lateral Insulated Gate Bipolar Transistor)具有高输入阻抗、电压控制以及低导通电阻等优点，且具有纵向器件所不具有的易于集成的优势。因此，横向绝缘栅双极晶体管越来越受到关注和推崇，从而发展迅速，应用领域越发宽泛。而一般结构的SOI-IGBT功率器件存在较长的漂移区，但是漂移区越长，其内存储的载流子数量就越多，关断时间就越长。现在器件的发展都需要低的导通电阻，即很高的通态电流密度，但是器件的导电电流密度越高，关断时需要排空和复合的载流子数量就越多，器件的关断时间就越长。
发明内容
本发明所要解决的技术问题是针对现有技术存在的问题，提供一种IGBT功率器件。
为解决上述技术问题，本发明实施例提供一种IGBT功率器件，包括从下至上依次层叠设置的衬底、埋氧化层、SOI层和鳍型栅结构；
SOI层中具有漂移区、漏阱区、源阱区、第一导电类型重掺杂漏区、第二导电类型重掺杂漏区、第一导电类型重掺杂源区、第二导电类型重掺杂源区、第一导电类型掺杂区和第二导电类型掺杂区；所述SOI层为凸台状，其包括凸台基部和凸台部；
漂移区位于凸台基部，漏阱区位于漂移区一侧的凸台基部中，漏阱区的一侧面与漂移区的一侧面接触，第一导电类型重掺杂漏区和第二导电类型重掺杂漏区侧面相互接触的位于漏阱区的上端中远离漂移区的一侧；
源阱区位于漂移区另一侧的凸台基部和凸台部中，所述源阱区的一侧面与漂移区的另一侧面接触，第一导电类型重掺杂源区和第二导电类型重掺杂源区侧面相互接触的位于源阱区的上端中远离漂移区的一侧；
第一导电类型掺杂区和第二导电类型掺杂区侧面相互接触的位于部分漂移区上的凸台部，且位于源阱区凸台部的一侧，第一导电类型掺杂区和第二导电类型掺杂区的接触面与第一导电类型重掺杂源区和第二导电类型重掺杂源区的接触面垂直，第一导电类型掺杂区和第二导电类型掺杂区具有高深宽比；
鳍型栅结构位于源阱区上。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，所述鳍型栅结构还设置在第一导电类型掺杂区和第二导电类型掺杂区上。
进一步的，所述漏阱区还位于漂移区一侧的凸台部中，且漏阱区的一侧面还与第一导电类型掺杂区和第二导电类型掺杂区的一侧面接触。
进一步的，所述漏阱区还位于漂移区一侧的凸台部中，且在第一导电类型掺杂区和第二导电类型掺杂区与漏阱区之间还设置介质耐压层，所述介质耐压层的一侧面和漏阱区的一侧面接触，介质耐压层的另一侧面与第一导电类型掺杂区和第二导电类型掺杂区的一侧面接触。
进一步的，在第一导电类型掺杂区和第二导电类型掺杂区与源阱区之间还设置介质耐压层，所述介质耐压层的一侧面和源阱区的一侧面接触，介质耐压层的另一侧面与第一导电类型掺杂区和第二导电类型掺杂区的另一侧面接触。
进一步的，所述鳍型栅结构包括栅介质层和其上的多晶硅栅极。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
本发明的有益效果是：本发明的器件在漂移区表面引入超结，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗。另外，此时的平面栅变为鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了开态的电流密度，增加了器件的跨导和沟道电荷量。
为解决上述技术问题，本发明实施例还提供一种IGBT功率器件，其特征在于，包括从下至上依次层叠设置的衬底、埋氧化层、SOI层和平面栅结构；
SOI层中具有漂移区、漏阱区、源阱区、第一导电类型重掺杂漏区、第二导电类型重掺杂漏区、第一导电类型重掺杂源区和第二导电类型重掺杂源区；
漏阱区和源阱区分别位于漂移区的两侧，第一导电类型重掺杂漏区和第二导电类型重掺杂漏区侧面相互接触的位于漏阱区的上端中远离漂移区的一侧；第一导电类型重掺杂源区和第二导电类型重掺杂源区侧面相互接触的位于源阱区的上端中远离漂移区的一侧；
在漂移区中，间隔设置有多个侧面相互接触的第一导电类型掺杂区和第二导电类型掺杂区，第一导电类型掺杂区和第二导电类型掺杂区的接触面与第一导电类型重掺杂源区和第二导电类型重掺杂源区的接触面垂直，第一导电类型掺杂区和第二导电类型掺杂区具有高深宽比；
漏阱区的一侧面与漂移区、SOI层、第一导电类型掺杂区和第二导电类型掺杂区的一侧面接触，源阱区的一侧面与漂移区、SOI层、第一导电类型掺杂区和第二导电类型掺杂区的另一侧面接触；
平面栅结构位于源阱区上。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步的，第一导电类型掺杂区和第二导电类型掺杂区的深度小于等于漂移区的深度。
进一步的，所述平面栅结构包括栅介质层和其上的多晶硅栅极。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
本发明的有益效果是：本发明的器件在漂移区中引入多个具有高深宽比的超结条，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗。
附图说明
图1为本发明第一实施例的一种IGBT功率器件的结构示意图；
图2为本发明第二实施例的一种IGBT功率器件的结构示意图；
图3为本发明第三实施例的一种IGBT功率器件的结构示意图；
图4为本发明第四实施例的一种IGBT功率器件的结构示意图；
图5为本发明第五实施例的一种IGBT功率器件的结构示意图。
附图中，各标号所代表的部件列表如下：
1、衬底，2、埋氧化层，3、漂移区，4、SOI层，5、漏阱区，6、第一导电类型重掺杂漏区，7、第二导电类型重掺杂漏区，8、第一导电类型掺杂区，9、第二导电类型掺杂区，10、栅介质层，11、栅电极，12、第一导电类型重掺杂源区，13、第二导电类型重掺杂源区，14、源阱区，15、介质耐压层。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
多栅极MOS器件，使栅极电压从多个方向对沟道电势进行调制，不只是增加了对沟道电荷的控制能力，而且增加了器件的电流，这就意味着要与一般IGBT器件达到相同的电流能力，注入的载流子少了，进而减弱了存储效应，那么就降低了关段时间和关断损耗。在IGBT中引入超结原因是：当IGBT器件阳极加压，器件导通时，超结区处于全耗尽情况，这样就避免了较长的漂移区所带来的少子存储效应。
如图1所示，本发明第一实施例提供的一种IGBT功率器件，包括从下至上依次层叠设置的衬底1、埋氧化层2、SOI层4和鳍型栅结构；
SOI层4中具有漂移区3、漏阱区5、源阱区14、第一导电类型重掺杂漏区6、第二导电类型重掺杂漏区7、第一导电类型重掺杂源区12、第二导电类型重掺杂源区13、第一导电类型掺杂区8和第二导电类型掺杂区9；所述SOI层4为凸台状，其包括凸台基部和凸台部；
漂移区3位于凸台基部，漏阱区5位于漂移区3一侧的凸台基部中，漏阱区5的一侧面与漂移区3的一侧面接触，第一导电类型重掺杂漏区6和第二导电类型重掺杂漏区7侧面相互接触的位于漏阱区5的上端中远离漂移区3的一侧；
源阱区14位于漂移区3另一侧的凸台基部和凸台部中，所述源阱区14的一侧面与漂移区3的另一侧面接触，第一导电类型重掺杂源区12和第二导电类型重掺杂源区13侧面相互接触的位于源阱区14的上端中远离漂移区3的一侧；
第一导电类型掺杂区8和第二导电类型掺杂区9侧面相互接触的位于部分漂移区3上的凸台部，且位于源阱区14凸台部的一侧，第一导电类型掺杂区8和第二导电类型掺杂区9的接触面与第一导电类型重掺杂源区12和第二导电类型重掺杂源区13的接触面垂直，第一导电类型掺杂区8和第二导电类型掺杂区9具有高深宽比；
鳍型栅结构位于源阱区14上。
上述实施例中，本发明的器件在漂移区表面引入超结，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗。另外，此时的平面栅变为鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了开态的电流密度，增加了器件的跨导和沟道电荷量。其中，栅介质层10为栅氧化层，栅电极11为多晶硅栅电极，SOI层4的厚度为1μm～2μm；所述栅介质层10的厚度为100nm～400nm。本发明的器件也可以在其他绝缘体上硅制成。所述IGBT功率器件采用硅、碳化硅，氮化镓或砷化镓半导体材料制成，或者使用硅基材料制成。
下面以鳍型IGBT功率器件为例详细说明本发明的工作原理。具体原理如下：
当器件达到打到开启状态时，由于器件具有3维鳍型栅的存在，与平面型的器件相比，此器件增加了栅对器件的控制能力，增加了器件的跨导，并且在同样的开启电压条件下，沟道电荷密度增加，再根据电流连续性的特点，器件在开启状态下电流密度也增加，这样就降低了器件的导通电阻。在漂移区中引入超结的目的在于当器件处于开启状态时，即使漏端加比较低的正压(这里以源阱是P型掺杂为例)，超结区也能达到全耗尽状态，这样一来长的漂移区载流子存储效应就被削弱，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗。
如图2所示，本发明第二实施例提供一种IGBT功率器件，本实施例是在第一实施例的基础上，使所述鳍型栅结构还设置在第一导电类型掺杂区8和第二导电类型掺杂区9上。
如图3所示，本发明第三实施例提供一种IGBT功率器件，本实施例是在第一实施例的基础上，使所述漏阱区5还位于漂移区3一侧的凸台部中，且漏阱区5的一侧面还与第一导电类型掺杂区8和第二导电类型掺杂区9的一侧面接触。
如图4所示，本发明第四实施例提供一种IGBT功率器件，本实施例是在第一实施例的基础上，使所述漏阱区5还位于漂移区3一侧的凸台部中，且在第一导电类型掺杂区8和第二导电类型掺杂区9与漏阱区5之间还设置介质耐压层15，所述介质耐压层15的一侧面和漏阱区5的一侧面接触，介质耐压层15的另一侧面与第一导电类型掺杂区8和第二导电类型掺杂区9的一侧面接触。
可选地，在第一导电类型掺杂区8和第二导电类型掺杂区9与源阱区14之间还设置介质耐压层15，所述介质耐压层15的一侧面和源阱区14的一侧面接触，介质耐压层15的另一侧面与第一导电类型掺杂区8和第二导电类型掺杂区9的另一侧面接触。
可选地，所述鳍型栅结构包括栅介质层10和其上的多晶硅栅极11。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
如图5所示，本发明第五实施例提供的一种IGBT功率器件，包括从下至上依次层叠设置的衬底1、埋氧化层2、SOI层4和平面栅结构；
SOI层4中具有漂移区3、漏阱区5、源阱区14、第一导电类型重掺杂漏区6、第二导电类型重掺杂漏区7、第一导电类型重掺杂源区12和第二导电类型重掺杂源区13；
漏阱区5和源阱区14分别位于漂移区3的两侧，第一导电类型重掺杂漏区6和第二导电类型重掺杂漏区7侧面相互接触的位于漏阱区5的上端中远离漂移区3的一侧；第一导电类型重掺杂源区12和第二导电类型重掺杂源区13侧面相互接触的位于源阱区14的上端中远离漂移区3的一侧；
在漂移区3中，间隔设置有多个侧面相互接触的第一导电类型掺杂区8和第二导电类型掺杂区9，第一导电类型掺杂区8和第二导电类型掺杂区9的接触面与第一导电类型重掺杂源区12和第二导电类型重掺杂源区13的接触面垂直，第一导电类型掺杂区8和第二导电类型掺杂区9具有高深宽比；
漏阱区5的一侧面与漂移区3、SOI层4、第一导电类型掺杂区8和第二导电类型掺杂区9的一侧面接触，源阱区14的一侧面与漂移区3、SOI层4、第一导电类型掺杂区8和第二导电类型掺杂区9的另一侧面接触；
平面栅结构位于源阱区14上。
上述实施例中，本发明的器件在漂移区中引入多个具有高深宽比的超结条，能够降低导通电阻，进而增加开态电流，也能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗。其中，栅介质层10为栅氧化层，栅电极11为多晶硅栅电极，SOI层4的厚度为1μm～2μm；所述栅介质层10的厚度为100nm～400nm。所述IGBT功率器件采用硅、碳化硅，氮化镓或砷化镓半导体材料制成，或者使用硅基材料制成。
可选地，第一导电类型掺杂区8和第二导电类型掺杂区9的深度小于等于漂移区3的深度。
可选地，所述平面栅结构包括栅介质层10和其上的多晶硅栅极11。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
本发明的IGBT功率器件在漂移区表面或内部引入超结，这样就能在开态时利用超结的相互耗尽做到减少漂移区少子的存储效应，在关断的时候就会有更少的载流子抽取，那么就缩短了关断时间，减少了关断损耗。另外，此时的平面栅变为鳍型栅，鳍型栅增加了栅极对器件沟道的控制，增加了开态的电流密度，增加了器件的跨导和沟道电荷量。本发明的IGBT功率半导体器件在制造鳍型器件的过程中，无需改动、增加太多工艺步骤，只需要先刻蚀好鳍型栅极和鳍型漂移区，然后再注入，这样就可以得到器件性能的巨大改善。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种IGBT功率器件，其特征在于，包括从下至上依次层叠设置的衬底(1)、埋氧化层(2)、SOI层(4)和鳍型栅结构；
SOI层(4)中具有漂移区(3)、漏阱区(5)、源阱区(14)、第一导电类型重掺杂漏区(6)、第二导电类型重掺杂漏区(7)、第一导电类型重掺杂源区(12)、第二导电类型重掺杂源区(13)、第一导电类型掺杂区(8)和第二导电类型掺杂区(9)；所述SOI层(4)为凸台状，其包括凸台基部和凸台部；
漂移区(3)位于凸台基部，漏阱区(5)位于漂移区(3)一侧的凸台基部中，漏阱区(5)的一侧面与漂移区(3)的一侧面接触，第一导电类型重掺杂漏区(6)和第二导电类型重掺杂漏区(7)侧面相互接触的位于漏阱区(5)的上端中远离漂移区(3)的一侧；
源阱区(14)位于漂移区(3)另一侧的凸台基部和凸台部中，所述源阱区(14)的一侧面与漂移区(3)的另一侧面接触，第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)侧面相互接触的位于源阱区(14)的上端中远离漂移区(3)的一侧；
第一导电类型掺杂区(8)和第二导电类型掺杂区(9)侧面相互接触的位于部分漂移区(3)上的凸台部，且位于源阱区(14)凸台部的一侧，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的接触面与第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)的接触面垂直，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)具有高深宽比；
鳍型栅结构位于源阱区(14)上。
2.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述鳍型栅结构还设置在第一导电类型掺杂区(8)和第二导电类型掺杂区(9)上。
3.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述漏阱区(5)还位于漂移区(3)一侧的凸台部中，且漏阱区(5)的一侧面还与第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的一侧面接触。
4.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述漏阱区(5)还位于漂移区(3)一侧的凸台部中，且在第一导电类型掺杂区(8)和第二导电类型掺杂区(9)与漏阱区(5)之间还设置介质耐压层(15)，所述介质耐压层(15)的一侧面和漏阱区(5)的一侧面接触，介质耐压层(15)的另一侧面与第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的一侧面接触。
5.根据权利要求1所述的一种IGBT功率器件，其特征在于，在第一导电类型掺杂区(8)和第二导电类型掺杂区(9)与源阱区(14)之间还设置介质耐压层(15)，所述介质耐压层(15)的一侧面和源阱区(14)的一侧面接触，介质耐压层(15)的另一侧面与第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的另一侧面接触。
6.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述鳍型栅结构包括栅介质层(10)和其上的多晶硅栅极(11)。
7.根据权利要求1所述的一种IGBT功率器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
8.一种IGBT功率器件，其特征在于，包括从下至上依次层叠设置的衬底(1)、埋氧化层(2)、SOI层(4)和平面栅结构；
SOI层(4)中具有漂移区(3)、漏阱区(5)、源阱区(14)、第一导电类型重掺杂漏区(6)、第二导电类型重掺杂漏区(7)、第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)；
漏阱区(5)和源阱区(14)分别位于漂移区(3)的两侧，第一导电类型重掺杂漏区(6)和第二导电类型重掺杂漏区(7)侧面相互接触的位于漏阱区(5)的上端中远离漂移区(3)的一侧；第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)侧面相互接触的位于源阱区(14)的上端中远离漂移区(3)的一侧；
在漂移区(3)中，间隔设置有多个侧面相互接触的第一导电类型掺杂区(8)和第二导电类型掺杂区(9)，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的接触面与第一导电类型重掺杂源区(12)和第二导电类型重掺杂源区(13)的接触面垂直，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)具有高深宽比；
漏阱区(5)的一侧面与漂移区(3)、SOI层(4)、第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的一侧面接触，源阱区(14)的一侧面与漂移区(3)、SOI层(4)、第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的另一侧面接触；
平面栅结构位于源阱区(14)上。
9.根据权利要求8所述的一种IGBT功率器件，其特征在于，第一导电类型掺杂区(8)和第二导电类型掺杂区(9)的深度小于等于漂移区(3)的深度。
10.根据权利要求8所述的一种IGBT功率器件，其特征在于，所述平面栅结构包括栅介质层(10)和其上的多晶硅栅极(11)。
11.根据权利要求8所述的一种IGBT功率器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。
CN201910836723.8A 2019-09-05 2019-09-05 一种igbt功率器件 Active CN110534566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910836723.8A CN110534566B (zh) 2019-09-05 2019-09-05 一种igbt功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910836723.8A CN110534566B (zh) 2019-09-05 2019-09-05 一种igbt功率器件

Publications (2)

Publication Number Publication Date
CN110534566A CN110534566A (zh) 2019-12-03
CN110534566B true CN110534566B (zh) 2021-03-30

Family

ID=68666929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910836723.8A Active CN110534566B (zh) 2019-09-05 2019-09-05 一种igbt功率器件

Country Status (1)

Country Link
CN (1) CN110534566B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244185B (zh) * 2020-02-10 2022-07-08 南京邮电大学 一种鳍式横向双扩散功率器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528849B1 (en) * 2000-08-31 2003-03-04 Motorola, Inc. Dual-gate resurf superjunction lateral DMOSFET
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
CN103515443A (zh) * 2013-09-16 2014-01-15 电子科技大学 一种超结功率器件及其制造方法
CN103745997A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 带有超结结构的高压晶体管及其制备方法
CN106847883A (zh) * 2017-02-27 2017-06-13 电子科技大学 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528849B1 (en) * 2000-08-31 2003-03-04 Motorola, Inc. Dual-gate resurf superjunction lateral DMOSFET
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
CN103515443A (zh) * 2013-09-16 2014-01-15 电子科技大学 一种超结功率器件及其制造方法
CN103745997A (zh) * 2013-12-31 2014-04-23 上海新傲科技股份有限公司 带有超结结构的高压晶体管及其制备方法
CN106847883A (zh) * 2017-02-27 2017-06-13 电子科技大学 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张波等.超结功率半导体器件.《微纳电子与智能制造 》.2019,第1卷(第1期), *

Also Published As

Publication number Publication date
CN110534566A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN108321195B (zh) 一种具有阳极夹断槽的短路阳极soi ligbt
CN110534514B (zh) 一种横向高压功率半导体器件的槽型终端结构
CN104538446A (zh) 一种双向mos型器件及其制造方法
CN104701380B (zh) 一种双向mos型器件及其制造方法
CN102456690B (zh) 半导体器件及其制造方法
CN112201690A (zh) Mosfet晶体管
WO2016101134A1 (zh) 一种双向mos型器件及其制造方法
CN115295547A (zh) 一种低损耗可逆导的碳化硅场效应功率晶体管器件
CN103531614B (zh) 电荷补偿半导体器件
CN108899363B (zh) 能降低导通压降和关断损耗的沟槽栅igbt器件
CN110534566B (zh) 一种igbt功率器件
CN111640787B (zh) 一种具有多沟槽的ldmos器件
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN113054015A (zh) 碳化硅mosfet芯片
CN115020475A (zh) 一种具有肖特基接触的平面栅sj igbt器件
CN110444590B (zh) 一种超结ligbt功率器件
CN110534575B (zh) 一种vdmos器件
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN213124445U (zh) 一种新型碳化硅沟槽式绝缘栅双极晶体管
CN103824884A (zh) 一种超级结mosfet、该超级结mosfet的形成方法
CN112002751A (zh) 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
CN113053991A (zh) 逆导型igbt的元胞结构及逆导型igbt
CN213459746U (zh) Mosfet晶体管
WO2022227858A1 (zh) 二极管及其制造方法及半导体器件
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant