CN108767013A - 一种具有部分埋层的sj-ldmos器件 - Google Patents

一种具有部分埋层的sj-ldmos器件 Download PDF

Info

Publication number
CN108767013A
CN108767013A CN201810570242.2A CN201810570242A CN108767013A CN 108767013 A CN108767013 A CN 108767013A CN 201810570242 A CN201810570242 A CN 201810570242A CN 108767013 A CN108767013 A CN 108767013A
Authority
CN
China
Prior art keywords
type semiconductor
conductive type
conductive
buried layer
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810570242.2A
Other languages
English (en)
Inventor
高巍
宋炳炎
胡玉芳
任敏
李泽宏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810570242.2A priority Critical patent/CN108767013A/zh
Publication of CN108767013A publication Critical patent/CN108767013A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种具有部分埋层的SJ‑LDMOS器件，第一导电类型半导体轻掺杂外延层中具有y方向交替排列的第二导电类型半导体柱和第一导电类型半导体柱；第二导电类型半导体体区横贯于第二导电类型半导体柱和第一导电类型半导体柱之中，第二导电类型半导体衬底一侧顶部具有第一导电类型埋层，第一导电类型半导体漏区在贯穿第二导电类型半导体柱和第一导电类型半导体柱，第一导电类型半导体柱下方具有第一导电类型埋层；本发明通过第二导电类型半导体柱和第一导电类型半导体柱实现电荷平衡减弱x方向电场，以实现更低的导通电阻，同时由于第二导电类型半导体衬底的辅助耗尽使得柱间电荷不平衡，此时通过交替部分第一导电类型埋层改善柱间电荷平衡。

Description

一种具有部分埋层的SJ-LDMOS器件
技术领域
本发明属于功率半导体器件领域技术，具体涉及到一种具有部分第一导电类型半导体埋层的SJ-LDMOS(super-junction lateral double-diffused Metal OxideSemiconductor)。
背景技术
在功率MOS器件设计中，击穿电压(BV)与比导通电阻(Ron，sp)的关系很严峻，有着基本的 2.5次方的关系。这就是人们常说的“硅极限”，它描述了比导通电阻和击穿电压的极限关系，两者的这种关系限制了MOS器件在高压、大电流领域的应用。功率MOS器件经过多年的发展，性能越来越接近硅极限的限制，如果不想办法打破硅极限，功率MOS器件性能的提高将停滞不前。虽然在这方面也有一些尝试，如将漂移区变掺杂，可以使漂移区的比导通电阻和击穿电压的矛盾得以缓解，但是，也只是使系数变小而已，并没有减弱比导通电阻与击穿电压的2.5次方的关系。为了解决这对矛盾，一种基于电子科技大学陈星弼院士中美发明专利，打破了传统功率MOS器件理论极限，被国际上盛誉为“功率MOS器件领域里程碑”的新型功率MOS器件-CoolMOS(国际上又称为Super Junction)于1998年问世并很快走向市场。
然而SJ(super-junction)现在主要应用在纵向器件，在横向功率器件方面的应用却并没有取得人们预料中的进展，将Super Junction技术引入横向功率器件时所遇到的最大问题是，将 SJ漂移区做在低电阻率衬底上时，会产生所谓“衬底辅助耗尽”效应。SJ结构的工作原理是基于柱区和柱区电荷高度补偿,也即是说需要柱区和柱区电荷平衡,任何打破该电荷平衡必将影响器件的性能。对于横向SJ-LDMOS结构，由于重掺杂的第二导电类型半导体衬底的存在，第一导电类型柱区与第二导电类型半导体衬底形成一个纵向PN结。在器件关断时,SJ的第二导电类型柱区将被相邻的第一导电类型柱区耗尽,而第一导电类型柱区除了被相邻的第二导电类型柱区耗尽以外，还要被第二导电类型半导体衬底耗尽,也即纵向PN结耗尽,由此产生一个纵向电场,这个纵向电场会使一种杂质过剩,这种过剩的杂质剂量从源区到漏区单调增加, 打破了P柱区与N柱区之间的电荷平衡,从而引起击穿电压的降低。
近年来，在SJ-LDMOS器件中,解决衬底辅助耗尽效应对器件性能的影响仍是当前研究的热点和难点,国内外研究学者们也提出了众多新结构,本发明提出的结构可以很好的缓解由于衬底辅助耗尽造成的电荷不平衡。
发明内容
本发明的目的，就是为了在SJ-LDMOS中获得更好的P,N电荷平衡，以减弱衬底辅助耗尽造成的电荷不平衡，提出了一种具有部分第一导电类型埋层的SJ-LDMOS。
为实现上述发明目的，本发明技术方案如下：
一种具有部分埋层的SJ-LDMOS器件，包括：第二导电类型半导体衬底1、第二导电类型半导体衬底1上方的第一导电类型半导体轻掺杂外延层2，第一导电类型半导体轻掺杂外延层2中具有y方向交替排列的多个第二导电类型半导体柱4和第一导电类型半导体柱3；第二导电类型半导体体区5位于第一导电类型半导体轻掺杂外延层2一侧，并在y方向上横贯于第一导电类型半导体柱3和第二导电类型半导体柱4之中，第二导电类型半导体体区5的内部具有高掺杂的第一导电类型半导体源区8和高掺杂的第二导电类型半导体接触区7，所述第一导电类型半导体源区8和第二导电类型半导体接触区7均与金属化源极10直接接触，第二导电类型半导体体区5的上表面具有栅氧化层12，栅氧化层12之上覆盖了多晶硅栅电极13；所述第二导电类型半导体衬底1远离第二导电类型半导体体区5的一侧顶部具有第一导电类型埋层6，第一导电类型半导体轻掺杂外延层2在远离第二导电类型半导体体区5的一侧顶部具有重掺杂的第一导电类型半导体漏区9；所述第一导电类型半导体漏区9在y方向上贯穿第二导电类型半导体柱4和第一导电类型半导体柱3，且第一导电类型半导体漏区9与金属化漏极11直接接触；第一导电类型半导体柱3下方具有第一导电类型埋层6，而第二导电类型半导体柱4下方则并不具有第一导电类型埋层6。
作为优选方式，第一导电类型埋层6采用渐变掺杂，即掺杂浓度沿x方向逐渐减低。
作为优选方式，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
本发明的有益效果为：本发明所提供通过交替部分埋层的横向SJ-LDMOS，通过第二导电类型半导体柱和第一导电类型半导体柱实现电荷平衡减弱x方向电场，以实现更低的导通电阻，同时由于第二导电类型半导体衬底的辅助耗尽使得柱间电荷不平衡，此时通过交替部分第一导电类型埋层改善柱间电荷平衡。
附图说明
图1是本发明提供的一种具有部分N埋层的SJ-LDMOS的剖面结构示意图。
图2是本发明提供的一种具有部分N埋层的SJ-LDMOS的三维结构示意图。
图3是本发明提供的一种具有部分N埋层的SJ-LDMOS的右视图。
图4是普通横向SJ-LDMOS反向耐压下的耗尽曲线右视图。
图5是实施例1提供的具有部分第一导电类型埋层的SJ-LDMOS反向耐压下的耗尽曲线右视图。
1为第二导电类型半导体衬底，2为第一导电类型半导体轻掺杂外延层，3为第一导电类型半导体柱，4为第二导电类型半导体柱，5为第二导电类型半导体体区，6为第一导电类型埋层，7为第二导电类型半导体接触区，8为第一导电类型半导体源区，9为第一导电类型半导体漏区，10为金属化源极，11为金属化漏极，12为栅氧化层，13为多晶硅栅电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图1所示，一种具有部分埋层的SJ-LDMOS器件，包括：第二导电类型半导体衬底1、第二导电类型半导体衬底1上方的第一导电类型半导体轻掺杂外延层2，第一导电类型半导体轻掺杂外延层2中具有y方向交替排列的多个第二导电类型半导体柱4和第一导电类型半导体柱3；所述第二导电类型半导体柱4与第一导电类型半导体柱3满足电荷平衡，即第一导电类型半导体柱3的施主杂质总量等于第二导电类型半导体柱4的受主杂质总量。所述第一导电类型半导体轻掺杂外延层2顶部还具有第二导电类型半导体体区5，所述第二导电类型半导体体区5位于第一导电类型半导体轻掺杂外延层2一侧，并横贯第二导电类型半导体柱4和第一导电类型半导体柱3，第二导电类型半导体体区5位于第一导电类型半导体轻掺杂外延层2一侧，并在y方向上横贯于第一导电类型半导体柱3和第二导电类型半导体柱4之中，第二导电类型半导体体区5的内部具有高掺杂的第一导电类型半导体源区8和高掺杂的第二导电类型半导体接触区7，所述第一导电类型半导体源区8和第二导电类型半导体接触区7均与金属化源极10直接接触，第二导电类型半导体体区5的上表面具有栅氧化层12，栅氧化层12之上覆盖了多晶硅栅电极13；所述栅氧化层12和多晶硅栅电极13完全覆盖位于第二导电类型半导体体区5内不具有第一导电类型半导体源区8和第二导电类型半导体接触区7的区域，且部分覆盖高掺杂的第一导电类型半导体源区8。所述第二导电类型半导体衬底1远离第二导电类型半导体体区5的一侧顶部具有第一导电类型埋层6，所述第一导电类型埋层6只存在于第一导电类型半导体柱3下方，第一导电类型半导体轻掺杂外延层2在远离第二导电类型半导体体区5的一侧顶部具有重掺杂的第一导电类型半导体漏区9；所述第一导电类型半导体漏区9在y方向上贯穿第二导电类型半导体柱4和第一导电类型半导体柱3，且第一导电类型半导体漏区9与金属化漏极11直接接触；第一导电类型半导体柱3下方具有第一导电类型埋层6，而第二导电类型半导体柱4下方则并不具有第一导电类型埋层6。
下面以图2-图4说明本发明的工作原理：
图2是具有部分埋层的SJ-LDMOS器件三维结构示意图。与常规横向SJ-LDMOS结构不同的是，新结构在靠近器件高电势区域漏端的第一导电类型半导体衬底1与柱区之间埋有第一导电类型埋层6且该埋层仅在第一导电类型半导体柱3下方存在，其作用是在器件反向耐压时，引入的埋层可以补偿由于纵向电场作用对额外型电荷的需要，在一定优化设计的条件下，可使部分的柱区电荷达到平衡，降低衬底辅助耗尽效应对器件性能的影响。但是如果埋层做在整个柱区下方会导致第二导电类型半导体柱4与第一导电类型埋层6的相互耗尽，造成电荷非平衡，因此本发明提出的部分第一导电类型埋层6只做在第一导电类型半导体柱3 区域下方来进一步降低衬底辅助效应对第一导电类型半导体柱3的耗尽影响而又不造成第二导电类型半导体柱4与第一导电类型埋层6耗尽，图4和图5给出了本发明所给结构以及普通横向SJ-LDMOS结构的耗尽线图，可以看出普通SJ器件的第二导电类型柱区有部分未耗尽，里面的过剩电荷将会降低器件的击穿电压，因此本发明有效的提高了横向SJ-LDMOS器件的击穿电压，降低导通电阻。
实施例2
本实施例和实施例1的区别在于：由于SJ-LDMOS器件电势从漏端沿x方向逐渐降低，因此也就意味着越靠近漏端，衬底辅助耗尽越严重。为了改善x方向上不同电势大小造成的衬底辅助耗尽现象，所述第一导电类型埋层6采用渐变掺杂，即从漏端沿x方向掺杂浓度逐渐降低。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (3)

1.一种具有部分埋层的SJ-LDMOS器件，其特征在于包括：第二导电类型半导体衬底(1)、第二导电类型半导体衬底(1)上方的第一导电类型半导体轻掺杂外延层(2)，第一导电类型半导体轻掺杂外延层(2)中具有y方向交替排列的多个第二导电类型半导体柱(4)和第一导电类型半导体柱(3)；第二导电类型半导体体区(5)位于第一导电类型半导体轻掺杂外延层(2)一侧，并在y方向上横贯于第一导电类型半导体柱(3)和第二导电类型半导体柱(4)之中，第二导电类型半导体体区(5)的内部具有高掺杂的第一导电类型半导体源区(8)和高掺杂的第二导电类型半导体接触区(7)，所述第一导电类型半导体源区(8)和第二导电类型半导体接触区(7)均与金属化源极(10)直接接触，第二导电类型半导体体区(5)的上表面具有栅氧化层(12)，栅氧化层(12)之上覆盖了多晶硅栅电极(13)；所述第二导电类型半导体衬底(1)远离第二导电类型半导体体区(5)的一侧顶部具有第一导电类型埋层(6)，第一导电类型半导体轻掺杂外延层(2)在远离第二导电类型半导体体区(5)的一侧顶部具有重掺杂的第一导电类型半导体漏区(9)；所述第一导电类型半导体漏区(9)在y方向上贯穿第二导电类型半导体柱(4)和第一导电类型半导体柱(3)，且第一导电类型半导体漏区(9)与金属化漏极(11)直接接触；第一导电类型半导体柱(3)下方具有第一导电类型埋层(6)，而第二导电类型半导体柱(4)下方则并不具有第一导电类型埋层(6)。
2.根据权利要求1所述的一种具有部分埋层的SJ-LDMOS器件，其特征在于：第一导电类型埋层(6)采用渐变掺杂，即掺杂浓度沿x方向逐渐减低。
3.根据权利要求1所述的一种具有部分埋层的SJ-LDMOS器件，其特征在于：第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
CN201810570242.2A 2018-06-05 2018-06-05 一种具有部分埋层的sj-ldmos器件 Pending CN108767013A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810570242.2A CN108767013A (zh) 2018-06-05 2018-06-05 一种具有部分埋层的sj-ldmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810570242.2A CN108767013A (zh) 2018-06-05 2018-06-05 一种具有部分埋层的sj-ldmos器件

Publications (1)

Publication Number Publication Date
CN108767013A true CN108767013A (zh) 2018-11-06

Family

ID=63999033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810570242.2A Pending CN108767013A (zh) 2018-06-05 2018-06-05 一种具有部分埋层的sj-ldmos器件

Country Status (1)

Country Link
CN (1) CN108767013A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244157A (zh) * 2020-01-20 2020-06-05 电子科技大学 一种横向半导体器件及其制造方法
CN111312804A (zh) * 2020-02-28 2020-06-19 电子科技大学 一种横向高压功率半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221967A1 (en) * 2006-03-27 2007-09-27 Khemka Vishnu K Semiconductor device and method for forming the same
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
CN101916730A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有线性缓冲层的soi超结ldmos制作方法
CN102097481A (zh) * 2010-12-22 2011-06-15 东南大学 P型超结横向双扩散金属氧化物半导体管
CN103268890A (zh) * 2013-05-28 2013-08-28 电子科技大学 一种具有结型场板的功率ldmos器件
CN104124274A (zh) * 2014-01-14 2014-10-29 西安后羿半导体科技有限公司 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN105097914A (zh) * 2014-05-04 2015-11-25 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221967A1 (en) * 2006-03-27 2007-09-27 Khemka Vishnu K Semiconductor device and method for forming the same
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
CN101916730A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有线性缓冲层的soi超结ldmos制作方法
CN102097481A (zh) * 2010-12-22 2011-06-15 东南大学 P型超结横向双扩散金属氧化物半导体管
CN103268890A (zh) * 2013-05-28 2013-08-28 电子科技大学 一种具有结型场板的功率ldmos器件
CN104124274A (zh) * 2014-01-14 2014-10-29 西安后羿半导体科技有限公司 超结横向双扩散金属氧化物半导体场效应管及其制作方法
CN105097914A (zh) * 2014-05-04 2015-11-25 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244157A (zh) * 2020-01-20 2020-06-05 电子科技大学 一种横向半导体器件及其制造方法
CN111244157B (zh) * 2020-01-20 2021-12-03 电子科技大学 一种横向半导体器件及其制造方法
CN111312804A (zh) * 2020-02-28 2020-06-19 电子科技大学 一种横向高压功率半导体器件

Similar Documents

Publication Publication Date Title
CN106024858B (zh) 一种具有三栅结构的hk soi ldmos器件
CN104201206B (zh) 一种横向soi功率ldmos器件
CN103165678B (zh) 一种超结ldmos器件
CN102184939B (zh) 一种具有高k介质槽的半导体功率器件
CN102610643A (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN106024897B (zh) 一种三栅功率ldmos
CN108172622A (zh) 功率半导体器件
CN102244092A (zh) 一种横向高压功率半导体器件的结终端结构
CN105789314A (zh) 一种横向soi功率ldmos
CN109166924B (zh) 一种横向mos型功率半导体器件及其制备方法
CN102420251A (zh) 一种具有非均匀浮岛结构的vdmos器件
CN104518023B (zh) 高压ldmos器件
CN102969358A (zh) 一种横向高压功率半导体器件
CN109980017A (zh) 一种新型sgt超级结mosfet结构
CN106531802A (zh) 低比导的新型高压sj功率器件
CN109119461A (zh) 一种超结mos型功率半导体器件及其制备方法
CN106887466A (zh) 一种二维类超结ldmos器件及其制备方法
CN108767013A (zh) 一种具有部分埋层的sj-ldmos器件
CN107452805A (zh) 一种具有低导通电阻高耐压的ldmos器件
CN108074963A (zh) 超结器件及其制造方法
CN107359194B (zh) 一种消除高电场的器件
CN107359195B (zh) 一种高耐压横向超结器件
CN104617139B (zh) Ldmos器件及制造方法
CN103426913B (zh) 一种部分soi超结高压功率半导体器件
CN106252393A (zh) 横向高压功率器件的结终端结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181106

RJ01 Rejection of invention patent application after publication